Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6136913B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP6136913B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6136913B2
JP6136913B2 JP2013261903A JP2013261903A JP6136913B2 JP 6136913 B2 JP6136913 B2 JP 6136913B2 JP 2013261903 A JP2013261903 A JP 2013261903A JP 2013261903 A JP2013261903 A JP 2013261903A JP 6136913 B2 JP6136913 B2 JP 6136913B2
Authority
JP
Japan
Prior art keywords
resist
semiconductor device
electrode
manufacturing
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013261903A
Other languages
English (en)
Other versions
JP2015119061A (ja
Inventor
友 木村
友 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2013261903A priority Critical patent/JP6136913B2/ja
Publication of JP2015119061A publication Critical patent/JP2015119061A/ja
Application granted granted Critical
Publication of JP6136913B2 publication Critical patent/JP6136913B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来、半導体装置として、半導体基板上に電極を形成した構造が知られている。電極の断面形状としては、用途に応じて、矩形が用いられることが好ましい場合もあるが、台形もしくは三角形が好ましい場合もある。台形断面や三角形断面の電極を形成する方法としては、例えば、特許文献1の方法がある。
特開平10−321622号公報
しかし、従来の方法では、台形断面の電極と、矩形断面の電極とは、それぞれ異なるラインにおいて製造しなければならないという課題があった。そのほか、従来の半導体装置においては、その低抵抗化や、小型化、省資源化、製造の容易化、製造の精確さ、作業性の向上等が望まれていた。
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することができる。
本発明の第1の形態は、半導体基板上に電極を備える半導体装置を製造する、半導体装置の製造方法であって、(i)前記半導体基板上に、レジストを用いて、開口部を有するレジストパターンを形成する工程と、(ii)前記開口部により露出した半導体基板上に、指向性蒸着により電極を形成する工程と、(iii)前記レジストパターンを除去する工程と、を備え、工程(i)において、前記半導体基板に対する前記開口部の側面の角度は、前記レジストパターンを作製する際の露光量に基づいて制御され、工程(ii)において、前記電極の側面の角度は、前記開口部の側面の角度に基づいて制御され、前記半導体基板は、透明基板であって、波長405nmの光における前記レジスト下での反射率が3.7%から12.1%の窒化物ガリウム基板であり、工程(i)において、前記レジストパターンを作製する際の露光波長は、405nmであり、露光量は、120mJ/cm から220mJ/cm である。また、本発明は以下の形態として実現することもできる。
(1)本発明の一形態によれば、半導体基板上に電極を備える半導体装置を製造する、半導体装置の製造方法が提供される。この半導体装置の製造方法は、(i)前記半導体基板上に、レジストを用いて、開口部を有するレジストパターンを形成する工程と、(ii)前記開口部により露出した半導体基板上に、指向性蒸着により電極を形成する工程と、(iii)前記レジストパターンを除去する工程と、を備え;工程(i)において、前記半導体基板に対する前記開口部の側面の角度は、前記レジストパターンを作製する際の露光量に基づいて制御され、工程(ii)において、前記電極の側面の角度は、前記開口部の側面の角度に基づいて制御される。この形態の半導体装置の製造方法によれば、露光量に基づいて電極の側面形状を制御できる。その結果、同じレジストを用いて、異なる断面形状の電極を作製することができる。
(2)上記形態の半導体装置の製造方法において、前記レジストは、ネガレジストとしてもよい。この形態の半導体装置の製造方法によれば、より正確に電極の側面形状を制御できる。
(3)上記形態の半導体装置の製造方法において、前記レジストは、化学増幅型ネガレジストとしてもよい。この形態の半導体装置の製造方法によれば、より正確に電極の側面形状を制御できる。
(4)上記形態の半導体装置の製造方法において、前記半導体基板は、透明基板としてもよい。この形態の半導体装置の製造方法によれば、より正確に電極の側面形状を制御できる。
(5)上記形態の半導体装置の製造方法において、前記レジストパターンを作製する際の露光波長は、405nmとしてもよい。この形態の半導体装置の製造方法によれば、より正確に電極の側面形状を制御できる。
上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
本発明は、半導体装置の製造方法以外の種々の形態で実現することも可能である。例えば、半導体装置や、半導体装置を備える電力変換装置等の形態で実現することができる。
本発明によれば、露光量に基づいて電極の側面形状を制御できる。その結果、同じレジストを用いて、異なる断面形状の電極を作製することができる。
本実施形態における半導体装置100の構成を模式的に示す断面図。 本実施形態における半導体装置100の製造方法を模式的に示す図。 評価試験に用いた試料50の構成を模式的に示す断面図。 露光量の異なる試料50の断面を示す図。 露光量に対するレジスト角度θ(図3参照)と電極角度φ(図3参照)との関係を示す図。
A.本実施形態:
A1.半導体装置100の構成:
図1は、本実施形態における半導体装置100の構成を模式的に示す断面図である。図1には、本実施形態における半導体装置100の断面の一部を示している。なお、図1は、半導体装置100の技術的特徴をわかりやすく示すための図であり、各層の厚さを正確に示すものではない。また、図1には、説明を容易にするために、相互に直行するXYZ軸が図示されている。以降の図についても同様である。なお、本明細書において、層の厚さとは、X軸方向の寸法をいう。
本実施形態における半導体装置100は、FET(Field Effenct Transister)を用いる。半導体装置100は、半導体層10と、電極層60とを備える。
半導体層10は、III族窒化物半導体により形成されている。「III族窒化物」とは、III−V族化合物のうち、V族元素として窒素を用いたものをいう。III族窒化物としては、例えば、窒化アルミニウム、窒化ガリウム、窒化インジウムが挙げられる。本実施形態においては、半導体として、窒化ガリウム(GaN)を用いる。なお、本明細書において半導体層10を半導体基板10とも呼ぶ。
窒化ガリウムは、他の半導体と比較して、(i)熱伝導率が大きいため放熱性に優れている点、(ii)高温においても作動する点、(iii)電子の飽和速度が大きい点、(iv)絶縁破壊電圧が高い点で好ましい。
半導体基板10として透明基板を用いることが好ましい。透明基板を用いることにより、レジストパターンを形成する際の光の半導体層10からの反射を低減することができるため、後述する電極面の側面形状を制御する上で好ましい。なお、透明基板としては、窒化ガリウム基板のほかに、例えば、サファイヤ基板が挙げられる。
また、半導体基板10として反射率が0.1%から26.6%の基板を用いることが好ましい。反射率は、半導体層10の膜厚により変動するが、例えば、窒化ガリウム基板の反射率は、3.7%から12.1%であり、窒化ガリウム基板にSiO2を50nm成膜した場合の反射率は10.6%である。なお、本明細書では、特に断りが無い限り、物体の反射率は波長405nmの光におけるレジスト下での反射率を意味する。
電極層60は、半導体基板上に形成されている。電極層60は、アルミニウム(Al)を主成分とする層である。本実施形態において、電極層60の厚さは500nmとする。なお、これ以降、電極層60は電極60とも呼ぶ。
A2.半導体装置100の製造方法:
図2は、本実施形態における半導体装置100の製造方法を模式的に示す図である。図2において、フローチャートの各ステップの右側に模式図を示す。ステップS100では、予め用意した半導体基板10上に、レジストを用いて、開口部を有するレジストパターン150を形成する工程である。
本実施形態において、レジストは、化学増幅型ネガレジストを用いる。ネガレジストとは、露光されることにより現像液に対して溶解性が低下し、感光した部分が残るフォトレジストをいう。また、化学増幅型レジストとは、化学反応により、露光量が少ない条件においても反応が効率よく進むフォトレジストをいう。レジストは半導体層10にスピンコータや吹きつけによって塗布する。
なお、ステップS100では、レジストに光を照射することにより反応を起こさせる。この反応によりレジストパターン150が形成される。
半導体基板10に対するレジストパターン150開口部の側面の角度は、レジストパターン150を作製する際の露光量に基づいて制御できる。具体的には、露光量を多くするほど、レジストパターン150開口部の側面が垂直に近づく。露光量が多い場合、レジストパターン150の深部まで光が届くため、レジストパターン150開口部の側面が垂直に近づくと推測される。一方、露光量が少ない場合、レジストパターン150の深部まで光が届きにくいため、レジストパターン150開口部の側面がなだらかになると推測される。
ステップS110では、ステップS100で生じた開口部によって露出した半導体基板10上に、指向性蒸着により電極層60を形成する。本実施形態において、蒸着材料としては、アルミニウムを用いる。指向性蒸着により電極層60を形成する際、レジストパターン150上に電極金属層160が積層される。
電極60の側面の角度は、半導体基板10に対するレジストパターン150開口部の側面の角度に基づいて制御できる。具体的には、半導体基板10に対するレジストパターン150開口部の側面の角度が垂直に近づくほど、電極60の側面の角度がなだらかになる。半導体基板10に対するレジストパターン150開口部の側面の角度が垂直に近い場合、開口部の側面近傍に蒸着材料が到達しにくいため、電極60の側面がなだらかになると推測される。一方、半導体基板10に対するレジストパターン150開口部の側面の角度がなだらかな場合、開口部の側面近傍に蒸着材料が到達しやすいため、電極60の側面が垂直に近づくと推測される。
ステップS120では、レジストパターン150を除去する。本ステップにおいては、レジストパターン150を溶解させることにより、レジストパターン150を除去するとともに、レジストパターン150上に積層された電極金属層160も同時に除去(リフトオフ)される。
B.評価試験:
図3は、評価試験に用いた試料50の構成を模式的に示す断面図である。図3には、図1と同様にXYZ軸が図示されている。試料50は、基板210と、電極240と、レジストパターン250と、電極金属層260とを備える。なお、レジスト角度θは、基板210に対する開口部の側面の角度である。電極角度φは、基板210に対する電極240の側面の角度である。
基板210は、反射率が3.7%の窒化ガリウムから形成されており、レジストパターン250は、化学増幅型ネガレジストから形成されている。電極240および電極金属層260は、アルミニウム(Al)から形成されており、蒸着後の電極240および電極金属層260の厚みは、500nmである。以下、試料50の製造方法について詳述する。
基板210上へのレジストの塗布には、スピンコータを用いた。レジストパターン250の膜厚が2200nmとなるように、レジストを塗布した後、100℃90秒のプレベイク(Pre Bake)を行なった。
その後、露光波長405nm、開口数(NA)0.16の縮小投影露光装置を用いて、基板210に露光を行なった。次に、露光後のレジストの高分子化を促す処理であるPEB(Post Exposure Bake)処理を110℃90秒行った後、トラメチルアンモニウムヒドロキシド水溶液(商品名:NMD−3(東京応化工業社製))を用いて120秒間パドル現像を行なった。最後に、ポストベイク(Post Bake)を100℃90秒行い、レジストパターンを形成した。なお、この試験においては、試料50を複数作製した。具体的には、露光量を120mJ/cm2としたものと、160mJ/cm2としたものと、200mJ/cm2としたものと、220mJ/cm2としたものとの4種類の試料50を作製した。
蒸着については、指向性EB(Electron Beam)蒸着装置により、電極金属であるアルミニウム(Al)を500nmの膜厚となるように行なった。なお、試料50はレジストパターン250と、電極金属層260とを備えるが、例えば以下の方法によりそれらを除去できる。具体的には、ジェットノズルによる5MPaの圧力でNMP(N-Methyl-2-Pyrrolidone)を4分間噴霧するリフトオフ装置を用いることにより、基板上のレジストおよび電極金属材料を除去できる。
図4は、露光量の異なる試料50の断面を示す図である。左端の画像は、露光量を120mJ/cm2とした試料50を示し、中央の画像は、露光量を160mJ/cm2とした試料50を示し、右端の画像は、露光量を220mJ/cm2とした試料50を示す。
図5は、露光量に対するレジスト角度θ(図3参照)と電極角度φ(図3参照)との関係を示す図である。縦軸は、レジスト角度θおよび電極角度φの角度(°)を示し、横軸は、露光量(mJ/cm2)を示す。
この試験の結果は、露光量に基づいてレジスト角度θが制御できることを示している。つまり、露光量が多くなるほど、レジストパターンの開口部における側面が垂直に近づくことを示している。また、この試験の結果は、レジスト角度θに基づいて電極角度φが制御できることを示している。つまり、レジストパターンの開口部における側面が垂直に近づくほど、電極の側面の角度がなだらかになることを示している。
この試験の結果において、少なくとも、露光量を120mJ/cm2から220mJ/cm2に制御することにより、電極角度φを80°から70°に制御することがわかる。このため、同じレジストを用いて異なる断面形状の電極を作成できる。
C.変形例:
この発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。
C1.変形例1:
本実施形態において、電極金属は、アルミニウム(Al)を用いている。しかし、本発明はこれに限られない。つまり、電極金属として、金(Au)や、銀(Ag)や、銅(Cu)を用いてもよく、その他の金属を用いてもよい。
C2.変形例2:
本実施形態において、半導体はIII族窒化物である窒化ガリウムを用いている。しかし、本発明はこれに限らない。半導体としては、例えば、窒化アルミニウムや窒化インジウムなどのIII族窒化物を用いてもよく、シリコンや、ガリウムヒ素や、シリコンカーバイドなどを用いてもよい。つまり、半導体基板として、非透明基板を用いてもよく、複数の半導体基板を組み合わせた基板を用いてもよい。
C3.変形例3:
本実施形態において、半導体装置100の各層の膜厚を規定している。しかし、本発明はこれに限られない。半導体装置100の各層の膜厚は、適宜変更してもよい。
C4.変形例4:
本実施形態において、露光波長は405nmとしている。しかし、本発明はこれに限られない。露光波長としては、レジストを硬化させる波長であればよく、例えば、436nmや、365nmや、254nmや、248nmや、193nmや、157nmや、13.5nmを挙げることができる。
C5.変形例5:
評価試験において、露光量を120mJ/cm2から220mJ/cm2として試験している。しかし、本発明は、これに限られない。露光量としては、レジストが硬化する量であればよい。
C6.変形例6:
本実施形態においては、露光量によりレジスト角度θを制御しているが、熱処理や現像などのフォトリソグラフィー工程にて行なってもよい。
C7.変形例7:
本実施形態において、半導体装置100はFETを用いている。しかし、本発明はこれに限られない。つまり、半導体装置100は半導体を用いればよい。FET以外の半導体としては、例えば、バイポーラトランジスタ、IGBT(Insulated Gate Bipolar Transistor)、LED(Light Emitting Diode)、PIN(p-intrinsic-n)ダイオード、ショットキーバリアダイオードを挙げることができる。
本発明は、上述の実施形態や変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
10…半導体基板
50…試料
60…電極層
100…半導体装置
210…基板
240…電極
250…レジストパターン
260…電極金属層
θ…レジスト角度
φ…電極角度

Claims (3)

  1. 半導体基板上に電極を備える半導体装置を製造する、半導体装置の製造方法であって、
    (i)前記半導体基板上に、レジストを用いて、開口部を有するレジストパターンを形成する工程と、
    (ii)前記開口部により露出した半導体基板上に、指向性蒸着により電極を形成する工程と、
    (iii)前記レジストパターンを除去する工程と、を備え、
    工程(i)において、前記半導体基板に対する前記開口部の側面の角度は、前記レジストパターンを作製する際の露光量に基づいて制御され、
    工程(ii)において、前記電極の側面の角度は、前記開口部の側面の角度に基づいて制御され
    前記半導体基板は、透明基板であって、波長405nmの光における前記レジスト下での反射率が3.7%から12.1%の窒化物ガリウム基板であり、
    工程(i)において、前記レジストパターンを作製する際の露光波長は、405nmであり、露光量は、120mJ/cm から220mJ/cm である、半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記レジストは、ネガレジストである、半導体装置の製造方法。
  3. 請求項1または請求項2に記載の半導体装置の製造方法であって、
    前記レジストは、化学増幅型ネガレジストである、半導体装置の製造方法。
JP2013261903A 2013-12-19 2013-12-19 半導体装置の製造方法 Active JP6136913B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013261903A JP6136913B2 (ja) 2013-12-19 2013-12-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013261903A JP6136913B2 (ja) 2013-12-19 2013-12-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015119061A JP2015119061A (ja) 2015-06-25
JP6136913B2 true JP6136913B2 (ja) 2017-05-31

Family

ID=53531542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013261903A Active JP6136913B2 (ja) 2013-12-19 2013-12-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6136913B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018037585A (ja) * 2016-09-02 2018-03-08 豊田合成株式会社 半導体装置およびその製造方法
TWI792260B (zh) * 2021-04-09 2023-02-11 晶瑞光電股份有限公司 利用金屬掀離製程的半導體元件製造方法及其製成之半導體元件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04370953A (ja) * 1991-06-19 1992-12-24 Sony Corp 積層配線形成方法
JP2000164594A (ja) * 1998-11-25 2000-06-16 Murata Mfg Co Ltd 配線パターンの形成方法
JP4852786B2 (ja) * 2000-12-08 2012-01-11 株式会社豊田中央研究所 Iii族窒化物半導体の製造方法及びiii族窒化物半導体素子
JP2003347706A (ja) * 2002-05-23 2003-12-05 Murata Mfg Co Ltd 導電膜の形成方法
JP4502575B2 (ja) * 2002-11-06 2010-07-14 奇美電子股▲ふん▼有限公司 表示装置の配線形成方法
JP5189665B2 (ja) * 2010-08-09 2013-04-24 株式会社ディスコ ウエハレベルパッケージ構造およびその製造方法
JP2012164876A (ja) * 2011-02-08 2012-08-30 Mitsubishi Chemicals Corp 配線又は電極の形成方法、電子デバイス及びその製造方法

Also Published As

Publication number Publication date
JP2015119061A (ja) 2015-06-25

Similar Documents

Publication Publication Date Title
US9660037B1 (en) Semiconductor wafer and method
JP5970736B2 (ja) 半導体装置の製造方法
CN104882373B (zh) 晶体管t形栅的制造方法
JP7069308B2 (ja) 低キャパシタンスフィールドプレート構造を有するトランジスタ
JP2010238982A (ja) 化合物半導体装置及びその製造方法
CN106784192B (zh) 一种发光二极管芯片及其制作方法
CN110010457A (zh) T型栅制备方法
CN108122749A (zh) 一种基于图形化载片的SiC基GaN_HEMT背面工艺
CN108807162A (zh) T型栅制备方法
JP6136913B2 (ja) 半導体装置の製造方法
CN109920757A (zh) 一种提高化合物半导体器件可靠性能的背段工艺
US11011370B2 (en) Method for manufacturing semiconductor device
CN108682656B (zh) 一种复合硅基板及其制备方法、一种芯片和一种电子器件
CN104538292A (zh) 一种电子束曝光单层光刻胶制作y型栅的方法
CN107293482B (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
CN105047548B (zh) 一种电子束曝光制备10纳米t型栅的方法
US9443740B1 (en) Process for forming gate of thin film transistor devices
CN105449004B (zh) 一种AlGaAs梁式引线PIN二极管及其制备方法
CN103871858A (zh) 一种磷化铟基异质结晶体管亚微米发射极的制作方法
KR101208674B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조 방법
JP6318922B2 (ja) 半導体装置の製造方法
KR102165249B1 (ko) 고전자 이동도 트랜지스터의 핀 구조 형성 방법
CN114743870B (zh) 一种百纳米级栅极凹槽的刻蚀方法
JP6520673B2 (ja) 半導体装置の製造方法
JP5087235B2 (ja) 窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6136913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150