JP6151745B2 - 基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体 - Google Patents
基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体 Download PDFInfo
- Publication number
- JP6151745B2 JP6151745B2 JP2015154394A JP2015154394A JP6151745B2 JP 6151745 B2 JP6151745 B2 JP 6151745B2 JP 2015154394 A JP2015154394 A JP 2015154394A JP 2015154394 A JP2015154394 A JP 2015154394A JP 6151745 B2 JP6151745 B2 JP 6151745B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film thickness
- film
- thickness distribution
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
- H10P72/0604—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
Landscapes
- Chemical Vapour Deposition (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
Description
FinFETは、例えば300mmウエハと呼ばれるウエハ基板(以下、単に「ウエハ」という。)に形成された凸構造(Fin構造)を有するものであり、図1に示すように、少なくとも、ゲート絶縁膜形成工程(S101)と、第一のシリコン含有層形成工程(S102)と、研磨工程(S103)と、膜厚測定工程(S104)と、第二のシリコン含有層形成工程(S105)と、必要に応じて行う膜厚測定工程(S106)と、パターニング工程(S107)と、を順に経て製造される。以下、これらの各工程(S101〜S107)について説明する。
ゲート絶縁膜形成工程S101では、例えば、図2に示す構造体を有するウエハ200がゲート絶縁膜形成装置に搬入される。図2(A)はウエハ200に形成された構造体の一部を示す斜視図であり、図2(B)は図2(A)のα-α’における断面図を示す。ウエハ200はシリコン等で構成されており、その一部にチャネルとしての凸構造2001が形成されている。凸構造2001は所定間隔で複数設けられる。凸構造2001は、ウエハ200の一部をエッチングすることで形成される。
次に、シリコン含有膜形成工程S102を説明する。
ゲート絶縁膜形成装置からウエハ200を搬出後、シリコン含有膜形成装置にウエハ200を搬入する。シリコン含有膜形成装置は一般的な枚葉CVD装置を用いるため、説明を省略する。図3(B)に示すように、シリコン含有膜形成装置では、poly−Si(多結晶シリコン)で構成されるpoly−Si膜2005(シリコン含有層またはシリコン含有膜とも呼ぶ。)を、ゲート絶縁膜2004上に形成する。形成する際は、シリコン含有膜形成装置にジシラン(Si2H6)ガスを供給し、それを熱分解することでpoly−Si膜2005を形成する。poly−Si膜2005はゲート電極、もしくはダミーゲート電極として用いられる。一つの工程で所望のpoly−Si膜2005を形成するため、ゲート絶縁膜2004の表面からpoly−Si膜2005表面までの間、一定の組成の膜を形成できる。従って、ダミーゲートとして用いる場合は、基板面内における単位時間当たりのエッチングボリュームを一定とすることができる。また、poly−Si膜2005をゲート電極等として用いる場合は、ゲート電極の性能を一定にすることができる。
続いて、研磨(CMP、Cheamical Mechanical Polishing)工程S103を説明する。
シリコン含有膜形成装置から搬出されたウエハ200は、研磨装置(CMP装置)400に搬入される。
研磨ヘッド403内にウエハ200を搬入したら、供給管405からスラリーを供給すると共に、研磨盤401及び研磨ヘッド403を回転させる。スラリーはリテナーリング403bに流れ込み、ウエハ200の表面を研磨する。このように研磨することで、図3(C)に示すように、poly−Si膜2005aとpoly−Si膜2005bの高さを揃える。所定の時間研磨したら、ウエハ200を搬出する。ここでいう高さとは、poly−Si膜2005aとpoly−Si膜2005bの表面(上端)の高さをいう。所定の時間研磨したら、ウエハ200を研磨装置400から搬出する。
そこで、本実施形態では、研磨工程(S103)で研磨が施された後のpoly−Si層2005に対して、膜厚測定工程(S104)とハードマスク膜形成工程(S105)を行うことで、poly−Si層2005の膜厚分布の偏りを補正する。
膜厚測定工程(S104)では、研磨工程(S103)で研磨が施された後のpoly−Si層2005について、その膜厚を測定して、その測定結果からpoly−Si層2005の面内の膜厚分布に関するデータ(以下、単に「膜厚分布データ」という。)を取得する。
続いて、ハードマスク膜形成工程S105を説明する。本工程で形成されるハードマスク膜2006は、poly−Si膜2005と異なる化合物である。図7に示すように、ハードマスク膜2006は、研磨後のpoly−Si膜2005上に形成される。ハードマスク膜2006はpoly−Si膜2005よりも固い膜であり、例えばエッチングストッパ膜、研磨ストッパ膜等のハードマスク膜として用いられる。ダマシン配線を形成する場合は、バリア絶縁膜としても用いられても良い。ハードマスク膜2006は、例えばシリコン窒化膜の替わりに、シリコン酸化膜や炭化シリコン膜を用いても良い。
処理室201(上部容器202a)の内壁上面には、処理室201の雰囲気を排気する排気口221が設けられている。排気口221には第1排気管としての排気管224が接続されており、排気管224には、処理室201内を所定の圧力に制御するAPC(Auto Pressure Controller)等の圧力調整器222、真空ポンプ223が順に直列に接続されている。主に、排気口221、排気管224、圧力調整器222により、第1の排気部(排気ライン)が構成される。なお、真空ポンプ223を第1の排気部に含めるように構成しても良い。
処理室201の上方には、バッファ室232が設けられている。バッファ室232は、側壁232a、天井232bにより構成されている。バッファ室232は、シャワーヘッド234を内包する。バッファ室232の内壁232aとシャワーヘッド234との間には、ガス供給経路235が構成される。即ち、ガス供給経路235はシャワーヘッド234の外壁234bを囲むように設けられる。
シャワーヘッド234は、例えば、石英、アルミナ、ステンレス、アルミなどの材料で構成される。
(第一ガス供給系)
続いて、図13を用いて第一のガス供給系を説明する。
図13のA1は図11のA1に接続され、図13のA2は図11のA2に接続される。即ち、ガス供給管241aはガス導入管236に接続され、ガス供給管242aはガス導入管238に接続される。
ここで、第一元素は、例えばシリコン(Si)である。すなわち、第一処理ガスは、例えばシリコン含有ガスである。シリコン含有ガスとしては、例えば、ジシラン(Si2H6)ガスを用いる。なお、なお、シリコン含有ガスとしては、ジシランの他に、TEOS(Tetraethyl orthosilicate、Si(OC2H5)4)SiH2(NH(C4H9))2(ビス ターシャル ブチル アミノ シラン、略称:BTBAS)、テトラキスジメチルアミノシラン(Si[N(CH3)2]4、略称:4DMAS)ガス、ビスジエチルアミノシラン(Si[N(C2H5)2]2H2、略称:2DEAS)ガス、ビスターシャリーブチルアミノシラン(SiH2[NH(C4H9)]2、略称:BTBAS)ガス等、ヘキサメチルジシラザン(C6H19NSi2、略称:HMDS)やトリシリルアミン((SiH3)3N、略称:TSA)、ヘキサクロロジシラン(Si2Cl6、略称:HCDS)等を用いることができる。なお、第一処理ガスの原料は、常温常圧で固体、液体、及び気体のいずれであっても良い。第一処理ガスの原料が常温常圧で液体の場合は、第一ガス供給源243bとMFC243cとの間に、図示しない気化器を設ければよい。ここでは原料は気体として説明する。
更には、第一ガス供給系に第一不活性ガス供給系を含めても良い。
続いて、図14を用いて第二ガス供給系を説明する。図14のB1は図11のB1に接続され、B2は図11のB2に接続される。即ち、ガス供給管251aはガス導入管237に接続され、ガス供給管252aはガス導入管239に接続される。
更には、第二ガス供給系に第二不活性ガス供給系を含めても良い。また第一ガス供給系、第二ガス供給系をまとめてガス供給系と呼ぶ。
基板処理装置900は、基板処理装置900の各部の動作を制御するコントローラ260を有している。
膜厚測定工程S104の後、測定されたウエハ200は基板処理装置900に搬入される。なお、以下の説明において、基板処理装置を構成する各部の動作はコントローラ260により制御される。
膜厚測定工程S104でシリコン酸化膜2005の膜厚分布が測定されたら、ウエハ200を基板処理装置900に搬入させる。具体的には、基板載置部210を昇降機構218によって下降させ、リフトピン207が貫通孔214から基板載置部210の上面側に突出させた状態にする。また、処理室201内を所定の圧力に調圧した後、ゲートバルブ205を開放し、ゲートバルブ205からリフトピン207上にウエハ200を載置させる。ウエハ200をリフトピン207上に載置させた後、昇降218によって基板載置部210を所定の位置まで上昇させることによって、ウエハ200が、リフトピン207から基板載置部210へ載置されるようになる。
続いて、処理室201内が所定の圧力(真空度)となるように、排気管224を介して処理室201内を排気する。この際、圧力センサが測定した圧力値に基づき、圧力調整器222としてのAPCバルブの弁の開度をフィードバック制御する。また、温度センサ216が検出した温度値に基づき、処理室201内が所定の温度となるようにヒータ213への通電量をフィードバック制御する。具体的には、基板載置部210をヒータ213により予め加熱しておき、ウエハ200又は基板載置部210の温度変化が無くなってから所定時間置く。この間、処理室201内に残留している水分あるいは部材からの脱ガス等が有る場合は、真空排気や不活性ガス供給によるパージによって除去しても良い。これで成膜プロセス前の準備が完了することになる。なお、処理室201内を所定の圧力に排気する際に、一度、到達可能な真空度まで真空排気しても良い。
ガス供給工程では、第一ガス供給系及び第二ガス供給系から処理室201にガスを供給する。
ガス供給工程が終わった後、基板載置部210を昇降機構218によって下降させ、リフトピン207が貫通孔214から基板載置部210の上面側に突出させた状態にする。また、処理室201内を所定の圧力に調圧した後、ゲートバルブ205を解放し、ウエハ200をリフトピン207上からゲートバルブ205外へ搬送する。
前述のように、研磨工程S103終了後、poly−Si膜2005は、ウエハ200の中央面と外周面とで膜厚が異なる。膜厚測定工程S108ではその膜厚分布を測定する。測定結果は上位装置270を通して、RAM260bに格納される。格納されたデータは記憶装置260c内のレシピと比較され、そのレシピに基づいた装置制御が成され、膜厚分布を調整(チューニング)する。
ハードマスク膜形成工程S105に続いて、膜厚測定工程S106を行っても良い。膜厚測定工程S109では、シリコン酸化膜2005とハードマスク膜2006を重ね合わせた積層膜の高さを測定する。具体的には、重ね合わせた層の高さが揃っているか否か、つまり積層膜の膜厚がターゲットの膜厚分布のように補正されているか否かを確認する。ここで「高さが揃う」とは、完全に高さが一致しているものに限らず、高さに差があっても良い。例えば、高さの差は、後のパターニング工程などで影響の無い範囲であれば良い。「厚さが等しい」も同様に、完全に厚さが等しいものに限らず、厚さに差があっても良い。例えば、厚みの差は、後のパターニング工程などで影響の無い範囲であれば良い。
ウエハ200の面内おける高さの分布が所定範囲内、具体的には後のパターニング工程S107などで影響の無い範囲内であればパターニング工程S107に移行する。なお、膜厚分布が所定の分布になることが予めわかっている場合には、膜厚測定工程S106は省略しても良い。
続いて、図16〜図17を用いてパターニング工程S107を説明する。図16は露光工程におけるウエハ200を説明した説明図である。図17は、エッチング工程後のウエハ200を説明した説明図である。
ハードマスク膜2006形成後、ハードマスク膜2006上にレジスト膜2008を塗布する。その後ランプ501から光を発して露光工程を行う。露光工程ではマスク502を介してレジスト膜2008上に光503を照射し、レジスト膜2008の一部を変質させる。ここでは、変質したレジスト膜を感光部2008aと呼び、変質していないレジスト膜を未感光部2008bと呼ぶ。
図18は図16と比較した図である。図18の場合、膜厚分布の補正を行わなかったハードマスク膜2006は、ウエハ200の中心側と外周側でほぼ同じ膜厚となる。この結果、poly−Si膜2005とハードマスク膜2006との積層膜の高さがウエハ200の中央面と外周面とで異なるため、光503の距離がウエハ200中央面とウエハ200外周面とで異なってしまう。従って、焦点距離が中央面と外周面とで異なり、その結果感光部2008aの幅が基板面内で異なってしまう。このようなレジスト膜2008で処理を進めると、図19のようにエッチング工程後のピラーの幅が異なる。ピラーのpoly−Si膜間の距離γがウエハ200中央面と外周面で異なってしまう。つまり、ピラーのpoly−Siの幅βが、ウエハ200中央面と外周面で異なってしまう。
第二の比較例は、膜厚分布がAの場合を想定したものであり、本実施形態と異なる方法で膜厚分布を補正するものである。具体的には、膜厚測定工程S104の後に、第二のpoly−Si膜2005’を形成する。
第一のpoly-Si層が形成されたウエハ200は研磨装置を経て膜厚測定装置に搬入される。膜厚測定装置では膜厚分布が測定され、測定後搬出される。搬出されたウエハは第二のシリコン含有膜形成装置に搬入され、測定された膜厚分布に応じて、第二のpoly−Si膜2005上に第二のpoly−Si膜2005’が形成される。 このとき、膜厚分布のばらつきを無くすよう、測定された膜厚分布データに応じて第二のpoly−Si膜2005’を形成する。このようにしてpoly-Si膜の高さを揃える。
第二の比較例において、poly−Si層2005と第二のpoly−Si層2005’は、それぞれが別工程で形成される。しかも、各工程の間には、研磨工程(S103)を経る。つまり、poly−Si層2005と第二のpoly−Si層2005’は、これらが同一の化合物によって構成されたものであっても、連続的に形成されたものではなく、また研磨によるダメージが存在し得る。したがって、poly−Si層2005と第二のpoly−Si層2005’との間は、それぞれの層の界面近傍の膜組成が変質してしまい、これによりそれぞれの層とは組成の異なる界面層が形成されてしまうおそれがある。
以下に、本実施形態に係る好ましい態様を付記する。
本発明の一態様によれば、
基板上に形成されたシリコン含有膜の膜厚分布データを受信する受信部と、前記基板が載置される基板載置部と、前記シリコン含有膜上に、前記膜厚分布データの膜厚分布と異なる膜厚分布でハードマスク膜を形成し、基板面内における前記ハードマスク膜の高さの分布が所定の範囲内となるようガスを供給するガス供給部と、を有する基板処理装置が提供される。
付記1に記載の基板処理装置であって、好ましくは、
前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
前記外周面における前記基板の単位面積当たりの処理ガスの主成分の暴露量が前記中央面よりも少なくなるよう前記ガスを供給する。
付記2に記載の基板処理装置であって、好ましくは、
前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
前記基板の中央面の温度が前記外周面の温度よりも高くなるよう前記ガスを供給する。
付記3に記載の基板処理装置であって、好ましくは、
前記シリコン含有膜はポリシリコンで構成される。
付記1に記載の基板処理装置であって、好ましくは、
前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
前記外周面に供給する処理ガスの量が前記中央面よりも少なくなるよう前記ガスを供給する。
付記1に記載の基板処理装置であって、好ましくは、
前記基板載置部は、
前記受信した膜厚分布データのが、前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
前記基板の中央面の温度が前記外周面の温度よりも高くなるよう前記基板の温度分布を調整する。
付記1に記載の基板処理装置であって、好ましくは、
前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
前記外周面に供給する処理ガスの主成分の濃度が前記中央面よりも小さくなるよう前記ガスを供給する。
付記7に記載の基板処理装置であって、好ましくは、
前記ガス供給部は、前記処理ガスの濃度を制御する際は、前記外周面に供給する処理ガスに添加する不活性ガスの供給量が、前記中央面に供給する処理ガスに添加する不活性ガスの供給量よりも多くなるよう前記ガスを供給する。
付記1に記載の基板処理装置であって、好ましくは、
前記基板載置部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
前記基板の中央面の温度が前記外周面の温度よりも高くなるよう前記基板の温度分布を調整する。
付記1に記載の基板処理装置であって、好ましくは、
前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
前記外周面における前記基板の単位面積当たりの処理ガスの主成分の暴露量が前記中央面よりも大きくなるよう前記ガスを供給する。
付記10に記載の基板処理装置であって、好ましくは、
前記基板載置部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
前記基板の外周面の温度を前記中央面の温度よりも高くするよう前記基板の温度分布を調整する。
付記11に記載の基板処理装置であって、好ましくは、
前記第二のシリコン含有膜はポリシリコンで構成される。
付記1に記載の基板処理装置であって、好ましくは、
前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
前記外周面に供給する処理ガスの量が前記中央面よりも多くなるよう前記ガスを供給する。
付記13に記載の基板処理装置であって、好ましくは、
前記基板載置部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
前記基板の外周面の温度が前記中央面の温度よりも高くなるよう前記基板の温度分布を調整する。
付記1に記載の基板処理装置であって、好ましくは、
前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
前記外周面に供給する処理ガスの主成分の濃度が前記中央面よりも大きくなるよう前記ガスを供給する。
付記15に記載の基板処理装置であって、好ましくは、
前記ガス供給部は、前記処理ガスの濃度を制御する際は、前記中央面に供給する処理ガスに添加する不活性ガスの供給量が、前記外周面に供給する処理ガスに添加する不活性ガスの供給量よりも多くなるよう前記ガスを供給する。
付記1に記載の基板処理装置であって、好ましくは、
前記基板載置部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
前記基板の外周面の温度が前記中央面の温度よりも高くなるよう前記基板の温度分布を調整する。
更に他の態様によれば、
基板上に形成されたシリコン含有膜を形成する第一の装置と、前記シリコン含有膜を研磨する第二の装置と、研磨後の前記シリコン含有膜の膜厚分布を測定する第三の装置と、研磨後の前記シリコン含有膜上に、前記膜厚分布とは異なる膜厚分布で、ハードマスク膜を形成し、基板面内における前記ハードマスク膜の高さの分布が所定の範囲内となるよう処理する第四の装置とを有する基板処理システムが提供される。
付記18に記載の基板処理システムであって、好ましくは、
更に、前記ハードマスク膜に対して所定のパターンを形成する。
付記19に記載の基板処理システムであって、好ましくは、
前記パターニングシステムでは、前記基板に対して露光処理をする露光装置を有し、
前記第四の装置は、前記露光装置で処理する際に、焦点深度の基板面内分布が所定の範囲内となるよう、前記ハードマスク膜の基板面内の膜厚分布を制御する。
更に他の態様によれば、
基板上にシリコン含有膜を形成するシリコン含有膜形成工程と、前記基板を研磨する研磨工程と、前記シリコン含有膜の基板面内における膜厚分布を測定する測定工程と、研磨後の前記シリコン含有膜上に、前記膜厚分布とは異なる膜厚分布で、ハードマスク膜を形成するハードマスク膜形成工程と、
を有する半導体装置の製造方法が提供される。
更に他の態様によれば、
研磨された状態のシリコン含有膜を有する基板の膜厚分布データを受信する工程と、前記基板を基板載置部に載置する工程と、前記膜厚分布データを基に、前記シリコン含有膜上に、前記膜厚分布データの膜厚分布とは異なる膜厚分布で、ハードマスク膜を形成するハードマスク膜形成工程と
を有する半導体装置の製造方法が提供される。
更に他の態様によれば、
研磨された状態のシリコン含有膜を有する基板の膜厚分布データを受信する手順と、前記基板を、基板載置部に載置する手順と、前記膜厚分布データを基に、前記シリコン含有膜上に、前記膜厚分布データの膜厚分布とは異なる膜厚分布で、ハードマスク膜を形成するよう処理する手順と
をコンピュータに実行させるプログラムが提供される。
更に他の態様によれば、
研磨された状態のシリコン含有膜を有する基板の膜厚分布データを受信する手順と、前記基板を、基板載置部に載置する手順と、前記膜厚分布データを基に、前記シリコン含有膜上に、前記膜厚分布データの膜厚分布とは異なる膜厚分布で、ハードマスク膜を形成するよう処理する手順と
をコンピュータに実行させるプログラムを格納する記録媒体が提供される。
更に他の態様によれば、
基板上に形成されたゲート電極層として構成されるシリコン含有膜の膜厚分布データを受信する受信部と、前記基板を載置する基板載置部と、前記シリコン含有膜上に、前記膜厚分布データの膜厚分布と異なる膜厚分布で、ハードマスク膜を形成し、基板面内における前記ハードマスク膜の高さの分布が所定の範囲内となるようガスを供給するガス供給部と、を有する基板処理装置が提供される。
更に他の態様によれば、
基板上に形成されたダミーゲート電極層として構成されるシリコン含有膜の膜厚分布データを受信する受信部と、前記基板を載置する基板載置部と、前記シリコン含有膜上に、前記膜厚分布データの膜厚分布と異なる膜厚分布で、ハードマスク膜を形成し、基板面内における前記ハードマスク膜の高さの分布が所定の範囲内となるようガスを供給するガス供給部と、を有する基板処理装置が提供される。
201 処理室
202 処理容器
212 基板載置台
232 バッファ室
234 シャワーヘッド
260 コントローラ
263 受信部
Claims (20)
- 研磨された状態のシリコン含有膜を有する基板の膜厚分布データを受信する受信部と、前記基板が載置される基板載置部と、前記膜厚分布データを基に、前記シリコン含有膜上に、前記膜厚分布データの膜厚分布と異なる膜厚分布でハードマスク膜を形成し、基板面内における前記ハードマスク膜の高さの分布が所定の範囲内となるようガスを供給するガス供給部と、を有する基板処理装置。
- 前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
単位時間当たりであって、前記外周面における前記基板の単位面積当たりの処理ガスの主成分の暴露量が前記中央面よりも少なくなるように前記ガスを供給する請求項1に記載の基板処理装置。 - 前記基板載置部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
前記基板の中央面の温度が前記外周面の温度よりも高くなるように前記基板の温度分布を調整する請求項2に記載の基板処理装置。 - 前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
単位時間当たりの前記外周面に供給する処理ガスの量が前記中央面よりも少なくなるよう前記ガスを供給する請求項1に記載の基板処理装置。 - 前記基板載置部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
前記基板の中央面の温度が前記外周面の温度よりも高くなるように前記基板の温度分布を調整する請求項4に記載の基板処理装置。 - 前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
前記外周面に供給する処理ガスの主成分の濃度が前記中央面よりも小さくなるよう前記ガスを供給する請求項1に記載の基板処理装置。 - 前記ガス供給部は、前記処理ガスの濃度を制御する際は、前記外周面に供給する処理ガスに添加する不活性ガスの供給量が、前記中央面に供給する処理ガスに添加する不活性ガスの供給量よりも多くなるよう前記ガスを供給する請求項6に記載の基板処理装置。
- 前記基板載置部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きいことを示す場合には、
前記基板の中央面の温度が前記外周面の温度よりも高くなるよう前記基板の温度分布を調整する請求項1に記載の基板処理装置。 - 前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
単位時間当たりであって、前記外周面における前記基板の単位面積当たりの処理ガスの主成分の暴露量が前記中央面よりも大きくなるように前記ガスを供給する請求項1に記載の基板処理装置。 - 前記基板載置部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
前記基板の外周面の温度を前記中央面の温度よりも高くするよう前記基板の温度分布を調整する請求項9に記載の基板処理装置。 - 前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
単位時間当たりの前記外周面に供給する処理ガスの量が前記中央面よりも多くなるよう前記ガスを供給する請求項1に記載の基板処理装置。 - 前記基板載置部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
前記基板の外周面の温度が前記中央面の温度よりも高くなるよう前記基板の温度分布を調整する請求項11に記載の基板処理装置。 - 前記ガス供給部は、
前記受信した膜厚分布データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
前記外周面に供給する処理ガスの主成分の濃度が前記中央面よりも大きくなるように前記ガスを供給する請求項1に記載の基板処理装置。 - 前記ガス供給部は、
前記処理ガスの濃度を制御する際は、前記中央面に供給する処理ガスに添加する不活性ガスの供給量が、前記外周面に供給する処理ガスに添加する不活性ガスの供給量よりも多くなるよう前記ガスを供給する請求項13に記載の基板処理装置。 - 前記基板載置部は、
前記受信した膜厚データの前記シリコン含有膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さいことを示す場合には、
前記基板の外周面の温度が前記中央面の温度よりも高くなるよう前記基板の温度分布を調整する請求項1に記載の基板処理装置。 - 基板上に形成されたシリコン含有膜を形成する第一の装置と、前記シリコン含有膜を研磨する第二の装置と、研磨後の前記シリコン含有膜の膜厚分布を測定する第三の装置と、研磨後の前記シリコン含有膜上に、前記膜厚分布とは異なる膜厚分布で、ハードマスク膜を形成し、基板面内における前記ハードマスク膜の高さの分布が所定の範囲内となるよう処理する第四の装置とを有する基板処理システム。
- 基板上にシリコン含有膜を形成するシリコン含有膜形成工程と、前記基板を研磨する研磨工程と、前記シリコン含有膜の基板面内における膜厚分布を測定する測定工程と、研磨後の前記シリコン含有膜上に、前記膜厚分布とは異なる膜厚分布で、ハードマスク膜を形成するハードマスク膜形成工程と、
を有する半導体装置の製造方法。 - 研磨された状態のシリコン含有膜を有する基板の膜厚分布データを受信する工程と、前記基板を基板載置部に載置する工程と、前記膜厚分布データを基に、前記シリコン含有膜上に、前記膜厚分布データの膜厚分布とは異なる膜厚分布で、ハードマスク膜を形成するハードマスク膜形成工程と
を有する半導体装置の製造方法。 - 研磨された状態のシリコン含有膜を有する基板の膜厚分布データを受信する手順と、前記基板を、基板載置部に載置する手順と、前記膜厚分布データを基に、前記シリコン含有膜上に、前記膜厚分布データの膜厚分布とは異なる膜厚分布で、ハードマスク膜を形成するよう処理する手順と
をコンピュータによって基板処理装置に実行させるプログラム。 - 研磨された状態のシリコン含有膜を有する基板の膜厚分布データを受信する手順と、前記基板を、基板載置部に載置する手順と、前記膜厚分布データを基に、前記シリコン含有膜上に、前記膜厚分布データの膜厚分布とは異なる膜厚分布で、ハードマスク膜を形成するよう処理する手順と
をコンピュータによって基板処理装置に実行させるプログラムを格納する記録媒体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015154394A JP6151745B2 (ja) | 2015-08-04 | 2015-08-04 | 基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体 |
| TW104127190A TWI606537B (zh) | 2015-08-04 | 2015-08-20 | Substrate processing apparatus, substrate processing system, manufacturing method of semiconductor device, program |
| CN201510543352.6A CN106449468A (zh) | 2015-08-04 | 2015-08-28 | 衬底处理装置、衬底处理系统及半导体器件的制造方法 |
| KR1020150129587A KR101725230B1 (ko) | 2015-08-04 | 2015-09-14 | 기판 처리 장치, 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체 |
| US15/252,400 US20170040233A1 (en) | 2015-08-04 | 2016-08-31 | Substrate Processing Apparatus and Substrate Processing System |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015154394A JP6151745B2 (ja) | 2015-08-04 | 2015-08-04 | 基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017034163A JP2017034163A (ja) | 2017-02-09 |
| JP6151745B2 true JP6151745B2 (ja) | 2017-06-21 |
Family
ID=57986256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015154394A Expired - Fee Related JP6151745B2 (ja) | 2015-08-04 | 2015-08-04 | 基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6151745B2 (ja) |
| KR (1) | KR101725230B1 (ja) |
| CN (1) | CN106449468A (ja) |
| TW (1) | TWI606537B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102375256B1 (ko) * | 2017-05-26 | 2022-03-16 | 주성엔지니어링(주) | 기판 처리 장치 및 기판 처리 방법 |
| WO2019180805A1 (ja) * | 2018-03-20 | 2019-09-26 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置、およびプログラム |
| JP7236953B2 (ja) * | 2019-08-05 | 2023-03-10 | 東京エレクトロン株式会社 | 成膜装置および成膜方法 |
| JP2024016313A (ja) * | 2020-12-24 | 2024-02-07 | Agc株式会社 | 部材形成方法、積層体製造方法および部材形成装置 |
| CN114473853B (zh) * | 2021-12-21 | 2023-05-02 | 北京子牛亦东科技有限公司 | 一种用于化学机械研磨设备的研磨头的隔膜 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5628869A (en) * | 1994-05-09 | 1997-05-13 | Lsi Logic Corporation | Plasma enhanced chemical vapor reactor with shaped electrodes |
| JP3036477B2 (ja) * | 1997-07-31 | 2000-04-24 | 日本電気株式会社 | 半導体製造装置 |
| US6033921A (en) * | 1998-04-06 | 2000-03-07 | Advanced Micro Devices, Inc. | Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface |
| JP3897963B2 (ja) * | 2000-07-25 | 2007-03-28 | 株式会社Sumco | 半導体ウェーハおよびその製造方法 |
| US20060042754A1 (en) * | 2004-07-30 | 2006-03-02 | Tokyo Electron Limited | Plasma etching apparatus |
| JP2008177266A (ja) * | 2007-01-17 | 2008-07-31 | Fujitsu Ltd | 半導体基板、および半導体装置の製造方法 |
| JP2009238874A (ja) * | 2008-03-26 | 2009-10-15 | Toshiba Corp | 半導体メモリ及びその製造方法 |
| JP2013026399A (ja) | 2011-07-20 | 2013-02-04 | Hitachi High-Technologies Corp | プラズマ処理方法及びプラズマアッシング装置 |
| US8853084B2 (en) * | 2013-01-31 | 2014-10-07 | International Business Machines Corporation | Self-adjusting gate hard mask |
| JP6403431B2 (ja) * | 2013-06-28 | 2018-10-10 | 株式会社Kokusai Electric | 基板処理装置、流量監視方法及び半導体装置の製造方法並びに流量監視プログラム |
| JP2016051736A (ja) * | 2014-08-28 | 2016-04-11 | 株式会社東芝 | 半導体製造装置、半導体製造システムおよび半導体製造方法 |
-
2015
- 2015-08-04 JP JP2015154394A patent/JP6151745B2/ja not_active Expired - Fee Related
- 2015-08-20 TW TW104127190A patent/TWI606537B/zh not_active IP Right Cessation
- 2015-08-28 CN CN201510543352.6A patent/CN106449468A/zh active Pending
- 2015-09-14 KR KR1020150129587A patent/KR101725230B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN106449468A (zh) | 2017-02-22 |
| TW201707105A (zh) | 2017-02-16 |
| TWI606537B (zh) | 2017-11-21 |
| KR101725230B1 (ko) | 2017-04-10 |
| KR20170016771A (ko) | 2017-02-14 |
| JP2017034163A (ja) | 2017-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6151745B2 (ja) | 基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体 | |
| US9735068B2 (en) | Method of manufacturing semiconductor device | |
| US9431220B1 (en) | Substrate processing apparatus and substrate processing system | |
| JP6321579B2 (ja) | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム | |
| JP6046757B2 (ja) | 基板処理装置、半導体装置の製造方法、プログラム | |
| US20170040232A1 (en) | Method of manufacturing semiconductor device | |
| US9666494B2 (en) | Method of manufacturing semiconductor device | |
| JP6072845B2 (ja) | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム | |
| JP6133347B2 (ja) | 半導体装置の製造方法、基板処理システム及びプログラム | |
| JP6549074B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| US9355866B2 (en) | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium | |
| US20170287731A1 (en) | Method of manufacturing semiconductor device | |
| US20170040233A1 (en) | Substrate Processing Apparatus and Substrate Processing System | |
| US10090322B2 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170525 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6151745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |