JP6168143B2 - ハイブリッド基板の製造方法 - Google Patents
ハイブリッド基板の製造方法 Download PDFInfo
- Publication number
- JP6168143B2 JP6168143B2 JP2015514836A JP2015514836A JP6168143B2 JP 6168143 B2 JP6168143 B2 JP 6168143B2 JP 2015514836 A JP2015514836 A JP 2015514836A JP 2015514836 A JP2015514836 A JP 2015514836A JP 6168143 B2 JP6168143 B2 JP 6168143B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- bonded
- heat treatment
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1922—Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
- H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
- H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/64—Wet etching of semiconductor materials
- H10P50/642—Chemical etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
Description
(1) まず、熱酸化などにより酸化膜を形成したシリコンウェハに水素イオンを注入し、それを支持基板に貼り合わせ、結合熱処理を行った後、更に熱を加えて熱剥離を行う、スマートカット法と呼ばれる方法がある。これは、高温で熱処理を行うことで、打ち込んだガスが基板内部で微小気泡層として形成され、その気泡層が膨張することで剥離が行われるものである。このため、高温熱処理が必須であり、熱膨張率差のある基板への適用が難しい。
(2) また、熱酸化などによって酸化膜を形成したシリコンウェハに水素イオンを注入し、それを支持基板に貼り合わせ、結合熱処理を行った後に、機械的に剥離を行うSiGen法がある。この方法では、内部での気泡層の凝集や膨張の作用を必要としないため、高温熱処理は不要で、貼り合わせ面をプラズマなどで活性化することで予め結合力を上げ、熱処理を低温化していることもあり、スマートカット法の様な高温にはさらされない。しかしながら、機械的剥離では、貼り合わせ基板において応力が局所的に掛かる部分がどうしても発生し、その部分でシリコン薄膜に欠陥が生じやすいという欠点がある。また、それを防止するために結合強度を上げようとして熱処理温度を上げると、スマートカット法と同様に熱膨張率の問題が生じることとなる。ちなみに、応力が局所的に掛かる部分とは、貼り合わせ基板の結合面が途切れる外周部や剥離終端部のことであり、シリコン薄膜の縁がギザギザになったり、細かなピット(微小な膜厚変動)が生じたりする。
上記2つの方法は、水素イオンを注入し、その水素イオンより生じる欠陥層から分離(剥離)を行っている(イオン注入剥離法)が、その欠陥層から拡がる欠陥や水素ガス種の拡散による欠陥増の問題を生じることがある。特に、熱酸化処理などの高温処理で欠陥が発生することがある。
〔1〕 シリコン基板上に第1シリコン酸化膜とシリコン活性層とをこの順番で積層してなり、該シリコン基板面外周部に上記シリコン活性層を有しないテラス部を形成したSOI基板を準備し、
該SOI基板のシリコン活性層表面に第2シリコン酸化膜を形成し、
上記SOI基板と該SOI基板と熱膨張率の異なるサファイアからなる支持基板とを貼り合わせるに際し、該SOI基板及び/又は支持基板の貼り合わせる面を活性化処理し、
上記SOI基板と支持基板とを室温より高温で第2シリコン酸化膜を介して貼り合わせて貼り合わせ基板とし、
次いで、上記貼り合わせ基板についてSOI基板と支持基板の結合力を高める結合熱処理と、上記シリコン基板を研削して薄化する研削薄化処理との組み合わせを少なくとも2回繰り返して行うに際し、1回目の結合熱処理の温度を上記貼り合わせの温度以上とし、1回目の研削薄化処理後のシリコン基板の厚さを最も薄くとも130μmまでとし、最終回の結合熱処理の温度を200℃以上250℃未満とし、最終回の研削薄化処理後のシリコン基板の厚さを最も薄くとも60μmまでとして上記結合熱処理及び研削薄化処理を行い、
次に、上記薄化したシリコン基板をエッチングにより除去して第1シリコン酸化膜を露出させ、
更に、露出した第1シリコン酸化膜をエッチングにより除去して、支持基板上にシリコン酸化膜を介してシリコン活性層を有するハイブリッド基板を得ることを特徴とするハイブリッド基板の製造方法。
〔2〕 上記SOI基板と支持基板の貼り合わせ温度を、100℃以上250℃未満とすることを特徴とする〔1〕記載のハイブリッド基板の製造方法。
〔3〕 上記SOI基板と支持基板の結合力を高める結合熱処理温度を、上記貼り合わせ温度に0〜100℃加算した温度(ただし、250℃未満とする)とすることを特徴とする〔1〕又は〔2〕記載のハイブリッド基板の製造方法。
〔4〕 2回目以降の結合熱処理温度をその1回前の結合熱処理温度よりも高くすることを特徴とする〔1〕〜〔3〕のいずれかに記載のハイブリッド基板の製造方法。
〔5〕 上記1回目の結合熱処理の温度が200℃以上250℃未満の場合、2回目以降の結合熱処理を省略することを特徴とする〔1〕〜〔3〕のいずれかに記載のハイブリッド基板の製造方法。
〔6〕 上記1回目の研削薄化処理後のシリコン基板の厚さを130μm以上200μm以下とすることを特徴とする〔1〕〜〔5〕のいずれかに記載のハイブリッド基板の製造方法。
〔7〕 上記最終回の研削薄化処理後のシリコン基板の厚さを60μm以上100μm以下とすることを特徴とする〔1〕〜〔6〕のいずれかに記載のハイブリッド基板の製造方法。
〔8〕 上記テラス部の幅は、1mm以上3mm以下であることを特徴とする〔1〕〜〔7〕のいずれかに記載のハイブリッド基板の製造方法。
〔9〕 上記SOI基板のシリコン活性層は、空孔型欠陥がなく、熱酸化により酸化誘起積層欠陥が発生しないものであることを特徴とする〔1〕〜〔8〕のいずれかに記載のハイブリッド基板の製造方法。
〔10〕 上記SOI基板と支持基板との貼り合わせの前に、上記支持基板について還元性雰囲気中の熱処理を行うことを特徴とする〔1〕〜〔9〕のいずれかに記載のハイブリッド基板の製造方法。
〔11〕 上記支持基板のSOI基板と貼り合わされる面の所定幅の外周領域を中央部よりも凹むように薄くすることを特徴とする〔1〕〜〔10〕のいずれかに記載のハイブリッド基板の製造方法。
本発明に係るハイブリッド基板の製造方法は、図1に示すように、SOI基板の準備工程(工程1)、支持基板の準備工程(工程2)、SOI基板及び/又は支持基板の表面活性化処理工程(工程3)、SOI基板と支持基板の貼り合わせ工程(工程4)、結合熱処理工程(工程5)、シリコン基板の研削薄化工程(工程6)、薄化シリコン基板除去工程(工程7)、第1シリコン酸化膜除去工程(工程8)の順に処理を行うものである。
シリコン基板1上に第1シリコン酸化膜2とシリコン活性層3とをこの順番で積層したものをSOI基板として準備する。このとき、そのシリコン基板1面外周部(外縁部)に上記シリコン活性層3を有しないテラス部を形成することが好ましい。
ここで、数値範囲を示す「XXX〜YYY」の記載はその上限下限を含むものである。例えば「100〜300mm」は「100mm以上300mm以下」を意味する。
シリコン活性層3の膜厚は、例えば100〜500nmが好ましく、100〜300nmがより好ましい。
SOI基板にテラス部を設けた場合も同様の効果が得られる。
支持基板は、ハイブリッド基板のハンドル基板となる絶縁性の透明基板であり、例えば石英ガラス、ホウ珪酸ガラス又はサファイアからなるものが好ましい。この場合、支持基板は、SOI基板とは熱膨張率が異なるものとなる。ここでは、例としてサファイア基板5を準備する(図1(b))。
貼り合わせの前に、SOI基板の第2シリコン酸化膜4表面と、サファイア基板5の表面との双方もしくは片方に表面活性化処理を施す。
次に、SOI基板とサファイア基板5とを室温(25℃)より高温で、第2シリコン酸化膜4を介して貼り合わせる(図1(c))。以下、この接合体を貼り合わせ基板という。このとき、貼り合わせ温度を100℃以上250℃未満、好ましくは100℃以上225℃以下、より好ましくは150℃以上225℃以下とするとよい。貼り合わせ温度が100℃未満では、SOI基板とサファイア基板5とがうまく接合しないおそれがあり、250℃以上では、SOI基板とサファイア基板5との熱膨張率の差により、シリコン活性化層の剥がれや貼り合わせ基板の破損が発生する場合がある。
貼り合わせ後に、貼り合わせ基板に熱を加えて熱処理(結合熱処理)を行う。この熱処理により、SOI基板とサファイア基板5の結合が強化される。このときの熱処理温度は、上記貼り合わせ温度に0〜100℃加算した温度であって、貼り合わせ基板がSOI基板とサファイア基板5の熱膨率の差の影響(熱応力)で破損しない温度(即ち、250℃未満とする)を選択することが好ましく、例えば、150℃以上250℃未満、好ましくは150℃以上225℃以下、より好ましくは150℃以上200℃以下である。熱処理時間は、例えば1〜24時間である。
貼り合わせ基板におけるシリコン基板1を研削により薄化する。(図1(d))。その厚さは最も薄くとも60μmまでが好ましい。薄化後のシリコン基板1’の厚さを60μm未満とすると、貼り合わせ基板に対する研削加工時の局所的な応力の作用により、シリコン活性層3の剥離が貼り合わせ基板の外周部側に発生するおそれがある。
(工程6(1))貼り合わせ基板におけるシリコン基板1を研削により薄化する(1回目研削薄化処理)。1回目の研削薄化処理後のシリコン基板の厚さを好ましくは130〜200μm、より好ましくは130〜170μmとする。このとき、上述した2段階の研削加工(1段目の研削−2段目の研削−研磨)を行うことが好ましい。
(工程5(2))貼り合わせ基板を200℃以上250℃未満に加熱して、2回目(工程5、6の組み合わせが3回以上の場合は最終回)の結合熱処理を行う。熱処理時間は1〜24時間である。
(工程6(2))貼り合わせ基板におけるシリコン基板1を研削により更に薄化する(2回目研削薄化処理)。2回目(工程5、6の組み合わせが3回以上の場合は最終回)の研削薄化処理後のシリコン基板の厚さを好ましくは60〜100μm、より好ましくは60〜85μmとする。このときの研削加工条件は、加工痕やダメージを残すと次工程のエッチング時の安定性に影響を及ぼすので、上述した2段階の研削を行い、その1段目を#600以上の研削ツールを使用し、2段目は#2000以上の研削ツールを使用する。ここでは、シリコン基板1の外周部の剥がれの危険性から研磨を行わず、この面からも細かい粒子の研削ツールを選択するのが好ましい。
上記のように薄化したシリコン基板1’をエッチングにより除去して第1シリコン酸化膜2を露出させる(図1(e))。エッチングは、シリコンウェハエッチング液として硝酸、フッ酸などからなる電子工業用の混酸を用いてスピンエッチング装置により行うことが好ましい。
次に、露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去してシリコン活性層3を露出させる(図1(f))。得られるシリコン活性層3の厚み分布は、元々のSOI基板の厚み分布と同等であるのでイオン注入剥離法のものと遜色ないものとなる。また、使用するSOI基板にテラス部と呼ぶ活性層のない外周部を1〜3mm設けることで、貼り合わせ基板としたときの外周部の余計な接合に起因するSi島の生成を防止でき、より高品質な複合基板を得ることができる。更に、使用するSOI基板は、シリコン活性層を欠陥フリー(COPフリー)で、かつ熱酸化により酸化誘起積層欠陥(OSF欠陥)の生じないように作製されたものとするので、イオン注入剥離法では得られない良質なシリコン薄膜が得られる。
上述したハイブリッド基板の製造方法の工程1〜工程8を以下の条件で行い、ハイブリッド基板を作製した。
(工程1)SOI基板として、直径150mm、厚さ525μm、47.5mmOF付きの基板を用意した。なお、シリコン活性層3等の厚さは作製するデバイスにもよるが、本試験例では表層から、第2シリコン酸化膜4(SiO2);200nm/シリコン活性層3;380nm/第1シリコン酸化膜2(SiO2);300nmとした(図1(a))。なお、第2シリコン酸化膜4は、SOI基板のシリコン活性層を熱酸化して得た酸化膜であり、第1シリコン酸化膜2は、SOI基板の埋め込み酸化膜(Box層)である。また、SOI基板の外周にテラス部を幅2mmとなるように形成した。
(工程2)支持基板として、材質:サファイア、直径150mm、厚さ600μm、47.5mmOF付きのサファイア基板5を用意した。
(工程3)SOI基板及びサファイア基板5の貼り合わせる面を減圧窒素雰囲気中にて100Wのプラズマを照射することで活性化処理を行った。
(工程4)SOI基板とサファイア基板5とを室温(25℃)で貼り合わせた。
次に、SOI基板と支持基板の結合力を高める結合熱処理(工程5)と、上記貼り合わせ基板のシリコン基板1を研削して薄化する研削薄化処理(工程6)との組み合わせを2回繰り返して行った。
(工程5(1))貼り合わせ基板を150℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(1))貼り合わせ基板におけるシリコン基板1を厚さが150μmになるまで研削加工した。このときの研削加工条件は、1段目の研削で180μmまで薄くし、2段目の研削で更に150μm近くまで薄くし、最後に研磨で150μmに仕上げた。その結果、外観は良好であった。
なお、以降の試験例においても1回目の研削加工(工程6(1))において1段目の研削−2段目の研削−仕上げ研磨の手順で処理を行った。
貼り合わせ基板の外周のトリミング加工は行わなかった。
(工程5(2))貼り合わせ基板を150℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(2))貼り合わせ基板におけるシリコン基板1を厚さが50μmになるまで研削加工した。このときの研削加工条件は、シリコン基板1の厚さとして、1段目の研削で100μmまで薄くし、2段目の研削で更に50μmへ仕上げた。
その結果、貼り合わせ基板の外周部分に接合部からのシリコン基板1の剥離が認められた。
なお、以降の試験例においても2回目の研削加工(工程6(2))において1段目の研削−2段目の研削の手順で処理を行った。
(工程7)薄化後のシリコン基板1’を電子工業用混酸(鏡面化処理液SiエッチE、日本化成(株)製)を用いて、スピンエッチングして除去した。
(工程8)最後に露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去し、シリコン活性層3を露出させた。その結果、図2に示すように、シリコン活性層3の外周部分に剥がれが認められた。
試験例1において、2回目の研削加工(工程6(2))を行わず、それ以外は試験例1と同様にして、ハイブリッド基板を作製した。その結果、シリコン活性層3の外周部分に剥がれが認められた。
試験例1において、2回目の結合熱処理(工程5(2))の熱処理温度を175℃にしたところ、貼り合わせ基板の外周部分に接合部からのシリコン基板1の剥がれが認められ、以降の処理を行わなかった。
試験例1において、1回目の結合熱処理(工程5(1))の熱処理温度を175℃にしたところ、貼り合わせ基板の外周部分に接合部からのシリコン基板1の剥がれが認められ、以降の処理を行わなかった。
試験例1において、外周トリミング以降の処理を以下の条件に変更して行った。
貼り合わせ基板の外周を1mmだけトリミングする加工を行った。
(工程5(2))貼り合わせ基板を170℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(2))貼り合わせ基板におけるシリコン基板1を厚さが50μmになるまで研削加工した。その結果、貼り合わせ基板の外観は良好であった。
(工程7)薄化後のシリコン基板1’を電子工業用混酸(鏡面化処理液SiエッチE、日本化成(株)製)を用いて、スピンエッチングして除去した。
(工程8)最後に露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去し、シリコン活性層3を露出させた。その結果、シリコン活性層3の外観は良好であった。
次いで、シリコン活性層3を厚さ280nmになるまで研磨して薄膜化し、SOI構造のハイブリッド基板を得た。
試験例1において、外周トリミング以降の処理を以下の条件に変更して行った。
貼り合わせ基板の外周を1mmだけトリミングする加工を行った。
(工程5(2))貼り合わせ基板を175℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板に基板の剥がれが認められた。
(工程6(2))貼り合わせ基板におけるシリコン基板1を厚さが50μmになるまで研削加工した。その結果、貼り合わせ基板の外周部分に接合部からのシリコン基板1の剥離が認められた。
(工程7)薄化後のシリコン基板1’を電子工業用混酸(鏡面化処理液SiエッチE、日本化成(株)製)を用いて、スピンエッチングして除去した。
(工程8)最後に露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去し、シリコン活性層3を露出させた。その結果、図3に示すように、シリコン活性層3の外周部分に剥がれや浮きが認められた。
試験例1において、貼り合わせ工程(工程4)以降の処理を以下の条件に変更して行った。
(工程4)SOI基板とサファイア基板5とを100℃に加熱しながら、当接させ、貼り合わせた。
次に、SOI基板と支持基板の結合力を高める結合熱処理(工程5)と、上記貼り合わせ基板のシリコン基板1を研削して薄化する研削薄化処理(工程6)との組み合わせを2回繰り返して行った。
(工程5(1))貼り合わせ基板を150℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(1))貼り合わせ基板におけるシリコン基板1を厚さが150μmになるまで研削加工した。その結果、外観は良好であった。
貼り合わせ基板の外周のトリミング加工は行わなかった。
(工程5(2))貼り合わせ基板を175℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(2))貼り合わせ基板におけるシリコン基板1を厚さが50μmになるまで研削加工した。その結果、貼り合わせ基板の外周部分に接合部からのシリコン基板1の剥離が認められた。
(工程7)薄化後のシリコン基板1’を電子工業用混酸(鏡面化処理液SiエッチE、日本化成(株)製)を用いて、スピンエッチングして除去した。
(工程8)最後に露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去し、シリコン活性層3を露出させた。その結果、シリコン活性層3の外周部分に剥がれが認められた。研削加工時に研削ホイールが引っ掛かる状態となり、シリコン基板1を剥がす応力が作用するためと推定される。
試験例7において、工程5(2)の結合熱処理温度を200℃とし、2回目の研削加工処理(工程6(2))として、貼り合わせ基板におけるシリコン基板1を厚さが80μmになるまで研削加工したところ、貼り合わせ基板の外観は剥離等の異常なく、良好であった。次いで、工程7、8として、試験例7と同様に、エッチングしてシリコン活性層3を露出させた。その結果、シリコン活性層3の外観は良好であった。最後に、シリコン活性層3を厚さ280nmになるまで研磨して薄膜化し、SOI構造のハイブリッド基板を得た。
試験例1において、貼り合わせ工程(工程4)以降の処理を以下の条件に変更して行った。
(工程4)SOI基板とサファイア基板5とを120℃に加熱しながら、当接させ、貼り合わせた。
次に、SOI基板と支持基板の結合力を高める結合熱処理(工程5)と、上記貼り合わせ基板のシリコン基板1を研削して薄化する研削薄化処理(工程6)との組み合わせを2回繰り返して行った。
(工程5(1))貼り合わせ基板を150℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(1))貼り合わせ基板におけるシリコン基板1を厚さが150μmになるまで研削加工した。その結果、外観は良好であった。
貼り合わせ基板の外周のトリミング加工は行わなかった。
(工程5(2))貼り合わせ基板を200℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(2))貼り合わせ基板におけるシリコン基板1を厚さが80μmになるまで研削加工した。その結果、貼り合わせ基板の外観は良好であった。
(工程7)薄化後のシリコン基板1’を電子工業用混酸(鏡面化処理液SiエッチE、日本化成(株)製)を用いて、スピンエッチングして除去した。
(工程8)最後に露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去し、シリコン活性層3を露出させた。その結果、シリコン活性層3の外観は良好であった。
次いで、シリコン活性層3を厚さ280nmになるまで研磨して薄膜化し、SOI構造のハイブリッド基板を得た。
試験例1において、貼り合わせ工程(工程4)以降の処理を以下の条件に変更して行った。
(工程4)SOI基板とサファイア基板5とを150℃に加熱しながら、当接させ、貼り合わせた。
次に、SOI基板と支持基板の結合力を高める結合熱処理(工程5)と、上記貼り合わせ基板のシリコン基板1を研削して薄化する研削薄化処理(工程6)との組み合わせを2回繰り返して行った。
(工程5(1))貼り合わせ基板を175℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(1))貼り合わせ基板におけるシリコン基板1を厚さが120μmになるまで研削加工した。その結果、貼り合わせ基板の外周部分に接合部からのシリコン基板1の剥離が認められた。
貼り合わせ基板の外周のトリミング加工は行わなかった。
(工程5(2))貼り合わせ基板を200℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(2))貼り合わせ基板におけるシリコン基板1を厚さが80μmになるまで研削加工した。その結果、貼り合わせ基板の外周部分に接合部からのシリコン基板1の剥離が認められた。
(工程7)薄化後のシリコン基板1’を電子工業用混酸(鏡面化処理液SiエッチE、日本化成(株)製)を用いて、スピンエッチングして除去した。
(工程8)最後に露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去し、シリコン活性層3を露出させた。その結果、シリコン活性層3の外周部分に剥がれが認められた。研削加工時に研削ホイールが引っ掛かる状態となり、シリコン基板1を剥がす応力が作用するためと推定される。
試験例10において、工程6(1)以降の処理を以下の条件に変更して行った。
(工程6(1))貼り合わせ基板におけるシリコン基板1を厚さが150μmになるまで研削加工した。その結果、外観は良好であった。
貼り合わせ基板の外周のトリミング加工は行わなかった。
(工程5(2))貼り合わせ基板を200℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(2))貼り合わせ基板におけるシリコン基板1を厚さが60μmになるまで研削加工した。その結果、貼り合わせ基板の外観は良好であった。
(工程7)薄化後のシリコン基板1’を電子工業用混酸(鏡面化処理液SiエッチE、日本化成(株)製)を用いて、スピンエッチングして除去した。
(工程8)最後に露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去し、シリコン活性層3を露出させた。その結果、シリコン活性層3の外観は良好であった。
次いで、シリコン活性層3を厚さ280nmになるまで研磨して薄膜化し、SOI構造のハイブリッド基板を得た。
試験例10において、工程6(1)以降の処理を以下の条件に変更して行った。
(工程6(1))貼り合わせ基板におけるシリコン基板1を厚さが200μmになるまで研削加工した。その結果、外観は良好であった。
貼り合わせ基板の外周のトリミング加工は行わなかった。
(工程5(2))貼り合わせ基板を200℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(2))貼り合わせ基板におけるシリコン基板1を厚さが75μmになるまで研削加工した。その結果、貼り合わせ基板の外観は良好であった。
(工程7)薄化後のシリコン基板1’を電子工業用混酸(鏡面化処理液SiエッチE、日本化成(株)製)を用いて、スピンエッチングして除去した。
(工程8)最後に露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去し、シリコン活性層3を露出させた。その結果、シリコン活性層3の外観は良好であった。
次いで、シリコン活性層3を厚さ280nmになるまで研磨して薄膜化し、SOI構造のハイブリッド基板を得た。
試験例1において、貼り合わせ工程(工程4)以降の処理を以下の条件に変更して行った。
(工程4)SOI基板とサファイア基板5とを175℃に加熱しながら、当接させ、貼り合わせた。
次に、SOI基板と支持基板の結合力を高める結合熱処理(工程5)と、上記貼り合わせ基板のシリコン基板1を研削して薄化する研削薄化処理(工程6)との組み合わせを2回繰り返して行った。
(工程5(1))貼り合わせ基板を175℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(1))貼り合わせ基板におけるシリコン基板1を厚さが150μmになるまで研削加工した。その結果、外観は良好であった。
貼り合わせ基板の外周のトリミング加工は行わなかった。
(工程5(2))貼り合わせ基板を200℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。
(工程6(2))貼り合わせ基板におけるシリコン基板1を厚さが50μmになるまで研削加工した。その結果、貼り合わせ基板の外観が良好である場合と、外周部分に接合部からのシリコン基板1の剥離が認められる場合とがあった。
(工程7)薄化後のシリコン基板1’を電子工業用混酸(鏡面化処理液SiエッチE、日本化成(株)製)を用いて、スピンエッチングして除去した。
(工程8)最後に露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去し、シリコン活性層3を露出させた。その結果、研削加工後の貼り合わせ基板の外観が良好なものはシリコン活性層3の外観は良好であった。一方、研削加工後の貼り合わせ基板の外周に剥がれが認められたものは、シリコン活性層3の外周部分に剥がれが認められた。外周部分に剥がれが認められる場合には、研削加工時に研削ホイールが引っ掛かる状態となり、シリコン基板1を剥がす応力が作用するためと推定される。
シリコン活性層3の良好なものについて、シリコン活性層3を厚さ280nmになるまで研磨して薄膜化し、SOI構造のハイブリッド基板を得た。
この試験例13の結果より、50μmまでの薄化は(研削時に外周の浮いた部分が引っ掛かり剥離を起こす可能性が高く)安定しているとは言いがたく、50μmよりも厚く残した方がよい。好ましくは60μm以上である。
試験例13において、2回目の研削加工処理(工程6(2))として、貼り合わせ基板におけるシリコン基板1を厚さが75μmになるまで研削加工したところ、貼り合わせ基板の外観は剥離等の異常なく、良好であった。次いで、工程7、8として、試験例13と同様に、エッチングしてシリコン活性層3を露出させた。その結果、シリコン活性層3の外観は良好であった。最後に、シリコン活性層3を厚さ280nmになるまで研磨して薄膜化し、SOI構造のハイブリッド基板を得た。
試験例13において、2回目の研削加工処理(工程6(2))として、貼り合わせ基板におけるシリコン基板1を厚さが85μmになるまで研削加工したところ、貼り合わせ基板の外観は剥離等の異常なく、良好であった。次いで、工程7、8として、試験例13と同様に、エッチングしてシリコン活性層3を露出させた。その結果、シリコン活性層3の外観は良好であった。最後に、シリコン活性層3を厚さ280nmになるまで研磨して薄膜化し、SOI構造のハイブリッド基板を得た。
試験例13において、貼り合わせ基板の外周を1mmだけトリミングする加工を行い、それ以外は試験例13と同様に、2回目の研削加工処理(工程6(2))まで行ったところ、貼り合わせ基板の外観は剥離等の異常なく、良好であった。次いで、工程7、8として、試験例13と同様に、エッチングしてシリコン活性層3を露出させた。その結果、シリコン活性層3の外観は良好であった。最後に、シリコン活性層3を厚さ280nmになるまで研磨して薄膜化し、SOI構造のハイブリッド基板を得た。
トリミング加工があると、シリコン活性層3の外周部分の剥がれ等がなく、有利であるが、試験例14、15のように、結合熱処理温度を増加させることで貼り合わせ基板の結合力が上がり、適切な研削加工を行えば、トリミング加工がなくても、基板外周の剥がれは生じない。
試験例1において、貼り合わせ工程(工程4)以降の処理を以下の条件に変更して行った。
(工程4)SOI基板とサファイア基板5とを225℃に加熱しながら、当接させ、貼り合わせた。
次に、SOI基板と支持基板の結合力を高める結合熱処理(工程5)と、上記貼り合わせ基板のシリコン基板1を研削して薄化する研削薄化処理(工程6)との組み合わせを2回繰り返し行った。なお、本試験例の条件では2回目の結合熱処理を省略した。
(工程5(1))貼り合わせ基板を225℃、24時間の結合熱処理を施した。その結果、貼り合わせ基板の外観は剥離等の異常なく、良好であった。なお、貼り合わせ基板の反りが大きく、以降の研削加工が難しかったが加工可能であった。
(工程6(1))貼り合わせ基板におけるシリコン基板1を厚さが150μmになるまで研削加工した。その結果、外観は良好であった。
貼り合わせ基板の外周のトリミング加工は行わなかった。
(工程5(2))上記1回目の結合熱処理によってSOI基板とサファイア基板5との間で十分な結合が得られることが分かったため、2回目の結合熱処理を省略した。
(工程6(2))貼り合わせ基板におけるシリコン基板1を厚さが50μmになるまで研削加工した。その結果、外観は良好であった。
(工程7)薄化後のシリコン基板1’を電子工業用混酸(鏡面化処理液SiエッチE、日本化成(株)製)を用いて、スピンエッチングして除去した。
(工程8)最後に露出した第1シリコン酸化膜2をフッ化水素水溶液によりエッチングして除去し、シリコン活性層3を露出させた。その結果、シリコン活性層3の外観は良好であった。
最後に、シリコン活性層3を厚さ280nmになるまで研磨して薄膜化し、SOI構造のハイブリッド基板を得た。
以上の結果を表1に示す。
また、試験例17に示すように、1回目の結合熱処理の温度が200℃以上250℃未満の場合にはその結合熱処理だけでSOI基板と支持基板とを十分に結合できるため、2回目の結合熱処理を省略することができる。この場合、工程5、6(結合熱処理、研削加工)の組み合わせが3回以上のときは2回目以降の結合熱処理を省略することができる。
2 第1シリコン酸化膜(Box層)
3 シリコン活性層
4 第2シリコン酸化膜
5 サファイア基板(支持基板)
Claims (11)
- シリコン基板上に第1シリコン酸化膜とシリコン活性層とをこの順番で積層してなり、該シリコン基板面外周部に上記シリコン活性層を有しないテラス部を形成したSOI基板を準備し、
該SOI基板のシリコン活性層表面に第2シリコン酸化膜を形成し、
上記SOI基板と該SOI基板と熱膨張率の異なるサファイアからなる支持基板とを貼り合わせるに際し、該SOI基板及び/又は支持基板の貼り合わせる面を活性化処理し、
上記SOI基板と支持基板とを室温より高温で第2シリコン酸化膜を介して貼り合わせて貼り合わせ基板とし、
次いで、上記貼り合わせ基板についてSOI基板と支持基板の結合力を高める結合熱処理と、上記シリコン基板を研削して薄化する研削薄化処理との組み合わせを少なくとも2回繰り返して行うに際し、1回目の結合熱処理の温度を上記貼り合わせの温度以上とし、1回目の研削薄化処理後のシリコン基板の厚さを最も薄くとも130μmまでとし、最終回の結合熱処理の温度を200℃以上250℃未満とし、最終回の研削薄化処理後のシリコン基板の厚さを最も薄くとも60μmまでとして上記結合熱処理及び研削薄化処理を行い、
次に、上記薄化したシリコン基板をエッチングにより除去して第1シリコン酸化膜を露出させ、
更に、露出した第1シリコン酸化膜をエッチングにより除去して、支持基板上にシリコン酸化膜を介してシリコン活性層を有するハイブリッド基板を得ることを特徴とするハイブリッド基板の製造方法。 - 上記SOI基板と支持基板の貼り合わせ温度を、100℃以上250℃未満とすることを特徴とする請求項1記載のハイブリッド基板の製造方法。
- 上記SOI基板と支持基板の結合力を高める結合熱処理温度を、上記貼り合わせ温度に0〜100℃加算した温度(ただし、250℃未満とする)とすることを特徴とする請求項1又は2記載のハイブリッド基板の製造方法。
- 2回目以降の結合熱処理温度をその1回前の結合熱処理温度よりも高くすることを特徴とする請求項1〜3のいずれか1項記載のハイブリッド基板の製造方法。
- 上記1回目の結合熱処理の温度が200℃以上250℃未満の場合、2回目以降の結合熱処理を省略することを特徴とする請求項1〜3のいずれか1項記載のハイブリッド基板の製造方法。
- 上記1回目の研削薄化処理後のシリコン基板の厚さを130μm以上200μm以下とすることを特徴とする請求項1〜5のいずれか1項記載のハイブリッド基板の製造方法。
- 上記最終回の研削薄化処理後のシリコン基板の厚さを60μm以上100μm以下とすることを特徴とする請求項1〜6のいずれか1項記載のハイブリッド基板の製造方法。
- 上記テラス部の幅は、1mm以上3mm以下であることを特徴とする請求項1〜7のいずれか1項記載のハイブリッド基板の製造方法。
- 上記SOI基板のシリコン活性層は、空孔型欠陥がなく、熱酸化により酸化誘起積層欠陥が発生しないものであることを特徴とする請求項1〜8のいずれか1項記載のハイブリッド基板の製造方法。
- 上記SOI基板と支持基板との貼り合わせの前に、上記支持基板について還元性雰囲気中の熱処理を行うことを特徴とする請求項1〜9のいずれか1項記載のハイブリッド基板の製造方法。
- 上記支持基板のSOI基板と貼り合わされる面の所定幅の外周領域を中央部よりも凹むように薄くすることを特徴とする請求項1〜10のいずれか1項記載のハイブリッド基板の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013096512 | 2013-05-01 | ||
| JP2013096512 | 2013-05-01 | ||
| PCT/JP2014/061807 WO2014178356A1 (ja) | 2013-05-01 | 2014-04-21 | ハイブリッド基板の製造方法及びハイブリッド基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2014178356A1 JPWO2014178356A1 (ja) | 2017-02-23 |
| JP6168143B2 true JP6168143B2 (ja) | 2017-07-26 |
Family
ID=51843484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015514836A Active JP6168143B2 (ja) | 2013-05-01 | 2014-04-21 | ハイブリッド基板の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9741603B2 (ja) |
| EP (1) | EP2993686B1 (ja) |
| JP (1) | JP6168143B2 (ja) |
| KR (1) | KR102229397B1 (ja) |
| CN (1) | CN105190835B (ja) |
| SG (1) | SG11201508969QA (ja) |
| WO (1) | WO2014178356A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3034252B1 (fr) * | 2015-03-24 | 2018-01-19 | Soitec | Procede de reduction de la contamination metallique sur la surface d'un substrat |
| US10014271B2 (en) * | 2015-11-20 | 2018-07-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
| JP6549054B2 (ja) | 2016-02-02 | 2019-07-24 | 信越化学工業株式会社 | 複合基板および複合基板の製造方法 |
| KR102558905B1 (ko) * | 2017-07-14 | 2023-07-21 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 고열전도성의 디바이스 기판 및 그 제조 방법 |
| US11211259B2 (en) * | 2018-04-20 | 2021-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for embedded gettering in a silicon on insulator wafer |
| FR3087297B1 (fr) * | 2018-10-12 | 2021-01-08 | Commissariat Energie Atomique | Procede de transfert de film mince |
| US11232974B2 (en) | 2018-11-30 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication method of metal-free SOI wafer |
| KR102250895B1 (ko) * | 2019-12-23 | 2021-05-12 | 주식회사 현대케피코 | 반도체 소자의 제조방법 |
| CN112599470B (zh) * | 2020-12-08 | 2024-10-29 | 上海新昇半导体科技有限公司 | 一种绝缘体上硅结构及其方法 |
| KR102427718B1 (ko) | 2021-01-11 | 2022-08-01 | 주식회사 트랜스코스모스코리아 | 양방향 화면공유를 통한 보이는 고객상담서비스 시스템 및 방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
| JP2895743B2 (ja) * | 1994-03-25 | 1999-05-24 | 信越半導体株式会社 | Soi基板の製造方法 |
| US6417108B1 (en) * | 1998-02-04 | 2002-07-09 | Canon Kabushiki Kaisha | Semiconductor substrate and method of manufacturing the same |
| FR2816445B1 (fr) * | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| KR100401655B1 (ko) * | 2001-01-18 | 2003-10-17 | 주식회사 컴텍스 | ALE를 이용한 알루미나(Al₂O₃) 유전체 층 형성에 의한 스마트 공정을 이용한 유니본드형 SOI 웨이퍼의 제조방법 |
| JPWO2003046993A1 (ja) * | 2001-11-29 | 2005-04-14 | 信越半導体株式会社 | Soiウェーハの製造方法 |
| JP4720163B2 (ja) * | 2004-12-02 | 2011-07-13 | 株式会社Sumco | Soiウェーハの製造方法 |
| FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| FR2938702B1 (fr) * | 2008-11-19 | 2011-03-04 | Soitec Silicon On Insulator | Preparation de surface d'un substrat saphir pour la realisation d'heterostructures |
| FR2938975B1 (fr) * | 2008-11-24 | 2010-12-31 | Soitec Silicon On Insulator | Procede de realisation d'une heterostructure de type silicium sur saphir |
| JP5443833B2 (ja) | 2009-05-29 | 2014-03-19 | 信越化学工業株式会社 | 貼り合わせsoi基板の製造方法 |
| FR2950734B1 (fr) | 2009-09-28 | 2011-12-09 | Soitec Silicon On Insulator | Procede de collage et de transfert d'une couche |
| FR2954585B1 (fr) * | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
| FR2957190B1 (fr) | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques. |
| CN102130037B (zh) * | 2010-12-27 | 2013-03-13 | 上海新傲科技股份有限公司 | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 |
| JP5752264B2 (ja) * | 2010-12-27 | 2015-07-22 | シャンハイ シングイ テクノロジー カンパニー リミテッドShanghai Simgui Technology Co., Ltd | 不純物のゲッタリングプロセスで絶縁層付きの半導体基板を製造する方法 |
| JP5926527B2 (ja) * | 2011-10-17 | 2016-05-25 | 信越化学工業株式会社 | 透明soiウェーハの製造方法 |
| CN104040686B (zh) | 2012-01-12 | 2017-05-24 | 信越化学工业株式会社 | 热氧化异种复合基板及其制造方法 |
| CN104488081B (zh) * | 2012-07-25 | 2017-09-19 | 信越化学工业株式会社 | Sos基板的制造方法和sos基板 |
-
2014
- 2014-04-21 EP EP14792333.8A patent/EP2993686B1/en active Active
- 2014-04-21 WO PCT/JP2014/061807 patent/WO2014178356A1/ja not_active Ceased
- 2014-04-21 CN CN201480024384.9A patent/CN105190835B/zh active Active
- 2014-04-21 SG SG11201508969QA patent/SG11201508969QA/en unknown
- 2014-04-21 KR KR1020157030444A patent/KR102229397B1/ko not_active Expired - Fee Related
- 2014-04-21 US US14/785,724 patent/US9741603B2/en active Active
- 2014-04-21 JP JP2015514836A patent/JP6168143B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160002814A (ko) | 2016-01-08 |
| KR102229397B1 (ko) | 2021-03-17 |
| US9741603B2 (en) | 2017-08-22 |
| EP2993686A1 (en) | 2016-03-09 |
| JPWO2014178356A1 (ja) | 2017-02-23 |
| CN105190835A (zh) | 2015-12-23 |
| WO2014178356A1 (ja) | 2014-11-06 |
| EP2993686A4 (en) | 2016-11-30 |
| CN105190835B (zh) | 2018-11-09 |
| US20160071761A1 (en) | 2016-03-10 |
| SG11201508969QA (en) | 2015-12-30 |
| EP2993686B1 (en) | 2021-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6168143B2 (ja) | ハイブリッド基板の製造方法 | |
| TWI588914B (zh) | Transparent SOI wafer manufacturing method | |
| EP1635396B1 (en) | Laminated semiconductor substrate and process for producing the same | |
| JP6160617B2 (ja) | ハイブリッド基板の製造方法及びハイブリッド基板 | |
| CN101118845B (zh) | 用于制造键合晶片的方法 | |
| JP2013534056A (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| JP3327180B2 (ja) | Soi層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ | |
| JP2004193515A (ja) | Soiウエーハの製造方法 | |
| JP6160616B2 (ja) | Sos基板の製造方法及びsos基板 | |
| JP2001257139A (ja) | 半導体基板とその作製方法 | |
| JP2006270039A (ja) | 貼り合わせウエーハの製造方法及び貼り合わせウエーハ | |
| JP2010092909A (ja) | Soiウェーハの製造方法 | |
| JP2018182146A (ja) | 多層膜soiウェーハの製造方法および多層膜soiウェーハ | |
| JPH11354761A (ja) | Soi基板及びその製造方法 | |
| JP4581349B2 (ja) | 貼合せsoiウェーハの製造方法 | |
| TW202347608A (zh) | 用於製作雙重絕緣體上半導體結構之方法 | |
| CN118633150A (zh) | 用于制造双绝缘体上半导体结构的方法 | |
| JP4529036B2 (ja) | 半導体用薄膜ウェハの製造方法 | |
| JP2007036279A (ja) | 半導体基板の作製方法 | |
| JP5368000B2 (ja) | Soi基板の製造方法 | |
| JP7251419B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
| JP2008072049A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2004087767A (ja) | Soiウエーハの製造方法 | |
| JP2006253595A (ja) | 貼り合わせウエーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170612 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6168143 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |