JP6202842B2 - 半導体集積回路および制御方法 - Google Patents
半導体集積回路および制御方法 Download PDFInfo
- Publication number
- JP6202842B2 JP6202842B2 JP2013055577A JP2013055577A JP6202842B2 JP 6202842 B2 JP6202842 B2 JP 6202842B2 JP 2013055577 A JP2013055577 A JP 2013055577A JP 2013055577 A JP2013055577 A JP 2013055577A JP 6202842 B2 JP6202842 B2 JP 6202842B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- information
- circuit block
- acquired
- power information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
(第1の実施形態)
<構成例>
図1は、本実施形態の半導体集積回路100の構成例を示すブロック図である。
半導体集積回路100は、電源制御可能な回路ブロック101、動作条件取得部102、電力情報算出部103、電源制御判定部104、電源制御部105を有している。また、半導体集積回路100は、アイドル期間取得部106および電力情報テーブル107を有している。
供給電源電圧情報とは、回路ブロック101に供給される電源電圧に関する情報、具体的には電圧値である。また、プロセス情報とは、プロセス毎のトランジスタの特性のばらつきを示す情報、具体的にはプロセス毎にトランジスタが有する基準値からのばらつきを示す情報である。また、ID情報とは、電源制御の対象となる回路ブロック毎に割り当てられ、回路ブロック101を識別するための情報である。プロセス情報、供給電源電圧情報および温度情報は、回路ブロック101の動作条件であり、以下では合わせてPVT(Process、Voltage、Temperature)情報というものとする。
プロセス情報取得部201は、例えば、リングオシレータと基準クロック生成部とカウンタとにより実現可能である。供給電源電圧情報取得部202は、例えば、電圧計で実現可能である。温度情報取得部203は、例えば、温度センサで実現可能である。ID情報記憶部204は、例えばメモリにより実現可能である。
チャージ電力情報は、図3に示すような回路ブロック101のPVT情報に応じたチャージ電力値を持ち、id_1〜id_Nのような回路ブロック101のID情報毎に対応付けられている。なお、Nは1以上の自然数である。
電力情報算出部103は、電力情報記憶部111に必要な情報を格納した際に、書き込み完了フラグのビットを1とする。以降、この処理を「1値を与えている」というものとする。
また、電力情報算出部103は、チャージ電力情報およびアイドル期間に生じるリーク電力情報を電源制御判定部104に出力した際に、書き込み完了フラグのビットを0とする。以降、この処理を「0値を与えている」というものとする。
電源スイッチ108は、例えば、PMOSトランジスタで構成されており、PMOSトランジスタのソース端子がグローバル電源配線109に、ドレイン端子がローカル電源配線110に接続されている。
次に、上述したように構成される半導体集積回路100の動作例について説明する。
動作条件取得部102では、回路ブロック101に関するPVT情報を取得する。
なお、PVT情報の取得は、以下のように行う。
プロセス情報は、例えば、動作条件取得部102のプロセス情報取得部201が有するリングオシレータと基準クロック生成部とカウンタとを用いて取得する。具体的には、リングオシレータを用いて遅延時間を示す周期的な信号を生成し、生成した信号の周期よりも速い基準クロックを用いて、リングオシレータが生成する信号の周期が基準クロックの何倍であるかをカウントすることで、遅延時間のずれを検知する。この遅延時間のずれを用いて、トランジスタの伝搬遅延時間を検出し、検出した伝搬遅延時間をプロセス情報として取得する。
なお、プロセス情報取得部201は、上述した手段によって取得する場合に限られない。例えば、プロセス情報取得部201にメモリを持たせ、メモリに半導体集積回路100の製造時に取得可能なプロセス情報を予め記憶させておくことによりプロセス情報を取得してもよい。
温度情報は、例えば、動作条件取得部102の温度情報取得部203が有する温度センサで回路ブロック101の温度を測定することによって取得することができる。
また、回路ブロック単位に割り当てられたID情報も、例えば、動作条件取得部102が有するID情報記憶部204に予め格納しておくことができる。
動作条件取得部102は、取得したPVT情報とID情報を電力情報算出部103に出力する。
ここでは、まず、電力情報算出部103がチャージ電力情報を算出する処理について図5を参照して説明する。
ステップS501では、電力情報算出部103は、電力情報記憶部111の書き込み完了フラグが1値であるかを判定する。書き込み完了フラグが1値でない場合には、ステップS502〜ステップS506を実行する。
ステップS503では、電力情報算出部103は、動作条件取得部102から出力された供給電源電圧情報を電力情報記憶部111に格納する。
ステップS505では、電力情報算出部103は、取得したID情報を電力情報記憶部111に格納する。
ステップS506では、電力情報算出部103は、書き込み完了フラグを1値にする。
ステップS507では、電力情報算出部103は、PVT情報に応じたチャージ電力情報を算出する。
具体的には、まず、電力情報算出部103は、電力情報記憶部111に格納されているPVT情報を、電力情報テーブル107に示される形式に変換する。ここで、電力情報テーブル107には、図3に示すように、プロセス情報がPR1、PR2、・・・、PRMと記載されている。本実施形態では、例えば、ステップS502で取得したプロセス情報PRxが、PR1<PRx<PR2の関係である場合を想定する。
このときの変換は、例えば、電力情報記憶部111に格納された供給電源電圧情報の値が0.94Vである場合、電力情報テーブル107の形式が小数第一位であるため、小数第二位を四捨五入して、格納されている供給電源電圧情報を0.9Vに変換する。
同様に、電力情報記憶部111に格納された温度情報の値が、47.8℃である場合、電力情報テーブル107の形式が整数であるため、小数第一位を四捨五入して、格納されている温度情報を48℃に変換する。
ただし、PVT情報の変換手段は、上述したような方法に限定されない。
以上のような処理によって、回路ブロック101が電源復帰する際に必要となるチャージ電力情報を算出することができる。
ステップS601では、電力情報算出部103は、電力情報記憶部111の書き込み完了フラグが1値であるかを判定する。書き込み完了フラグが1値でない場合には、ステップS602〜ステップS606を実行する。
ステップS603では、電力情報算出部103は、動作条件取得部102から出力された供給電源電圧情報を電力情報記憶部111に格納する。
ステップS605では、電力情報算出部103は、取得したID情報を電力情報記憶部111に格納する。
ステップS606では、電力情報算出部103は、書き込み完了フラグを1値にする。
ステップS607では、電力情報算出部103は、PVT情報に応じたアイドル期間に生じるリーク電力情報を算出する。
具体的には、まず、電力情報算出部103は、電力情報記憶部111に格納されているPVT情報を、電力情報テーブル107に示される形式に変換する。変換の方法については、上述したチャージ電力情報を算出する場合と同様であるため、その説明を省略する。
例えば、回路ブロック101が画像処理IPのようなブロックである場合、回路ブロック101の動作は、処理対象の画像に応じた特定の周期性を有する動作となる。したがって、アイドル期間取得部106は、この周期性から、水平方向・垂直方向の各処理動作の同期のために生じる、回路ブロック101が動作しない期間をアイドル期間として予め取得することが可能である。
そのため、例えば、電力情報算出部103が回路ブロック101から処理の終了時に通知信号を受けるか、もしくは処理のライン数をカウンタで数えることによって、実際の回路ブロック101のアイドル期間の開始タイミングを把握することができる。
以上のような処理によって、アイドル期間に電源を供給した際に生じるリーク電力情報の算出することができる。
電源制御判定信号が電源遮断を実施させる信号の場合で且つ、電源制御要求信号が電源遮断を要求する信号であった場合には、電源制御部105は回路ブロック101の電源を遮断する電源制御信号を出力する。
電源制御判定信号が電源供給を実施させる信号の場合で且つ、電源制御要求信号が電源遮断を要求する信号であった場合は、電源制御部105は回路ブロック101の電源を供給する電源制御信号を出力する。
電源制御判定信号が電源遮断を実施させる信号の場合で且つ、電源制御要求信号が電源復帰を要求する信号であった場合は、電源制御部105は回路ブロック101の電源を供給する電源制御信号を出力する。
電源制御判定信号が電源供給を実施させる信号の場合で且つ、電源制御要求信号が電源復帰を要求する信号であった場合は、電源制御部105は回路ブロック101の電源を供給する電源制御信号を出力する。
電源制御信号が電源を遮断する信号であれば、電源スイッチ108は、ローカル電源配線110とグローバル電源配線109の接続を遮断する。
電源制御信号が電源を供給する信号であれば、電源スイッチ108は、ローカル電源配線110とグローバル電源配線109の接続を導通させる。
次に、第2の実施形態として、取得したPVT情報に基づいてチャージ電力情報およびリーク電力情報の補正を行うことができる半導体集積回路について説明する。なお、第1の実施形態と同様の構成は、同一符号を付して、その説明を省略する。
<構成例>
図8は、本実施形態の半導体集積回路800の構成例を示すブロック図である。
半導体集積回路800は、第1の実施形態の半導体集積回路100に、電力情報補正部801を追加した構成である。
次に、電力情報算出部103がPVT情報に基づいてチャージ電力情報とアイドル期間に生じるリーク電力情報とを算出する処理について説明する。なお、電力情報算出部103は、電力情報補正部801により補正された電力情報を用いて算出するが、この処理を図9および図10を用いて説明する。
ステップS901では、電力情報算出部103は、PVT情報を取得する。この処理は、図5に示すステップS501、ステップS502、ステップS503、ステップS504、ステップS505およびステップS506と同様の処理である。電力情報算出部103は、取得したPVT情報を電力情報記憶部111に格納する。なお、ステップS501において、書き込み完了フラグが1値である場合は、ステップS902に進む。
ここで、チャージ電力Wcは(式1)に示すような回路に印加される電圧Vinと電荷のチャージがなされる回路の電気容量Ccによって電力が求まることが知られている。
そのため、PVT情報に応じて変動する電気容量の容量値を算出することでチャージ電力情報の補正処理を実施できる。ここでは、電圧依存性を考慮した容量値の算出方法を例にして説明する。
プロセス情報および温度情報が変換された後、電力情報補正部801は、電力情報算出部103の電力情報記憶部111に格納された回路ブロック101のPVT情報を取得する。
電力情報補正部801は、取得したPVT情報のうち、供給電源電圧情報に対して、電力情報テーブル107の持つ値に近い2つの供給電源電圧情報を抽出する。電力情報補正部801は、この2つの供給電源電圧情報と電力情報記憶部111から取得したプロセス情報、温度情報、ID情報に応じたチャージ電力情報を補正演算により取得する。
例えば、電力情報補正部801は、電源電圧値Vに応じた容量値Cの変動を(式2)のような比例関係に近似して、供給電源電圧値V1、V2における容量値C1、C2と、電力情報記憶部111から取得した電源電圧値Vを用いて、求めることができる。
このような処理により、電力情報算出部103および電力情報補正部801は、チャージ電力情報を算出することができる。
このような処理により、電力情報テーブル107が有するチャージ電力情報を補正することで、動作条件に適したチャージ電力情報の補正を行うことができる。
ステップS1001では、電力情報算出部103は、PVT情報を取得する。この処理は、図6に示すステップS601、ステップS602、ステップS603、ステップS604、ステップS605およびステップS606と同様の処理である。電力情報算出部103は、取得したPVT情報を電力情報記憶部111に格納する。なお、ステップS601において、書き込み完了フラグが1値である場合は、ステップS1002に進む。
ここで、リーク電流ILは温度が変化することによって、指数関数的に電流量が変化することが知られている。(式3)にその関係を示す。
そのため、温度依存性を考慮したリーク電力の算出処理を行う。
また、電力情報算出部103は、変換後の供給電源電圧情報と併せて、変換前の供給電源電圧情報も電力情報記憶部111に格納する。
供給電源電圧情報が変換された後、電力情報補正部801は、電力情報算出部103の電力情報記憶部111に格納された回路ブロック101のPVT情報を取得する。
電力情報補正部801は、取得した温度情報に対して、電力情報テーブル107の持つ値に近い2つの温度情報を抽出する。電力情報補正部801は、この2つの温度情報、プロセス情報、供給電源電圧情報、ID情報に応じた単位時間当たりのリーク電力情報を取得する。
ここで、単位時間当たりのリーク電力は、(式4)に示す関係式で求めることができる。
これより、単位時間当たりのリーク電力情報および対応する供給電源電圧情報に基づいて、48℃における単位時間当たりのリーク電流IL1が20.00mA、47℃における単位時間当たりのリーク電流IL2が19.38mAとなる。
電力情報補正部801は、算出した(式5)の関係式および比例定数I0の値に基づいて、電力情報算出部103から取得したPVT情報に適した単位時間当たりのリーク電力情報を算出する。例えば、取得した温度情報が47.8℃である場合、単位時間当たりのリーク電流ILの関係式を用い、温度情報T=47.8[℃]に加え、(式5)の関係式と比例定数I0=6.99*10-3を代入する。この演算により、取得したPVT情報における単位時間当たりのリーク電流値として19.85mAを求めることができる。
また、加えて、電力情報記憶部111に格納されている変換前の供給電源電圧情報が0.94[V]であることと、(式4)の関係を用いて、単位時間当たりのリーク電力情報として18.66mWを求めることができる。
電力情報算出部103は、アイドル期間取得部106からアイドル期間情報を取得し、電力情報記憶部111に格納する。電力情報算出部103は、アイドル期間情報と上述した単位時間当たりのリーク電力情報とに基づいて、アイドル期間で生じるリーク電力情報を算出する。アイドル期間で生じるリーク電力情報は、単位時間当たりのリーク電力情報とアイドル期間情報の乗算によって算出することができる。
このような処理により、電力情報テーブル107が有する単位時間当たりのリーク電力情報を補正することで、動作条件に適したアイドル期間に生じるリーク電力情報の補正を行うことができる。
例えば、上述した実施形態では、半導体集積回路は一つの回路ブロック101を有する場合について説明したが、この場合に限られず、複数の回路ブロックについてそれぞれ上述した方法を用いて制御することができる。
また、例えば、第2の実施形態において示した容量値Cや単位時間当たりのリーク電流ILなどの式は、上述した式に限定されるものではない。
また、本発明は、以下の処理を実行することによっても実現される。すなわち、上述した実施形態の機能を実現するプログラムを、各種記憶媒体を介して半導体集積回路に供給し、半導体集積回路のコンピュータ(CPUなど)がプログラムを読み出して実行する処理である。
Claims (11)
- 電源制御可能な回路ブロックと、
前記回路ブロックの動作条件を取得する動作条件取得手段と、
前記動作条件取得手段により取得された動作条件に応じて、前記回路ブロックが電源復帰する際に必要となる電力情報と前記回路ブロックに電源が供給されている状態で消費する電力情報とを取得する取得手段と、
前記取得手段により取得された電力情報に基づいて消費電力が小さくなるように前記回路ブロックに電源を供給するか否かを判定する電源制御判定手段と、
前記電源制御判定手段により判定された結果に基づいて、前記回路ブロックの電源制御を行う電源制御手段と、を有し、
前記動作条件取得手段は、
前記回路ブロックの半導体の特性のばらつきを示す情報を取得するプロセス情報取得手段と、
前記回路ブロックに供給される電源電圧に関する情報を取得する供給電源電圧情報取得手段と、
前記回路ブロックの温度に関する情報を取得する温度情報取得手段と、を有することを特徴とする半導体集積回路。 - 電源制御可能な回路ブロックと、
前記回路ブロックの動作条件を取得する動作条件取得手段と、
前記動作条件取得手段により取得された動作条件に応じて、前記回路ブロックが電源復帰する際に必要となる電力情報と前記回路ブロックに電源が供給されている状態で消費する電力情報とを取得する取得手段と、
前記取得手段により取得された電力情報に基づいて消費電力が小さくなるように前記回路ブロックに電源を供給するか否かを判定する電源制御判定手段と、
前記電源制御判定手段により判定された結果に基づいて、前記回路ブロックの電源制御を行う電源制御手段と、を有し、
前記取得手段は、1つまたは複数のプロセス情報、供給電源電圧情報、温度情報に基づいて前記回路ブロックが電源復帰する際に必要となる電力情報と前記回路ブロックに電源が供給されている状態で消費する電力情報を取得することを特徴とする半導体集積回路。 - 電源制御可能な回路ブロックと、
前記回路ブロックの動作条件を取得する動作条件取得手段と、
前記動作条件取得手段により取得された動作条件に応じて、前記回路ブロックが電源復帰する際に必要となる電力情報と前記回路ブロックに電源が供給されている状態で消費する電力情報とを取得する取得手段と、
前記取得手段により取得された電力情報に基づいて消費電力が小さくなるように前記回路ブロックに電源を供給するか否かを判定する電源制御判定手段と、
前記電源制御判定手段により判定された結果に基づいて、前記回路ブロックの電源制御を行う電源制御手段と、
前記動作条件取得手段により取得された動作条件に基づいて、前記回路ブロックが電源復帰する際に必要となる電力情報と、前記回路ブロックに電源が供給されている状態で消費する電力情報と、を補正する電力情報補正手段と、を有することを特徴とする半導体集積回路。 - 前記動作条件取得手段は、
前記回路ブロックを識別する情報を記憶するID情報記憶手段を有することを特徴とする請求項1ないし3の何れか1項に記載の半導体集積回路。 - 前記取得手段は、前記回路ブロックの動作条件、前記回路ブロックを識別する情報および電力情報を記憶する電力情報記憶手段を有することを特徴とする請求項1ないし3の何れか1項に記載の半導体集積回路。
- 前記取得手段は、前記回路ブロックが処理を行わない電源遮断可能な期間に関する情報を取得することを特徴とする請求項1ないし3の何れか1項に記載の半導体集積回路。
- 前記取得手段は、前記回路ブロックに電源が供給されている状態で消費する電力情報と前記回路ブロックが処理を行わない電源遮断可能な期間に関する情報とに基づき、前記回路ブロックが処理を行わない電源遮断可能な期間に電源を供給した際に生じる消費電力を取得することを特徴とする請求項1ないし3の何れか1項に記載の半導体集積回路。
- 前記電源制御判定手段は、前記回路ブロックが処理を行わない電源遮断可能な期間に電源を供給した際に生じる消費電力と、前記回路ブロックが電源復帰する際に必要となる電力情報とに基づいて、前記回路ブロックに電源を供給するか否かを判定することを特徴とする請求項1ないし3の何れか1項に記載の半導体集積回路。
- 電源制御可能な回路ブロックを有する半導体集積回路の制御方法であって、
前記回路ブロックの動作条件を取得する動作条件取得ステップと、
前記動作条件取得ステップにより取得された動作条件に応じて、前記回路ブロックが電源復帰する際に必要となる電力情報と前記回路ブロックに電源が供給されている状態で消費する電力情報とを取得する取得ステップと、
前記取得ステップにより取得された電力情報に基づいて消費電力が小さくなるように前記回路ブロックに電源を供給するか否かを判定する電源制御判定ステップと、
前記電源制御判定ステップにより判定された結果に基づいて、前記回路ブロックの電源制御を行う電源制御ステップと、を有し、
前記動作条件取得ステップでは、
前記回路ブロックの半導体の特性のばらつきを示す情報を取得するプロセス情報取得ステップと、
前記回路ブロックに供給される電源電圧に関する情報を取得する供給電源電圧情報取得ステップと、
前記回路ブロックの温度に関する情報を取得する温度情報取得ステップと、を有することを特徴とする制御方法。 - 電源制御可能な回路ブロックを有する半導体集積回路の制御方法であって、
前記回路ブロックの動作条件を取得する動作条件取得ステップと、
前記動作条件取得ステップにより取得された動作条件に応じて、前記回路ブロックが電源復帰する際に必要となる電力情報と前記回路ブロックに電源が供給されている状態で消費する電力情報とを取得する取得ステップと、
前記取得ステップにより取得された電力情報に基づいて消費電力が小さくなるように前記回路ブロックに電源を供給するか否かを判定する電源制御判定ステップと、
前記電源制御判定ステップにより判定された結果に基づいて、前記回路ブロックの電源制御を行う電源制御ステップと、を有し、
前記取得ステップでは、1つまたは複数のプロセス情報、供給電源電圧情報、温度情報に基づいて前記回路ブロックが電源復帰する際に必要となる電力情報と前記回路ブロックに電源が供給されている状態で消費する電力情報を取得することを特徴とする制御方法。 - 電源制御可能な回路ブロックを有する半導体集積回路の制御方法であって、
前記回路ブロックの動作条件を取得する動作条件取得ステップと、
前記動作条件取得ステップにより取得された動作条件に応じて、前記回路ブロックが電源復帰する際に必要となる電力情報と前記回路ブロックに電源が供給されている状態で消費する電力情報とを取得する取得ステップと、
前記取得ステップにより取得された電力情報に基づいて消費電力が小さくなるように前記回路ブロックに電源を供給するか否かを判定する電源制御判定ステップと、
前記電源制御判定ステップにより判定された結果に基づいて、前記回路ブロックの電源制御を行う電源制御ステップと、
前記動作条件取得ステップにより取得された動作条件に基づいて、前記回路ブロックが電源復帰する際に必要となる電力情報と、前記回路ブロックに電源が供給されている状態で消費する電力情報と、を補正する電力情報補正ステップと、を有することを特徴とする制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013055577A JP6202842B2 (ja) | 2013-03-18 | 2013-03-18 | 半導体集積回路および制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013055577A JP6202842B2 (ja) | 2013-03-18 | 2013-03-18 | 半導体集積回路および制御方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014183400A JP2014183400A (ja) | 2014-09-29 |
| JP2014183400A5 JP2014183400A5 (ja) | 2016-04-21 |
| JP6202842B2 true JP6202842B2 (ja) | 2017-09-27 |
Family
ID=51701741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013055577A Expired - Fee Related JP6202842B2 (ja) | 2013-03-18 | 2013-03-18 | 半導体集積回路および制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6202842B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7314533B2 (ja) * | 2019-03-07 | 2023-07-26 | 富士フイルムビジネスイノベーション株式会社 | 画像処理装置およびプログラム |
| CN116011379B (zh) * | 2023-03-28 | 2023-08-15 | 长鑫存储技术有限公司 | 仿真方法、装置、电子设备及存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4749793B2 (ja) * | 2004-08-05 | 2011-08-17 | パナソニック株式会社 | 省電力処理装置、省電力処理方法、及び省電力処理プログラム |
| JP4838240B2 (ja) * | 2005-04-27 | 2011-12-14 | パナソニック株式会社 | 情報処理装置における電力制御装置 |
| US9043795B2 (en) * | 2008-12-11 | 2015-05-26 | Qualcomm Incorporated | Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor |
| JP2010206052A (ja) * | 2009-03-05 | 2010-09-16 | Fuji Xerox Co Ltd | 半導体装置、半導体装置を搭載した電子機器、プログラム |
| JP2012138020A (ja) * | 2010-12-27 | 2012-07-19 | Panasonic Corp | マルチチップシステム、通信機器、映像音声装置および自動車 |
-
2013
- 2013-03-18 JP JP2013055577A patent/JP6202842B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014183400A (ja) | 2014-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6621929B2 (ja) | 電圧低下のデジタル検出及び制御のための方法並びに装置 | |
| US11274971B2 (en) | Temperature sensor | |
| KR101999076B1 (ko) | 온칩 파라미터 측정 | |
| CN108474820A (zh) | 用于计量系统的参考电路 | |
| JP5024389B2 (ja) | 半導体集積回路 | |
| JP4942990B2 (ja) | 半導体記憶装置 | |
| CN107707118A (zh) | 包括电源管理集成电路的电子装置 | |
| WO2020230130A1 (en) | Determination of unknown bias and device parameters of integrated circuits by measurement and simulation | |
| CN207198220U (zh) | 电压比较器 | |
| JP2013149093A (ja) | 制御装置、制御方法、プログラムおよび電子機器 | |
| US10197455B2 (en) | Thermal oscillator | |
| JP6202842B2 (ja) | 半導体集積回路および制御方法 | |
| JP2019537377A (ja) | パワーゲーティング回路によって提供された分配負荷電流を感知するための装置および方法 | |
| JP5893336B2 (ja) | 電源制御装置、電源制御装置の制御方法、およびプログラム | |
| KR20140028447A (ko) | 전류 기준 회로 | |
| US11156505B2 (en) | Temperature sensor | |
| CN103257669A (zh) | 具有超频模式的电子装置及方法 | |
| CN104914914B (zh) | 电路结构及其控制方法 | |
| KR20190059184A (ko) | 온도 센서를 구성하기 위한 전자 회로 | |
| US11619982B2 (en) | Efficient calibration of circuits in tiled integrated circuits | |
| JP6373751B2 (ja) | 半導体装置 | |
| CN113193866A (zh) | 互补金属氧化物半导体(cmos)反相器电路装置 | |
| JP5697777B2 (ja) | データ処理システム | |
| JP5643046B2 (ja) | 容量センサ回路 | |
| JP2011198466A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160308 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170829 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6202842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |