JP6234865B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、ＤＣ−ＤＣコンバータに関し、より詳細には、入力電圧が同期整流用トランジスタの閾値電圧よりも低いときでも起動することができるＤＣ−ＤＣコンバータに関する。

バッテリーなどの電源は、その電圧がエネルギーの残量、周囲の温度、駆動する電子機器の負荷の重さに応じて変動する。電子機器を電源により直接駆動すると、電源の電圧変動が電子機器のＳＮＲなどの特性に影響を与える。そこで、電子機器には要求するＤＣ電圧を供給することが望まれる。負荷側が要求するＤＣ電圧を最適なＤＣ電圧に変換して負荷側に供給する回路として、ＤＣ−ＤＣコンバータが知られている。

ＤＣ−ＤＣコンバータは、入力電圧を降圧して出力電圧を出力する降圧型と、入力電圧を昇圧して出力電圧を出力する昇圧型に大別される。また、ＤＣ−ＤＣコンバータは、インダクタに電流を流してエネルギーを蓄積し、ダイオードを介してエネルギーを放出する非同期整流型と、トランジスタを介してエネルギーを放出する同期整流型に大別される。この同期整流型のＤＣ−ＤＣコンバータにおいて、インダクタにエネルギーを蓄積するためのトランジスタをスイッチングトランジスタと呼び、このエネルギーを出力側に放出するためのトランジスタを同期整流用トランジスタと呼ぶ。

同期整流型の一般的な昇圧型ＤＣ−ＤＣコンバータは、出力端子から入力端子に電流が逆流することを防止するために、同期整流用トランジスタのボディダイオードの順方向が入力端子から出力端子への方向となるように、同期整流用トランジスタのバックゲートを接続している。この同期整流型の昇圧型ＤＣ−ＤＣコンバータは、出力端子がグラウンドと短絡したときにボディダイオードに順方向バイアスがかかるため、バックゲートを介して過電流が流れる。過電流が流れるとラッチアップが起こり、同期整流用トランジスタが破壊される場合がある。

出力トランジスタのバックゲートを介して電圧の高い端子から低い端子に電流が流れないように、バックゲート電圧をコントロールするものとして、例えば特許文献１に記載された昇圧型ＤＣ−ＤＣコンバータがある。図１は、従来の昇圧型ＤＣ−ＤＣコンバータの回路図である。図１には、制御部１１０と、電圧変換部１２０と、バックゲートコントロール回路１３０と、インダクタＬ１と、出力コンデンサＣ_ＯＵＴとを備えた従来の昇圧型ＤＣ−ＤＣコンバータ１００が示されている。

制御部１１０はドライバ（ＤＲＶ）１１１及び信号生成部１１２を含み、電圧変換部１２０は同期整流用トランジスタＭ１及びスイッチングトランジスタＭ２を含み、バックゲートコントロール回路１３０はゲートスイッチＭ３及びＭ４を含む。ＤＲＶ１１１は、信号生成部１１２からＰＷＭ信号及びタイマー信号を入力し、ＰＷＭ信号及びタイマー信号に基づいてＭ１〜Ｍ４のオンオフを制御する。

図１に示されるように、従来のＤＣ−ＤＣコンバータ１００は、起動時（Ｖ_ＩＮ＞Ｖ_ＯＵＴ）に、タイマー信号により起動時であることを示す起動ステートに遷移する。起動ステートにいるとき、Ｍ２＝オフ、Ｍ３＝オフ、Ｍ４＝オンとし、ＰＷＭ信号によりＭ１をスイッチング動作させる。Ｍ３＝オフ、Ｍ４＝オンであるため、ＳＷからＶ_ＯＵＴに見えるＭ１のボディダイオード（寄生ダイオード）はＤ１となる。

Ｖ_ＩＮ＞Ｖ_ＯＵＴであるため、Ｄ１には逆方向バイアスがかかり、バックゲートを介した電流経路は遮断される。Ｖ_ＩＮ→Ｌ１→Ｍ１→Ｖ_ＯＵＴ→Ｃ_ＯＵＴへの経路で、断続的にＣ_ＯＵＴへ電荷が供給される。そして、Ｖ_ＯＵＴをＶ_ＩＮ付近まで上昇させる。

通常動作時（Ｖ_ＩＮ≦Ｖ_ＯＵＴ）に、タイマー信号により起動完了して通常動作時であることを示すステートに遷移する。そして、Ｍ３＝オン、Ｍ４＝オフとし、ＰＷＭ信号によりＭ１及びＭ２を相補的にスイッチング動作させる。Ｍ３＝オン、Ｍ４＝オフであるため、ＳＷからＶ_ＯＵＴに見えるＭ１のボディダイオードはＤ２となる。Ｖ_ＩＮ≦Ｖ_ＯＵＴであるため、Ｄ２には逆方向バイアスがかかり、バックゲートを介した電流経路は遮断される。

特開２００９−１７８０３３号公報

しかしながら、図１に示した従来のＤＣ−ＤＣコンバータ１００では、入力電圧Ｖ_ＩＮがＭ１の閾値電圧Ｖ_ｔｈよりも低いとき、Ｍ１のゲートソース間電圧Ｖ_ＧＳが閾値電圧Ｖ_ｔｈを超えることができずＭ１をオンできないため、起動することができないという問題があった。

本発明は、上記した点を鑑みて行われたものであり、入力電圧Ｖ_ＩＮがＭ１の閾値電圧Ｖ_ｔｈよりも低いときでも起動することができるＤＣ−ＤＣコンバータを提供することを目的とする。

本発明の請求項１に記載のＤＣ−ＤＣコンバータは、入力端子の入力電圧を同期整流方式で昇圧して出力端子に出力電圧を出力するＤＣ−ＤＣコンバータであって、インダクタ及び同期整流用トランジスタを備え、起動時に第１の期間及び第２の期間を繰り返し遷移し、前記第１の期間において、前記インダクタに電流を流しエネルギーを蓄積し、前記第２の期間において、前記第１の期間の電流経路を遮断し、前記インダクタの逆起電圧を利用して前記同期整流用トランジスタをオンにすることにより、前記インダクタに蓄積されたエネルギーを出力側に放出する第１の制御回路と、前記第１の期間において、前記同期整流用トランジスタのバックゲートを前記起動時の前記入力電圧以上の第１の電圧に設定し、前記第２の期間において、前記同期整流用トランジスタのバックゲートを前記逆起電圧以上の第２の電圧に設定する第２の制御回路と、を備えたことを特徴とする。

本発明の請求項２に記載のＤＣ−ＤＣコンバータは、本発明の請求項１に記載のＤＣ−ＤＣコンバータであって、前記第１の電圧は、前記入力電圧であることを特徴とする。

本発明の請求項３に記載のＤＣ−ＤＣコンバータは、本発明の請求項１または２に記載のＤＣ−ＤＣコンバータであって、前記第２の電圧は、前記逆起電圧であることを特徴とする。

本発明の請求項４に記載のＤＣ−ＤＣコンバータは、本発明の請求項１乃至３のいずれか１項に記載のＤＣ−ＤＣコンバータであって、前記第１の制御回路は、前記同期整流用トランジスタとグラウンドとの間に接続されるスイッチングトランジスタと、前記同期整流用トランジスタと前記スイッチングトランジスタを相補的にオンオフするパルス信号を出力するドライバと、前記パルス信号が出力される前記ドライバと前記同期整流用トランジスタのゲートとの間に接続され、前記起動時にオフする第１のスイッチと、前記入力端子と前記同期整流用トランジスタのゲートとの間に接続され、前記起動時にオンする第２のスイッチと、をさらに備えたことを特徴とする。

本発明の請求項５に記載のＤＣ−ＤＣコンバータは、本発明の請求項１乃至４のいずれか１項に記載のＤＣ−ＤＣコンバータであって、前記第２の制御回路は、前記同期整流用トランジスタのバックゲートと前記出力端子との間に接続され、前記起動時にオフする第３のスイッチと、前記同期整流用トランジスタのバックゲートと前記スイッチングトランジスタのドレインとの間に接続され、前記第１の期間にオフして前記第２の期間にオンする第４のスイッチと、前記同期整流用トランジスタのバックゲートと前記同期整流用トランジスタのゲートとの間に接続され、前記第１の期間にオンして前記第２の期間にオフする第５のスイッチと、を備えたことを特徴とする。

本発明の請求項６に記載のＤＣ−ＤＣコンバータは、本発明の請求項５に記載のＤＣ−ＤＣコンバータであって、前記第５のスイッチが、前記同期整流用トランジスタのバックゲートと前記入力端子の略同一の電圧レベルのノードとの間に接続され、前記第１の期間にオンして前記第２の期間にオフすることを特徴とする。

本発明によれば、起動時において、同期整流用トランジスタＭ１のバックゲート電圧を制御し、ボディダイオードを介した電流経路を遮断するとともに、インダクタＬ１の逆起電力を利用し、Ｍ１のゲート電圧を固定にしたままで、Ｍ１のオンオフを制御できるため、入力電圧Ｖ_ＩＮがＭ１の閾値電圧Ｖ_ｔｈよりも低いときでも容易に起動することができる。

従来の昇圧型ＤＣ−ＤＣコンバータの回路図である。 本発明に係るＤＣ−ＤＣコンバータの構成を例示する図である。 本発明に係るＤＲＶ２１１の構成を例示する図である。 本発明に係る信号生成部２１２の構成を例示する図である。 Ｖ_ＩＮ＞Ｖ_ＯＵＴのときにおける本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの動作例を説明するためのタイミングチャートである。 Ｖ_ＩＮ＞Ｖ_ＯＵＴのときの本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャートである。 Ｖ_ＩＮ＜Ｖ_ＯＵＴのときの本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャートである。

図２は、本発明に係るＤＣ−ＤＣコンバータの回路図を例示する。図２には、制御部２１０と、電圧変換部２２０と、バックゲートコントロール回路２３０と、スイッチＴ１及びＴ２と、インダクタＬ１と、出力コンデンサＣ_ＯＵＴとを備えたＤＣ−ＤＣコンバータ２００が示されている。制御部２１０はＤＲＶ２１１及び信号生成部２１２を含み、電圧変換部２２０は同期整流用トランジスタＭ１及びスイッチングトランジスタＭ２を含み、バックゲートコントロール回路２３０はゲートスイッチＭ３〜Ｍ５を含む。ＤＲＶ２１１と、電圧変換部２２０と、スイッチＴ１及びＴ２と、インダクタＬ１とにより第１の制御回路２５１を構成し、ゲートスイッチＭ３〜Ｍ５を含むバックゲートコントロール回路２３０により第２の制御回路２５２を構成している。

制御部２１０のＤＲＶ２１１は、スイッチＴ１を介してＭ１のゲートに接続されるとともに、Ｍ２のゲートに接続されている。スイッチＴ１は制御部２１０とＭ１のゲートとの間に接続され、スイッチＴ２は一端がスイッチＴ１とＭ１との間に接続され、他端が入力端子Ｖ_ＩＮ（入力電圧もＶ_ＩＮとする）に接続される。インダクタＬ１は、一端が入力端子Ｖ_ＩＮに接続され、他端がＭ１とＭ２との間のスイッチング端子ＳＷで接続されている。

Ｍ１は、一端が出力端子Ｖ_ＯＵＴ（出力電圧もＶ_ＯＵＴとする）に接続され、他端がＳＷを介してＭ２の一端に接続されている。Ｍ２の他端は、グラウンドＧＮＤに接続されている。Ｍ３はＭ１のバックゲートとＭ２の一端との間に接続され、Ｍ４はＭ１のバックゲートと出力端子Ｖ_ＯＵＴとの間に接続され、Ｍ４はＭ１のバックゲートとＭ１のゲートとの間に接続されている。出力コンデンサＣ_ＯＵＴは出力端子Ｖ_ＯＵＴとグラウンドＧＮＤとの間に接続されている。

図２に示される本発明に係るＤＣ−ＤＣコンバータ２００は、図１に示されるＤＣ−ＤＣコンバータ１００に対して、Ｍ１のゲートとバックゲートとの間にＭ５が追加され、Ｍ１のゲートとＤＲＶとの間にスイッチＴ１が追加され、Ｍ１のゲートと入力端子Ｖ_ＩＮとの間にスイッチＴ２が追加されている点で主に異なる。Ｍ５はソース（またはドレイン）とバックゲートとが接続されたＰチャネルＭＯＳトランジスタで構成されており、Ｄ３はＭ５のボディダイオードである。

ＤＲＶ２１１は、論理ゲートで構成され、Ｖ_ＩＮとＶ_ＯＵＴを比較して起動時（Ｖ_ＩＮ＞Ｖ_ＯＵＴ）であるか通常動作時（Ｖ_ＩＮ≦Ｖ_ＯＵＴ）であるかを示す比較信号ＣＯＭＰ＿Ａと、ノードＳＷにおける電圧（以下、ＳＷ電圧とする）とＶ_ＩＮとを比較して生成される信号ＺＥＲＯ＿ＣＲＯＳＳと、基準電圧Ｖ_ＲＥＦとＳＷ電圧とを比較して生成される信号ＴＯＰ＿ＯＣＬと、ＰＷＭ信号とを信号生成部２１２から入力する。

バックゲートコントロール回路２３０のＭ３〜Ｍ５のゲートには、起動時又は通常動作時に応じてＭ３〜Ｍ５をそれぞれオンオフする制御信号Ｇ３〜Ｇ５が入力される。

起動時（Ｖ_ＩＮ＞Ｖ_ＯＵＴ）には、比較信号ＣＯＭＰ＿Ａはハイとなり、ＤＲＶ２１１は、Ｔ１をオフするような論理の制御信号Ｇ１をＴ１に出力し、Ｔ２をオンするような論理の制御信号Ｇ２をＴ２に出力し、その結果Ｔ２を介して電圧Ｖ_ＩＮとＭ１のゲートが接続され、ゲート信号Ｐ_ＧＡＴＥはＶ_ＩＮとなる。また、ＤＲＶ２１１は、信号ＺＥＲＯ＿ＣＲＯＳＳ及びＴＯＰ＿ＯＣＬに基づいて生成されたゲート信号Ｎ_ＧＡＴＥをＭ２に出力して、Ｍ２をオンオフする。

通常動作時（Ｖ_ＩＮ≦Ｖ_ＯＵＴ）には、比較信号ＣＯＭＰ＿Ａはローとなり、ＤＲＶ２１１は、Ｔ１をオンするような論理の制御信号Ｇ１をＴ１に出力し、Ｔ２をオフするような論理の制御信号Ｇ２をＴ２に出力し、その結果Ｔ１を介してＤＲＶ２１１とＭ１のゲートが接続される。また、ＤＲＶ２１１は、ＰＷＭ信号に基づいて生成された信号ＧＯ＿Ｐ_ＧＡＴＥをゲート信号Ｐ_ＧＡＴＥとしてＭ１に出力し、信号ＧＯ＿Ｐ_ＧＡＴＥと同相のゲート信号Ｎ_ＧＡＴＥをＭ２に出力して、Ｍ１及びＭ２をオンオフする。信号ＧＯ＿Ｐ_ＧＡＴＥは、Ｍ１のゲート信号Ｐ_ＧＡＴＥを制御するための信号である。

ＰＷＭ信号には、Ｖ_ＯＵＴの過電圧監視信号や過電流監視信号の情報を含めてもよい。また、入力電圧Ｖ_ＩＮが投入されたことを示す動作開始信号ＳＴＡＲＴ（図示せず）を設けてもよく、動作開始信号ＳＴＡＲＴは例えばパワーオンリセット回路で生成できる。

なお、通常動作時において、上述したようにＰＷＭ信号に基づいて生成した信号ＧＯ＿Ｐ_ＧＡＴＥを利用してＭ１及びＭ２のスイッチングする代わりに、信号ＺＥＲＯ＿ＣＲＯＳＳ及びＴＯＰ＿ＯＣＬを利用してＭ１及びＭ２のスイッチングをしてもよい。その場合、ＤＲＶ２１１は、信号ＺＥＲＯ＿ＣＲＯＳＳ及びＴＯＰ＿ＯＣＬから生成されたゲート信号Ｎ_ＧＡＴＥをＭ２に出力し、信号Ｎ_ＧＡＴＥと同相の信号ＧＯ＿Ｐ_ＧＡＴＥをゲート信号Ｐ_ＧＡＴＥとしてＭ１に出力してもよい。

図３は、本発明に係るＤＲＶ２１１の回路図を例示する。図３に示されるように、ＤＲＶ２１１は、ＳＲラッチ２０１と、セレクタ２０２と、バッファ部２０３と、制御手段２０４とを含む。

ＳＲラッチ２０１は、信号ＺＥＲＯ＿ＣＲＯＳＳの立ち上りで立ち上がり、信号ＴＯＰ＿ＯＣＬの立ち上がりで立ち下がる信号Ｑを生成する。セレクタ２０２は、起動時（Ｖ_ＩＮ＞Ｖ_ＯＵＴ）か通常動作時（Ｖ_ＩＮ≦Ｖ_ＯＵＴ）であるかを示す比較信号ＣＯＭＰ＿Ａを入力端子ＳＥＬで入力し、比較信号ＣＯＭＰ＿Ａはハイのとき（起動時）は入力端子Ａで入力したＳＲラッチ２０１からの信号Ｑを選択し、比較信号ＣＯＭＰ＿Ａはローのとき（通常動作時）は入力端子Ｂで入力したＰＷＭ信号を選択して、選択した信号を信号Ｏとして出力する。

バッファ部２０３は、セレクタ２０２からの信号Ｏをバッファリングして、信号Ｎ_ＧＡＴＥと、信号Ｎ_ＧＡＴＥと同相の信号ＧＯ＿Ｐ_ＧＡＴＥとを生成する。制御手段２０４は、比較信号ＣＯＭＰ＿Ａを入力し、比較信号ＣＯＭＰ＿Ａがハイのとき、制御信号Ｇ１をロー、制御信号Ｇ２をハイにし、比較信号ＣＯＭＰ＿Ａがローのとき、制御信号Ｇ１をハイ、制御信号Ｇ２をローにする。

なお、Ｌ１に流れるインダクタ電流に基づく信号ＺＥＲＯ＿ＣＲＯＳＳ及びＴＯＰ＿ＯＣＬを利用して信号ＧＯ＿Ｎ_ＧＡＴＥ及び信号ＧＯ＿Ｐ_ＧＡＴＥを生成する代わりに、後述する第２の実施形態のように、Ｌ１に流れる電流によらない固定周波数によるパルス信号ＣＬＫ（図示せず）を利用することもできる。この場合、ＳＲラッチ２０１は不要であり、セレクタ２０２は、比較信号ＣＯＭＰ＿Ａはハイのとき（起動時）はパルス信号ＣＬＫを選択し、比較信号ＣＯＭＰ＿Ａはローのとき（通常動作時）はＰＷＭ信号を選択して、選択した信号を信号Ｏとして出力すればよい。

図４は、本発明に係る信号生成部２１２の回路図を例示する。図４に示されるように、信号生成部２１２は、３つのコンパレータＣＭＰ_Ａ〜ＣＭＰ_Ｃと１つの論理ブロックＬＯＧＩＣから構成される。

コンパレータＣＭＰ_Ａは、Ｖ_ＩＮとＶ_ＯＵＴを比較して比較信号ＣＯＭＰ＿Ａを生成して論理回路ＬＯＧＩＣ及びＤＲＶ２０１に出力する。コンパレータＣＭＰ_Ｂは、Ｍ１とＭ２との共通接続部であるＳＷにおけるＳＷ電圧と入力電圧Ｖ_ＩＮとを比較して、信号ＺＥＲＯ＿ＣＲＯＳＳを生成する。コンパレータＣＭＰ_Ｃは、ＳＷ電圧と基準電圧Ｖ_ＲＥＦとを比較して、信号ＴＯＰ＿ＯＣＬを生成する。

コンパレータＣＭＰ_Ｃにおける基準電圧Ｖ_ＲＥＦは、Ｌ１に流れるインダクタ電流の上限値を超えないように予め設定された電圧である。インダクタ電流は、ＳＷ電圧から得ており、Ｌ１にエネルギーを蓄積しているときはＭ２に電流が流れるためＳＷ電圧は線形に単調増加し、Ｌ１のエネルギーを出力側に放出しているときは逆起電圧によりＳＷ電圧はＶ_ＩＮよりも大きく跳ね上がり、インダクタ電流がゼロになるまでＶ_ＩＮを上回る。

論理回路ＬＯＧＩＣは、ＤＲＶ２１１よりフィードバックされたゲート信号Ｎ_ＧＡＴＥと、比較信号ＣＯＭＰ＿Ａとを入力してレベルシフトし、ゲート信号Ｎ_ＧＡＴＥと比較信号ＣＯＭＰ＿Ａに応じて、Ｍ３〜Ｍ５をオンオフする制御信号Ｇ３〜Ｇ５を生成する。

論理回路ＬＯＧＩＣは、Ｖ_ＩＮ≧Ｖ_ＯＵＴ（起動時：比較信号ＣＯＭＰ＿Ａがハイ）のときであって、ゲート信号Ｎ_ＧＡＴＥがハイでＭ２がオンのとき、制御信号Ｇ３をハイにしてＭ３をオフし、制御信号Ｇ４をハイにしてＭ４をオフし、制御信号Ｇ５をローにしてＭ５をオンする。これにより、バックゲート電圧をＶ_ＩＮにする。

また、論理回路ＬＯＧＩＣは、Ｖ_ＩＮ≧Ｖ_ＯＵＴ（起動時：比較信号ＣＯＭＰ＿Ａがハイ）のときであって、ゲート信号Ｎ_ＧＡＴＥがローでＭ２がオフのとき、制御信号Ｇ３をハイにしてＭ３をオフし、制御信号Ｇ４をローにしてＭ４をオンし、制御信号Ｇ５をハイにしてＭ５をオフする。これにより、ＳＷがＭ１のバックゲートに接続され、Ｍ１のバックゲート電圧はＳＷ電圧レベルとなる。

なお、通常動作時においては、ＰＷＭ動作をしない代わりに、これらＺＥＲＯ＿ＣＲＯＳＳとＴＯＰ＿ＯＣＬを利用してもよく、この場合であっても通常動作時に出力電圧が所望の電圧となるように制御される。

次に、昇圧動作の説明をする。出力コンデンサＣ_ＯＵＴが放電された状態から昇圧動作開始するには状態１（Ｖ_ＩＮ＞Ｖ_ＯＵＴ）から状態２（Ｖ_ＩＮ≦Ｖ_ＯＵＴ（通常動作時））へ遷移する。

上記状態１には、更に以下の２つの状態があり、下記状態１−１と下記状態１−２を交互にスイッチング動作することにより、Ｖ_ＯＵＴを上昇させることができる。
状態１−１ ⇒ Ｍ１：オフ、Ｍ２：オン、Ｔ１：オフ、Ｔ２：オン、Ｍ３：オフ、Ｍ４：オフ、Ｍ５：オン
状態１−２ ⇒ Ｍ１：オン、Ｍ２：オフ、Ｔ１：オフ、Ｔ２：オン、Ｍ３：オフ、Ｍ４：オン、Ｍ５：オフ

上記状態１−１から上記状態１−２に切り替わるとき、上記状態１−１でＶ_ＩＮ⇒コイル⇒Ｍ２⇒ＧＮＤの経路で電流が流れているときにＭ２がオフして電流経路が遮断されると、インダクタ電流はすぐには０Ａになれず、インダクタ電流を流し続けようと、Ｍ２がオフする直前のインダクタ電流を流すような逆起電圧がインダクタＬ１の端部で生じる。その結果、Ｍ１がオンするまでインダクタ端電圧（ＳＷ電圧）が立ち上がり、ＳＷ電圧がインダクタＬ１の逆起電力によってＶ_ＩＮ電圧以上になり、Ｍ１のゲートソース間電圧Ｖ_ＧＳがＭ１の閾値電圧Ｖ_ｔｈを超え、状態１−２ではＭ１がオンする。この状態のとき、Ｍ１のバックゲートをＳＷに接続することによって、Ｍ１のバックゲートに電流が流れないようなバックゲート電圧に設定できる。その結果、状態１−２では、Ｖ_ＩＮ⇒インダクタＬ１⇒Ｍ１⇒Ｖ_ＯＵＴの経路で電流が流れる。

状態１の時におけるＭ１のバックゲートを介した電流経路について説明する。状態１−１において、Ｍ５をオンにし、Ｍ１のバックゲートを入力端子Ｖ_ＩＮと導通させることにより、ＳＷ−Ｖ_ＯＵＴ間に見えるＭ１のボディダイオードはＤ１となり、Ｄ１には逆方向バイアス電圧がかかるため、バックゲートを介した電流経路は遮断される。

一方、状態１−２において、Ｍ４をオンにし、Ｍ１のバックゲートをノードＳＷと導通させることにより、ＳＷ−Ｖ_ＯＵＴ間に見えるＭ１のボディダイオードはＤ１となり、Ｄ１には逆方向バイアス電圧がかかるため、バックゲートを介した電流経路は遮断される。

上記状態２には、更に以下の２つの状態があり、状態２−１と状態２−２を交互にスイッチング動作することにより、Ｖ_ＯＵＴ電圧を上昇させることができる。
状態２−１ ⇒ Ｍ１：オフ、Ｍ２：オン、Ｔ１：オン、Ｔ２：オフ、Ｍ３：オン、Ｍ４：オフ、Ｍ５：オフ
状態２−２ ⇒ Ｍ１：オン、Ｍ２：オフ、Ｔ１：オン、Ｔ２：オフ、Ｍ３：オフ、Ｍ４：オン、Ｍ５：オフ

状態２の時におけるＭ２のバックゲートを介した電流経路について説明する。状態２−１において、Ｍ３をオンにし、Ｍ１のバックゲートを出力電圧Ｖ_ＯＵＴと導通させることにより、ＳＷ−Ｖ_ＯＵＴ間に見えるＭ１のボディダイオードはＤ２となり、Ｄ２には逆方向バイアス電圧がかかるため、バックゲートを介した電流経路は遮断される。

一方、状態２−２において、Ｍ４をオンにし、Ｍ１のバックゲートをノードＳＷと導通させることにより、ＳＷ−Ｖ_ＯＵＴ間に見えるＭ１のボディダイオードはＤ１となり、Ｄ１には逆方向バイアス電圧がかかるため、バックゲートを介した電流経路は遮断される。

（第１の実施形態）
次に、上記状態１であるＶ_ＩＮ＞Ｖ_ＯＵＴの時の具体的な動作例を説明する。インダクタＬ１にエネルギーを蓄積している状態１−１のときのインダクタ電流は、Ｖ_ＩＮ→Ｌ１→Ｍ２→ＧＮＤの電流経路で単調増加し、コンパレータＣＭＰ_Ｃにてインダクタ電流の上限電流値が検出される。

また、インダクタＬ１のエネルギーを出力側に放出している状態１−２のときのインダクタ電流は、Ｖ_ＩＮ→Ｌ１→Ｍ１→Ｖ_ＯＵＴの電流経路で単調減少していき、その結果コンパレータＣＭＰ_Ｂにてインダクタ電流の下限電流値が検出される。

図５は、起動時Ｖ_ＩＮ＞Ｖ_ＯＵＴのときにおける本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの動作例を説明するためのタイミングチャートである。第１の実施形態では、インダクタ電流に基づく２つのコンパレータＣＭＰ_Ｂ及びＣＭＰ_Ｃの検出（出力）信号を利用してゲート信号Ｎ_ＧＡＴＥを生成する。ここで、状態１−１のとき、Ｐ_ＧＡＴＥ電圧はＶ_ＩＮ固定であり、Ｎ_ＧＡＴＥ電圧はＨである。状態１−２のとき、Ｐ_ＧＡＴＥ電圧はＶ_ＩＮ固定であり、Ｎ_ＧＡＴＥ電圧はＬである。

図５に示されるように、インダクタ電流（コイル電流ＩＬ）が０Ａまで降下（図５（ｅ）のＧ）し、ＳＷ電圧がＶ_ＩＮ電圧まで降下（図５（ｄ）のＥ）すると、コンパレータＣＭＰ_Ｂの出力信号である信号ＺＥＲＯ＿ＣＲＯＳＳが立ち上がり（図５（ａ）のＣ）、Ｎ_ＧＡＴＥ信号をＨ（図５（ｃ）のＡ）にする。このとき、図５（ｆ）に示されるように、制御信号Ｇ４はＨになり、制御信号Ｇ５はＬになり、制御信号Ｇ３はＨのままである。

次に、図５に示されるように、インダクタ電流（コイル電流ＩＬ）が設定電流値（上限値）まで上昇（図５（ｅ）のＨ）し、ＳＷ電圧が参照電圧（Ｖ_ＲＥＦ）まで上昇（図５（ｄ）のＦ）すると、コンパレータＣＭＰ_Ｃの出力信号である信号ＴＯＰ＿ＯＣＬが立ち上がり（図５（ｂ）のＤ）、ゲート信号Ｎ_ＧＡＴＥをＬ（図５（ｃ）のＢ）にする。このとき、図５（ｆ）に示されるように、制御信号Ｇ４はＬになり、制御信号Ｇ５はＨになり、制御信号Ｇ３はＨのままである。

（第２の実施形態）
図６は、起動時Ｖ_ＩＮ＞Ｖ_ＯＵＴのときの本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャートである。第２の実施形態では、インダクタ電流によらない固定周波数によってパルス信号ＣＬＫを用いてＮ_ＧＡＴＥ信号を生成する。

図６に示されるように、固定周波数によるパルス信号であるＣＬＫ信号の立ち上がり（図６（ａ）のＣ）により、ゲート信号Ｎ_ＧＡＴＥをＨ（図６（ｂ）のＡ）にする。次に、固定周波数によるパルス信号であるＣＬＫ信号の立ち下がり（図６（ａ）のＤ）により、ゲート信号Ｎ_ＧＡＴＥをＬ（図６（ｂ）のＢ）にする。それ以外は図５に示される第１の実施形態における動作例と同じである。

なお、図５及び６に示される方法以外の方法として、これらを組み合わせて、インダクタ電流によるパルス信号と、インダクタ電流によらないパルス信号の両方を利用し、いずれかの信号に優先順位を付けて動作させる方法もある。

次に、上記状態２であるＶ_ＩＮ＜Ｖ_ＯＵＴ（通常動作時）の時の具体的な動作例を説明する。図７は、Ｖ_ＩＮ＜Ｖ_ＯＵＴのときの本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャートである。ここで、前記状態２−１のとき、ゲート信号Ｐ_ＧＡＴＥはＨ（出力ＰＭＯＳ：オフ）であり、ゲート信号Ｎ_ＧＡＴＥはＨ（出力ＮＭＯＳ：オン）である。また、前記状態２−２のとき、ゲート信号Ｐ_ＧＡＴＥはＬ（出力ＰＭＯＳ：オン)であり、ゲート信号Ｎ_ＧＡＴＥはＬ（出力ＮＭＯＳ：オフ）である。

図７に示されるように、パルス信号ＣＬＫが立ち上がると（図７（ａ）のＣ）、Ｐ_ＧＡＴＥ信号及びＮ_ＧＡＴＥ信号がＨ（図７（ｃ）のＡ、Ｂ）になる。このとき、制御信号Ｇ３はＬになり制御信号Ｇ４はＨになり、制御信号Ｇ５はＨである。次に、ＰＷＭ信号の立下り（図７（ｂ）のＤ）により、Ｐ_ＧＡＴＥ信号又はＮ_ＧＡＴＥ信号がＬ（図７（ｃ）のＡ、Ｂ）になる。このとき、図７（ｅ）に示されるように、制御信号Ｇ３はＨになり、制御信号Ｇ４はＬになり、制御信号Ｇ５はＨのままである。

なお、第１の実施形態のように、インダクタ電流に基づく２つのコンパレータＣＭＰ_Ｂ及びＣＭＰ_Ｃの検出信号を利用する場合、例えば、信号ＺＥＲＯ＿ＣＲＯＳＳの立ち上がりに基づいて、Ｐ_ＧＡＴＥ信号又はＮ_ＧＡＴＥ信号をＨにし、信号ＴＯＰ＿ＯＣＬの立ち上がり、Ｐ_ＧＡＴＥ信号又はゲート信号Ｎ_ＧＡＴＥをＬにすればよい。

ＤＣ−ＤＣコンバータ １００、２００
制御部 １１０、２１０
ドライバ（ＤＲＶ） １１１、２１１
信号生成部 １１２、２１２
電圧変換部 １２０、２２０
バックゲートコントロール回路 １３０、２３０
ＳＲラッチ ２０１
セレクタ ２０２
バッファ部 ２０３
制御手段 ２０４
第１の制御回路 ２５１
第２の制御回路 ２５２
インダクタ Ｌ１
出力コンデンサ Ｃ_ＯＵＴ
同期整流用トランジスタ Ｍ１
スイッチングトランジスタ Ｍ２
ゲートスイッチ Ｍ３、Ｍ４、Ｍ５
スイッチ Ｔ１、Ｔ２
コンパレータ ＣＭＰ_Ａ、ＣＭＰ_Ｂ、ＣＭＰ_Ｃ
論理ブロック ＬＯＧＩＣ

Claims (6)

1. 入力端子の入力電圧を同期整流方式で昇圧して出力端子に出力電圧を出力するＤＣ−ＤＣコンバータであって、
   インダクタ及び同期整流用トランジスタを備え、起動時に第１の期間及び第２の期間を繰り返し遷移し、前記第１の期間において、前記インダクタに電流を流しエネルギーを蓄積し、前記第２の期間において、前記第１の期間の電流経路を遮断し、前記インダクタの逆起電圧を利用して前記同期整流用トランジスタをオンにすることにより、前記インダクタに蓄積されたエネルギーを出力側に放出する第１の制御回路と、
   前記第１の期間において、前記同期整流用トランジスタのバックゲートを前記起動時の前記入力電圧以上の第１の電圧に設定し、前記第２の期間において、前記同期整流用トランジスタのバックゲートを前記逆起電圧以上の第２の電圧に設定する第２の制御回路と、
   を備えたことを特徴とするＤＣ−ＤＣコンバータ。
2. 前記第１の電圧は、前記入力電圧であることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記第２の電圧は、前記逆起電圧であることを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ。
4. 前記第１の制御回路は、
   前記同期整流用トランジスタとグラウンドとの間に接続されるスイッチングトランジスタと、
   前記同期整流用トランジスタと前記スイッチングトランジスタを相補的にオンオフするパルス信号を出力するドライバと、
   前記パルス信号が出力される前記ドライバと前記同期整流用トランジスタのゲートとの間に接続され、前記起動時にオフする第１のスイッチと、
   前記入力端子と前記同期整流用トランジスタのゲートとの間に接続され、前記起動時にオンする第２のスイッチと、
   をさらに備えたことを特徴とする請求項１乃至３のいずれか１項に記載のＤＣ−ＤＣコンバータ。
5. 前記第２の制御回路は、
   前記同期整流用トランジスタのバックゲートと前記出力端子との間に接続され、前記起動時にオフする第３のスイッチと、
   前記同期整流用トランジスタのバックゲートと前記スイッチングトランジスタのドレインとの間に接続され、前記第１の期間にオフして前記第２の期間にオンする第４のスイッチと、
   前記同期整流用トランジスタのバックゲートと前記同期整流用トランジスタのゲートとの間に接続され、前記第１の期間にオンして前記第２の期間にオフする第５のスイッチと、
   を備えたことを特徴とする請求項１乃至４のいずれか１項に記載のＤＣ−ＤＣコンバータ。
6. 前記第５のスイッチが、前記同期整流用トランジスタのバックゲートと前記入力端子の略同一の電圧レベルのノードとの間に接続され、前記第１の期間にオンして前記第２の期間にオフすることを特徴とする請求項５に記載のＤＣ−ＤＣコンバータ。

Images