JP6248897B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6248897B2 JP6248897B2 JP2014223006A JP2014223006A JP6248897B2 JP 6248897 B2 JP6248897 B2 JP 6248897B2 JP 2014223006 A JP2014223006 A JP 2014223006A JP 2014223006 A JP2014223006 A JP 2014223006A JP 6248897 B2 JP6248897 B2 JP 6248897B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- conductivity type
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
本発明は、ＧａＡｓなどの化合物半導体層の表面に合金化処理せずに良好なオーム性電極を形成することができる半導体装置の製造方法に関する。
化合物半導体を用いた電子デバイスにおいて、良好な電気的特性を得るためには、接触抵抗率の低いオーム性電極を形成する必要がある。しかし、化合物半導体の表面には高密度の表面準位が存在するため、電極用の金属をその表面に形成するだけでは、金属の仕事関数に関わらず、電子又はホールに対して高い電位障壁が形成され、接触抵抗率の低い良好なオーム性電極は得られない。そこで、化合物半導体の表面に高濃度のドナー又はアクセプタを導入することで電位障壁の厚みを薄くし、電子又はホールをトンネリングさせることで良好なオーム性電極を得る必要がある。
一方、不純物を高濃度に添加しても、ドナーやアクセプタとして活性化する濃度には限界があり、特に禁制帯幅の大きな半導体への高濃度のドーピングは難しいことが知られている（例えば、非特許文献１参照）。例えば、ＧａＡｓにドナーとなるＳｉなどの不純物を高い濃度で添加しても、ドナーとして活性化するのは最大でも２Ｅ１９ｃｍ−３程度である。従って、この表面に金属を形成しただけでは良好なオーム性電極が得ることはできない。
ｎ型ＧａＡｓに対してオーム性電極を得る方法として、電極材料にゲルマニウムなどのドーパントを含む、例えばＡｕＧｅＮｉなどの合金で電極を形成した後、４００℃前後の熱処理を加える方法（以下合金化処理と呼ぶ）が用いられる。しかし、十分に低い接触抵抗率の電極は得られない。他の方法として、電子に対して表面の電位障壁が低いＩｎＧａＡｓなどの材料にドナー不純物を１Ｅ１９ｃｍ−３以上添加したコンタクト層をＧａＡｓ上に設け、そこに電極を形成する方法が用いられてきた。
E. Tokumitsu: Jpn. J. Appl. Phys. 29(1990), pp.L698-L701
しかし、合金化処理を行う方法では、合金化処理時に生ずる構造の変化が大きく、特に微細な構造を形成する場合には適さない。またＩｎＧａＡｓなどの格子定数の異なる材料を用いる方法では、膜厚が臨界膜厚より大きくなるとミスフィット転位が発生し結晶性が損なわれるため、その適用がエピタキシャル層の最表面に限られる。
本発明は、上述のような課題を解決するためになされたもので、その目的はＧａＡｓなどの化合物半導体層の表面に合金化処理せずに良好なオーム性電極を形成することができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、第１導電型の犠牲層上に、前記第１導電型とは反対の第２導電型の不純物を添加した化合物半導体層をエピタキシャル成長させる工程と、前記犠牲層を取り除いて前記化合物半導体層の表面を露出させる工程と、露出させた前記化合物半導体層の表面に電極を合金化処理せずに形成する工程とを備え、前記化合物半導体層は前記犠牲層に格子整合し、前記化合物半導体層に添加される前記第２導電型の不純物の濃度は１Ｅ２０ｃｍ−３以上であり、前記第２導電型の不純物を添加した前記化合物半導体層はＳｉを添加したＧａＡｓであることを特徴とする。
本発明では、第１導電型の犠牲層上に高濃度の第２導電型の不純物を添加した化合物半導体層をエピタキシャル成長させた後に犠牲層を取り除き、露出させた化合物半導体層の表面に電極を合金化処理せずに形成する。これにより、ＧａＡｓなどの化合物半導体層の表面に合金化処理せずに良好なオーム性電極を形成することができる。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。図１〜７は本発明の実施の形態に係る半導体装置の製造方法を示す断面図である。ここでは半導体装置としてＧａＡｓ基板上にヘテロ接合バイポーラトランジスタを製造する。
まず、図１に示すように、半絶縁性ＧａＡｓ基板１上に、犠牲層２、エミッタコンタクト層３、エミッタ層４、ベース層５、コレクタ層６、及びコレクタコンタクト層７を順に有機金属気相成長法などによりエピタキシャル成長させる。
ここで、犠牲層２はｐ型ＡｌＡｓ、ｐ型ＡｌＧａＡｓ又はｐ型ＧａＡｓからなり、半絶縁性ＧａＡｓ基板１に格子整合している。エミッタコンタクト層３は、不純物として１Ｅ２０ｃｍ−３以上のＳｉが添加された厚さ１０ｎｍのＧａＡｓからなり、犠牲層２に格子整合している。エミッタコンタクト層３の成長温度は約６００℃と高温である。そこで、犠牲層２のフェルミレベルが価電子帯から遠ざかりビルトイン電圧が低下するのを防ぐため、犠牲層２には例えばＣなどの不純物を１Ｅ１９ｃｍ−３以上の高濃度で添加する。
エミッタ層４は、不純物として３Ｅ１７ｃｍ−３のＳｉが添加された厚さ４０ｎｍのｎ型ＩｎＧａＰからなる。ベース層５は、不純物として４Ｅ１９ｃｍ−３のＣが添加された厚さ１００ｎｍのｐ型ＧａＡｓからなる。コレクタ層６は、不純物として１Ｅ１６ｃｍ−３のＳｉが添加された厚さ９００ｎｍのｎ型ＧａＡｓからなる。コレクタコンタクト層７は、不純物として１Ｅ１９ｃｍ−３のＳｉが添加された厚さ１００ｎｍのｎ型ＩｎＧａＡｓからなる。また、コレクタコンタクト層７はエピタキシャル成長の最後の層であるため、例えばＩｎとＧａの組成比を０から０．５に変化させることができる。
次に、図２に示すように、コレクタコンタクト層７の表面に支持基板８を貼り付ける。次に、図３に示すように、上記の積層構造全体を例えばフッ酸などのＡｌを含む層を選択的にエッチングする溶液に浸漬し、犠牲層２をエッチングして犠牲層２と半絶縁性ＧａＡｓ基板１を取り除いてエミッタコンタクト層３の表面を露出させる。なお、犠牲層２と半絶縁性ＧａＡｓ基板１を研削により取り除いてもよい。上下をひっくり返すと図４のようにエミッタコンタクト層３を最表面にもつ積層構造が得られる。
次に、図５に示すように、露出させたエミッタコンタクト層３の表面にエミッタ電極９を合金化処理せずに形成する。次に、図６に示すように、エミッタ電極９以外の領域においてエミッタコンタクト層３とエミッタ層４の一部を除去し、露出したベース層５の表面にベース電極１０を形成する。次に、図７に示すように、エミッタ電極９とベース電極１０以外の領域においてベース層５とコレクタ層６の一部を除去し、露出したコレクタコンタクト層７の表面にコレクタ電極１１を形成する。その後、素子を電気的に分離するために、不要なコレクタコンタクト層７を除去する。
続いて、本実施の形態の効果を比較例と比較して説明する。図８〜１１は比較例に係る半導体装置の製造方法を示す断面図である。まず、図８に示すように、半絶縁性ＧａＡｓ基板１０１上にサブコレクタ層１０２、コレクタ層１０３、ベース層１０４、エミッタ層１０５、エミッタコンタクト層１０６を順に有機金属気相成長法などによりエピタキシャル成長させる。これらの層の半導体材料は、成長中に転移などの欠陥が成長中に発生するのを抑えるために、半絶縁性ＧａＡｓ基板１０１に格子整合する材料でなければならない。
次に、図９に示すように、エミッタコンタクト層１０６の表面にエミッタ電極１０７を形成する。次に、図１０に示すように、エミッタ電極１０７以外の領域においてエミッタコンタクト層１０６とエミッタ層１０５の一部を除去し、露出したベース層１０４の表面にベース電極１０８を形成する。次に、図１１に示すように、エミッタ電極１０７とベース電極１０８以外の領域においてベース層１０４とコレクタ層１０３の一部を除去し、露出したサブコレクタ層１０２の表面にコレクタ電極１０９を形成する。
比較例ではエミッタコンタクト層１０６はエピタキシャル成長の最後の層であるため、例えばＩｎＧａＡｓを用いることができる。これにより、合金化処理をしなくてもエミッタ電極１０７との接触抵抗率を低くすることができる。また、ベース層１０４のＧａＡｓに対して炭素をアクセプタとして高濃度（１Ｅ２０ｃｍ−３）で添加できるため、比較的容易にベース電極１０８との接触抵抗率を低くすることができる。一方、サブコレクタ層１０２は半絶縁性ＧａＡｓ基板１０１に格子整合するＧａＡｓでなければならず、高濃度のドナーを添加できない。このため、コレクタ電極１０９は、電極材料にＡｕＧｅＮｉを用い、４００℃前後の合金化処理を用いて形成する。しかし、合金化処理時に生ずる構造の変化が大きいという問題がある。
一方、本実施の形態ではエピタキシャル成長の最後の層であるコレクタコンタクト層７にはＩｎＧａＡｓを用いることができるため、合金化処理をしなくてもコレクタ電極１１との接触抵抗率を低くすることができる。ベース層５は、比較例と同様にベース電極１０との接触抵抗率を低くすることができる。そして、エミッタコンタクト層３にも高濃度に不純物を添加できるため、エミッタコンタクト層３の表面に合金化処理せずに良好なオーム性電極を形成することができる。この理由を以下に説明する。
ＧａＡｓにドナー不純物を添加した場合、表面ポテンシャルにより空乏化した最表面には不純物がドナーとして存在するが、空乏化していない箇所では欠陥が導入され、不純物の活性化率が低下することが知られている（例えば、C. H. Chen:J. Appl. Phys. 86(1999),pp.5376-5384参照）。そこで、例えばｐ型ＧａＡｓからなる犠牲層２上にＧａＡｓからなるエミッタコンタクト層３をエピタキシャル成長させる場合、基板側からエミッタコンタクト層３にｐ型ＧａＡｓの禁制帯幅分に相当する約１．２ｅＶ（成長中の温度が６００℃）のＰＮ接合のビルトイン電圧が加わる。一方、エミッタコンタクト層３の成長中の表面には約０．６ｅＶの表面電位が加わる。このため、約７ｎｍ以上に渡り１Ｅ２０ｃｍ−３のドナーを添加できる。その後に犠牲層２と半絶縁性ＧａＡｓ基板１を取り去ると、ＰＮ接合のビルトイン電圧が無くなり、その電圧で生じていた４ｎｍ分の層が１Ｅ２０ｃｍ−３の層として機能するようになる。この高濃度に不純物が添加されたエミッタコンタクト層３の表面には合金化処理せずに良好なオーム性電極を形成することができる。
また、犠牲層２としてｐ型ＧａＡｓの代わりにＧａＡｓと格子整合するｐ型ＡｌＡｓを用いれば、エピタキシャルリフトオフ法を用いることができる（例えば、Yablonovitch. E et al: Appl. Phys. Lett. 51. No.26 (1987), pp. 2222-2224参照）。そして、ＡｌＡｓはＧａＡｓよりも価電子帯上端のエネルギーが約０．４ｅＶ大きいため、ビルトイン電圧が約０．４ｅＶ大きくなり、約５ｎｍ分の層が１Ｅ２０ｃｍ−３の層として機能する。
また、犠牲層２の半導体材料はエミッタコンタクト層３の半導体材料と同じものに限らず、互いに格子整合する半導体材料であればよい。ただし、犠牲層２の導電型がｐ型、エミッタコンタクト層３の導電型がｎ型の場合は、犠牲層２の半導体材料がエミッタコンタクト層３の半導体材料よりも価電子帯上端のエネルギーが大きいことが好ましい。また、犠牲層２の導電型がｎ型、エミッタコンタクト層３の導電型がｐ型の場合は、犠牲層２の半導体材料はエミッタコンタクト層３の半導体材料よりも価電子帯下端のエネルギーが小さいことが好ましい。
また、実施の形態として半導体装置がヘテロ接合バイポーラトランジスタの場合を例に説明したが、これに限らず半導体装置として電界効果トランジスタ又はダイオードを製造する場合にも本発明を適用することができる。
２ 犠牲層、３ エミッタコンタクト層（化合物半導体層）、９ エミッタ電極（電極）
Claims (5)
- 第１導電型の犠牲層上に、前記第１導電型とは反対の第２導電型の不純物を添加した化合物半導体層をエピタキシャル成長させる工程と、
前記犠牲層を取り除いて前記化合物半導体層の表面を露出させる工程と、
露出させた前記化合物半導体層の表面に電極を合金化処理せずに形成する工程とを備え、
前記化合物半導体層は前記犠牲層に格子整合し、
前記化合物半導体層に添加される前記第２導電型の不純物の濃度は１Ｅ２０ｃｍ−３以上であり、
前記第２導電型の不純物を添加した前記化合物半導体層はＳｉを添加したＧａＡｓであることを特徴とする半導体装置の製造方法。 - 前記犠牲層の半導体材料は前記化合物半導体層の半導体材料と同じであることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１導電型はｐ型、前記第２導電型はｎ型であり、
前記犠牲層の半導体材料は前記化合物半導体層の半導体材料よりも価電子帯上端のエネルギーが大きいことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記第１導電型はｎ型、前記第２導電型はｐ型であり、
前記犠牲層の半導体材料は前記化合物半導体層の半導体材料よりも価電子帯下端のエネルギーが小さいことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記半導体装置はヘテロ接合バイポーラトランジスタ、電界効果トランジスタ又はダイオードであることを特徴とする請求項１〜４の何れか1項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014223006A JP6248897B2 (ja) | 2014-10-31 | 2014-10-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014223006A JP6248897B2 (ja) | 2014-10-31 | 2014-10-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016092121A JP2016092121A (ja) | 2016-05-23 |
| JP6248897B2 true JP6248897B2 (ja) | 2017-12-20 |
Family
ID=56018928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014223006A Active JP6248897B2 (ja) | 2014-10-31 | 2014-10-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6248897B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6712183B2 (ja) * | 2016-05-20 | 2020-06-17 | 株式会社ソフイア | 遊技機 |
| JP6712184B2 (ja) * | 2016-05-20 | 2020-06-17 | 株式会社ソフイア | 遊技機 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228371A (ja) * | 1999-02-05 | 2000-08-15 | Hitachi Ltd | 化合物半導体装置および通信装置 |
| JP4042608B2 (ja) * | 2003-04-01 | 2008-02-06 | セイコーエプソン株式会社 | トランジスタ及び電子機器 |
| JP4721017B2 (ja) * | 2008-04-07 | 2011-07-13 | ソニー株式会社 | 半導体デバイスの製造方法 |
| WO2013187076A1 (ja) * | 2012-06-15 | 2013-12-19 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法および複合基板の製造方法 |
-
2014
- 2014-10-31 JP JP2014223006A patent/JP6248897B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016092121A (ja) | 2016-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102059101B1 (ko) | 터널 전계 효과 트랜지스터 | |
| WO2019031204A1 (ja) | ダイオード | |
| JP5842894B2 (ja) | 半導体素子 | |
| JP6279296B2 (ja) | エンハンスメントモードヘテロ接合トランジスタの製造方法 | |
| US20150145032A1 (en) | Field-effect transistor and method for the fabrication thereof | |
| US9564491B2 (en) | Semiconductor device | |
| US8823140B2 (en) | GaN vertical bipolar transistor | |
| WO2019009021A1 (ja) | ショットキーバリアダイオード | |
| JP6248897B2 (ja) | 半導体装置の製造方法 | |
| JP6538608B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2013021024A (ja) | トランジスタ素子 | |
| JP6254046B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2006332257A (ja) | ヘテロ接合半導体装置及びその製造方法 | |
| JP6303998B2 (ja) | アバランシェフォトダイオードの製造方法 | |
| JP2005251820A (ja) | ヘテロ接合型電界効果トランジスタ | |
| US10176993B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP6200375B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2015211049A (ja) | ヘテロ接合バイポーラトランジスタの製造方法およびヘテロ接合バイポーラトランジスタ | |
| JP2010177416A (ja) | 窒化物半導体装置 | |
| CN114005866A (zh) | GaN高电子迁移率异质结结构及制备方法、二极管、晶体管 | |
| US20150262810A1 (en) | Method for growing epitaxies of a chemical compound semiconductor | |
| JP2017130554A (ja) | 化合物半導体デバイス、およびその製造方法 | |
| JP5204794B2 (ja) | 半導体装置とその製造方法 | |
| TWI495099B (zh) | 具高電流增益之異質接面雙極電晶體結構及其製程方法 | |
| JP6096569B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170919 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171106 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6248897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |