JP6252948B2 - Ｄｃ／ｄｃコンバータ - Google Patents

Description

本発明は、一般にＤＣ／ＤＣコンバータ、より詳細にはフルブリッジ型の変換回路を備えたＤＣ／ＤＣコンバータに関する。

従来、変換回路を用いて直流入力を一旦交流に変換した後、トランスを用いて変圧し、さらに出力回路を用いて再び直流に変換するスイッチング電源装置（ＤＣ／ＤＣコンバータ）が知られており、例えば特許文献１に開示されている。特許文献１に記載の従来例は、トランスと、入力端子とトランスとの間に設けられるフルブリッジ型のスイッチング回路（変換回路）と、出力端子とトランスとの間に設けられる出力回路と、変換回路を位相シフト制御する制御回路とを備えている。

この従来例は、位相シフト制御方式を採用することにより、変換回路を構成するスイッチ素子がオンに切り替わる際のスイッチング損失の低減を図っている。

制御回路は、

特開２００４−１４０９１３号公報

しかしながら、上記従来例では、変換回路を位相シフト制御しているため、変換回路の入力側（又はトランスの一次側）のコモンモード（同相）電圧が変動することにより、ノイズ電流が流れる虞があった。

本発明は、上記の点に鑑みて為されており、変換回路を構成するスイッチ素子がオンに切り替わる際のスイッチング損失の低減を図り、且つ変換回路の入力側のコモンモード電圧の安定化を図ることのできるＤＣ／ＤＣコンバータを提供することを目的とする。

本発明のＤＣ／ＤＣコンバータは、４つのスイッチ素子を有し、入力される直流電圧を
交流電圧に変換するフルブリッジ型の変換回路と、一次巻線が前記変換回路に電気的に接
続されるトランスと、前記変換回路と前記一次巻線との間に電気的に接続され、前記一次
巻線と共に一次側電流の流れる閉回路を形成し、前記閉回路を開閉するスイッチを有する
クランプ回路と、前記４つのスイッチ素子及び前記スイッチのオン／オフを制御する制御
回路とを備え、前記変換回路の入力電圧の中間電位点と、前記トランスの二次巻線に電気的に接続されて、前記二次巻線に誘導された交流電圧を直流電圧に変換して出力する出力回路の出力電圧の中間電位点とは、共通する基準電位に電気的に接続される。

本発明は、変換回路を構成するスイッチ素子がオンに切り替わる際のスイッチング損失の低減を図り、且つ変換回路の入力側のコモンモード電圧の安定化を図ることができる。

実施形態１に係るＤＣ／ＤＣコンバータを示す回路図である。 実施形態１に係るＤＣ／ＤＣコンバータにおいて、第１制御での動作波形を示す図である。 図３Ａ〜図３Ｄは、それぞれ実施形態１に係るＤＣ／ＤＣコンバータにおける第１制御での動作説明図である。 図４Ａ〜図４Ｄは、それぞれ実施形態１に係るＤＣ／ＤＣコンバータにおける第１制御での動作説明図である。 比較例に係るＤＣ／ＤＣコンバータを示す回路図である。 図６Ａ〜図６Ｃは、比較例に係るＤＣ／ＤＣコンバータの動作の説明図である。 図７Ａは、実施形態１に係るＤＣ／ＤＣコンバータにおけるクランプ回路の回路図で、図７Ｂは、実施形態１に係るＤＣ／ＤＣコンバータにおけるクランプ回路の説明図である。 図８Ａは、実施形態１に係るＤＣ／ＤＣコンバータにおけるクランプ回路の他の構成の回路図で、図８Ｂは、実施形態１に係るＤＣ／ＤＣコンバータにおけるクランプ回路の他の構成の説明図である。 実施形態２に係るＤＣ／ＤＣコンバータにおいて、第２制御での動作波形を示す図である。 図１０Ａ〜図１０Ｃは、それぞれ実施形態２に係るＤＣ／ＤＣコンバータにおける第２制御での動作説明図である。 図１１Ａ〜図１１Ｃは、それぞれ実施形態２に係るＤＣ／ＤＣコンバータにおける第２制御での動作説明図である。 実施形態３に係るＤＣ／ＤＣコンバータにおいて、第３制御での動作波形を示す図である。 図１３Ａ〜図１３Ｄは、それぞれ実施形態３に係るＤＣ／ＤＣコンバータにおける第３制御での動作説明図である。 図１４Ａ〜図１４Ｄは、それぞれ実施形態３に係るＤＣ／ＤＣコンバータにおける第３制御での動作説明図である。 実施形態３に係るＤＣ／ＤＣコンバータにおいて、第４制御での動作波形を示す図である。 図１６Ａ〜図１６Ｄは、それぞれ実施形態３に係るＤＣ／ＤＣコンバータにおける第４制御での動作説明図である。 図１７Ａ〜図１７Ｄは、それぞれ実施形態３に係るＤＣ／ＤＣコンバータにおける第４制御での動作説明図である。 図１８Ａ〜図１８Ｄは、それぞれ２つのスイッチを並列に接続して構成されるクランプ回路を示す回路図である。 図１９Ａ〜図１９Ｃは、それぞれ２つのスイッチを直列に接続して構成されるクランプ回路を示す回路図である。 各スイッチング素子及び各スイッチの駆動回路を示す回路図である。 １つの双方向スイッチから構成されるクランプ回路を示す回路図である。 電流検知回路を備えたクランプ回路を示す回路図である。

（実施形態１）
本発明の実施形態１に係るＤＣ／ＤＣコンバータ１は、図１に示すように、変換回路２と、トランスＴ１と、クランプ回路５と、制御回路４とを備える。変換回路２は、４つのスイッチ素子Ｑ１〜Ｑ４を有し、入力される直流電圧を交流電圧に変換するフルブリッジ型の回路である。トランスＴ１は、一次巻線Ｔ１１が変換回路２の出力に電気的に接続される。クランプ回路５は、変換回路２と一次巻線Ｔ１１との間に電気的に接続され、一次巻線Ｔ１１と共に一次側電流Ｉ１の流れる閉回路を形成する。また、クランプ回路５は、閉回路を開閉するスイッチＱＣ１，ＱＣ２を有する。制御回路４は、４つのスイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２を制御する。

以下、本実施形態のＤＣ／ＤＣコンバータ１について詳細に説明する。但し、以下に説明する構成は、本発明の一例に過ぎず、本発明は下記の実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。

本実施形態のＤＣ／ＤＣコンバータ１は、図１に示すように、変換回路２と、トランスＴ１と、出力回路３と、制御回路４と、クランプ回路５とを備えている。ＤＣ／ＤＣコンバータ１の第１入力点１１及び第２入力点１２には、直流電源ＤＣ１が電気的に接続されている。以下、第１入力点１１及び第２入力点１２の間に印加される電圧（すなわち、直流電源ＤＣ１の電源電圧）を「入力電圧Ｖ１」と称する。また、ＤＣ／ＤＣコンバータ１の第１出力点１３及び第２出力点１４には、負荷が電気的に接続される。以下、第１出力点１３及び第２出力点１４の間に印加される電圧を「出力電圧Ｖ２」と称する。

ＤＣ／ＤＣコンバータ１の第１入力点１１及び第２入力点１２の間には、２つのコンデンサＣ１，Ｃ２の直列回路が電気的に接続されている。コンデンサＣ１，Ｃ２の回路定数（キャパシタンス）は同値である。また、ＤＣ／ＤＣコンバータ１の第１出力点１３及び第２出力点１４の間には、２つのコンデンサＣ４，Ｃ５の直列回路が電気的に接続されている。コンデンサＣ４，Ｃ５の回路定数（キャパシタンス）は同値である。そして、コンデンサＣ１，Ｃ２の接続点と、コンデンサＣ４，Ｃ５の接続点とは、それぞれＤＣ／ＤＣコンバータ１を収納する筐体（図示せず）に電気的に接続されている（すなわち、基準電位点１５（回路グランド）に接地されている）。このため、基準電位点１５の電位を零とし、入力電圧Ｖ１をＥ１〔Ｖ〕と仮定すると、第１入力点１１の電位はＥ１／２〔Ｖ〕、第２入力点１２の電位は−Ｅ１／２〔Ｖ〕で表される。また、出力電圧Ｖ２をＥ２〔Ｖ〕と仮定すると、第１出力点１３の電位はＥ２／２〔Ｖ〕、第２出力点１４の電位は−Ｅ２／２〔Ｖ〕で表される。

変換回路２は、第１スイッチ素子Ｑ１と、第２スイッチ素子Ｑ２と、第３スイッチ素子Ｑ３と、第４スイッチ素子Ｑ４とで構成されるフルブリッジ・インバータである。本実施形態のＤＣ／ＤＣコンバータ１では、スイッチ素子Ｑ１〜Ｑ４は、それぞれＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）である。なお、スイッチ素子Ｑ１〜Ｑ４は、それぞれバイポーラトランジスタやＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等の他の半導体スイッチ素子で構成されていてもよい。

変換回路２では、第１スイッチ素子Ｑ１及び第２スイッチ素子Ｑ２の直列回路と、第３スイッチ素子Ｑ３及び第４スイッチ素子Ｑ４の直列回路とが並列に電気的に接続されている。スイッチ素子Ｑ１，Ｑ３のコレクタは、高電位側の第１入力点１１に電気的に接続されている。また、スイッチ素子Ｑ２，Ｑ４のエミッタは、低電位側の第２入力点１２に電気的に接続されている。そして、第１スイッチ素子Ｑ１のエミッタ及び第２スイッチ素子Ｑ２のコレクタの接続点と、第３スイッチ素子Ｑ３のエミッタ及び第４スイッチ素子Ｑ４のコレクタの接続点とが、変換回路２の一対の出力点となっている。

スイッチ素子Ｑ１〜Ｑ４のコレクタ−エミッタ間には、それぞれボディダイオードＤ１１〜Ｄ１４が存在する。ここでは、ＩＧＢＴに内蔵されたリカバリダイオードを「ボディダイオード」と称している。また、スイッチ素子Ｑ１〜Ｑ４のコレクタ−エミッタ間には、それぞれ寄生容量Ｃ１１〜Ｃ１４が存在する。

トランスＴ１は、一次巻線Ｔ１１と、二次巻線Ｔ１２とで構成されており、一次巻線Ｔ１と二次巻線Ｔ１２とは互いに電気的に絶縁されている。一次巻線Ｔ１１は、変換回路２の一対の出力点に電気的に接続されている。二次巻線Ｔ１２は、出力回路３の一対の入力点に電気的に接続されている。一次巻線Ｔ１１と二次巻線Ｔ１２との巻数比は、入力電圧Ｖ１の範囲と、負荷に供給すべき出力電圧Ｖ２の範囲とに応じて適宜設定される。また、トランスＴ１には、漏れインダクタンスが存在している。図１において、一次巻線Ｔ１１に直列に電気的に接続されているインダクタＬ１は、トランスＴ１の漏れインダクタンスを示している。なお、インダクタＬ１は、トランスＴ１の漏れインダクタンスに限定されず、一部品として別途設けられていてもよい。また、以下の説明では、単に「一次巻線Ｔ１１」と称する場合は、「一次巻線Ｔ１１及びインダクタＬ１」を意味する。

なお、トランスＴ１の一次巻線Ｔ１１と二次巻線Ｔ１２との間には、図１に示すように、寄生容量ＣＰ１，ＣＰ２が存在する。また、以下では、一次巻線Ｔ１１に流れる電流を「一次側電流Ｉ１」、一次巻線Ｔ１１に印加される電圧を「一次側電圧Ｖ１１」、二次巻線Ｔ１２に誘導される電圧を「二次側電圧Ｖ１２」と称する。なお、一次側電圧Ｖ１１は、クランプ回路５の両端電圧でもある。

出力回路３は、整流回路３１と、平滑回路３２とで構成されている。整流回路３１は、第１ダイオードＤ１と、第２ダイオードＤ２とで構成されている。第１ダイオードＤ１は、そのアノードが二次巻線Ｔ１２の第１端に電気的に接続され、カソードが後述するインダクタＬ２の一端に電気的に接続されている。第２ダイオードＤ２は、そのアノードが二次巻線Ｔ１２の第２端に電気的に接続され、カソードがインダクタＬ２の一端に電気的に接続されている。整流回路３１の一対の出力点のうちの第１出力点には、インダクタＬ２の一端が電気的に接続されている。また、整流回路３１の一対の出力点のうちの第２出力点には、二次巻線Ｔ１２の中間タップＴ１２１が電気的に接続されている。整流回路３１は、二次巻線Ｔ１２の第１端と中間タップＴ１２１との間に誘導された交流電圧と、二次巻線Ｔ１２の第２端と中間タップＴ１２１との間に誘導された交流電圧とを、それぞれ脈流電圧に変換して出力する。

平滑回路３２は、インダクタＬ２と、コンデンサＣ３とで構成されている。インダクタＬ２は、整流回路３１の高電位側の出力点と第１出力点１３との間に電気的に接続されている。コンデンサＣ３は、第１出力点１３及び第２出力点１４の間に電気的に接続されている。平滑回路３２は、整流回路３１から出力される脈流電圧を平滑化し、直流電圧を出力する。つまり、出力回路３は、トランスＴ１の二次巻線Ｔ１２に電気的に接続されて、二次巻線Ｔ１２に誘導された交流電圧を直流電圧（出力電圧Ｖ２）に変換して出力する。なお、出力回路３は、直列共振回路と整流回路３１とで構成されていてもよいし、電流制限素子と整流回路３１とで構成されていてもよい。

制御回路４は、例えばマイコン（マイクロコンピュータ）を主構成としており、メモリ（図示せず）に記憶されているプログラムを実行することにより各種処理を実行する。プログラムは、電気通信回線を通して提供されてもよく、記憶媒体に記憶されて提供されてもよい。制御回路４は、第１スイッチ素子Ｑ１に第１駆動信号Ｇ１、第２スイッチ素子Ｑ２に第２駆動信号Ｇ２、第３スイッチ素子Ｑ３に第３駆動信号Ｇ３、第４スイッチ素子Ｑ４に第４駆動信号Ｇ４を与える。駆動信号Ｇ１〜Ｇ４は、何れもＰＷＭ（Pulse Width Modulation）信号である。また、制御回路４は、後述するクランプ回路５の第１スイッチＱＣ１に第５駆動信号Ｇ５、第２スイッチＱＣ２に第６駆動信号Ｇ６を与え、スイッチＱＣ１，ＱＣ２のオン／オフを切り替えることで、クランプ回路５を制御する。

クランプ回路５は、第１スイッチＱＣ１及び第２スイッチＱＣ２の直列回路で構成されている。本実施形態のＤＣ／ＤＣコンバータ１では、スイッチＱＣ１，ＱＣ２は、それぞれＩＧＢＴである。なお、スイッチＱＣ１，ＱＣ２は、それぞれバイポーラトランジスタやＭＯＳＦＥＴ等の他の半導体スイッチ素子で構成されていてもよい。第１スイッチＱＣ１のコレクタは、変換回路２の一対の出力点の第１点に電気的に接続され、且つ一次巻線Ｔ１１の第１端に電気的に接続されている。第２スイッチＱＣ２のコレクタは、変換回路２の一対の出力点の第２点に電気的に接続され、且つ一次巻線Ｔ１１の第２端に電気的に接続されている。また、第１スイッチＱＣ１のエミッタと、第２スイッチＱＣ２のエミッタとが電気的に接続されている。

スイッチＱＣ１，ＱＣ２のコレクタ−エミッタ間には、それぞれボディダイオードＤ２１，Ｄ２２が存在する。ここでは、ＩＧＢＴに内蔵されたリカバリダイオードを「ボディダイオード」と称している。また、スイッチＱＣ１，ＱＣ２のコレクタ−エミッタ間には、それぞれ寄生容量Ｃ２１，Ｃ２２が存在する。ボディダイオードＤ２１，Ｄ２２は、アノードがスイッチＱＣ１，ＱＣ２のエミッタにそれぞれ電気的に接続され、カソードがスイッチＱＣ１，ＱＣ２のコレクタにそれぞれ電気的に接続されている。

クランプ回路５は、スイッチＱＣ１，ＱＣ２のオン／オフに応じて、一次巻線Ｔ１１と共に一次側電流Ｉ１の流れる閉回路を形成する。そして、スイッチＱＣ１，ＱＣ２は、この閉回路を開閉するスイッチである。

以下、本実施形態のＤＣ／ＤＣコンバータ１の動作について説明する。本実施形態のＤＣ／ＤＣコンバータ１では、制御回路４は、以下の表１に示す第１モード〜第８モードを順に繰り返す第１制御を実行することで、変換回路２及びクランプ回路５を制御する。表１は、各モードにおけるスイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２の状態と、一次側電圧Ｖ１１とを示している。また、スイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２のモード毎のオン／オフのタイミング、及び一次側電圧Ｖ１１の波形を図２に示す。

以下、各モードについて図３Ａ〜図３Ｄ，図４Ａ〜図４Ｄを用いて具体的に説明する。図３Ａ〜図３Ｄ，図４Ａ〜図４Ｄにおいて、丸印で囲っているスイッチ素子（又はスイッチ）はオン状態を示し、丸印で囲っていないスイッチ素子（又はスイッチ）はオフ状態を示す。また、図３Ａ〜図３Ｄ，図４Ａ〜図４Ｄにおいて、点線の矢印は電流経路を示す。なお、図３Ａ〜図３Ｄ，図４Ａ〜図４Ｄでは、コンデンサＣ１，Ｃ２の図示を省略している。

第１モードでは、図３Ａに示すように、スイッチ素子Ｑ１，Ｑ４がオン状態にありスイッチ素子Ｑ２，Ｑ３及びスイッチＱＣ１，ＱＣ２はオフ状態にある。このモードでは、直流電源ＤＣ１、第１スイッチ素子Ｑ１、一次巻線Ｔ１１、第４スイッチ素子Ｑ４、直流電源ＤＣ１を順に通る経路で一次側電流Ｉ１が流れる。また、このモードでは、直流電源ＤＣ１の電源電圧が印加されることで、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積される。

第１モードから第２モードに移行すると、図３Ｂに示すように、スイッチ素子Ｑ１，Ｑ４がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積されているので、一次巻線Ｔ１１、ボディダイオードＤ１３、直流電源ＤＣ１、ボディダイオードＤ１２、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れ続ける。

第２モードから第３モードに移行すると、図３Ｃに示すように、第２スイッチＱＣ２がオンに切り替わる。このモードでは、一次巻線Ｔ１１、第２スイッチＱＣ２、ボディダイオードＤ２１、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れる。つまり、このモードでは、一次巻線Ｔ１１及びクランプ回路５から形成される閉回路に一次側電流Ｉ１が流れるので、漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギが維持される。

第３モードから第４モードに移行すると、図３Ｄに示すように、第２スイッチＱＣ２がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギが残っているので、一次巻線Ｔ１１、ボディダイオードＤ１３、直流電源ＤＣ１、ボディダイオードＤ１２、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れる。このとき、一次側電圧Ｖ１１が−Ｅ１〔Ｖ〕になり、スイッチ素子Ｑ２，Ｑ３のボディダイオードＤ１２，Ｄ１３が導通するため、スイッチ素子Ｑ２，Ｑ３に印加される電圧は、ほぼ零となる。

第４モードから第５モードに移行すると、図４Ａに示すように、スイッチ素子Ｑ２，Ｑ３がオンに切り替わる。ここで、第４モードにおいて、スイッチ素子Ｑ２，Ｑ３に印加される電圧がほぼ零となっているため、スイッチ素子Ｑ２，Ｑ３は、ソフトスイッチング（Zero Volt Switching：ＺＶＳ）によりオンに切り替わる。このモードでは、直流電源ＤＣ１、第３スイッチ素子Ｑ３、一次巻線Ｔ１１、第２スイッチ素子Ｑ２、直流電源ＤＣ１を順に通る経路で一次側電流Ｉ１が流れる。つまり、第５モードでは、第１モードとは反対の向きに一次側電流Ｉ１が流れる。また、このモードでは、直流電源ＤＣ１の電源電圧が印加されることで、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積される。

第５モードから第６モードに移行すると、図４Ｂに示すように、スイッチ素子Ｑ２，Ｑ３がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積されているので、一次巻線Ｔ１１、ボディダイオードＤ１１、直流電源ＤＣ１、ボディダイオードＤ１４、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れ続ける。

第６モードから第７モードに移行すると、図４Ｃに示すように、第１スイッチＱＣ１がオンに切り替わる。このモードでは、一次巻線Ｔ１１、第１スイッチＱＣ１、ボディダイオードＤ２２、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れる。つまり、このモードでは、一次巻線Ｔ１１及びクランプ回路５から形成される閉回路に一次側電流Ｉ１が流れるので、漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギが維持される。

第７モードから第８モードに移行すると、図４Ｄに示すように、第１スイッチＱＣ１がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギが残っているので、一次巻線Ｔ１１、ボディダイオードＤ１１、直流電源ＤＣ１、ボディダイオードＤ１４、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れる。このとき、一次側電圧Ｖ１１がＥ１〔Ｖ〕になり、スイッチ素子Ｑ１，Ｑ４のボディダイオードＤ１１，Ｄ１４が導通するため、スイッチ素子Ｑ１，Ｑ４に印加される電圧は、ほぼ零となる。

第８モードから第１モードに移行すると、図３Ａに示すように、スイッチ素子Ｑ１，Ｑ４がオンに切り替わる。ここで、第８モードにおいて、スイッチ素子Ｑ１，Ｑ４に印加される電圧がほぼ零となっているため、スイッチ素子Ｑ１，Ｑ４は、ソフトスイッチング（Zero Volt Switching：ＺＶＳ）によりオンに切り替わる。以下、制御回路４は、第１モード〜第８モードを繰り返し実行する。

第１制御において、第１モード及び第５モードは、変換回路２の出力電圧（一次側電圧Ｖ１１）の極性を反転させる反転制御に相当する。また、第３モード及び第７モードは、トランスＴ１の漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギを維持するために、一次巻線Ｔ１１及びクランプ回路５から形成される閉回路に一次側電流Ｉ１を流す第１還流制御に相当する。言い換えれば、第１還流制御は、閉回路上にあるインダクタンス成分（インダクタＬ１）に蓄積されたエネルギを維持するために、閉回路に一次側電流Ｉ１を流す制御である。また、第４モード及び第８モードは、第１還流制御の後に一次側電流を変換回路２に流す第２還流制御に相当する。

上記のように制御回路４が第１制御を実行することで、一次側電圧Ｖ１１は図２に示す波形となる。そして、制御回路４は、スイッチ素子Ｑ１，Ｑ４に与える駆動信号Ｇ１，Ｇ４と、スイッチ素子Ｑ２，Ｑ３に与える駆動信号Ｇ２，Ｇ３のデューティ比を変化させることで、出力電圧Ｖ２が所望の直流電圧となるように制御する。

ここで、位相シフト制御方式のＤＣ／ＤＣコンバータ１００を本実施形態のＤＣ／ＤＣコンバータ１の比較例として説明する。このＤＣ／ＤＣコンバータ１００は、図５に示すように、クランプ回路５を備えていない点と、制御回路４００が変換回路２を位相シフト制御する点とで、本実施形態のＤＣ／ＤＣコンバータ１と相違している。制御回路４００は、駆動信号Ｇ１，Ｇ２の位相に対して駆動信号Ｇ３，Ｇ４の位相を変化させる位相シフト制御を実行することで、出力電圧Ｖ２が所望の直流電圧となるように制御する。

このＤＣ／ＤＣコンバータ１００では、制御回路４００が変換回路２を位相シフト制御することで、図６Ａ〜図６Ｃに示す３つのモードを取り得る。図６Ａに示すモードでは、スイッチ素子Ｑ１，Ｑ４がオン状態であり、スイッチ素子Ｑ２，Ｑ３はオフ状態である。このモードでは、直流電源ＤＣ１、第１スイッチ素子Ｑ１、一次巻線Ｔ１１、第４スイッチ素子Ｑ４、直流電源ＤＣ１を順に通る経路で一次側電流Ｉ１が流れる。また、このモードでは、直流電源ＤＣ１の電源電圧が印加されることで、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積される。

次に、図６Ａに示すモードから図６Ｂに示すモードに移行すると、第１スイッチ素子Ｑ１がオフに切り替わり、第４スイッチ素子Ｑ４がオンに切り替わる。このモードに移行する際に、第２スイッチ素子Ｑ２は、ボディダイオードＤ１２が導通した後にオンに切り替わる。このため、第２スイッチ素子Ｑ２は、ソフトスイッチングによりオンに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）のエネルギを維持するために、一次巻線Ｔ１１、第４スイッチ素子Ｑ４、第２スイッチ素子Ｑ２、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１を流す。

次に、図６Ｂに示すモードから図６Ｃに示すモードに移行すると、第４スイッチ素子Ｑ４がオフに切り替わり、第３スイッチ素子Ｑ３がオンに切り替わる。このモードに移行する際に、第３スイッチ素子Ｑ３は、ボディダイオードＤ１３が導通した後にオンに切り替わる。このため、第３スイッチ素子Ｑ３は、ソフトスイッチングによりオンに切り替わる。

ここで、図５に示すように、一次巻線Ｔ１１の第１端と電気的に接続される第１ラインと、基準電位点１５との間には寄生容量Ｃ１００が存在する。同様に、一次巻線Ｔ１２の第２端と電気的に接続される第２ラインと、基準電位点１５との間には寄生容量Ｃ１０１が存在する。これら寄生容量Ｃ１００，Ｃ１０１の接続点を、以下、「共通電位点１６」と称する。

この共通電位点１６の電位は、図６Ａに示すようにスイッチ素子Ｑ１，Ｑ４がオンの場合、第１入力点１１の電位と第２入力点１２の電位との中間電位となる。また、図６Ｃに示すようにスイッチ素子Ｑ２，Ｑ３がオンとなる場合も、共通電位点１６の電位は、第１入力点１１の電位と第２入力点１２の電位との中間電位となる。一方、図６Ｂに示すようにスイッチ素子Ｑ２，Ｑ４がオンの場合、共通電位点１６の電位は、第２入力点１２の電位となる。また、図示しないが、位相シフト制御の過程においてスイッチ素子Ｑ１，Ｑ３がオンとなる場合、共通電位点１６の電位は、第１入力点１１の電位となる。つまり、制御回路４００が位相シフト制御を実行することで、共通電位点１６の電位が変動する。

上述のように、比較例のＤＣ／ＤＣコンバータ１００では、変換回路２を構成するスイッチ素子Ｑ１〜Ｑ４をソフトスイッチングによりオンに切り替えることが可能である。しかしながら、このＤＣ／ＤＣコンバータ１００では、上述のように、共通電位点１６の電位が変動することにより、基準電位点１５と共通電位点１６との間の電圧（すなわち、入力側のコモンモード（同相）電圧）が変動するという問題がある。そして、このＤＣ／ＤＣコンバータ１００では、入力側のコモンモード電圧の変動がノイズ源Ｎ１となり、トランスＴ１の寄生容量ＣＰ１，ＣＰ２等を介して、図５に示す４つの経路ＲＴ１〜ＲＴ４でノイズ電流が流れる虞がある。

ここで、変換回路２のスイッチ素子Ｑ１〜Ｑ４をソフトスイッチングによりオンに切り替えるには、次にオンに切り替えるスイッチ素子Ｑ１〜Ｑ４のボディダイオードＤ１１〜Ｄ１４に電流を流して導通させる必要がある。そして、ノイズ電流が流れないようにするには、ソフトスイッチングを行うまでの間、共通電位点１６の電位が変動しないように漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギを維持しなければならないという問題がある。

そこで、本実施形態のＤＣ／ＤＣコンバータ１は、クランプ回路５を備えることで上記の問題を解決している。つまり、本実施形態のＤＣ／ＤＣコンバータ１は、一次巻線Ｔ１１及びクランプ回路５から形成される閉回路に一次側電流Ｉ１を流すことで、トランスＴ１の漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギを維持している。このため、本実施形態のＤＣ／ＤＣコンバータ１は、共通電位点１６の電位が変動しないように、漏れインダクタンス（Ｌ１）に蓄積されたエネルギを維持することができる。したがって、本実施形態のＤＣ／ＤＣコンバータ１では、位相シフト制御方式を採用することなく、変換回路２を構成するスイッチ素子Ｑ１〜Ｑ４のソフトスイッチングによりオンに切り替えることが可能である。

上述のように、本実施形態のＤＣ／ＤＣコンバータ１は、一次巻線Ｔ１１と共に閉回路を形成するクランプ回路５を備えている。このため、本実施形態のＤＣ／ＤＣコンバータ１は、位相シフト制御方式を採用することなく、変換回路２を構成するスイッチ素子Ｑ１〜Ｑ４がオンに切り替わる際のスイッチング損失の低減を図ることができる。また、本実施形態のＤＣ／ＤＣコンバータ１は、クランプ回路５を備えることで、共通電位点１６の電位を変動させることなく、トランスＴ１の漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギを維持する。つまり、本実施形態のＤＣ／ＤＣコンバータ１は、比較例のＤＣ／ＤＣコンバータ１００と比較して、変換回路２の入力側のコモンモード電圧の安定化を図ることができる。その結果、本実施形態のＤＣ／ＤＣコンバータ１は、変換回路２の入力側のコモンモード電圧の変動が抑制され、ノイズ電流が流れ難いという利点がある。

また、本実施形態のＤＣ／ＤＣコンバータ１は、コンデンサＣ１，Ｃ２の直列回路と、コンデンサＣ４，Ｃ５の直列回路とを備えており、コンデンサＣ１，Ｃ２の接続点と、コンデンサＣ４，Ｃ５の接続点とを回路グランドに電気的に接続している。つまり、本実施形態のＤＣ／ＤＣコンバータ１では、変換回路２の入力電圧Ｖ１の中間電位点と、出力回路３の出力電圧Ｖ２の中間電位点とは、共通する回路グランドに電気的に接続されている。したがって、本実施形態のＤＣ／ＤＣコンバータ１は、コモンモードノイズの基準電位点１５（回路グランド）への流出を低減させることができる。なお、当該構成を採用するか否かは任意である。

ところで、本実施形態のＤＣ／ＤＣコンバータ１では、例えば第６モードから第７モードを経由して第８モードに移行する際に、クランプ回路５の第１スイッチＱＣ１は、短期間でオン／オフを切り替えられる。この場合、クランプ回路５の消費電力ＰＬ１が増大する虞がある。以下、この点について図７Ａ，図７Ｂを用いて説明する。なお、以下の説明では、クランプ回路５を流れる電流を「クランプ電流ＩＣ１」、クランプ回路５に印加される電圧を「クランプ電圧ＶＣ１」と称する。

すなわち、図７Ｂに示すように、第１スイッチＱＣ１がターンオフする際に、クランプ電圧ＶＣ１が零電圧に達する前に第１スイッチＱＣ１がターンオフする場合がある。この場合、クランプ電流ＩＣ１及びクランプ電圧ＶＣ１の両方が大きくなり、消費電力ＰＬ１が増大する場合がある。

そこで、本実施形態のＤＣ／ＤＣコンバータ１では、クランプ回路５は、図８Ａに示すように、クランプ電流ＩＣ１を検知する電流検知回路５１と、クランプ電圧ＶＣ１を検知する電圧検知回路５２とを備えていてもよい。そして、制御回路４は、電流検知回路５１及び電圧検知回路５２の検知結果に基づいて、第１スイッチＱＣ１をソフトスイッチングしてもよい。

図８Ｂに示す例では、制御回路４は、電圧検知回路５２で検知されたクランプ電圧ＶＣ１が零電圧に達すると、第１スイッチＱＣ１をオフに切り替えている。このため、クランプ電圧ＶＣ１が非常に小さくなることから、クランプ回路５の消費電力ＰＬ１を低減することができる。また、制御回路４は、電流検知回路５１で検知されたクランプ電流ＩＣ１が零電流に達すると、第１スイッチＱＣ１をオンに切り替えてもよい。この場合でも、クランプ電流ＩＣ１が非常に小さくなることから、クランプ回路５の消費電力ＰＬ１を低減することができる。

（実施形態２）
以下、本発明の実施形態２に係るＤＣ／ＤＣコンバータ１について説明する。なお、本実施形態のＤＣ／ＤＣコンバータ１において、実施形態１のＤＣ／ＤＣコンバータ１と共通する構成要素については適宜説明を省略する。本実施形態のＤＣ／ＤＣコンバータ１では、制御回路４は、以下の表２に示す第１モード〜第６モードを順に繰り返す第２制御を実行することで、変換回路２及びクランプ回路５を制御する。表２は、各モードにおけるスイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２の状態と、一次側電圧Ｖ１１とを示している。また、スイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２のモード毎のオン／オフのタイミング、及び一次側電圧Ｖ１１の波形を図９に示す。

以下、各モードについて図１０Ａ〜図１０Ｃ，図１１Ａ〜図１１Ｃを用いて具体的に説明する。図１０Ａ〜図１０Ｃ，図１１Ａ〜図１１Ｃにおいて、丸印で囲っているスイッチ素子（又はスイッチ）はオン状態を示し、丸印で囲っていないスイッチ素子（又はスイッチ）はオフ状態を示す。また、図１０Ａ〜図１０Ｃ，図１１Ａ〜図１１Ｃにおいて、点線の矢印は電流経路を示す。なお、図１０Ａ〜図１０Ｃ，図１１Ａ〜図１１Ｃでは、コンデンサＣ１，Ｃ２の図示を省略している。

第１モードでは、図１０Ａに示すように、スイッチ素子Ｑ１，Ｑ４及び第２スイッチＱＣ２がオン状態にあり、スイッチ素子Ｑ２，Ｑ３及び第１スイッチＱＣ１はオフ状態にある。このモードでは、直流電源ＤＣ１、第１スイッチ素子Ｑ１、一次巻線Ｔ１１、第４スイッチ素子Ｑ４、直流電源ＤＣ１を順に通る経路で一次側電流Ｉ１が流れる。また、このモードでは、直流電源ＤＣ１の電源電圧が印加されることで、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積される。

第１モードから第２モードに移行すると、図１０Ｂに示すように、スイッチ素子Ｑ１，Ｑ４がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積されているので、一次巻線Ｔ１１、第２スイッチＱＣ２、ボディダイオードＤ２１、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れ続ける。つまり、このモードでは、一次巻線Ｔ１１及びクランプ回路５から形成される閉回路に一次側電流Ｉ１が流れるので、漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギが維持される。

第２モードから第３モードに移行すると、図１０Ｃに示すように、第２スイッチＱＣ２がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギが残っているので、一次巻線Ｔ１１、ボディダイオードＤ１３、直流電源ＤＣ１、ボディダイオードＤ１２、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れる。このとき、一次側電圧Ｖ１１が−Ｅ１〔Ｖ〕になり、スイッチ素子Ｑ２，Ｑ３のボディダイオードＤ１２，Ｄ１３が導通するため、スイッチ素子Ｑ２，Ｑ３に印加される電圧は、ほぼ零となる。

第３モードから第４モードに移行すると、図１１Ａに示すように、スイッチ素子Ｑ２，Ｑ３及び第１スイッチＱＣ１がオンに切り替わる。ここで、第３モードにおいて、スイッチ素子Ｑ２，Ｑ３に印加される電圧がほぼ零となっているため、スイッチ素子Ｑ２，Ｑ３は、ソフトスイッチング（Zero Volt Switching：ＺＶＳ）によりオンに切り替わる。このモードでは、直流電源ＤＣ１、第３スイッチ素子Ｑ３、一次巻線Ｔ１１、第２スイッチ素子Ｑ２、直流電源ＤＣ１を順に通る経路で一次側電流Ｉ１が流れる。つまり、第４モードでは、第１モードとは反対の向きに一次側電流Ｉ１が流れる。また、このモードでは、直流電源ＤＣ１の電源電圧が印加されることで、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積される。

第４モードから第５モードに移行すると、図１１Ｂに示すように、スイッチ素子Ｑ２，Ｑ３がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積されているので、一次巻線Ｔ１１、第１スイッチＱＣ１、ボディダイオードＤ２２、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れ続ける。つまり、このモードでは、一次巻線Ｔ１１及びクランプ回路５から形成される閉回路に一次側電流Ｉ１が流れるので、漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギが維持される。

第５モードから第６モードに移行すると、図１１Ｃに示すように、第１スイッチＱＣ１がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギが残っているので、一次巻線Ｔ１１、ボディダイオードＤ１１、直流電源ＤＣ１、ボディダイオードＤ１４、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れる。このとき、一次側電圧Ｖ１１がＥ１〔Ｖ〕になり、スイッチ素子Ｑ１，Ｑ４のボディダイオードＤ１１，Ｄ１４が導通するため、スイッチ素子Ｑ１，Ｑ４に印加される電圧は、ほぼ零となる。

第６モードから第１モードに移行すると、図１０Ａに示すように、スイッチ素子Ｑ１，Ｑ４がオンに切り替わる。ここで、第６モードにおいて、スイッチ素子Ｑ１，Ｑ４に印加される電圧がほぼ零となっているため、スイッチ素子Ｑ１，Ｑ４は、ソフトスイッチング（ここでは、Zero Volt Switching：ＺＶＳ）によりオンに切り替わる。以下、制御回路４は、第１モード〜第６モードを繰り返し実行する。

第２制御において、第１モード及び第４モードは、反転制御に相当する。また、第２モード及び第５モードは第１還流制御に相当し、第３モード及び第６モードは、第２還流制御に相当する。

上記のように制御回路４が第２制御を実行することで、一次側電圧Ｖ１１は図９に示す波形となる。つまり、第２制御では、第１制御における第２モード、第６モードに相当する制御を省いている。言い換えれば、第２制御において、制御回路４は、反転制御を実行し、且つ反転制御を実行してから次回の反転制御を実行するまでの間に、第１還流制御と、第２還流制御とを実行している。

このため、本実施形態のＤＣ／ＤＣコンバータ１では、第１モードから第２モードに移行する際、及び第４モードから第５モードに移行する際に、一次側電圧Ｖ１１の極性が反転することがない。つまり、本実施形態のＤＣ／ＤＣコンバータ１では、第１モードから第２モードに移行する際、及び第４モードから第５モードに移行する際に、ボディダイオードＤ１１〜Ｄ１４へ一次側電流Ｉ１を流さない。このため、本実施形態のＤＣ／ＤＣコンバータ１は、ボディダイオードＤ１１〜Ｄ１４が順方向状態から逆阻止状態に移行する際のリカバリー損失が生じないという利点がある。また、本実施形態のＤＣ／ＤＣコンバータ１は、第１モードから第２モードに移行する際、及び第３モードから第４モードに移行する際に、スイッチＱＣ１，ＱＣ２をオフからオンに切り替える必要がないので、スイッチング損失を低減することができる。

（実施形態３）
以下、本発明の実施形態３に係るＤＣ／ＤＣコンバータ１について説明する。なお、本実施形態のＤＣ／ＤＣコンバータ１において、実施形態１のＤＣ／ＤＣコンバータ１と共通する構成要素については適宜説明を省略する。本実施形態のＤＣ／ＤＣコンバータ１では、制御回路４は、以下の表３に示す第１モード〜第６モードを順に繰り返す第３制御を実行することで、変換回路２及びクランプ回路５を制御する。表３は、各モードにおけるスイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２の状態と、一次側電圧Ｖ１１とを示している。また、スイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２のモード毎のオン／オフのタイミング、及び一次側電圧Ｖ１１の波形を図１２に示す。

以下、各モードについて図１３Ａ〜図１３Ｄ，図１４Ａ〜図１４Ｄを用いて具体的に説明する。但し、第１モード（図１３Ａ参照）、第３モード（図１３Ｄ参照）、第４モード（図１４Ａ参照）、第６モード（図１４Ｄ参照）については、第２制御と同じであるので、ここでは説明を省略する。図１３Ａ〜図１３Ｄ，図１４Ａ〜図１４Ｄにおいて、丸印で囲っているスイッチ素子（又はスイッチ）はオン状態を示し、丸印で囲っていないスイッチ素子（又はスイッチ）はオフ状態を示す。また、図１３Ａ〜図１３Ｄ，図１４Ａ〜図１４Ｄにおいて、点線の矢印は電流経路を示す。なお、図１３Ａ〜図１３Ｄ，図１４Ａ〜図１４Ｄでは、コンデンサＣ１，Ｃ２の図示を省略している。

第１モードから第２−１モードに移行すると、図１３Ｂに示すように、スイッチ素子Ｑ１，Ｑ４がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積されているので、一次巻線Ｔ１１、第２スイッチＱＣ２、ボディダイオードＤ２１、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れ続ける。つまり、このモードでは、ボディダイオードＤ２１に一次側電流Ｉ１が流れているので、ボディダイオードＤ２１において順方向電圧と順方向電流との積で表される損失が発生する。

第２−１モードから第２−２モードに移行すると、図１３Ｃに示すように、第１スイッチＱＣ１がオンに切り替わる。このため、このモードでは、一次巻線Ｔ１１、第２スイッチＱＣ２、第１スイッチＱＣ１、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れ続ける。つまり、このモードでは、クランプ回路５を同期整流させることで、ボディダイオードＤ２１での損失を低減している。

第４モードから第５−１モードに移行すると、図１４Ｂに示すように、スイッチ素子Ｑ２，Ｑ３がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）にエネルギが蓄積されているので、一次巻線Ｔ１１、第１スイッチＱＣ１、ボディダイオードＤ２２、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れ続ける。つまり、このモードでは、ボディダイオードＤ２２に一次側電流Ｉ１が流れているので、ボディダイオードＤ２２において順方向電圧と順方向電流との積で表される損失が発生する。

第５−２モードから第６モードに移行すると、図１４Ｃに示すように、第２スイッチＱＣ２がオンに切り替わる。このため、このモードでは、一次巻線Ｔ１１、第１スイッチＱＣ１、第２スイッチＱＣ２、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れ続ける。つまり、このモードでは、クランプ回路５を同期整流させることで、ボディダイオードＤ２２での損失を低減している。

第３制御において、第１モード及び第４モードは、反転制御に相当する。また、第２−１モード及び第２−２モード、並びに第５−１モード及び第５−２モードは、第１還流制御に相当する。また、第３−１モード及び第３−２モード、並びに第６−１モード及び第６−２モードは、第２還流制御に相当する。

上述のように、本実施形態のＤＣ／ＤＣコンバータ１では、制御回路４は、第１還流制御において、クランプ回路５を同期整流させている。言い換えれば、第３制御において、制御回路４は、閉回路を閉成する際に、２つのスイッチＱＣ１，ＱＣ２を同期整流させている。このため、本実施形態のＤＣ／ＤＣコンバータ１は、クランプ回路５を構成するスイッチＱＣ１，ＱＣ２のボディダイオードＤ２１，Ｄ２２での損失を低減することができる。なお、第２−１モードの期間は、ボディダイオードＤ２１での損失を小さくするために、第２−２モードの期間よりも短くするのが好ましい。同様に、第５−１モードの期間は、ボディダイオードＤ２２での損失を小さくするために、第５−２モードの期間よりも短くするのが好ましい。

ところで、第３制御では、第２−２モードから第３モードに移行する際、及び第５−２モードから第６モードに移行する際に、第１スイッチＱＣ１及び第２スイッチＱＣ２の両方をオフに切り替えているが、他の制御であってもよい。すなわち、制御回路４は、以下の表４に示す第１モード〜第６モードを順に繰り返す第４制御を実行することで、変換回路２及びクランプ回路５を制御してもよい。表４は、各モードにおけるスイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２の状態と、一次側電圧Ｖ１１とを示している。また、スイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２のモード毎のオン／オフのタイミング、及び一次側電圧Ｖ１１の波形を図１５に示す。

以下、各モードについて図１６Ａ〜図１６Ｄ，図１７Ａ〜図１７Ｄを用いて具体的に説明する。但し、第１モード（図１６Ａ参照）、第２−１モード（図１６Ｂ参照）、第２−２モード（図１６Ｃ参照）については、第３制御と同じであるので、ここでは説明を省略する。同様に、第４モード（図１７Ａ参照）、第５−１モード（図１７Ｂ参照）、第５−２モード（図１７Ｃ参照）についても、第３制御と同じであるので、ここでは説明を省略する。

図１６Ａ〜図１６Ｄ，図１７Ａ〜図１７Ｄにおいて、丸印で囲っているスイッチ素子（又はスイッチ）はオン状態を示し、丸印で囲っていないスイッチ素子（又はスイッチ）はオフ状態を示す。また、図１６Ａ〜図１６Ｄ，図１７Ａ〜図１７Ｄにおいて、点線の矢印は電流経路を示す。なお、図１６Ａ〜図１６Ｄ，図１７Ａ〜図１７Ｄでは、コンデンサＣ１，Ｃ２の図示を省略している。

第２−２モードから第３モードに移行すると、図１６Ｄに示すように、第２スイッチＱＣ２がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギが残っているので、一次巻線Ｔ１１、ボディダイオードＤ１３、直流電源ＤＣ１、ボディダイオードＤ１２、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れる。このとき、一次側電圧Ｖ１１が−Ｅ１〔Ｖ〕になり、スイッチ素子Ｑ２，Ｑ３のボディダイオードＤ１２，Ｄ１３が導通するため、スイッチ素子Ｑ２，Ｑ３に印加される電圧は、ほぼ零となる。

第５−２モードから第６モードに移行すると、図１７Ｄに示すように、第１スイッチＱＣ１がオフに切り替わる。このモードでは、漏れインダクタンス（インダクタＬ１）に蓄積されたエネルギが残っているので、一次巻線Ｔ１１、ボディダイオードＤ１１、直流電源ＤＣ１、ボディダイオードＤ１４、一次巻線Ｔ１１を順に通る経路で一次側電流Ｉ１が流れる。このとき、一次側電圧Ｖ１がＥ１〔Ｖ〕になり、スイッチ素子Ｑ１，Ｑ４のボディダイオードＤ１１，Ｄ１４が導通するため、スイッチ素子Ｑ１，Ｑ４に印加される電圧は、ほぼ零となる。

第３制御では、図１２に示すように、第２−２モードから第４モードまでの期間において、第１スイッチＱＣ１をオン、オフ、オンと切り替える必要がある。同様に、第３制御では、図１２に示すように、第５−２モードから第１モードまでの期間において、第２スイッチＱＣ２をオン、オフ、オンと切り替える必要がある。これは、第３モード及び第６モードにおいて、スイッチＱＣ１，ＱＣ２の両方をオフに切り替えることで、変換回路２に一次側電流Ｉ１を流しているためである。このように、第３制御では、第１スイッチＱＣ１及び第２スイッチＱＣ２のオン／オフを短期間で繰り返して切り替える必要がある。このため、第１スイッチＱＣ１及び第２スイッチＱＣ２として、高速動作が可能な素子を用いなければならず、コストが増大する虞がある。

一方、第４制御では、図１５に示すように、第２−２モードから第４モードまでの期間において、第１スイッチＱＣ１のオン／オフを切り替える必要がない。同様に、第４制御では、図１５に示すように、第５−２モードから第１モードまでの期間において、第２スイッチＱＣ２のオン／オフを切り替える必要がない。これは、第３モード及び第６モードにおいて、スイッチＱＣ１，ＱＣ２の何れか一方のみをオフに切り替えることで、変換回路２に一次側電流Ｉ１を流しているためである。言い換えれば、第４制御において、制御回路４は、閉回路を開成する際に、２つのスイッチＱＣ１，ＱＣ２のうち何れか１つをオン状態に維持している。つまり、第４制御では、第１スイッチＱＣ１及び第２スイッチＱＣ２のオン／オフを短期間で切り替える必要がない。このため、第１スイッチＱＣ１及び第２スイッチＱＣ２として、低速動作の素子を用いることができるため、コストを低減することが可能である。

ところで、上記の実施形態１〜３のＤＣ／ＤＣコンバータ１では、クランプ回路５は、第１スイッチＱＣ１と第２スイッチＱＣ２とを直列に電気的に接続した構成であるが、他の構成であってもよい。例えば、クランプ回路５は、図１８Ａ〜図１８Ｄに示すように、第１スイッチＱＣ１と第２スイッチＱＣ２とを並列に電気的に接続して構成されていてもよい。言い換えれば、２つのスイッチＱＣ１，ＱＣ２は、変換回路２の一対の出力点の間に並列に電気的に接続されていてもよい。図１８Ａに示すクランプ回路５では、第１スイッチＱＣ１及びダイオードＤ５１の直列回路と、第２スイッチＱＣ２及びダイオードＤ５２の直列回路とが並列に電気的に接続されている。また、図１８Ｂに示すクランプ回路５では、図１８Ａに示すクランプ回路５と比較して、第１スイッチＱＣ１とダイオードＤ５１との位置関係が逆であり、且つ第２スイッチＱＣ２とダイオードＤ５２との位置関係が逆である。図１８Ｃに示すクランプ回路５では、図１８Ａに示すクランプ回路５と比較して、スイッチＱＣ１，ＱＣ２がｎチャネルのエンハンスメント型ＭＯＳＦＥＴに置き換えられている。また、図１８Ｄに示すクランプ回路５では、図１８Ｂに示すクランプ回路５と比較して、スイッチＱＣ１，ＱＣ２がｎチャネルのエンハンスメント型ＭＯＳＦＥＴに置き換えられている。

上記の構成では、スイッチＱＣ１，ＱＣ２と、ダイオードＤ５１，Ｄ５２とを各々個別に選定することが可能である。また、上記の構成では、スイッチＱＣ１，ＱＣ２を直列に電気的に接続した構成と比較して、ボディダイオードＤ２１，Ｄ２２の逆回復時間における損失が小さくて済む。

また、クランプ回路５は、例えば図１９Ａ〜図１９Ｃに示すように、第１スイッチＱＣ１と第２スイッチＱＣ２とを直列に電気的に接続して構成されていてもよい。言い換えれば、２つのスイッチＱＣ１，ＱＣ２は、変換回路２の一対の出力点の間に直列に電気的に接続されていてもよい。図１９Ａに示すクランプ回路５では、図１に示すクランプ回路５と比較して、第１スイッチＱＣ１と第２スイッチＱＣ２との位置関係が逆である。また、図１９Ｂに示すクランプ回路５では、図１に示すクランプ回路５と比較して、スイッチＱＣ１，ＱＣ２がｎチャネルのエンハンスメント型ＭＯＳＦＥＴに置き換えられている。また、図１９Ｃに示すクランプ回路５では、図１９Ｂに示すクランプ回路５と比較して、第１スイッチＱＣ１と第２スイッチＱＣ２との位置関係が逆である。

上記の構成では、図１８Ａ〜図１８Ｄに示すクランプ回路５と比較して、ダイオードＤ５１，Ｄ５２が不要となるため、回路を構成する素子数が少なくて済む。また、上記の構成では、実施形態３のＤＣ／ＤＣコンバータ１の説明でも述べたように、クランプ回路５を同期整流させることができるので、損失を低減することが可能である。更に、上記の構成では、例えば電流検知回路５１が必要な場合に、電流の流れる経路が１つであるので、電流検知回路５１が１つで済む。

特に、図１９Ａに示すクランプ回路５では、図２０に示すように、２つのスイッチＱＣ１，ＱＣ２のエミッタは、それぞれ変換回路２の４つのスイッチ素子Ｑ１〜Ｑ４の何れかのエミッタに電気的に接続される。また、４つのスイッチ素子Ｑ１〜Ｑ４及び２つのスイッチＱＣ１，ＱＣ２は、それぞれＩＧＢＴから成る。ここでは、第１スイッチＱＣ１のエミッタが第３スイッチ素子Ｑ３のエミッタに電気的に接続され、第２スイッチＱＣ２のエミッタが第１スイッチ素子Ｑ１のエミッタに電気的に接続される。

ここで、駆動信号Ｇ１〜Ｇ６は、図２０に示すように、それぞれドライブ回路６１〜６６で増幅してからスイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２に与えられる。そして、スイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２の各々のゲート−エミッタ間に電圧を印加する必要があるため、ドライブ回路６１〜６６は、スイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２のエミッタ電位を基準電位とする駆動電源が必要となる。

図２０に示す構成では、第１スイッチ素子Ｑ１及び第２スイッチＱＣ２の各々のエミッタ電位は、共通する第１エミッタ電位ＥＰ１となる。また、第２スイッチ素子Ｑ２及び第４スイッチ素子Ｑ４の各々のエミッタ電位は、共通する第２エミッタ電位ＥＰ２となる。また、第３スイッチ素子Ｑ３及び第１スイッチＱＣ１の各々のエミッタ電位は、共通する第３エミッタ電位ＥＰ３となる。したがって、この構成では、第１エミッタ電位ＥＰ１を基準電位とする第１駆動電源ＰＳ１により、第１ドライバ回路６１及び第６ドライバ回路６６を駆動することができる。また、この構成では、第２エミッタ電位ＥＰ２を基準電位とする第２駆動電源ＰＳ２により、第２ドライバ回路６２及び第４ドライバ回路６４を駆動することができる。また、第３エミッタ電位ＥＰ３を基準電位とする第３駆動電源ＰＳ３により、第３ドライバ回路６３及び第５ドライバ回路６５を駆動することができる。

上述のように、この構成では、スイッチ素子Ｑ１〜Ｑ４及びスイッチＱＣ１，ＱＣ２毎に専用の駆動電源を設ける必要がないため、駆動電源の数を低減して回路の小型化を図ることができる。また、この構成では、駆動電源の数を低減できることから、製造コストの低減も図ることができる。なお、図１８Ｂに示すクランプ回路５でも、２つのスイッチＱＣ１，ＱＣ２のエミッタを、それぞれ変換回路２の４つのスイッチ素子Ｑ１〜Ｑ４の何れかのエミッタに電気的に接続することで、同様の効果を奏することができる。また、図１８Ｃ，図１８Ｂに示すクランプ回路５でも、２つのスイッチＱＣ１，ＱＣ２のソースを、それぞれ変換回路２の４つのスイッチ素子Ｑ１〜Ｑ４の何れかのエミッタに電気的に接続することで、同様の効果を奏することができる。

その他、クランプ回路５は、図２１に示すように、双方向スイッチ素子ＱＣ３により構成されていてもよい。双方向スイッチ素子ＱＣ３は、例えば窒化ガリウム（ＧａＮ）系半導体素子で構成される。この構成では、クランプ回路５を構成する素子の数を減らすことができ、クランプ回路５の簡素化及び小型化を図ることができる。

また、本実施形態のＤＣ／ＤＣコンバータ１では、図２２に示すように、クランプ回路５は、電流検知回路５１を備えていてもよい。そして、制御回路４は、電流検知回路５１で検知されたクランプ電流ＩＣ１の電流値が一定値を超えると、スイッチＱＣ１，ＱＣ２をオフに切り替えてもよい。この構成では、クランプ回路５に過大な電流が流れる場合に、クランプ回路５の動作を停止させることができる。したがって、この構成では、クランプ回路５を構成する素子の保護を図るとともに、ＤＣ／ＤＣコンバータ１の回路全体の保護を図ることができる。

１ ＤＣ／ＤＣコンバータ
２ 変換回路
３ 出力回路
４ 制御回路
５ クランプ回路
Ｑ１〜Ｑ４ スイッチ素子
ＱＣ１，ＱＣ２ スイッチ
Ｔ１ トランス
Ｔ１１ 一次巻線
Ｌ１ インダクタ（漏れインダクタンス）

Claims (10)

1. ４つのスイッチ素子を有し、入力される直流電圧を交流電圧に変換するフルブリッジ型の変換回路と、
   一次巻線が前記変換回路の出力に電気的に接続されるトランスと、
   前記変換回路と前記一次巻線との間に電気的に接続され、前記一次巻線と共に一次側電流の流れる閉回路を形成し、前記閉回路を開閉するスイッチを有するクランプ回路と、
   前記４つのスイッチ素子及び前記スイッチを制御する制御回路とを備え、
   前記変換回路の入力電圧の中間電位点と、前記トランスの二次巻線に電気的に接続されて、前記二次巻線に誘導された交流電圧を直流電圧に変換して出力する出力回路の出力電圧の中間電位点とは、共通する基準電位に電気的に接続されることを特徴とするＤＣ／ＤＣコンバータ。
2. 前記制御回路は、
   前記変換回路の出力電圧の極性を反転させる反転制御を実行し、
   且つ、前記反転制御を実行してから次回の前記反転制御を実行するまでの間に、
   前記閉回路上にあるインダクタンス成分に蓄積されたエネルギを維持するために、前記
   閉回路に一次側電流を流す第１還流制御と、
   前記第１還流制御の後に前記一次側電流を前記変換回路に流す第２還流制御とを実行す
   ることを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
3. 前記クランプ回路に印加される電圧を検知する電圧検知回路を備え、
   前記制御回路は、前記電圧検知回路の検知結果に基づいて、前記スイッチをソフトスイ
   ッチングすることを特徴とする請求項１又は２記載のＤＣ／ＤＣコンバータ。
4. 前記クランプ回路は、前記スイッチを２つ備え、
   前記２つのスイッチは、前記変換回路の一対の出力点の間に並列に電気的に接続される
   ことを特徴とする請求項１乃至３の何れか１項に記載のＤＣ／ＤＣコンバータ。
5. 前記クランプ回路は、前記スイッチを２つ備え、
   前記２つのスイッチは、前記変換回路の一対の出力点の間に直列に電気的に接続される
   ことを特徴とする請求項１乃至３の何れか１項に記載のＤＣ／ＤＣコンバータ。
6. 前記制御回路は、前記閉回路を閉成する際に、前記２つのスイッチを同期整流させるこ
   とを特徴とする請求項５記載のＤＣ／ＤＣコンバータ。
7. 前記制御回路は、前記閉回路を開成する際に、前記２つのスイッチのうち何れか１つを
   オン状態に維持することを特徴とする請求項６記載のＤＣ／ＤＣコンバータ。
8. 前記４つのスイッチ素子及び前記２つのスイッチは、それぞれ絶縁ゲートバイポーラト
   ランジスタから成り、
   前記２つのスイッチのエミッタは、それぞれ前記４つのスイッチ素子の何れかのエミッ
   タに電気的に接続されることを特徴とする請求項４乃至７の何れか１項に記載のＤＣ／Ｄ
   Ｃコンバータ。
9. 前記クランプ回路は、双方向スイッチ素子を前記スイッチとして構成されることを特徴
   とする請求項１乃至３の何れか１項に記載のＤＣ／ＤＣコンバータ。
10. 前記クランプ回路を流れる電流を検知する電流検知回路を備え、
    前記制御回路は、前記電流検知回路で検知した電流値が一定値を超えると、前記スイッ
    チをオフに切り替えることを特徴とする請求項１乃至９の何れか１項に記載のＤＣ／ＤＣ
    コンバータ。

Images