Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6253133B2 - 炭化珪素半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP6253133B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6253133B2
JP6253133B2 JP2012104226A JP2012104226A JP6253133B2 JP 6253133 B2 JP6253133 B2 JP 6253133B2 JP 2012104226 A JP2012104226 A JP 2012104226A JP 2012104226 A JP2012104226 A JP 2012104226A JP 6253133 B2 JP6253133 B2 JP 6253133B2
Authority
JP
Japan
Prior art keywords
silicon carbide
sic
main surface
carbide substrate
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012104226A
Other languages
English (en)
Other versions
JP2013232559A (ja
Inventor
明将 木下
明将 木下
福田 憲司
憲司 福田
伸一 仲俣
伸一 仲俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Fuji Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Fuji Electric Co Ltd
Priority to JP2012104226A priority Critical patent/JP6253133B2/ja
Publication of JP2013232559A publication Critical patent/JP2013232559A/ja
Application granted granted Critical
Publication of JP6253133B2 publication Critical patent/JP6253133B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特に、オーミック電極のコンタクト抵抗を低減でき、良好なオーミック特性を有する炭化珪素半導体装置の製造方法に関する。
近年、珪素(以下Siと記す)に代わる半導体材料の一つとして炭化珪素(SiC)が注目されている。SiCは、バンドギャップが4H−SiCで3.26eVと、Siのバンドギャップ(1.12eV)に比べて3倍近く大きいため、動作上限温度を高くできる。また、絶縁破壊電界強度が4H−SiCで3.0MV/cmと、Siの絶縁破壊電界強度(0.25MV/cm)に比べて約1桁大きいため、絶縁破壊電界強度の3乗の逆数で効くオン抵抗が低減され、定常状態での電力損失を低減できる。
さらに、熱伝導度についても、4H−SiCで4.9W/cmKと、Siの熱伝導度(1.5W/cmK)に比べて3倍以上高いので、熱冷却効果が高く冷却装置を小型化できるという利点も有している。さらに、飽和ドリフト速度が2×107cm/sと大きいため、高速動作にも優れている。このようなことから、SiCは、電力用半導体素子(主にパワーデバイス)や高周波デバイス、高温動作デバイスなどへの応用が期待されている。
現在、SiCを用いて、MOSFET、pnダイオード、ショットキーダイオード等が試作され、絶縁耐圧とオン抵抗(通電時の順方向電圧/順方向電流)に関しては、Siの特性を超えるデバイスが続出しており、徐々に量産化の動きが加速されてきている。
これらのデバイス作製においては、選択された領域において導電型やキャリア濃度を制御する技術が必要である。その方法には、熱拡散法とイオン注入法がある。SiC中においては不純物の拡散係数が非常に小さいため、Si半導体で広く用いられている熱拡散法はSiCには適用が難しい。
そのため、SiCでは通常、イオン注入法が用いられている。注入されるイオン種としては、n型に対しては窒素(N)、リン(P)が用いられ、p型に対してはアルミニウム(Al)またはほう素(B)が多く用いられる。
SiCは、Si面とC面の重なり順の違いにより、多くの結晶型(以下ポリタイプと呼ぶ)をもつ。このポリタイプの違いにより、Si面とC面の比率が同じであっても、バンドギャップなどの物性値が異なる。
半導体素子用の基板にイオン注入されるイオン種濃度が1019atms/cm3程度を超える場合、イオン注入領域が連続した非晶質となるため結晶性を回復させる熱処理を行っても異種ポリタイプの混入や活性化率の低下によって低抵抗領域を形成できないという問題点がある。このため、イオン注入時の非晶質化を抑制するために基板を加熱して注入する昇温注入技術が一般的に用いられる(例えば、下記特許文献1参照。)。
SiC基板の裏面(第二の主面)に形成されるオーミック電極は、熱処理温度を上げることでオーミックコンタクトを形成させ、コンタクト抵抗を下げている。このコンタクト抵抗は、ショットキーバリアダイオード(SBD)の順方向特性(Vf)やMOSFETのオン抵抗(Ron)に直接影響するため、デバイス特性上、低くすることが重要である。このコンタクト抵抗を下げるための方法の一つとして、第二の主面に形成されるオーミック電極形成前に、第二の主面にPやNなどのイオンを加熱注入する方法が提案されている(例えば、下記特許文献2参照。)。
特許4348408号公報 特開2006−324585号公報
第二の主面にイオン注入を用いた場合においても、オーミック電極形成のための熱処理温度は、より温度を高く設定するほど、より高性能で安定する傾向にあるが、1050℃を超えた設定の熱処理を行うためには、例えば石英チューブを多結晶炭化珪素に素材変更するなど、より高耐熱性のある高価な装置を使用する必要があり、コストアップにつながる。
また、特にオーミック電極前に形成されるMOSFETに用いるゲート絶縁膜は、形成時の温度より高い熱処理を行うと劣化が発生する。また900℃〜1000℃の熱処理を行う場合においても、しきい値電圧の変動や漏れ電流の増加などを起こす。
Si(1.12eV)に比べSiCはバンドギャップが大きいことが、絶縁破壊電界強度を高めるなどメリットを得ているが、このバンドギャップの高さのため、安定した良好なオーミックコンタクトを得るためには、より高温での熱処理が必要であり、ゲート絶縁膜が安定しないという課題を有している。
本発明は、上記課題に鑑み、炭化珪素半導体素子のオーミックコンタクト形成のための熱処理温度を下げて良好な特性のデバイスを作製できる炭化珪素半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の炭化珪素半導体素子の製造方法は、結晶型が4H−SiCの炭化珪素基板の第一の主面にエピタキシャル層を成長させる工程と、前記炭化珪素基板の前記エピタキシャル層とは反対側の第二の主面に金属膜を形成する工程と、前記第二の主面に金属膜を形成する工程の前に、前記第二の主面にイオン種濃度1×10 18 atms/cm 3 〜1×10 20 atms/cm 3 でイオン注入を行い活性化させる工程と、1500℃〜1800℃の活性化熱処理を行い、3C−SiCと4H−SiCの混晶状態を形成させる工程と、を含み、前記イオン注入は窒素がドーピングされた前記炭化珪素基板に、リンを加熱を行わずに500nmまでボックスプロファイルの濃度となるよう30keV〜350keVの範囲で全面に注入し、前記炭化珪素基板の前記第二の主面と、当該第二の主面にオーミック電極として形成される前記金属膜の間に、前記炭化珪素基板よりバンドギャップの小さい3C−SiCを含む層が熱処理により形成されるオーミック電極形成によってオーミック電極と合金化され、合金化されずに残る3C−SiCと4H−SiCの混晶状態の層が50nm〜200nmである、ことを特徴とする。
また、前記第二の主面の表面の前記炭化珪素基板中の3C−SiCの比率が10%〜90%、好ましくは20%〜30%であることを特徴とする。
上記構成によれば、炭化珪素基板とオーミック電極の間に、炭化珪素基板よりバンドギャップが小さい4H−SiCと3C−SiCの混晶層を形成できる。この混晶層は、室温注入と活性化熱処理を組み合わせて形成でき、低抵抗領域の形成を阻害せずに、コンタクト抵抗を低減させる。
本発明によれば、オーミックコンタクト形成のための熱処理温度を下げて良好な特性のデバイスを作製できるという効果を奏する。
本発明にかかる炭化珪素ショットキーバリアダイオードを示す断面構造図である。 本発明にかかる炭化珪素ショットキーバリアダイオードの製造工程を示す断面構造図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。
発明者らは、例えば、4H−SiC(3.26eV)とオーミック電極の間にSiCの中でバンドギャップが小さい3C−SiC(2.23eV)を選択的に形成させた。3C−SiCの形成は、イオン種濃度1×1018atms/cm3〜1×1020atms/cm3で第二の主面に非加熱でイオン注入し、1500℃〜1800℃の活性化熱処理を行うことで、3C−SiCと4H−SiCの混晶状態を形成させる。活性化熱処理に3C−SiCは粒状に形成され、分散された状態になる。3C−SiCは他のポリタイプと異なり、イオン注入時の非晶質化が進んでいるほど1500℃〜1800℃の熱処理で再結晶化時に形成されやすい。また、3C−SiCは結晶化しやすいが、大きなバルク形成は起こりにくいため、粒状の分散状態で存在できる。
ここで、イオン種濃度1×1018atms/cm3〜1×1020atms/cm3での非加熱イオン注入による活性化率の低下によってコンタクト抵抗上昇を伴うため、膜厚を50nm〜200nmと薄く、かつ4H−SiCとの混晶状態にすることで、低抵抗領域の形成を阻害せずに、コンタクト抵抗を低減させる。
上記のように、炭化珪素基板と濃度の異なるイオン種を、第二の主面に非加熱でイオン注入し1500℃〜1800℃の活性化熱処理で再結晶化させ、バンドギャップの小さい3C−SiCを選択的に分散形成させることで、炭化珪素半導体素子の電極形成工程におけるオーミックコンタクト形成のための熱処理温度を下げ、安価に良好な特性のデバイスを作製できるようになる。
(第一の実施例)
図1は、本発明にかかる炭化珪素ショットキーバリアダイオード(SiC−SBD)を示す断面構造図である。この実施例は、製膜方法、条件等本発明の効果を得られるための一例であり、すべての条件を表すものではない。
図1に示すSiC−SBDは、高濃度の炭化珪素基板1上に低濃度の導電型炭化珪素ドリフト層2が形成され、この導電型炭化珪素ドリフト層2のおもて側(第一の主面)にジャンクション・バリア・ショットキー(JBS)構造用の第一導電型の不純物イオン注入領域3が所定間隔で形成される。不純物イオン注入領域3上には、酸化膜5が形成され、ショットキー用のコンタクトホール部5aが開口され、第一の主面上にはショットキー電極7が形成される。8は、電極パッドである。
また、炭化珪素基板1の裏面(第二の主面)には、第二導電型の不純物イオン注入領域4と、オーミック電極6と、外部電極層9が形成される。
図2は、本発明にかかる炭化珪素ショットキーバリアダイオードの製造工程を示す断面構造図である。はじめに、図2(a)に示すように、炭化珪素基板1としては、例えば、結晶構造が4H−SiC基板(4°オフ基板)を用いる。1×1016/cm3の窒素がドーピングされた、例えば厚さ350μmの(0001)面を有する高濃度のn型の炭化珪素基板1の第一の主面上に、例えば、1.8×1016/cm3の窒素がドーピングされた、例えば厚さ6μmの低濃度のn型のドリフト層(エピタキシャル層)2を堆積により形成する。
次に、図2(b)に示すように、これらn型基板1とn型ドリフト層2からなる炭化珪素(SiC)基板に、JBS構造用の第一導電型(p型)の不純物領域3を形成する。例えば、イオン注入法により500nmまでボックスプロファイルの濃度が2×1019/cm3となるように30keV〜350keVの範囲で第一導電型の不純物(Al)を注入し、500℃の加熱をしながら2μm間隔で注入する。
次に、図2(c)に示すように、炭化珪素(SiC)の第二の主面(裏面)からイオン注入法により、第二導電型の不純物として、例えばリン(P)を、n型の炭化珪素基板1に対する加熱を行わずに室温で、500nmまでボックスプロファイルの濃度が8×1020/cm3となるように30keV〜350keVの範囲で全面に注入する。これにより、第二導電型の不純物イオン注入領域4が形成される。
次に、図2(d)に示すように、第二の主面側の不純物イオン注入領域4の表面にカーボン保護膜11を形成した炭化珪素基板1を、活性化熱処理装置に挿入後、1×10-2Pa以下まで真空引きを行い、Arガスを導入し、1×105Paの圧力で1700℃で5分の熱処理を行う。ここで、作製した炭化珪素基板1を抜き取り、顕微ラマン分光法により3C−SiCと、4H−SiCのマッピングを行ったところ、3C−SiCが面積比で20%存在していた。これにより、不純物イオン注入領域4の表面層に、炭化珪素基板1よりバンドギャップの小さい炭化珪素もしくはバンドギャップの小さい炭化珪素が混在した層が形成される。
次に、図2(e)に示すように、活性化熱処理した炭化珪素基板1の第二の主面のカーボン保護膜11をアッシング装置により除去(アッシング)する。アッシングは、リアクティブイオンエッチング装置で酸素(O2)を導入し、12Paの圧力、およびRFパワー500Wを印加して酸素プラズマ中で行った。アッシング時間は5分である。次に、拡散炉でパイロ熱酸化を行い、バッファードフッ酸によるエッチングにて裏面の注入層の100nm分の犠牲酸化膜除去を行う。
次に、図2(f)に示すように、犠牲酸化膜除去後の炭化珪素基板1の第一の主面に、化学気相成長(CVD:Chemical Vapor Deposition)法による酸化膜5を500nm形成し、第二の主面にオーミック電極6であるニッケル(Ni)およびチタン(Ti)をスパッタ法により続けて製膜し、800℃で10分の熱処理を行いオーミックコンタクトを形成する。
次に、図2(g)に示すように、第一の主面の酸化膜5に、フォトリソグラフィーによりショットキー用のコンタクトホール部5aを形成し、続けてチタン(Ti)を第一の主面全面にスパッタ法により形成、フォトリソグラフィーによるパターニングと500℃で10分の熱処理を行い、ショットキー電極7を作製する。
そして、図2(h)に示すように、第一の主面側に電極パッド8としてアルミニウム(Al)をスパッタ法により5μm形成し、第二の主面側の外部電極層9として200nmのAu膜を形成する。
(比較例)
実施例の第二の主面に、不純物イオン注入領域4を形成するためのイオン注入を行わず、また、カーボン保護膜11のスパッタ条件を除いて、同様に炭化珪素基板1の作製を行った。同様に作製した炭化珪素基板1を抜き取り、顕微ラマン分光法により3C−SiCと4H−SiCのマッピングを行ったところ、3C−SiCが面積比で1%存在が確認された。
(実施例と比較例の評価)
上記の製造方法を用いて作製した素子でダイオードの順方向特性の比較として実施例および比較例を各20サンプル用いて電気特性評価を行った。25Aの電流が流れた時のオン電圧(Vf)を測定したところ、比較例では1.412V(ばらつきσ=0.0807V)であったのに対し、実施例は1.106V(ばらつきσ=0.0267V)となった。このように、実施例は、比較例よりもオン電圧が低くなるため、炭化珪素基板の第二の主面に形成されるオーミック電極とのコンタクト抵抗を低減することができることが確認された。
(他の実施例)
第一の実施例では、評価用の簡易縦型SiC−SBD装置を製造する場合について述べたが、素子周囲に耐圧をもたせるエッジを有する構造としてもよい。また、第一主面上に他の装置、例えばMOS等の構造を製造することもできる。さらに、第一の実施例では、主面として(0001)面を例に述べたが、主面として(000−1)面を用いてもよい。
上記の炭化珪素基板1の結晶型は、4H−SiCもしくは6H−SiCを用いることができ、炭化珪素基板1の加熱を伴わないイオン注入により、第二の主面と第二の主面にオーミック電極6として形成される金属膜との間に3C−SiCもしくは3C−SiCが混在した層を形成させることができる。この3C−SiCの比率は10%〜90%、望ましくは20%〜30%である。また、この炭化珪素基板1中の3C−SiCを含む層が熱処理により形成されるオーミック電極形成によってオーミック電極と合金化される場合、合金化されずに残る炭化珪素基板1側に3C−SiCの層が30nm〜1000nm、好ましくは50nm〜200nmとする。
以上説明したように、本発明によれば、炭化珪素基板の第二の主面に形成されるオーミック電極とのコンタクト抵抗を低減でき、炭化珪素基板の第二の主面に各種イオンをイオン注入し活性化させた層を形成し、良好なオーミック特性を有するオーミック電極を得ることができる。そして、この発明は、SiC半導体を用いたMOSFET、SBD、IGBTなどの半導体装置に適用することができる。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、例えばパワーデバイス等の電力用半導体装置や、産業用のモーター制御やエンジン制御に使用されるパワー半導体装置に有用である。
1 高濃度導電型炭化珪素基板
2 低濃度導電型炭化珪素ドリフト層
3 第一導電型不純物イオン注入領域
4 第二導電型不純物イオン注入領域(第二の主面)
5 酸化膜
6 オーミック電極
7 ショットキー電極
8 電極パッド
9 外部電極層
11 カーボン保護膜

Claims (2)

  1. 結晶型が4H−SiCの炭化珪素基板の第一の主面にエピタキシャル層を成長させる工程と、
    前記炭化珪素基板の前記エピタキシャル層とは反対側の第二の主面に金属膜を形成する工程と、
    前記第二の主面に金属膜を形成する工程の前に、前記第二の主面にイオン種濃度1×10 18 atms/cm 3 〜1×10 20 atms/cm 3 でイオン注入を行い活性化させる工程と、
    1500℃〜1800℃の活性化熱処理を行い、3C−SiCと4H−SiCの混晶状態を形成させる工程と、を含み、
    前記イオン注入は窒素がドーピングされた前記炭化珪素基板に、リンを加熱を行わずに500nmまでボックスプロファイルの濃度となるよう30keV〜350keVの範囲で全面に注入し、前記炭化珪素基板の前記第二の主面と、当該第二の主面にオーミック電極として形成される前記金属膜の間に、前記炭化珪素基板よりバンドギャップの小さい3C−SiCを含む層が熱処理により形成されるオーミック電極形成によってオーミック電極と合金化され、合金化されずに残る3C−SiCと4H−SiCの混晶状態の層が50nm〜200nmである、
    ことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記第二の主面の表面の前記炭化珪素基板中の3C−SiCの比率が10%〜90%であることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
JP2012104226A 2012-04-27 2012-04-27 炭化珪素半導体装置の製造方法 Active JP6253133B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012104226A JP6253133B2 (ja) 2012-04-27 2012-04-27 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012104226A JP6253133B2 (ja) 2012-04-27 2012-04-27 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013232559A JP2013232559A (ja) 2013-11-14
JP6253133B2 true JP6253133B2 (ja) 2017-12-27

Family

ID=49678739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012104226A Active JP6253133B2 (ja) 2012-04-27 2012-04-27 炭化珪素半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6253133B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6179445B2 (ja) * 2014-04-11 2017-08-16 豊田合成株式会社 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
CN110366783B (zh) * 2017-03-03 2023-04-21 日立能源瑞士股份公司 碳化硅超结功率半导体器件及用于制造该器件的方法
CN115565856A (zh) * 2022-11-04 2023-01-03 南瑞联研半导体有限责任公司 一种SiC功率器件欧姆接触、制备方法及应用
CN120457789A (zh) * 2023-07-24 2025-08-08 富士电机株式会社 碳化硅半导体装置及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
JP3750311B2 (ja) * 1997-10-16 2006-03-01 株式会社デンソー 半導体装置及びその製造方法
EP1125320A1 (en) * 1998-09-16 2001-08-22 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4848607B2 (ja) * 2001-09-11 2011-12-28 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5339698B2 (ja) * 2007-08-20 2013-11-13 新日本無線株式会社 半導体装置の製造方法
JP4532536B2 (ja) * 2007-12-19 2010-08-25 トヨタ自動車株式会社 半導体装置
JP5439215B2 (ja) * 2010-02-10 2014-03-12 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013232559A (ja) 2013-11-14

Similar Documents

Publication Publication Date Title
JP6766889B2 (ja) 半導体装置および半導体装置の製造方法
US9419133B2 (en) Semiconductor device and fabrication method of semiconductor device
CN102800570B (zh) 碳化硅半导体装置的制造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
US8367507B1 (en) Manufacturing method of semiconductor device
JP5339698B2 (ja) 半導体装置の製造方法
TW201251023A (en) Semiconductor device
US10069004B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2015115373A (ja) 半導体装置および半導体装置の製造方法
JP2015056644A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015032614A (ja) 炭化珪素半導体装置およびその製造方法
JP2017175115A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6253133B2 (ja) 炭化珪素半導体装置の製造方法
JP5802492B2 (ja) 半導体素子及びその製造方法
US9806167B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6862782B2 (ja) 半導体装置および半導体装置の製造方法
KR20100123589A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2019029501A (ja) 半導体装置および半導体装置の製造方法
JP2005005578A (ja) 半導体装置およびその製造方法
JP6399161B2 (ja) 半導体装置および半導体装置の製造方法
JP2017168676A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
WO2018135146A1 (ja) 半導体装置および半導体装置の製造方法
JP2018064047A (ja) 半導体装置および半導体装置の製造方法
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
US20120175638A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171124

R150 Certificate of patent or registration of utility model

Ref document number: 6253133

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250