Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6286169B2 - 配線基板及びその製造方法 - Google Patents
[go: Go Back, main page]

JP6286169B2 - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP6286169B2
JP6286169B2 JP2013200631A JP2013200631A JP6286169B2 JP 6286169 B2 JP6286169 B2 JP 6286169B2 JP 2013200631 A JP2013200631 A JP 2013200631A JP 2013200631 A JP2013200631 A JP 2013200631A JP 6286169 B2 JP6286169 B2 JP 6286169B2
Authority
JP
Japan
Prior art keywords
layer
hole
wiring
surface side
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013200631A
Other languages
English (en)
Other versions
JP2015070007A (ja
JP2015070007A5 (ja
Inventor
昌宏 春原
昌宏 春原
清水　雄一郎
雄一郎 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013200631A priority Critical patent/JP6286169B2/ja
Priority to US14/471,209 priority patent/US9392705B2/en
Publication of JP2015070007A publication Critical patent/JP2015070007A/ja
Publication of JP2015070007A5 publication Critical patent/JP2015070007A5/ja
Application granted granted Critical
Publication of JP6286169B2 publication Critical patent/JP6286169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
    • H10P14/47—Electrolytic deposition, i.e. electroplating; Electroless plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H10W20/036—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics the barrier, adhesion or liner layers being within a main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、配線基板及びその製造方法に関する。
従来、シリコン基板に貫通配線を形成するには、例えば、導電層を電極とするボトムアップめっきを用いていた。より詳しくは、例えば、シリコン基板の下面側に膜状の導電層を形成し、この導電層をシード層とする電解めっき処理により、導電層側から貫通孔内に銅（Ｃｕ）を析出させて貫通配線を形成していた（例えば、特許文献１参照）。
特開２００５−１１９８７号公報
しかしながら、上記の方法では、貫通孔内に析出した銅（Ｃｕ）は貫通孔の内側面と接しているだけであり、密着はしていない。そのため、例えば、シリコン基板が高温環境下や低温環境下で繰り返し使用された場合に、シリコンと銅の熱膨張係数の違いにより銅のポンピング現象（温度変化による伸縮）が生じ、銅が貫通孔の内側面から剥離して貫通配線が導通不良となる問題があった。
この問題を解決するために、貫通孔の内側面を含むシリコン基板の表面に絶縁膜を介して絶縁膜との密着性が良好なシード層を形成し、フィリングめっきにより貫通配線を形成する方法がある。しかし、この方法では、銅のポンピング現象が緩和され、銅が貫通孔の内側面から剥離して貫通配線が導通不良となるおそれは低減されるものの、貫通配線内にシームやボイド等の欠陥が生じるおそれが高まる。このような欠陥が生じるおそれは貫通孔のアスペクト比が高くなるに従って大きくなる。
本発明は、上記の点に鑑みてなされたものであり、貫通配線に導通不良が生じ難く、かつ、貫通配線内にシームやボイド等の欠陥が生じ難い配線基板等を提供することを課題とする。
本配線基板は、基板本体と、前記基板本体の一方の面から他方の面に貫通する貫通孔と、前記貫通孔内に形成された貫通配線と、を有し、前記貫通配線は、前記貫通孔の内側面の前記一方の面側に形成された第１金属層と、前記第１金属層を被覆して前記貫通孔の前記一方の面側を埋める第１配線層と、前記貫通孔の内側面の前記他方の面側及び前記第１配線層の前記他方の面側の端部に連続的に形成された第２金属層と、前記第２金属層を被覆して前記貫通孔の前記他方の面側を埋める第２配線層と、を備え、前記貫通孔内の前記第１配線層の前記他方の面側の端部には前記他方の面側に開口する凹部が形成され、前記貫通孔内の前記第２配線層の前記一方の面側の端部には前記一方の面側に突起する凸部が形成され、前記凸部は前記凹部内に配され、前記第１配線層と前記第２配線層とが、前記貫通孔内で前記第２金属層を介して導通し、前記第１配線層は、前記第２配線層の前記一方の面側の端部上に、複数の導電層が積層された構造を有することを要件とする。
開示の技術によれば、貫通配線に導通不良が生じ難く、かつ、貫通配線内にシームやボイド等の欠陥が生じ難い配線基板等を提供できる。
第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第２の実施の形態に係る配線基板を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する断面図である。図１を参照するに、配線基板１は、基板本体１１と、絶縁膜１２と、密着層１３と、金属層１４と、配線層１５と、密着層２３と、金属層２４と、配線層２５とを有する。
なお、本実施の形態では、便宜上、配線層１５側を上側又は一方の側、配線層２５側を下側又は他方の側とする。又、各部位の配線層１５側の面を上面又は一方の面、配線層２５側の面を下面又は他方の面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、本実施の形態では、平面視とは対象物を基板本体１１の一方の面１１ａの法線方向から視ることを指し、平面形状とは対象物を基板本体１１の一方の面１１ａの法線方向から視た形状を指すものとする。
配線基板１において、基板本体１１は、配線層１５等を形成する基体となる部分であり、貫通孔１１ｘが形成されている。基板本体１１の厚さは、例えば、１００〜２００μｍ程度とすることができる。基板本体１１の材料としては、シリコン、ガラス、樹脂等を用いることができる。
なお、配線基板１は、半導体チップを搭載することにより半導体パッケージとなり得る。その際、半導体チップはシリコン基板を有するものが多いため、熱膨張係数を整合させる観点からすると、基板本体１１の材料としてシリコンやシリコンに熱膨張係数が近い硼珪酸ガラスを用いると好適である。硼珪酸ガラスは、硼酸（Ｂ２Ｏ３）と珪酸（ＳｉＯ２）を主成分として含むガラスであり、熱膨張係数は３ｐｐｍ／℃程度である。又、加工性の観点からすると、基板本体１１の材料としてシリコンを用いると好適である。
基板本体１１の熱膨張係数を半導体チップの熱膨張係数と整合させる理由は、高温環境下や低温環境下で動作する場合も含め、配線基板１と半導体チップとの接合部に生じる熱応力を低減するためである。以下、本実施の形態では、基板本体１１の材料がシリコンである場合を例にして説明する。
貫通孔１１ｘは、基板本体１１の一方の面１１ａから他方の面１１ｂに貫通する、例えば平面形状が略円形の孔（所謂ＴＳＶ：through silicon via）である。貫通孔１１ｘの直径は、例えば、２０〜４０μｍ程度とすることができる。図１では、貫通孔１１ｘが２個描かれているが、基板本体１１に形成する貫通孔１１ｘの個数は任意に決定できる。
絶縁膜１２は、基板本体１１の一方の面１１ａ及び他方の面１１ｂ、及び貫通孔１１ｘの内側面を連続的に被覆している。絶縁膜１２は、基板本体１１と密着層１３、金属層１４、配線層１５、密着層２３、金属層２４、及び配線層２５との間を絶縁するための膜である。絶縁膜１２としては、例えば、シリコン酸化膜（ＳｉＯ２膜）を用いることができる。シリコン酸化膜の厚さは、例えば１〜２μｍ程度とすることができる。
密着層１３は、貫通孔１１ｘの周囲の基板本体１１の一方の面１１ａ上に絶縁膜１２を介して積層され、更に、貫通孔１１ｘの内側面に延在し、貫通孔１１ｘの内側面の一方の面１１ａ側の約半分の領域において絶縁膜１２を介して積層されている。密着層１３は、金属層１４よりも絶縁膜１２との密着性が良好な材料から構成されている。基板本体１１の一方の面１１ａ上に形成される密着層１３の厚さは、例えば、０．２〜５μｍ程度とすることができる。なお、貫通孔１１ｘの内側面に形成された密着層１３の厚さは、基板本体１１の一方の面１１ａ側から貫通孔１１ｘの深い部分にいくにつれて薄くなってもよい。密着層１３は、本発明に係る第１密着層の代表的な一例である。
金属層１４は、密着層１３上に積層されている。言い換えれば、密着層１３は、基板本体１１と金属層１４との間に形成されている。なお、貫通孔１１ｘの内側面の中央部近傍において、金属層１４の先端部分が密着層１３を介さずに絶縁膜１２上に直接形成されてもよい。本実施の形態では、金属層１４の材料として銅（Ｃｕ）を用いる。基板本体１１の一方の面１１ａ上において密着層１３上に積層される金属層１４の厚さは、例えば、０．２〜５μｍ程度とすることができる。なお、貫通孔１１ｘの内側面に形成された金属層１４の厚さは、基板本体１１の一方の面１１ａ側から貫通孔１１ｘの深い部分にいくにつれて薄くなってもよい。金属層１４は、本発明に係る第１金属層の代表的な一例である。
基板本体１１の材料がシリコンであり、絶縁膜１２がシリコン酸化膜であり、金属層１４の材料が銅（Ｃｕ）である場合に、シリコン酸化膜と銅との密着性が良くない。そこで、シリコン酸化膜との密着性が銅よりも優れているチタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタンタングステン（ＴｉＷ）等により密着層１３を形成することで、シリコン酸化膜と銅とを密着層１３を介して良好に密着させることができる。
配線層１５は、基板本体１１の一方の面１１ａ側において、導電層１５ａと導電層１５ｂとが積層された構造を有する。配線層１５は、例えば、貫通孔１１ｘの周囲の基板本体１１の一方の面１１ａ上に形成された平面形状が略円形のパッド部を有する。配線層１５は、パッド部の他に、基板本体１１の一方の面１１ａ上において所定の平面形状にパターニングされたパターン部を有してもよい。貫通孔１１ｘ内に形成された配線層１５は、金属層１４を被覆して貫通孔１１ｘの一方の面１１ａ側を埋めている。配線層１５は、本発明に係る第１配線層の代表的な一例である。
導電層１５ａは、基板本体１１の一方の面１１ａ側の金属層１４上に、貫通孔１１ｘの一端側（一方の面１１ａ側）を埋めるように形成されている。導電層１５ａの上部には、凹部１５ｘが形成されている。導電層１５ａの材料としては、例えば、銅（Ｃｕ）等を用いることができる。基板本体１１の一方の面１１ａ上に形成される導電層１５ａの厚さは、例えば、５〜３０μｍ程度とすることができる。
導電層１５ｂは、貫通孔１１ｘの内側面側の金属層１４上に、貫通孔１１ｘの上側の約半分の領域を埋めるように形成されている。つまり、導電層１５ｂは、導電層１５ａの下端面に接して、貫通孔１１ｘの一方の面１１ａ側の約半分の領域を埋めるように形成されている。導電層１５ｂの他方の面１１ｂ側の端部には、他方の面１１ｂ側に開口する凹部１５ｙが形成されている。導電層１５ｂの材料としては、例えば、銅（Ｃｕ）等を用いることができる。なお、貫通孔１１ｘの内側面の中央部近傍において、導電層１５ｂの先端部分が密着層１３及び金属層１４を介さずに絶縁膜１２上に直接形成されてもよい。
密着層２３は、貫通孔１１ｘの周囲の基板本体１１の他方の面１１ｂ上に絶縁膜１２を介して積層され、更に、貫通孔１１ｘの内側面に延在し、貫通孔１１ｘの内側面の下側の約半分の領域において絶縁膜１２を介して積層されている。そして、密着層２３は、更に延在し、凹部１５ｙの内側面及び内底面を含む導電層１５ｂの下端面に積層されている。密着層２３は、金属層２４よりも絶縁膜１２との密着性が良好な材料から構成されている。基板本体１１の他方の面１１ｂ上に形成される密着層２３の厚さは、例えば、０．２〜５μｍ程度とすることができる。なお、貫通孔１１ｘの内側面に形成された密着層２３の厚さは、基板本体１１の他方の面１１ｂ側から貫通孔１１ｘの深い部分にいくにつれて薄くなってもよい。なお、密着層２３と密着層１３とは直接は導通していない（接していない）。密着層２３は、本発明に係る第２密着層の代表的な一例である。
金属層２４は、密着層２３上に積層されている。言い換えれば、密着層２３は、基板本体１１と金属層２４との間、及び、配線層１５の他方の面１１ｂ側の端部と金属層２４との間に形成されている。なお、貫通孔１１ｘの内側面の中央部近傍において、金属層２４の先端部分が密着層２３を介さずに絶縁膜１２上に直接形成されてもよい。本実施の形態では、金属層２４の材料として銅（Ｃｕ）を用いる。基板本体１１の他方の面１１ｂ上において密着層２３上に積層される金属層２４の厚さは、例えば、０．２〜５μｍ程度とすることができる。なお、貫通孔１１ｘの内側面に形成された金属層２４の厚さは、基板本体１１の一方の面１１ａ側から貫通孔１１ｘの深い部分にいくにつれて薄くなってもよい。金属層２４は、本発明に係る第２金属層の代表的な一例である。
基板本体１１の材料がシリコンであり、絶縁膜１２がシリコン酸化膜であり、金属層２４の材料が銅（Ｃｕ）である場合に、シリコン酸化膜と銅との密着性が良くない。そこで、シリコン酸化膜との密着性が銅よりも優れているチタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタンタングステン（ＴｉＷ）等により密着層２３を形成することで、シリコン酸化膜と銅とを密着層２３を介して良好に密着させることができる。
配線層２５は、基板本体１１の他方の面１１ｂ側に形成されている。配線層２５は、例えば、貫通孔１１ｘの周囲の基板本体１１の他方の面１１ｂ上に形成された平面形状が略円形のパッド部を有する。配線層２５は、パッド部の他に、基板本体１１の他方の面１１ｂ上において所定の平面形状にパターニングされたパターン部を有してもよい。貫通孔１１ｘ内に形成された配線層２５は、金属層２４を被覆して貫通孔１１ｘの他方の面１１ｂ側を埋めている。配線層２５は、本発明に係る第２配線層の代表的な一例である。
より詳しくは、配線層２５は、金属層２４上に形成され、基板本体１１の他方の面１１ｂ上から貫通孔１１ｘ内に延在し、貫通孔１１ｘの下側の約半分の領域を埋めるように形成されている。配線層２５の材料としては、例えば、銅（Ｃｕ）等を用いることができる。基板本体１１の他方の面１１ｂ上に形成される配線層２５の厚さは、例えば、５〜３０μｍ程度とすることができる。
配線層２５は、貫通孔１１ｘ内で、密着層２３及び金属層２４を介して、配線層１５と導通している（電気的に接続されている）。なお、貫通孔１１ｘ内に配されている配線層１５及び２５を貫通配線と称する場合がある。配線層２５の一方の面１１ａ側（配線層１５側）の端部には、一方の面１１ａ側に突起する凸部２５ｘが形成され、凸部２５ｘは凹部１５ｙ内に配されている。このように、凸部２５ｘが凹部１５ｙ内に配され、かしめ状態となることにより、配線層１５と配線層２５とが貫通孔１１ｘ内で密着層２３及び金属層２４を介して接する面積が増大するため、配線層１５と配線層２５とが高い強度で接合される。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図５は、第１の実施の形態に係る配線基板の製造工程を例示する図である。なお、図２〜図５では、主に貫通孔１１ｘの周辺部分を拡大して例示している。
まず、図２（ａ）に示す工程では、基板本体１１を準備して基板本体１１の一方の面１１ａから他方の面１１ｂに貫通する貫通孔１１ｘを形成し、更に貫通孔１１ｘの内側面を含む基板本体１１の周囲に絶縁膜１２を形成する。基板本体１１としては、例えば、６インチ（約１５０ｍｍ）、８インチ（約２００ｍｍ）、１２インチ（約３００ｍｍ）等のシリコンウェハを用いることができる。シリコンウェハの厚さは、例えば０．６２５ｍｍ（６インチの場合）、０．７２５ｍｍ（８インチの場合）、０．７７５ｍｍ（１２インチの場合）等であるが、バックサイドグラインダー等で適宜薄型化（例えば、１００〜２００μｍ程度）することができる。
貫通孔１１ｘは、例えば、貫通孔１１ｘを形成する位置を開口するレジスト層（図示せず）を形成し、レジスト層（図示せず）をマスクとして基板本体１１をエッチングすることにより形成できる。エッチングとしては、例えばＳＦ６（六フッ化硫黄）を用いた反応性イオンエッチング（DRIE：Deep Reactive Ion Etching）等の異方性エッチング法を用いると好適である。貫通孔１１ｘの平面形状は、例えば、直径２０〜４０μｍ程度の円形とすることができる。例えば、貫通孔１１ｘの直径が２０μｍで基板本体１１の厚さが２００μｍであれば、貫通孔１１ｘのアスペクト比（直径と深さの比）は１０となる。
絶縁膜１２としては、例えば、シリコン酸化膜（ＳｉＯ２膜）を用いることができる。シリコン酸化膜は、例えば、基板本体１１の表面近傍の温度を１０００℃以上とするウェット熱酸化法により、基板本体１１の表面近傍を熱酸化することで形成できる。シリコン酸化膜の厚さは、例えば１〜２μｍ程度とすることができる。
次に、図２（ｂ）に示す工程では、基板本体１１の一方の面１１ａ側から、例えば、スパッタ法等により、密着層１３及び金属層１４を順次形成する。密着層１３及び金属層１４は、基板本体１１の一方の面１１ａ上に絶縁膜１２を介して積層され、更に、貫通孔１１ｘの内側面に延在し、貫通孔１１ｘの内側面の上側の約半分の領域において絶縁膜１２を介して積層される程度に形成する。なお、貫通孔１１ｘの内側面の中央部近傍の領域Ａにおいて、金属層１４の先端部分が密着層１３を介さずに絶縁膜１２上に直接形成されてもよい。
絶縁膜１２がシリコン酸化膜であり、金属層１４の材料が銅（Ｃｕ）である場合には、密着層１３の材料としては、例えば、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタンタングステン（ＴｉＷ）等を用いることができる。基板本体１１の一方の面１１ａ上に形成される密着層１３の厚さは、例えば、０．２〜５μｍ程度とすることができる。又、基板本体１１の一方の面１１ａ上において密着層１３上に積層される金属層１４の厚さは、例えば、０．２〜５μｍ程度とすることができる。なお、絶縁膜１２がシリコン酸化膜であり、金属層１４の材料が銅（Ｃｕ）である場合に、シリコン酸化膜と銅の密着性は良くないが、チタン（Ｔｉ）等により密着層１３を形成することで、シリコン酸化膜と銅は密着層１３を介して良好に密着することができる。
次に、図２（ｃ）に示す工程では、基板本体１１の一方の面１１ａ上に、貫通孔１１ｘの一方の面１１ａ側の端部を塞ぐように、密着層１３及び金属層１４を介して、保護膜１００をラミネートする。保護膜１００としては、例えば、樹脂フィルム等を用いることができる。なお、保護膜１００の一部が貫通孔１１ｘ内に突起してもよい。
次に、図３（ａ）に示す工程では、基板本体１１の他方の面１１ｂ側から、例えば、スピンコート法やスプレーコート法等により、基板本体１１の他方の面１１ｂ及び貫通孔１１ｘ内に液状の樹脂等を塗布する。そして、所定温度に加熱して液状の樹脂等を硬化させる。これにより、貫通孔１１ｘの内側面の他方の面１１ｂ側、金属層１４、及び保護膜１００の貫通孔１１ｘ内に露出する部分を連続的に被覆するレジスト層１１０が形成される。なお、レジスト層１１０は、貫通孔１１ｘを充填するように形成してもよい。
次に、図３（ｂ）に示す工程では、保護膜１００を除去し、レジスト層１１０の一部を貫通孔１１ｘの一方の面１１ａ側の端部から露出させる。保護膜１００は、例えば、有機溶剤に溶融させて除去できる。或いは、保護膜１００は、例えば、機械的に剥離することで除去してもよい。
次に、図３（ｃ）に示す工程では、金属層１４上及びレジスト層１１０の貫通孔１１ｘの一方の面１１ａ側の端部から露出する部分上に、配線層１５の一部となる導電層１５ａを形成する。導電層１５ａは、例えば、基板本体１１の一方の面１１ａ側からめっき液を供給し、金属層１４を給電層とする電解めっき法により形成できる。導電層１５ａの材料としては、例えば、銅（Ｃｕ）等を用いることができる。基板本体１１の一方の面１１ａ上に形成される導電層１５ａの厚さは、例えば、５〜３０μｍ程度とすることができる。なお、導電層１５ａは、コンフォーマルめっきにより、金属層１４から等方的に成長するため、平面視で貫通孔１１ｘと重複する領域内の導電層１５ａの上部には凹部１５ｘが形成される。
次に、図４（ａ）に示す工程では、レジスト層１１０を除去する。レジスト層１１０は、例えば、有機溶剤に溶融させて除去できる。
次に、図４（ｂ）に示す工程では、貫通孔１１ｘの一方の面１１ａ側を埋めるように、導電層１５ａの他方の面１１ｂ側に、配線層１５の他部となる導電層１５ｂを形成する。導電層１５ｂは、例えば、基板本体１１の他方の面１１ｂ側からめっき液を供給し、金属層１４を給電層とする電解めっき法により形成できる。導電層１５ｂの材料としては、例えば、銅（Ｃｕ）等を用いることができる。導電層１５ｂは、貫通孔１１ｘの上側の約半分の領域を埋めるように形成される。導電層１５ｂは、コンフォーマルめっきにより、金属層１４から等方的に成長するため、導電層１５ａの他方の面１１ｂ側の端部に他方の面１１ｂ側に開口する凹部１５ｙが形成される。なお、貫通孔１１ｘの内側面の中央部近傍において、導電層１５ｂの先端部分が密着層１３及び金属層１４を介さずに絶縁膜１２上に直接形成されてもよい。この工程により、金属層１４を被覆して貫通孔１１ｘの一方の面１１ａ側を埋める配線層１５が形成される。
次に、図４（ｃ）に示す工程では、基板本体１１の他方の面１１ｂ側から、例えば、スパッタ法等により、密着層２３及び金属層２４を順次形成する。密着層２３及び金属層２４は、基板本体１１の他方の面１１ｂ上に絶縁膜１２を介して積層され、更に、貫通孔１１ｘの内側面に延在し、貫通孔１１ｘの内側面の他方の面１１ｂ側の約半分の領域において絶縁膜１２を介して積層される。そして、密着層２３及び金属層２４は、更に延在し、配線層１５の他方の面１１ｂ側の端部に形成された凹部１５ｙの内側面及び内底面を含む導電層１５ｂの下端面に連続的に積層される。なお、密着層２３と密着層１３とは直接は導通していない（接していない）。
密着層２３及び金属層２４の材料や厚さ等は、例えば、密着層１３及び金属層１４と同様とすることができる。なお、絶縁膜１２がシリコン酸化膜であり、金属層２４の材料が銅（Ｃｕ）である場合に、シリコン酸化膜と銅の密着性は良くないが、チタン（Ｔｉ）等により密着層２３を形成することで、シリコン酸化膜と銅は密着層２３を介して良好に密着することができる。
次に、図５に示す工程では、基板本体１１の他方の面１１ｂ側からめっき液を供給し、導電層１５ｂの下側に、例えば、金属層２４を給電層とする電解めっき法により配線層２５を形成する。配線層２５は、密着層２３及び金属層２４を被覆して貫通孔１１ｘの他方の面１１ｂ側（貫通孔１１ｘの下側の約半分の領域）を埋めるように形成され、密着層２３及び金属層２４を介して、配線層１５と電気的に接続される。なお、貫通孔１１ｘ内の配線層２５の一方の面１１ａ側の端部に一方の面１１ａ側に突起する凸部２５ｘが形成され、凸部２５ｘは凹部１５ｙ内に配される。この工程の後、配線層１５及び２５をサブトラクティブ法等により所定の平面形状にパターンニングし、更に個片化することにより、配線基板１（図１参照）が完成する。
このように、第１の実施の形態に係る配線基板１では、貫通孔１１ｘの内側面と銅の金属層１４とは密着層１３を介して密着している。又、貫通孔１１ｘの内側面と銅の金属層２４とは密着層２３を介して密着している。そのため、配線基板１が高温状態や低温状態で繰り返し使用された場合でも、従来よりも銅のポンピング現象（温度変化による伸縮）が緩和され、銅の金属層１４及び２４が貫通孔１１ｘの内側面から剥離して貫通配線が導通不良となるおそれを低減できる。
又、配線層２５の凸部２５ｘが配線層１５の凹部１５ｙ内に配され、かしめ状態となることにより、配線層１５と配線層２５とが貫通孔１１ｘ内で密着層２３及び金属層２４を介して接する面積が増大するため、配線層１５と配線層２５とが高い強度で接合される。そのため、たとえ銅のポンピング現象が多少生じたとしても銅の金属層１４及び２４が貫通孔１１ｘの内側面から剥離して貫通配線が導通不良となるおそれを低減できる。
又、基板本体１１の一方の面１１ａにポリイミド等の絶縁膜を介して密着層１３及び金属層１４を形成する場合もある。このような構造の場合には、ポリイミド等の絶縁膜の銅（Ｃｕ）と接する部分に、銅のポンピング現象によりクラックが発生する問題があった。本実施の形態では、銅のポンピング現象が緩和さるため、ポリイミド等の絶縁膜の銅（Ｃｕ）と接する部分にクラックが発生するおそれを低減できる。基板本体１１の他方の面１１ｂにポリイミド等の絶縁膜を介して密着層２３及び金属層２４を形成する場合も同様である。
又、配線層１５は基板本体１１の一方の面１１ａ側から形成し、配線層２５は基板本体１１の他方の面１１ｂ側から形成し、貫通孔１１ｘ内に配された配線層１５及び２５が貫通配線となる。つまり、一度に形成する貫通配線は貫通孔１１ｘの深さの半分程度で済むため、アスペクト比の高い貫通孔１１ｘ（例えば、アスペクト比が１０の貫通孔）にも容易にめっき金属を充填してシームやボイド等の欠陥のない貫通配線を形成できる。要するに、本実施の形態の貫通配線形成方法では、実質的なアスペクト比を半分程度にできるということである。
〈第２の実施の形態〉
第２の実施の形態では、基板本体として樹脂を主成分とする基材を用いる例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する。
図６は、第２の実施の形態に係る配線基板を例示する断面図である。図２を参照するに、配線基板２は、基板本体１１が基板本体３１に置換された点が配線基板１（図１参照）と相違する。
基板本体３１は、例えば、ガラス布基材をエポキシ樹脂に含浸させた基材である。基板本体３１の厚さは、例えば、０．２〜１．６ｍｍ程度とすることができる。なお、基板本体３１は絶縁性であるため、基板本体３１の周囲に絶縁膜１２は形成されていない。
又、密着層１３が形成されていなく、銅の金属層１４が基板本体３１の一方の面３１ａから貫通孔３１ｘの内壁面にかけて直接形成されている。又、密着層２３が形成されていなく、銅の金属層２４が基板本体３１の他方の面３１ｂから貫通孔３１ｘの内壁面にかけて直接形成されている。なお、密着層１３及び２３が形成されていない理由は、銅の金属層１４及び２４と樹脂を主成分とする基材である基板本体３１とは比較的良好に密着するからである。
配線基板２を作製するには、まず、基板本体３１として樹脂を主成分とする基材を準備して基板本体３１にドリル加工やレーザ加工等により貫通孔３１ｘを形成し、その後、第１の実施の形態の図２（ｂ）から図５と同様の工程を実行する。但し、絶縁膜１２、密着層１３、及び密着層２３を形成する工程は不要である。
このように、基板本体としてシリコンに代えて樹脂を主成分とする基材を用いてもよい。この場合には、銅の金属層１４及び２４と樹脂を主成分とする基材である基板本体３１とは比較的良好に密着するため、銅のポンピング現象はある程度抑制されているが、凸部２５ｘ及び凹部１５ｙを設ける構造により、更に、銅のポンピング現象を緩和できる。すなわち、配線層２５の凸部２５ｘが配線層１５の凹部１５ｙ内に配され、かしめ状態となることにより、配線層１５と配線層２５とが貫通孔１１ｘ内で金属層２４を介して接する面積が増大するため、配線層１５と配線層２５とが高い強度で接合される。そのため、たとえ銅のポンピング現象が多少生じたとしても銅の金属層１４及び２４が貫通孔３１ｘの内側面から剥離して貫通配線が導通不良となるおそれを低減できる。
又、配線層１５は基板本体３１の一方の面３１ａ側から形成し、配線層２５は基板本体３１の他方の面３１ｂ側から形成し、貫通孔３１ｘ内に配された配線層１５及び２５が貫通配線となる。つまり、一度に形成する貫通配線は貫通孔３１ｘの深さの半分程度で済むため、アスペクト比の高い貫通孔３１ｘ（例えば、アスペクト比が１０の貫通孔）にも容易にめっき金属を充填してシームやボイド等の欠陥のない貫通配線を形成できる。要するに、本実施の形態の貫通配線形成方法では、実質的なアスペクト比を半分程度にできるということである。
以上、好ましい実施の形態について詳説したが、上述した実施の形態に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。
例えば、第１の実施の形態において、基板本体１１の材料として、シリコンに代えてガラスを用いてもよい。但し、この場合、ガラスは絶縁体であるため、絶縁膜１２は形成しなくてもよい。
又、第１及び第２の実施の形態の効果として、銅のポンピング現象が緩和されることを説明したが、シード層や配線層に銅以外の金属を用いた場合には、金属のポンピング現象が緩和される効果を奏する。例えば、シード層や配線層に銅合金を用いた場合には、銅合金のポンピング現象が緩和される効果を奏する。
１、２ 配線基板
１１、３１ 基板本体
１１ａ、３１ａ 基板本体の一方の面
１１ｂ、３１ｂ 基板本体の他方の面
１１ｘ、３１ｘ 貫通孔
１２ 絶縁膜
１３、２３ 密着層
１４、２４ 金属層
１５、２５ 配線層
１５ａ、１５ｂ 導電層
１５ｘ、１５ｙ 凹部
２５ｘ 凸部
１００ 保護膜
１１０ レジスト層

Claims (7)

  1. 基板本体と、
    前記基板本体の一方の面から他方の面に貫通する貫通孔と、
    前記貫通孔内に形成された貫通配線と、を有し、
    前記貫通配線は、
    前記貫通孔の内側面の前記一方の面側に形成された第１金属層と、
    前記第１金属層を被覆して前記貫通孔の前記一方の面側を埋める第１配線層と、
    前記貫通孔の内側面の前記他方の面側及び前記第１配線層の前記他方の面側の端部に連続的に形成された第２金属層と、
    前記第２金属層を被覆して前記貫通孔の前記他方の面側を埋める第２配線層と、を備え、
    前記貫通孔内の前記第１配線層の前記他方の面側の端部には前記他方の面側に開口する凹部が形成され、
    前記貫通孔内の前記第２配線層の前記一方の面側の端部には前記一方の面側に突起する凸部が形成され、
    前記凸部は前記凹部内に配され、
    前記第１配線層と前記第２配線層とが、前記貫通孔内で前記第２金属層を介して導通し、
    前記第１配線層は、前記第２配線層の前記一方の面側の端部上に、複数の導電層が積層された構造を有する配線基板。
  2. 前記複数の導電層は、前記貫通孔の一方の面側の端部を埋めるように形成された第１導電層と、前記第１導電層の前記第２配線層側に形成された第２導電層と、を含み、
    前記第１導電層の下端面は、前記第２導電層の上端面と全面で接し、
    前記第２導電層の側面の前記第１導電層側の領域は、前記第１金属層と接している請求項１記載の配線基板。
  3. 前記基板本体と前記第１金属層との間に第１密着層が形成され、
    前記基板本体と前記第２金属層との間、及び、前記第１配線層の前記他方の面側の端部と前記第２金属層との間に第２密着層が形成され、
    前記第１配線層と前記第２配線層とは、前記貫通孔内で前記第２密着層及び前記第２金属層を介して導通している請求項１又は２記載の配線基板。
  4. 前記基板本体の材料はシリコンであり、
    前記貫通孔の内側面はシリコン酸化膜で被覆され、
    前記第１密着層は、前記第１金属層よりも前記シリコン酸化膜との密着性が良好な材料から構成され、
    前記第２密着層は、前記第２金属層よりも前記シリコン酸化膜との密着性が良好な材料から構成されている請求項３記載の配線基板。
  5. 前記貫通孔の内側面に形成された前記第１金属層の厚さは、前記一方の面側から前記貫通孔の深い部分にいくにつれて薄くなり、
    前記貫通孔の内側面に形成された前記第２金属層の厚さは、前記他方の面側から前記貫通孔の深い部分にいくにつれて薄くなる請求項１乃至４の何れか一項記載の配線基板。
  6. 基板本体の一方の面から他方の面に貫通する貫通孔を形成する工程と、
    前記貫通孔内に貫通配線を形成する工程と、を有し、
    前記貫通配線を形成する工程は、
    前記貫通孔の内側面の前記一方の面側に第１金属層を形成する工程と、
    前記第１金属層を給電層とする電解めっき法により、前記第１金属層を被覆して前記貫通孔の前記一方の面側を埋める第１配線層を形成する工程と、
    前記貫通孔の内側面の前記他方の面側及び前記第１配線層の前記他方の面側の端部に連続的に第２金属層を形成する工程と、
    前記第２金属層を給電層とする電解めっき法により、前記第２金属層を被覆して前記貫通孔の前記他方の面側を埋める第２配線層を形成する工程と、を備え、
    前記第１配線層を形成する工程では、コンフォーマルめっきにより、前記貫通孔内の前記第１配線層の他部となる導電層の前記他方の面側の端部に前記他方の面側に開口する凹部を形成し、
    前記第２配線層を形成する工程では、前記貫通孔内の前記第２配線層の前記一方の面側の端部に前記一方の面側に突起する凸部を形成し、前記凸部を前記凹部内に配し、
    前記第１配線層と前記第２配線層とを、前記貫通孔内で前記第２金属層を介して導通させ、
    前記第１配線層を形成する工程は、
    前記基板本体の一方の面側に、前記貫通孔の前記一方の面側の端部を塞ぐ保護膜を形成する工程と、
    前記貫通孔の内側面の前記他方の面側、前記第１金属層、及び前記保護膜の前記貫通孔内に露出する部分を連続的に被覆するレジスト層を形成する工程と、
    前記保護膜を除去し、前記レジスト層の一部を前記貫通孔の前記一方の面側の端部から露出させる工程と、
    前記レジスト層の前記貫通孔の前記一方の面側の端部から露出する部分上に、前記第１金属層を給電層とする電解めっき法により前記第１配線層の一部となる導電層を形成する工程と、
    前記レジスト層を除去した後、前記第１金属層を給電層とする電解めっき法により、前記貫通孔の前記一方の面側を埋めるように、前記第１配線層の一部となる導電層の前記他方の面側に、前記第１配線層の他部となる導電層を形成する工程と、を含む配線基板の製造方法。
  7. 前記第１金属層及び前記第２金属層は、スパッタ法により形成される請求項６記載の配線基板の製造方法。
JP2013200631A 2013-09-26 2013-09-26 配線基板及びその製造方法 Active JP6286169B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013200631A JP6286169B2 (ja) 2013-09-26 2013-09-26 配線基板及びその製造方法
US14/471,209 US9392705B2 (en) 2013-09-26 2014-08-28 Wiring board with through wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013200631A JP6286169B2 (ja) 2013-09-26 2013-09-26 配線基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2015070007A JP2015070007A (ja) 2015-04-13
JP2015070007A5 JP2015070007A5 (ja) 2016-08-25
JP6286169B2 true JP6286169B2 (ja) 2018-02-28

Family

ID=52689960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013200631A Active JP6286169B2 (ja) 2013-09-26 2013-09-26 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9392705B2 (ja)
JP (1) JP6286169B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016073658A1 (en) 2014-11-05 2016-05-12 Corning Incorporated Bottom-up electrolytic via plating method
KR101898404B1 (ko) * 2014-12-17 2018-09-12 미쓰이 가가쿠 가부시키가이샤 기판 중간체, 관통 비어 전극 기판 및 관통 비어 전극 형성 방법
EP3307035B1 (en) * 2015-05-31 2020-02-26 Kiyokawa Plating Industry Co., Ltd. Method for manufacturing wiring board
JP6563317B2 (ja) * 2015-11-25 2019-08-21 新光電気工業株式会社 プローブガイド板及びその製造方法とプローブ装置
US9966371B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US9966361B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10700035B2 (en) * 2016-11-04 2020-06-30 General Electric Company Stacked electronics package and method of manufacturing thereof
US10312194B2 (en) 2016-11-04 2019-06-04 General Electric Company Stacked electronics package and method of manufacturing thereof
US10917966B2 (en) 2018-01-29 2021-02-09 Corning Incorporated Articles including metallized vias
US11152294B2 (en) * 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
US12200875B2 (en) 2018-09-20 2025-01-14 Industrial Technology Research Institute Copper metallization for through-glass vias on thin glass
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
KR20250083587A (ko) 2019-02-21 2025-06-10 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11851321B2 (en) * 2021-03-01 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system and manufacturing method thereof
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US12408475B2 (en) * 2020-12-28 2025-09-02 Suzhou Institute Of Nano-Tech And Nano-Bionics (Sinano) , Chinese Academy Of Sciences Interconnected electrode structure having multi-conductive through hole and method of manufacturing same
CN115621192B (zh) * 2021-07-13 2025-10-21 长鑫存储技术有限公司 一种半导体结构及其形成方法
CN114899197B (zh) * 2022-06-20 2023-07-18 业成科技（成都）有限公司 显示面板、显示面板制造方法以及显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016012A (en) * 1996-11-05 2000-01-18 Cypress Semiconductor Corporation Thin liner layer providing reduced via resistance
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6954984B2 (en) * 2002-07-25 2005-10-18 International Business Machines Corporation Land grid array structure
US6716737B2 (en) * 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
JP4098673B2 (ja) 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
JP4634735B2 (ja) * 2004-04-20 2011-02-16 大日本印刷株式会社 多層配線基板の製造方法
JP4298601B2 (ja) * 2004-07-06 2009-07-22 東京エレクトロン株式会社 インターポーザおよびインターポーザの製造方法
KR100632552B1 (ko) * 2004-12-30 2006-10-11 삼성전기주식회사 내부 비아홀의 필 도금 구조 및 그 제조 방법
JP2007005404A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体基板への貫通配線の形成方法
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
JP4801078B2 (ja) * 2005-09-01 2011-10-26 富士通セミコンダクター株式会社 半導体装置の製造方法
TWI272886B (en) * 2006-02-27 2007-02-01 Advanced Semiconductor Eng Substrate with multi-layer PTH and method for forming the multi-layer PTH
US7749899B2 (en) * 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
JPWO2011062037A1 (ja) * 2009-11-20 2013-04-04 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP5360494B2 (ja) * 2009-12-24 2013-12-04 新光電気工業株式会社 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
KR101167466B1 (ko) * 2010-12-30 2012-07-26 삼성전기주식회사 다층 인쇄회로기판 그 제조방법
JP5613620B2 (ja) * 2011-05-27 2014-10-29 新光電気工業株式会社 配線基板及びその製造方法
JP2013077807A (ja) * 2011-09-13 2013-04-25 Hoya Corp 基板製造方法および配線基板の製造方法

Also Published As

Publication number Publication date
US20150083469A1 (en) 2015-03-26
JP2015070007A (ja) 2015-04-13
US9392705B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
JP6286169B2 (ja) 配線基板及びその製造方法
JP4611943B2 (ja) 半導体装置
JP4787559B2 (ja) 半導体装置およびその製造方法
JP4937842B2 (ja) 半導体装置およびその製造方法
JP6251629B2 (ja) 配線基板及び配線基板の製造方法
JP5568357B2 (ja) 半導体装置及びその製造方法
JP6041731B2 (ja) インターポーザ、及び電子部品パッケージ
JP2014013810A (ja) 基板、基板の製造方法、半導体装置、及び電子機器
JP5775747B2 (ja) 配線基板及びその製造方法
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
CN101183668A (zh) 电解电镀形成突起电极的半导体装置及其制造方法
JP6619294B2 (ja) 配線基板及びその製造方法と電子部品装置
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
TW202013608A (zh) 半導體裝置及其製造方法
US9548280B2 (en) Solder pad for semiconductor device package
JP2008210933A (ja) 半導体装置
CN103456715A (zh) 中介基材及其制作方法
JP4506767B2 (ja) 半導体装置の製造方法
TWI512923B (zh) 中介板及其製法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
CN102376677B (zh) 半导体封装结构及半导体封装结构的制作方法
JP6712136B2 (ja) 電子部品の製造方法
TWM629323U (zh) 覆晶封裝結構
JP2011238742A (ja) 配線基板の製造方法及び配線基板
JP2012134526A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180205

R150 Certificate of patent or registration of utility model

Ref document number: 6286169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150