JP4298601B2 - インターポーザおよびインターポーザの製造方法 - Google Patents
インターポーザおよびインターポーザの製造方法 Download PDFInfo
- Publication number
- JP4298601B2 JP4298601B2 JP2004199785A JP2004199785A JP4298601B2 JP 4298601 B2 JP4298601 B2 JP 4298601B2 JP 2004199785 A JP2004199785 A JP 2004199785A JP 2004199785 A JP2004199785 A JP 2004199785A JP 4298601 B2 JP4298601 B2 JP 4298601B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- plating
- layer
- interposer
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
なお、シード層、メッキ用電極層およびメッキ層とは、同一の材質で形成してもよいし、相互に異なる材質で形成してもよい。
Claims (11)
- 一方面と、前記一方面に対向する他方面とを有し、前記一方面から他方面に貫通する貫通孔を有する基板と、
前記基板の前記一方面側の貫通孔の開口部にスパッタリングにより形成されたシード層と、
前記シード層を覆って前記開口部が閉じるように電解メッキにより形成されたメッキ用電極層と、
前記メッキ用電極層から、前記他方面側へ延び、前記貫通孔を埋めるように形成されたメッキ層とを含む、インターポーザ。 - 前記貫通孔は、中央部が膨らんだ形状である、請求項1に記載のインターポーザ。
- 前記シード層、前記メッキ用電極層および前記メッキ層とは、同一の材質である、請求項1または2に記載のインターポーザ。
- 前記シード層、前記メッキ用電極層および前記メッキ層とは、相互に異なる材質である、請求項1または2に記載のインターポーザ。
- 一方面と、前記一方面に対向する他方面とを有する基板を準備するステップと、
前記基板に貫通孔を形成するステップと、
前記一方面側の貫通孔の開口部にスパッタリングによりシード層を形成するステップと、
前記一方面側のシード層を覆って前記開口部が閉じるように電解メッキにより前記他方面側にメッキ層を形成して貫通孔を埋めるステップとを含む、インターポーザの製造方法。 - 前記一方面側のシード層から、前記他方面側にメッキ層を形成して貫通孔を埋めるステップは、前記一方面側の貫通孔を閉じてメッキ用電極層を形成するステップと、前記電極層を用いてメッキ層を形成するステップとを含む、請求項5に記載のインターポーザの製造方法。
- 前記貫通孔を形成するステップは、中央部が膨らんだ貫通孔を形成するステップを含む、請求項5または6に記載のインターポーザの製造方法。
- 前記シード層、前記メッキ用電極層および前記メッキ層とは、同一の材質である、請求項6に記載のインターポーザの製造方法。
- 前記シード層、前記メッキ用電極層および前記メッキ層とは、相互に異なる材質である、請求項6に記載のインターポーザの製造方法。
- 前記貫通孔は、前記一方側の面において第1の開口面積を有し、前記一方側の面から他方側の面に向けて、順に前記第1の開口面積より小さい面積を有する、請求項1に記載のインターポーザ。
- 前記貫通孔は、前記基板の一方面から他方面に向かって順に開口面積が狭くなるようにエッチングを行なうことにより形成される、請求項5に記載のインターポーザの製造方
法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004199785A JP4298601B2 (ja) | 2004-07-06 | 2004-07-06 | インターポーザおよびインターポーザの製造方法 |
| KR1020077014093A KR100786166B1 (ko) | 2004-07-06 | 2005-07-05 | 인터포저 및 인터포저의 제조 방법 |
| KR1020067004600A KR100786156B1 (ko) | 2004-07-06 | 2005-07-05 | 인터포저 및 인터포저의 제조 방법 |
| CNB2005800009842A CN100413058C (zh) | 2004-07-06 | 2005-07-05 | 互连导电层及互连导电层的制造方法 |
| PCT/JP2005/012424 WO2006004127A1 (ja) | 2004-07-06 | 2005-07-05 | インターポーザおよびインターポーザの製造方法 |
| EP05765494A EP1783832A4 (en) | 2004-07-06 | 2005-07-05 | INTERPOSER AND METHOD FOR PRODUCING AN INTERPOSER |
| US11/631,635 US20080067073A1 (en) | 2004-07-06 | 2005-07-05 | Interposer And Manufacturing Method For The Same |
| CN200810089719.1A CN101256999B (zh) | 2004-07-06 | 2005-07-05 | 互连导电层及互连导电层的制造方法 |
| TW094122867A TW200614896A (en) | 2004-07-06 | 2005-07-06 | Interposer and interposer producing method |
| US13/328,710 US20120085655A1 (en) | 2004-07-06 | 2011-12-16 | Interposer and manufacturing method for the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004199785A JP4298601B2 (ja) | 2004-07-06 | 2004-07-06 | インターポーザおよびインターポーザの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006024649A JP2006024649A (ja) | 2006-01-26 |
| JP2006024649A5 JP2006024649A5 (ja) | 2006-03-09 |
| JP4298601B2 true JP4298601B2 (ja) | 2009-07-22 |
Family
ID=35797727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004199785A Expired - Fee Related JP4298601B2 (ja) | 2004-07-06 | 2004-07-06 | インターポーザおよびインターポーザの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4298601B2 (ja) |
| CN (2) | CN100413058C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8736066B2 (en) * | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| JP5809476B2 (ja) * | 2011-07-29 | 2015-11-11 | 新明和工業株式会社 | 成膜装置および成膜方法 |
| JP2013077807A (ja) * | 2011-09-13 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
| JP6286169B2 (ja) * | 2013-09-26 | 2018-02-28 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP6458429B2 (ja) * | 2014-09-30 | 2019-01-30 | 大日本印刷株式会社 | 導電材充填貫通電極基板及びその製造方法 |
| JP7022365B2 (ja) * | 2017-03-24 | 2022-02-18 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
| JP7307898B2 (ja) * | 2017-03-24 | 2023-07-13 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
| JP7063095B2 (ja) * | 2018-05-07 | 2022-05-09 | 住友電気工業株式会社 | プリント配線板及びプリント配線板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583058B1 (en) * | 1998-06-05 | 2003-06-24 | Texas Instruments Incorporated | Solid hermetic via and bump fabrication |
| JP2000150701A (ja) * | 1998-11-05 | 2000-05-30 | Shinko Electric Ind Co Ltd | 半導体装置並びにこれに用いる接続用基板及びその製造方法 |
| JP4703061B2 (ja) * | 2001-08-30 | 2011-06-15 | 富士通株式会社 | 薄膜回路基板の製造方法およびビア形成基板の形成方法 |
| JP4043873B2 (ja) * | 2002-07-11 | 2008-02-06 | 大日本印刷株式会社 | 多層配線基板の製造方法 |
| JP4429585B2 (ja) * | 2002-11-08 | 2010-03-10 | 富士通株式会社 | 選択的絶縁方法及び貫通ビアを備えた実装基板 |
-
2004
- 2004-07-06 JP JP2004199785A patent/JP4298601B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-05 CN CNB2005800009842A patent/CN100413058C/zh not_active Expired - Fee Related
- 2005-07-05 CN CN200810089719.1A patent/CN101256999B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101256999A (zh) | 2008-09-03 |
| JP2006024649A (ja) | 2006-01-26 |
| CN101256999B (zh) | 2011-05-11 |
| CN1842914A (zh) | 2006-10-04 |
| CN100413058C (zh) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120085655A1 (en) | Interposer and manufacturing method for the same | |
| US8455357B2 (en) | Method of plating through wafer vias in a wafer for 3D packaging | |
| JP4564343B2 (ja) | 導電材充填スルーホール基板の製造方法 | |
| TWI293793B (en) | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias | |
| TW479340B (en) | Copper conductive line with redundant liner | |
| JP4298601B2 (ja) | インターポーザおよびインターポーザの製造方法 | |
| JP2008053568A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201438145A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| JP4581864B2 (ja) | 半導体基板への貫通配線の形成方法 | |
| TWI254411B (en) | Damascenes and manufacturing method thereof | |
| CN100517621C (zh) | 具有包覆层的互连结构及其制造方法 | |
| JP4286733B2 (ja) | インターポーザおよびインターポーザの製造方法 | |
| JP4552770B2 (ja) | 半導体基板への貫通配線の形成方法 | |
| JP2007005404A (ja) | 半導体基板への貫通配線の形成方法 | |
| CN101663418A (zh) | 导电通孔的形成 | |
| JP2007005787A (ja) | 半導体素子パッケージ用キャップおよびその製造方法 | |
| JP5231733B2 (ja) | 貫通孔配線構造およびその形成方法 | |
| JPH07122644A (ja) | 半導体装置及びその製造方法 | |
| US8405190B2 (en) | Component having a silicon carbide coated via | |
| KR100744419B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| KR100749367B1 (ko) | 반도체 소자의 금속배선 및 그의 제조방법 | |
| JP2003218201A (ja) | 半導体装置およびその製造方法 | |
| JP2004207728A (ja) | トレンチを用いた金属構造物の製造方法 | |
| JPH10189606A (ja) | 半導体装置のバンプ及びその製造方法 | |
| CN120812848A (zh) | 金属化陶瓷电路板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150424 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |