Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6316616B2 - 部品内蔵型基板 - Google Patents
[go: Go Back, main page]

JP6316616B2 - 部品内蔵型基板 - Google Patents

部品内蔵型基板 Download PDF

Info

Publication number
JP6316616B2
JP6316616B2 JP2014025890A JP2014025890A JP6316616B2 JP 6316616 B2 JP6316616 B2 JP 6316616B2 JP 2014025890 A JP2014025890 A JP 2014025890A JP 2014025890 A JP2014025890 A JP 2014025890A JP 6316616 B2 JP6316616 B2 JP 6316616B2
Authority
JP
Japan
Prior art keywords
electronic component
external electrode
component
substrate
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014025890A
Other languages
English (en)
Other versions
JP2015153886A (ja
Inventor
松本 健太郎
健太郎 松本
秀和 唐澤
秀和 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2014025890A priority Critical patent/JP6316616B2/ja
Publication of JP2015153886A publication Critical patent/JP2015153886A/ja
Application granted granted Critical
Publication of JP6316616B2 publication Critical patent/JP6316616B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9413Dispositions of bond pads on encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/019Manufacture or treatment using temporary auxiliary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、チップ抵抗器等の電子部品が絶縁性の樹脂層に埋め込まれている部品内蔵型基板に係り、特に、樹脂層に搭載した他の電子部品が内蔵の電子部品と導通されている部品内蔵型基板に関するものである。
近年、電子機器の小型・軽量化や回路構成の複雑化に伴って、チップ抵抗器等の電子部品を回路基板の表面だけでなく内層にも実装して部品実装密度を高めるようにした部品内蔵型基板が実用に供されている。
この種の部品内蔵型基板では、通常、絶縁性の樹脂層からなる配線基板に電子部品を埋め込んだ後、この樹脂層にレーザ光を照射してビアホールを形成すると共に、そのビアホール内に銅メッキ処理等からなる接続ビアを形成することにより、内蔵された電子部品の外部電極と接続ビアとを接続するようにしている(例えば、特許文献1参照)。ここで、樹脂層としては一般的に不透明樹脂が使用されているため、樹脂層にビアホールを形成する際に内蔵された電子部品の外部電極を目視することができず、ビアホールの形成位置がずれて電子部品の外部電極と正しく接続されなくなる虞がある。
そこで従来より、ビアホールの形成位置と電子部品の外部電極とが多少ずれても問題ないように、表面電極に比べて裏面電極の面積を大きく設定したチップ抵抗器(電子部品)を予め準備しておき、かかるチップ抵抗器を表面電極の形成面を下向きにした状態で樹脂層に埋め込むようにした部品内蔵型基板が提案されている(例えば、特許文献2参照)。
特許文献2に開示された従来技術では、樹脂層に内蔵される電子部品の裏面電極が大きな面積に形成されているため、樹脂層にレーザ光を照射してビアホールを形成する際に、ビアホールの形成位置が正規の位置に対して多少ずれたとしても、ビアホールと外部電極(裏面電極)を確実に接続させることができる。
特開2001−53447号公報 特開2011−199188号公報
しかしながら、部品内蔵型基板に用いられる電子部品の小型化は促進される傾向にあり、例えば0603サイズ(0.6mm×0.3mm)と呼ばれる小型のチップ抵抗器になると、外部電極となる裏面電極の面積を大きくすることに限界があるため、特許文献2に開示された従来技術を採用しても十分な効果を期待することはできなくなる。特に、樹脂層として硬化時の収縮率が大きな絶縁性樹脂(例えばエポキシ系樹脂)を使用した場合、絶縁性樹脂の収縮に伴って電子部品の実装位置にずれが生じてしまうため、外部電極の大きさに限界のある小型の電子部品を用いると、ビアホールの僅かな位置ずれによって外部電極との接続が不完全になる虞がある。
また、樹脂層の表面に形成した配線パターンに他の電子部品を実装し、この電子部品を樹脂層に埋め込んだ電子部品と導通させる場合、特許文献1や特許文献2に開示された従来技術のように、絶縁層にビアホールを形成して配線パターンと内蔵部品の外部電極とを導通させると、ビアホールによって配線基板の薄型化が妨げられてしまうことになる。特に、これら2つの電子部品がそれぞれ絶縁層に内蔵されている多層基板の場合、各層に形成されるビアホールの長さが累積されて配線基板全体の厚みが非常に厚くなるだけでなく、上層の絶縁層の表面から下層に埋め込まれた電子部品の外部電極までの距離が長くなるため、ビアホールの孔明け加工やビアホール内のメッキ形成が困難になるという問題が発生する。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、内蔵の電子部品に対して他の電子部品を簡単かつ確実に導通させることができると共に薄型化に好適な部品内蔵型基板を提供することにある。
上記の目的を達成するために、本発明の部品内蔵型基板は、ベース基板に外部電極を有する第1電子部品が埋め込まれていると共に、前記ベース基板に外部電極を有する第2電子部品が搭載されている部品内蔵型基板において、前記第1電子部品の前記外部電極が前記第2電子部品の前記外部電極よりも大きな面積に設定されており、これら両外部電極どうしを直接重ねて導通させることにより、前記第1電子部品の前記外部電極の一部が前記第2電子部品の端面から露出するように構成した。
このように構成された部品内蔵型基板では、ベース基板に内蔵された第1電子部品の外部電極とベース基板に表面実装された第2電子部品の外部電極とが、ビアホールを介さずに直接重ね合わされて導通状態となっているため、ビアホールの位置ずれに起因する導通不良を解消することができると共に、ビアホールを省略した分だけ薄型化を図ることができる。しかも、第1電子部品の外部電極が第2電子部品の外部電極よりも大きな面積に設定されており、これら両外部電極を重ね合わせることにより、第1電子部品の外部電極の一部が第2電子部品の外部電極から露出するようになっているため、導電性接着剤や半田(クリーム半田)等の接着材料を用いて第1電子部品と第2電子部品を固着する際に、接着材料が両外部電極の接着面から外部電極の露出個所にはみ出し易くなって固着性を高めることができる。
上記の構成において、ベース基板に第1電子部品を内蔵する手段は特に限定されないが、ベース基板に埋め込み用孔が設けられており、この埋め込み用孔に充填された樹脂層の内部に第1電子部品を埋め込むようにすることが好ましい。
上記の構成において、第2電子部品が、第1電子部品の外部電極を接続ランドとして固着された外部電極と、ベース基板上の配線パターンを接続ランドとして固着された外部電極とを有していると、第2電子部品に備えられる一対の外部電極のうち、一方の外部電極については第1電子部品の外部電極を接続ランドとして利用できるため、ベース基板上に必要とされる配線パターンの接続ランドを削減することができる。
本発明の部品内蔵型基板によれば、ベース基板に内蔵された第1電子部品に対してベース基板に表面実装された第2電子部品を簡単かつ確実に導通させることができると共に、ビアホールを省略した分だけ薄型化を図ることができる。
本発明の第1実施形態例に係る部品内蔵型基板の断面図である。 第1実施形態例に係る部品内蔵型基板の製造工程を示す説明図である。 本発明の第2実施形態例に係る部品内蔵型基板の断面図である。 本発明の第3実施形態例に係る部品内蔵型基板の断面図である。 本発明の第4実施形態例に係る部品内蔵型基板の断面図である。
発明の実施の形態について図面を参照して説明すると、図1に示すように、本発明の第1実施形態例に係る部品内蔵型基板1は、エポキシ樹脂やポリイミド等の絶縁性樹脂からなるベース基板2と、このベース基板2に内蔵された第1電子部品3と、ベース基板2上に搭載された第2電子部品4と、ベース基板2の表面に設けられた配線パターン5等によって主に構成されている。
ベース基板2には埋め込み用孔2aが形成されており、第1電子部品3は埋め込み用孔2aに充填された絶縁性の樹脂層6の内部に埋め込まれている。第1電子部品3は例えばチップ抵抗器であり、詳細については図示省略されているが、この第1電子部品3の上面側には一対の第1表面電極や、第1表面電極に接続された抵抗体、抵抗体を覆う保護層、保護層の端部を覆う第2表面電極、第2表面電極を覆う外部電極3a等が設けられており、第1電子部品3の下面側には一対の裏面電極が設けられている。
第2電子部品4もチップ抵抗器であり、詳細については図示省略されているが、第2電子部品4の上面側には一対の表面電極や、表面電極に接続された抵抗体、抵抗体を覆う保護層が設けられており、第2電子部品4の下面側には外部電極4aとして機能する一対の裏面電極が設けられている。この第2電子部品4は一方の外部電極4aが第1電子部品3の外部電極3aと直接重なるようにベース基板2上に搭載され、これら外部電極3a,4aが導電性接着剤を用いて接続されると共に、第2電子部品4の他方の外部電極4aが導電性接着剤を用いて配線パターン5に接続されている。
次に、上記の如く構成された部品内蔵型基板1の製造方法について、図2を参照しながら説明する。
まず、図2(a)に示すように、ベース基板2の片面に銅箔からなる配線材料7を貼り付けた後、この配線材料7を公知のフォトリソグラフィ技術を用いてパターニングすることにより、図2(b)に示すように、ベース基板2の片面に配線パターン5を形成する。次に、ベース基板2に例えばレーザ光を照射することにより、図2(c)に示すように、ベース基板2の所定位置に埋め込み用孔2aを穿設する。
次に、この状態のままベース基板2を反転し、図2(d)に示すように、配線パターン5に剥離板8を貼り付けて埋め込み用孔2aの一方の開口端を塞いだ後、図2(e)に示すように、第1電子部品3を埋め込み用孔2a内に挿入して剥離板8上に載置する。その際、第1電子部品3は外部電極3aを下に向けた水平姿勢で埋め込み用孔2a内に収納されるため、一対の外部電極3aの表面が平坦な剥離板8に当接することになる。
次に、図2(f)に示すように、ベース基板2の上面にPEEKやPEI等の熱可塑性樹脂フィルムを被せ、これを加熱・加圧することで埋め込み用孔2aの内部に樹脂層6を充填する。しかる後、ベース基板2を反転して剥離板8を剥がすと、図2(g)に示すように、ベース基板2の上面から第1電子部品3の外部電極3aと配線パターン5が露出し、これら外部電極3aと配線パターン5が同一平面内に位置することになる。
次に、第1電子部品3の外部電極3aと配線パターン5の所定箇所に導電性接着剤を塗布した後、図2(h)に示すように、ベース基板2上に第2電子部品4を搭載することにより、第2電子部品4の両外部電極4aを導電性接着剤を介して第1電子部品3の外部電極3aと配線パターン5にそれぞれ接着する。その結果、ベース基板2の埋め込み用孔2aに内蔵された第1電子部品3の外部電極3aと、ベース基板2の表面に実装された第2電子部品4の外部電極4aとが、ビアホールを介さずに直接重ね合わされて導通状態となり、図1に示すような実装構造を有する部品内蔵型基板1が完成する。
以上説明したように、第1実施形態例に係る部品内蔵型基板1では、ベース基板2の埋め込み用孔2aに樹脂層6が充填され、この樹脂層6に埋め込まれた内蔵部品である第1電子部品3の外部電極3aと、ベース基板2に搭載された表面実装部品である第2電子部品4の外部電極4aとが、ビアホールを介さずに直接重ね合わされて導通状態となっているため、ビアホールの位置ずれに起因する導通不良を解消することができると共に、ビアホールを省略した分だけ薄型化を図ることができる。
また、樹脂層6に埋め込まれた第1電子部品3の外部電極3aとベース基板2の表面に設けられた配線パターン5とが同一平面内に位置しており、これら外部電極3aと配線パターン5に第2電子部品4の両外部電極4aが重ねられているため、第2電子部品4の外部電極4aが第1電子部品3の外部電極3aに対して傾くことなく平行な姿勢で密着されることになり、両者の導通の信頼性を極めて安定したものにすることができる。
ここで、上記した第1実施形態例では、第2電子部品4の両外部電極4aを第1電子部品3の外部電極3aとベース基板2上の配線パターン5に対してそれぞれ導電性接着剤を用いて接着する場合について説明したが、以下に説明する第2実施形態例や第3実施形態例のように、導電性接着剤の代わりに半田を用いて接着することも可能である。
図3に示すように、本発明の第2実施形態例に係る部品内蔵型基板20では、第1電子部品3の外部電極3aと第2電子部品4の外部電極4aは平面的にほぼ同じ大きさであるが、第2電子部品4の外部電極4aが第1電子部品3の外部電極3aに対して互いの接触面の面内方向にずらして重ね合わされているため、それに伴って第1電子部品3の外部電極3aの一部が第2電子部品4の端面から露出するようになっている。
このように構成された第2実施形態例に係る部品内蔵型基板20においては、導電性接着剤や半田(クリーム半田)等の接着材料を用いて第1電子部品3と第2電子部品4を固着する際に、この接着材料が両外部電極3a,4aの接着面から外部電極3aの露出箇所にはみ出し易くなるため、接着材料の逃げ場所が確保されて固着性を高めることができる。特に、接着材料として半田を用いた場合、接着面から外部電極3aの露出箇所にはみ出した半田が第2電子部品4の端面にフィレット9を形成するため、第1電子部品3と第2電子部品4の固着性が非常に良好なものとなる。
図4に示すように、本発明の第3実施形態例に係る部品内蔵型基板30では、第1電子部品3の外部電極3aは第2電子部品4の外部電極4aよりも大きな面積に設定されており、大きい方の外部電極3a上に小さい方の外部電極4aを重ねることにより、第1電子部品3の外部電極3aの一部が第2電子部品4の端面から露出するようになっている。その際、第1電子部品3の上面側に設けられた外部電極3aの面積自体を大きくし、この外部電極3aに対して第2電子部品4の外部電極4aを導通するようにしても良いが、第1電子部品3に表面電極と裏面電極を導通する端面電極を設けると共に、これら端面電極と表面電極および裏面電極を覆う外部電極部を設け、裏面電極のみが設けられた裏面の外部電極部に対して第2電子部品4の外部電極4aを導通するようにすると、第1電子部品3に大きくて平坦な外部電極を容易に設けることが可能になる。
このように構成された第3実施形態例に係る部品内蔵型基板30においても、導電性接着剤や半田(クリーム半田)等の接着材料を用いて第1電子部品3と第2電子部品4を固着する際に、この接着材料が両外部電極3a,4aの接着面から外部電極3aの露出箇所にはみ出し易くなるため、接着材料の逃げ場所が確保されて固着性を高めることができる。特に、接着材料として半田を用いた場合、接着面から外部電極3aの露出箇所にはみ出した半田が第2電子部品4の端面にフィレット9を形成するため、第1電子部品3と第2電子部品4の固着性が非常に良好なものとなる。
図5は本発明の第4実施形態例に係る部品内蔵型基板40の断面図であり、この部品内蔵型基板40は、前述した第1電子部品3と第2電子部品4がそれぞれ絶縁層に内蔵された多層基板となっている。すなわち、ベース基板2の樹脂層6に埋め込まれた第1電子部品3とベース基板2上に搭載された第2電子部品4は、第1乃至第3実施形態例と同様に互いの外部電極3a,4aどうしを直接重ね合わせて導通状態となっており、第2電子部品4もベース基板2に積層された絶縁性の上部樹脂層41の内部に埋め込まれている。上部樹脂層41の表面には配線パターン42が設けられており、第1電子部品3と第2電子部品4は上部樹脂層41に設けられた接続ビア43を介して配線パターン42に接続されている。
上記の如く構成された部品内蔵型基板40の製造方法について簡単に説明すると、ベース基板2の樹脂層6に埋め込まれた第1電子部品3に対して第2電子部品4を導通させるまでの工程は図2の(a)〜(h)と同じであり、しかる後に、第2電子部品4を覆うようにPEEKやPEI等の熱可塑性樹脂フィルムをベース基板2上に敷設し、これを加熱・加圧して上部樹脂層41を形成する。次に、上部樹脂層41にレーザ光を照射して第1電子部品3の外部電極3aと第2電子部品4の上面側の外部電極4bに達するビアホールを形成した後、そのビアホールの内部を含めて上部樹脂層41の表面全体に銅メッキ等を施すことでビアホールの内部に接続ビア43を形成し、最後に表面のメッキ層をエッチングして配線パターン42を形成する。
このように構成された第4実施形態例に係る部品内蔵型基板40では、下層のベース基板2の樹脂層6に埋め込まれた第1電子部品3の外部電極3aと、上層の上部樹脂層41に埋め込まれた第2電子部品4の外部電極4aとが、ビアホールを介さずに直接重ね合わされて導通状態となっているため、ビアホールの位置ずれに起因する導通不良を解消することができると共に、上部樹脂層41の表面から第1電子部品3の外部電極3aまでの距離がビアホールを省略した分だけ短くなるため、ビアホールの孔明け加工やビアホール内のメッキ形成を容易に行うことができる。
また、多層基板の上下各層に第1電子部品3と第2電子部品4が互いに平行な姿勢で内蔵されており、第2電子部品4の外部電極4aが第1電子部品3の外部電極3aに対して傾くことなく密着されているため、両者の導通の信頼性を極めて安定したものにすることができると共に、ビアホールの形成時に深さが変わってしまうことを防止できる。
なお、上記第1乃至第4実施形態例では、ベース基板2に内蔵される第1電子部品やその第1電子部品に導通される第2電子部品としてチップ抵抗器を例示して説明したが、チップコンデンサやICチップ等の外部電極を有する他の電子部品を用いることも可能である。
1,20,30,40 部品内蔵型基板
2 ベース基板
2a 埋め込み用孔
3 第1電子部品
3a 外部電極
4 第2電子部品
4a 外部電極
5 配線パターン
6 樹脂層
7 配線材料
8 剥離板
9 フィレット
41 上部樹脂層
42 配線パターン
43 接続ビア

Claims (3)

  1. ベース基板に外部電極を有する第1電子部品が埋め込まれていると共に、前記ベース基板に外部電極を有する第2電子部品が搭載されている部品内蔵型基板において、
    前記第1電子部品の前記外部電極が前記第2電子部品の前記外部電極よりも大きな面積に設定されており、これら両外部電極どうしを直接重ねて導通させることにより、前記第1電子部品の前記外部電極の一部が前記第2電子部品の端面から露出するようにしたことを特徴とする部品内蔵型基板。
  2. 請求項1の記載において、前記ベース基板に埋め込み用孔が設けられており、前記第1電子部品は前記埋め込み用孔に充填された樹脂層の内部に埋め込まれていることを特徴とする部品内蔵型基板。
  3. 請求項1または2の記載において、前記第2電子部品は、前記第1電子部品の前記外部電極を接続ランドとして固着された外部電極と、前記ベース基板上の配線パターンを接続ランドとして固着された外部電極とを有していることを特徴とする部品内蔵型基板。
JP2014025890A 2014-02-13 2014-02-13 部品内蔵型基板 Expired - Fee Related JP6316616B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014025890A JP6316616B2 (ja) 2014-02-13 2014-02-13 部品内蔵型基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014025890A JP6316616B2 (ja) 2014-02-13 2014-02-13 部品内蔵型基板

Publications (2)

Publication Number Publication Date
JP2015153886A JP2015153886A (ja) 2015-08-24
JP6316616B2 true JP6316616B2 (ja) 2018-04-25

Family

ID=53895852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014025890A Expired - Fee Related JP6316616B2 (ja) 2014-02-13 2014-02-13 部品内蔵型基板

Country Status (1)

Country Link
JP (1) JP6316616B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7661155B2 (ja) * 2021-07-05 2025-04-14 三菱電機エンジニアリング株式会社 プリント基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304659A (ja) * 1991-04-01 1992-10-28 Nec Corp 混成集積回路装置
JPH0650383U (ja) * 1992-12-02 1994-07-08 株式会社東芝 プリント基板
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
JP2001053447A (ja) * 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2015153886A (ja) 2015-08-24

Similar Documents

Publication Publication Date Title
CN100559920C (zh) 刚挠性线路板
JP5395360B2 (ja) 電子部品内蔵基板の製造方法
JP4697037B2 (ja) 部品内蔵基板及びその配線不良検査方法
US20090290318A1 (en) Printed wiring board and method for manufacturing the same
KR101482404B1 (ko) 리지드 플렉시블 인쇄회로기판 및 그 제조방법
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
TW201349957A (zh) 多層電路板及其製作方法
JP4143609B2 (ja) 配線基板の製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
TW201401942A (zh) 多層電路板及其製作方法
TWI474768B (zh) A method of manufacturing a substrate having a built-in member, and a substrate for a built-in member manufactured by the method
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20150040582A (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
TWI572267B (zh) 具有凹槽的多層線路板與其製作方法
JP6316616B2 (ja) 部品内蔵型基板
TW201637537A (zh) 配線基板的製造方法
JP2019121764A (ja) 配線板およびその製造方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
KR20070068268A (ko) 배선 기판의 제조 방법
JP7103030B2 (ja) 電子部品内蔵パッケージ及びその製造方法
JP2005123332A (ja) 回路基板及びその製造方法
JP6890575B2 (ja) 部品実装樹脂基板
JP6387226B2 (ja) 複合基板
JP5671857B2 (ja) 埋め込み部品具有配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180328

R150 Certificate of patent or registration of utility model

Ref document number: 6316616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees