JP6325860B2 - 端子配置装置および端子配置方法 - Google Patents

Description

本発明は、半導体チップの外部接続端子である各々のパッドとパッケージの外部接続端子である各々のピンとの対応付けを行う端子配置装置および端子配置方法に関するものである。

半導体チップの各々のパッドとパッケージの各々のピンとの対応付けを行う端子配置装置として、特許文献１がある。同文献に記載の端子配置装置では、両者の対応付けを行う場合、まず、例えば、表１に示すような端子配置シートが生成される。

表１に示す端子配置シートには、半導体チップのパッドの番号（PAD）と、パッケージのピンの番号（PIN）と、信号名（SIGNAL）と、セル名（CELL）と、入出力名（IN/OUT）と、グループ名（GROUP）と、電源側のドライブ係数（OVDD）およびグランド側のドライブ係数（OVSS）とが対応付けされて格納されている。

パッケージのピンの番号がNCのピンは、実際には接続しないノンコネクトピンである。ノンコネクトピンに対応する半導体チップのノンコネクトパッドは、パッケージのピンには接続されない。

信号名は、パッケージのピンの名称を表す。OVSS, OVDD, SO1-SO8、SI1-SI2は、それぞれ、グランドピン、電源ピン、出力ピン（双方向ピンを含む）、入力ピンであることを表す。

セル名は、半導体チップのパッドに接続されたIOセル（入出力セル）の名称を表す。PAD_OGND, PAD_OVDD, PAD_OBT1-PAD_OBT3, PAD_IBT1は、それぞれ、グランドセル、電源セル、出力バッファセル（双方向バッファセルを含む）、入力バッファセルであることを表す。また、PAD_NCは、IOセルが接続されず、パッケージのピンにも接続されないノンコネクトセルであることを表す。

入出力名は、パッケージのピンの入出力属性の名称を表す。ognd, ovdd, out, inは、それぞれ、入出力属性が、グランド、電源、出力（双方向を含む）、入力であることを表す。

グループ名は、同時動作する出力バッファセルのグループの名称を表す。
表１には、番号３〜６，１１，１３，１５，１７の出力パッドに対応する出力バッファセルが同じグループＡであることが示されている。

電源側のドライブ係数およびグランド側のドライブ係数は、それぞれ、各々の出力バッファセルの電源側の駆動能力およびグランド側の駆動能力を表す。
表１には、電源側のドライブ係数が一例として示されている。ドライブ係数C1-C3は、それぞれ、セル名PAD_OBT1-PAD_OBT3に対応する出力バッファセルのドライブ係数を表す。セル名PAD_IBT1に対応する入力バッファセルのドライブ係数は０である。

半導体チップのパッドの番号およびパッケージのピンの番号は、端子配置装置により自動的に設定される。信号名、セル名、入出力名およびグループ名は、ユーザにより入力される。電源側のドライブ係数およびグランド側のドライブ係数は、出力同時動作ルールファイルで定義される。

続いて、端子配置シートに基づいて、各々のグループについて、同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数と、同時動作する出力バッファセルに電力を供給する電源の駆動能力に対応する許容ドライブ係数とを比較することにより、半導体チップのパッドとパッケージのピンとの対応付けが、許容ドライブ係数により規定された出力端子同時動作制約を満たす対応づけであるか否かのチェックが行われる。

その結果、対応付けが出力端子同時動作制約を満たす場合、対応付けにエラーはないと判定され、出力端子同時動作制約を満たさない場合、対応付けにエラーがあると判定される。
そして、エラーが発生した場合には、ユーザにより、電源／グランドの追加、端子配置の変更等が行われ、エラーがなくなるまで上記動作が繰り返し行われる。

上記のように、特許文献１に記載の端子配置装置では、半導体チップの各々のパッドとパッケージの各々のピンとの対応付けが、出力端子同時動作制約を満たす対応づけであるか否かのチェックが行われるため、電源端子やグランド端子の配置、および複数の出力バッファセルの同時動作に起因して発生するノイズを考慮した適切な端子配置を行うことができる。

前述のように、特許文献１の端子配置装置では、同時動作する出力バッファセルの合計のドライブ係数と許容ドライブ係数とを比較することにより同時動作ノイズの許容判定が行われていた。しかし、同文献の端子配置装置では、同一のセルを用いている限り個々の出力バッファセルが受けるノイズの影響は一様と見なしているため、半導体チップのパッドの物理的な位置関係による影響は考慮されていなかった。

図４に示すように、例えば、ノンコネクトパッド（PAD_NC）を配置することにより、ノンコネクトパッドによる寄生容量３２が発生するため、同時動作ノイズが低減され、同時動作する出力バッファセルの合計のドライブ係数が低減されるドライブ緩和効果が期待できるが、特許文献１の端子配置装置ではこれが考慮されていない。そのため、必要な電源ピンおよびグランドピンの数が悲観的に見積もられ、信号ピンとして使用することができるピン数が少なくなる場合があった。

また、特許文献１の端子配置装置では、半導体チップのパッド間の距離を端子配置シート上から見積もることができないため、静電気保護回路の配置の妥当性を別途行う必要があり、TAT（ターンアラウンドタイム）増大の要因となっていた。

ここで、本発明に関連性のある先行技術文献として、特許文献１の他に特許文献２，３がある。
特許文献２には、半導体集積回路パッケージのレイアウト設計における端子配置を、同時動作端子数を制限してノイズを抑圧するように決定する集積回路の端子配置装置が記載されている。
また、特許文献３には、半導体集積回路の同時動作ノイズを短時間で見積もることができる同時動作ノイズの見積り方法が記載されている。

特開２００４−３１８６４０号公報 特開平１１−３２８２４０号公報 特開２００５−３８４００号公報

本発明の目的は、前記従来技術の問題点を解消し、ノンコネクトパッドによる寄生容量の増加を考慮して、同時動作出力ノイズを正確に見積もることができる端子配置装置および端子配置方法を提供することにある。

上記目的を達成するために、本発明は、半導体チップの外部接続端子である各々のパッドとパッケージの外部接続端子である各々のピンとの対応付けを行う端子配置装置であって、
外部から入力された指示を取得する指示取得部と、
前記指示取得部により取得された指示に対応する個数の、前記ピンに接続されないノンコネクトパッドを、前記指示取得部により取得された指示に対応する位置に配置するように前記対応付けを編集する端子配置情報編集部と、
第１電源パッドと第２電源パッドとの間に配置された２以上の出力パッドに対応する２以上の出力バッファセルが同時動作する場合に、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加を考慮して、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数が、前記第１電源パッドに対応する第１電源の駆動能力に対応する許容ドライブ係数を満たすか否かのチェックを行う同時動作出力チェック部と、
前記同時動作出力チェック部によるチェックの結果を出力するチェック結果出力部とを備えることを特徴とする端子配置装置を提供するものである。

ここで、前記同時動作出力チェック部は、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数から、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加により低減される合計のドライブ係数を減算した結果に基づいて、前記チェックを行うものであることが好ましい。

また、前記同時動作出力チェック部は、さらに、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加を考慮して、前記チェックを行うものであることが好ましい。

また、前記同時動作出力チェック部は、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数に、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加および前記ノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加により低減されるドライブ係数の比率を表す乗算係数を積算した結果に基づいて、前記チェックを行うものであることが好ましい。

さらに、前記端子配置情報編集部により編集された対応付けおよび前記半導体チップのパッド間の距離を表すピッチに基づいて、前記第１電源パッドと、前記第１電源パッドと前記第２電源パッドとの間に配置された第１出力パッドとの間の距離が、前記第１電源パッドが備える静電気保護回路から前記第１出力パッドまでの距離の許容値を満たすか否かをチェックする静電気保護回路配置チェック部を備え、
前記チェック結果出力部は、さらに、前記静電気保護回路配置チェック部によるチェックの結果を出力するものであることが好ましい。

さらに、前記端子配置情報編集部により編集された対応付けおよび前記パッケージの形状に関する情報に基づいて、前記半導体チップが前記パッケージに実装され、前記半導体チップの各々のパッドと前記パッケージの各々対応するピンとがボンディングワイヤにより接続されて組み立てられた状態の半導体集積回路の組立図を生成し、前記組立図に基づいて、前記対応付けの妥当性をチェックするパッケージ組立チェック部を備え、
前記チェック結果出力部は、さらに、前記パッケージ組立チェック部によるチェックの結果を出力するものであることが好ましい。

また、本発明は、コンピュータが、半導体チップの外部接続端子である各々のパッドとパッケージの外部接続端子である各々のピンとの対応付けを行う端子配置方法であって、
前記コンピュータが、
外部から入力された指示を取得する指示取得ステップと、
前記指示取得ステップにより取得された指示に対応する個数の、前記ピンに接続されないノンコネクトパッドを、前記指示取得ステップにより取得された指示に対応する位置に配置するように前記対応付けを編集する端子配置情報編集ステップと、
第１電源パッドと第２電源パッドとの間に配置された２以上の出力パッドに対応する２以上の出力バッファセルが同時動作する場合に、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加を考慮して、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数が、前記第１電源の駆動能力に対応する許容ドライブ係数を満たすか否かのチェックを行う同時動作出力チェックステップと、
前記同時動作出力チェックステップによるチェックの結果を出力するチェック結果出力ステップとを実行することを特徴とする端子配置方法を提供する。

ここで、前記同時動作出力チェックステップは、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数から、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加により低減される合計のドライブ係数を減算した結果に基づいて、前記チェックを行うことが好ましい。

また、前記同時動作出力チェックステップは、さらに、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加を考慮して、前記チェックを行うことが好ましい。

また、前記同時動作出力チェックステップは、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数に、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加および前記ノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加により低減されるドライブ係数の比率を表す乗算係数を積算した結果に基づいて、前記チェックを行うことが好ましい。

さらに、前記コンピュータが、さらに、前記端子配置情報編集ステップにより編集された対応付けおよび前記半導体チップのパッド間の距離を表すピッチに基づいて、前記第１電源パッドと、前記第１電源パッドと前記第２電源パッドとの間に配置された第１出力パッドとの間の距離が、前記第１電源パッドが備える静電気保護回路から前記第１出力パッドまでの距離の許容値を満たすか否かをチェックする静電気保護回路配置チェックステップを実行し、
前記チェック結果出力ステップは、さらに、前記静電気保護回路配置チェックステップによるチェックの結果を出力することが好ましい。

前記コンピュータが、さらに、前記端子配置情報編集ステップにより編集された対応付けおよび前記パッケージの形状に関する情報に基づいて、前記半導体チップが前記パッケージに実装され、前記半導体チップの各々のパッドと前記パッケージの各々対応するピンとがボンディングワイヤにより接続されて組み立てられた状態の半導体集積回路の組立図を生成し、前記組立図に基づいて、前記対応付けの妥当性をチェックするパッケージ組立チェックステップを実行し、
前記チェック結果出力ステップは、さらに、前記パッケージ組立チェックステップによるチェックの結果を出力することが好ましい。

本発明では、ノンコネクトパッドの個数分の、ノンコネクトパッドの配置による寄生容量の増加、さらには、ノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加を考慮して、出力端子同時動作制約のチェックが行われる。
これにより、本発明によれば、同時動作出力ノイズを従来よりも正確に評価することができるため、従来、悲観的に見積もられていた電源数を削減することができ、チップサイズおよびコストを削減することができる。

また、本発明では、半導体チップのパッド間のピッチを利用して、従来は、端子配置の検討とは別に行われていた静電気保護回路の配置のチェックを同時に行うことができるため、設計TATを短縮することができる。
また、本発明では、組立図を生成することにより、組立検討を容易化することができるため、TATの短縮が期待できる。

本発明の端子配置装置の構成を表す一実施形態のブロック図である。 パッケージ組立チェック部により生成された組立図を表す一例の概念図である。 （A）〜（D）は、ノンコネクトパッドを配置していない場合および配置した場合の同時動作出力ノイズのシミュレーション結果の波形を表す一例の波形図である。 ノンコネクトパッドの配置による寄生容量を表す一例の等価回路図である。

以下に、添付の図面に示す好適実施形態に基づいて、本発明の端子配置装置および端子配置方法を詳細に説明する。

図１は、本発明の端子配置装置の構成を表す一実施形態のブロック図である。同図に示す端子配置装置１０は、半導体チップの外部接続端子である各々のパッドとパッケージの外部接続端子である各々のピンとの対応付けを行うものであり、指示取得部１２と、端子配置情報編集部１４と、同時動作出力チェック部１６と、静電気保護回路配置チェック部１８と、パッケージ組立チェック部２０と、チェック結果出力部２２とを備えている。

指示取得部１２は、端子配置装置１０の外部から、例えば、マウス、キーボード、タッチパッド等の入力手段を介して入力された各種の指示を取得するものである。

端子配置情報編集部１４は、指示取得部１２により取得された指示に応じて、端子配置情報ファイル２４に格納された半導体チップのパッドとパッケージのピンとの対応付け等を編集し、編集後の対応付け等が格納された端子配置シート２６を作成するものである。
また、端子配置情報編集部１４は、指示取得部１２により取得された指示に応じて、端子配置シート２６に格納された対応付け等をさらに編集する。

表２は、端子配置情報ファイル２４の構成例を表す。
表２に示す端子配置情報ファイル２４には、半導体チップのパッドの番号（PAD）と、パッケージのピンの番号（PIN）と、電源およびグランドの名称（POWER/GROUND）とが対応付けされて格納されている。端子配置情報ファイル２４は、端子配置情報編集部１４が端子配置シート２６を作成するためのテンプレートシートである。

表２の例では、半導体チップのパッドの番号１〜１９までと、パッドの番号１〜１１，１３，１５，１７〜１９に各々対応するパッケージのピンの番号Ｐ１〜Ｐ１１、Ｐ１２、Ｐ１３、Ｐ１４〜Ｐ１６までと、番号Ｐ２，Ｐ１０，Ｐ１６のピンが電源ピンであることを表す信号名OVDDおよび番号Ｐ１，Ｐ９，Ｐ１５のピンがグランドピンであることを表す信号名OVSSとが示されている。
パッケージのピンの番号がNCのピンは、実際には接続しないノンコネクトピンである。ノンコネクトピンに対応する半導体チップのノンコネクトパッドは、パッケージのピンには接続されない。

表３は、端子配置シート２６の構成例を表す。
表３に示す端子配置シート２６には、半導体チップのパッドの番号（PAD）と、パッケージのピンの番号（PIN）と、ピッチ（PITCH）と、信号名（SIGNAL）と、セル名（CELL）と、入出力名（IN/OUT）と、グループ名（GROUP）と、電源側のドライブ係数（OVDD）およびグランド側のドライブ係数（OVSS）とが対応付けされて格納されている。

半導体チップのパッドの番号およびパッケージのピンの番号は、表２に示す端子配置情報ファイル２４に含まれているものである。

ピッチは、半導体チップの各々のパッド間の距離（μｍ）を表す。
表３の例では、半導体チップの各々のパッド間のピッチは３０μｍである。

信号名は、パッケージのピンの名称を表す。OVSS, OVDD, SO1-SO8、SI1-SI2は、それぞれ、グランドピン、電源ピン、出力ピン（双方向ピンを含む）、入力ピンであることを表す。OVDD, OVSSは、表２に示す端子配置情報ファイル２４に含まれているものである。

セル名は、半導体チップのパッドに接続されたIOセル（入出力セル）の名称を表す。PAD_OGND, PAD_OVDD, PAD_OBT1-PAD_OBT3, PAD_IBT1は、それぞれ、グランドセル、電源セル、出力バッファセル（双方向バッファセルを含む）、入力バッファセルであることを表す。また、PAD_NCは、IOセルが接続されず、パッケージのピンにも接続されないノンコネクトセルであることを表す。

入出力名は、パッケージのピンの入出力属性の名称を表す。ognd, ovdd, out, inは、それぞれ、入出力属性が、グランド、電源、出力（双方向を含む）、入力であることを表す。

グループ名は、同時動作する出力バッファセルのグループの名称を表す。
表３には、番号３〜６，１１，１３，１５，１７の出力パッドに対応する出力バッファセルが同じグループＡであることが示されている。つまり、グループＡの８個の出力バッファセルが同時動作する。

電源側のドライブ係数およびグランド側のドライブ係数は、それぞれ、各々の出力バッファセルの電源側の駆動能力およびグランド側の駆動能力を表す。
表３には、電源側のドライブ係数が一例として示されている。ドライブ係数C1-C3は、それぞれ、セル名PAD_OBT1-PAD_OBT3に対応する出力バッファセルのドライブ係数を表す。セル名PAD_IBT1に対応する入力バッファセルのドライブ係数は０である。ドライブ係数Dは、ノンコネクトパッドの配置による寄生容量（ノンコネクトパッドを追加したことにより生じる寄生容量）の増加により低減されるドライブ係数を表す。

端子配置情報編集部１４は、例えば、端子配置情報ファイル２４に格納された半導体チップのパッドの番号、パッケージのピンの番号、電源およびグランドの名称を、端子配置シート２６に設定する。また、端子配置情報編集部１４は、ピッチ、信号名、セル名、入出力情報、同時動作の場合の電源側のドライブ係数およびグランド側のドライブ係数を、半導体集積回路のネットリスト等から抽出して、端子配置シート２６に設定する。
また、端子配置情報編集部１４は、指示取得部１２により取得された指示に応じて、同時動作する出力バッファセルのグループ名を端子配置シート２６に設定する。さらに、端子配置情報編集部１４は、指示取得部１２により取得された指示に対応する個数のノンコネクトパッドを、指示取得部１２により取得された指示に対応する位置に配置するように対応付けを編集する。
端子配置情報編集部１４は、上記以外にも、端子配置シート２６に格納されたいずれの情報も編集することができる。

続いて、同時動作出力チェック部１６は、端子配置シート２６に格納された対応付け、グループ、電源側のドライブ係数に基づいて、各々のグループについて、ノンコネクトパッドによる寄生容量の増加を考慮して、同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数と、同時動作する出力バッファセルに電力を供給する電源の駆動能力に対応する許容ドライブ係数とを比較することにより、対応付けが、許容ドライブ係数により規定された出力端子同時動作制約を満たすか否かのチェックを行うものである。

ここで、同時動作出力チェック部１６によるチェック方法について、２つの例を挙げて説明する。

第１のチェック方法では、各々のグループにおいて、第１電源パッドと第２電源パッドとの間に配置された２以上の出力パッドに対応する２以上の出力バッファセルが同時動作する場合に、第１電源パッドと第２電源パッドの間に配置されたノンコネクトパッドの個数分の、ノンコネクトパッドの配置による寄生容量の増加を考慮して、同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数が、第１電源パッドに対応する第１電源の駆動能力に対応する許容ドライブ係数を満たすか否かのチェックを行う。
例えば、同時動作出力チェック部１６は、同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数から、第１電源パッドと第２電源パッドの間に配置されたノンコネクトパッドの個数分の、ノンコネクトパッドの配置による寄生容量の増加により低減される合計のドライブ係数を減算した結果に基づいてチェックを行う。

具体例を挙げて説明すると、同時動作出力チェック部１６は、表３に示す端子配置シートの番号１０の第１電源パッドに対応する第１電源の合計のドライブ係数を、同じグループＡの番号３〜６，１１，１３，１５，１７の出力パッドに対応する、同時動作する８個の出力バッファセルに対応する電源側のドライブ係数C1, C2, C3およびノンコネクトパッドに対応するドライブ係数Dを用いて、式（１）により算出する。
第１電源の合計のドライブ係数＝（C1×２＋C2×２）／２＋（C1＋C2＋C3×２−D×３）／２ … （１）
ドライブ係数Dは、ノンコネクトパッドの配置による寄生容量の増加により低減されるドライブ係数を表す。

なお、同時動作する出力バッファセルの合計のドライブ係数の半分の値を求めるのは、例えば、番号３〜６の出力パッドに対応する出力バッファセルには、番号１０の第１電源パッドおよび番号２の第２電源パッドに対応する第１電源および第２電源から電力が供給されるからである。

出力バッファセルの駆動能力に対応するドライブ係数および第１電源の駆動能力に対応する許容ドライブ係数は、あらかじめ設定されている。従って、第１のチェック方法では、あらかじめシミュレーション等により、１個当たりのノンコネクトパッドに対応するドライブ係数Dを算出しておくことにより、ノンコネクトパッドの個数に応じて、第１電源の合計のドライブ係数を算出することができる。
同時動作出力チェック部１６は、第１電源の合計のドライブ係数が許容ドライブ係数を超える場合にエラーであると判定する。

ここで、ドライブ係数Dの算出方法について説明する。

表４に示す端子配置シートにおいて、例えば、出力バッファセルのドライブ係数C＝２．６６６、許容ドライブ係数が８である場合に、番号８の第１電源パッドに対応する第１電源の合計のドライブ係数を式（１）に従って式（２）により算出すると、同時動作出力チェック部１６は、第１電源の合計のドライブ係数が許容ドライブ係数を超えているため、エラーであると判定する。
第１電源の合計のドライブ係数＝C×４／２＋C×４／２＝２．６６６×４＝１０．６４４ … （２）
この結果に基づいて、例えば、番号１４の第２電源パッドと番号５２の第３電源パッドとの間に３２個のノンコネクトパッドを配置すると、第２電源パッドと第３電源パッドとの間に配置された出力パッドに対応する出力ピンに同時動作出力ノイズが発生しないというシミュレーション結果が得られた場合、このシミュレーション結果に基づいて、第２電源パッドに対応する第２電源の合計のドライブ係数について、式（３）が成り立つ。
第２電源の合計のドライブ係数＝C×４／２＋C×４／２−（D×３２／２）＝８ … （３）
従って、式（３）から、ドライブ係数D＝０．１６６を算出することができる。

続いて、第２のチェック方法では、第１のチェック方法に加えて、さらに、各々のグループにおいて、第１電源パッドと第２電源パッドの間に配置されたノンコネクトパッドの個数に応じて延長された距離による寄生容量（ノンコネクトパッドを挿入することにより、ノンコネクトとパッドの個数の分だけ、パッドの配列方向に延長された距離による寄生容量）の増加を考慮してチェックを行う。
例えば、同時動作出力チェック部１６は、同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数に、第１電源パッドと第２電源パッドの間に配置されたノンコネクトパッドの個数分の、ノンコネクトパッドの配置による寄生容量の増加およびノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加により低減されるドライブ係数に対応する乗算係数を積算した結果に基づいてチェックを行う。

同様に具体例を挙げて説明すると、同時動作出力チェック部１６は、表５に示す端子配置シートの番号１０の第１電源パッドに対応する第１電源の合計のドライブ係数を、同じグループＡの番号３〜６，１１，１３，１５，１７の出力パッドに対応する、同時動作する８個の出力バッファセルに対応する電源側のドライブ係数C1, C2, C3およびノンコネクトパッドの距離に対応する乗算係数E1, E2を用いて、式（４）により算出する。
第１電源の合計のドライブ係数＝（C1×２＋C2×２）×E1／２＋（C1＋C2＋C3×２）×E2／２ … （４）
乗算係数E1, E2は、第１電源パッドと第２電源パッドの間に配置されたノンコネクトパッドの個数分の、ノンコネクトパッドの配置による寄生容量の増加およびノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加により低減されるドライブ係数の比率を表す。

前述のように、出力バッファセルの駆動能力に対応するドライブ係数および第１電源の駆動能力に対応する許容ドライブ係数は、あらかじめ設定されている。従って、第２のチェック方法では、ノンコネクトパッドの個数およびその個数に応じて延長された距離に応じて、シミュレーション等により乗算係数E1, E2を算出することにより、第１電源の合計のドライブ係数を算出することができる。
同時動作出力チェック部１６は、第１電源の合計のドライブ係数が許容ドライブ係数を超える場合にエラーであると判定する。

続いて、静電気保護回路配置チェック部１８は、端子配置シート２６に格納された対応付けおよびピッチに基づいて、第１電源パッドと、第１電源パッドと第２電源パッドとの間に配置された第１出力パッドとの間の距離が、第１電源が備える静電気保護回路から第１出力パッドまでの距離の許容値を満たすか否かをチェックするものである。

ここで、静電気保護回路配置チェック部１８による静電気保護回路の距離の許容量のチェック方法について説明する。
静電気保護回路配置チェック部１８は、例えば、表３に示す端子配置シート２６の番号１０の第１電源パッドと番号６の第１出力パッドとの間の距離を、ピッチおよび第１電源パッドから第１出力パッドまでのパッド数を用いて、式（５）により算出する。
距離＝３０×４＝１２０μm … （５）
静電気保護回路と出力パッドまでの距離の許容値はあらかじめ設定されている。静電気保護回路配置チェック部１８は、第１電源パッドと第１出力パッドとの間の距離が、前述の距離の許容値を超える場合にエラーであると判定する。

続いて、パッケージ組立チェック部２０は、端子配置シート２６に格納された対応付けおよびパッケージ形状ライブラリファイル２８に基づいて、半導体チップがパッケージに実装され、半導体チップの各々のパッドとパッケージの各々対応するピンとがボンディングワイヤ等により接続されて組み立てられた状態の半導体集積回路の組立図３０を生成し、組立図３０に基づいて、対応付けの妥当性をチェックするものである。

パッケージ形状ライブラリファイル２８には、パッケージのサイズ、パッケージのピン数、ピン同士のピッチ等のようなパッケージの形状に関する情報が格納されている。

図２は、パッケージ組立チェック部により生成された組立図を表す一例の概念図である。同図に示す組立図３０では、端子配置シート２６に格納された対応付けの情報に基づいて、半導体チップがパッケージに実装され、半導体チップの各々のパッドとパッケージの各々対応するピンとがボンディングワイヤにより接続されている。
パッケージ組立チェック部２０は、例えば、ボンディングワイヤが交差している場合にエラーであると判定する。

最後に、チェック結果出力部２２は、例えば、ディスプレイ等のように、同時動作出力チェック部１６、静電気保護回路配置チェック部１８、パッケージ組立チェック部２０によるチェックの結果を出力するものである。

次に、本発明の端子配置方法に従って、端子配置装置１０の動作を説明する。

端子配置装置１０では、半導体チップの各々のパッドとパッケージの各々のピンとの対応付けを行う場合、まず、端子配置情報編集部１４により、指示取得部１２により取得された指示に応じて、端子配置情報ファイル２４のグループ名が編集されて端子配置シート２６が作成される。

続いて、同時動作出力チェック部１６により、端子配置シート２６に基づいて、各々のグループについて、同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数と、同時動作する出力バッファセルに電力を供給する電源の駆動能力に対応する許容ドライブ係数とが比較され、対応付けが出力端子同時動作制約を満たすか否かのチェックが行われる。

その結果、同時動作出力チェック部１６は、同時動作する出力バッファセルの合計のドライブ係数が許容ドライブ係数以下である場合、対応付けにエラーはないと判定し、許容ドライブ係数を超えている場合、対応付けにエラーがあると判定する。
同時動作出力チェック部１６によるチェックの結果は、チェック結果出力部２２に表示される。

端子配置装置１０は、エラーが発生していない場合、対応付けを終了する。
一方、対応付けにエラーが発生した場合、ユーザは、チェック結果出力部２２に表示されたチェックの結果を見て、対応付けにエラーがあることを認識すると、所定の位置に、所定数のノンコネクトパッドを配置するように指示を行う。ユーザにより入力されたノンコネクトパッドの配置位置、個数等の指示は、指示取得部１２により取得される。

続いて、端子配置情報編集部１４により、指示取得部１２により取得された指示に対応する個数のノンコネクトパッドが、指示取得部１２により取得された指示に対応する位置に配置されるように端子配置シート２６の対応付けが編集される。

続いて、同時動作出力チェック部１６により、端子配置シート２６に基づいて、ノンコネクトパッドの個数分の、ノンコネクトパッドの配置による寄生容量の増加、さらには、ノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加を考慮して、チェックが行われる。これ以後の動作は同じであり、対応付けにエラーがなくなるまで前述の動作が繰り返される。

図３（A）〜（D）は、ノンコネクトパッドを配置していない場合および配置した場合の同時動作出力ノイズのシミュレーション結果の波形を表す一例の波形図である。同図（A）〜（D）の縦軸は電圧（V）、横軸は時間（S）を表す。

同図（A）および（B）は、２つの電源パッドの間に配置された８個の出力パッドを同時動作させた場合に、ワースト条件（Worst Condition）において、それぞれ、２つの電源パッドの間にノンコネクトパッドを配置していない場合（without NC PAD (A)）のシミュレーション結果の波形３４、および、２つの電源パッドの間に３２個のノンコネクトパッドを配置した場合(with 32 NC PAD (B))のシミュレーション結果の波形３６である。

同図（C）および（D）は、同じく２つの電源パッドの間に配置された８個の出力パッドを同時動作させた場合に、ベスト条件（Best Condition）において、それぞれ、２つの電源パッドの間にノンコネクトパッドを配置していない場合（without NC PAD (C)）のシミュレーション結果の波形３８、および、２つの電源パッドの間に３２個のノンコネクトパッドを配置した場合(with 32 NC PAD (D))のシミュレーション結果の波形４０である。

同図（A）〜（D）から、ワースト条件およびベスト条件のいずれについても、ノンコネクトパッドを配置していない場合に比べて、ノンコネクトパッドを配置した場合の方が、同時動作出力ノイズが低減されることが分かる。

前述のように、端子配置装置１０では、ノンコネクトパッドの個数分の、ノンコネクトパッドの配置による寄生容量の増加、さらには、ノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加を考慮して、出力端子同時動作制約のチェックが行われる。これにより、同時動作出力ノイズを従来よりも正確に評価することができるため、従来、悲観的に見積もられていた電源数を削減することができ、チップサイズおよびコストを削減することができる。

続いて、静電気保護回路配置チェック部１８により、端子配置シート２６に基づいて、電源パッドと出力パッドとの間の距離が、電源が備える静電気保護回路から出力パッドまでの間の距離の許容値を満たすか否かのチェックが行われる。

その結果、静電気保護回路配置チェック部１８は、電源パッドと出力パッドとの間の距離が距離の許容値以下である場合、静電気保護回路と出力パッドとの間の距離にエラーはないと判定し、距離の許容値を超えている場合、距離にエラーがあると判定する。
静電気保護回路配置チェック部１８によるチェックの結果は、チェック結果出力部２２に表示される。

端子配置装置１０は、エラーが発生していない場合、静電気保護回路の距離のチェックを終了する。
一方、距離にエラーが発生した場合、ユーザは、チェック結果出力部２２に表示されたチェックの結果を見て、静電気保護回路の距離にエラーがあることを認識すると、静電気保護回路を備える電源パッドから出力パッドまでの距離が短くなるように、半導体チップのパッドとパッケージのピンとの対応付けを編集する指示を行う。これ以後の動作は同じである。

端子配置装置１０では、端子配置シート２６に格納されたパッド間のピッチを利用して、従来は、端子配置の検討とは別に行われていた静電気保護回路の配置のチェックを同時に行うことができるため、設計TATを短縮することができる。

続いて、パッケージ組立チェック部２０により、端子配置シート２６に基づいて、半導体集積回路の組立図３０が生成され、半導体チップのパッドとパッケージのピンとの対応付けの妥当性がチェックされる。

その結果、パッケージ組立チェック部２０は、例えば、ボンディングワイヤが交差していない場合、対応付けは妥当とあると判断し、交差している場合、対応付けは妥当ではないと判断する。
パッケージ組立チェック部２０によるチェックの結果は、チェック結果出力部２２に表示される。

端子配置装置１０は、対応付けが妥当であると判定された場合、対応付けの妥当性のチェックを終了する。
一方、対応付けが妥当ではないと判定された場合、ユーザは、チェック結果出力部２２に表示されたチェックの結果を見て、対応付けが妥当ではないことを認識すると、対応付けが妥当となるように、対応付けを編集する指示を行う。これ以後の動作は同じである。

端子配置装置１０では、組立図３０を生成することにより、組立検討を容易化することができるため、TATの短縮が期待できる。

なお、端子配置情報ファイル２４および端子配置シート２６を使用することは必須ではない。また、これらに格納される情報も実施形態のものには限定されない。
また、指示取得部１２、端子配置情報編集部１４、同時動作出力チェック部１６、静電気保護回路配置チェック部１８、パッケージ組立チェック部２０、チェック結果出力部２２の具体的な構成は何ら限定されず、同様の機能を果たす各種構成のものが利用できる。

本発明は、基本的に以上のようなものである。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。

１０ 端子配置装置
１２ 指示取得部
１４ 端子配置情報編集部
１６ 同時動作出力チェック部
１８ 静電気保護回路配置チェック部
２０ パッケージ組立チェック部
２２ チェック結果出力部
２４ 端子配置情報ファイル
２６ 端子配置シート
２８ パッケージ形状ライブラリファイル
３０ 組立図
３２ 寄生容量
３４、３６、３８、４０ 波形

Claims (12)

1. 半導体チップの外部接続端子である各々のパッドとパッケージの外部接続端子である各々のピンとの対応付けを行う端子配置装置であって、
   外部から入力された指示を取得する指示取得部と、
   前記指示取得部により取得された指示に対応する個数の、前記ピンに接続されないノンコネクトパッドを、前記指示取得部により取得された指示に対応する位置に配置するように前記対応付けを編集する端子配置情報編集部と、
   第１電源パッドと第２電源パッドとの間に配置された２以上の出力パッドに対応する２以上の出力バッファセルが同時動作する場合に、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加を考慮して、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数が、前記第１電源パッドに対応する第１電源の駆動能力に対応する許容ドライブ係数を満たすか否かのチェックを行う同時動作出力チェック部と、
   前記同時動作出力チェック部によるチェックの結果を出力するチェック結果出力部とを備えることを特徴とする端子配置装置。
2. 前記同時動作出力チェック部は、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数から、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加により低減される合計のドライブ係数を減算した結果に基づいて、前記チェックを行うものである請求項１に記載の端子配置装置。
3. 前記同時動作出力チェック部は、さらに、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加を考慮して、前記チェックを行うものである請求項１に記載の端子配置装置。
4. 前記同時動作出力チェック部は、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数に、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加および前記ノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加により低減されるドライブ係数の比率を表す乗算係数を積算した結果に基づいて、前記チェックを行うものである請求項３に記載の端子配置装置。
5. さらに、前記端子配置情報編集部により編集された対応付けおよび前記半導体チップのパッド間の距離を表すピッチに基づいて、前記第１電源パッドと、前記第１電源パッドと前記第２電源パッドとの間に配置された第１出力パッドとの間の距離が、前記第１電源パッドが備える静電気保護回路から前記第１出力パッドまでの距離の許容値を満たすか否かをチェックする静電気保護回路配置チェック部を備え、
   前記チェック結果出力部は、さらに、前記静電気保護回路配置チェック部によるチェックの結果を出力するものである請求項１〜４のいずれか１項に記載の端子配置装置。
6. さらに、前記端子配置情報編集部により編集された対応付けおよび前記パッケージの形状に関する情報に基づいて、前記半導体チップが前記パッケージに実装され、前記半導体チップの各々のパッドと前記パッケージの各々対応するピンとがボンディングワイヤにより接続されて組み立てられた状態の半導体集積回路の組立図を生成し、前記組立図に基づいて、前記対応付けの妥当性をチェックするパッケージ組立チェック部を備え、
   前記チェック結果出力部は、さらに、前記パッケージ組立チェック部によるチェックの結果を出力するものである請求項１〜４のいずれか１項に記載の端子配置装置。
7. コンピュータが、半導体チップの外部接続端子である各々のパッドとパッケージの外部接続端子である各々のピンとの対応付けを行う端子配置方法であって、
   前記コンピュータが、
   外部から入力された指示を取得する指示取得ステップと、
   前記指示取得ステップにより取得された指示に対応する個数の、前記ピンに接続されないノンコネクトパッドを、前記指示取得ステップにより取得された指示に対応する位置に配置するように前記対応付けを編集する端子配置情報編集ステップと、
   第１電源パッドと第２電源パッドとの間に配置された２以上の出力パッドに対応する２以上の出力バッファセルが同時動作する場合に、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加を考慮して、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数が、前記第１電源の駆動能力に対応する許容ドライブ係数を満たすか否かのチェックを行う同時動作出力チェックステップと、
   前記同時動作出力チェックステップによるチェックの結果を出力するチェック結果出力ステップとを実行することを特徴とする端子配置方法。
8. 前記同時動作出力チェックステップは、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数から、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加により低減される合計のドライブ係数を減算した結果に基づいて、前記チェックを行う請求項７に記載の端子配置方法。
9. 前記同時動作出力チェックステップは、さらに、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加を考慮して、前記チェックを行う請求項７または８に記載の端子配置方法。
10. 前記同時動作出力チェックステップは、前記同時動作する出力バッファセルの合計の駆動能力に対応する合計のドライブ係数に、前記第１電源パッドと前記第２電源パッドの間に配置されたノンコネクトパッドの個数分の、前記ノンコネクトパッドの配置による寄生容量の増加および前記ノンコネクトパッドの個数に応じて延長された距離による寄生容量の増加により低減されるドライブ係数の比率を表す乗算係数を積算した結果に基づいて、前記チェックを行う請求項９に記載の端子配置方法。
11. 前記コンピュータが、さらに、前記端子配置情報編集ステップにより編集された対応付けおよび前記半導体チップのパッド間の距離を表すピッチに基づいて、前記第１電源パッドと、前記第１電源パッドと前記第２電源パッドとの間に配置された第１出力パッドとの間の距離が、前記第１電源パッドが備える静電気保護回路から前記第１出力パッドまでの距離の許容値を満たすか否かをチェックする静電気保護回路配置チェックステップを実行し、
    前記チェック結果出力ステップは、さらに、前記静電気保護回路配置チェックステップによるチェックの結果を出力する請求項７〜１０のいずれか１項に記載の端子配置方法。
12. 前記コンピュータが、さらに、前記端子配置情報編集ステップにより編集された対応付けおよび前記パッケージの形状に関する情報に基づいて、前記半導体チップが前記パッケージに実装され、前記半導体チップの各々のパッドと前記パッケージの各々対応するピンとがボンディングワイヤにより接続されて組み立てられた状態の半導体集積回路の組立図を生成し、前記組立図に基づいて、前記対応付けの妥当性をチェックするパッケージ組立チェックステップを実行し、
    前記チェック結果出力ステップは、さらに、前記パッケージ組立チェックステップによるチェックの結果を出力する請求項７〜１１のいずれか１項に記載の端子配置方法。