JP6330407B2 - Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体素子の製造方法 - Google Patents

Description

この発明は、ＩＩＩ族窒化物半導体素子、ＩＩＩ族窒化物半導体エピタキシャル基板およびＩＩＩ族窒化物半導体素子の製造方法に関し、より特定的には、ＩＩ族窒化物半導体素子の品質を容易に管理するための技術に関する。

窒化ガリウム（ＧａＮ）などのＩＩＩ族窒化物半導体は、シリコン（Ｓｉ）に比べて約３倍の大きなバンドギャップエネルギーを有し、Ｓｉに比べて約１０倍の大きな絶縁破壊強度を有しているため、電力の変換や制御を行なうパワーデバイスとしての利用が期待されている。

ＩＩＩ族窒化物半導体デバイスとして、特開２００７−２９９７９３号公報（特許文献１）は、ＩＩＩ族窒素化物支持基体と、ＩＩＩ族窒化物支持基体の主面上に形成された１×１０^１７ｃｍ^−３未満のシリコン濃度もしくはゲルマニウム濃度を有するｎ⁻型ＩＩＩ族窒化物半導体からなるドリフト層と、ドリフト層上に設けられたショットキー電極とを備える縦型の半導体デバイスであるショットキーバリアダイオード（ＳＢＤ）を開示する。

特開２００７−２９９７９３号公報

ＩＩＩ族窒化物半導体からなるドリフト層には、ドナーとなるシリコンの他に、エピタキシャル成長中に取り込まれた炭素が存在する。この炭素は、ＩＩＩ族窒化物半導体においてアクセプタとして働く。このため、ドリフト層のキャリア濃度は、概ねドナーとなるシリコンがアクセプタとなる炭素を補償した濃度で決まる。言い換えれば、ドリフト層のキャリア濃度は、シリコン濃度から炭素濃度を引き算した値（シリコン濃度−炭素濃度）で決まる。このため、ドリフト層のキャリア濃度を目標範囲内で制御するためには、シリコン濃度および炭素濃度の各々の管理が必要となる。

ドリフト層中に含まれるシリコンは、ドナードーパントとして意図的にドリフト層中に添加されるものがほとんどであるため、シリコン濃度は、エピタキシャル成長工程において原料ガスであるモノシラン（ＳｉＨ_４）の流量制御を行なうことによって管理することができる。その一方で、ドリフト層中に含まれる炭素は、成長炉内での基板の状態などに依存して意図せず混入されるものである。そのため、炭素濃度の管理が難しいという問題がある。特に、ドリフト層のキャリア濃度の目標範囲を１０の１５乗台とした場合には、炭素濃度が１０の１６乗台以下の低い濃度であっても、炭素濃度の変動によってキャリア濃度が左右されてしまい、ドリフト層の結晶品質が低下する可能性がある。

ドリフト層の不純物濃度は、通常、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectroscopy）により評価することができるが、ＳＩＭＳ分析での炭素濃度の検出下限は１〜５×１０^１６ｃｍ^−３と高い。このため、炭素濃度の検出下限よりも１桁低いドリフト層の炭素濃度を管理することが困難となっていた。

本発明の目的は、結晶品質の管理を容易化することにより、生産歩留まりを向上させることが可能なＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体エピタキシャル基板を提供することである。

本発明の他の目的は、結晶品質の管理を容易化することにより、生産歩留まりを向上させることが可能なＩＩＩ族窒化物半導体素子の製造方法を提供することである。

本発明のある局面に係るＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体エピタキシャル基板は、基板と、基板に接触する第１の主面および第１の主面に厚さ方向において対向する第２の主面を有するＩＩＩ族窒化物半導体エピタキシャル層とを備える。ＩＩＩ族窒化物半導体エピタキシャル層は、ドナードーパントが添加され、第１の主面を規定するバッファ層と、ドナードーパントが添加され、バッファ層に接するように設けられて、第２の主面を規定するドリフト層とを含む。ドリフト層におけるドナー濃度は、２×１０^１６ｃｍ^−３以下である。バッファ層におけるドナー濃度は、ドリフト層におけるドナー濃度よりも高い。バッファ層における炭素濃度は、５×１０^１６ｃｍ^−３以上１×１０^１９ｃｍ^−３以下である。

本発明の別の局面に係るＩＩＩ族窒化物半導体素子の製造方法は、基板を準備する工程と、基板に接触する第１の主面および第１の主面に厚さ方向において対向する第２の主面を有するＩＩＩ族窒化物半導体エピタキシャル層を形成する工程とを備える。ＩＩＩ族窒化物半導体エピタキシャル層を形成する工程は、基板の主面上に、第１の成長温度で、第１の主面を規定するバッファ層をエピタキシャル成長させる工程と、バッファ層に接するように、第１の成長温度よりも高い第２の成長温度で、第２の主面を規定するドリフト層をエピタキシャル成長させる工程とを含む。バッファ層およびドリフト層の各々にはドナードーパントが添加される。ドリフト層をエピタキシャル成長させる工程において、ドリフト層は、バッファ層におけるドナー濃度よりも低いドナー濃度を有するように形成される。ＩＩＩ族窒化物半導体素子の製造方法は、さらに、ＩＩＩ族窒化物半導体エピタキシャル層の厚さ方向における炭素濃度プロファイルを測定する工程と、バッファ層内の炭素濃度が基準範囲内にあるか否かを判断する工程とを備える。判断する工程では、バッファ層内の炭素濃度が基準範囲内にある場合に、ＩＩＩ族窒化物半導体エピタキシャル層が形成された基板を次工程に搬送する。

本発明によれば、結晶品質の管理を容易に行なうことができるため、ＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体エピタキシャル基板の生産歩留まりを向上させることができる。

本発明の実施の形態に係るＩＩＩ族窒化物半導体素子の構成を示す断面模式図である。 本発明の実施の形態に係るＩＩＩ族窒化物半導体素子１の製造方法における主要な工程フローを示す図面である。 成長炉内への基板のセッティング状態を説明するための断面模式図である。 ＧａＮエピタキシャル層の炭素濃度と成長温度との関係を表わしたグラフである。 実施例に係るＧａＮエピタキシャル基板および比較例に係るＧａＮエピタキシャル基板の概略断面図である。 実施例に係るＧａＮエピタキシャル基板の厚さ方向における不純物濃度プロファイルを示す図面である。 比較例に係るＧａＮエピタキシャル基板の厚さ方向における不純物濃度プロファイルを示す図面である。

[本願発明の実施形態の説明]
最初に本発明の実施の形態を列記して説明する。

（１）本発明の実施の形態に係るＩＩＩ族窒化物半導体素子は、基板（１０）と、基板（１０）に接触する第１の主面（２０ｂ）および第１の主面（２０ｂ）に厚さ方向において対向する第２の主面（２０ａ）を有するＩＩＩ族窒化物半導体エピタキシャル層（２０）とを備える。ＩＩＩ族窒化物半導体エピタキシャル層（２０）は、ドナードーパントが添加され、第１の主面（２０ｂ）を規定するバッファ層（３０）と、ドナードーパントが添加され、バッファ層（３０）に接するように設けられて、第２の主面（２０ａ）を規定するドリフト層（４０）とを含む。ドリフト層（４０）におけるドナー濃度は、２×１０^１６ｃｍ^−３以下である。バッファ層（３０）におけるドナー濃度は、ドリフト層（４０）におけるドナー濃度よりも高い。バッファ層（３０）における炭素濃度は、５×１０^１６ｃｍ^−３以上１×１０^１９ｃｍ^−３以下である。

この構成によれば、ドナードーパントが添加されたドリフト層において、ドナー濃度が２×１０^１６ｃｍ^−３以下のときには、炭素濃度はＳＩＭＳ分析の検出下限（１〜５×１０^１５ｃｍ^−３）以下となっているため、ＳＩＭＳ分析での評価が困難である。

一方、発明者らは、炭素濃度の変動について鋭意研究の結果、ＩＩＩ族窒化物エピタキシャル層中に混入される炭素の濃度が当該エピタキシャル層の成長温度の一次関数として近似できるという知見を得た。これによれば、ＩＩＩ族窒化物エピタキシャル層の炭素濃度は、成長温度が高くなるに従って所定の勾配を有する直線状グラフに沿って一次関数的に減少する。

そこで、本発明の実施の形態では、ドリフト層と同じ基板のセッティング状態で形成され（炭素濃度の変動要因が同じであることと同意である）、かつドリフト層よりもドナー濃度が高いバッファ層において、ドリフト層よりも成長温度を下げることにより、炭素濃度を意図的にＳＩＭＳ分析の検出下限よりも高くする。そして、このバッファ層の炭素濃度を、上述した炭素濃度と成長温度との一次関数的な関係に当てはめることにより、ドリフト層の炭素濃度を推定する。これによれば、バッファ層の炭素濃度を管理することで、実質的にドリフト層の炭素濃度を管理することができるため、ドリフト層の結晶品質の管理を容易に行なうことが可能となる。この結果、炭素不純物を低減した高品質のＩＩＩ族窒化物半導体素子を歩留まり良く生産することができる。

（２）好ましくは、バッファ層（３０）において、ドナー濃度と炭素濃度との差は、１×１０^１８ｃｍ^−３以上である。

この構成によれば、バッファ層に混入される炭素の量が増えたことによってバッファ層のキャリア濃度（ドナー濃度−炭素濃度）が低下すると、半導体素子の抵抗が大きくなってしまい、特性ばらつきの要因となり得る。半導体素子の抵抗を増大させずに、少なくともＳＩＭＳ分析の検出下限レベルにまでバッファ層の炭素濃度を増やすためには、バッファ層のキャリア濃度は、１×１０^１８ｃｍ^−３以上が好ましい。

（３）好ましくは、ＩＩＩ族窒化物半導体エピタキシャル層（２０）は、窒化ガリウムエピタキシャル層を含む。窒化ガリウムエピタキシャル層において、ガリウム以外のＩＩＩ族元素の濃度は、ガリウムの濃度の０．１％以下である。

インジウム（Ｉｎ）やアルミニウム（Ａｌ）などのガリウム以外のＩＩＩ族元素が含まれている場合には、これらＩＩＩ族元素の組成を評価することで成長温度の安定性を管理することができる。本発明の実施の形態によれば、ガリウム以外のＩＩＩ族元素を含まないものに対しても、結晶品質の管理を容易に行なうことが可能となる。

（４）好ましくは、ＩＩＩ族窒化物半導体エピタキシャル層（２０）は、ドナードーパントとしてシリコンまたはゲルマニウムを含む。これによれば、シリコンまたはゲルマニウムをドナーとするＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体エピタキシャル基板を歩留まり良く生産することができる。

（５）好ましくは、バッファ層（３０）の厚さは、０．５μｍ以上２μｍ以下である。バッファ層の厚さが０．５μｍ未満であると、ＳＩＭＳ分析による不純物濃度の測定が困難となるためであり、バッファ層の厚さが２μｍよりも大きくなると、製造コストが嵩むためである。

（６）好ましくは、基板（１０）は、窒化ガリウムからなる主面を有する。基板（１０）の主面のオフ角は、窒化ガリウムの＜１−１００＞方向において０．２度以上１．０度以下である。オフ角は、基板（１０）の主面の法線と窒化ガリウムのｃ軸との成す角により規定される。

窒化ガリウムの＜１−１００＞方向において基板のオフ角が０．２度未満のときには、炭素が窒化ガリウム系半導体膜に多く取り込まれるため、半導体素子の特性が劣化する虞があるためである。また、窒化ガリウムの＜１−１００＞方向において基板のオフ角が１．０度より大きいときには、窒化ガリウム系半導体膜の表面モフォロジが荒れるため、窒化ガリウム系半導体膜の表面における平坦性が失われてしまい、半導体素子の特性が劣化する可能性がある。本実施の形態によれば、基板表面のオフ角の分布に起因する素子特性の劣化を避けることができる。

（７）本発明の実施の形態に係るＩＩＩ族窒化物半導体エピタキシャル基板は、基板（１０）と、基板（１０）に接触する第１の主面（２０ｂ）および第１の主面（２０ｂ）に厚さ方向において対向する第２の主面（２０ａ）を有するＩＩＩ族窒化物半導体エピタキシャル層（２０）とを備える。ＩＩＩ族窒化物半導体エピタキシャル層（２０）は、ドナードーパントが添加され、第１の主面（２０ｂ）を規定するバッファ層（３０）と、ドナードーパントが添加され、バッファ層（３０）に接するように設けられて、第２の主面（２０ａ）を規定するドリフト層（４０）とを含む。ドリフト層（４０）におけるドナー濃度は、２×１０^１６ｃｍ^−３以下である。バッファ層（３０）におけるドナー濃度は、ドリフト層（４０）におけるドナー濃度よりも高い。バッファ層（３０）における炭素濃度は、５×１０^１６ｃｍ^−３以上１×１０^１９ｃｍ^−３以下である。

この構成によれば、上記（１）に説明したように、バッファ層の炭素濃度を管理することで、実質的にドリフト層の炭素濃度を管理することができるため、ドリフト層の結晶品質の管理を容易に行なうことが可能となる。この結果、炭素不純物を低減した高品質のＩＩＩ族窒化物半導体エピタキシャル基板を歩留まり良く生産することができる。

（８）本発明の実施の形態に係るＩＩＩ族窒化物半導体素子の製造方法は、基板（１０）を準備する工程と、基板（１０）に接触する第１の主面（２０ｂ）および第１の主面（２０ｂ）に厚さ方向において対向する第２の主面（２０ａ）とを有するＩＩＩ族窒化物半導体エピタキシャル層（２０）を形成する工程とを備える。ＩＩＩ族窒化物半導体エピタキシャル層（２０）を形成する工程は、基板（１０）の主面上に、第１の成長温度で、第１の主面（２０ｂ）を規定するバッファ層（３０）をエピタキシャル成長させる工程と、バッファ層（３０）に接するように、第１の成長温度よりも高い第２の成長温度で、第２の主面（２０ａ）を規定するドリフト層（４０）をエピタキシャル成長させる工程とを含む。バッファ層（３０）およびドリフト層（４０）の各々にはドナードーパントが添加される。ドリフト層（４０）をエピタキシャル成長させる工程において、ドリフト層（４０）は、バッファ層（３０）におけるドナー濃度よりも低いドナー濃度を有するように形成される。ＩＩＩ族窒化物半導体素子の製造方法は、さらに、ＩＩＩ族窒化物半導体エピタキシャル層の厚さ方向における炭素濃度プロファイルを測定する工程と、バッファ層（３０）内の炭素濃度が基準範囲内にあるか否かを判断する工程とを備える。判断する工程では、バッファ層（３０）内の炭素濃度が基準範囲内にある場合に、ＩＩＩ族窒化物半導体エピタキシャル層（２０）が形成された基板（１０）を次工程に搬送する。

この構成によれば、ＩＩＩ族窒化物半導体エピタキシャル層を形成する工程において、ドリフト層の成長温度を、炭素の混入を抑制可能な高い成長温度に設定する一方で、バッファ層の成長温度を、ドリフト層の成長温度よりも下げることによって、炭素濃度を意図的にＳＩＭＳ分析の検出下限よりも高くする。これにより、上記（１）に説明したような、バッファ層の炭素濃度に基づいたドリフト層の炭素濃度の推定を可能とする。これによれば、バッファ層の炭素濃度を管理することで、実質的にドリフト層の炭素濃度を管理することができるため、ドリフト層の結晶品質の管理を容易に行なうことが可能となる。この結果、炭素不純物を低減した高品質のＩＩＩ族窒化物半導体素子を歩留まり良く生産することができる。

（９）好ましくは、判断する工程において、基準範囲は、５×１０^１６ｃｍ^−３以上１×１０^１９ｃｍ^−３以下である。

この構成によれば、バッファ層の炭素濃度を管理できるため、ドリフト層の炭素濃度を管理することが可能となる。

（１０）好ましくは、ドリフト層（４０）をエピタキシャル成長させる工程では、ドリフト層（４０）におけるドナー濃度を２×１０^１６ｃｍ^−３以下とする。

ドリフト層において、ドナー濃度が２×１０^１６ｃｍ^−３以下のとき、炭素濃度はＳＩＭＳ分析の検出下限以下となっている。本実施の形態によれば、炭素濃度がＳＩＭＳ分析による評価が困難な低い濃度であっても、ドリフト層の結晶品質を容易に管理することができる。

[本願発明の実施形態の詳細]
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付し、その説明は繰返さない。また、本明細書中においてたとえば結晶軸方向＜０００−１＞は方向＜０００１＞の反対として示される。

図１は、本発明の実施の形態に係るＩＩＩ族窒化物半導体素子の構成を示す断面模式図である。図１を参照して、本発明の実施の形態に係るＩＩＩ族窒化物半導体素子１は、ＳＢＤとして実現される。ＩＩＩ族窒化物半導体素子１は、基板１０と、ＩＩＩ族窒化物半導体エピタキシャル層２０と、絶縁体層５０と、ショットキー電極６０と、オーミック電極７０と、電極パッド層８０とを備える。

基板１０は、たとえば窒化ガリウム（ＧａＮ）からなる主面と裏面とを有する。基板１０の主面の全体においてオフ角を規定する。オフ角は、基板１０の主面の法線と基板１０のｃ軸との成す角度によって規定される。オフ角の絶対値は、基板１０の主面の全体にわたって、窒化ガリウムの＜１−１００＞方向に０．３度以上０．６度以下の範囲の角度（θ_Ｍ）、および＜１−２１０＞方向に０．０度以上０．１度以下の範囲の角度（θ_Ａ）によって規定される。この角度の条件は基板１０の主面の全体にわたって満たされる。

好ましくは、＜１−１００＞方向における基板１０のオフ角は、０．２度以上１．０度以下である。窒化ガリウム系半導体膜を基板上にエピタキシャル成長する際、＜１−１００＞方向において基板のオフ角が０．２度未満のときには、炭素が窒化ガリウム系半導体膜に多く取り込まれるため、半導体素子の特性が劣化する虞があるためである。また、＜１−１００＞方向において基板のオフ角が１．０度より大きいときには、窒化ガリウム系半導体膜の表面モフォロジが荒れるため、窒化ガリウム系半導体膜の表面における平坦性が失われてしまい、半導体素子の特性が劣化する可能性がある。本実施の形態によれば、基板表面のオフ角の分布に起因する素子特性の劣化を避けることができる。

基板１０は導電性を有しており、たとえばシリコン（Ｓｉ）などの不純物（ドナー）を含むｎ型ＧａＮ基板である。ドナーとして作用する不純物にはシリコンのほか、ゲルマニウムを用いることも可能である。基板１０の貫通転位密度はたとえば１×１０^７ｃｍ^−２以下である。窒化ガリウム基板上に窒化ガリウム層を成長させることにより、サファイア基板またはシリコン基板上に窒化ガリウム層を成長させる場合と比較して、貫通転位密度を低減できる。貫通転位密度が高い場合には、エピタキシャル層の成長中に表面の凹凸が大きくなり易いことに起因して意図しない不純物の混入が生じるため、ラン間の再現性が低下する。これに対して、貫通転位密度が低い場合には、エピタキシャル層の成長中に表面を平坦に保つことが容易になるため、不純物の混入を安定化させることができる。

ＩＩＩ族窒化物半導体エピタキシャル層２０は、窒化ガリウムからなるエピタキシャル層であり、基板１０の主面に接触する第１の主面２０ｂと、第１の主面２０ｂに厚さ方向に対向する第２の主面２０ａとを有する。基板１０およびＩＩＩ族窒化物半導体エピタキシャル層２０は、ＩＩＩ族窒化物半導体素子１のためのＩＩＩ族窒化物半導体エピタキシャル基板を構成する。ＩＩＩ族窒化物半導体エピタキシャル層２０の成長は、たとえば有機金属気相成長法（ＭＯＣＶＤ：Metal-Organic Vapor Phase Epitaxy）により行なわれる。ＩＩＩ族窒化物半導体エピタキシャル層２０は、複数の窒化ガリウム層（バッファ層３０およびドリフト層４０）を有する。

バッファ層３０は、たとえばシリコンなどのドナードーパントが添加された、ｎ^＋型ＧａＮ層である。ドナードーパントにはシリコンのほか、ゲルマニウムを用いることも可能である。バッファ層３０は、ＩＩＩ族窒化物半導体エピタキシャル層２０の第１の主面２０ｂを規定する。基板１０とドリフト層４０との間にバッファ層３０を設けることによって、基板とエピタキシャル層との界面のコンタミネーションによる界面近傍の直列抵抗の増大を防ぐことができる。また、バッファ層３０の存在により、エピタキシャル成長初期の不安定な不純物の取り込みの影響を小さくすることができる。不安定な不純物の取り込みの影響を小さくする観点から、バッファ層３０のドナー濃度は、基板１０のドナー濃度よりも高いことが好ましい。バッファ層３０のドナー濃度は、１×１０^１８ｃｍ^−３以上がより好ましい。バッファ層３０のドナー濃度は、たとえば３×１０^１８ｃｍ^−３である。バッファ層３０の厚みはたとえば１μｍである。

ドリフト層４０は、シリコンなどのドナードーパントが添加された、ｎ⁻型ＧａＮ層である。ドリフト層４０は、バッファ層３０上に設けられており、ＩＩＩ族窒化物半導体エピタキシャル層２０の第２の主面２０ａを規定する。ドリフト層４０のドナー濃度は、ショットキー電極６０との間に適切なショットキー障壁を形成する観点およびシリコンなどのドナーとして作用する不純物の濃度を低減する観点から、バッファ層３０のドナー濃度よりも低いことが好ましい。なお、ドリフト層４０のドナー濃度は、後述するドリフト層４０の炭素濃度の管理を有効に行なう観点から、２×１０^１６ｃｍ^−３以下がより好ましい。ドリフト層４０のドナー濃度は、たとえば６×１０^１５ｃｍ^−３である。ドリフト層４０の厚みはたとえば７μｍである。

絶縁体層５０はＩＩＩ族窒化物半導体エピタキシャル層２０の第２の主面１１ａ上に設けられている。絶縁体層５０は、たとえばシリコン酸化物（ＳｉＯ_２）やシリコン窒化物（Ｓｉ_３Ｎ_４）などのシリコン系無機絶縁体からなる。絶縁体層５０は開口部５５を有する。

ショットキー電極６０は、絶縁体層５０の開口部５５を通じてＩＩＩ族窒化物半導体エピタキシャル層２０の第２の主面１０ａに接して設けられている。これにより、ショットキー電極６０は、ＩＩＩ族窒化物半導体エピタキシャル層２０と電気的に接続される。より好ましくは、ドリフト層４０は、ショットキー電極６０とショットキー接触を成している。ショットキー電極６０は、たとえばニッケル（Ｎｉ）および金（Ａｕ）の合金（Ｎｉ／Ａｕ）からなる。ショットキー電極６０を絶縁体層５０の開口部５５におけるドリフト層４０上および開口部５５の近傍の絶縁体層５０上に配置することにより、ショットキー電極６０の端部に電界が集中するのを抑制することができる。これにより、ＩＩＩ族窒化物半導体素子１はリーク電流が抑制されるため、耐圧が高くなる。

オーミック電極７０は、基板１０の裏面上に設けられている。オーミック電極７０はたとえば基板１０の裏面の全面に形成されている。オーミック電極７０は基板１０の裏面とオーミック接触を成している。オーミック電極７０は、たとえばチタン（Ｔｉ）、アルミニウム（Ａｌ）および金（Ａｕ）の合金（Ｔｉ／Ａｌ／Ｔｉ／Ａｕ）からなる。基板１０の裏面上にオーミック電極７０を配置したことにより、余分な接触抵抗による電圧降下を抑制することができる。これにより、順バイアス時の抵抗を下げることができる。

電極パッド層８０は、ショットキー電極６０および絶縁体層５０の表面を覆うように設けられる。電極パッド層８０は、たとえばニッケル（Ｎｉ）、白金（Ｐｔ）および金（Ａｕ）の合金（Ｎｉ／Ｐｔ／Ａｕ）からなる。電極パッド層８０に代えて配線層がショットキー電極６０の表面に接して設けられてもよい。

（ＩＩＩ族窒化物半導体素子の製造方法）
図２は、本発明の実施の形態に係るＩＩＩ族窒化物半導体素子１の製造方法における主要な工程フローを示す図面である。

図２を参照して、工程Ｓ１０では、基板１０を準備する。基板１０はたとえばｎ型ＧａＮ基板であり、窒化ガリウムからなる主面を有する。

工程Ｓ２０では、基板１０の主面上に、ＭＯＣＶＤ法によりＩＩＩ族窒化物半導体エピタキシャル層２０としてＧａＮエピタキシャル層を形成する。

具体的には、まず基板１０の主面のサーマルクリーニングを行なう。基板１０をＭＯＣＶＤ装置の成長炉内のサセプタ上に配置し、成長炉内の圧力を２７ｋＰａ付近に制御しながら水素（Ｈ_２）およびアンモニア（ＮＨ_３）を含むガスを供給した雰囲気中で基板１０の主面を熱処理する。この熱処理により、エピタキシャル成長のための前処理が基板１０の主面に施される。前処理温度はたとえば１０００℃である。

次に、成長炉のサセプタ上の基板１０の主面上に、ＩＩＩ族窒化物半導体エピタキシャル層２０を形成する。たとえば複数の窒化ガリウム層（バッファ層３０およびドリフト層４０）を基板１０の主面上に成長させる。

具体的には、最初に、有機金属原料および窒素原料を含む原料ガスを成長炉に供給して、基板１０の主面上に、１μｍの厚さを有するバッファ層３０（ｎ^＋型ＧａＮ層）を成長させる。バッファ層３０には、モノシラン（ＳｉＨ_４）によりドナーのドーピングを行なう。キャリアガスはたとえば水素（Ｈ_２）である。有機ガリウム原料はたとえばトリメチルガリウム（ＴＭＧ）などである。窒素原料はたとえばアンモニア（ＮＨ_３）である。バッファ層３０の厚さは０．５μｍ以上２μｍ以下であることが好ましい。バッファ層３０の厚さが０．５μｍ未満であると、後述するＳＩＭＳ分析による不純物濃度の測定が困難となるためであり、バッファ層３０の厚さが２μｍよりも大きくなると、製造コストが嵩むためである。

バッファ層３０の成長条件として、バッファ層３０の成長温度はたとえば１０００℃である。成長炉内の圧力を１００ｋＰａに制御する。バッファ層３０中のシリコン（Ｓｉ）の濃度が３×１０^１８ｃｍ^−３になるようにＳｉＨ_４流量を調整する。バッファ層３０中の炭素（Ｃ）の濃度は過去実績から１×１０^１７ｃｍ^−３である。シリコン濃度はドナー濃度とほぼ等しく、炭素濃度はアクセプタ濃度とほぼ等しく、ドナーをアクセプタが補償した濃度（シリコン濃度−炭素濃度）が実際に作用するキャリア濃度にほぼ等しくなる。よって、バッファ層３０の実効キャリア濃度は約３．０×１０^１８ｃｍ^−３である。

次に、バッファ層３０上に、厚さ７μｍのドリフト層（ｎ⁻型ＧａＮ層）４０を成長させる。ドリフト層４０の成長では、上述したバッファ層３０の成長に比べて、成長炉内に供給するＳｉＨ_４流量を減少させる。具体的には、ドリフト層４０中のシリコン（Ｓｉ）の濃度が６×１０^１５ｃｍ^−３になるようにＳｉＨ_４流量を調整する。ドリフト層４０中の炭素（Ｃ）の濃度は過去実績から２×１０^１６ｃｍ^−３である。なお、この炭素濃度は二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectroscopy）の検出限界以下の不純物濃度に相当する。ドリフト層４０のキャリア濃度は約６×１０^１５ｃｍ^−３である。

ドリフト層４０の成長条件として、ドリフト層４０の成長温度は、バッファ層３０の成長温度よりも高く、たとえば１１００℃である。高い温度に成長炉を保つことによって、有機金属原料の分解を促進できる。この高温成長によって、メチル基といった炭化水素フラグメントがガリウム原子から離脱しやすくなる。その一方で、成長温度が高すぎると、窒化ガリウムの分解が促進してしまい、蒸気圧の高い窒素が優先的に抜けていくため、窒素抜けによる欠陥が増加する虞がある。好ましくは、ドリフト層４０の成長温度は１１００℃以下である。このような条件とすることにより、ドリフト層４０において、アクセプタとして作用する炭素の量を低減できる。

さらに成長炉内の圧力は１００ｋＰａ以上である。高い圧力に成長炉を保つことによって、有機金属原料の分解を促進できる。これにより、炭素がガリウム原子とともに、堆積中の窒化ガリウムに取り込まれるのを低減できる。通常、不純物の炭素は、熱分解してメタン（ＣＨ_４）になって外部に取り出されるが、成長圧力が低いと、アンモニアの反応が鈍り、結晶中への炭素の取り込みが増えて欠陥が増えるためである。

（ドリフト層の不純物濃度管理）
上記のように、ドリフト層４０のキャリア濃度は、概ねドナー（シリコン）がアクセプタ（炭素）を補償した濃度で決まる。言い換えれば、ドリフト層４０のキャリア濃度は、概ねシリコン濃度から炭素濃度を引き算した値（シリコン濃度−炭素濃度）となる。したがって、ドリフト層４０のキャリア濃度を、目標値である６×１０^１５ｃｍ^−３に対して±数％の範囲内で制御するためには、シリコン濃度および炭素濃度の各々の管理が必要となる。

ドリフト層４０に含まれるシリコンには、ＳｉＨ_４の流量制御によって意図的にドリフト層４０中に添加されるもの（すなわち、ドナードーパント）と、成長工程において石英やシリコンを含む耐熱セラミックスからなる成長炉から意図せずに混入されるものとがある。ドリフト層４０のキャリア濃度を上記目標値に制御するためには、意図的に添加されるシリコン濃度（ドナードーパント濃度）を５．９×１０^１５ｃｍ^−３以上６．１×１０^１５ｃｍ^−３以下の範囲内に収める一方で、意図せず混入されるシリコン濃度を０．５×１０^１５ｃｍ^−３以下に抑えることが要求される。また、ドリフト層４０の炭素濃度を０．５×１０^１５ｃｍ^−３以下に抑えることが要求される。

一方、ドリフト層４０に含まれる炭素は、意図せず混入されるものであり、その量は主にエピタキシャル成長工程での基板１０のセッティング状態に応じて変動する。成長炉内への基板１０のセッティング状態（特に基板１０の成長炉内でのサセプタと基板１０との密着性など）に起因して、基板１０の温度が異なってくるためである。

図３は、成長炉内への基板１０のセッティング状態を説明するための断面模式図である。図３（ａ）〜（ｄ）の各々に示される基板１０のセッティング状態において、上段は昇温前の基板１０のセッティング状態を示し、下段は昇温後の基板１０のセッティング状態を示す。

図３（ａ）は、成長炉内に基板１０が正常にセッティングされている状態を示す。昇温前および昇温後の両方でサセプタと基板１０との密着性が良好である。よって、実際の成長温度を、設定温度とほぼ等しい温度に保つことができる。

これに対して、図３（ｂ）〜図３（ｄ）は、成長炉内に基板１０が正常にセッティングされていない状態を示す。図３（ｂ）に示すように、サセプタと基板１０との間に微細な異物（塵や空気など）が混入している場合、あるいは、図３（ｃ）に示すように、基板１０に反りが生じている場合には、基板１０とサセプタとの密着性が悪くなる。さらに、図３（ｄ）に示すように、昇温前には反りのない基板１０を準備しても、昇温することによって基板１０に反りが生じる場合も起こり得る。

図３（ｂ）〜（ｄ）においては、基板１０とサセプタとの密着性が低下することにより、基板１０の面内に温度ばらつきが生じてしまう。これにより、実際の成長温度は設定温度よりも低くなる。この結果、基板１０とサセプタとの密着性が良好な場合に比べて、ドリフト層４０に混入される炭素の量が増えてしまう。

なお、一般的には、ＧａＮエピタキシャル層中にインジウム（Ｉｎ）やアルミニウム（Ａｌ）などのガリウム以外のＩＩＩ族元素を含む層があれば、これらの元素の組成を管理することによって、成長温度の安定性を管理することができる。しかしながら、ＧａＮ基板上にＧａＮエピタキシャル層を成長させる構成では、このような手法を用いることは不可能である。

また、ＳＩＭＳ分析においては、通常、シリコン濃度の検出下限が０．５〜１×１０^１５ｃｍ^−３であるのに対して、炭素濃度の検出下限は１〜５×１０^１６ｃｍ^−３と高い。このため、炭素濃度の検出下限よりも１桁低いドリフト層４０中の炭素濃度をＳＩＭＳ分析で評価することは容易ではない。

以上のように、ドリフト層４０中に混入される炭素の濃度は基板１０のセッティング状態などに依存して変動する一方で、炭素濃度を評価する手法が乏しいため、ドリフト層４０の炭素濃度を管理することが困難であった。この結果、ドリフト層４０のキャリア濃度が変動しても、炭素濃度の変動によるものかどうかを切り分けることができないという問題があった。

ここで、炭素濃度の変動に関して、発明者らの鋭意研究により、ＧａＮエピタキシャル成長の際にＧａＮエピタキシャル層に混入される炭素の量は、成長温度の一次関数として近似できるとの知見を得ている。図４は、ＧａＮエピタキシャル層の炭素濃度と成長温度との関係を表わしたグラフである。図４に示す関係は、発明者らの実験によるものである。図４の縦軸はＧａＮエピタキシャル層の炭素濃度を示し、横軸は成長温度を示す。図４を参照して、ＧａＮエピタキシャル層の炭素濃度は、成長温度が低いときほど高く、成長温度が高くなるに従って所定の勾配を有する直線状グラフに沿って一次関数的に減少する。なお、図４では、ＳＩＭＳ分析の検出下限により、炭素濃度が５×１０^１６ｃｍ^−３以上のときのデータを示しているが、炭素濃度がこの検出下限よりも低い場合においても、図４中に点線で示すように、成長温度に対して一次関数的な関係を有することは明らかである。

本発明者は、上記の知見に基づき更に研究を重ねたところ、従来、ＳＩＭＳ分析の検出下限から困難であると考えられていた低キャリア濃度のＧａＮエピタキシャル層（ドリフト層）内における炭素濃度を管理する手法を見出し、それによって炭素不純物を低減した高品質のＧａＮエピタキシャル層を歩留まり良く生産することを実現した。

具体的には、本発明の実施の形態においては、ドリフト層４０のキャリア濃度よりも高いキャリア濃度を有するバッファ層３０を、ドリフト層４０の成長温度よりも低い成長温度で成長させる。たとえばドリフト層４０の成長温度を１１００℃とするのに対して、バッファ層３０の成長温度を１０００℃とする。なお、この成長温度の１０００℃は、図４に示したグラフにおいて、炭素濃度がＳＩＭＳ分析の検出下限相当になるときの成長温度に相当する。

バッファ層３０の成長温度を下げたことによって、バッファ層３０に混入される炭素の量が増加する。バッファ層３０の炭素濃度が増えたことによってバッファ層３０のキャリア濃度（シリコン濃度−炭素濃度）が低下すると、半導体素子の抵抗が大きくなってしまい、特性ばらつきの要因となり得る。半導体素子の抵抗を増大させずに、少なくともＳＩＭＳ分析の検出下限レベルにまでバッファ層３０の炭素濃度を増やすためには、バッファ層３０のキャリア濃度は、１×１０^１８ｃｍ^−３以上が好ましい。

バッファ層３０を成長させた後、成長温度を１１００℃に昇温してドリフト層４０を成長させる。バッファ層３０およびドリフト層４０のエピタキシャル成長は連続した一続きの処理として行なわれるため、これら２つの層の成長中に基板１０のセッティング状態には変化がない。したがって、基板１０のセッティング状態に起因した炭素濃度の変動はキャンセルされる。この結果、ドリフト層４０の炭素濃度とバッファ層３０の炭素濃度との間に、図４に示した炭素濃度と成長温度との関係を当てはめることができる。すなわち、バッファ層３０の炭素濃度をＳＩＭＳ分析によって評価することにより、その評価結果に基づいて、ドリフト層４０の炭素濃度を推定することができる。これによれば、バッファ層３０の炭素濃度を管理することで、実質的にドリフト層４０の炭素濃度を管理することが可能となる。なお、本実施の形態に係るドリフト層４０の炭素濃度の管理は、ドリフト層４０の炭素濃度の要求値がＳＩＭＳ分析の検出下限よりも低いことを前提条件としている。この前提条件を満たすためには、ドリフト層４０のドナー濃度は２×１０^１６ｃｍ^−３以下であることが好ましい。

具体的には、図２に戻って、工程Ｓ３０では、ＩＩＩ族窒化物半導体エピタキシャル層２０が形成された基板１０（ＩＩＩ族窒化物半導体エピタキシャル基板）を成長炉から取り出した後、基板ごとにＳＩＭＳ分析によってＩＩＩ族窒化物半導体エピタキシャル層２０内に含まれる炭素濃度を測定する。ＳＩＭＳ分析は、基板の外周近傍などに設けられた所定のテスト領域を用いて行なわれる。なお、ドリフト層４０の炭素濃度はＳＩＭＳ分析の検出下限（１〜５×１０^１６ｃｍ^−３）以下であるため、正確な評価ができない。そこで、バッファ層３０の炭素濃度の測定値から、ドリフト層４０の炭素濃度を推定する。ドリフト層４０の炭素濃度は、図４に示した関係を用いることにより、バッファ層３０の炭素濃度に基づいて推定することができる。

たとえばバッファ層３０の炭素濃度の測定値が１．０×１０^１７ｃｍ^−３であった場合、図４の関係に基づき、バッファ層３０成長温度は約９８０℃と見積もることができる。これにより、ドリフト層４０成長中では成長温度が約１０８０℃に昇温していると推定できる。そして、成長温度１０８０℃を図４の関係に当てはめることにより、ドリフト層４０の炭素濃度は１．０×１０^１５ｃｍ^−３と推定することができる。

本実施の形態では、ドリフト層４０の炭素濃度の推定値が要求値を満足するようなバッファ層３０の炭素濃度の範囲を予め設定しておく。以下の説明では、このバッファ層３０の炭素濃度の範囲を「基準範囲」とも称する。たとえばドリフト層４０の炭素濃度の要求値を０．５×１０^１５ｃｍ^−３とした場合、バッファ層３０の炭素濃度の基準範囲は、５×１０^１６ｃｍ^−３以上１×１０^１９ｃｍ^−３以下に設定される。基準範囲の下限値はＳＩＭＳ分析の検出下限に相当する。バッファ層３０の炭素濃度が測定できなければ、最早ドリフト層４０の炭素濃度を推定することができないためである。

工程Ｓ４０では、バッファ層３０の炭素濃度が上記の基準範囲内に収まっているか否かを判定する。バッファ層３０の炭素濃度が基準範囲内に収まっていない場合（工程Ｓ４０にてＮＯ判定時）には、ドリフト層４０の炭素濃度が要求値よりも高いと推定する。この場合、工程Ｓ８０に進み、対応する基板を不良品と判断して次工程への搬送を行なわないこととする。

これに対して、バッファ層３０の炭素濃度が基準範囲内に収まっている場合（工程Ｓ４０にてＹＥＳ判定時）には、次工程として、半導体素子を形成するための工程への搬送を行なう。半導体素子としては、図１に示したＳＢＤの他、ｐｎ接合ダイオード、縦型電界効果トランジスタおよび高電子移動度トランジスタ等を形成することができる。

具体的には、工程Ｓ５０では、ＩＩＩ族窒化物半導体エピタキシャル層２０の第２の主面２０ａ上に絶縁体層５０を形成する。絶縁体層５０はたとえばシリコン酸化物（ＳｉＯ_２）やシリコン窒化物（Ｓｉ_３Ｎ_４）などのシリコン系無機絶縁体からなる。

工程Ｓ６０では、ショットキー電極６０を形成する。最初に、絶縁体層５０に開口部５５を形成する。開口部５５は、たとえばフォトリソグラフィー法で形成したレジストマスク（図示せず）を用いて絶縁体層５０をエッチングすることにより形成することができる。次に、絶縁体層５０の開口部５５を通じて露出したドリフト層４０および開口部５５近傍（たとえば開口端から１００μｍ以下の距離内）の絶縁体層５０上に、ショットキー電極６０を形成する。ショットキー電極６０を形成する方法は、特に制限なく、フォトリソグラフィー法でレジストマスク（図示せず）を形成し、その上からＥＢ（電子線）蒸着法、抵抗加熱法、スパッタ法などにより複数層からなる金属膜を形成し、さらにリフトオフすることによりパターン化させた後、複数層からなる金属膜をアニールすることにより合金化する方法などが適用できる。本実施の形態では、電子ビーム法により、厚さ１５０ｎｍのニッケル（Ｎｉ）層および厚さ１５０ｎｍの金（Ａｕ）層を順次形成した後、４００℃で１分間アニールすることにより、ショットキー電極６０を形成する。その後、基板１０の第２の主面１０ａを研磨することにより、基板１０の厚さを１００μｍまで低減させる。

工程Ｓ７０では、基板１０の裏面上にオーミック電極７０を形成する。オーミック電極７０を形成する方法は、特に制限なく、たとえば、ＥＢ蒸着法、抵抗加熱法、スパッタ法などにより複数層からなる金属膜を形成した後アニールする方法などが適用できる。本実施の形態では、基板１０の裏面上に、電子ビーム蒸着法により、厚さ１００ｎｍのアルミニウム（Ａｌ）層、厚さ２００ｎｍのチタン（Ｔｉ）層および厚さ２００ｎｍの金（Ａｕ）層を順次形成することにより、オーミック電極７０を形成する。

さらに、ショットキー電極６０および絶縁体層５０を覆うように、電極パッド層８０を形成する。電極パッド層８０を形成する方法は、特に制限なく、たとえば、ＥＢ蒸着法、抵抗加熱法、スパッタ法などにより複数層からなる金属膜を形成した後アニールする方法などが適用できる。本実施の形態では、ショットキー電極６０および絶縁体層５０の上に、電子ビーム蒸着法により、ニッケル（Ｎｉ）層、白金（Ｐｔ）層および金（Ａｕ）層を順次形成することにより、電極パッド層８０を形成する。このようにして、図１に示すＩＩＩ族窒化物半導体素子であるＳＢＤが得られる。

（ＩＩＩ族窒化物半導体素子およびＩＩＩ族窒化物半導体基板の特性）
以下、実施例として、図２に示した製造方法を用いて製造されたＧａＮエピタキシャル基板およびＳＢＤの特性について説明する。なお、比較例として、バッファ層３０とドリフト層４０とを同じ成長温度で成長させたＧａＮエピタキシャル基板およびＳＢＤの特性を併せて示す。

図５は、実施例に係るＧａＮエピタキシャル基板および比較例に係るＧａＮエピタキシャル基板の概略断面図である。実施例に係るＧａＮエピタキシャル基板と比較例に係るＧａＮエピタキシャル基板とは、ＧａＮエピタキシャル層２０におけるバッファ層３０およびドリフト層４０の厚さおよびドナー濃度Ｎ_Ｄがともに等しく、バッファ層３０の成長温度のみが異なっている。具体的には、実施例では、バッファ層３０の成長温度をドリフト層４０の成長温度よりも低い温度（１０００℃）としている。一方、比較例では、バッファ層３０の成長温度をドリフト層４０の成長温度と同じ温度（１１００℃）としている。

実施例に係るＧａＮエピタキシャル基板および比較例に係るＧａＮエピタキシャル基板の各々について、ＳＩＭＳ分析により、基板の厚さ方向における不純物濃度プロファイルを測定した。図６は、実施例に係るＧａＮエピタキシャル基板の厚さ方向における不純物濃度プロファイルを示す。図７は、比較例に係るＧａＮエピタキシャル基板の厚さ方向における不純物濃度プロファイルを示す。図６および図７において、縦軸は不純物濃度を示し、横軸は基板表面（第２の主面１０ａ）からの深さを示す。

図６を参照して、実施例において、シリコン濃度は、ドリフト層４０（厚さ７μｍ）では１．０×１０^１６ｃｍ^−３よりも低い値を示す一方で、バッファ層３０（厚さ１μｍ）では１×１０^１８ｃｍ^−３よりも高い値を示している。一方、炭素濃度は、ドリフト層４０ではＳＩＭＳ分析の検出下限（１〜５×１０^１６ｃｍ^−３）よりも低い値を示す一方で、バッファ層３０では検出下限よりも高い値（約６×１０^１６ｃｍ^−３）を示している。したがって、バッファ層３０の炭素濃度を評価することができるため、評価結果に基づいてドリフト層４０の炭素濃度を推定することが可能となる。図６の場合、バッファ層３０の炭素濃度（約６×１０^１６ｃｍ^−３）からバッファ層３０の成長温度は約９８０℃と見積もることができる。よって、ドリフト層４０の成長温度を約１０８０℃とすると、ドリフト層４０の炭素濃度は約１×１０^１５ｃｍ^−３と推定される。

これに対して、図７を参照して、比較例では、シリコン濃度は実施例と同等のプロファイルを示している。その一方で、炭素濃度はドリフト層４０およびバッファ層３０のいずれにおいても、ＳＩＭＳ分析の検出下限よりも低い値を示している。したがって、比較例では、実施例のようにドリフト層４０の炭素濃度を推定することが不可能である。

実施例では、さらに、基板ごとにバッファ層３０の炭素濃度が基準範囲（５×１０^１６ｃｍ^−３以上１×１０^１９ｃｍ^−３以下）内に収まっているか否かを判定し（図２の工程Ｓ４０）、バッファ層３０の炭素濃度が基準範囲内に収まっていない基板については不良品として、次工程へ搬送させないこととした。このようにして、複数の基板について、バッファ層３０の炭素濃度の評価結果に基づき、良品と不良品とを選別を行なった。そして、良品に選別された基板に対して図２の工程Ｓ５０〜Ｓ７０を実施することにより、複数のＳＢＤを形成した。

一方、比較例では、上記のような選別は行なわず、複数の基板をすべて次工程へ搬送させた。すなわち、複数の基板に対して図２の工程Ｓ５０〜Ｓ７０を実施することにより、複数のＳＢＤを形成した。

実施例および比較例で得られたＳＢＤについて、順バイアス方向における電流−電圧特性および逆バイアス方向における電流−電圧特性を、プローバーおよびパラメータ・アナライザを用いて測定した。測定では、順バイアス方向における電流密度が所定値に達するときの電圧（以下、順方向電圧とも称する）、および逆バイアス方向におけるリーク電流が所定値に達するときの電圧（以下、逆方向耐圧とも称する）を、ＳＢＤごとに測定した。そして、複数のＳＢＤについて、順方向電圧および逆方向耐圧のばらつき（標準偏差σ）を算出した。

実施例においては、順方向電圧のばらつきがσ＝０．０１Ｖであり、逆方向耐圧のばらつきがσ＝１１０Ｖであった。また生産歩留まりは８０％となった。これに対して、比較例では、順方向電圧のばらつきがσ＝０．０２５Ｖであり、逆方向耐圧のばらつきがσ＝２２０Ｖであった。また生産歩留まりは６５％となった。

このように、実施例では、バッファ層３０の炭素濃度の評価結果に基づいてドリフト層４０の炭素濃度を管理することができる。これにより、ＧａＮエピタキシャル基板の品質管理、ひいてはＧａＮエピタキシャル基板を用いて製造される半導体素子の品質管理を容易に行なうことができる。この結果、半導体素子の生産歩留まりを向上させることができるため、製品コストを大幅に低減することが可能となる。

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

１ ＩＩＩ族窒化物半導体素子
１０ 基板
２０ ＩＩＩ族窒化物半導体エピタキシャル層
３０ バッファ層
４０ ドリフト層
５０ 絶縁体層
５５ 開口部
６０ ショットキー電極
７０ オーミック電極
８０ 電極パッド層

Claims (9)

1. 基板と、
   前記基板に接触する第１の主面と、前記第１の主面に厚さ方向において対向する第２の主面とを有するＩＩＩ族窒化物半導体エピタキシャル層とを備え、
   前記ＩＩＩ族窒化物半導体エピタキシャル層は、
   ドナードーパントが添加され、前記第１の主面を規定するバッファ層と、
   前記ドナードーパントが添加され、前記バッファ層に接するように設けられて、前記第２の主面を規定するドリフト層とを含み、
   前記ドリフト層におけるドナー濃度は、２×１０^１６ｃｍ^−３以下であり、
   前記バッファ層におけるドナー濃度は、前記ドリフト層におけるドナー濃度よりも高く、
   前記バッファ層における炭素濃度は、５×１０^１６ｃｍ^−３以上１×１０^１９ｃｍ^−３以下であり、
   前記バッファ層において、ドナー濃度と炭素濃度との差は、１×１０ ^１８ ｃｍ ^−３ 以上である、ＩＩＩ族窒化物半導体素子。
2. 前記ＩＩＩ族窒化物半導体エピタキシャル層は、窒化ガリウムエピタキシャル層を含み、前記窒化ガリウムエピタキシャル層において、ガリウム以外のＩＩＩ族元素の濃度は、ガリウムの濃度の０．１％以下である、請求項１に記載のＩＩＩ族窒化物半導体素子。
3. 前記ＩＩＩ族窒化物半導体エピタキシャル層は、前記ドナードーパントとしてシリコンまたはゲルマニウムを含む、請求項１または請求項２に記載のＩＩＩ族窒化物半導体素子。
4. 前記バッファ層の厚さは、０．５μｍ以上２μｍ以下である、請求項１から請求項３のいずれか１項に記載のＩＩＩ族窒化物半導体素子。
5. 前記基板は、窒化ガリウムからなる主面を有し、
   前記基板の前記主面のオフ角は、窒化ガリウムの＜１−１００＞方向において０．２度以上１．０度以下であり、
   前記オフ角は、前記基板の前記主面の法線と窒化ガリウムのｃ軸との成す角により規定される、請求項１から請求項４のいずれか１項に記載のＩＩＩ族窒化物半導体素子。
6. 基板と、
   前記基板に接触する第１の主面と、前記第１の主面に厚さ方向において対向する第２の主面とを有するＩＩＩ族窒化物半導体エピタキシャル層とを備え、
   前記ＩＩＩ族窒化物半導体エピタキシャル層は、
   ドナードーパントが添加され、前記第１の主面を規定するバッファ層と、
   前記ドナードーパントが添加され、前記バッファ層に接するように設けられて、前記第２の主面を規定するドリフト層とを含み、
   前記ドリフト層におけるドナー濃度は、２×１０^１６ｃｍ^−３以下であり、
   前記バッファ層におけるドナー濃度は、前記ドリフト層におけるドナー濃度よりも高く、
   前記バッファ層における炭素濃度は、５×１０^１６ｃｍ^−３以上１×１０^１９ｃｍ^−３以下であり、
   前記バッファ層において、ドナー濃度と炭素濃度との差は、１×１０ ^１８ ｃｍ ^−３ 以上である、ＩＩＩ族窒化物半導体エピタキシャル基板。
7. ＩＩＩ族窒化物半導体素子の製造方法であって、
   基板を準備する工程と、
   前記基板に接触する第１の主面と、前記第１の主面に厚さ方向において対向する第２の主面とを有するＩＩＩ族窒化物半導体エピタキシャル層を形成する工程とを備え、
   前記ＩＩＩ族窒化物半導体エピタキシャル層を形成する工程は、
   前記基板の主面上に、第１の成長温度で、前記第１の主面を規定するバッファ層をエピタキシャル成長させる工程と、
   前記バッファ層に接するように、前記第１の成長温度よりも高い第２の成長温度で、前記第２の主面を規定するドリフト層をエピタキシャル成長させる工程とを含み、
   前記バッファ層および前記ドリフト層の各々にはドナードーパントが添加され、
   前記ドリフト層をエピタキシャル成長させる工程において、前記ドリフト層は、前記バッファ層におけるドナー濃度よりも低いドナー濃度を有するように形成され、
   前記ＩＩＩ族窒化物半導体素子の製造方法は、さらに、
   前記ＩＩＩ族窒化物半導体エピタキシャル層の前記厚さ方向における炭素濃度プロファイルを測定する工程と、
   前記バッファ層内の炭素濃度が基準範囲内にあるか否かを判断する工程とを備え、
   前記判断する工程では、前記バッファ層内の炭素濃度が前記基準範囲内にある場合に、前記ＩＩＩ族窒化物半導体エピタキシャル層が形成された前記基板を次工程に搬送する、ＩＩＩ族窒化物半導体素子の製造方法。
8. 前記判断する工程において、前記基準範囲は、５×１０^１６ｃｍ^−３以上１×１０^１９ｃｍ^−３以下である、請求項７に記載のＩＩＩ族窒化物半導体素子の製造方法。
9. 前記ドリフト層をエピタキシャル成長させる工程では、前記ドリフト層におけるドナー濃度を２×１０^１６ｃｍ^−３以下とする、請求項７または請求項８に記載のＩＩＩ族窒化物半導体素子の製造方法。

Images