Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6791190B2 - 窒化物半導体装置および窒化物半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP6791190B2 - 窒化物半導体装置および窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置および窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP6791190B2
JP6791190B2 JP2018070915A JP2018070915A JP6791190B2 JP 6791190 B2 JP6791190 B2 JP 6791190B2 JP 2018070915 A JP2018070915 A JP 2018070915A JP 2018070915 A JP2018070915 A JP 2018070915A JP 6791190 B2 JP6791190 B2 JP 6791190B2
Authority
JP
Japan
Prior art keywords
layer
type
type pressure
concentration
resistant maintenance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018070915A
Other languages
English (en)
Other versions
JP2019186250A (ja
Inventor
冨田　一義
一義 冨田
哲生 成田
哲生 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2018070915A priority Critical patent/JP6791190B2/ja
Priority to US16/285,944 priority patent/US10763333B2/en
Publication of JP2019186250A publication Critical patent/JP2019186250A/ja
Application granted granted Critical
Publication of JP6791190B2 publication Critical patent/JP6791190B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/043—Manufacture or treatment of planar diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Description

本明細書に開示する技術は、窒化物半導体装置および窒化物半導体装置の製造方法に関する。
非特許文献１には、耐圧維持層であるｎ型ドリフト層を２層以上に分け、ｐ型層に接するｎ型ドリフト層のドナー濃度を、ｐ型層に接しないｎ型ドリフト層のドナー濃度より低くする技術が開示されている。これにより、ｐ型層とｎ型ドリフト層とのｐｎ界面における電界を緩和することができる。
Hiroshi Ohtaら、「Vertical GaN p-n Junction Diodes With High Breakdown Voltage Over 4 kV」、IEEE ELECTRON DEVICE LETTERS, Vol.36, No.11 (2015)、１１８０−１１８２ページ
ｎ型ドリフト層のドナー濃度を単に低くすると、補償アクセプタによる電子の補償が無視できず、半導体装置のオン抵抗が増加してしまう。また、補償アクセプタ発生の主要因である残留カーボンを減らす成膜条件をｎ型ドリフト層に適用すると、ｎ型ドリフト層の成膜速度が低くなり、スループットが著しく低下してしまう。
本明細書に開示する窒化物半導体装置の一実施形態は、ｐ型層と、ｐ型層と接している第１のｎ型耐圧維持層と、第１のｎ型耐圧維持層と接している第２のｎ型耐圧維持層であって、第１のｎ型耐圧維持層によってｐ型層から隔離されている第２のｎ型耐圧維持層と、を備える。第１のｎ型耐圧維持層のドナー濃度が第２のｎ型耐圧維持層のドナー濃度よりも低い。第１のｎ型耐圧維持層のカーボン濃度が第２のｎ型耐圧維持層のカーボン濃度よりも低い。
ｐ型層と第１のｎ型耐圧維持層とのｐｎ界面に、最も電界が集中する。本明細書に開示する窒化物半導体装置では、第１のｎ型耐圧維持層のドナー濃度が第２のｎ型耐圧維持層のドナー濃度よりも低いため、当該ｐｎ界面における耐圧を高めることができる。また、第１のｎ型耐圧維持層のカーボン濃度が第２のｎ型耐圧維持層のカーボン濃度よりも低いため、補償アクセプタによる電子の補償は第１のｎ型耐圧維持層の方が第２のｎ型耐圧維持層よりも少ない。従って、第１のｎ型耐圧維持層のドナー濃度を第２のｎ型耐圧維持層のドナー濃度よりも低くしても、第１のｎ型耐圧維持層のオン抵抗が増大してしまう事態を抑制することができる。また、第２のｎ型耐圧維持層のカーボン濃度が第１のｎ型耐圧維持層のカーボン濃度よりも高いため、第２のｎ型耐圧維持層の成長速度を第１のｎ型耐圧維持層の成長速度よりも高めることができる。窒化物半導体装置の製造時間を短縮化することが可能となる。
第１のｎ型耐圧維持層内のカーボン濃度は第１濃度で一定であってもよい。第２のｎ型耐圧維持層内のカーボン濃度は第２濃度で一定であってもよい。第１濃度が第２濃度よりも低くてもよい。
第１のｎ型耐圧維持層内のカーボン濃度は、第１のｎ型耐圧維持層とｐ型層との界面からの距離が大きくなることに応じて高くなってもよい。
第１のｎ型耐圧維持層内のＥ３電子トラップの濃度は、第１のｎ型耐圧維持層内のカーボン濃度よりも低くてもよい。第２のｎ型耐圧維持層内のＥ３電子トラップの濃度は、第２のｎ型耐圧維持層内のカーボン濃度よりも低くてもよい。効果の詳細は実施例で説明する。
第２のｎ型耐圧維持層の厚さが、第１のｎ型耐圧維持層の厚さよりも厚くてもよい。効果の詳細は実施例で説明する。
本明細書に開示する窒化物半導体装置の製造方法の一実施形態は、ｐ型層と、第１のｎ型耐圧維持層と、第２のｎ型耐圧維持層と、を備えた窒化物半導体装置の製造方法である。製造方法は、窒化物半導体基板上に第２のｎ型耐圧維持層をエピタキシャル成長法により形成する工程を備える。製造方法は、第２のｎ型耐圧維持層に接する第１のｎ型耐圧維持層をエピタキシャル成長法により形成する工程を備える。製造方法は、第１のｎ型耐圧維持層に接するｐ型層であって、第１のｎ型耐圧維持層によって第２のｎ型耐圧維持層から隔離されているｐ型層を形成する工程を備える。第２のｎ型耐圧維持層の成長レートは、第１のｎ型耐圧維持層の成長レートよりも高い。効果の詳細は実施例で説明する。
エピタキシャル成長法は有機金属気相成長法であってもよい。第２のｎ型耐圧維持層の成長時のＶ／ＩＩＩ比は、第１のｎ型耐圧維持層の成長時のＶ／ＩＩＩ比よりも低くてもよい。効果の詳細は実施例で説明する。
実施例１に係る半導体装置１の断面概略図である。 実施例１に係る半導体装置１の製造方法を示すフローチャートである。 カーボン濃度とＧａＮ成長速度の関係を示すグラフである。 カーボン濃度とＥ３電子トラップ濃度の関係を示すグラフである。 Ｅ３電子トラップ濃度の測定例を示すグラフである。 実施例２に係る半導体装置１００の断面概略図である。 実施例３に係る半導体装置２００の断面概略図である。 実施例４に係る半導体装置１Ａの断面概略図である。
（半導体装置１の構成）
図１に、実施例１に係る半導体装置１の断面概略図を示す。半導体装置１は、窒化ガリウム（ＧａＮ）の縦型のｐｎ接合パワーダイオードである。半導体装置１は、ＧａＮの半導体基板１０を備えている。半導体基板１０は、バッファ層１１、第２ドリフト層１２、第１ドリフト層１３、ｐ型層１４、コンタクト層１５が積層した構造を有している。
バッファ層１１は、ｎ＋型のＧａＮ基板である。第２ドリフト層１２および第１ドリフト層１３は、エピタキシャル成長により形成されたｎ−型のＧａＮ層である。ｐ型層１４は、第１ドリフト層１３上にエピタキシャル成長したｐ型のＧａＮ層である。第１ドリフト層１３は、ｐ型層１４と接している。第２ドリフト層１２は、第１ドリフト層１３と接しているとともに、第１ドリフト層１３によってｐ型層１４から隔離されている。第２ドリフト層１２の厚さＴＨ２は、第１ドリフト層１３の厚さＴＨ１よりも厚い。
第２ドリフト層１２および第１ドリフト層１３は、半導体装置１の耐圧を維持するための層である。一方、バッファ層１１は耐圧維持の機能を担っていない。従って、半導体装置１において、第１ドリフト層１３および第２ドリフト層１２と、バッファ層１１とは、明確に区別される。すなわち、半導体装置１に逆バイアス電圧が印加された場合に、第１ドリフト層１３および第２ドリフト層１２の少なくとも一部には空乏層が伸びるが、バッファ層１１には空乏層が伸びない。
第１ドリフト層１３のドナー濃度（Ｓｉ濃度）は、第２ドリフト層１２のドナー濃度よりも低い。実施例１では、第１ドリフト層１３のドナー濃度を８Ｅ１５ｃｍ−３とし、第２ドリフト層１２のドナー濃度を２Ｅ１６ｃｍ−３とした。
第１ドリフト層１３内のカーボン濃度は第１濃度で一定である。第２ドリフト層１２内のカーボン濃度は第２濃度で一定である。そして第１濃度は第２濃度よりも低い。実施例１では、第１ドリフト層１３のカーボンの第１濃度を３Ｅ１５ｃｍ−３とし、第２ドリフト層１２のカーボンの第２濃度を５Ｅ１５ｃｍ−３とした。
また、第１ドリフト層１３内のカーボン濃度は、第１ドリフト層１３内のドナー濃度（Ｓｉ濃度）よりも低い。同様に、第２ドリフト層１２内のカーボン濃度は、第２ドリフト層１２内のドナー濃度（Ｓｉ濃度）よりも低い。例えば、カーボン濃度がドナー濃度に対して３０％以下である。これにより、実効ドナー濃度を高めることができる。よって、第１ドリフト層１３および第２ドリフト層１２をｎ型のＧａＮとして機能させることができる。
第１ドリフト層１３内のＥ３電子トラップの濃度は、第１ドリフト層１３内のカーボン濃度よりも低い。Ｅ３電子トラップは、伝導帯下端から０．６ｅＶのエネルギー準位をもつトラップである。同様に、第２ドリフト層１２内のＥ３電子トラップの濃度は、第２ドリフト層１２内のカーボン濃度よりも低い。実施例１では、第１ドリフト層１３のＥ３電子トラップ濃度を１Ｅ１５ｃｍ−３とし、第２ドリフト層１２のＥ３電子トラップ濃度を５Ｅ１４ｃｍ−３とした。
コンタクト層１５は、ｐ型層１４上にエピタキシャル成長したｐ＋型のＧａＮ層である。実施例１では、ｐ型層１４のアクセプタ不純物濃度を５Ｅ１７ｃｍ−３とし、コンタクト層１５のアクセプタ不純物濃度を８Ｅ１９ｃｍ−３とした。コンタクト層１５の表面には、アノード電極１６が形成されている。バッファ層１１の裏面には、カソード電極１７が形成されている。
（半導体装置１の製造方法）
図２のフローチャートを参照して、半導体装置１の製造方法について説明する。成膜方法は、膜厚やドーピングの制御性に優れた有機金属気相エピタキシャル成長（MOVPE）法を用いた。Ｇａ原料にはトリメチルガリウム（TMGa）を用いた。Ｎ原料にはアンモニアガス（NH3）を用いた。ｎ型ドーパントとしてモノメチルシラン（MMSi）ガスを用いた。ｐ型ドーパントとしてビス（シクロペンタジエニル）マグネシウム（Cp2Mg）を用いた。
ステップＳ１において、バッファ層１１を形成する。具体的には、ｎ型窒化ガリウム基板を準備してMOVPE装置の反応炉に導入する。水素、窒素、アンモニアの混合ガス雰囲気中で１０００℃まで昇温し、サーマルクリーニングを行う。その後、１０２０℃まで昇温したのちに、TMGaとMMSiガスを供給する。これにより、高濃度ｎ型ＧａＮのバッファ層１１を０．１〜０．５マイクロメートル成長させることができる。
ステップＳ２において、バッファ層１１上に、ｎ型ＧａＮである第２ドリフト層１２を成長させる。ステップＳ３において、第２ドリフト層１２上に、ｎ型ＧａＮである第１ドリフト層１３を成長させる。
第２ドリフト層１２のドナー濃度（Ｓｉ濃度）は、第１ドリフト層１３のドナー濃度より高く設定する。これは、第２ドリフト層１２を成長させる際のTMGa供給モル流量に対するMMSiガスの供給モル流量の比率（Ｓｉ／Ｇａ供給モル比）を、第１ドリフト層１３を成長させる際のＳｉ／Ｇａ供給モル比より高くすればよい。
また第２ドリフト層１２を成長させる際のＶ／ＩＩＩ比を、第１ドリフト層１３を成長させる際のＶ／ＩＩＩ比より低くする。「Ｖ／ＩＩＩ比を低くする」とは、NH3とTMGaの供給モル比（Ｖ／ＩＩＩ比）において、TMGaの原料供給量を多くすることである。例えば、アンモニアガス濃度一定でTMGa供給量を高く設定することで、Ｖ／ＩＩＩ比を低くすることができる。
これにより、第１の効果として、第２ドリフト層１２の成長速度を第１ドリフト層１３の成長速度よりも高くすることができる。また第２の効果として、第１ドリフト層１３に含まれるカーボンの濃度を、第２ドリフト層１２に含まれるカーボンの濃度よりも低くすることができる。この理由を説明する。図３において、横軸はＧａＮの成長速度であり、縦軸はＧａＮに取り込まれるカーボン濃度である。ＧａＮの成長速度は、TMGaの原料供給量に対して線形に増加する。NH3とTMGaの供給モル比（Ｖ／ＩＩＩ比）が小さいとき、すなわちTMGaの原料供給量が多いときに、成長速度は高まる。図３に示すように、ＧａＮの成長速度の増加に対して、ＧａＮに取り込まれるカーボン濃度も線形に増加することが分かる。これは、TMGaがGa(CH3)3というカーボンを含む化学量論組成をもつことに起因する。すなわち、原料（TMGa）の供給量の増加に対してＧａＮの成長速度も線形に増加するが、同時にTMGaからＧａＮに取り込まれるカーボン濃度も線形に増加する。
また、第２ドリフト層１２および第１ドリフト層１３を成長させる際の成長圧力は、所定圧力（例：５００Ｔｏｒｒ）以上とする。これにより、第２ドリフト層１２においてＥ３電子トラップ濃度をカーボン濃度よりも低くすることができるとともに、第１ドリフト層１３においてＥ３電子トラップ濃度をカーボン濃度よりも低くすることができる。
ステップＳ４において、TMGaとCp2Mgを反応炉に供給し、ｐ型層１４、コンタクト層１５の順に成長させる。
ステップＳ５において、窒素雰囲気中で７５０℃以上で熱処理を行う。これにより、アクセプタ元素であるマグネシウムを活性化することができる。
ステップＳ６において、周知のフォトリソグラフィー技術およびドライエッチング加工によって、ダイオード領域以外のｐ型層を除去する。アノード電極１６およびカソード電極１７を形成し、熱処理を行う。これにより、図１に示す半導体装置１が完成する。
（効果）
ｐｎ接合を用いた高耐圧の窒化物半導体装置では、ｐ型層に接するｎ型ドリフト層に最も高い電界がかかる。例えば、図１に示す半導体装置１（ｐｎダイオード）では、オフ状態で逆バイアス電圧が印加された場合に、最も高電界がかかるのは第１ドリフト層１３である。従って、耐圧保持を担うｎ型ドリフト層のドナー濃度を低く保つ必要がある。すなわち、高耐圧の窒化物半導体装置においては、ｎ型ドリフト層の実効ドナー濃度（Ｎｄ−Ｎａ）の制御が必要である。実効ドナー濃度を制御するためには、ドナー不純物原子（シリコン原子）の濃度（Ｎｄ）だけでなく、電子を補償するアクセプタ濃度（Ｎａ）を制御する必要がある。補償アクセプタ濃度が高い場合、オン抵抗が増加してしまうためである。アクセプタの発生要因は、残留カーボンと、Ｅ３電子トラップである。
ｎ型ドリフト層のドナー濃度を低くして耐圧を高める場合に、３つの問題が存在する。第１の問題として、ｎ型ドリフト層のドナー濃度を単に低くすると、補償アクセプタによる電子の補償が無視できず、半導体装置のオン抵抗が増加してしまう問題がある。
第２の問題として、補償アクセプタの主要因である残留カーボンの濃度を減らすと、ｎ型ドリフト層の成長速度が低くなり、スループットが低下してしまう問題がある。これは図３に示すように、カーボン濃度とＧａＮ成長速度の間には、正の相関関係があるためである。
第３の問題として、ＧａＮ中のカーボン濃度を低下させるとＥ３電子トラップ濃度が高くなる。Ｅ３電子トラップもアクセプタとして働くため、Ｅ３電子トラップ濃度がカーボン濃度より高くなるとその影響が無視できず、半導体装置のオン抵抗が高くなってしまう問題がある。また図４のグラフに、ＧａＮ中のカーボン濃度とＥ３電子トラップ濃度の関係を示す。バツ印は、ＧａＮ成長圧力が３００Ｔｏｒｒの場合の測定点である。白丸印は、ＧａＮ成長圧力が６００Ｔｏｒｒの場合の測定点である。図４において、ＧａＮ成長圧力が３００Ｔｏｒｒの場合の測定点（バツ印）に着目すると、カーボン濃度を低下させるとＥ３電子トラップ濃度が高くなる傾向があることが分かる。
実施例１に係る半導体装置１では、第１ドリフト層１３のドナー濃度が第２ドリフト層１２のドナー濃度よりも低いため、第１ドリフト層１３とｐ型層１４とのｐｎ界面における耐圧を高めることができる。また、第１ドリフト層１３のカーボン濃度が第２ドリフト層１２のカーボン濃度よりも低いため、補償アクセプタによる電子の補償は第１ドリフト層１３の方が第２ドリフト層１２よりも少ない。従って、第１ドリフト層１３のドナー濃度を第２ドリフト層１２のドナー濃度よりも低くしても、第１ドリフト層１３のオン抵抗が増大してしまう事態を抑制することができる。第２ドリフト層１２と第１ドリフト層１３とを合わせたドリフト層全体において、オン抵抗を低減することができる。上記の第１の問題を解決することができる。
実施例１に係る半導体装置１では、第２ドリフト層１２のカーボン濃度が第１ドリフト層１３のカーボン濃度よりも高いため、第２ドリフト層１２の成長速度を第１ドリフト層１３の成長速度よりも高めることができる。そして、第２ドリフト層１２の厚さＴＨ２は、第１ドリフト層１３の厚さＴＨ１よりも厚い。すなわち、第２ドリフト層１２と第１ドリフト層１３とを合わせたドリフト層全体において、成長速度の高い第２ドリフト層１２の占める割合が高い。これにより、ドリフト層全体の成長時間を短縮化することができる。上記の第２の問題を解決することができる。
実施例１に係る半導体装置１では、第２ドリフト層１２および第１ドリフト層１３を成長させる際の成長圧力を、所定圧力（例：５００Ｔｏｒｒ）以上としている。この効果を、図４を用いて説明する。図４において、Ｅ３電子トラップ濃度がカーボン濃度よりも低くなる領域Ｒ１を、斜線部で示している。カーボン濃度が低濃度（５×１０１５ｃｍ−３以下）の条件では、成長圧力が所定圧力以下の３００Ｔｏｒｒである場合の測定点Ｐ１は、領域Ｒ１の範囲外である。一方、カーボン濃度が低濃度の条件においても、成長圧力が所定圧力以上の６００Ｔｏｒｒである場合の測定点Ｐ２は、領域Ｒ１の範囲内となる。すなわち、所定圧力以上の成長圧力を用いることで、図４の矢印Ａ１に示すように、Ｅ３電子トラップ濃度がカーボン濃度よりも低い状態を実現することが可能である。以上説明したように、第２ドリフト層１２においてＥ３電子トラップ濃度をカーボン濃度よりも低くすることができるとともに、第１ドリフト層１３においてＥ３電子トラップ濃度をカーボン濃度よりも低くすることができる。Ｅ３電子トラップによって半導体装置１のオン抵抗が高くなってしまう事態を防止することができる。上記の第３の問題を解決することができる。またドナー濃度は第２ドリフト層１２の方が第１ドリフト層１３よりも高いため、許容されるカーボン濃度も第２ドリフト層１２の方が第１ドリフト層１３よりも高くすることができる。その結果、第２ドリフト層１２におけるＥ３電子トラップ濃度を低く抑えることができるため、第２ドリフト層１２のオン抵抗が高くなってしまう事態を防止することができる。上記の第３の問題を解決することができる。
（カーボン濃度、Ｅ３電子トラップ濃度の測定）
半導体装置の断面において、カーボン濃度およびＥ３電子トラップ濃度を測定することができる。これにより、測定対象の半導体装置が、本明細書に記載の第２ドリフト層１２および第１ドリフト層１３に対応する構造を備えているか否かを特定することが可能である。以下に具体的に説明する。
カーボン濃度は、二次イオン質量分析法によって定量することができる。周知の方法を用いることができるため、詳細な説明は省略する。
Ｅ３電子トラップ濃度は、ダイオードの室温における定温容量過渡応答測定（ICTS: Isothermal Capacitance Transient Spectroscopy）によって測定することができる。Ｅ３電子トラップは、伝導帯下端から０．６ｅＶのエネルギー準位を持つ。従って、室温でＥ３電子トラップに捕獲された電子を、逆バイアス電圧を印加することで放出するまでに、数百ミリ秒の時間を要する。図５に示すように、時刻ｔ１に−１０Ｖの逆バイアス電圧を印加する場合を考える。時刻ｔ１における単位面積あたりの空乏層容量を、ＣＲ１とする。また、時刻ｔ１から十分時間が経過した時刻ｔ２における単位面積あたりの空乏層容量を、ＣＲ２とする。時刻ｔ１ではＥ３電子トラップが電子を捕獲しているため、時刻ｔ１の空乏層容量ＣＲ１は、空乏層容量ＣＲ２よりも容量差ＤＣだけ小さい。空乏層容量ＣＲ２と容量差ＤＣの時間変化から、Ｅ３電子トラップ濃度を算出することができる。
（半導体装置１００の構成）
図６に、実施例２に係る半導体装置１００の断面概略図を示す。半導体装置１００は、トレンチゲートを備えた縦型ＭＯＳＦＥＴである。半導体装置１００は、半導体基板３０を備えている。半導体基板３０は、バッファ層３１、第２ドリフト層３２、第１ドリフト層３３、ボディ層３６が積層した構造を有している。
バッファ層３１は、ｎ＋型のＧａＮ基板である。バッファ層３１の機能は、実施例１で説明したバッファ層１１の機能と同様である。バッファ層３１の裏面には、ドレイン電極５２が形成されている。バッファ層３１の表面には、第２ドリフト層３２が形成されている。第２ドリフト層３２の表面には、第１ドリフト層３３が形成されている。第２ドリフト層３２および第１ドリフト層３３は、エピタキシャル成長により形成されたｎ−型のＧａＮ層である。第２ドリフト層３２の厚さＴＨ１２は、第１ドリフト層３３の厚さＴＨ１１よりも厚い。第２ドリフト層３２および第１ドリフト層３３における、ドナー濃度、カーボン濃度、Ｅ３電子トラップ濃度などの特徴は、実施例１で説明した第２ドリフト層１２および第１ドリフト層１３と同様である。従って説明を省略する。ボディ層３６は、第２ドリフト層３２上にエピタキシャル成長したｐ型のＧａＮ層である。ボディ層３６内には、ｐ＋型ＧａＮであるボディコンタクト領域４６、および、ｎ＋型ＧａＮであるソース領域３８が配置されている。
トレンチゲート電極４０は、ボディ層３６の表面３６ａから、ソース領域３８とボディ層３６を貫通して第１ドリフト層３３に侵入している。トレンチゲート電極４０は、ゲート絶縁膜４２で側面および底面が覆われたトレンチＴ１内に形成された電極である。トレンチゲート電極４０は、トレンチＴ１外を延びており、ゲート電極５０と接触している。トレンチゲート電極４０は、多結晶シリコンなどで形成されている。層間絶縁膜４８は、ゲート電極５０およびソース電極４４の絶縁を確保するための層である。ボディコンタクト領域４６およびソース領域３８の上面には、ソース電極４４が接触している。
このような第２ドリフト層３２および第１ドリフト層３３を備えた半導体装置１００では、実施例１に係る半導体装置１と同様の効果を得ることができる。
（半導体装置２００の構成）
図７に、実施例３に係る半導体装置２００の断面概略図を示す。半導体装置２００は、プレーナゲートを備えた縦型ＭＯＳＦＥＴである。バッファ層７１はｎ＋型ＧａＮ基板である。バッファ層７１の機能は、実施例１で説明したバッファ層１１の機能と同様である。バッファ層７１の裏面にはドレイン電極７０が形成されている。バッファ層７１の表面には、ｎ−型ＧａＮ層である第２ドリフト層７２が配置されている。第２ドリフト層７２の表面には、ｎ−型ＧａＮ層である第１ドリフト層７３が配置されている。ボディ領域７４ａおよび７４ｂは、第１ドリフト層７３の表面７３ａからマグネシウムをイオン注入して熱処理することで得られた、ｐ−型伝導領域である。ソース領域７５ａおよび７５ｂは、表面７３ａからシリコンを注入して熱処理することで得られたｎ＋型伝導領域である。ソース領域７５ａ、７５ｂの上面には、ソース電極７６ａ、７６ｂが接触している。また、ソース領域７５ａおよび７５ｂ、ボディ領域７４ａおよび７４ｂ、第１ドリフト層７３の上面には、ゲート絶縁膜７７を介してゲート電極７８が配置されている。
このような第２ドリフト層７２および第１ドリフト層７３を備えた半導体装置２００では、実施例１に係る半導体装置１と同様の効果を得ることができる。
（半導体装置１Ａの構成）
図８に、実施例４に係る半導体装置１Ａの断面概略図を示す。半導体装置１Ａは、ＪＢＳ（junction barrier Schottky）構造を備えたｐｎ接合パワーダイオードである。実施例４に係る半導体装置１Ａは、実施例１に係る半導体装置１に対して、第１ドリフト層１３Ａ、ｐ型層１４Ａ、アノード電極１６Ａの構造が異なっている。以下の説明において、実施例４に係る半導体装置１Ａと実施例１に係る半導体装置１とで同様の構成については、同一の符号を付して説明を省略する。
第１ドリフト層１３Ａの上面には、複数のｐ型層１４Ａが所定間隔で配置されている。ｐ型層１４Ａは、ｐ＋型のＧａＮ層である。アノード電極１６Ａは、隣接するｐ型層１４Ａ間の領域を介して、第１ドリフト層１３Ａと接続している。また第２ドリフト層１２の厚さＴＨ２は、第１ドリフト層１３Ａの厚さＴＨ１Ａよりも厚い。なお、実施例４の第２ドリフト層１２および第１ドリフト層１３Ａにおける、ドナー濃度、カーボン濃度、Ｅ３電子トラップ濃度などの特徴は、実施例１で説明した第２ドリフト層１２および第１ドリフト層１３と同様である。
半導体装置１Ａ（ＪＢＳダイオード）では、逆バイアスを印加すると、互いに隣接するｐ型層１４Ａの間に空乏層が広がってピンチオフし、リーク電流を抑制することができる。このような第２ドリフト層１２および第１ドリフト層１３Ａを備えた半導体装置１Ａでは、実施例１に係る半導体装置１と同様の効果を得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
（変形例）
第１ドリフト層１３内のカーボン濃度が第１濃度で一定である場合を説明したが、この形態に限られない。例えば、第１ドリフト層１３とｐ型層１４との界面からの距離が大きくなることに応じて、第１ドリフト層１３内のカーボン濃度が高くなるような形態であってもよい。これは例えば、ステップＳ３において、第１ドリフト層１３を成長させる再に、Ｖ／ＩＩＩ比を段階的に高く（すなわちTMGaの原料供給量を段階的に少なく）すればよい。
ステップＳ１において、バッファ層１１を形成する工程は、省略してもよい。
半導体基板１０を構成するIII族窒化物半導体はＧａＮに限定されるものではなく、例えばＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、または、その混晶等であってもよい。
上記の実施例では、ｐ型領域を形成するためのII族元素の一例としてマグネシウム（Ｍｇ）を用いていたが、この構成に限定されるものではない。II族元素は、例えばベリウム（Ｂｅ）、カルシウム（Ｃａ）等であってもよい。
第１ドリフト層１３は、第１のｎ型耐圧維持層の一例である。第２ドリフト層１２は、第２のｎ型耐圧維持層の一例である。
１：半導体装置、１０：半導体基板、１１：バッファ層、１２：第２ドリフト層、１３：第１ドリフト層、１４：ｐ型層、１５：コンタクト層、１６：アノード電極、１７：カソード電極

Claims (6)

  1. ｐ型層と、
    前記ｐ型層と接している第１のｎ型耐圧維持層と、
    前記第１のｎ型耐圧維持層と接している第２のｎ型耐圧維持層であって、前記第１のｎ型耐圧維持層によって前記ｐ型層から隔離されている前記第２のｎ型耐圧維持層と、
    を備えた窒化物半導体装置であって、
    前記第１のｎ型耐圧維持層のドナー濃度が前記第２のｎ型耐圧維持層のドナー濃度よりも低く、
    前記第１のｎ型耐圧維持層のカーボン濃度が前記第２のｎ型耐圧維持層のカーボン濃度よりも低く、
    前記第１のｎ型耐圧維持層内のＥ３電子トラップの濃度は、前記第１のｎ型耐圧維持層内のカーボン濃度よりも低く、
    前記第２のｎ型耐圧維持層内のＥ３電子トラップの濃度は、前記第２のｎ型耐圧維持層内のカーボン濃度よりも低く、
    前記Ｅ３電子トラップは、伝導帯下端から０．６ｅＶのエネルギー準位をもつトラップである、窒化物半導体装置。
  2. 前記第１のｎ型耐圧維持層内のカーボン濃度は第１濃度で一定であり、
    前記第２のｎ型耐圧維持層内のカーボン濃度は第２濃度で一定であり、
    前記第１濃度が前記第２濃度よりも低い、請求項１に記載の窒化物半導体装置。
  3. 前記第１のｎ型耐圧維持層内のカーボン濃度は、前記第１のｎ型耐圧維持層と前記ｐ型層との界面からの距離が大きくなることに応じて高くなる、請求項１に記載の窒化物半導体装置。
  4. 前記第２のｎ型耐圧維持層の厚さが、前記第１のｎ型耐圧維持層の厚さよりも厚い、請求項１〜３の何れか１項に記載の窒化物半導体装置。
  5. ｐ型層と、第１のｎ型耐圧維持層と、第２のｎ型耐圧維持層と、を備えた窒化物半導体装置の製造方法であって、
    窒化物半導体基板上に前記第２のｎ型耐圧維持層をエピタキシャル成長法により形成する工程と、
    前記第２のｎ型耐圧維持層に接する前記第１のｎ型耐圧維持層をエピタキシャル成長法により形成する工程と、
    前記第１のｎ型耐圧維持層に接する前記ｐ型層であって、前記第１のｎ型耐圧維持層によって前記第２のｎ型耐圧維持層から隔離されている前記ｐ型層を形成する工程と、
    を備え、
    前記第２のｎ型耐圧維持層の成長レートは、前記第１のｎ型耐圧維持層の成長レートよりも高く、
    前記第１のｎ型耐圧維持層および前記第２のｎ型耐圧維持層を成長させる際の成長圧力は、所定圧力以上であり、
    前記所定圧力は、前記第１のｎ型耐圧維持層内のＥ３電子トラップの濃度が前記第１のｎ型耐圧維持層内のカーボン濃度よりも低くなるとともに、前記第２のｎ型耐圧維持層内のＥ３電子トラップの濃度が前記第２のｎ型耐圧維持層内のカーボン濃度よりも低くなる圧力であり、
    前記Ｅ３電子トラップは、伝導帯下端から０．６ｅＶのエネルギー準位をもつトラップである、窒化物半導体装置の製造方法。
  6. 前記エピタキシャル成長法は有機金属気相成長法であり、
    前記第２のｎ型耐圧維持層の成長時のＶ／ＩＩＩ比は、前記第１のｎ型耐圧維持層の成長時のＶ／ＩＩＩ比よりも低い、請求項５に記載の窒化物半導体装置の製造方法。
JP2018070915A 2018-04-02 2018-04-02 窒化物半導体装置および窒化物半導体装置の製造方法 Active JP6791190B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018070915A JP6791190B2 (ja) 2018-04-02 2018-04-02 窒化物半導体装置および窒化物半導体装置の製造方法
US16/285,944 US10763333B2 (en) 2018-04-02 2019-02-26 Nitride semiconductor device and method of manufacturing nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018070915A JP6791190B2 (ja) 2018-04-02 2018-04-02 窒化物半導体装置および窒化物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019186250A JP2019186250A (ja) 2019-10-24
JP6791190B2 true JP6791190B2 (ja) 2020-11-25

Family

ID=68053893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018070915A Active JP6791190B2 (ja) 2018-04-02 2018-04-02 窒化物半導体装置および窒化物半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10763333B2 (ja)
JP (1) JP6791190B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020035980A (ja) * 2018-08-31 2020-03-05 株式会社サイオクス エピタキシャル基板
JP7265108B2 (ja) * 2020-05-19 2023-04-26 豊田合成株式会社 ｐ型ＩＩＩ族窒化物半導体の製造方法、半導体装置
JP7590885B2 (ja) * 2021-02-15 2024-11-27 住友化学株式会社 窒化物結晶、半導体積層物、窒化物結晶の製造方法および窒化物結晶製造装置
JP7344434B2 (ja) * 2021-09-10 2023-09-14 日亜化学工業株式会社 発光素子の製造方法
CN118610259B (zh) * 2024-06-12 2026-04-28 重庆大学 一种超低导通电阻鳍型异质结场效应晶体管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059719A (ja) * 2005-08-25 2007-03-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体
JP5135708B2 (ja) * 2006-04-27 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物系電子デバイスおよびエピタキシャル基板
JP2012256698A (ja) * 2011-06-08 2012-12-27 Hitachi Cable Ltd 半導体ダイオード
US8569153B2 (en) * 2011-11-30 2013-10-29 Avogy, Inc. Method and system for carbon doping control in gallium nitride based devices
JP6330407B2 (ja) * 2014-03-20 2018-05-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体素子の製造方法
JP2017055015A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
JP6396939B2 (ja) * 2016-03-31 2018-09-26 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
US10134883B2 (en) * 2016-12-23 2018-11-20 Sixpoint Materials, Inc. Electronic device using group III nitride semiconductor and its fabrication method
DE102017131354A1 (de) * 2017-12-27 2019-06-27 Infineon Technologies Ag Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand

Also Published As

Publication number Publication date
US10763333B2 (en) 2020-09-01
JP2019186250A (ja) 2019-10-24
US20190305090A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
US10840339B2 (en) Silicon carbide semiconductor substrate and silicon carbide semiconductor device
JP6791190B2 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
Ohta et al. Vertical GaN pn junction diodes with high breakdown voltages over 4 kV
US6974720B2 (en) Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
US9373686B2 (en) Semiconductor device and method for manufacturing same and semiconductor substrate
JPWO2020110514A1 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP7102948B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6271309B2 (ja) 半導体基板の製造方法、半導体基板および半導体装置
CN110021661B (zh) 半导体器件及其制作方法
US10510833B2 (en) Method for manufacturing semiconductor device
US9887263B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
US9287389B2 (en) Method and system for doping control in gallium nitride based devices
US20250113507A1 (en) Aluminum nitride-based high power devices and methods of making the same
JP2017168506A (ja) 半導体装置及びその製造方法
JP2012033618A (ja) バイポーラ半導体素子
US12412744B2 (en) Devices and methods involving activation of buried dopants using ion implantation and post-implantation annealing
US20190103462A1 (en) Silicon carbide semiconductor device
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP2016213473A (ja) 炭化珪素半導体装置
JP2019175905A (ja) 半導体装置の製造方法
US20240250164A1 (en) Diode, field effect transistor having the diode, and method for manufacturing the diode
JP2017005236A (ja) 半導体装置およびその製造方法ならびに電力変換装置
WO2019083017A1 (ja) 炭化珪素半導体装置およびその製造方法
KR20200050485A (ko) Hvpe 공정에 의한 갈륨옥사이드 에피층을 포함한 파워반도체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201019

R150 Certificate of patent or registration of utility model

Ref document number: 6791190

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250