Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6336554B2 - 半導体本体上の接触層形成 - Google Patents
[go: Go Back, main page]

JP6336554B2 - 半導体本体上の接触層形成 - Google Patents

半導体本体上の接触層形成 Download PDF

Info

Publication number
JP6336554B2
JP6336554B2 JP2016233767A JP2016233767A JP6336554B2 JP 6336554 B2 JP6336554 B2 JP 6336554B2 JP 2016233767 A JP2016233767 A JP 2016233767A JP 2016233767 A JP2016233767 A JP 2016233767A JP 6336554 B2 JP6336554 B2 JP 6336554B2
Authority
JP
Japan
Prior art keywords
metal layer
metal
region
semiconductor body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016233767A
Other languages
English (en)
Other versions
JP2017118104A (ja
Inventor
ローラント ルップ，
ローラント ルップ，
イェンス ペーター コンラート，
イェンス ペーター コンラート，
ロドリゲス， フランシスコ ハビエル サントス
ロドリゲス， フランシスコ ハビエル サントス
カルステン シェファー，
カルステン シェファー，
シュルツェ，　ハンス−ヨアヒム
ハンス−ヨアヒム シュルツェ，
ヴェルナー シュスターレダー，
ヴェルナー シュスターレダー，
ギュンター ヴェレンツォーン，
ギュンター ヴェレンツォーン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2017118104A publication Critical patent/JP2017118104A/ja
Application granted granted Critical
Publication of JP6336554B2 publication Critical patent/JP6336554B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0114—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to diamond, semiconducting diamond-like carbon or graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
    • H10D64/0123—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/174—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being Group III-V material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/214—Recoil-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/218—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the implantation in a compound semiconductor of both electrically active and inactive species in the same semiconductor region to be doped n-type or p-type

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Description

本開示は一般に半導体本体上に接触層を形成することに関する。具体的には、本開示は、半導体本体にオーミック接触を形成することにより、接触層を形成することに関する。
ほんの一部を挙げると、ダイオード、トランジスタ、またはサイリスタなどの半導体デバイスは、半導体本体にドープされた半導体領域を含む。例えば、ダイオードのエミッタ領域、トランジスタデバイスのソース領域およびドレイン領域、またはサイリスタのコレクタ領域およびエミッタ領域などの、いくつかのタイプのこれらの半導体領域は、デバイスを他のデバイス、プリント回路基板などと相互接続することを可能にする接触層に接続される。それらの接触層は、それぞれの半導体領域にオーミック接続される。「オーミック接続される」は、接触層とそれぞれの半導体領域との間に整流接合がないことを意味する。
半導体本体上に金属層を形成することは、半導体本体の表面に金属層を堆積させることと、金属層および半導体本体を約９８０℃以上の温度まで加熱することを含み得る。しかしながら、このような高温は、製造工程における工程と両立できない場合がある。したがって、より低い温度で半導体本体とオーミック接触にある接触層を形成する必要がある。
１つの実施例は方法に関する。方法は、半導体本体の第１の表面に金属層を形成するステップと、金属層から半導体本体の中に金属原子を移動させて半導体本体の中に金属原子含有領域を形成するように、金属層に粒子を照射するステップとを含む。方法は、半導体本体を焼鈍するステップをさらに含み、焼鈍するステップは、少なくとも金属原子含有領域を５００℃より低い温度に加熱するステップを含む。
実施例は、図面を参照して下に解説される。図面はある一定の原理を例示するのに役立つため、これらの原理を理解するために必要な態様だけが例示される。図面は原寸に比例していない。図面の中で同じ参照符号は類似の特徴を意味する。
半導体本体の表面に接触層を作り出すための方法の１つの実施例を例示する。 半導体本体の表面に接触層を作り出すための方法の１つの実施例を例示する。 半導体本体の表面に接触層を作り出すための方法の１つの実施例を例示する。 半導体本体の表面に接触層を作り出すための方法の１つの実施例を例示する。 半導体本体の表面に接触層を作り出すための方法の１つの実施例を例示する。 さらなる工程段階の後に図１Ｅに示される構成を示す。 図１Ａ〜図１Ｅに示される方法の変更形態を例示する。 図１Ａ〜図１Ｅに示される方法の変更形態を例示する。 図１Ａ〜図１Ｅに示される方法の変更形態を例示する。 図１Ａ〜図１Ｅに示される方法の変更形態を例示する。 図１Ａ〜図１Ｅに示される方法の別の変更形態を例示する。 図１Ａ〜図１Ｅに示される方法の別の変更形態を例示する。 図１Ａ〜図１Ｅに示される方法の別の変更形態を例示する。 １つの実施例による、トランジスタデバイスの縦断面図を示す。 １つの実施例による、バイポーラダイオードの縦断面図を示す。 統合されたバイポーラ・ショットキー・ダイオードの縦断面図を示す。
次の詳細な説明で、添付の図面が参照される。図面は説明の一部を構成し、説明図を通して、本発明を実践し得る特定の実施形態を示す。本明細書で説明されるさまざまな実施形態の特徴は、特に断りのない限り、互いに組み合わせてもよいことを理解すべきである。
図１Ａ〜図１Ｅは、半導体本体１００とオーミック接触にある接触層のための方法の１つの実施例を例示する。「オーミック接触」は、接触層２００と半導体本体１００との間に整流接合がないことを意味する。図１Ａ、図１Ｂおよび図１Ｄは、方法の異なる段階における半導体本体１００の一部の縦断面図を示す。図１Ｃおよび図１Ｅは、それぞれ、図１Ｂおよび図１Ｄに示される構造の細部を示す。「縦断面図」は、半導体本体１００の第１の表面１０１に垂直をなして広がる切断面での投影図である。図１Ａ、図１Ｂおよび図１Ｅは、半導体本体１００の一部を示すだけであることに留意すべきである。すなわち、半導体本体１００は、第１の表面１０１に垂直な方向である縦方向に、および第１の表面１０１に平行な方向である横方向に、さらに遠くへ延在し得る。１つの実施例によれば、図１Ａ〜図１Ｅを参照して解説される工程順序は、複数の半導体本体（ダイ）を含み工程順序の後個別の半導体本体に細分され得る半導体ウェーハに適用される。
１つの実施例によれば、半導体本体１００は、広バンドギャップ半導体材料を含む。広バンドギャップ半導体材料は、２ｅＶ（電子ボルト）より大きいバンドギャップを有する。高バンドギャップ半導体材料の実施例は、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、またはダイヤモンドを含む。１つの実施例によれば、半導体材料はＳｉＣである。１つの実施例によれば、ＳｉＣは、複数の適当なＳｉＣポリタイプのほんの一部を挙げると、４Ｈ、６Ｈ、３Ｃまたは１５Ｒポリタイプを有する。
別の実施例によれば、半導体本体１００は、ヒ化ガリウム（ＧａＡｓ）を含む。
図１Ａを参照すると、方法は、半導体本体１００の第１の表面１０１に金属層２００を形成するステップを含む。金属層２００を形成するステップは、第１の表面１０１に金属層２００を堆積させるステップを含み得る。金属層２００は少なくとも１つの金属を含むため、金属層は、純粋な金属または２つ以上の異なるタイプの金属を含む合金を含み得る。１つの実施例によれば、金属層２００に含まれる少なくとも１つの金属は、ケイ化物形成金属である。「ケイ化物形成金属」は、半導体本体１００に含まれるケイ素（Ｓｉ）とともにケイ化物を形成するのに適した金属である。それらのケイ化物形成金属の実施例は、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）を含む。ケイ化物形成金属合金の実施例は、チタン−アルミニウム（ＴｉＡｌ）およびニッケル−アルミニウム（ＮｉＡｌ）である。
１つの実施例によれば、金属層２００は、５ナノメートル（ｎｍ）〜２００ナノメートル（ｎｍ）、より具体的には１０ナノメートル（ｎｍ）〜１００ナノメートル（ｎｍ）の範囲から選択される厚さｄとなるように形成される。金属層２００の「厚さｄ」は、第１の表面１０１に垂直な方向での金属層２００の寸法である。
図１Ｂを参照すると、方法は、金属層２００に粒子を照射するステップをさらに含む。金属層２００に粒子を照射するステップは、半導体本体１００の中に金属原子含有領域２１を形成するために、それらの粒子が金属層２００の内部の金属原子に衝突して金属原子を金属層２００から半導体本体１００に移動させるように、粒子を金属層２００に導入するステップを含む。この金属原子含有領域２１は、以下では混合領域２１と呼ぶ。
図１Ｃは、金属層２００から半導体本体１００に移動させられた金属原子Ｍを含む混合領域２１の拡大された断面図を概略的に例示する。図１Ｃが金属原子を金属層２００から半導体本体１００に移動させる原理を例示するように意図された概略図にすぎないことに、留意すべきである。図１Ｃでは、金属層２００に含まれる金属原子も、金属層２００に照射される粒子も例示されていない。それらの粒子は、混合領域２１に、またはより深く半導体本体１００に行き着くことができる。「より深い」は、第１の表面１０１に対して混合領域２１の縦寸法より遠いことを意味する。混合領域２１の縦寸法は、第１の表面１０１に垂直な方向での寸法である。
１つの実施例によれば、粒子はイオンであり、金属層２００に粒子を照射する方法は、イオン注入工程を含む。このイオン注入工程で、異なるタイプのイオンを使用することができる。１つの実施例によれば、注入イオンは、例えば、ヘリウム（Ｈｅ）イオンまたはクリプトン（Ｋｒ）イオンなどの、希ガスイオンである。それらの希ガスイオンは、ただ金属原子を金属層２００から半導体本体１００に移動させる（押し込む）のに役立つだけである。半導体本体１００に行き着くとき、それらの希ガスイオンは、半導体本体１００の結晶格子中の原子（ＳｉＣ半導体本体の場合ケイ素原子および炭素原子である）と化学反応することも、半導体本体１００の結晶格子に化学結合することもない。別の実施例によれば、注入イオンは水素イオン（陽子）である。
１つの実施例によれば、注入イオンは、例えば、ケイ素（Ｓｉ）イオンまたはゲルマニウム（Ｇｅ）イオンなどの、等電イオンである。この文脈で、「等電」は、粒子がドーパントとして作用しないようにケイ素と同じ数の価電子を持つことを意味する。それらの等電イオンは、半導体本体１００に侵入するとき、下に本明細書でより詳細に解説する焼鈍工程で、半導体本体１００の結晶格子中に取り込まれ得る。
１つの実施例によれば、注入イオンは金属イオンである。具体的には、それらの金属イオンは、ケイ化物形成金属からのイオンとすることができる。それらのイオンは、金属層２００に含まれる金属のタイプと同じタイプの金属のイオンとしてもよく、または金属層２００に含まれる金属のタイプと異なるタイプの金属のイオンとしてもよい。ケイ化物形成金属からの金属イオンを使用することは、混合領域２１が金属層２００から半導体本体１００に移動させられた金属原子を含むだけでなく、金属層２００を通して半導体本体１００に注入された金属原子を同様に含むという効果がある。これによって、非金属イオンを使用する注入工程と比較して、混合領域２１における金属原子Ｍの量を増加させることができる。
さらに別の実施例によれば、炭素（Ｃ）イオンが注入工程で注入される。それらの炭素イオンは、半導体本体１００に行き着くとき、炭素析出物の形成を促進し得る。このような炭素析出物の形成については、下に本明細書でより詳細に解説する。
注入工程は、上で解説したイオンタイプの１つだけを使用するように制限されない。１つの実施例によれば、金属原子Ｍを金属層２００から半導体本体１００に押し込むために、異なるタイプのイオンを用いる２つ以上の注入工程が行われる。
注入イオンの注入エネルギーは、とりわけ、金属層２００の厚さｄに依存する。一般に、金属層２００の厚さｄが増加するにつれて、必要とされる注入エネルギーが増加する。注入エネルギーは、注入イオンが金属原子Ｍを金属層から半導体本体１００に押し込み半導体本体１００に行き着くことができるように、選択される。１つの実施例によれば、半導体本体１００の第１の表面１０１と注入粒子の範囲の終端との間の距離が、金属層の厚さｄの５０％〜２００％、６０％〜１２０％、または７０％〜１００％から選択されるように、注入エネルギーが選択される。「範囲の終端」は、粒子が半導体本体１００の中に到達する（第１の表面１０１から見た）最大の深さによって規定される。基本的に、所与の金属層２００の厚さｄにおいて注入エネルギーがより高いほど粒子はより深く注入され、所与の注入エネルギーにおいて金属層２００の厚さがより大きいほど粒子はあまり深く注入されない。
図１Ｄを参照すると、方法は、少なくとも１つの混合領域２１が所定の期間焼鈍温度に加熱される、焼鈍工程をさらに含む。焼鈍温度は５００℃を下まわる。１つの実施例によれば、焼鈍温度は、３５０℃〜５００℃の範囲から選択される。例えば、所定の期間は、３０秒〜３０分の範囲から選択される。この焼鈍工程で、混合領域２１中の半導体本体１００からのケイ素原子および混合領域２１に導入された金属原子Ｍは、金属層２００に隣接するケイ化物層２２を形成する。さらに、混合領域２１中の半導体本体１００からの炭素原子は、ケイ化物層２２の中に炭素析出物ＣＰを形成する。これは、ケイ化物層２２の１つの区画の拡大図を示す図１Ｅに概略的に例示される。図１Ｂを参照して解説した注入工程で炭素原子を混合領域２１に導入するステップは、焼鈍工程における炭素析出物ＣＰのこのような形成を促進し得る。焼鈍工程で、混合領域２１中の金属原子Ｍは、ケイ化物層２２が本質的に金属層２００に沿って形をなすように、第１の表面１０１に向かって拡散し得る。そのため、ケイ化物層２２の厚さは、混合領域２１の厚さより小さくすることができる。これらの領域２１、２２の厚さは、半導体本体１００の縦方向でのそれらの領域の寸法である。ケイ化物層２２は、片側でケイ化物層２２に隣接する金属層２００と反対側でケイ化物層２２に隣接する半導体本体１００との間でオーミック接触を提供し、ケイ化物層２２は、金属層２００からの金属原子および半導体本体１００からのケイ素原子によって形成されている。
焼鈍工程でケイ化物層２２を形成するステップは、混合領域中の金属原子Ｍの十分な濃度を必要とする。例えば、ケイ化物層が化学式ＮｉＳｉ２を有するケイ化ニッケルを含むように、金属層２００がニッケル層である場合、１つのニッケル原子および２つのケイ素原子が１つのケイ化物分子を形成するために必要とされる。混合領域中の金属原子の濃度は、注入工程における注入ドーズおよび注入エネルギーによって調整することができ、注入ドーズが増加するにつれて金属濃度が増加する。例えば、注入ドーズは、１Ｅ１６ｃｍ−２〜１Ｅ１８ｃｍ−２、より具体的には１Ｅ１７ｃｍ−２〜１Ｅ１８ｃｍ−２の範囲から選択される。
上で解説した工程で、ケイ化物層２２の一部になる金属原子は、図１Ｂを参照して解説した注入工程によって半導体本体１００に導入される。図１Ｄを参照して解説した焼鈍工程で、ケイ化物層２２は、５００℃を下まわる比較的低い焼鈍温度で形成することができる。理由は、注入工程に起因して混合領域中の半導体本体１００の結晶格子が激しく損傷されるため結晶格子中の原子間の結合が壊されることである。このことは、ケイ素原子を非常に反応的にし、ケイ化物の形成をサポートする。従来の工程で、金属原子は、９００℃より高い温度、したがって、上に本明細書で図１Ａ〜図１Ｅを参照して解説した工程より著しく高い温度を必要とする拡散工程によって半導体本体に導入される。
図１Ａ〜図１Ｅを参照すると、半導体本体１００は、注入工程および焼鈍工程の前に金属層２００に隣接し、焼鈍工程の後にケイ化物層２２に隣接する、ドープ領域１１を含む。１つの実施例によれば、このドープ領域１１のドーピング濃度は、２Ｅ１７ｃｍ−３〜２Ｅ２０ｃｍ−３の範囲から選択され、より具体的には５Ｅ１７ｃｍ−３〜５Ｅ１９ｃｍ−３の範囲から選択される。このドープ領域１１は、ｎ型領域またはｐ型領域とすることができる。１つの実施例によれば、ドープ領域１１は、ｎ型領域であり、金属層２００は、Ｎｉ、Ｍｏ、ＦｅまたはＣｒのうちの少なくとも１つを含む。別の実施例によれば、ドープ領域１１は、ｐ型領域であり、金属層２００は、Ａｌ、Ｔｉ、またはＮｉのうちの少なくとも１つを含む。ドープ領域１１は、半導体本体１００の第１の表面１０１に金属層２００を形成する前に従来のドーピング工程を使用して形成することができる。
１つの実施例によれば、金属層２００を形成する前にドープ領域１１を形成することに加えて、図１Ｂに示される注入工程でドーパント原子が半導体本体１００に導入される。この場合、注入イオンの少なくとも１つのタイプは、ドーパントイオンである。ドープ領域１１の望ましいドーピング型に依存して、これらのドーパントイオンはｎ型またはｐ型ドーパントイオンである。ＳｉＣで、ｎ型ドーパントの１つの実施例は窒素（Ｎ）であり、ｐ型ドーパントの１つの実施例はアルミニウム（Ａｌ）である。これらのドーパント原子は、注入工程で半導体本体１００に行き着く。焼鈍工程で、これらのドーパント原子は、少なくともケイ化物層に隣接する領域で結晶格子中に取り込まれることによって、電気的に活性化される。そのため、これらのドーパント原子は、ケイ化物層２２に隣接する領域でドープ領域１１のドーピング濃度を増加させることができ、したがって、ケイ化物層２２とドープ領域１１との間の電気抵抗を減少させるのに役立つことができる。
別の実施例によれば、ドーパントは、金属層２００から半導体本体１００に導入される。この場合、金属層２００は、ドーパント原子を含むように形成され、これらのドーパント原子は、金属層２００からのケイ化物形成金属原子とともに、注入工程によって金属層２００から半導体本体１００に導入される。ドーパント原子を含むように金属層２００を形成するステップは、ドーパント原子を含む雰囲気中で金属層２００を堆積させるステップを含み得る。例えば、金属層２００を形成するステップは、窒素（Ｎ２）雰囲気またはＴＭＡ（トリメチルアルミニウム）雰囲気中で金属層２００を堆積させるステップを含み得る。第１の実施例で、金属層２００は、ｎ型ドーパントとして窒素を含む。第２の実施例で、金属層２００は、ｐ型ドーパントとしてアルミニウムを含む。アルミニウム含有金属層２００は、従来の堆積工程を使用してＮｉＡｌなどのアルミニウム含有合金として金属層２００を形成することによって同様に取得することができる。
１つの実施例によれば、金属層２００は、ケイ化物層２２だけが半導体本体１００上に接触層として残るように、焼鈍工程の後除去される。金属層２００を除去した結果が図２に示される。金属層２００は、ケイ化物層２２まで選択的に金属層２００をエッチングするエッチング工程で除去することができるため、ケイ化物層２２は、このエッチング工程でエッチング停止層として作用する。（図２に破線で例示される）１つの実施例によれば、金属層２００を除去した後にケイ化物層２２上にさらなる金属層４００が形成される。さらなる金属層４００は、金属層２００と同じタイプまたは異なるタイプとすることができる。金属層の「タイプ」は、それぞれの金属層に含まれる金属のタイプによって定義される。
図３Ａ〜図３Ｄは、図１Ａ〜図１Ｅに示される方法の変更形態を示す。この方法で、図３Ａを参照すると、注入工程は、注入マスク３００を使用するステップを含む。注入マスク３００は、金属層２００の注入マスク３００によって覆われない部分にのみ開口部３０１を通って粒子（イオン）が注入されるように、金属層２００の部分を覆い、開口部３０１を含む。したがって、混合領域２１の形状および寸法は、本質的に注入マスク３００の開口部３０１の形状および寸法によって与えられる。
図３Ｂに示される、焼鈍工程で、ケイ化物層２２は、混合領域２１中の金属原子およびケイ素原子から形成される。半導体本体１００の横方向でのケイ化物層２２の形状および寸法は、本質的に、混合領域２１の形状および寸法、したがって注入マスク３００の開口部３０１の形状および寸法によって与えられる。
焼鈍工程の後、金属層２００は、上に図２を参照して解説した方法で除去することができる。あるいは、図３Ｃおよび図３Ｄに示されるように、金属層２００は、金属層２００がケイ化物層２２を覆わない（ケイ化物層２２に隣接しない）区画でのみ除去される。これは、金属層２００の上にエッチングマスク５００（図３Ｃ参照）を形成するステップ、およびエッチングマスク５００によって覆われない領域で金属層２００を除去するステップを含み得る。この結果が図３Ｄに示され、ここで２０１は除去（エッチング）工程後の金属層２００の残っている区画を意味する。
図４Ａ〜図４Ｃは、図３Ａ〜図３Ｄに示される方法の変更形態を示す。この方法で、図４Ａに示されるように混合領域２１が形成された後、金属層２００は、金属層２００の混合領域２１を覆わない（混合領域２１に隣接しない）区画を除去することによって構造化される。図４Ｂは、エッチングマスク５００がまだ所定の位置にある状態で、金属層２００の残っている区画２０１を示す。図４Ｃを参照すると、ケイ化物層２２が形成される焼鈍工程は、金属層２００を構造化するステップおよびエッチングマスク５００を除去するステップに続く。
ドープ領域１１、ドープ領域１１とオーミック接触にあるケイ化物層２２、および任意選択の金属層２００を有する、上に本明細書で解説した構成は、複数の異なるタイプの半導体デバイスで使用することができる。それらの半導体デバイスの３つの実施例、およびそれらの半導体デバイスでこのような構成を使用し得る場所の実施例は、下に本明細書で図５〜図７を参照して解説される。もちろん、構造は、それらの半導体デバイスで使用するように限定されるものではなく、同様に他の半導体デバイスで使用してもよい。
図５は、トランジスタデバイス、具体的には絶縁ゲート電極を有するトランジスタデバイスの１つの区画の縦断面図を示す。図５は、このようなトランジスタデバイスの１つのトランジスタセルを示す。トランジスタデバイスは、並列に接続された複数のそれらのトランジスタデバイスを含み得る。これらのトランジスタセルのもう２つが図５に点線で例示される。トランジスタデバイスは、ボディ領域３１、ボディ領域３１の中のソース領域３２、およびドリフト領域３３を含む。ボディ領域３１は、ソース領域３２をドリフト領域３３から分離する。ゲート電極４１は、ボディ領域３１に隣接し、ゲート誘電体４２によってボディ領域３１から誘電的に絶縁される。ドリフト領域３３は、ボディ領域３１とドレイン領域３４との間に配置される。任意選択で（図示されない）フィールドストップ領域がドレイン領域３４とドリフト領域３３との間に配置される。トランジスタデバイスは、ｎ型トランジスタデバイスまたはｐ型トランジスタデバイスとすることができる。ｎ型トランジスタデバイスで、ソース領域３２およびドリフト領域３３はｎドープされ、ボディ領域３１はｐドープされる。ｐ型トランジスタデバイスで、個別のデバイス領域は、ｎ型トランジスタデバイスにおけるそれぞれのデバイス領域のドーピング型に相補的なドーピング型を持つ。トランジスタデバイスはＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属酸化物半導体電界効果トランジスタ）とすることができる。この場合、ドレイン領域３４は、ドリフト領域３３と同じドーピング型を持つ。別の実施例によれば、トランジスタデバイスは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート・バイポーラ・トランジスタ）である。この場合、ドレイン領域３４は、ドリフト領域３３のドーピング型に相補的なドーピング型を持つ。
ゲート電極４１は、ゲートノードＧを形成し、またはトランジスタデバイスのゲートノードに電気的に接続される。ソース領域３２およびボディ領域３１は、ケイ化物層５１および任意選択の電極層５２を通してトランジスタデバイスのソースノードＳに電気的に接続される。ケイ化物層５１は、先に本明細書で解説したケイ化物層２２に従って形成することができ、電極層５２は、先に本明細書で解説した金属層２００に従って形成することができる。ソース領域３２およびボディ領域３１は、ケイ化物層５１を形成する前に（従来の方法で）形成することができる。
さらに、ドレイン領域３４は、ケイ化物層５３および任意選択の電極層５４を通してドレインノードＤに電気的に接続される。ケイ化物層５３は、先に本明細書で解説したケイ化物層２２に従って形成することができ、電極層５４は、先に本明細書で解説した金属層２００に従って形成することができる。
図６は、バイポーラダイオードの縦断面図を示す。バイポーラダイオードは、第１のエミッタ領域６１、ベース領域６２および第２のエミッタ領域６３を含む。第１のエミッタ領域６１とベース領域６２との間にｐｎ接合が形成される。ベース領域６２および第２のエミッタ領域６３は、同じドーピング型を持つ。第１のエミッタ領域６１は、ケイ化物層７１および任意選択の第１の電極層７２を通してダイオードのアノードノードに接続される。ケイ化物層７１および任意選択の電極層７２は、それぞれ、先に本明細書で解説した、ケイ化物層２２および金属層２００に従って形成することができる。さらに、第２のエミッタ領域６３は、ケイ化物層７３および任意選択の第２の電極層７４を通してカソードノードＫに接続される。ケイ化物層７３および電極層７４は、それぞれ、先に本明細書で解説した、ケイ化物層２２および金属層２００に従って形成することができる。
図７は、統合されたＰｉＮショットキーダイオードとも呼ぶことができる、統合されたバイポーラ・ショットキー・ダイオードの縦断面図を示す。図７に示される統合されたバイポーラ・ショットキー・ダイオードは、図６に示されるバイポーラダイオードに基づいており、したがって同じ部分が同じ参照符号を持つ。このダイオードで、第１のエミッタ領域６１はｐドープされ、ベース領域６２および第２のエミッタ領域６３はｎドープされる。第１のエミッタ領域６１は、ケイ化物層７１を介して第１の電極層７２にオーミック接続される。さらに、ベース領域６２は、第１の電極層７２と接触している少なくとも１つの区画を含み、ショットキー接触が第１の電極層７２とベース領域６２との間に形成される。そのため、図７に示されるダイオードは、並列に接続されたバイポーラダイオードおよびショットキーダイオードを含む。
第１の電極層７２は、ベース領域６２とショットキー接触を形成するのに適した金属である、ショットキー金属を含む。１つの実施例によれば、ベース領域６２は、ｎ型ＳｉＣを含み、ショットキー金属は、ｎ型ＳｉＣに対して０．７ｅＶ〜１．６ｅＶの障壁高さのショットキー接触を形成するように構成される。本明細書で使用される用語「ショットキー金属」は、半導体材料とショットキー接触を形成するのに適した任意の物質を意味する。それらの物質は、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、もしくはタンタル（Ｔａ）などの純粋な金属、または窒化モリブデン（ＭｏＮ）もしくは窒化チタン（ＴｉＮ）などの金属化合物を含み得る。図７に示される統合されたダイオードで、ケイ化物層７１は、図３Ａおよび図３Ｂに示されるケイ化物層２２を参照して解説されるように形成することができる。１つの実施例によれば、第１の電極層は、ケイ化物層を形成するために使用される金属層（図３Ｂに示される金属層２００である）を除去し、ケイ化物層７１および、ベース領域６２の第１の表面１０１に広がっている区画に電極層７２を形成することによって形成される。別の実施例によれば、ケイ化物層を形成するために使用される金属層は、ショットキー金属を含む。この場合、金属層はケイ化物層７１を形成した後所定の位置に残ることができ、金属層（図３Ｂで２００）が第１の電極層７２を形成する。
１１ ドープ領域
２１ 金属原子含有領域
３２ ソース領域
３４ ドレイン領域
６１ 第１のエミッタ領域
６３ 第２のエミッタ領域
１００ 半導体本体
１０１ 第１の表面
２００ 金属層
３００ 注入マスク
３０１ 開口部
４００ さらなる金属層

Claims (20)

  1. 炭化ケイ素を含む半導体本体の第１の表面に金属層を形成するステップと、
    前記金属層から前記半導体本体の中に金属原子を移動させて前記半導体本体の中に金属原子含有領域を形成するように、前記金属層に粒子を照射するステップと、
    前記半導体本体を焼鈍するステップであって、少なくとも前記金属原子含有領域を５００℃より低い温度に加熱するステップを含む、焼鈍するステップと、
    を含む方法であって、前記焼鈍するステップにおいて、前記半導体本体からのシリコン原子及び前記金属原子含有領域の金属原子が、前記金属層に隣接するケイ化物層を形成する、方法。
  2. 前記温度は３５０℃より高い、請求項１に記載の方法。
  3. 前記焼鈍の持続時間は、３０秒〜３０分の範囲から選択される、請求項１または２に記載の方法。
  4. 前記半導体本体は、前記第１の表面に隣接する領域にドープ領域を含む、請求項１〜３のいずれか一項に記載の方法。
  5. 前記ドープ領域のドーピング濃度は、２Ｅ１７ｃｍ−３〜２Ｅ２０ｃｍ−３の範囲から選択される、請求項４に記載の方法。
  6. 前記粒子は、希ガスイオンを含む、請求項１〜５のいずれか一項に記載の方法。
  7. 前記粒子は、半導体イオンおよび金属イオンのうちの１つを含む、請求項１〜５のいずれか一項に記載の方法。
  8. 前記粒子は、ドーパントイオンを含む、請求項１〜４のいずれか一項に記載の方法。
  9. 前記ドーパントイオンは、
    アルミニウムイオンと、
    窒素原子と、
    からなる群から選択される、請求項８に記載の方法。
  10. 前記金属層に照射するステップは、前記金属層に異なるタイプの粒子を照射するステップを含む、請求項１〜９のいずれか一項に記載の方法。
  11. 前記焼鈍するステップの後に前記金属層を除去するステップ
    をさらに含む、請求項１〜１０のいずれか一項に記載の方法。
  12. 前記第１の表面にさらなる金属層を形成するステップ
    をさらに含む、請求項１１に記載の方法。
  13. 前記さらなる金属層は、ショットキー金属を含む、請求項１２に記載の方法。
  14. 前記ショットキー金属は、ｎ型ＳｉＣに対して０．７ｅＶ〜１．６ｅＶの障壁高さのショットキー接触を形成するように構成される、請求項１３に記載の方法。
  15. 前記ショットキー金属は、
    チタン（Ｔｉ）、
    モリブデン（Ｍｏ）、
    ニッケル（Ｎｉ）、
    タンタル（Ｔａ）、
    窒化モリブデン（ＭｏＮ）、
    窒化チタン（ＴｉＮ）
    からなる群から選択される、請求項１３または１４に記載の方法。
  16. 前記金属層に粒子を照射するステップは、開口部を含み、前記金属層を部分的に覆う、マスクを使用するステップを含む、請求項１〜１５のいずれか一項に記載の方法。
  17. 前記ドープ領域は、トランジスタデバイスのソース領域およびドレイン領域のうちの１つである、請求項４または５に記載の方法。
  18. 前記ドープ領域は、バイポーラダイオードのエミッタ領域である、請求項４または５に記載の方法。
  19. 前記ドープ領域は、統合されたバイポーラ・ショットキー・ダイオードのエミッタ領域である、請求項４または５に記載の方法。
  20. 前記半導体本体は、広バンドギャップ半導体材料を含む、請求項１に記載の方法。
JP2016233767A 2015-12-01 2016-12-01 半導体本体上の接触層形成 Active JP6336554B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015120848.2 2015-12-01
DE102015120848.2A DE102015120848B4 (de) 2015-12-01 2015-12-01 Herstellen einer Kontaktschicht auf einem Halbleiterkörper

Publications (2)

Publication Number Publication Date
JP2017118104A JP2017118104A (ja) 2017-06-29
JP6336554B2 true JP6336554B2 (ja) 2018-06-06

Family

ID=58692742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016233767A Active JP6336554B2 (ja) 2015-12-01 2016-12-01 半導体本体上の接触層形成

Country Status (3)

Country Link
US (1) US10002930B2 (ja)
JP (1) JP6336554B2 (ja)
DE (1) DE102015120848B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786447B (zh) * 2017-11-13 2022-06-21 比亚迪半导体股份有限公司 一种P型SiC欧姆接触材料及其制备方法
JP7135443B2 (ja) * 2018-05-29 2022-09-13 富士電機株式会社 炭化ケイ素半導体装置及びその製造方法
JP2025020887A (ja) * 2023-07-31 2025-02-13 株式会社東芝 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562022A (en) * 1967-12-26 1971-02-09 Hughes Aircraft Co Method of doping semiconductor bodies by indirection implantation
US3600797A (en) * 1967-12-26 1971-08-24 Hughes Aircraft Co Method of making ohmic contacts to semiconductor bodies by indirect ion implantation
US3887994A (en) * 1973-06-29 1975-06-10 Ibm Method of manufacturing a semiconductor device
US4551908A (en) * 1981-06-15 1985-11-12 Nippon Electric Co., Ltd. Process of forming electrodes and interconnections on silicon semiconductor devices
JPS5972181A (ja) 1982-10-18 1984-04-24 Toshiba Corp シヨツトキ−・バリヤ・ダイオ−ドの形成方法
JPS59177926A (ja) 1983-03-28 1984-10-08 Nec Corp 半導体装置の製造方法
JPS60153121A (ja) 1984-01-20 1985-08-12 Nec Corp 半導体装置の形成方法
JPS625635A (ja) 1985-07-02 1987-01-12 Nec Corp 電子デバイスの電極の形成方法
JPS62166512A (ja) 1986-01-20 1987-07-23 Fujitsu Ltd 半導体装置の製造方法
JP2001135591A (ja) * 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
US6365446B1 (en) * 2000-07-03 2002-04-02 Chartered Semiconductor Manufacturing Ltd. Formation of silicided ultra-shallow junctions using implant through metal technology and laser annealing process
WO2008016619A1 (en) 2006-07-31 2008-02-07 Vishay-Siliconix Molybdenum barrier metal for sic schottky diode and process of manufacture
US9111985B1 (en) * 2007-01-11 2015-08-18 Cypress Semiconductor Corporation Shallow bipolar junction transistor
JP5567830B2 (ja) * 2009-12-22 2014-08-06 トヨタ自動車株式会社 半導体装置の製造方法
JP5613640B2 (ja) 2011-09-08 2014-10-29 株式会社東芝 半導体装置の製造方法
JP5646527B2 (ja) 2012-03-02 2014-12-24 株式会社東芝 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US10002930B2 (en) 2018-06-19
JP2017118104A (ja) 2017-06-29
US20170162390A1 (en) 2017-06-08
DE102015120848B4 (de) 2017-10-26
DE102015120848A1 (de) 2017-06-01

Similar Documents

Publication Publication Date Title
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
CN105206681B (zh) 宽带隙高密度半导体开关器件及其制造方法
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US8653535B2 (en) Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof
US9786740B2 (en) Semiconductor device and method for producing the same
CN105051868A (zh) 半导体装置
JP7711274B2 (ja) 半導体装置の製造方法
US20250006795A1 (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP6336554B2 (ja) 半導体本体上の接触層形成
JP6728097B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2011091125A (ja) 炭化珪素半導体装置及びその製造方法
JP2013187291A (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
US9917170B2 (en) Carbon based contact structure for silicon carbide device technical field
CN112186031A (zh) 一种等离子体的处理方法及其应用
CN103943495A (zh) 金属与n型硅肖特基接触势垒高度的调节方法
CN118213399A (zh) P型混合栅氮化镓hemt功率晶体管及制造方法
JP2005260052A (ja) 半導体装置およびその製造方法
JP2012104746A (ja) 炭化珪素半導体装置およびその製造方法
Renz et al. Engineering the Schottky Interface of 3.3 kV SiC JBS Diodes Using a P2O5 Surface Passivation Treatment
JP2025185950A (ja) 半導体装置の製造方法および半導体装置
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP2008053487A (ja) 半導体装置およびその製造方法
WO2016075242A1 (en) Method for manufacturing a power semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180502

R150 Certificate of patent or registration of utility model

Ref document number: 6336554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250