JP6419851B2 - Interposer substrate laminate and manufacturing method thereof - Google Patents
Interposer substrate laminate and manufacturing method thereof Download PDFInfo
- Publication number
- JP6419851B2 JP6419851B2 JP2016572083A JP2016572083A JP6419851B2 JP 6419851 B2 JP6419851 B2 JP 6419851B2 JP 2016572083 A JP2016572083 A JP 2016572083A JP 2016572083 A JP2016572083 A JP 2016572083A JP 6419851 B2 JP6419851 B2 JP 6419851B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- interposer
- interposer substrate
- metal layer
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/10—Arrangements for heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W78/00—Detachable holders for supporting packaged chips in operation
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、第一の基板上に第二の基板を備えた基板積層体に関し、複数の貫通孔を備えたインターポーザー基板上に金属層を介して他の基板を備えたインターポーザー基板積層体およびその製造方法に関する。 The present invention relates to a substrate laminate including a second substrate on a first substrate, and an interposer substrate laminate including another substrate via a metal layer on an interposer substrate including a plurality of through holes. And a manufacturing method thereof.
半導体装置は、例えば多層回路基板のような配線基板(実装基板とも呼ばれる)の上に、ICチップやLSIチップ等の半導体チップが搭載されている。配線基板と半導体チップを電気的に接続する実装手法としては、例えば、ワイヤボンディング(WB)法およびフリップチップ(FC)法等が挙げられる。 In a semiconductor device, for example, a semiconductor chip such as an IC chip or an LSI chip is mounted on a wiring board (also called a mounting board) such as a multilayer circuit board. Examples of the mounting technique for electrically connecting the wiring board and the semiconductor chip include a wire bonding (WB) method and a flip chip (FC) method.
WB法は、配線基板と半導体チップ上の電極を、直径十数マイクロメートルから数百マイクロメートルのボンディングワイヤを用いて電気的に接続する手法である。WB法によって接合する場合、接続手段として使用するボンディングワイヤの機械的強度が弱いことがあった。また、広い配線スペースを必要とするため、高密度配線やデバイスの小型化、薄型化などの要求に十分に対応できないことがあった。 The WB method is a method of electrically connecting a wiring board and an electrode on a semiconductor chip using a bonding wire having a diameter of several tens to several hundreds of micrometers. When joining by the WB method, the mechanical strength of the bonding wire used as a connection means may be weak. In addition, since a wide wiring space is required, it may not be possible to sufficiently meet demands for high-density wiring and miniaturization and thinning of devices.
一方、FC法は、配線基板の上に、アレイ状に並んだバンプと呼ばれる突起状の端子を配置し、このバンプを介して半導体チップを搭載することで電気的に接続する手法である。FC法において、半導体チップにはんだのバンプを形成する方法としては、例えば、半導体チップの回路形成面のアルミニウム電極にはんだを盛り上げ、更にそのはんだを加熱して半球状にバンプを形成する方法や、金ワイヤをアルミニウム電極にボンディングして小球状のバンプを形成する方法などが挙げられる。また、電気的接続部分の機械的強度を上げるため、または、耐水性を高めるために、後の工程において、WB法では例えば半導体装置全体または一部、FC法では例えば配線基板と半導体チップの間を、エポキシ樹脂のような絶縁性の封止樹脂(FC法においてはアンダーフィル材とも呼ばれる)で封止することが一般的に行われている。FC法によって接合する場合、配線基板と半導体チップがバンプによって接合されているだけであるため、半導体装置に下方や側面からストレスがかかった場合に、たとえ樹脂封止していたとしても、配線基板から半導体チップが外れてしまうことがあった。また、配線基板、半導体チップ、およびアンダーフィル材は、それぞれ線膨張率が異なるため、接合した材料間の線膨張率の差異により配線基板や半導体チップに大きな反りが発生し、チップの破損や外れ、更には異常動作が生じる場合があった。配線基板をより硬質の材料で構成することで反りの問題を防止することが考えられるが、最近の傾向として、半導体チップの基板は薄く脆い材料で構成されているので依然として破損しやすく、配線基板の改善のみで全ての問題が解決できるものではなかった。 On the other hand, the FC method is a method in which protruding terminals called bumps arranged in an array are arranged on a wiring board, and a semiconductor chip is mounted via the bumps to electrically connect them. In the FC method, as a method of forming solder bumps on the semiconductor chip, for example, a method of forming solder on the aluminum electrode on the circuit forming surface of the semiconductor chip and further heating the solder to form hemispherical bumps, For example, a method of forming a small spherical bump by bonding a gold wire to an aluminum electrode. Further, in order to increase the mechanical strength of the electrical connection portion or to improve the water resistance, in the subsequent process, for example, the whole or a part of the semiconductor device in the WB method, for example, between the wiring board and the semiconductor chip in the FC method. Is generally sealed with an insulating sealing resin such as an epoxy resin (also called an underfill material in the FC method). When bonding by the FC method, the wiring board and the semiconductor chip are only bonded by bumps. Therefore, even if the semiconductor device is stressed from below or from the side, even if it is resin-sealed, the wiring board In some cases, the semiconductor chip may come off. Also, since the wiring board, semiconductor chip, and underfill material have different linear expansion coefficients, the wiring board and the semiconductor chip are greatly warped due to the difference in the linear expansion coefficient between the joined materials, and the chip is damaged or detached. In addition, abnormal operation may occur. Although it may be possible to prevent the problem of warping by configuring the wiring board with a harder material, the recent trend is that the semiconductor chip board is still made of a thin and brittle material, so it is still easily damaged. It was not possible to solve all the problems by improving only.
これらの問題を解決するため、例えば配線基板と半導体チップの間にインターポーザー基板を介挿して半導体装置を構成する方法が提案され、その実用化が検討されている。
インターポーザー基板は、シリコンやガラス基板に直径数10μm〜数100μmの貫通孔を周期的に設け、貫通孔を導電性の高い材料で充填した構造をとっている。インターポーザー基板を用いた実装形態は、例えば特許文献1や特許文献2などに記載されている。さらに、半導体チップを配線基板上に、WB法やFC法を用いて搭載するよりも、インターポーザー基板を用いて、例えば半導体装置を形成したウェハレベルで、ウェハ全面で接合することが、工程コストを下げる点から望まれている。In order to solve these problems, for example, a method of constructing a semiconductor device by interposing an interposer substrate between a wiring substrate and a semiconductor chip has been proposed, and its practical application has been studied.
The interposer substrate has a structure in which through holes having a diameter of several tens of μm to several hundreds of μm are periodically provided in a silicon or glass substrate, and the through holes are filled with a highly conductive material. The mounting form using the interposer substrate is described in, for example, Patent Document 1 and Patent Document 2. Furthermore, rather than mounting a semiconductor chip on a wiring board by using the WB method or the FC method, it is possible to use an interposer substrate to bond the entire surface of the wafer, for example, at the wafer level where the semiconductor device is formed. It is desired from the point of lowering.
近年、半導体チップの高密度化が進んでおり、電気的な接続の他に、半導体装置からの放熱が要求されてきている。インターポーザー基板の充填材としては、一般的に、Cu(熱伝導率〜400W/m・K)が用いられているが、更に放熱性を高めるために、より熱伝導率の高い充填材が望まれている。熱伝導率の高い材料としては、カーボンナノチューブが挙げられる(特許文献3、非特許文献1および2)。Kimらによれば、カーボンナノチューブの熱伝導率が3000W/K・m以上であり、その導電性から、カーボンナノチューブを充填材に用いる検討を成している(非特許文献1)。また、特許文献3は、基板上に触媒を塗布し、触媒を起点として成長させることで、基板上に垂直方向へカーボンナノチューブを成長させることができることを記載している。 In recent years, the density of semiconductor chips has been increased, and in addition to electrical connection, heat dissipation from semiconductor devices has been required. In general, Cu (thermal conductivity up to 400 W / m · K) is used as the filler for the interposer substrate, but a filler with higher thermal conductivity is desired in order to further improve heat dissipation. It is rare. Examples of the material having high thermal conductivity include carbon nanotubes (Patent Document 3, Non-Patent Documents 1 and 2). According to Kim et al., Carbon nanotubes have a thermal conductivity of 3000 W / K · m or more, and due to their conductivity, studies have been made on using carbon nanotubes as a filler (Non-patent Document 1). Patent Document 3 describes that carbon nanotubes can be grown in the vertical direction on a substrate by applying the catalyst on the substrate and growing the catalyst as a starting point.
インターポーザー基板の貫通孔にカーボンナノチューブを成長させて充填することで、電気的接続及び放熱性を高める用途に適用する場合、以下の問題がある。
まず、電気的な接続をとるには、例えばインターポーザー基板の厚みと同じ長さより長くカーボンナノチューブを成長させる必要がある。カーボンナノチューブを貫通孔から飛び出した形に成長させたインターポーザー基板を、半導体チップやデバイス構造を形成した基板とウェハレベルで接合する場合、例えばプラズマ接合や直接接合によって基板の全面で貼り合わせるようにして接合すると、接合する表面にカーボンナノチューブによる凹凸があるため、うまく接合できなかった。一方、カーボンナノチューブをインターポーザー基板の厚みより短く成長させる、つまり、貫通孔周辺の基板表面の高さより浅く成長させれば、接合時の平坦性の問題は無くなるが、電気的な接続は得られなかった。電気的な接続性および接合に適した平滑性を得るために、カーボンナノチューブを貫通孔から飛び出した形に成長させたインターポーザー基板を洗浄及び研磨を施すと、貫通孔からカーボンナノチューブが脱落するという問題があった。このため、カーボンナノチューブを貫通孔から飛び出した形に成長させたインターポーザー基板の表面にSOG(Silicon on Glass)膜を形成し、化学機械研磨(Chemical Mechanical Polishing、CMP)を施す検討もなされているが、SOG膜は絶縁体であり、且つ、熱伝導率はSiO2程度(約1.5W/m・K)であるため、放熱性が悪くなる問題があった。When the carbon nanotubes are grown and filled in the through-holes of the interposer substrate, there are the following problems when applied to applications that increase electrical connection and heat dissipation.
First, in order to establish an electrical connection, for example, it is necessary to grow carbon nanotubes longer than the same length as the thickness of the interposer substrate. When an interposer substrate with carbon nanotubes grown out of a through-hole is bonded to a substrate on which a semiconductor chip or device structure is formed at the wafer level, for example, the entire surface of the substrate is bonded by plasma bonding or direct bonding. When joining, the surface to be joined has unevenness due to the carbon nanotubes, so that it was not possible to join well. On the other hand, if the carbon nanotubes are grown shorter than the thickness of the interposer substrate, that is, if they are grown shallower than the height of the substrate surface around the through-hole, the problem of flatness at the time of bonding is eliminated, but electrical connection is obtained. There wasn't. In order to obtain smoothness suitable for electrical connectivity and bonding, the carbon nanotubes fall off from the through holes when the interposer substrate on which the carbon nanotubes have grown out of the through holes is washed and polished. There was a problem. For this reason, an SOG (Silicon on Glass) film is formed on the surface of an interposer substrate on which carbon nanotubes are grown so as to protrude from the through holes, and chemical mechanical polishing (CMP) is also being studied. However, since the SOG film is an insulator and the thermal conductivity is about SiO 2 (about 1.5 W / m · K), there is a problem that heat dissipation is deteriorated.
次に、放熱性については、上述したとおり、カーボンナノチューブ単体の高い熱伝導率が報告されているが、基板上に成長させたカーボンナノチューブの単位面積あたりの密度が低く、例えばこれらのカーボンナノチューブを貫通孔に成長させた場合、貫通孔内の空隙率が高くなるので十分な放熱性を得られないことがあった。非特許文献2は、カーボンナノチューブの単位面積あたりの密度を高める検討が成されており、面積密度を高めることで放熱性が向上することを報告している。しかしながら、この報告におけるカーボンナノチューブの放熱性は、既存の充填材であるCuで充填した場合の放熱性には達しておらず、さらなる密度の向上が望まれる。 Next, regarding heat dissipation, as described above, high thermal conductivity of carbon nanotubes alone has been reported, but the density per unit area of carbon nanotubes grown on a substrate is low. When grown into a through-hole, the void ratio in the through-hole is increased, so that sufficient heat dissipation may not be obtained. Non-Patent Document 2 has been studied to increase the density per unit area of the carbon nanotube, and reports that heat dissipation is improved by increasing the area density. However, the heat dissipation of carbon nanotubes in this report does not reach the heat dissipation when filled with Cu, which is an existing filler, and further improvement in density is desired.
本発明者らは、貫通孔をカーボンナノチューブのみで充填する検討の他に、カーボンナノチューブとCuを複合化させて充填し、Cuによって貫通孔とカーボンナノチューブの間の空隙を埋めることで、Cuのみで充填するよりも放熱性を高めることも検討した。しかしながら、貫通孔の電気的接続を得るためにカーボンナノチューブを貫通孔から飛び出した形で充填させると、半導体チップと接合する前に、その表面をCMPによって平滑化する必要があった。また、Cuが成膜された面にCMPを行った場合、エロージョンやディッシィング等により凹みが生じ、その状態の表面を他の基板と接合させると、接合面にボイドを発生させることがあった。 In addition to the study of filling the through-holes with only carbon nanotubes, the present inventors have combined and filled the carbon nanotubes and Cu, and filled the voids between the through-holes and the carbon nanotubes with Cu, so that only Cu is obtained. We also considered increasing heat dissipation rather than filling with. However, when the carbon nanotubes are filled in a form protruding from the through hole in order to obtain electrical connection of the through hole, the surface has to be smoothed by CMP before bonding to the semiconductor chip. In addition, when CMP is performed on the surface on which Cu is formed, dents are generated due to erosion, dishing, or the like, and when the surface in this state is bonded to another substrate, voids may be generated on the bonding surface. .
以上のように、カーボンナノチューブをインターポーザー基板の貫通孔の充填材として用いた場合、貫通孔に導電性材料が飛び出した形で充填している表面、つまり半導体チップ等の他の基板と接合する面に段差が生じるため、他の基板との接合がうまくできないという問題があった。また、理論上熱伝導率がカーボンナノチューブより高いといわれているグラフェンを適用する場合においても、貫通孔から飛び出した形で充填されるため、上述したような問題が生じ、適した接合方法を見出す必要があった。 As described above, when carbon nanotubes are used as fillers for the through holes of the interposer substrate, they are bonded to the surface filled with the conductive material protruding into the through holes, that is, to other substrates such as semiconductor chips. There is a problem in that the surface cannot be joined well with other substrates because of the difference in level. Even when graphene, which is theoretically said to have higher thermal conductivity than carbon nanotubes, is applied, it fills in a form that protrudes from the through-hole, thus causing the above-mentioned problems and finding a suitable joining method. There was a need.
上記の課題を鑑みて、本発明の目的は、例えば貫通孔や配線用の溝部(トレンチ)を有し、その貫通孔や溝部から半導体装置の高放熱化に有用な熱伝導率の高いカーボンナノチューブまたはグラフェンと金属材料とを飛び出す形で充填させたインターポーザーなどの基板を、半導体チップなどの別種基板とウェハレベル、つまりウェハ全面で強固に接合することが可能な基板積層体およびその製造方法を提供することにある。 In view of the above problems, an object of the present invention is, for example, a carbon nanotube having a through hole and a trench for wiring (trench), and having a high thermal conductivity useful for increasing the heat dissipation of the semiconductor device from the through hole and the trench. Alternatively, a substrate laminate capable of firmly bonding a substrate such as an interposer filled with graphene and a metal material so as to protrude from another substrate such as a semiconductor chip at the wafer level, that is, the entire wafer surface, and a manufacturing method thereof It is to provide.
本発明は、一態様によれば、複数の貫通孔または溝部と、前記貫通孔または溝部に充填され、前記貫通孔または溝部を有する接合しようとする側の面から0μmを超えて10μm以下の高さまで飛び出ている導電性材料とを備えるインターポーザー基板の表面と、他の基板の金属層を形成した表面とを対向させ、5kgf/cm2以上で加圧することにより接合する加圧工程であって、前記導電性材料が金属材料および炭素材料で構成される、加圧工程を少なくとも含む、インターポーザー基板積層体の製造方法を提供できる。
また、本発明は、別の一態様によれば、複数の貫通孔または溝部と、前記貫通孔または溝部に充填され、前記貫通孔または溝部を有する接合しようとする側の面から0μmを超えて10μm以下の高さまで飛び出ている導電性材料とを備えるインターポーザー基板と、前記インターポーザー基板の前記貫通孔または溝部を有する接合しようとする側の面の上に備えられた金属層と、前記金属層の上に備えられた他の基板とを少なくとも備えるインターポーザー基板積層体を提供できる。According to one aspect of the present invention, a plurality of through holes or grooves and a surface filled with the through holes or grooves and having the through holes or grooves have a height of more than 0 μm and less than 10 μm from the surface to be joined. A pressurizing step in which a surface of an interposer substrate provided with a conductive material protruding to the surface and a surface on which a metal layer of another substrate is formed are opposed to each other by pressurizing at a pressure of 5 kgf / cm 2 or more. A method for producing an interposer substrate laminate including at least a pressing step in which the conductive material is composed of a metal material and a carbon material can be provided.
In addition, according to another aspect of the present invention, a plurality of through holes or grooves, and the through holes or grooves filled with the through holes or grooves have a surface exceeding 0 μm from the surface to be joined. An interposer substrate provided with a conductive material protruding to a height of 10 μm or less, a metal layer provided on a surface of the interposer substrate on which a through hole or a groove is to be joined, and the metal An interposer substrate laminate including at least another substrate provided on the layer can be provided.
本発明によれば、例えば、その貫通孔または溝部から熱伝導率の高いカーボンナノチューブまたはグラフェンなどの炭素材料とCuなどの金属材料を飛び出た形で、基板の表面よりも所定の範囲だけ高い位置まで充填させたインターポーザーなどの基板を用いて、半導体チップなどの他の基板と基板全面で接合した場合でも、接合界面全体にわたり空隙が少ない基板積層体が得られる。得られたインターポーザー基板積層体は、インターポーザー基板と他の基板との接合界面における接合性が良好であり、優れた放熱性を得ることが可能である。 According to the present invention, for example, a carbon material having a high thermal conductivity such as carbon nanotube or graphene and a metal material such as Cu are protruded from the through-hole or groove, and the position is higher by a predetermined range than the surface of the substrate. Even when a substrate such as an interposer filled up to is used and bonded to another substrate such as a semiconductor chip over the entire surface of the substrate, a substrate laminate having few voids over the entire bonding interface can be obtained. The obtained interposer substrate laminate has good bonding properties at the bonding interface between the interposer substrate and other substrates, and can obtain excellent heat dissipation.
以下、本発明を実施するための一形態を詳細に説明するが、本発明の範囲はこの形態に限定されるものではない。 Hereinafter, an embodiment for carrying out the present invention will be described in detail, but the scope of the present invention is not limited to this embodiment.
本発明は、一実施の形態によれば、インターポーザー基板上に金属層を介して他の基板を備えたインターポーザー基板積層体の製造方法を提供できる。
インターポーザー基板の材料としては、シリコン、ガラス、およびポリイミドなどの有機材料からなる基板が挙げられる。特に、シリコンは、貫通孔または溝部の形成などにおいて加工が容易であるため、好ましい。インターポーザー基板の厚みは、特に限定するものではないが、30〜500μmとしてもよい。According to one embodiment of the present invention, it is possible to provide a method for manufacturing an interposer substrate laminate including another substrate via a metal layer on an interposer substrate.
Examples of the material for the interposer substrate include a substrate made of an organic material such as silicon, glass, and polyimide. In particular, silicon is preferable because it is easy to process in forming a through hole or a groove. The thickness of the interposer substrate is not particularly limited, but may be 30 to 500 μm.
インターポーザー基板は、複数の貫通孔を備えている。貫通孔は、インターポーザー基板の厚み方向に貫通している。貫通孔の形状は、特に限定するものではないが、円形、楕円形、正方形、長方形等であってもよい。貫通孔の形状が円形の場合、直径は、特に限定するものではないが、10〜500μmとしてもよい。他の形状については、特に限定するものではないが、断面積が78.5〜196250μm2であってもよい。インターポーザー基板は、複数の貫通孔を備えており、ピッチ幅を形成し得る少なくとも2以上の貫通孔を備えている。インターポーザー基板は、例えば1cm2あたり2500個の貫通孔を有していてもよい。複数の貫通孔は、それぞれ同じ形状であっても異なる形状であってもよく、同じ断面積であっても異なる断面積であってもよい。貫通孔は、用途に応じて、周期的に備えてもよく、または、ランダムに備えてもよい。貫通孔が周期的に備えられるとは、例えば同じ直径の円形の貫通孔を備える場合、碁盤の目状に各貫通孔の中心、つまり円形の中心部を配置するような一定の間隔をおいて貫通孔が備えられる状態である。例えば、インターポーザー基板に同じ直径の円形の貫通孔を3個備える場合、一列に等間隔で配置していてもよいし、3つの貫通孔の各中心間の距離が同じとなるように配置してもよい。貫通孔間のピッチ幅は、特に限定するものではないが、等間隔としても異なる間隔としてもよく、10〜500μmとしてもよい。The interposer substrate includes a plurality of through holes. The through hole penetrates in the thickness direction of the interposer substrate. The shape of the through hole is not particularly limited, but may be a circle, an ellipse, a square, a rectangle, or the like. When the shape of the through hole is circular, the diameter is not particularly limited, but may be 10 to 500 μm. Although it does not specifically limit about another shape, 78.5-196250micrometer 2 may be sufficient as a cross-sectional area. The interposer substrate includes a plurality of through holes, and includes at least two or more through holes that can form a pitch width. The interposer substrate may have, for example, 2500 through holes per 1 cm 2 . The plurality of through holes may have the same shape or different shapes, and may have the same cross-sectional area or different cross-sectional areas. The through holes may be provided periodically or randomly depending on the application. For example, when a circular through-hole having the same diameter is provided, the through-holes are periodically provided at regular intervals such that the center of each through-hole, that is, the circular central portion is arranged in a grid pattern. In this state, a through hole is provided. For example, when the interposer substrate has three circular through holes with the same diameter, they may be arranged in a line at equal intervals, and arranged so that the distances between the centers of the three through holes are the same. May be. The pitch width between the through holes is not particularly limited, but may be equal intervals, different intervals, or 10 to 500 μm.
インターポーザー基板は、さらに溝部(トレンチ)を備えていてもよい。また、場合によって、インターポーザー基板は、貫通孔の代わりに複数の溝部を備えていてもよい。溝部は、貫通孔と異なり、基板を貫通してなく、インターポーザー基板の表面から基板の厚み方向に対して深さをもつ溝である。溝部の最深部は、特に限定するものではないが、インターポーザー基板の厚みに対して10〜50%の深さであってもよい。インターポーザー基板の断面から見た場合の溝部の断面形状は、特に限定するものではないが、半円形および半楕円形の円弧の部分が下向きとなる形状、または、長方形、正方形であってよい。インターポーザー基板の表面に形成される溝部の幅は、特に限定するものではないが、10〜500μmであってもよい。インターポーザー基板の表面に形成される溝部の開口の形状は、例えば、上述した貫通孔と同様に、円形、楕円形、正方形、長方形等であってもよい。インターポーザーの用途に応じて、溝部の長さや数を設定することができ、例えば、溝部は複数、例えば2以上備えていてもよく、それぞれが同じ形状であっても異なる形状であってもよく、また、周期的に備えてもよいし、ランダムに備えてもよい。インターポーザー基板が貫通孔を有さず、その片面に溝部を備える場合、溝部に導電性材料を備える前又は後に、溝部を備える面とは反対側の面から、溝部が貫通孔となる厚さまで、研削、研磨、気相または液相エッチング、あるいはそれらを組み合わせたエッチング処理を行い、貫通孔を備える基板としてもよい。または、加圧工程の後に、インターポーザー基板積層体の他の基板と接合していないインターポーザー基板の面から、溝部が貫通孔となる厚さまでエッチング処理を行ってもよい。 The interposer substrate may further include a groove (trench). In some cases, the interposer substrate may include a plurality of grooves instead of the through holes. Unlike the through hole, the groove portion is a groove that does not penetrate the substrate and has a depth from the surface of the interposer substrate in the thickness direction of the substrate. Although the deepest part of a groove part is not specifically limited, 10-50% of depth with respect to the thickness of an interposer board | substrate may be sufficient. The cross-sectional shape of the groove when viewed from the cross-section of the interposer substrate is not particularly limited, but may be a shape in which a semicircular and semi-elliptical arc portion faces downward, or a rectangle or a square. The width of the groove formed on the surface of the interposer substrate is not particularly limited, but may be 10 to 500 μm. The shape of the opening of the groove formed on the surface of the interposer substrate may be, for example, a circle, an ellipse, a square, a rectangle, or the like, similar to the above-described through hole. Depending on the use of the interposer, the length and number of the grooves can be set. For example, a plurality of grooves, for example, two or more, may be provided, and each may have the same shape or different shapes. Further, it may be provided periodically or randomly. When the interposer substrate does not have a through hole and is provided with a groove on one side, before or after the conductive material is provided on the groove, from the surface opposite to the surface provided with the groove to the thickness at which the groove becomes a through hole. Alternatively, grinding, polishing, gas phase or liquid phase etching, or an etching process combining them may be performed to form a substrate having through holes. Alternatively, after the pressurizing step, an etching process may be performed from the surface of the interposer substrate that is not bonded to another substrate of the interposer substrate laminate to a thickness at which the groove portion becomes a through hole.
インターポーザー基板は、複数の貫通孔または溝部と、貫通孔または溝部に充填され、貫通孔または溝部を有する接合しようとする側の面から0μmを超えて10μm以下の高さまで飛び出ている導電性材料とを備える。
貫通孔または溝部の充填に用いられる導電性材料は、金属材料と炭素材料から構成され、少なくとも各々の材料を1種ずつ用いることが好ましい。金属材料としては、Cu、Ta、W、Al、Au、Ag、Pt、Ti等が挙げられ、少なくとも1種の材料が用いられる。特に、電気伝導率が高く、配線材料として実用化されている点から、Cuが好ましい。炭素材料としては、特に限定するものではないが、グラフェン、カーボンナノチューブ等のsp2結合のナノサイズの炭素物質が挙げられ、少なくとも1種の材料が用いられる。グラフェンは、基本的には、1原子の厚さのsp2結合の炭素からなるシート状の物質である。本発明におけるグラフェンのシート形状は、例えば1枚の広げられたハンカチのような二次元であっても、例えば1枚のハンカチを無造作に丸めたような三次元であってもよく、全て同一の形状であっても異なる形状が含まれていてもよい。また、グラフェンのシートは、単離した状態で用いても、複数枚が重なった状態で用いてもよい。カーボンナノチューブは、基本的には、グラフェンのシートを円筒状に丸めた構造をしており、この円筒状構造を1つ有する単層のものであってもよく、円筒状構造の直径の異なる2つを同軸で重ねた2層のものであってもよく、円筒状構造の直径の異なる複数のカーボンナノチューブを同軸で重ねた多層のものであってもよい。カーボンナノチューブの最外層の直径は、0.4〜100nmとしてもよい。カーボンナノチューブの長さは、特に限定されるものではないが、インターポーザー基板の厚さに依存した長さとしてもよく、インターポーザー基板の表面から0μmを超えて10μm以下の高さまで飛び出る程度の長さとしてもよい。特に、熱伝導率が高く、可撓性を有する点から、カーボンナノチューブを用いることが好ましい。The interposer substrate includes a plurality of through-holes or grooves, and a conductive material that fills the through-holes or grooves and protrudes from the surface to be joined having the through-holes or grooves to a height of more than 0 μm to 10 μm or less With.
The conductive material used for filling the through hole or the groove is composed of a metal material and a carbon material, and it is preferable to use at least one of each material. Examples of the metal material include Cu, Ta, W, Al, Au, Ag, Pt, and Ti, and at least one material is used. In particular, Cu is preferable because of its high electrical conductivity and practical use as a wiring material. The carbon material is not particularly limited, graphene, carbon materials are mentioned nanosized sp 2 bond, such as carbon nanotubes, at least one material is used. Graphene is basically a sheet-like substance made of sp 2 bonded carbon having a thickness of 1 atom. The sheet shape of the graphene in the present invention may be two-dimensional, for example, one spread handkerchief, or three-dimensional, for example, a single handkerchief rounded, and all are the same. Different shapes may be included even if it is a shape. The graphene sheets may be used in an isolated state or in a state where a plurality of sheets are overlapped. The carbon nanotube basically has a structure in which a sheet of graphene is rolled into a cylindrical shape, and may be a single-walled structure having one cylindrical structure. It may be a two-layer structure in which two carbon nanotubes are coaxially stacked, or may be a multilayer structure in which a plurality of carbon nanotubes having different diameters in a cylindrical structure are coaxially stacked. The diameter of the outermost layer of the carbon nanotube may be 0.4 to 100 nm. The length of the carbon nanotube is not particularly limited, but may be a length depending on the thickness of the interposer substrate, and is long enough to protrude from the surface of the interposer substrate to a height of 0 μm to 10 μm. It may be good. In particular, it is preferable to use carbon nanotubes from the viewpoint of high thermal conductivity and flexibility.
インターポーザー基板の貫通孔または溝部に少なくとも2種類の導電性材料を充填させる際、例えば金属材料と炭素材料を、同時にまたは交互に充填させてもよいし、どちらか一方の材料を先に充填させたのち、もう一方の材料を充填させてもよい。例えば、金属材料をCuとし、炭素材料をカーボンナノチューブとする場合、貫通孔または溝部にカーボンナノチューブを先に充填させ、その後にCuを充填させて、貫通孔または溝部の内壁とカーボンナノチューブの間の空隙を埋めてもよい。 When filling the through hole or groove of the interposer substrate with at least two kinds of conductive materials, for example, a metal material and a carbon material may be filled simultaneously or alternately, or one of the materials may be filled first. After that, the other material may be filled. For example, when the metal material is Cu and the carbon material is carbon nanotubes, the through holes or grooves are filled with carbon nanotubes first, and then Cu is filled between the inner walls of the through holes or grooves and the carbon nanotubes. The gap may be filled.
金属材料の充填方法としては、めっき法、化学蒸着(Chemical Vapor Deposition、CVD)法、物理蒸着(Physical Vapor Deposition、PVD)法等が挙げられ、これらのうち1種の方法を用いてもよく、2種の方法を用いてもよい。炭素材料は、貫通孔または溝部に充填する前に上述した炭素物質の形状となっているものを用いてもよく、貫通孔または溝部に充填する際に上述した炭素物質の形状を構成してもよい。例えば、貫通孔または溝部に充填する前に、予めカーボンナノチューブを作製しておき、ペースト状または溶液状の金属材料と混合させ、めっき法などを用いて金属材料と同時に炭素材料を貫通孔または溝部に充填させてもよい。貫通孔または溝部に充填する際にカーボンナノチューブを形成する場合、一般的なカーボンナノチューブの製造方法、例えばアーク法、レーザーアブレーション法、CVD法等を用いて貫通孔内または溝部内に成長させてもよい。いずれの充填方法を用いる場合においても、インターポーザー基板の貫通孔または溝部以外の表面に、これらの導電性材料が堆積しないように、例えば遮蔽(マスキング)テープ等を用いてもよい。また、例えば塩酸や硫酸などの酸性水溶液を用いて、例えば基板を浸漬させたり、基板表面上に塗布したり、スピンエッチングしたりすることで、貫通孔または溝部以外のインターポーザー基板の表面部分に付着した充填物を除去してもよい。 Examples of the filling method of the metal material include a plating method, a chemical vapor deposition (CVD) method, a physical vapor deposition (PVD) method, and the like, and one of these methods may be used. Two methods may be used. The carbon material may be used in the shape of the carbon material described above before filling the through hole or groove portion, or may be formed in the shape of the carbon material described above when filling the through hole or groove portion. Good. For example, before filling the through hole or groove, carbon nanotubes are prepared in advance, mixed with a paste-like or solution-like metal material, and the carbon material is simultaneously inserted into the through-hole or groove using a plating method or the like. May be filled. When carbon nanotubes are formed when filling the through holes or grooves, they can be grown in the through holes or grooves using general carbon nanotube production methods such as arc, laser ablation, and CVD. Good. In any of the filling methods, for example, a shielding (masking) tape or the like may be used so that these conductive materials are not deposited on the surface of the interposer substrate other than the through hole or the groove. Also, for example, by using an acidic aqueous solution such as hydrochloric acid or sulfuric acid, the surface of the interposer substrate other than the through-hole or the groove is formed by immersing the substrate, applying it on the substrate surface, or performing spin etching. You may remove the adhering filler.
インターポーザー基板の貫通孔または溝部は、例えば上述した充填方法を用いて、少なくとも2種類の導電性材料をインターポーザー基板の表面、つまり後の工程で他の基板と接合しようとする側の面から0μmを超えて、好ましくは10μm以下、より好ましくは5μm以下、さらに好ましくは1μm以下の高さまで、飛び出た形で充填されていてもよい。導電性材料がインターポーザー基板の表面から0μmを超えて10μm以下の高さまで飛び出た形で充填されている場合、他の基板を接合する際に、インターポーザー基板と他の基板の間に存在する導電性材料は撓み変形しやすい。導電性材料がインターポーザー基板の表面から10μmを超える高さまで飛び出た形で充填されている場合、他の基板を接合する際に、インターポーザー基板と他の基板の間に存在する導電性材料、例えばカーボンナノチューブの撓み変形が不十分となり、面全体での接合強度が弱く、接合面で剥がれやすい。導電性材料がインターポーザー基板の表面から飛び出さない、0μmより低い高さで充填されている場合、この表面と他の基板を接合すると、電気的接続が得られにくい。インターポーザー基板が貫通孔を備える場合、用途に応じて、導電性材料がインターポーザー基板の貫通孔の一端または両端の開口部の表面から0μmを超えて10μm以下の高さまで飛び出た形で充填されていてもよい。インターポーザー基板が溝部を備える場合、例えば、インターポーザー基板の溝部に、例えばAl、Fe、またはこれらを組み合わせた金属複合体等の触媒を載せて、1.0〜1.0×104Paの減圧雰囲気中、200〜800℃下でアセチレンガス等を用いたCVD法により、他の基板と接合しようとする側の面から0μmを超えて、例えば1μmまでカーボンナノチューブを成長させた後に、めっき法によりCuを充填することで、所定の飛び出た形の充填としてもよい。また、溝部に導電性材料を充填した後に、他の基板と接合する加圧工程の前または後に、溝部を備える面とは反対側の面から、溝部が貫通孔となる厚さまで、研削、研磨、気相または液相エッチング、あるいはそれらを組み合わせたエッチング処理を行い、溝部を貫通させる工程を含んでいてもよい。このようにして導電性材料を充填した後に溝部を貫通させた場合でも、貫通孔内の導電性材料は、上述の当初から貫通孔を備えたインターポーザー基板と同様の充填状態を有する。The through-hole or groove portion of the interposer substrate is formed from the surface of the interposer substrate, that is, the surface to be joined to another substrate in a later step, for example, using the filling method described above. It may be filled in a protruding form to a height exceeding 0 μm, preferably 10 μm or less, more preferably 5 μm or less, and even more preferably 1 μm or less. When the conductive material is filled in such a way that it protrudes from the surface of the interposer substrate to a height of more than 0 μm and not more than 10 μm, it exists between the interposer substrate and the other substrate when bonding the other substrates. The conductive material is easily bent and deformed. When the conductive material is filled in a form protruding from the surface of the interposer substrate to a height exceeding 10 μm, the conductive material present between the interposer substrate and the other substrate when bonding the other substrate, For example, the deformation deformation of the carbon nanotube becomes insufficient, the bonding strength of the entire surface is weak, and the carbon nanotube is easily peeled off. When the conductive material is filled at a height lower than 0 μm so as not to protrude from the surface of the interposer substrate, it is difficult to obtain an electrical connection when this surface is joined to another substrate. When the interposer substrate has a through hole, the conductive material is filled in a form that protrudes from the surface of the opening at one or both ends of the through hole of the interposer substrate to a height of 10 μm or less exceeding 0 μm. It may be. When the interposer substrate includes a groove portion, for example, a catalyst such as Al, Fe, or a metal composite that combines these is placed on the groove portion of the interposer substrate, and 1.0 to 1.0 × 10 4 Pa After growing carbon nanotubes from 0 μm to, for example, 1 μm from the surface to be bonded to another substrate by CVD using acetylene gas or the like at 200 to 800 ° C. in a reduced pressure atmosphere, plating method It is good also as filling of the predetermined protruding form by filling Cu with. In addition, after filling the groove portion with a conductive material, before or after the pressurizing step for bonding to another substrate, grinding and polishing from the surface opposite to the surface including the groove portion to a thickness at which the groove portion becomes a through hole Further, there may be included a step of penetrating the groove by performing vapor phase or liquid phase etching, or an etching process combining them. Even when the groove portion is penetrated after filling with the conductive material in this way, the conductive material in the through hole has the same filling state as the interposer substrate provided with the through hole from the beginning.
他の基板としては、シリコン基板、ガラス基板等の他に、SOI(Silicon On Insulator)基板等が挙げられる。また、他の基板は、インターポーザー基板であってもよく、既存の半導体チップであってもよい。SOI基板は、絶縁体基板の上に、デバイス層を形成し得るシリコン薄膜層を備えた基板であり、絶縁体基板としてサファイア、石英、ガラス基板などを有するSOS(Silicon on Sapphire)基板、SOQ(Silicon on Quartz)基板、SOG基板などが挙げられ、用途によっては、絶縁体基板の代わりに半導体基板を用いてシリコン基板と貼り合わせた貼り合わせ基板としてもよい。
SOI基板は、市販のものを使用してもよいし、作製してもよい。作製方法としては、例えば、貼り合わせ面側に水素イオンを注入したシリコン基板と絶縁体基板とを貼り合わせた後に、概ね500℃以上の熱処理を施してイオン注入層を熱剥離させて、絶縁体基板上にシリコン薄膜を転写して得るSmartCut法、および貼り合わせ面側に水素イオンを注入したシリコン基板と絶縁体基板とを貼り合わせ、常温で機械的にイオン注入層を剥離させて、絶縁体基板上にシリコン薄膜を転写して得るSiGen法等が挙げられるが、これらに特に限定するものではなく、これらの各工程を組み合わせてもよい。例えば、シリコン基板と絶縁体基板を接着剤等で貼り合わせて、シリコン基板の接合面と反対側の面を研磨等で薄化してもよい。SOI基板において、絶縁体基板とシリコン基板の貼り合わせは、インターポーザー基板積層体とした際に良好な放熱性能を得る点から、インターポーザー基板と接合する加圧工程の後に、絶縁体基板部分を取り除くことができ得る程度で貼り合わせられていることが望ましい。また、シリコン基板と絶縁体基板の少なくとも一方の貼り合わせる面に酸化膜を備えた状態で貼り合わせて、埋め込み酸化膜を有するSOI基板としてもよい。シリコン薄膜の厚さは、用途に応じて選択することができるが、例えば5〜500nmとすることが好ましく、研磨やエッチング等によって調整することができる。Examples of the other substrate include an SOI (Silicon On Insulator) substrate and the like in addition to a silicon substrate and a glass substrate. The other substrate may be an interposer substrate or an existing semiconductor chip. The SOI substrate is a substrate including a silicon thin film layer that can form a device layer on an insulator substrate, and an SOS (Silicon on Sapphire) substrate having an sapphire, quartz, glass substrate, or the like as an insulator substrate, an SOQ ( (Silicon on Quartz) substrate, SOG substrate, and the like may be used, and depending on applications, a semiconductor substrate may be used instead of an insulator substrate, and a bonded substrate may be bonded to a silicon substrate.
A commercially available SOI substrate may be used or manufactured. As a manufacturing method, for example, a silicon substrate in which hydrogen ions are implanted on the bonding surface side and an insulator substrate are bonded together, and then a heat treatment of approximately 500 ° C. or more is performed to thermally peel the ion-implanted layer. A SmartCut method obtained by transferring a silicon thin film onto a substrate, and a silicon substrate implanted with hydrogen ions on the bonding surface side and an insulator substrate are bonded together, and the ion-implanted layer is mechanically peeled off at room temperature to provide an insulator. Examples thereof include a SiGen method obtained by transferring a silicon thin film onto a substrate, but are not particularly limited thereto, and these steps may be combined. For example, the silicon substrate and the insulator substrate may be bonded together with an adhesive or the like, and the surface opposite to the bonding surface of the silicon substrate may be thinned by polishing or the like. In the SOI substrate, the insulator substrate and the silicon substrate are bonded to each other after the pressurizing step for bonding to the interposer substrate from the viewpoint of obtaining good heat dissipation performance when the interposer substrate laminate is formed. It is desirable that they are bonded to such an extent that they can be removed. Alternatively, an SOI substrate having a buried oxide film may be formed by bonding an oxide film on a surface to which at least one of a silicon substrate and an insulator substrate is bonded. The thickness of the silicon thin film can be selected according to the application, but is preferably 5 to 500 nm, for example, and can be adjusted by polishing or etching.
他の基板は、場合によって、インターポーザー基板と接合した後に、インターポーザー基板上に例えばシリコン薄膜層のみを備えるために、予めシリコン基板と絶縁体基板を接着強度の低い接着剤等によって接合させて、シリコン基板の接合面の反対側となる面を研削、研磨、気相または液相エッチング、それらの組み合わせにより薄化させたSOI基板を用いてもよい。この場合、このSOI基板のシリコン薄膜層の表面とインターポーザー基板とを金属層を介して接合して基板積層体とした後、つまり加圧工程の後に、シリコン薄膜層と絶縁体基板の間の接着層を機械的または化学的に除去することにより、シリコン薄膜層のみを備えたインターポーザー基板を作製することができる。インターポーザー基板積層体から絶縁体基板を取り除く方法として、例えば楔などの鋭角な剥離器具を用いて、シリコン層と絶縁体基板との間の接着層または接合面に機械的衝撃を与えることにより、絶縁体基板を機械的に分離することができる。また、例えばインターポーザー基板積層体の絶縁体基板側の端面からシリコン層との接着層または接合面までの部分を例えばアルカリや酸などに浸して、例えば接着層を溶解させることで、絶縁体基板を化学的に分離することができる。 In some cases, after the other substrate is bonded to the interposer substrate, for example, only the silicon thin film layer is provided on the interposer substrate, so that the silicon substrate and the insulating substrate are bonded in advance with an adhesive having low adhesive strength. Alternatively, an SOI substrate in which a surface opposite to the bonding surface of the silicon substrate is thinned by grinding, polishing, vapor phase or liquid phase etching, or a combination thereof may be used. In this case, the surface of the silicon thin film layer of the SOI substrate and the interposer substrate are joined via a metal layer to form a substrate laminate, that is, after the pressurizing step, between the silicon thin film layer and the insulator substrate. By removing the adhesive layer mechanically or chemically, an interposer substrate having only a silicon thin film layer can be produced. As a method of removing the insulator substrate from the interposer substrate laminate, for example, by applying a mechanical impact to the adhesive layer or bonding surface between the silicon layer and the insulator substrate using a sharp peeling tool such as a wedge, The insulator substrate can be mechanically separated. Further, for example, by immersing a portion from an end surface on the side of the insulator substrate of the interposer substrate laminate to an adhesive layer or a bonding surface with the silicon layer in, for example, alkali or acid, for example, by dissolving the adhesive layer, the insulator substrate Can be chemically separated.
他の基板は、インターポーザー基板と接合する前、すなわち加圧工程の前に、他の基板の表面に好ましくは気相成長法によって金属層を形成する。
金属層を形成する金属材料は、Au、Cu、Hf、TaおよびWからなる群から選ばれる少なくとも1つであることが好ましい。金属層は、インターポーザー基板と対向させる他の基板の面に形成する。インターポーザー基板との接合時に、金属層がその金属材料の展性によって変形しやすいことが望ましいことから、AuまたはCuがより好ましい。場合によって、基板積層体とした後に、金属層の金属成分がデバイス等に拡散して影響を与える場合には、デバイスに拡散しにくいHf、TaまたはWなど高融点金属を用いることが好ましい。特に、Auで形成した金属層は、大気圧下でその表面が酸化されにくいため、接合時に大気圧下で接合することが可能である。Cu、Hf、TaまたはWで形成した金属層は、大気圧下でその表面が酸化され易い。金属層は、電気伝導性を保つこと、および熱伝導性を保つ観点から、酸化膜が形成されていないことが望ましい。このため、金属層は、接合する前、すなわち加圧工程の前に、真空条件下(1.0×10−4〜1.0×10−8Pa)で、その表面の酸化膜をArイオンによるスパッタリング法等によって除去して表面活性化した後、同様の真空条件下で接合することが好ましい。金属層の形成方法としては、気相成長法が挙げられ、特に限定されることはないが、真空蒸着、スパッタリング等が用いられる。金属層の厚さは、金属層が基板から剥がれることがなければよく、好ましくは0.5nm〜1μmの範囲、より好ましくは0.5〜100nmである。0.5nm未満だと、接合面に空隙が生じやすく、接合後の接合力が不十分となる。1μm以上だと、金属層形成時において金属層が基板から剥がれるおそれがある。The other substrate is formed with a metal layer on the surface of the other substrate, preferably by vapor deposition, before joining with the interposer substrate, that is, before the pressing step.
The metal material forming the metal layer is preferably at least one selected from the group consisting of Au, Cu, Hf, Ta, and W. The metal layer is formed on the surface of another substrate facing the interposer substrate. Au or Cu is more preferable because it is desirable that the metal layer be easily deformed by the malleability of the metal material when bonded to the interposer substrate. In some cases, when the metal component of the metal layer diffuses and affects the device or the like after forming the substrate laminate, it is preferable to use a refractory metal such as Hf, Ta, or W that does not easily diffuse into the device. In particular, the surface of a metal layer formed of Au is difficult to be oxidized under atmospheric pressure, and can be bonded under atmospheric pressure during bonding. The surface of the metal layer formed of Cu, Hf, Ta or W is easily oxidized under atmospheric pressure. The metal layer desirably has no oxide film formed from the viewpoint of maintaining electrical conductivity and maintaining thermal conductivity. For this reason, before bonding, that is, before the pressurizing step, the metal layer is subjected to a vacuum condition (1.0 × 10 −4 to 1.0 × 10 −8 Pa), and the oxide film on the surface thereof is Ar ion It is preferable to bond under the same vacuum condition after removing the surface by sputtering or the like to activate the surface. Examples of the method for forming the metal layer include a vapor deposition method, and are not particularly limited, but vacuum deposition, sputtering, and the like are used. The thickness of the metal layer may be such that the metal layer does not peel from the substrate, and is preferably in the range of 0.5 nm to 1 μm, more preferably 0.5 to 100 nm. If it is less than 0.5 nm, voids are likely to be formed on the bonding surface, and the bonding force after bonding becomes insufficient. When the thickness is 1 μm or more, the metal layer may be peeled off from the substrate when the metal layer is formed.
場合によって、導電性材料がその表面から0μmを超えて10μm以下の高さまで飛び出た形で充填されているインターポーザー基板の表面にも、好ましくは気相成長法によって金属層を備えてもよい。つまり、加圧工程の前に、他の基板と対向して接触させるインターポーザー基板の表面に、気相成長法によって金属層を形成してもよい。この場合、他の基板に形成した金属層と同じ金属材料および手法を用いて、同様の厚さの金属層をインターポーザー基板の表面上に形成してもよい。また、インターポーザー基板の貫通孔に充填された金属材料がCuである場合、その表面に酸化膜が形成されることがあるため、真空条件下(1.0×10−4〜1.0×10−8Pa)で、酸化膜をArイオンによるスパッタリング法等によって除去して表面活性化した後に、金属層を形成することが好ましい。インターポーザー基板にも金属層を備えることにより、基板積層体とした際の接合強度を高めることができ得る。In some cases, the surface of the interposer substrate filled with the conductive material protruding from its surface to a height of more than 0 μm and not more than 10 μm may be provided with a metal layer, preferably by vapor phase epitaxy. That is, before the pressurizing step, a metal layer may be formed by vapor phase growth on the surface of the interposer substrate that is brought into contact with another substrate. In this case, a metal layer having the same thickness may be formed on the surface of the interposer substrate by using the same metal material and method as the metal layers formed on the other substrates. Further, when the metal material filled in the through-holes of the interposer substrate is Cu, an oxide film may be formed on the surface of the metal material, so that the vacuum condition (1.0 × 10 −4 to 1.0 × It is preferable to form the metal layer after removing the oxide film by sputtering using Ar ions and the like at 10 −8 Pa). By providing the interposer substrate also with the metal layer, it is possible to increase the bonding strength when the substrate laminate is formed.
このようにして得られた金属層を形成した他の基板の表面と、貫通孔または溝部を有する接合しようとする側の面から0μmを超えて10μm以下の高さまで飛び出ている導電性材料を備えるインターポーザー基板の表面とを対向させ、5kgf/cm2以上で加圧することにより接合する。つまり、導電性材料が貫通孔または溝部から飛び出しているインターポーザー基板の表面と、他の基板の金属層を形成した表面とを対向して接触させ、5kgf/cm2以上で加圧することにより接合し、基板積層体を得る。
接合する際、接合させるインターポーザー基板の表面と他の基板の表面は、酸化膜が形成されてなく、また、表面が活性化されていることが望ましい。このため、加圧工程の前に、他の基板と対向させるインターポーザーの表面および/または他の基板の金属層を形成した表面に、表面活性化処理を行ってもよい。例えば、接合させる表面に酸化膜が形成されている場合、または、接合界面の接着強度を向上させる場合、上述したように、真空条件下(1.0×10−4〜1.0×10−8Pa)で基板表面をArイオンによるスパッタリング法等によって酸化膜を除去、および/または、表面活性化した後に、同様の真空条件下で接合することが好ましい。
加圧時の圧力としては、好ましくは5kgf/cm2以上、さらに好ましくは50kgf/cm2以上である。5kgf/cm2未満とすると、導電性材料がその表面から0μmを超えて10μm以下の高さまで飛び出た形で充填されているインターポーザー基板を用いた場合、充填物の変形が不十分となり、接合界面に空隙が発生し、剥がれやすくなる。加圧時の保持時間は、特に限定するものではないが、好ましくは10秒〜1時間、より好ましくは30秒〜30分、さらに好ましくは1分〜10分とすることができる。10秒未満だと、部分的に接合が不十分となることがある。また、1時間を超えても、接合強度は変わらない。接合は、大気圧下で行ってもよく、場合によっては真空圧(1.0×10−4〜1.0×10−8Pa)下で行ってもよい。例えば、インターポーザー基板および他の基板の接合する表面が酸化されにくいAuで覆われていない場合には、上述した表面活性化処理を施した後に、そのままの真空条件(1.0×10−4〜1.0×10−8Pa)で接合することが好ましい。A conductive material that protrudes from the surface of the other substrate on which the metal layer thus obtained is formed and the surface to be joined having a through hole or a groove to a height of more than 0 μm and not more than 10 μm is provided. The surfaces of the interposer substrate are opposed to each other, and bonding is performed by pressing at a pressure of 5 kgf / cm 2 or more. That is, the surface of the interposer substrate from which the conductive material protrudes from the through hole or the groove and the surface of the other substrate on which the metal layer is formed are brought into contact with each other and pressed by pressing at 5 kgf / cm 2 or more. Then, a substrate laminate is obtained.
When bonding, it is desirable that the surface of the interposer substrate to be bonded and the surface of the other substrate are not formed with an oxide film and the surfaces are activated. For this reason, before the pressurizing step, surface activation treatment may be performed on the surface of the interposer facing the other substrate and / or the surface on which the metal layer of the other substrate is formed. For example, in the case where an oxide film is formed on the surfaces to be bonded, or when the adhesive strength at the bonding interface is improved, as described above, under vacuum conditions (1.0 × 10 −4 to 1.0 × 10 − It is preferable to bond under the same vacuum condition after removing the oxide film and / or activating the surface of the substrate surface by sputtering using Ar ions at 8 Pa).
The pressure at the time of pressurization is preferably 5 kgf / cm 2 or more, more preferably 50 kgf / cm 2 or more. If it is less than 5 kgf / cm 2 , when an interposer substrate filled with a conductive material protruding from the surface to a height of 10 μm or less exceeding 0 μm is used, deformation of the filling becomes insufficient, and bonding is performed. A void is generated at the interface, and it is easy to peel off. The holding time at the time of pressurization is not particularly limited, but is preferably 10 seconds to 1 hour, more preferably 30 seconds to 30 minutes, and further preferably 1 minute to 10 minutes. If it is less than 10 seconds, bonding may be partially insufficient. Moreover, even if it exceeds 1 hour, joining strength does not change. Joining may be performed under atmospheric pressure, and may be performed under vacuum pressure (1.0 × 10 −4 to 1.0 × 10 −8 Pa) in some cases. For example, when the surface to which the interposer substrate and the other substrate are bonded is not covered with Au that is not easily oxidized, the vacuum condition (1.0 × 10 −4 is maintained after the surface activation treatment described above is performed. It is preferable to join at ~ 1.0 × 10 −8 Pa).
以上の製造方法によって、インターポーザー基板上に金属層を介して他の基板を備えたインターポーザー基板積層体を得ることができる。つまり、複数の貫通孔または溝部と、貫通孔または溝部に充填され、貫通孔または溝部を有する接合しようとする側の面から0μmを超えて10μm以下の高さまで飛び出ている導電性材料とを備えるインターポーザー基板と、インターポーザー基板の貫通孔または溝部を有する接合しようとする側の面の上に備えられた金属層と、金属層の上に備えられた他の基板とを少なくとも備えるインターポーザー基板積層体を得ることができる。本発明によれば、展性のある金属材料からなる金属層を介して、インターポーザー基板と他の基板を加圧接合するので、例えばカーボンナノチューブなどの導電性材料がその表面から0μmを超えて10μm以下の高さまで飛び出た形で充填されているインターポーザー基板を用いた場合、接合界面でカーボンナノチューブが撓み変形させ、かつ、貫通孔または溝部から飛び出したカーボンナノチューブによって生じるインターポーザー基板と他の基板との隙間を金属層の金属によって埋まるため、接合界面に空隙を生じさせることなく、接合界面での電気的接続性に優れた、放熱性のよい、接合性に優れた基板積層体となる。インターポーザー基板積層体の充填物は電気的接続性に優れるため、充填物の抵抗率は小さく、これによりインターポーザー基板積層体の電流容量を大きくすることができる。電気的接続性の評価方法としては、例えば、充填物を充填した貫通孔の両端面に電極を形成し、抵抗率を測定することが挙げられる。また、インターポーザー基板積層体は放熱性が良いため、デバイスで発生する熱をインターポーザーに形成した充填物によって放熱する際に、デバイスの温度上昇を従来よりも抑制でき得る。放熱性の評価方法としては、例えば、サーモグラフィーによってデバイス温度を確認することが挙げられる。さらに、インターポーザー基板積層体は接合性が良く、インターポーザー基板と他の基板との接合面に空隙が少なく、その後の工程で用いるのに適した接合強度を有する。例えば、インターポーザー基板積層体とした後に他の基板側の一部を研削加工した場合でも、インターポーザー基板と他の基板との接合面で剥がれる可能性は低い。接合性の評価方法としては、例えば、接合界面にブレードを挿入しても剥離するか否かを確認する方法が挙げられる。 By the above manufacturing method, an interposer substrate laminate including another substrate via a metal layer on the interposer substrate can be obtained. That is, a plurality of through-holes or groove portions and a conductive material filled in the through-holes or groove portions and protruding from the surface to be joined having the through-holes or groove portions to a height of more than 0 μm and 10 μm or less are provided. Interposer substrate comprising at least an interposer substrate, a metal layer provided on a surface to be joined having a through hole or a groove of the interposer substrate, and another substrate provided on the metal layer A laminate can be obtained. According to the present invention, since the interposer substrate and another substrate are pressure-bonded via the metal layer made of malleable metal material, the conductive material such as carbon nanotube exceeds 0 μm from the surface. In the case of using an interposer substrate that is filled in a form that protrudes to a height of 10 μm or less, the carbon nanotube is bent and deformed at the bonding interface, and the interposer substrate that is generated by the carbon nanotube that protrudes from the through hole or groove and other Since the gap between the substrate and the metal layer is filled with metal, the substrate laminate is excellent in electrical connection at the bonding interface, excellent in heat dissipation, and excellent in bonding properties, without generating a gap in the bonding interface. . Since the filling material of the interposer substrate laminate is excellent in electrical connectivity, the resistivity of the filling material is small, and thus the current capacity of the interposer substrate laminate can be increased. As a method for evaluating electrical connectivity, for example, electrodes are formed on both end faces of a through hole filled with a filler, and the resistivity is measured. In addition, since the interposer substrate laminate has good heat dissipation, when the heat generated in the device is dissipated by the filler formed in the interposer, the temperature rise of the device can be suppressed more than before. As a heat dissipation evaluation method, for example, a device temperature is confirmed by thermography. Furthermore, the interposer substrate laminate has good bondability, there are few voids on the bonding surface between the interposer substrate and another substrate, and the bonding strength is suitable for use in subsequent processes. For example, even when a part of the other substrate side is ground after the interposer substrate laminate is formed, the possibility of peeling at the joint surface between the interposer substrate and the other substrate is low. As a method for evaluating bondability, for example, there is a method for confirming whether or not peeling occurs even when a blade is inserted into the bonding interface.
本発明にかかるインターポーザー基板積層体の製造工程は、特に限定されるものではないが、その一態様を図1に示す。これによれば、複数の貫通孔11と、貫通孔11に充填され、貫通孔11を有する接合しようとする側の面から0μmを超えて10μm以下の高さまで飛び出ている導電性材料12とを備えるインターポーザー基板10の表面と、他の基板13の表面とに金属層14a、14bを形成する(工程A)。金属層14aを形成したインターポーザー基板10の表面と、同じく金属層14bを形成した他の基板13の表面とを対向させ、5kgf/cm2以上で加圧することにより接合し、インターポーザー基板10上に金属層14(14aおよび14bからなる)を介して他の基板13を備えたインターポーザー基板積層体16を得ることができる(工程B)。Although the manufacturing process of the interposer board | substrate laminated body concerning this invention is not specifically limited, The one aspect | mode is shown in FIG. According to this, the plurality of through-
また、本発明にかかる別の一態様のインターポーザー基板積層体の製造工程を、図2に示す。これによれば、複数の溝部21aと、溝部21aに充填され、後の工程で他の基板23と接合しようとする側の面から0μmを超えて10μm以下の高さまで飛び出ている導電性材料22とを備えるインターポーザー基板20の表面と、他の基板23の表面とに金属層24a、24bを形成する(工程A)。金属層24aを形成したインターポーザー基板20の表面と、同じく金属層24bを形成した他の基板23の表面とを対向させ、5kgf/cm2以上で加圧することにより接合し、接合体25を得る(工程B)。得られた接合体25のインターポーザー基板20側の接合面とは反対側の面にエッチング処理を施して、溝部21aから貫通孔21を形成し、インターポーザー基板20上に金属層24(24aおよび24bからなる)を介して他の基板23を備えたインターポーザー基板積層体26を得ることができる(工程C)。Moreover, the manufacturing process of the interposer board | substrate laminated body of another one aspect | mode concerning this invention is shown in FIG. According to this, the plurality of
インターポーザー基板積層体は、また、インターポーザー基板の他の基板を接合した面と反対側の面に、配線基板等と接合するために、さらに金属層を備えていてもよい。この場合、貫通孔に充填している導電性材料は、他の基板と接合した面と同様に、配線基板等と接合する面においても、その表面から0μmを超えて10μm以下の高さまで飛び出ていてもよい。つまり、インターポーザー基板の両面において、貫通孔に充填される導電性材料がその表面から0μmを超えて10μm以下の高さまで飛び出している場合、両面に金属層を備えた後に、各々の面を他の基板および配線基板と接合することで、金属層を介して、配線基板上に備えられたインターポーザー基板積層体とすることが可能である。 The interposer substrate laminate may further include a metal layer on the surface opposite to the surface on which the other substrate of the interposer substrate is bonded, in order to bond the wiring substrate and the like. In this case, the conductive material filled in the through holes protrudes from the surface to a height of 10 μm or less exceeding 0 μm on the surface bonded to the wiring board or the like as well as the surface bonded to the other substrate. May be. In other words, on both sides of the interposer substrate, when the conductive material filling the through-holes protrudes from the surface to a height of more than 0 μm and not more than 10 μm, after each side is provided with a metal layer, By bonding to the substrate and the wiring substrate, it is possible to obtain an interposer substrate laminate provided on the wiring substrate via a metal layer.
<実施例1>
インターポーザー基板として、外径150mm、厚さ625μmのシリコン基板を用いた。シリコン基板に、Boschプロセスによって、1cm2あたり2500個の直径100μm、基板の厚み方向に対して深さ100μmの溝部をピッチ幅200μmで形成した。シリコン基板に形成した溝部の底部に触媒であるFe/Al触媒を載せ、アセチレンガスを用いてCVD法により、1.0×103Paの減圧雰囲気、600℃下で、カーボンナノチューブをシリコン基板の表面から2μm程度飛び出すまで成長させた。その後、基板を12wt%のCuSO4溶液に浸し、ガルバノスタットを用いた電解メッキ法(電流密度1mA/cm2)によりCuを充填し、溝部の内壁とカーボンナノチューブの間の空隙を埋めて、インターポーザー基板を得た。インターポーザー基板の断面を電子顕微鏡(SEM)で観察したところ(図示せず)、カーボンナノチューブとCuの複合体が貫通孔内に充填され、さらに、シリコン基板の表面から2μm飛び出す高さまで充填されていた。
他の基板として、外径150mm、厚さ625μmのシリコン基板を用いた。他の基板の表面に、芝浦メカトロニクス製CFS−4ESを用いてスパッタリング法により、Au層を30nm形成した。さらに、表面から2μm飛び出す高さまで充填物を有するインターポーザー基板の表面に、真空条件下(1.0×10−4〜1.0×10−8Pa)で、ムサシノエンジニアリング製常温接合装置を用いてArイオンによるスパッタリング法を1分間施してCuの表面酸化膜を除去した後に、他の基板と同様のスパッタリング法により、Au層を30nm形成した。
次に、それぞれAuの金属層を形成したインターポーザー基板の表面と他の基板の表面とを、大気圧および室温(25℃)下で、対向して接触させた後、テスター産業製ホットプレス接合装置を用いて、60kgf/cm2の荷重をかけて1分間保持することにより接合を行い、接合体を得た。得られた接合体のインターポーザー基板側の他の基板と接合している面と反対側の面に、CMP(Chemical Mechanical Polishing)研磨装置を用いて、インターポーザー基板側の厚さが100μmとなるまで薄化させ、溝部から貫通孔を形成することで、インターポーザー基板上に金属層を介して他の基板を備えたインターポーザー基板積層体を得た。
得られたインターポーザー基板積層体は、接合界面にブレードを挿入しても剥離することなく、接合状態を保持した。インターポーザー基板積層体の断面をSEMで観察したところ(図示せず)、貫通孔に充填したカーボンナノチューブとCuは、接合界面において撓み変形しており、インターポーザー基板と他の基板は、接合界面に空隙を形成することはなく接合していることを確認することができた。また、インターポーザー基板積層体の熱拡散性を評価するために、ホットプレートを用いて、一方の端面である他の基板側から、60分間、100℃で加熱して定常状態とし、もう一方の端面であるインターポーザー基板側の表面温度を、赤外線カメラを用いてサーモグラフィーで測定した。結果、インターポーザー基板側の表面温度は、95℃であり、他の基板側から与えた熱源の温度とほぼ同じ温度を示したことから、インターポーザー基板積層体が高い放熱性を有することを確認できた。<Example 1>
A silicon substrate having an outer diameter of 150 mm and a thickness of 625 μm was used as the interposer substrate. On the silicon substrate, 2500 grooves with a diameter of 100 μm per cm 2 and a depth of 100 μm in the thickness direction of the substrate were formed with a pitch width of 200 μm on the silicon substrate. A Fe / Al catalyst, which is a catalyst, is placed on the bottom of the groove formed in the silicon substrate, and carbon nanotubes are formed on the silicon substrate under a reduced pressure atmosphere of 1.0 × 10 3 Pa and 600 ° C. by CVD using acetylene gas. It was grown until it protruded about 2 μm from the surface. Thereafter, the substrate is immersed in a 12 wt% CuSO 4 solution, filled with Cu by an electrolytic plating method using a galvanostat (current density 1 mA / cm 2 ), and the gap between the inner wall of the groove and the carbon nanotube is filled. A Poser substrate was obtained. When the cross-section of the interposer substrate was observed with an electron microscope (SEM) (not shown), the composite of carbon nanotubes and Cu was filled into the through holes, and further filled to a height that protruded 2 μm from the surface of the silicon substrate. It was.
As another substrate, a silicon substrate having an outer diameter of 150 mm and a thickness of 625 μm was used. An Au layer having a thickness of 30 nm was formed on the surface of another substrate by sputtering using CFS-4ES manufactured by Shibaura Mechatronics. Furthermore, a room temperature bonding apparatus made by Musashino Engineering was used on the surface of the interposer substrate having a filling up to a height of 2 μm from the surface under vacuum conditions (1.0 × 10 −4 to 1.0 × 10 −8 Pa). Then, a sputtering method using Ar ions was performed for 1 minute to remove the Cu surface oxide film, and then an Au layer was formed to a thickness of 30 nm by the same sputtering method as for other substrates.
Next, the surface of the interposer substrate on which the Au metal layer is formed and the surface of the other substrate are brought into contact with each other under atmospheric pressure and room temperature (25 ° C.), and then hot press bonding made by Tester Sangyo. Using an apparatus, bonding was performed by applying a load of 60 kgf / cm 2 and holding for 1 minute to obtain a bonded body. Using a CMP (Chemical Mechanical Polishing) polishing apparatus on the surface opposite to the surface bonded to the other substrate on the interposer substrate side of the obtained bonded body, the thickness on the interposer substrate side becomes 100 μm. The interposer substrate laminate provided with another substrate on the interposer substrate through the metal layer was obtained by forming the through hole from the groove.
The obtained interposer substrate laminate maintained a bonded state without peeling even when a blade was inserted into the bonded interface. When the cross section of the interposer substrate laminate was observed with an SEM (not shown), the carbon nanotubes and Cu filled in the through holes were bent and deformed at the bonding interface, and the interposer substrate and the other substrates were bonded at the bonding interface. It was confirmed that bonding was made without forming voids. In addition, in order to evaluate the thermal diffusivity of the interposer substrate laminate, it was heated to 100 ° C. for 60 minutes from the other substrate side which is one end surface using a hot plate, The surface temperature on the interposer substrate side which is the end face was measured by thermography using an infrared camera. As a result, the surface temperature on the interposer substrate side was 95 ° C, indicating almost the same temperature as the temperature of the heat source applied from the other substrate side, confirming that the interposer substrate laminate has high heat dissipation did it.
<実施例2>
実施例1と同様にして、シリコン基板の表面から1μm飛び出す高さまで、溝部にカーボンナノチューブおよびCuを充填されたインターポーザー基板を得た。
他の基板として、外径150mm、厚さ625μmのシリコン基板を用いた。他の基板の表面に、芝浦メカトロニクス製CFS−4ESを用いてスパッタリング法により、Au層を30nm形成した。
次に、その表面から1μm飛び出す高さまで充填物を有するインターポーザー基板の表面と、Auの金属層を形成した他の基板の表面とに、1.0×10−6Paの真空条件および室温(25℃)下で、ムサシノエンジニアリング製常温接合装置を用いてArイオンによるスパッタリング法を1分間施して、インターポーザー基板上のCuの表面酸化膜の除去、および表面活性化を行った。その後、表面活性化処理したインターポーザー基板の表面と他の基板の表面を、1.0×10−6Paの真空条件および室温(25℃)下で、対向して接触させた後、同真空条件および室温下で、ムサシノエンジニアリング製常温接合装置を用いて、60kgf/cm2の荷重をかけて1分間保持することにより接合を行った以外は実施例1と同様にして行い、インターポーザー基板積層体を得た。
得られたインターポーザー基板積層体は、接合界面にブレードを挿入しても剥離することなく、接合状態を保持した。インターポーザー基板積層体の断面をSEMで観察したところ(図示せず)、貫通孔に充填したカーボンナノチューブとCuは、接合界面において撓み変形しており、インターポーザー基板と他の基板は、接合界面に空隙を形成することはなく接合していることを確認することができた。また、実施例1と同様にして、インターポーザー基板積層体の熱拡散性を評価した結果、インターポーザー基板積層体のインターポーザー基板側の表面温度は、90℃であり、インターポーザー基板積層体が高い放熱性を有することを確認できた。<Example 2>
In the same manner as in Example 1, an interposer substrate having a groove filled with carbon nanotubes and Cu was obtained to a height that protruded 1 μm from the surface of the silicon substrate.
As another substrate, a silicon substrate having an outer diameter of 150 mm and a thickness of 625 μm was used. An Au layer having a thickness of 30 nm was formed on the surface of another substrate by sputtering using CFS-4ES manufactured by Shibaura Mechatronics.
Next, a vacuum condition of 1.0 × 10 −6 Pa and a room temperature (on the surface of the interposer substrate having a filling up to a height of 1 μm from the surface and the surface of another substrate on which the Au metal layer is formed) 25 ° C.), a sputtering method using Ar ions was performed for 1 minute using a room temperature bonding apparatus manufactured by Musashino Engineering, and the surface oxide film of Cu on the interposer substrate was removed and surface activation was performed. Thereafter, the surface of the interposer substrate subjected to the surface activation treatment and the surface of another substrate are brought into contact with each other under a vacuum condition of 1.0 × 10 −6 Pa and room temperature (25 ° C.), and then the same vacuum. Under the conditions and room temperature, using a normal temperature bonding apparatus manufactured by Musashino Engineering, the same procedure as in Example 1 was performed except that bonding was performed by applying a load of 60 kgf / cm 2 and holding for 1 minute. Got the body.
The obtained interposer substrate laminate maintained a bonded state without peeling even when a blade was inserted into the bonded interface. When the cross section of the interposer substrate laminate was observed with an SEM (not shown), the carbon nanotubes and Cu filled in the through holes were bent and deformed at the bonding interface, and the interposer substrate and the other substrates were bonded at the bonding interface. It was confirmed that bonding was made without forming voids. Further, as a result of evaluating the thermal diffusibility of the interposer substrate laminate in the same manner as in Example 1, the surface temperature of the interposer substrate laminate on the side of the interposer substrate is 90 ° C., and the interposer substrate laminate is It was confirmed that it has high heat dissipation.
<実施例3>
30kgf/cm2の荷重をかけて1分間保持することにより接合を行う以外は、実施例1と同様にして行い、インターポーザー基板積層体を得た。
得られたインターポーザー基板積層体は、接合界面にブレードを挿入しても剥離することなく、接合状態を保持した。インターポーザー基板積層体の断面をSEMで観察したところ(図示せず)、貫通孔に充填したカーボンナノチューブとCuは、接合界面において撓み変形しており、実施例1に比べて加圧時の荷重を小さくしても、インターポーザー基板と他の基板は、接合界面に空隙を形成することはなく接合していることを確認することができた。また、実施例1と同様にして、インターポーザー基板積層体の熱拡散性を評価した結果、インターポーザー基板積層体のインターポーザー基板側の表面温度は、93℃であり、インターポーザー基板積層体が高い放熱性を有することを確認できた。<Example 3>
An interposer substrate laminate was obtained in the same manner as in Example 1 except that bonding was performed by applying a load of 30 kgf / cm 2 and holding for 1 minute.
The obtained interposer substrate laminate maintained a bonded state without peeling even when a blade was inserted into the bonded interface. When a cross section of the interposer substrate laminate was observed with an SEM (not shown), the carbon nanotubes and Cu filled in the through holes were bent and deformed at the bonding interface, and the load during pressurization compared to Example 1 was increased. It was confirmed that the interposer substrate and the other substrate were bonded without forming a void at the bonding interface even when the size was reduced. Further, as a result of evaluating the thermal diffusibility of the interposer substrate laminate in the same manner as in Example 1, the surface temperature of the interposer substrate laminate on the side of the interposer substrate was 93 ° C., and the interposer substrate laminate was It was confirmed that it has high heat dissipation.
<実施例4>
実施例1と同様にしてそれぞれAuの金属層を形成したインターポーザー基板の表面と他の基板の表面とに、1.0×10−6Paの真空条件および室温(25℃)下で、ムサシノエンジニアリング製常温接合装置を用いてArイオンによるスパッタリング法を1分間施して、表面活性化を行った。その後、表面活性化処理したインターポーザー基板の表面と他の基板の表面を、1.0×10−6Paの真空条件および室温(25℃)下で、対向して接触させた後、ムサシノエンジニアリング製常温接合装置を用いて、30kgf/cm2の荷重をかけて1分間保持することにより接合を行った以外は実施例1と同様にして行い、インターポーザー基板積層体を得た。
得られたインターポーザー基板積層体は、接合界面にブレードを挿入しても剥離することなく、接合状態を保持した。インターポーザー基板積層体の断面をSEMで観察したところ(図示せず)、貫通孔に充填したカーボンナノチューブとCuは、接合界面において撓み変形しており、実施例1に比べて加圧時の荷重を小さくしても、インターポーザー基板と他の基板は、接合界面に空隙を形成することはなく接合していることを確認することができた。また、実施例1と同様にして、インターポーザー基板積層体の熱拡散性を評価した結果、インターポーザー基板積層体のインターポーザー基板側の表面温度は、93℃であり、インターポーザー基板積層体が高い放熱性を有することを確認できた。<Example 4>
In the same manner as in Example 1, Musashino was used on the surface of an interposer substrate on which a metal layer of Au was formed and the surface of another substrate under vacuum conditions of 1.0 × 10 −6 Pa and room temperature (25 ° C.). Surface activation was performed by applying a sputtering method using Ar ions for 1 minute using an engineering room temperature bonding apparatus. Thereafter, the surface of the interposer substrate subjected to the surface activation treatment and the surface of another substrate were brought into contact with each other under a vacuum condition of 1.0 × 10 −6 Pa and at room temperature (25 ° C.), and then Musashino Engineering. An interposer substrate laminate was obtained in the same manner as in Example 1 except that bonding was performed by applying a load of 30 kgf / cm 2 and holding for 1 minute using a room temperature bonding apparatus.
The obtained interposer substrate laminate maintained a bonded state without peeling even when a blade was inserted into the bonded interface. When a cross section of the interposer substrate laminate was observed with an SEM (not shown), the carbon nanotubes and Cu filled in the through holes were bent and deformed at the bonding interface, and the load during pressurization compared to Example 1 was increased. It was confirmed that the interposer substrate and the other substrate were bonded without forming a void at the bonding interface even when the size was reduced. Further, as a result of evaluating the thermal diffusibility of the interposer substrate laminate in the same manner as in Example 1, the surface temperature of the interposer substrate laminate on the side of the interposer substrate was 93 ° C., and the interposer substrate laminate was It was confirmed that it has high heat dissipation.
<実施例5>
6kgf/cm2の荷重をかけて1分間保持することにより接合を行う以外は、実施例1と同様にして行い、インターポーザー基板積層体を得た。
得られたインターポーザー基板積層体は、接合界面にブレードを挿入しても剥離することなく、接合状態を保持した。インターポーザー基板積層体の断面をSEMで観察したところ(図示せず)、貫通孔に充填したカーボンナノチューブとCuは、接合界面において撓み変形しており、実施例1および3に比べて加圧時の荷重を小さくしても、インターポーザー基板と他の基板は、接合界面に空隙を形成することはなく接合していることを確認することができた。また、実施例1と同様にして、インターポーザー基板積層体の熱拡散性を評価した結果、インターポーザー基板積層体のインターポーザー基板側の表面温度は、91℃であり、インターポーザー基板積層体が高い放熱性を有することを確認できた。<Example 5>
An interposer substrate laminate was obtained in the same manner as in Example 1 except that bonding was performed by applying a load of 6 kgf / cm 2 and holding for 1 minute.
The obtained interposer substrate laminate maintained a bonded state without peeling even when a blade was inserted into the bonded interface. When the cross-section of the interposer substrate laminate was observed with an SEM (not shown), the carbon nanotubes and Cu filled in the through holes were bent and deformed at the bonding interface, and compared with Examples 1 and 3 when pressurized. It was confirmed that the interposer substrate and the other substrate were bonded without forming a void at the bonding interface even when the load of the substrate was reduced. Further, as a result of evaluating the thermal diffusibility of the interposer substrate laminate in the same manner as in Example 1, the surface temperature of the interposer substrate laminate on the side of the interposer substrate was 91 ° C., and the interposer substrate laminate was It was confirmed that it has high heat dissipation.
<比較例1>
1kgf/cm2の荷重をかけて1分間保持することにより接合を行う以外は、実施例1と同様にして行い、インターポーザー基板積層体を得た。得られたインターポーザー基板積層体は、加圧を開放し装置から取り出そうとしたところ、接合界面で剥離し、接合状態を保持できなかった。接合時の荷重が不十分であると、貫通孔に充填したカーボンナノチューブとCuを、接合界面において撓み変形させることができず、接合界面に空隙を生じて、接合されなかったと思われる。<Comparative Example 1>
An interposer substrate laminate was obtained in the same manner as in Example 1 except that bonding was performed by applying a load of 1 kgf / cm 2 and holding for 1 minute. When the obtained interposer substrate laminate was released from the apparatus by releasing the pressure, it was peeled off at the bonding interface, and the bonded state could not be maintained. If the load at the time of bonding is insufficient, the carbon nanotubes and Cu filled in the through-holes cannot be bent and deformed at the bonding interface, and voids are generated at the bonding interface, so that it is considered that the bonding was not performed.
<比較例2>
1kgf/cm2の荷重をかけて1分間保持することにより接合を行う以外は、実施例2と同様にして行い、インターポーザー基板積層体を得た。得られたインターポーザー基板積層体は、加圧を開放し装置から取り出そうとしたところ、接合界面で剥離し、接合状態を保持できなかった。比較例1と比べて、Arイオンによるスパッタリング法での表面活性化を加えているが、接合させることができなかった。接合時の荷重が不十分であると、貫通孔に充填したカーボンナノチューブとCuを、接合界面において撓み変形させることができず、接合界面に空隙を生じて、接合されなかったと思われる。<Comparative example 2>
An interposer substrate laminate was obtained in the same manner as in Example 2 except that bonding was performed by applying a load of 1 kgf / cm 2 and holding for 1 minute. When the obtained interposer substrate laminate was released from the apparatus by releasing the pressure, it was peeled off at the bonding interface, and the bonded state could not be maintained. Compared to Comparative Example 1, surface activation by sputtering using Ar ions was added, but bonding was not possible. If the load at the time of bonding is insufficient, the carbon nanotubes and Cu filled in the through-holes cannot be bent and deformed at the bonding interface, and voids are generated at the bonding interface, so that it is considered that the bonding was not performed.
<比較例3>
実施例1と同様の手法を用いて、溝部にシリコン基板の表面から20μm飛び出す高さまでカーボンナノチューブとCuを充填したインターポーザー基板を作製した以外は、実施例1と同様にして行い、基板積層体を得た。得られた基板積層体は、加圧を開放し装置から取り出そうとしたところ、接合界面で剥離し、接合状態を保持できなかった。実施例1と同様の接合条件であったが、比較例3でのインターポーザー基板は、貫通孔に充填したカーボンナノチューブとCuの基板表面からの高さが高すぎるため、面全体での接合が不十分となったと思われる。<Comparative Example 3>
Using the same method as in Example 1, except that an interposer substrate in which carbon nanotubes and Cu were filled to a height that protruded 20 μm from the surface of the silicon substrate into the groove portion was produced, the same procedure as in Example 1 was performed. Got. When the obtained substrate laminate was released from the apparatus by releasing the pressure, it was peeled off at the bonding interface, and the bonded state could not be maintained. Although the bonding conditions were the same as in Example 1, the interposer substrate in Comparative Example 3 was too high in height from the carbon nanotubes filled in the through holes and Cu to the substrate surface. It seems that it became insufficient.
上述した実施例では、インターポーザー基板の接合性を確認するために、溝部を備えるシリコン基板を用いてインターポーザー基板を形成したが、これに限定されるものではなく、他のインターポーザー基板を用いた場合にも同様の効果が得られる。 In the embodiment described above, the interposer substrate is formed using the silicon substrate having the groove portion in order to confirm the bondability of the interposer substrate. However, the present invention is not limited to this, and other interposer substrates are used. The same effect can be obtained even if
10、20 :インターポーザー基板
11、21 :インターポーザー基板の貫通孔
21a :インターポーザー基板の溝部
12、22 :導電性材料
13、23 :他の基板
14、14a、14b、24、24a、24b :金属層
25 :接合体
16、26 :インターポーザー基板積層体10, 20:
Claims (10)
前記インターポーザー基板の前記貫通孔または溝部を有する接合しようとする側の面の上に備えられた金属層であって、前記金属層が、Au、Cu、Hf、TaおよびWからなる群から選ばれる少なくとも1つの金属であり、前記金属層の厚さが0.5〜100nmである金属層と、
前記金属層の上に備えられた他の基板と
を少なくとも備えるインターポーザー基板積層体。 A plurality of through-holes or grooves, and a conductive material that fills the through-holes or grooves and protrudes from the surface to be joined having the through-holes or grooves to a height of more than 0 μm to 10 μm or less. An interposer board,
A metal layer provided on a surface of the interposer substrate on the side to be joined having the through hole or the groove , wherein the metal layer is selected from the group consisting of Au, Cu, Hf, Ta, and W At least one metal, wherein the metal layer has a thickness of 0.5 to 100 nm ,
An interposer substrate laminate comprising at least another substrate provided on the metal layer.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015013239 | 2015-01-27 | ||
| JP2015013239 | 2015-01-27 | ||
| PCT/JP2016/052261 WO2016121789A1 (en) | 2015-01-27 | 2016-01-27 | Interposer substrate laminate and manufacturing method for same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2016121789A1 JPWO2016121789A1 (en) | 2017-08-17 |
| JP6419851B2 true JP6419851B2 (en) | 2018-11-07 |
Family
ID=56543400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016572083A Expired - Fee Related JP6419851B2 (en) | 2015-01-27 | 2016-01-27 | Interposer substrate laminate and manufacturing method thereof |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6419851B2 (en) |
| TW (1) | TWI738638B (en) |
| WO (1) | WO2016121789A1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3525232A1 (en) * | 2018-02-09 | 2019-08-14 | Nexperia B.V. | Semiconductor device and method of manufacturing the same |
| CN112018198A (en) * | 2019-05-31 | 2020-12-01 | 东泰高科装备科技有限公司 | Solar cell substrate structure, solar cell and preparation method thereof |
| CN115101505A (en) * | 2022-06-16 | 2022-09-23 | 北京京东方技术开发有限公司 | Substrate, preparation method and electronic device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10359424B4 (en) * | 2003-12-17 | 2007-08-02 | Infineon Technologies Ag | Redistribution board for narrow pitch semiconductor devices and method of making the same |
| JP4448356B2 (en) * | 2004-03-26 | 2010-04-07 | 富士通株式会社 | Semiconductor device and manufacturing method thereof |
| JP2008294098A (en) * | 2007-05-23 | 2008-12-04 | Nikon Corp | Surface cleaning activation device and electrode bonding device |
| JP5245925B2 (en) * | 2009-03-06 | 2013-07-24 | 富士通株式会社 | Electronic component and manufacturing method thereof |
| JP2011238789A (en) * | 2010-05-11 | 2011-11-24 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
| JP5250707B2 (en) * | 2011-05-26 | 2013-07-31 | 有限会社 ナプラ | Electronic equipment substrate and electronic equipment |
| JP5709326B2 (en) * | 2013-05-02 | 2015-04-30 | ローム株式会社 | Semiconductor device |
-
2016
- 2016-01-26 TW TW105102343A patent/TWI738638B/en active
- 2016-01-27 JP JP2016572083A patent/JP6419851B2/en not_active Expired - Fee Related
- 2016-01-27 WO PCT/JP2016/052261 patent/WO2016121789A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| TW201709362A (en) | 2017-03-01 |
| TWI738638B (en) | 2021-09-11 |
| JPWO2016121789A1 (en) | 2017-08-17 |
| WO2016121789A1 (en) | 2016-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10553562B2 (en) | Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods | |
| US8481406B2 (en) | Methods of forming bonded semiconductor structures | |
| TWI464810B (en) | Method of forming a bonded semiconductor structure and semiconductor structure formed by the method | |
| TW202002111A (en) | TSV as pad | |
| CN112956011A (en) | Layer structure for direct intermetallic bonding at low temperatures in microelectronics | |
| JP5438114B2 (en) | Method and system for material bonding | |
| JP4345808B2 (en) | Manufacturing method of semiconductor device | |
| JP5248084B2 (en) | Silicon interposer, package for semiconductor device using the same, and semiconductor device | |
| TW201733009A (en) | Improve contact alignment tolerance for direct bonding | |
| JP2015023235A (en) | Semiconductor device and manufacturing method of the same | |
| US8777638B2 (en) | Wiring board and method of manufacturing the same | |
| JP6419851B2 (en) | Interposer substrate laminate and manufacturing method thereof | |
| WO2016098865A1 (en) | Multilayer wiring substrate | |
| US20140103481A1 (en) | Semiconductor substrate, semiconductor device, solid-state imaging device, and method of manufacturing semiconductor sustrate | |
| JP5568170B2 (en) | Wiring board and manufacturing method thereof | |
| TW201618241A (en) | Improved composite wafer structure of flip chip wafer level package | |
| JP6473897B2 (en) | Manufacturing method of semiconductor device | |
| JP2013118264A (en) | Semiconductor device and method of manufacturing the same | |
| TWI841894B (en) | Semiconductor device and method for manufacturing the same | |
| JP5192930B2 (en) | Joining method | |
| JP4289217B2 (en) | Manufacturing method of semiconductor device | |
| WO2014024250A1 (en) | Wiring board, method for manufacturing same, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181010 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6419851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |