JP6450964B2 - 個片体製造方法 - Google Patents
個片体製造方法 Download PDFInfo
- Publication number
- JP6450964B2 JP6450964B2 JP2014158088A JP2014158088A JP6450964B2 JP 6450964 B2 JP6450964 B2 JP 6450964B2 JP 2014158088 A JP2014158088 A JP 2014158088A JP 2014158088 A JP2014158088 A JP 2014158088A JP 6450964 B2 JP6450964 B2 JP 6450964B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- plate
- forming
- groove
- modified layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
Description
また、エキスパンド工程を有する場合、切込形成工程後においても相互に繋がっている各個片体の間隔を離間させることができる。
各実施形態において基準となる図を挙げることなく、例えば、上、下、左、右、または、前、後といった方向を示した場合は、全て図1(b)を正規の方向(付した番号が適切な向きとなる方向)から観た場合を基準とし、上、下、左、右方向が紙面に平行な方向であり、前が紙面に直交する手前方向、後が紙面に直交する奥方向とする。
図5において、第2実施形態の個片体製造方法は、板状部材としてのウエハWFを用意する板状部材用意工程と、ウエハWFが脆弱になる改質層21を形成する改質層形成工程と、ウエハWFの側面から一方または他方の面に沿う切込12を形成することで、当該ウエハWFから複数の個片体としての半導体チップCPを形成する切込形成工程と、ウエハWFを引っ張るエキスパンド工程とを有している。
図6(a)に示すように、板状部材用意工程において、一方の面に回路CAおよびストリートSTが形成されたウエハWFを用意し、図6(b)に示すように、溝形成工程において、溝形成手段BLが一方の面側のストリートSTに沿って他方の面側に貫通することのない溝11を形成する。その後、図7に示すように、ウエハWFを両面側から保持部材30で保持し、切断手段40によって、その側面からウエハWFの一方のまたは他方の面に沿い、かつ溝11を横切る切込12を形成し、当該ウエハWFをその厚み内で2分割する。これにより、ウエハWFは、溝11に沿った複数のチップCPと回路CAが形成されていない下半ウエハWF1とに分割される。下半ウエハWF1は、図8(a)に示すように、板状部材用意工程において、回路形成手段10によって回路CAおよびストリートSTが形成される。回路CAが形成された下半ウエハWF1は、図8(b)に示すように、溝形成工程において、保持テーブル20上に保持され、溝形成手段BLによって複数のチップCPに分割され、被搭載部材に搭載される。このような変形例1によれば、板状部材用意工程の際にウエハWFの両面の回路CAを決定しておく必要がないので、各回路形成の組合せ等の自由度を高めることができる。
なお、変形例1の溝形成工程の代わりに、第2実施形態の改質層形成工程を適用してもよい。
また、変形例1の「一方の面」と「他方の面」とを入れ替えて実施してもよい。
図9に示すように、板状部材用意工程において、一方の面と他方の面とに大きさやパターンの異なる回路CA1、CA2とが形成されたウエハWFを用意し、溝形成工程や改質層形成工程において、溝11や改質層21を形成して複数のチップCPを形成してもよい。
図10に示すように、板状部材用意工程において、ウエハWFの両面に回路CAが上下方向でずれたウエハWFを用意する。そして、溝形成工程において、ストリートSTに沿って反対側の面に貫通することのない深さであり、ウエハWFの一方の面からの深さと他方の面からの深さとの合計がウエハWFの厚みよりも大きな溝11aを形成し、上述と同様にして複数のチップを形成してもよい。この場合、溝形成工程の代わりに改質層形成工程としてもよい。
図11に示すように、板状部材用意工程において、例えば、厚みが725μmのウエハWFを用意し、切込形成工程において、厚みが317.5μmの線径、レーザ幅、ブレード幅を有する切断手段50を用いれば、両面に厚みが30μmの複数のチップCPを形成することができるとともに、中央にも厚みが30μmのウエハWF2を形成することができる。このようなウエハWF2も、板状部材用意工程、溝形成工程、改質層形成工程、エキスパンド工程等を適宜に行って回路CAが形成された複数のチップCPに分割することができる。なお、このようにウエハWFを3分割するような場合、切込形成工程において、切断手段50を2体並べて使用してもよいし、1体の切断手段50で2度切込形成工程を行ってもよい。このような変形例4によっても、分割後のウエハWFの厚みを調整することができる。
板状部材用意工程において、少なくとも一方の面に予め回路CA及びストリートSTが形成されたウエハWFを用意してもよく、この場合、回路形成手段10による造形物形成工程が不要となる。
ウエハWFは、725μm、625μm等どんな厚みでもよいし、300mm、450mm等どんな直径でもよい。
ウエハWFは、シリコン半導体ウエハ、SiC(シリコンカーバイド)ウエハ、サファイアウエハ、化合物半導体ウエハ等が例示できる。化合物半導体ウエハは、例えばGaP(リン化ガリウム)ウエハ、GaA(ヒ化ガリウム)ウエハ、InP(リン化インジウムガリウム)ウエハ、GaN(窒化ガリウム)ウエハ等が挙げられる。
ウエハWFの形状は、円形、D型、楕円形、四角形、その他の多角形等どんな形でもよい。
ウエハWFに形成される回路は、一方の面と他方の面とで大きさやパターンが異なっていてもよい。
ウエハWFには、Vノッチやオリエンテーションフラット等の結晶方位を示す部位があってもよい。
板状部材は、ウエハWF以外に、例えば、回路基板、ベース基板、リードフレーム、ガラス板、鋼板、陶器、木板または樹脂板等、任意の形態の部材や物品等でよく、何ら限定されるものではない。従って、個片体も、それら任意の形態の部材や物品等から切断されたものでよく、何ら限定されるものではない。
造形物は、回路CA以外に、所定の図柄、絵、模様、文字、数字、立体図、凹凸模様またはそれらを組み合わせたもの等、何ら限定されることはなく、造形物形成手段も、それらを形成できるものであれば何ら限定されることはない。
溝形成工程において、切込12と干渉しない深さの溝11すなわち、切込12が横切ることのない深さの溝11を形成し、切込形成工程の後に上述と同様のエキスパンド工程や、裏面研削工程等で複数のチップCPに分割してもよい。
1つのウエハWFに対し、溝形成工程と改質層形成工程との両方を行ってもよい。
改質層形成工程において、切込12と干渉しない深さの改質層21すなわち、切込12が横切ることのない深さの改質層21を形成し、切込形成工程の後に上述と同様のエキスパンド工程や、裏面研削工程等で複数のチップCPに分割してもよい。
改質層形成工程において、ウエハWFを脆弱にできる薬品や化学物質等の脆弱化部材を投与し、ストリートSTに沿ってウエハWFが脆弱となる改質層を形成してもよい。
切込形成工程において、切断手段40、50でウエハWFを厚み内で4以上に分割してもよいし、切断手段40、50を3体以上並べて使用してもよい。
切込形成工程後や裏面研削工程後のウエハ又はチップの厚みは、20μm、30μm、60μm、100μm等、どんな厚みでもよい。
12 切込
21 改質層
CP 半導体チップ(個片体)
WF 半導体ウエハ(板状部材)
Claims (2)
- 板状部材を用意する板状部材用意工程と、
前記板状部材の一方の面および他方の面の両方の面に、反対側の面に貫通することのない溝を形成する溝形成工程と、
前記板状部材の側面から一方の面または他方の面に沿い、かつ前記溝を横切る切込を形成することで、当該板状部材を薄化すると同時に分割し、前記一方の面および他方の面の両方の面からそれぞれ複数の個片体を形成する切込形成工程とを有していることを特徴とする個片体製造方法。 - 板状部材を用意する板状部材用意工程と、
前記板状部材が脆弱になる改質層を当該板状部材に形成する改質層形成工程と、
前記板状部材の側面から一方の面または他方の面に沿い、かつ前記改質層を横切る切込を形成することで、当該板状部材を薄化すると同時に分割し、前記一方の面および他方の面の両方の面からそれぞれ複数の個片体を形成する切込形成工程とを有していることを特徴とする個片体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014158088A JP6450964B2 (ja) | 2014-08-01 | 2014-08-01 | 個片体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014158088A JP6450964B2 (ja) | 2014-08-01 | 2014-08-01 | 個片体製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016035963A JP2016035963A (ja) | 2016-03-17 |
| JP6450964B2 true JP6450964B2 (ja) | 2019-01-16 |
Family
ID=55523666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014158088A Active JP6450964B2 (ja) | 2014-08-01 | 2014-08-01 | 個片体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6450964B2 (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2843256B2 (ja) * | 1994-05-12 | 1999-01-06 | 直江津電子工業株式会社 | シリコン半導体ウエハの切断方法 |
| JP2004259846A (ja) * | 2003-02-25 | 2004-09-16 | Ogura Jewel Ind Co Ltd | 基板上形成素子の分離方法 |
| JP5493311B2 (ja) * | 2008-03-26 | 2014-05-14 | 日立化成株式会社 | 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法 |
| JP2010021398A (ja) * | 2008-07-11 | 2010-01-28 | Disco Abrasive Syst Ltd | ウェーハの処理方法 |
| JP5367450B2 (ja) * | 2009-05-12 | 2013-12-11 | 株式会社ディスコ | 半導体ウエーハの加工方法 |
| KR101580924B1 (ko) * | 2009-08-25 | 2015-12-30 | 삼성전자주식회사 | 웨이퍼 분할 장치 및 웨이퍼 분할 방법 |
| JP5614738B2 (ja) * | 2010-01-26 | 2014-10-29 | 国立大学法人埼玉大学 | 基板加工方法 |
| WO2014080918A1 (ja) * | 2012-11-20 | 2014-05-30 | 古河電気工業株式会社 | 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ |
-
2014
- 2014-08-01 JP JP2014158088A patent/JP6450964B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016035963A (ja) | 2016-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9018080B2 (en) | Wafer processing method | |
| CN100499072C (zh) | 晶片分割方法 | |
| JP2016035965A (ja) | 板状部材の分割装置および板状部材の分割方法 | |
| JP2016004799A (ja) | 貼り合わせウェーハ形成方法 | |
| JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
| JP2015065209A (ja) | ウェーハの分割方法 | |
| JP6450964B2 (ja) | 個片体製造方法 | |
| JP6435545B2 (ja) | 個片体製造方法 | |
| CN101095222B (zh) | 用于用晶片制造半导体芯片的方法 | |
| JP2017050408A (ja) | 積層ウェーハの製造方法 | |
| JP2015233075A (ja) | 積層デバイスの製造方法 | |
| CN107919432A (zh) | 发光二极管芯片的制造方法和发光二极管芯片 | |
| KR102327105B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
| KR102270094B1 (ko) | 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩 | |
| JP5989422B2 (ja) | 半導体装置の製造方法 | |
| JP2018182165A (ja) | 発光ダイオードチップの製造方法及び発光ダイオードチップ | |
| JP2018181998A (ja) | 発光ダイオードチップの製造方法及び発光ダイオードチップ | |
| WO2017126098A1 (ja) | 板状部材の分割装置および板状部材の分割方法 | |
| CN108538994A (zh) | 发光二极管芯片的制造方法和发光二极管芯片 | |
| TWI757292B (zh) | 發光二極體晶片之製造方法 | |
| JP2018026384A (ja) | 発光ダイオードチップの製造方法及び発光ダイオードチップ | |
| JP2018060867A (ja) | 発光ダイオードチップの製造方法 | |
| JP2018026383A (ja) | 発光ダイオードチップの製造方法及び発光ダイオードチップ | |
| JP2018026386A (ja) | 発光ダイオードチップの製造方法及び発光ダイオードチップ | |
| JP2020136414A (ja) | ダミーウェーハ及びダミーウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6450964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |