Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6450964B2 - 個片体製造方法 - Google Patents
[go: Go Back, main page]

JP6450964B2 - 個片体製造方法 - Google Patents

個片体製造方法 Download PDF

Info

Publication number
JP6450964B2
JP6450964B2 JP2014158088A JP2014158088A JP6450964B2 JP 6450964 B2 JP6450964 B2 JP 6450964B2 JP 2014158088 A JP2014158088 A JP 2014158088A JP 2014158088 A JP2014158088 A JP 2014158088A JP 6450964 B2 JP6450964 B2 JP 6450964B2
Authority
JP
Japan
Prior art keywords
wafer
plate
forming
groove
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014158088A
Other languages
English (en)
Other versions
JP2016035963A (ja
Inventor
芳昭 杉下
芳昭 杉下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2014158088A priority Critical patent/JP6450964B2/ja
Publication of JP2016035963A publication Critical patent/JP2016035963A/ja
Application granted granted Critical
Publication of JP6450964B2 publication Critical patent/JP6450964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Description

本発明は、個片体製造方法に関する。
半導体ウエハ(以下、ウエハと省略する場合がある)等の板状部材は、例えばSEMI(Semiconductor Equipment and Materials International)規格により、直径が200mmのものは厚みが725μmになるように、直径が300mmのものは厚みが775μmとなるようにと規定されている。このようなウエハは、多数のICやLSI等の電子回路(以下、回路と略称する場合がある)が形成された後、例えば50μm前後にまで研削されて半導体チップ(個片体)となるので、その9割以上が捨てられることになる。
特許文献1には、半導体基板(板状部材)の両面に不純物を拡散して拡散領域を形成する工程と、上記半導体基板を厚み方向で2分割する工程と、2分割されたそれぞれの半導体基板における拡散領域の反対面を研磨して鏡面化する工程とを備える半導体基板の製造方法が記載されている。そして、2分割されたそれぞれの半導体基板はダイシング工程で個片体とされ、リードフレーム等の被搭載物に搭載される。
特開平1−114044号公報
しかしながら、従来の個片体の製造方法では、回路面側を保持しながらウエハを厚み方向で2分割した後、回路面に沿って個片化を行うために、保持面を回路面側から分割面側に保持し直さなければならず、個片体を被搭載物に搭載する搭載工程を含めた個片体の製造工程が煩雑になるという課題がある。
本発明の目的は、個片体の製造工程を簡素化することができる個片体製造方法を提供することである。
上記目的を解決するために、本発明の個片体製造方法は、板状部材を用意する板状部材用意工程と、前記板状部材の一方の面および他方の面の両方の面に、反対側の面に貫通することのない溝を形成する溝形成工程と、前記板状部材の側面から一方の面または他方の面に沿い、かつ前記溝を横切る切込を形成することで、当該板状部材を薄化すると同時に分割し、前記一方の面および他方の面の両方の面からそれぞれ複数の個片体を形成する切込形成工程とを有している。
本発明の個片体製造方法は、板状部材を用意する板状部材用意工程と、前記板状部材が脆弱になる改質層を当該板状部材に形成する改質層形成工程と、前記板状部材の側面から一方の面または他方の面に沿い、かつ前記改質層を横切る切込を形成することで、当該板状部材を薄化すると同時に分割し、前記一方の面および他方の面の両方の面からそれぞれ複数の個片体を形成する切込形成工程とを有している。
前記切込形成工程後、前記板状部材を引っ張るエキスパンド工程とを有していてもよい。
本発明によれば、板状部材の分割後、分割面側を保持し直す必要がなく、個片体を被搭載物に搭載する搭載工程を含めた個片体の製造工程を簡素化することができる。
また、エキスパンド工程を有する場合、切込形成工程後においても相互に繋がっている各個片体の間隔を離間させることができる。
第1実施形態に係る個片体製造方法の工程の説明図。 上記実施形態に係る個片体製造方法の工程の説明図。 上記実施形態に係る個片体製造方法の工程の説明図。 上記実施形態に係る個片体製造方法の工程の説明図。 第2実施形態に係る個片体製造方法の工程の説明図。 変形例1の個片体製造方法の工程の説明図。 変形例1の個片体製造方法の工程の説明図。 変形例1の個片体製造方法の工程の説明図。 変形例2の説明図。 変形例3の説明図。 変形例4の説明図。
(第1実施形態)
各実施形態において基準となる図を挙げることなく、例えば、上、下、左、右、または、前、後といった方向を示した場合は、全て図1(b)を正規の方向(付した番号が適切な向きとなる方向)から観た場合を基準とし、上、下、左、右方向が紙面に平行な方向であり、前が紙面に直交する手前方向、後が紙面に直交する奥方向とする。
図1〜図4において、第1実施形態の個片体製造方法は、板状部材としてのウエハWFを用意する板状部材用意工程と、ウエハWFの一方の面および他方の面の両面に、反対側の面に貫通することのない溝11を形成する溝形成工程と、ウエハWFの側面から一方または他方の面に沿う切込12を形成することで、当該ウエハWFから複数の個片体としての半導体チップ(以下、チップと省略する場合がある)CPを形成する切込形成工程とを有している。
板状部材用意工程は、図1(a)〜(c)に示すように、造形物形成手段としての回路形成手段10によって、円盤状のウエハの両面に造形物としての回路CAを形成する(造形物形成工程)。回路CAが形成されたウエハWFの各面には、図2(a)にも示すように、各回路CA間にストリートSTが格子状に形成される。
溝形成工程は、図2(b)に示すように、回路CAが形成されたウエハWFを一方の面を上に向けた状態で保持テーブル20上に載置し、減圧ポンプや真空エジェクタ等の図示しない減圧手段によって保持する。次いで、切削ブレード、レーザ照射装置、エッチング等の溝形成手段BLによって、一方の面側のストリートSTに沿って他方の面側に貫通することのない溝11を形成する。その後、一方の面側に溝11が形成されたウエハWFを天地反転し、図3(a)に示すように、他方の面を上に向けた状態で保持テーブル20上に載置し、図示しない減圧手段によって保持する。次いで、溝形成手段BLによって、他方の面側のストリートSTに沿って一方の面側および、一方の面側から形成された溝11に貫通することのない溝11を形成する。これにより、図3(b)に示すように、両面の回路CAの周囲に沿って溝11が形成されたウエハWFが形成される。
切込形成工程は、図4に示すように、両面に溝11が形成されたウエハWFを両面側から接着シートや吸着テーブル等の保持部材30によって保持する。次いで、ワイヤソー、レーザ照射装置、ブレード等の切断手段40によって、ウエハWFの側面からウエハWFの一方のまたは他方の面に沿い、かつ溝11を横切る切込12を形成し、当該ウエハWFを厚み内で2分割する。これにより、ウエハWFは、溝11に沿った複数のチップCPに分割される。その後、各チップCPは、チップ搭載工程で接着やボンディング等によってリードフレームや基板等の図示しない被搭載部材に搭載される。なお、切断手段40の線径、レーザ幅、ブレード幅を変更することによって切断後のチップCPの厚みを調整することができる。例えば、厚みが775μmのウエハWFに対し、厚みが675μmの線径、レーザ幅、ブレード幅を有する切断手段40を用いれば、両面に厚みが50μmの複数のチップCPを形成することができる。この場合、裏面研削工程が不要となり、個片体の製造工程を短くすることができるが、裏面研削工程でチップCPをもっと薄く研削してもよい。
以上のような第1実施形態によれば、ウエハWFの分割後(厚み内での分割後)、分割面側を保持し直す必要がなく、チップCPを被搭載物に搭載する搭載工程を含めたチップCPの製造工程を簡素化することができる。
(第2実施形態)
図5において、第2実施形態の個片体製造方法は、板状部材としてのウエハWFを用意する板状部材用意工程と、ウエハWFが脆弱になる改質層21を形成する改質層形成工程と、ウエハWFの側面から一方または他方の面に沿う切込12を形成することで、当該ウエハWFから複数の個片体としての半導体チップCPを形成する切込形成工程と、ウエハWFを引っ張るエキスパンド工程とを有している。
板状部材用意工程は、第1実施形態と同様に、両面に造形物としての回路CAおよびストリートSTが形成されたウエハWFを用意する。
改質層形成工程は、図5(a)に示すように、回路CAが形成されたウエハWFを一方の面を上に向けた状態で保持テーブル20上に載置し、図示しない減圧手段によって保持する。次いで、レーザ照射装置等の改質層形成手段60によってレーザ光60Aを照射し、一方の面側のストリートSTに沿って当該ウエハが脆弱となる改質層21を形成する。
切込形成工程は、図5(b)に示すように、改質層21が形成されたウエハWFを両面側から保持部材30によって保持する。次いで、切断手段40によって、ウエハWFの側面からウエハWFの一方のまたは他方の面に沿い、かつ改質層21を横切る切込12を形成し、当該ウエハWFをその厚み内で2分割する。
エキスパンド工程は、図5(c)に示すように、図示しないエキスパンド手段により、保持部材30を引っ張ることで、ウエハWFが改質層21に沿って複数のチップCPに分割される。その後、各チップCPは、ピックアップ装置等によって保持部材30から剥離され、図示しない被搭載部材に搭載される。なお、切込形成工程において、改質層21が破壊されて当該改質層21に沿った複数のチップCPが形成されるような場合や、他の工程でエキスパンドを行う場合、本願発明においてエキスパンド工程は不要である。
以上のような第2実施形態によれば、第1実施形態と同様の効果を得ることができる。
本発明における手段および工程は、それら手段および工程について説明した動作、機能または工程を果たすことのできる限りなんら限定されるものではなく、まして、前記実施形態で示した単なる1実施形態の構成物や工程に全く限定されるものではない。例えば、溝形成工程は、板状部材の少なくとも一方の面に、反対側の面に貫通することのない溝を形成可能な工程であれば、出願当初の技術常識に照らし合わせてその範囲内であればなんら限定されることはない(他の手段および工程についての説明は省略する)。
[変形例1]
図6(a)に示すように、板状部材用意工程において、一方の面に回路CAおよびストリートSTが形成されたウエハWFを用意し、図6(b)に示すように、溝形成工程において、溝形成手段BLが一方の面側のストリートSTに沿って他方の面側に貫通することのない溝11を形成する。その後、図7に示すように、ウエハWFを両面側から保持部材30で保持し、切断手段40によって、その側面からウエハWFの一方のまたは他方の面に沿い、かつ溝11を横切る切込12を形成し、当該ウエハWFをその厚み内で2分割する。これにより、ウエハWFは、溝11に沿った複数のチップCPと回路CAが形成されていない下半ウエハWF1とに分割される。下半ウエハWF1は、図8(a)に示すように、板状部材用意工程において、回路形成手段10によって回路CAおよびストリートSTが形成される。回路CAが形成された下半ウエハWF1は、図8(b)に示すように、溝形成工程において、保持テーブル20上に保持され、溝形成手段BLによって複数のチップCPに分割され、被搭載部材に搭載される。このような変形例1によれば、板状部材用意工程の際にウエハWFの両面の回路CAを決定しておく必要がないので、各回路形成の組合せ等の自由度を高めることができる。
なお、変形例1の溝形成工程の代わりに、第2実施形態の改質層形成工程を適用してもよい。
また、変形例1の「一方の面」と「他方の面」とを入れ替えて実施してもよい。
[変形例2]
図9に示すように、板状部材用意工程において、一方の面と他方の面とに大きさやパターンの異なる回路CA1、CA2とが形成されたウエハWFを用意し、溝形成工程や改質層形成工程において、溝11や改質層21を形成して複数のチップCPを形成してもよい。
[変形例3]
図10に示すように、板状部材用意工程において、ウエハWFの両面に回路CAが上下方向でずれたウエハWFを用意する。そして、溝形成工程において、ストリートSTに沿って反対側の面に貫通することのない深さであり、ウエハWFの一方の面からの深さと他方の面からの深さとの合計がウエハWFの厚みよりも大きな溝11aを形成し、上述と同様にして複数のチップを形成してもよい。この場合、溝形成工程の代わりに改質層形成工程としてもよい。
[変形例4]
図11に示すように、板状部材用意工程において、例えば、厚みが725μmのウエハWFを用意し、切込形成工程において、厚みが317.5μmの線径、レーザ幅、ブレード幅を有する切断手段50を用いれば、両面に厚みが30μmの複数のチップCPを形成することができるとともに、中央にも厚みが30μmのウエハWF2を形成することができる。このようなウエハWF2も、板状部材用意工程、溝形成工程、改質層形成工程、エキスパンド工程等を適宜に行って回路CAが形成された複数のチップCPに分割することができる。なお、このようにウエハWFを3分割するような場合、切込形成工程において、切断手段50を2体並べて使用してもよいし、1体の切断手段50で2度切込形成工程を行ってもよい。このような変形例4によっても、分割後のウエハWFの厚みを調整することができる。
板状部材用意工程において形成する回路CAはどのようなものでもよく、例えば回路CAが、貫通電極を有する(あるいは貫通電極のみを有する)ものでもよい。この場合、貫通電極を埋め込む貫通電極埋め込み工程を設け、上記切込形成工程において当該貫通電極を埋め込んだウエハWFを厚み内で2分割して貫通電極付きの複数のチップやウエハを形成することができる。
板状部材用意工程において、少なくとも一方の面に予め回路CA及びストリートSTが形成されたウエハWFを用意してもよく、この場合、回路形成手段10による造形物形成工程が不要となる。
ウエハWFは、725μm、625μm等どんな厚みでもよいし、300mm、450mm等どんな直径でもよい。
ウエハWFは、シリコン半導体ウエハ、SiC(シリコンカーバイド)ウエハ、サファイアウエハ、化合物半導体ウエハ等が例示できる。化合物半導体ウエハは、例えばGaP(リン化ガリウム)ウエハ、GaA(ヒ化ガリウム)ウエハ、InP(リン化インジウムガリウム)ウエハ、GaN(窒化ガリウム)ウエハ等が挙げられる。
ウエハWFの形状は、円形、D型、楕円形、四角形、その他の多角形等どんな形でもよい。
ウエハWFに形成される回路は、一方の面と他方の面とで大きさやパターンが異なっていてもよい。
ウエハWFには、Vノッチやオリエンテーションフラット等の結晶方位を示す部位があってもよい。
板状部材は、ウエハWF以外に、例えば、回路基板、ベース基板、リードフレーム、ガラス板、鋼板、陶器、木板または樹脂板等、任意の形態の部材や物品等でよく、何ら限定されるものではない。従って、個片体も、それら任意の形態の部材や物品等から切断されたものでよく、何ら限定されるものではない。
造形物は、回路CA以外に、所定の図柄、絵、模様、文字、数字、立体図、凹凸模様またはそれらを組み合わせたもの等、何ら限定されることはなく、造形物形成手段も、それらを形成できるものであれば何ら限定されることはない。
溝形成工程において、溝11の深さは任意に決定できる。
溝形成工程において、切込12と干渉しない深さの溝11すなわち、切込12が横切ることのない深さの溝11を形成し、切込形成工程の後に上述と同様のエキスパンド工程や、裏面研削工程等で複数のチップCPに分割してもよい。
1つのウエハWFに対し、溝形成工程と改質層形成工程との両方を行ってもよい。
改質層形成工程で形成する改質層は、一方の面と他方の面との両面から形成し、それら改質層を相互に接続させてもよいし、接続させなくてもよい。
改質層形成工程において、切込12と干渉しない深さの改質層21すなわち、切込12が横切ることのない深さの改質層21を形成し、切込形成工程の後に上述と同様のエキスパンド工程や、裏面研削工程等で複数のチップCPに分割してもよい。
改質層形成工程において、ウエハWFを脆弱にできる薬品や化学物質等の脆弱化部材を投与し、ストリートSTに沿ってウエハWFが脆弱となる改質層を形成してもよい。
切込形成工程後に研削工程を設けて各チップCPを所定の厚みにまで研削してもよい。
切込形成工程において、切断手段40、50でウエハWFを厚み内で4以上に分割してもよいし、切断手段40、50を3体以上並べて使用してもよい。
切込形成工程後や裏面研削工程後のウエハ又はチップの厚みは、20μm、30μm、60μm、100μm等、どんな厚みでもよい。
11、11a 溝
12 切込
21 改質層
CP 半導体チップ(個片体)
WF 半導体ウエハ(板状部材)

Claims (2)

  1. 板状部材を用意する板状部材用意工程と、
    前記板状部材の一方の面および他方の面の両方の面に、反対側の面に貫通することのない溝を形成する溝形成工程と、
    前記板状部材の側面から一方の面または他方の面に沿い、かつ前記溝を横切る切込を形成することで、当該板状部材を薄化すると同時に分割し、前記一方の面および他方の面の両方の面からそれぞれ複数の個片体を形成する切込形成工程とを有していることを特徴とする個片体製造方法。
  2. 板状部材を用意する板状部材用意工程と、
    前記板状部材が脆弱になる改質層を当該板状部材に形成する改質層形成工程と、
    前記板状部材の側面から一方の面または他方の面に沿い、かつ前記改質層を横切る切込を形成することで、当該板状部材を薄化すると同時に分割し、前記一方の面および他方の面の両方の面からそれぞれ複数の個片体を形成する切込形成工程とを有していることを特徴とする個片体製造方法。
JP2014158088A 2014-08-01 2014-08-01 個片体製造方法 Active JP6450964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014158088A JP6450964B2 (ja) 2014-08-01 2014-08-01 個片体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014158088A JP6450964B2 (ja) 2014-08-01 2014-08-01 個片体製造方法

Publications (2)

Publication Number Publication Date
JP2016035963A JP2016035963A (ja) 2016-03-17
JP6450964B2 true JP6450964B2 (ja) 2019-01-16

Family

ID=55523666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014158088A Active JP6450964B2 (ja) 2014-08-01 2014-08-01 個片体製造方法

Country Status (1)

Country Link
JP (1) JP6450964B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2843256B2 (ja) * 1994-05-12 1999-01-06 直江津電子工業株式会社 シリコン半導体ウエハの切断方法
JP2004259846A (ja) * 2003-02-25 2004-09-16 Ogura Jewel Ind Co Ltd 基板上形成素子の分離方法
JP5493311B2 (ja) * 2008-03-26 2014-05-14 日立化成株式会社 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP2010021398A (ja) * 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
JP5367450B2 (ja) * 2009-05-12 2013-12-11 株式会社ディスコ 半導体ウエーハの加工方法
KR101580924B1 (ko) * 2009-08-25 2015-12-30 삼성전자주식회사 웨이퍼 분할 장치 및 웨이퍼 분할 방법
JP5614738B2 (ja) * 2010-01-26 2014-10-29 国立大学法人埼玉大学 基板加工方法
WO2014080918A1 (ja) * 2012-11-20 2014-05-30 古河電気工業株式会社 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ

Also Published As

Publication number Publication date
JP2016035963A (ja) 2016-03-17

Similar Documents

Publication Publication Date Title
US9018080B2 (en) Wafer processing method
CN100499072C (zh) 晶片分割方法
JP2016035965A (ja) 板状部材の分割装置および板状部材の分割方法
JP2016004799A (ja) 貼り合わせウェーハ形成方法
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
JP2015065209A (ja) ウェーハの分割方法
JP6450964B2 (ja) 個片体製造方法
JP6435545B2 (ja) 個片体製造方法
CN101095222B (zh) 用于用晶片制造半导体芯片的方法
JP2017050408A (ja) 積層ウェーハの製造方法
JP2015233075A (ja) 積層デバイスの製造方法
CN107919432A (zh) 发光二极管芯片的制造方法和发光二极管芯片
KR102327105B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
KR102270094B1 (ko) 발광 다이오드 칩의 제조 방법 및 발광 다이오드 칩
JP5989422B2 (ja) 半導体装置の製造方法
JP2018182165A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018181998A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
WO2017126098A1 (ja) 板状部材の分割装置および板状部材の分割方法
CN108538994A (zh) 发光二极管芯片的制造方法和发光二极管芯片
TWI757292B (zh) 發光二極體晶片之製造方法
JP2018026384A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018060867A (ja) 発光ダイオードチップの製造方法
JP2018026383A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2018026386A (ja) 発光ダイオードチップの製造方法及び発光ダイオードチップ
JP2020136414A (ja) ダミーウェーハ及びダミーウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181119

R150 Certificate of patent or registration of utility model

Ref document number: 6450964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250