JP6493277B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6493277B2 JP6493277B2 JP2016072923A JP2016072923A JP6493277B2 JP 6493277 B2 JP6493277 B2 JP 6493277B2 JP 2016072923 A JP2016072923 A JP 2016072923A JP 2016072923 A JP2016072923 A JP 2016072923A JP 6493277 B2 JP6493277 B2 JP 6493277B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- semiconductor
- slit
- bent portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/076—Connecting or disconnecting of strap connectors
- H10W72/07651—Connecting or disconnecting of strap connectors characterised by changes in properties of the strap connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/60—Strap connectors, e.g. thick copper clips for grounding of power devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、上記課題を解決するためになされたものであって、その目的は、樹脂の割れを抑制することができる半導体装置を提供することにある。
図1及び図2に示すように、半導体装置10は、金属製(本実施形態ではアルミニウム製)の放熱部材11(ヒートシンク)と、放熱部材11の面11aに搭載される半導体モジュール40と、半導体モジュール40が収容される樹脂製のケース20とを備えている。
半導体素子12の発熱等によって放熱部材11及び樹脂25が膨脹すると、半導体装置10において全体的に反りが生じる。そして、放熱部材11及び樹脂25が膨張して、樹脂25が第1の区画壁23を押圧する。このとき、樹脂25の露出面25eから平面部18eまでの上下方向の距離H1は露出面25eから第1のスリット26の下端26eまでの上下方向の距離H2よりも小さいため、第1の区画壁23が、第1のスリット26が形成された分だけ変形が許容され、この第1の区画壁23の変形によって、樹脂25に加わる応力が緩和される。よって、樹脂25の割れが抑制される。例えば、端子部17bの周辺の樹脂25を起点として樹脂25に割れが生じ易いが、端子部17bの周辺の樹脂25を起点とした樹脂25の割れが抑制される。また、平面部18eを覆う樹脂25の厚みが薄いため、割れが生じ易いが、この割れが抑制される。
(1)第1の区画壁23に第1のスリット26を形成し、樹脂25の露出面25eから平面部18eまでの上下方向の距離H1を露出面25eから第1のスリット26の下端26eまでの上下方向の距離H2よりも小さくした。半導体素子12の発熱等によって放熱部材11及び樹脂25が膨張すると、樹脂25が第1の区画壁23を押圧する。このとき、樹脂25の露出面25eから平面部18eまでの上下方向の距離H1は露出面25eから第1のスリット26の下端26eまでの上下方向の距離H2よりも小さいため、第1の区画壁23が、第1のスリット26が形成された分だけ変形が許容され、この第1の区画壁23の変形によって、樹脂25に加わる応力が緩和される。よって、樹脂25の割れを抑制することができる。
○ 図4に示すように、第1の区画壁23における第1のスリット26とは異なる部位に、隣り合う空間22同士を連通する開口部23hが形成されており、開口部23hの少なくとも一部が樹脂25で覆われていてもよい。第1の区画壁23には、第1のスリット26が二つ形成されている。両第1のスリット26は、平面視すると、空間22の長手方向に沿って延びている。両第1のスリット26は、空間22の長手方向に沿って配置されている。開口部23hは、第1の区画壁23における両第1のスリット26の間に配置されるとともに、端面23eから凹設されている。これによれば、各空間22に封止される樹脂25が固化する前では、樹脂25が開口部23hを介して隣り合う空間22を行き来できるようになるため、各空間22に封止される樹脂25の露出面25eから平面部18eまでの上下方向の距離H1のばらつきを低減させることができる。
○ 実施形態において、第1のスリット26内に液体や固体等が入れられていてもよい。例えば、固体の場合、低弾性のスポンジやゴム等が好ましい。
○ 実施形態において、樹脂25の露出面25eが、第1の区画壁23の端面23eと同じ高さに位置していてもよい。
○ 実施形態において、半導体モジュール40の数は特に限定されるものではない。
○ 実施形態において、半導体モジュール40における半導体素子12は、2枚の基板13にそれぞれ2個ずつ実装されているものであってもよいし、4枚の基板13にそれぞれ1個ずつ実装されているものであってもよい。
Claims (6)
- 金属製の放熱部材と、
第1の半導体素子と第2の半導体素子と基板とを備え、前記第1の半導体素子の下面電極が前記基板のパターンにベアチップ実装されるとともに前記第2の半導体素子の下面電極が前記基板のパターンにベアチップ実装されてなり、前記放熱部材の面に搭載される半導体モジュールと、
前記基板の周囲を囲む周壁と、前記周壁の内側において複数の空間に区画する第1の区画壁とを有し、前記放熱部材の面に固定される樹脂製のケースと、を有し、
前記空間に前記半導体モジュールが少なくとも一つ収容されており、
前記空間に前記半導体モジュールを覆う樹脂が封止されている半導体装置であって、
前記第1の区画壁の上面には第1のスリットが設けられており、
前記第1の半導体素子の上面電極と前記第2の半導体素子の上面電極とは板状の導電部材によって互いに電気的に接続されており、
前記導電部材は前記第1の半導体素子の上面電極に接合される第1の接合部と、前記第2の半導体素子の上面電極に接合される第2の接合部と、前記第1の接合部から延設されて前記第1の半導体素子から離れる方向に屈曲する第1の屈曲部と、前記第2の接合部から延設されて前記第2の半導体素子から離れる方向に屈曲する第2の屈曲部と、前記第1の屈曲部から前記第2の屈曲部まで延設される平面状の平面部とを有するとともに、前記樹脂によって覆われており、
前記樹脂の露出面から前記平面部までの上下方向の距離は前記露出面から前記第1のスリットの下端までの上下方向の距離よりも小さいことを特徴とする半導体装置。 - 前記基板のパターンには第3の半導体素子の下面電極がベアチップ実装されるとともに第4の半導体素子の下面電極がベアチップ実装され、前記導電部材は前記第3の半導体素子の上面電極に接合される第3の接合部と、前記第4の半導体素子の上面電極に接合される第4の接合部と、前記第3の接合部から延設されて前記第3の半導体素子から離れる方向に屈曲する第3の屈曲部と、前記第4の接合部から延設されて前記第4の半導体素子から離れる方向に屈曲する第4の屈曲部と、を有し、
前記平面部は前記第3の屈曲部及び前記第4の屈曲部まで延設されていることを特徴とする請求項1に記載の半導体装置。 - 前記基板には、
一端が前記基板のパターンに接続されるとともに、他端が前記樹脂から露出する板状の電極が実装されていることを特徴とする請求項1又は請求項2に記載の半導体装置。 - 前記第1の区画壁における前記第1のスリットとは異なる部位には、隣り合う前記空間同士を連通する開口部が形成されており、前記開口部の少なくとも一部は前記樹脂で覆われていることを特徴とする請求項1〜請求項3のいずれか一項に記載の半導体装置。
- 前記周壁には、第2のスリットが形成されており、
前記樹脂の露出面から前記平面部までの上下方向の距離は前記露出面から前記第2のスリットの下端までの上下方向の距離よりも小さいことを特徴とする請求項1〜請求項4のいずれか一項に記載の半導体装置。 - 前記周壁の内側において前記周壁の短手方向に対して複数の空間に区画する第2の区画壁を有し、
前記第2の区画壁には、第3のスリットが形成されており、
前記樹脂の露出面から前記平面部までの上下方向の距離は前記露出面から前記第3のスリットの下端までの上下方向の距離よりも小さいことを特徴とする請求項1〜請求項5のいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016072923A JP6493277B2 (ja) | 2016-03-31 | 2016-03-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016072923A JP6493277B2 (ja) | 2016-03-31 | 2016-03-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017183656A JP2017183656A (ja) | 2017-10-05 |
| JP6493277B2 true JP6493277B2 (ja) | 2019-04-03 |
Family
ID=60006470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016072923A Active JP6493277B2 (ja) | 2016-03-31 | 2016-03-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6493277B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7625988B2 (ja) * | 2021-06-25 | 2025-02-04 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694045U (ja) * | 1979-12-18 | 1981-07-25 | ||
| JPS59136953A (ja) * | 1983-01-25 | 1984-08-06 | Fuji Electric Co Ltd | 複合素子 |
| JP2012151342A (ja) * | 2011-01-20 | 2012-08-09 | Aisin Aw Co Ltd | 半導体装置 |
| WO2015045648A1 (ja) * | 2013-09-30 | 2015-04-02 | 富士電機株式会社 | 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール |
-
2016
- 2016-03-31 JP JP2016072923A patent/JP6493277B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017183656A (ja) | 2017-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108573936B (zh) | 半导体封装 | |
| US9848518B2 (en) | Integrated power module packaging structure | |
| JP6768612B2 (ja) | 半導体装置 | |
| JP6563538B2 (ja) | 積層型センサ実装構造 | |
| JP6361821B2 (ja) | 半導体装置 | |
| JP6813259B2 (ja) | 半導体装置 | |
| JP7247574B2 (ja) | 半導体装置 | |
| JP6552450B2 (ja) | 半導体装置 | |
| JPWO2008142760A1 (ja) | 電力用半導体モジュール | |
| JP6200759B2 (ja) | 半導体装置およびその製造方法 | |
| KR101823805B1 (ko) | 전력 반도체 장치 | |
| JP2013030649A (ja) | 半導体モジュール及びその製造方法 | |
| KR20140017031A (ko) | 반도체 패키지 모듈 | |
| JP5556531B2 (ja) | 電子モジュールの取付構造 | |
| JP6982776B2 (ja) | 発熱電子部品の放熱装置、車載充電器、および車両 | |
| JP6493277B2 (ja) | 半導体装置 | |
| JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
| US10535587B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
| JP7059714B2 (ja) | 電力変換装置及び電力変換装置の製造方法 | |
| JP6272213B2 (ja) | 半導体装置 | |
| JP5693395B2 (ja) | 半導体装置 | |
| CN117480602A (zh) | 半导体模块 | |
| JP6080929B2 (ja) | 半導体モジュール | |
| JP2013214596A (ja) | 半導体デバイス | |
| JP4860442B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180608 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6493277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |