JP7625988B2 - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

Description

本発明は、電力変換装置等に適用される半導体モジュール及び半導体モジュールの製造方法に関する。

近年、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）を中心として、パワー半導体モジュールが電力変換装置に広く用いられるようになっている。パワー半導体モジュールは、１つ又は複数のパワー半導体チップを内蔵して変換接続の一部または全体を構成し、かつ、パワー半導体チップとベース板又は冷却面との間が電気的に絶縁された構造を持つパワー半導体デバイスである。

特許文献１には、ボンディングワイヤの剥離の発生を低減することができる半導体装置が開示されている。特許文献２には、高温で動作させても封止樹脂の剥離を抑制することができる半導体装置が開示されている。特許文献３には、部分的な粗化処理を短時間で可能にする金属プレス加工方法及びそれにより得られる樹脂封止用の金属部品の樹脂に対する接着性、密着性を確保し、封止性及び剥離強度に優れた樹脂封止金属部品が開示されている。特許文献４には、熱応力が作用したときに、樹脂の剥離を防止して、信頼性を向上させる半導体装置が開示されている。

特開２０１４－２２９８４８号公報 特開２０１２－２０４３６６号公報 特開２０１２－６４８８０号公報 特開２００３－１２４４０６号公報

パワー半導体モジュールには、高電流化や高耐圧化に伴い、小型化から大型化までの様々な大きさが要求されている。このような状況下、パワー半導体モジュールに設けられた封止樹脂と密着する構造物の表面に発生する応力が増大し、封止樹脂が当該構造物から剥離する恐れがある。封止樹脂が当該構造物から剥離すると、封止樹脂内に設けられてワイヤーボンディングに用いられるワイヤーに断線が発生するという問題がある。

本発明の目的は、半導体素子との接続に用いられる接続部が配置される側における封止樹脂の剥離を防止できる半導体モジュール及び半導体モジュールの製造方法を提供することにある。

上記目的を達成するために、本発明の一態様による半導体モジュールは、複数の半導体素子が配置される空間を画定する外枠と、前記複数の半導体素子を覆って前記空間に形成された封止樹脂と、前記半導体素子に接続され該半導体素子を制御する制御信号が出力される制御端子と、前記半導体素子との接続部を露出させた状態の前記制御端子が配置され、前記外枠に張り渡されて前記空間を複数の領域に仕切る仕切部とを備え、前記仕切部は、隣り合う前記領域を接続し該領域に形成された前記封止樹脂と連続する封止樹脂が形成された貫通孔を有する。

また、上記目的を達成するために、本発明の一態様による半導体モジュールの製造方法は、半導体素子に接続され該半導体素子を制御する制御信号が出力される制御端子が配置された第一部材を形成し、前記第一部材を貫通する貫通孔を形成し、前記第一部材を所定の金型に設置し、前記金型に樹脂を流して前記半導体素子が配置される空間を画定する外枠と、前記外枠と一体に形成され前記第一部材とともに前記空間を複数の領域に仕切る仕切部とを形成する。

本発明の一態様によれば、半導体素子との接続に用いられる接続部が配置される側における封止樹脂の剥離を防止できる。

本発明の一実施形態による半導体モジュールの概略構成の一例を示す平面図である。 本発明の一実施形態による半導体モジュールの概略構成の一例を示す図であって図１中に示すＸ－Ｘ線で切断した断面図である。 本発明の一実施形態による半導体モジュールに設けられたインバータ回路の一例を示す回路図である。 本発明の一実施形態による半導体モジュールに備えられた仕切部を説明する図であって、図２中に示す仕切部近傍を拡大して示す断面図である。 本発明の一実施形態による半導体モジュールの製造方法を説明する図（その１）である。 本発明の一実施形態による半導体モジュールの製造方法を説明する図（その２）である。 本発明の一実施形態による半導体モジュールの製造方法を説明する図（その３）である。

本発明の各実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。

本発明の一実施形態による半導体モジュールについてについて図１から図７を用いて説明する。まず、本実施形態による半導体モジュールの概略構成について図１から図４を用いて説明する。本実施形態では、半導体モジュールとして直流交流変換が可能な電力変換モジュールを例にとって説明する。なお、図１では、半導体モジュールに備えられた封止樹脂の図示が省略されている。また、図１では、貫通孔などの隠れ線が破線で図示されている。さらに、図２では、ゲート信号出力端子などの隠れ線が破線で図示されている。

図１に示すように、本実施形態による半導体モジュール１は、複数（本実施形態では６個）の半導体素子Ｓｕａ，Ｓｕｂ，Ｓｖａ，Ｓｖｂ，Ｓｗａ，Ｓｗｂが配置される空間１１を画定する外枠１０３を備えている。外枠１０３は、平面視で長方形状に空間１１を画定する。外枠１０３は、例えば絶縁性の熱可塑性樹脂で形成されている。熱可塑性樹脂としては、例えば、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。

図２に示すように、半導体モジュール１は、複数の半導体素子Ｓｕａ～Ｓｗｂを覆って空間１１に形成された封止樹脂６１ｕ，６１ｖ，６１ｗを備えている。封止樹脂６１ｕ，６１ｖ，６１ｗは、例えば外枠１０３とは異なる材料で形成されている。封止樹脂６１ｕ，６１ｖ，６１ｗは、例えばエポキシ樹脂で形成されている。封止樹脂６１ｕ，６１ｖ，６１ｗは、空間１１に設けられた複数の半導体素子Ｓｕａ～Ｓｗｂや複数の半導体素子Ｓｕａ～Ｓｗｂが実装される積層基板１４ｕ，１４ｖ，１４ｗなどの構成要素を封止する封止部材である。封止樹脂６１ｕ，６１ｖ，６１ｗは、積層基板１４ｕ，１４ｖ，１４ｗを封止することによって、積層基板１４ｕ，１４ｖ，１４ｗのそれぞれに形成された所定の導電パターン（詳細は後述）の間の絶縁性の向上を図ることができる。さらに、封止樹脂６１ｕ，６１ｖ，６１ｗは、積層基板１４ｕ，１４ｖ，１４ｗにワイヤーボンディングによって接続される各種制御端子（詳細は後述）及び当該ワイヤーボンディングに用いられるワイヤーなどを封止することで、当該各種制御端子及び当該ワイヤーの接合部に発生する応力や歪を抑制することができる。これにより、封止樹脂６１ｕ，６１ｖ，６１ｗは、半導体モジュール１の信頼性の向上を図ることができる。

図１に戻って、半導体モジュール１は、半導体素子Ｓｕａ～Ｓｗｂに接続され半導体素子Ｓｕａ～Ｓｗｂを制御するゲートパルス信号（制御信号の一例）が出力されるゲート信号出力端子３１ｕａ，３１ｕｂ，３１ｖａ，３１ｖｂ，３１ｗａ，３１ｗｂ（制御端子の一例）及び基準信号が出力される基準信号出力端子３２ｕａ，３２ｕｂ，３２ｖａ，３２ｖｂ，３２ｗａ，３２ｗｂ（制御端子の一例）を備えている。ゲート信号出力端子３１ｕａなどの端子の詳細は後述する。

半導体モジュール１は、半導体素子Ｓｕａ～Ｓｗｂとの接続部３１を露出させた状態のゲート信号出力端子３１ｕａ～３１ｗｂ及び半導体素子Ｓｕａ～Ｓｗｂとの接続部３１を露出させた状態の基準信号出力端子３２ｕａ～３２ｗｂが配置され、外枠１０３に張り渡されて空間１１を複数の収納部１１１ｕ，１１１ｖ，１１１ｗ（複数の領域の一例）に仕切る仕切部１０１，１０２を備えている。仕切部１０１，１０２は、外枠１０３と同一の材料で一体に形成されている。仕切部１０１，１０２及び外枠１０３によってケース１０が構成されている。仕切部１０１，１０２の詳細は後述する。

図１に示すように、ケース１０は、仕切部１０１，１０２によって、Ｕ相用のインバータ部を収納する収納部１１１ｕ、Ｖ相用のインバータ部を収納する収納部１１１ｖ及びＷ相用のインバータ部を収納する収納部１１１ｗの３つの領域に空間１１を分割している。仕切部１０１は、収納部１１１ｕ及び収納部１１１ｖに空間１１の一部を仕切り、仕切部１０２は、収納部１１１ｖ及び収納部１１１ｗに空間１１の他の一部を仕切るようになっている。

収納部１１１ｕは、平面視で長方形状を有している。収納部１１１ｕは、外周四辺のうちの連続する三辺（２つの短辺及び１つの長辺）に配置された外枠１０３の一部と、残余の一辺（残余の長辺）に配置された仕切部１０１とによって画定されている。収納部１１１ｖは、平面視で長方形状を有している。収納部１１１ｖは、外周四辺のうちの対向する短辺に配置された外枠１０３の他の一部と、対向する長辺に配置された仕切部１０１及び仕切部１０２とによって画定されている。収納部１１１ｗは、平面視で長方形状を有している。収納部１１１ｗは、外周四辺のうちの連続する三辺（２つの短辺及び１つの長辺）に配置された外枠１０３の残余の部分と、残余の一辺（残余の長辺）に配置された仕切部１０２とによって画定されている。

図１に示すように、半導体モジュール１は、収納部１１１ｕに収納されたＵ相用の積層基板１４ｕと、積層基板１４ｕに実装されたＵ相用のインバータ回路１５ｕとを有している。半導体モジュール１は、収納部１１１ｖに収納されたＶ相用の積層基板１４ｖと、積層基板１４ｖに実装されたＶ相用のインバータ回路１５ｖとを有している。半導体モジュール１は、収納部１１１ｗに収納されたＷ相用の積層基板１４ｗと、積層基板１４ｗに実装されたＷ相用のインバータ回路１５ｗとを有している。

図１に示すように、半導体モジュール１は、外部から直流電力が入力されるＵ相の電力入力端子２１ｕと、当該直流電力が入力されるＶ相の電力入力端子２１ｖと、当該直流電力が入力されるＷ相の電力入力端子２１ｗとを有している。電力入力端子２１ｕ，２１ｖ，２１ｗのそれぞれは、当該直流電力の正極側に接続される正極端子２１１と、当該直流電力の負極側に接続される負極端子２１２とを有している。

半導体モジュール１は、収納部１１１ｕを挟んで電力入力端子２１ｕに対向し外枠１０３の一部に配置された電力出力端子８１ｕを有している。半導体モジュール１は、収納部１１１ｖを挟んで電力入力端子２１ｖに対向し外枠１０３の一部に配置された電力出力端子８１ｖを有している。半導体モジュール１は、収納部１１１ｗを挟んで電力入力端子２１ｗに対向し外枠１０３の一部に配置された電力出力端子８１ｗを有している。

電力入力端子２１ｕの正極端子２１１は、積層基板１４ｕに形成されて半導体素子Ｓｕａが接続された正極部パターン４１に接続されている。電力入力端子２１ｕの負極端子２１２は、積層基板１４ｕに形成されて半導体素子Ｓｕｂが接続された負極部パターン４２に接続されている。電力出力端子８１ｕは、積層基板１４ｕに形成された出力部パターン４３に接続されている。これにより、半導体モジュール１は、電力入力端子２１ｕを介して外部から供給される直流電力を用いて、インバータ回路１５ｕによってＵ相交流電力を生成し、生成したＵ相交流電力を電力出力端子８１ｕから駆動対象となる例えばモータＭ（図１では不図示、図３参照）に供給することができる。

電力入力端子２１ｖの正極端子２１１は、積層基板１４ｖに形成されて半導体素子Ｓｖａが接続された正極部パターン４１に接続されている。電力入力端子２１ｖの負極端子２１２は、積層基板１４ｖに形成されて半導体素子Ｓｖｂが接続された負極部パターン４２に接続されている。電力出力端子８１ｖは、積層基板１４ｖに形成された出力部パターン４３に接続されている。これにより、半導体モジュール１は、電力入力端子２１ｖを介して外部から供給される直流電力を用いて、インバータ回路１５ｖによってＶ相交流電力を生成し、生成したＶ相交流電力を電力出力端子８１ｖから駆動対象となる例えばモータＭに供給することができる。

電力入力端子２１ｗの正極端子２１１は、積層基板１４ｗに形成されて半導体素子Ｓｗａが接続された正極部パターン４１に接続されている。電力入力端子２１ｗの負極端子２１２は、積層基板１４ｗに形成されて半導体素子Ｓｗｂが接続された負極部パターン４２に接続されている。電力出力端子８１ｗは、積層基板１４ｗに形成された出力部パターン４３に接続されている。これにより、半導体モジュール１は、電力入力端子２１ｗを介して外部から供給される直流電力を用いて、インバータ回路１５ｗによってＷ相交流電力を生成し、生成したＷ相交流電力を電力出力端子８１ｗから駆動対象となる例えばモータＭに供給することができる。

図１に示すように、仕切部１０１には、インバータ回路１５ｕに接続される基準信号出力端子３２ｕａ、ゲート信号出力端子３１ｕａ、ゲート信号出力端子３１ｕｂ及び基準信号出力端子３２ｕｂが電力入力端子２１ｕ側から電力出力端子８１ｕ側に向かってこの順に並んで配置されている。仕切部１０１の延在方向に並んで配置されるゲート信号出力端子３１ｕａ，３１ｕｂ及び基準信号出力端子３２ｕａ，３２ｕｂの順序及び個数は、図１に示す順序及び個数に限られず、積層基板１４ｕに設けられるインバータ回路１５ｕの構成や配置パターンなどに応じて異なっていてもよい。

仕切部１０２には、インバータ回路１５ｖに接続される基準信号出力端子３２ｖａ、ゲート信号出力端子３１ｖａ、ゲート信号出力端子３１ｖｂ及び基準信号出力端子３２ｖｂが電力入力端子２１ｖ側から電力出力端子８１ｖ側に向かってこの順に並んで配置されている。仕切部１０２の延在方向に並んで配置されるゲート信号出力端子３１ｖａ，３１ｖｂ及び基準信号出力端子３２ｖａ，３２ｖｂの順序及び個数は、図１に示す順序及び個数に限られず、積層基板１４ｖに設けられるインバータ回路１５ｖの構成や配置パターンなどに応じて異なっていてもよい。

仕切部１０１，１０２に平行であって収納部１１１ｗを画定する外枠１０３の一部である端子配置領域１０３ａには、インバータ回路１５ｗに接続される基準信号出力端子３２ｗａ、ゲート信号出力端子３１ｗａ、ゲート信号出力端子３１ｗｂ及び基準信号出力端子３２ｗｂが電力入力端子２１ｗ側から電力出力端子８１ｗ側に向かってこの順に並んで配置されている。端子配置領域１０３ａの延在方向に並んで配置されるゲート信号出力端子３１ｗａ，３１ｗｂ及び基準信号出力端子３２ｗａ，３２ｗｂの順序及び個数は、図１に示す順序及び個数に限られず、積層基板１４ｗに設けられるインバータ回路１５ｗの構成や配置パターンなどに応じて異なっていてもよい。

仕切部１０１に配置されたゲート信号出力端子３１ｕａ及び基準信号出力端子３２ｕａは、インバータ回路１５ｕを構成する半導体素子Ｓｕａとワイヤーボンディングによって電気的にそれぞれ接続されている。具体的には、ゲート信号出力端子３１ｕａの接続部３１１及び基準信号出力端子３２ｕａの接続部３２１は、個別のワイヤー１５０によって半導体素子Ｓｕａに接続されている。また、ゲート信号出力端子３１ｕａの入力部３１２及び基準信号出力端子３２ｕａの入力部３２２は、インバータ回路１５ｕ，１５ｖ，１５ｗを制御する制御回路（不図示）にそれぞれ接続されている。

仕切部１０１に配置されたゲート信号出力端子３１ｕｂ及び基準信号出力端子３２ｕｂは、インバータ回路１５ｕを構成する半導体素子Ｓｕｂとワイヤーボンディングによって電気的にそれぞれ接続されている。具体的には、ゲート信号出力端子３１ｕｂの接続部３１１及び基準信号出力端子３２ｕｂの接続部３２１は、異なるワイヤー１５０によって半導体素子Ｓｕｂに接続されている。また、ゲート信号出力端子３１ｕａの入力部３１２及び基準信号出力端子３２ｕａの入力部３２２は、インバータ回路１５ｕ，１５ｖ，１５ｗを制御する制御回路（不図示）にそれぞれ接続されている。

仕切部１０２に配置されたゲート信号出力端子３１ｖａ及び基準信号出力端子３２ｖａは、インバータ回路１５ｖを構成する半導体素子Ｓｖａとワイヤーボンディングによって電気的にそれぞれ接続されている。具体的には、ゲート信号出力端子３１ｖａの接続部３１１及び基準信号出力端子３２ｖａの接続部３２１は、個別のワイヤー１５０によって半導体素子Ｓｖａに接続されている。また、ゲート信号出力端子３１ｖａの入力部３１２及び基準信号出力端子３２ｖａの入力部３２２は、インバータ回路１５ｕ，１５ｖ，１５ｗを制御する制御回路（不図示）にそれぞれ接続されている。

仕切部１０２に配置されたゲート信号出力端子３１ｖｂ及び基準信号出力端子３２ｖｂは、インバータ回路１５ｖを構成する半導体素子Ｓｖｂとワイヤーボンディングによって電気的にそれぞれ接続されている。具体的には、ゲート信号出力端子３１ｖｂの接続部３１１及び基準信号出力端子３２ｖｂの接続部３２１は、異なるワイヤー１５０によって半導体素子Ｓｖｂに接続されている。また、ゲート信号出力端子３１ｖａの入力部３１２及び基準信号出力端子３２ｖａの入力部３２２は、インバータ回路１５ｕ，１５ｖ，１５ｗを制御する制御回路（不図示）にそれぞれ接続されている。

外枠１０３の端子配置領域１０３ａに配置されたゲート信号出力端子３１ｗａ及び基準信号出力端子３２ｗａは、インバータ回路１５ｗを構成する半導体素子Ｓｗａとワイヤーボンディングによって電気的にそれぞれ接続されている。具体的には、ゲート信号出力端子３１ｗａの接続部３１１及び基準信号出力端子３２ｗａの接続部３２１は、個別のワイヤー１５０によって半導体素子Ｓｗａに接続されている。また、ゲート信号出力端子３１ｗａの入力部３１２及び基準信号出力端子３２ｗａの入力部３２２は、インバータ回路１５ｕ，１５ｖ，１５ｗを制御する制御回路（不図示）にそれぞれ接続されている。

外枠１０３の端子配置領域１０３ａに配置されたゲート信号出力端子３１ｗｂ及び基準信号出力端子３２ｗｂは、インバータ回路１５ｗを構成する半導体素子Ｓｗｂとワイヤーボンディングによって電気的にそれぞれ接続されている。具体的には、ゲート信号出力端子３１ｗｂの接続部３１１及び基準信号出力端子３２ｗｂの接続部３２１は、異なるワイヤー１５０によって半導体素子Ｓｗｂに接続されている。また、ゲート信号出力端子３１ｗａの入力部３１２及び基準信号出力端子３２ｗａの入力部３２２は、インバータ回路１５ｕ，１５ｖ，１５ｗを制御する制御回路（不図示）にそれぞれ接続されている。

詳細は後述するが、仕切部１０１は、隣り合う収納部１１１ｕ及び収納部１１１ｖを接続し収納部１１１ｕに形成された封止樹脂６１ｕ（図２参照）及び収納部１１１ｖに形成された封止樹脂６１ｖ（図２参照）と連続する封止樹脂６２（図２参照）が形成された貫通孔１０１ｃ（図１及び図２参照）を有している。仕切部１０１は、複数（本実施形態では６個）の貫通孔１０１ｃを有している。同様に、仕切部１０２は、隣り合う収納部１１１ｖ及び収納部１１１ｗを接続し収納部１１１ｖに形成された封止樹脂６１ｖ及び収納部１１１ｗに形成された封止樹脂６１ｗ（図２参照）と連続する封止樹脂６３（図２参照）が形成された貫通孔１０２ｃ（図１及び図２参照）を有している。仕切部１０２は、複数（本実施形態では６個）の貫通孔１０２ｃを有している。

図２に示すように、半導体モジュール１は、ケース１０に取り付けられた冷却器１６を有している。冷却器１６は、ケース１０に例えば接着剤１６１によって機械的に固定されている。積層基板１４ｕ，１４ｖ，１４ｗは、冷却器１６に例えばはんだ付けされている。これにより、半導体モジュール１は、積層基板１４ｕ，１４ｖ，１４ｗのそれぞれに設けられた半導体素子Ｓｕａ～Ｓｗｂから生じる熱を、冷却器１６を介して外部に放出できるようになっている。

収納部１１１ｕに配置された積層基板１４ｕは、矩形平板状の絶縁基板１４１と、絶縁基板１４１の下面（冷却器１６側）に形成された矩形平板状の伝熱部材１４２とを有している。絶縁基板１４１は、例えばセラミックで形成されている。伝熱部材１４２は、例えば銅で形成されている。伝熱部材１４２は、例えば半田付けによって冷却器１６に接続されている。絶縁基板１４１の上面（伝熱部材１４２が設けられ面とは反対の面）には、インバータ回路１５ｕが設けられている。

収納部１１１ｕに配置された積層基板１４ｕ、積層基板１４ｕの絶縁基板１４１の上面に設けられたインバータ回路１５ｕは、収納部１１１ｕに形成された封止樹脂６１ｕによって覆われている。また、ゲート信号出力端子３１ｕｂと半導体素子Ｓｕｂとを接続するワイヤー１５０、半導体素子Ｓｕｂと出力部パターン４３とを接続するワイヤー１５０及びインバータ回路１５ｕにおいてワイヤーボンディングに用いされるその他のワイヤー１５０（図２では不図示）も封止樹脂６１ｕに覆われている。封止樹脂６１ｕは、収納部１１１ｕを構成する空間に満たされた状態でインバータ回路１５ｕなどを封止する。これにより、封止樹脂６１ｕは、絶縁基板１４１上に形成された正極部パターン４１、負極部パターン４２及び出力部パターン４３の互いの間隙にも形成される。その結果、封止樹脂６１ｕは、積層基板１４ｕにおける絶縁性の向上を図ることができる。また、封止樹脂６１ｕは、ゲート信号出力端子３１ｕａ，３１ｕｂのそれぞれの接続部３１１、基準信号出力端子３２ｕｂ，３２ｕｂのそれぞれの接続部３２１、インバータ回路１５ｕにおいて電気的接続に用いられる接続部及びワイヤー１５０などの金属部分を覆った状態で収納部１１１ｕに形成されている。その結果、封止樹脂６１ｕは、接続部及びワイヤー１５０などを封止することで、各接続部及びワイヤー１５０の接合部に発生する応力や歪みを抑制することができるので、半導体モジュール１の信頼性の向上を図ることができる。

図２に示すように、収納部１１１ｖに配置された積層基板１４ｖと、収納部１１１ｖに形成された封止樹脂６１ｖとは、収納部１１１ｕにおける積層基板１４ｕ及び封止樹脂６１ｕの状態と同様の状態を有している。このため、封止樹脂６１ｖは、積層基板１４ｖの絶縁基板１４１上に形成された正極部パターン４１、負極部パターン４２及び出力部パターン４３の互いの間隙にも形成される。その結果、封止樹脂６１ｖは、積層基板１４ｖにおける絶縁性の向上を図ることができる。また、封止樹脂６１ｖは、ゲート信号出力端子３１ｖａ，３１ｖｂのそれぞれの接続部３１１、基準信号出力端子３２ｖｂ，３２ｖｂのそれぞれの接続部３２１、インバータ回路１５ｖにおいて電気的接続に用いられる接続部及びワイヤー１５０などの金属部分を覆った状態で収納部１１１ｕに形成されている。その結果、封止樹脂６１ｖは、接続部及びワイヤー１５０などを封止することで、各接続部及びワイヤー１５０の接合部に発生する応力や歪みを抑制することができるので、半導体モジュール１の信頼性の向上を図ることができる。

図２に示すように、収納部１１１ｗに配置された積層基板１４ｗと、収納部１１１ｗに形成された封止樹脂６１ｗとは、収納部１１１ｕにおける積層基板１４ｕ及び封止樹脂６１ｕの状態と同様の状態を有している。このため、封止樹脂６１ｗは、積層基板１４ｗの絶縁基板１４１上に形成された正極部パターン４１、負極部パターン４２及び出力部パターン４３の互いの間隙にも形成される。その結果、封止樹脂６１ｗは、積層基板１４ｗにおける絶縁性の向上を図ることができる。また、封止樹脂６１ｗは、ゲート信号出力端子３１ｗａ，３１ｗｂのそれぞれの接続部３１１、基準信号出力端子３２ｗｂ，３２ｗｂのそれぞれの接続部３２１、インバータ回路１５ｗにおいて電気的接続に用いられる接続部及びワイヤー１５０などの金属部分を覆った状態で収納部１１１ｗに形成されている。その結果、封止樹脂６１ｗは、接続部及びワイヤー１５０などを封止することで、各接続部及びワイヤー１５０の接合部に発生する応力や歪みを抑制することができるので、半導体モジュール１の信頼性の向上を図ることができる。

次に、半導体モジュール１に備えられたインバータ回路１５ｕ，１５ｖ，１５ｗの回路構成について図３を用いて説明する。

図３に示すように、半導体モジュール１に設けられたインバータ回路１５ｕは、電力入力端子２１ｕの正極端子２１１及び負極端子２１２の間で直列に接続された半導体素子Ｓｕａ及び半導体素子Ｓｕｂを備えている。半導体素子Ｓｕａと半導体素子Ｓｕｂと接続部は、Ｕ相交流電力が出力される電力出力端子８１ｕに接続されている。インバータ回路１５ｕにおいて、半導体素子Ｓｕａは、Ｕ相交流電力の上アームを構成し、半導体素子Ｓｕｂは、Ｕ相交流電力の下アームを構成している。

半導体モジュール１に設けられたインバータ回路１５ｖは、電力入力端子２１ｖの正極端子２１１及び負極端子２１２の間で直列に接続された半導体素子Ｓｖａ及び半導体素子Ｓｖｂを備えている。半導体素子Ｓｖａと半導体素子Ｓｖｂと接続部は、Ｖ相交流電力が出力される電力出力端子８１ｖに接続されている。半導体素子Ｓｖａは、Ｖ相交流電力の上アームを構成し、半導体素子Ｓｖｂは、Ｖ相交流電力の下アームを構成している。

半導体モジュール１に設けられたインバータ回路１５ｗは、電力入力端子２１ｗの正極端子２１１及び負極端子２１２の間で直列に接続された半導体素子Ｓｗａ及び半導体素子Ｓｗｂを備えている。半導体素子Ｓｗａと半導体素子Ｓｗｂと接続部は、Ｗ相交流電力が出力される電力出力端子８１ｗに接続されている。半導体素子Ｓｗａは、Ｗ相交流電力の上アームを構成し、半導体素子Ｓｗｂは、Ｗ相交流電力の下アームを構成している。

図３に示すように、半導体素子Ｓｕａは、例えば絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）であるトランジスタＱｕａと、トランジスタＱｕａに逆並列に接続された還流ダイオードＤｕａとを有している。トランジスタＱｕａ及び還流ダイオードＤｕａは例えば、１つの半導体基板に形成されて１チップ化されている。半導体素子Ｓｕｂは、例えばＩＧＢＴであるトランジスタＱｕｂと、トランジスタＱｕｂに逆並列に接続された還流ダイオードＤｕｂとを有している。トランジスタＱｕｂ及び還流ダイオードＤｕｂは例えば、１つの半導体基板に形成されて１チップ化されている。

トランジスタＱｕａのコレクタＣ及び還流ダイオードＤｕａのカソードＫは、互いに接続されて電力入力端子２１ｕの正極端子２１１に接続されている。トランジスタＱｕａのエミッタＥ及び還流ダイオードＤｕａのアノードＡは、互いに接続されている。トランジスタＱｕｂのコレクタＣ及び還流ダイオードＤｕｂのカソードＫは、互いに接続されている。トランジスタＱｕａのエミッタＥ及び還流ダイオードＤｕａのアノードＡと、トランジスタＱｕｂのコレクタＣ及び還流ダイオードＤｕｂのカソードＫとは、互いに接続されて電力出力端子８１ｕに接続されている。トランジスタＱｕｂのエミッタＥ及び還流ダイオードＤｕｂのアノードＡは、互いに接続されて電力入力端子２１ｕの負極端子２１２に接続されている。

トランジスタＱｕａのゲートＧは、ワイヤー１５０によってゲート信号出力端子３１ｕａの接続部３１１（図１参照）に接続されている。トランジスタＱｕａのエミッタＥは、ワイヤー１５０によって基準信号出力端子３２ｕａの接続部３２１（図１参照）に接続されている。

図３に示すように、半導体素子Ｓｖａは、例えばＩＧＢＴであるトランジスタＱｖａと、トランジスタＱｖａに逆並列に接続された還流ダイオードＤｖａとを有している。トランジスタＱｖａ及び還流ダイオードＤｖａは例えば、１つの半導体基板に形成されて１チップ化されている。半導体素子Ｓｖｂは、例えばＩＧＢＴであるトランジスタＱｖｂと、トランジスタＱｖｂに逆並列に接続された還流ダイオードＤｖｂとを有している。トランジスタＱｖｂ及び還流ダイオードＤｖｂは例えば、１つの半導体基板に形成されて１チップ化されている。

トランジスタＱｖａのコレクタＣ及び還流ダイオードＤｖａのカソードＫは、互いに接続されて電力入力端子２１ｖの正極端子２１１に接続されている。トランジスタＱｖａのエミッタＥ及び還流ダイオードＤｖａのアノードＡは、互いに接続されている。トランジスタＱｖｂのコレクタＣ及び還流ダイオードＤｖｂのカソードＫは、互いに接続されている。トランジスタＱｖａのエミッタＥ及び還流ダイオードＤｖａのアノードＡと、トランジスタＱｖｂのコレクタＣ及び還流ダイオードＤｖｂのカソードＫとは、互いに接続されて電力出力端子８１ｖに接続されている。トランジスタＱｖｂのエミッタＥ及び還流ダイオードＤｖｂのアノードＡは、互いに接続されて電力入力端子２１ｖの負極端子２１２に接続されている。

トランジスタＱｖａのゲートＧは、ワイヤー１５０によってゲート信号出力端子３１ｖａの接続部３１１（図１参照）に接続されている。トランジスタＱｖａのエミッタＥは、ワイヤー１５０によって基準信号出力端子３２ｖａの接続部３２１（図１参照）に接続されている。

図３に示すように、半導体素子Ｓｗａは、例えばＩＧＢＴであるトランジスタＱｗａと、トランジスタＱｗａに逆並列に接続された還流ダイオードＤｗａとを有している。トランジスタＱｗａ及び還流ダイオードＤｗａは例えば、１つの半導体基板に形成されて１チップ化されている。半導体素子Ｓｗｂは、例えばＩＧＢＴであるトランジスタＱｗｂと、トランジスタＱｗｂに逆並列に接続された還流ダイオードＤｗｂとを有している。トランジスタＱｗｂ及び還流ダイオードＤｗｂは例えば、１つの半導体基板に形成されて１チップ化されている。

トランジスタＱｗａのコレクタＣ及び還流ダイオードＤｗａのカソードＫは、互いに接続されて電力入力端子２１ｗの正極端子２１１に接続されている。トランジスタＱｗａのエミッタＥ及び還流ダイオードＤｗａのアノードＡは、互いに接続されている。トランジスタＱｗｂのコレクタＣ及び還流ダイオードＤｗｂのカソードＫは、互いに接続されている。トランジスタＱｗａのエミッタＥ及び還流ダイオードＤｗａのアノードＡと、トランジスタＱｗｂのコレクタＣ及び還流ダイオードＤｗｂのカソードＫとは、互いに接続されて電力出力端子８１ｗに接続されている。トランジスタＱｗｂのエミッタＥ及び還流ダイオードＤｗｂのアノードＡは、互いに接続されて電力入力端子２１ｗの負極端子２１２に接続されている。

トランジスタＱｗａのゲートＧは、ワイヤー１５０によってゲート信号出力端子３１ｗａの接続部３１１（図１参照）に接続されている。トランジスタＱｗａのエミッタＥは、ワイヤー１５０によって基準信号出力端子３２ｗａの接続部３２１（図１参照）に接続されている。

半導体素子Ｓｕａに設けられたトランジスタＱｕａのゲートＧには、制御回路（不図示）から出力されるゲートパルス信号が入力され、半導体素子Ｓｕａに設けられたトランジスタＱｕａのエミッタＥには、当該制御回路から出力される直流の基準信号が入力される。このため、当該ゲートパルス信号の電位と当該基準信号の電位との電位差がゲートエミッタ間電圧としてトランジスタＱｕａに印加される。

半導体素子Ｓｕｂに設けられたトランジスタＱｕｂには、制御回路から出力されるゲートパルス信号の電位と基準信号の電位との電位差がゲートエミッタ間電圧として印加される。半導体素子Ｓｖａに設けられたトランジスタＱｖａには、制御回路から出力されるゲートパルス信号の電位と基準信号の電位との電位差がゲートエミッタ間電圧として印加される。半導体素子Ｓｖｂに設けられたトランジスタＱｖｂには、制御回路から出力されるゲートパルス信号の電位と基準信号の電位との電位差がゲートエミッタ間電圧として印加される。半導体素子Ｓｗａに設けられたトランジスタＱｗａには、制御回路から出力されるゲートパルス信号の電位と基準信号の電位との電位差がゲートエミッタ間電圧として印加される。半導体素子Ｓｗｂに設けられたトランジスタＱｗｂには、制御回路から出力されるゲートパルス信号の電位と基準信号の電位との電位差がゲートエミッタ間電圧として印加される。

トランジスタＱｕａ，Ｑｕｂ，Ｑｖａ，Ｑｖｂ，Ｑｗａ，Ｑｗｂは例えば、ゲートパルス信号の電圧レベルが高レベルの場合にオン状態となり、ゲートパルス信号の電圧レベルが低レベルの場合にオフ状態となる。詳細な説明は省略するが、インバータ回路１５ｕに設けられたトランジスタＱｕａ，Ｑｕｂ、インバータ回路１５ｖに設けられたトランジスタＱｖａ，Ｑｖｂ及びインバータ回路１５ｗに設けられたトランジスタＱｗａ，Ｑｗｂが所定のタイミング及び組み合せでオン状態及びオフ状態を繰り返す。これにより、半導体モジュール１は、位相が所定量だけ互いにずれたＵ相交流電力、Ｖ相交流電力及びＷ相交流電力をインバータ回路１５ｕ，１５ｖ，１５ｗの電力出力端子８１ｕ，８１ｖ，８１ｗからモータＭに供給することができる。

（仕切部の構成）
次に、本実施形態による半導体モジュール１に備えられた仕切部１０１，１０２の構成について図１から図３を参照しつつ、図４を用いて説明する。なお、図４では、ゲート信号出力端子３１ｕｂの隠れ線が破線で図示されている。仕切部１０１及び仕切部１０２は、同一の構成を有している。このため、仕切部１０１，１０２の構成について仕切部１０１を例にとって説明する。

図４に示すように、仕切部１０１は、隣り合う収納部１１１ｕ及び収納部１１１ｖを接続し収納部１１１ｕに形成された封止樹脂６１ｕ（図２参照）及び収納部１１１ｖに形成された封止樹脂６１ｖ（図２参照）と連続する封止樹脂６２が形成された貫通孔１０１ｃを有している。仕切部１０１は、貫通孔１０１ｃが形成されて外枠１０３とは別体の第一部材１０１ａと、貫通孔１０１ｃが形成されずに外枠１０３と一体の第二部材１０１ｂとを有している。第二部材１０１ｂは、第一部材１０１ａに固定されている。

第一部材１０１ａは、冷却器１６に固定される基部１０１ａ１と、基部１０１ａ１から突出する壁部１０１ａ２とを有している。基部１０１ａ１及び壁部１０１ａ２は一体に形成されている。壁部１０１ａ２は、基部１０１ａ１の収納部１１１ｖ側に偏って基部１０１ａ１上に配置されている。貫通孔１０１ｃは、第一部材１０１ａに形成され、より具体的には壁部１０１ａ２に形成されている。

第二部材１０１ｂは、第一部材１０１ａ上に壁部１０１ａ２に接触して配置されている。第二部材１０１ｂは、壁部１０１ａ２とほぼ同じ厚さの壁状に形成されている。第二部材１０１ｂは、ゲート信号出力端子３１ｕｂの入力部３１２が突出する第一部材１０１ａの上面、電力入力端子２１ｕ及び電力出力端子８１ｕが配置されたそれぞれの外枠１０３に対向する第一部材１０１ａの側面を覆って配置されている。すなわち、第二部材１０１ｂは、壁部１０１ａ２の連続する三つの側面を覆って配置されている。これにより、仕切部１０１は、屈曲した形状を有する。仕切部１０１は、延在方向に直交する断面がＬ字形状を有している。

図４に示すように、貫通孔１０１ｃは、接続部３１１の配置されている側の開口が接続部３１１の配置されていない側の開口よりも高くなるように傾斜している。換言すると、仕切部１０１に形成された貫通孔１０１ｃは、収納部１１１ｕ側の開口が収納部１１１ｖ側の開口よりも高くなるように傾斜して形成されている。ここで、貫通孔１０１ｃの開口の高さの基準は、仕切部１０１が冷却器１６に接触する位置である。仕切部１０１に形成された全ての貫通孔１０１ｃは、ほぼ同じ角度に傾斜している。このように、貫通孔１０１ｃが傾斜していることにより、収納部１１１ｕ，１１１ｖに形成される封止樹脂６１ｕ，６１ｖが貫通孔１０１ｃに進入して封止樹脂６２が形成される際に泡抜きをすることができる。これにより、封止樹脂６２に気泡に起因する空洞が形成されることが防止される。

貫通孔１０１ｃは、例えば円柱状に形成されている。貫通孔１０１ｃは、例えば１ｍｍ以上３ｍｍ以下の直径を有している。しかしながら、複数の貫通孔１０１ｃは、円柱状に限られず、例えば角柱状などの他の形状に形成されていてもよい。また、本実施形態では、貫通孔１０１ｃは、ほぼ一定の直径を有しているが、例えば接続部３１１の配置されている側（収納部１１１ｕ側）から接続部３１１が配置されていない側（収納部１１１ｖ側）に向かって直径が長くなる円錐台形状を有していてもよい。また、貫通孔１０１ｃは、接続部３１１の配置されている側（収納部１１１ｕ側）から接続部３１１が配置されていない側（収納部１１１ｖ側）に向かって広くなる例えば角錐台形状を有していてもよい。

複数の貫通孔１０１ｃの開口のそれぞれは、接続部３１１，３２１が配置された面に対して直交する方向に配置されている。複数の貫通孔１０１ｃの開口のそれぞれは、仕切部１０１の第一部材１０１ａの壁状に形成された壁部１０１ａ２に設けられている。このため、複数の貫通孔１０１ｃの一方の開口は、収納部１１１ｕの側壁の一部を開口する開口部となり、複数の貫通孔１０１ｃの他方の開口は、収納部１１１ｖの側壁の一部を開口する開口部となる。これにより、複数の貫通孔１０１ｃは、隣り合う収納部１１１ｕと収納部１１１ｖとを繋げる空洞を形成する。その結果、収納部１１１ｕ，１１１ｖに封止樹脂６１ｕ，６１ｖを形成する際に、複数の貫通孔１０１ｃの一方の開口から進入する封止樹脂６１ｕと、複数の貫通孔１０１ｃの他方の開口から進入する封止樹脂６１ｖとは、複数の貫通孔１０１ｃのそれぞれの内部で接触するとともに固化されて封止樹脂６２が形成される。このように、封止樹脂６２は、封止樹脂６１ｕの一部及び封止樹脂６１ｖの一部によって形成される。

複数の貫通孔１０１ｃを満たした状態で封止樹脂６２が形成されることにより、仕切部１０１に設けられた複数の貫通孔１０１ｃに形成された封止樹脂６２、収納部１１１ｕに形成された封止樹脂６１ｕ及び収納部１１１ｖに形成された封止樹脂６１ｖは、一体化されて一続きの連続する樹脂となる。

上述のとおり、半導体素子Ｓｕａと、ゲート信号出力端子３１ｕａ及び基準信号出力端子３２ｕａとは、ワイヤーボンディングによって接続されている。半導体素子Ｓｕｂと、ゲート信号出力端子３１ｕｂ及び基準信号出力端子３２ｕｂは、ワイヤーボンディングによって接続されている。このため、ゲート信号出力端子３１ｕａの接続部３１１及び基準信号出力端子３２ｕａの接続部３２１は、半導体素子Ｓｕａとワイヤー１５０との接合部である。同様に、ゲート信号出力端子３１ｕｂの接続部３１１及び基準信号出力端子３２ｕｂの接続部３２１は、半導体素子Ｓｕｂとワイヤー１５０との接合部である。

詳細は後述するが、半導体モジュール１に温度負荷が加わって、半導体モジュール１の封止樹脂に変形が生じると、図４に太矢印で示すように、仕切部１０１において、接続部３１１が配置された側（以下、「接続部側」と称する場合がある）及び接続部３１１が配置されていない側（以下、「裏面側」と称する場合がある）には、向きが反対の引張応力が発生する。つまり、仕切部１０１の両面には、向きが反対の引張応力が加わる。その結果、封止樹脂６１ｕ，６１ｖには、仕切部１０１から剥離される力が加わる。仕切部１０１の貫通孔１０１ｃには、封止樹脂６１ｕ，６１ｖと一体の封止樹脂６２が形成されている。封止樹脂６１ｕ，６１ｖ及び封止樹脂６２が一体の状態を維持する強度は、仕切部１０１に発生した引張応力に起因して封止樹脂６１ｕ，６１ｖが仕切部１０１から剥離される力よりも大きい。これにより、仕切部１０１から封止樹脂６１ｕ，６１ｖが剥離されるのが防止されるので、仕切部１０１に配置されたゲート信号出力端子３１ｕｂの接続部３１１でのワイヤー１５０の断線を防止できる。

仕切部１０２は、仕切部１０１と同じ構造を有している。図２に示すように、仕切部１０２は、隣り合う収納部１１１ｖ及び収納部１１１ｗを接続し収納部１１１ｖに形成された封止樹脂６１ｖ及び収納部１１１ｗに形成された封止樹脂６１ｗと連続する封止樹脂６３が形成された貫通孔１０２ｃを有している。仕切部１０２は、貫通孔１０２ｃが形成されて外枠１０３とは別体の第一部材１０２ａと、貫通孔１０２ｃが形成されずに外枠１０３と一体の第二部材１０２ｂとを有している。第二部材１０２ｂは、第一部材１０２ａに固定されている。

第一部材１０２ａは、冷却器１６に固定される基部１０２ａ１と、基部１０２ａ１から突出する壁部１０２ａ２とを有している。基部１０２ａ１及び壁部１０２ａ２は一体に形成されている。壁部１０２ａ２は、基部１０２ａ１の収納部１１１ｗ側に偏って基部１０２ａ１上に配置されている。貫通孔１０２ｃは、第一部材１０２ａに形成され、より具体的には壁部１０２ａ２に形成されている。

図１及び図２に示すように、第一部材１０２ａは、仕切部１０１の第一部材１０１ａと同じ形状を有し、第二部材１０２ｂは、仕切部１０１の第二部材１０１ｂと同じ形状を有している。このため、仕切部１０２には、仕切部１０１に配置されたゲート信号出力端子３１ｕａなどと同様に、仕切部１０２の屈曲形状に沿うように屈曲した状態でゲート信号出力端子３１ｖａ，３１ｖｂ及び基準信号出力端子３２ｖａ，３２ｖｂが配置されている。

貫通孔１０２ｃは、ゲート信号出力端子３１ｖａ，３１ｖｂ及び基準信号出力端子３２ｖａ，３２ｖｂを避けて仕切部１０２に形成されている。仕切部１０２は、複数の貫通孔１０２ｃを有している。複数の貫通孔１０２ｃのいずれも、第一部材１０２ａの壁部１０２ａ２に形成されている。

貫通孔１０２ｃは、接続部３１１の配置されている側の開口が接続部３１１の配置されていない側の開口よりも高くなるように傾斜している。換言すると、仕切部１０２に形成された貫通孔１０２ｃは、収納部１１１ｖ側の開口が収納部１１１ｗ側の開口よりも高くなるように傾斜して形成されている。ここで、貫通孔１０２ｃの開口の高さの基準は、仕切部１０２が冷却器１６に接触する位置である。仕切部１０２に形成された全ての貫通孔１０２ｃは、ほぼ同じ角度に傾斜している。このように、貫通孔１０２ｃが傾斜していることにより、収納部１１１ｖ，１１１ｗに形成される封止樹脂６１ｖ，６１ｗが貫通孔１０２ｃに進入して封止樹脂６３が形成される際に泡抜きをすることができる。これにより、封止樹脂６３に気泡に起因する空洞が形成されることが防止される。

本実施形態では、貫通孔１０２ｃは、貫通孔１０１ｃと同じ形状を有しているが、異なる形状を有していてもよい。複数の貫通孔１０２ｃの開口のそれぞれは、接続部３１１，３２１が配置された面に対して直交する方向に配置されている。複数の貫通孔１０２ｃの開口のそれぞれは、仕切部１０２の第一部材１０２ａの壁状に形成された壁部１０２ａ２に設けられている。このため、複数の貫通孔１０２ｃの一方の開口は、収納部１１１ｖの側壁の一部を開口する開口部となり、複数の貫通孔１０２ｃの他方の開口は、収納部１１１ｗの側壁の一部を開口する開口部となる。これにより、複数の貫通孔１０２ｃは、隣り合う収納部１１１ｖと収納部１１１ｗとを繋げる空洞を形成する。その結果、収納部１１１ｖ，１１１ｗに封止樹脂６１ｖ，６１ｗを形成する際に、複数の貫通孔１０２ｃの一方の開口から進入する封止樹脂６１ｖと、複数の貫通孔１０２ｃの他方の開口から進入する封止樹脂６１ｗとは、複数の貫通孔１０２ｃのそれぞれの内部で接触するとともに固化されて封止樹脂６３が形成される。このように、封止樹脂６３は、封止樹脂６１ｖの一部及び封止樹脂６１ｗの一部によって形成される。

複数の貫通孔１０２ｃを満たした状態で封止樹脂６３が形成されることにより、仕切部１０２に設けられた複数の貫通孔１０２ｃに形成された封止樹脂６３、収納部１１１ｖに形成された封止樹脂６１ｖ及び収納部１１１ｗに形成された封止樹脂６１ｗは、一体化されて一続きの連続する樹脂となる。封止樹脂６１ｖ，６１ｗ及び封止樹脂６３が一体の状態を維持する強度は、封止樹脂６１ｖ，６１ｗが仕切部１０２から剥離される力よりも大きい。このため、半導体モジュール１に温度負荷が加わって、半導体モジュール１に変形が生じたとしても、仕切部１０２から封止樹脂６１ｖ，６１ｗが剥離されるのが防止される。その結果、仕切部１０２に配置されたゲート信号出力端子３１ｖａ，３１ｖｂのそれぞれの接続部３１１及び基準信号出力端子３２ｖａ，３２ｖｂのそれぞれの接続部３２１でのワイヤー１５０の断線を防止できる。

図２に示すように、積層基板１４ｗに接続されるゲート信号出力端子３１ｗａ，３１ｗｂ及び基準信号出力端子３２ｗａ，３２ｗｂが配置される外枠１０３の端子配置領域１０３ａの形状は、仕切部１０１，１０２と同様に、屈曲した形状を有している。このため、外枠１０３の端子配置領域１０３ａの屈曲形状に沿うように屈曲した状態でゲート信号出力端子３１ｗａ，３１ｗｂ及び基準信号出力端子３２ｗａ，３２ｗｂが外枠１０３に配置されている。

外枠１０３の端子配置領域１０３ａでは、接続部３１１，３２１が配置されない側が外部となり、封止樹脂が形成されていない。このため、半導体モジュール１に温度負荷に基づく変形が生じても、端子配置領域１０３ａには、仕切部１０１，１０２と異なり、両面からの引張応力が発生しない。これにより、端子配置領域１０３ａに配置された接続部３１１，３２１に接合されたワイヤー１５０（不図示）には、半導体モジュール１が変形した場合に収納部１１１ｗに形成された封止樹脂６１ｗから引張応力が加わりにくい。このため、本実施形態では、外枠１０３の端子配置領域１０３ａには、貫通孔が形成されていない。

（仕切部の作用・効果）
次に、半導体モジュール１に備えられた仕切部１０１，１０２の作用・効果について、図１から図４を用いて説明する。

本実施形態による半導体モジュール１では、上述のとおり、冷却器１６に半田付けされた積層基板１４ｕ，１４ｖ，１４ｗを収納部１１１ｕ，１１１ｖ，１１１ｗに収納した状態でケース１０と冷却器１６とが固定されている。さらに、収納部１１１ｕ，１１１ｖ，１１１ｗには、積層基板１４ｕ，１４ｖ，１４ｗなどを覆って封止樹脂６１ｕ，６１ｖ，６１ｗが形成されている（図２参照）。冷却器１６は、例えばアルミニウムで形成され、積層基板１４ｕ，１４ｖ，１４ｗのそれぞれに設けられた絶縁基板１４１は、例えばセラミックで形成されている。このため、冷却器１６の線膨張係数は、絶縁基板１４１の線膨張係数よりも７から８倍程度大きい。

半導体モジュール１では、信頼性試験の一環として、冷熱衝撃試験が実施される。冷熱衝撃試験では、半導体モジュール１に温度負荷が掛かり、冷却器１６及び封止樹脂６１ｕ．６１ｖ，６１ｗの線膨張係数の相違により、半導体モジュール１は、ケース１０の長手方向において加熱時には封止樹脂６１ｕ．６１ｖ，６１ｗが膨張し、冷却時には封止樹脂６１ｕ．６１ｖ，６１ｗが収縮する。このため、仕切部１０１と封止樹脂６１ｕ．６１ｖとの間に応力が掛かり、仕切部１０２と封止樹脂６１ｖ，６１ｗとの間にそれぞれ応力が掛かる。特に、冷却時には図２中に直線の太矢印で示すように、仕切部１０１には両面に引張応力が加わり、仕切部１０２にも両面に引張応力が加わる。これにより、封止樹脂６１ｕには、仕切部１０１から剥離される方向に力が加わり、封止樹脂６１ｖには、仕切部１０１，１０２から剥離される方向に力が加わり、封止樹脂６１ｗには、仕切部１０２から剥離される方向に力が加わる。また、冷熱衝撃試験に限らず、封止樹脂６１ｕ，６１ｖ，６１ｗの形成時の冷却による封止樹脂６１ｕ，６１ｖ，６１ｗの収縮によっても半導体モジュール１の変形が生じ、封止樹脂６１ｕ，６１ｖ，６１ｗから仕切部１０１，１０２に対する引張応力が加わる場合がある。

従来の半導体モジュールの仕切部の断面解体調査結果及び仕切部に加わる引張応力のシミュレーション解析を行った。調査された従来の半導体モジュールは、仕切部に貫通孔が形成されていない点を除いて、本実施形態による半導体モジュール１と同様の構造を有している。

引張応力のシミュレーション解析によって、仕切部の接続部側及び裏面側には、反対向きの引張応力が加わることが確認された。また、断面解体調査において、仕切部の接続部側及び裏面側のいずれか一方に仕切部と封止樹脂との剥離が確認された。しかしながら、接続部側からの封止樹脂の剥離と、裏面側からの封止樹脂の剥離とが同時に発生することはなかった。

接続部側に露出する制御端子（すなわちゲート信号出力端子及び基準信号出力端子）の接続部及び当該接続部に接合されたワイヤーは、封止樹脂に覆われている。換言すると、接続部及び当該接続部に接合されたワイヤーは、封止樹脂に埋め込まれて当該封止樹脂に固定された状態になっている。このため、仕切部が設けられた半導体モジュールが正反り方向に変形し、封止樹脂が仕切部の接続部側から剥離すると、当該封止樹脂に埋め込まれたワイヤーには、当該仕切部から離れる方向に力が加わる。その結果、当該ワイヤーは当該仕切部に配置された制御端子の接続部から離れる方向に力が加わり、当該接続部において当該ワイヤーが断線し、半導体モジュールにオープン不良が発生する場合がある。ワイヤーが断線すると、制御回路からゲートパルス信号や基準信号がインバータ回路に入力されなくなるため、半導体モジュールは、所定の動作をしなくなり、駆動対象の例えばモータに電力を供給できなくなる。

これに対し、本実施形態による半導体モジュール１では、仕切部１０１に形成された複数の貫通孔１０１ｃにそれぞれ形成された封止樹脂６２によって封止樹脂６１ｕと封止樹脂６１ｖとが接続されている。さらに、封止樹脂６１ｕ、封止樹脂６２及び封止樹脂６１ｖが一体に形成されている。このため、仕切部１０１と封止樹脂６１ｕとの密着性及び仕切部１０１と封止樹脂６１ｖとの密着性は、貫通孔１０１ｃが形成されていない場合と比較して向上する。さらに、仕切部１０１と封止樹脂６１ｕ及び封止樹脂６１ｖのそれぞれとの密着性は、貫通孔１０１ｃに形成された封止樹脂６２の形成材料である母材で決定される。半導体モジュール１の変形に伴って仕切部１０１に加わる引張応力に対し、封止樹脂６２の母材は、貫通孔１０１ｃが形成されていない場合の仕切部１０１と封止樹脂６１ｕ及び封止樹脂６１ｖのそれぞれとの密着力よりも大きい強度を有している。その結果、半導体モジュール１の封止樹脂６１ｕ，６１ｖ，６１ｗに収縮が生じても、仕切部１０１から封止樹脂６１ｕ，６１ｖが剥離することが防止されるので、半導体モジュール１は、仕切部１０１に露出する接続部３１１，３２１におけるワイヤー１５０の断線を防止できる。

同様に、仕切部１０２に形成された複数の貫通孔１０２ｃにそれぞれ形成された封止樹脂６３によって封止樹脂６１ｖと封止樹脂６１ｗとが接続されている。さらに、封止樹脂６１ｖ、封止樹脂６３及び封止樹脂６１ｗが一体に形成されている。仕切部１０２と封止樹脂６１ｖとの密着性及び仕切部１０２と封止樹脂６１ｗとの密着性は、貫通孔１０２ｃが形成されていない場合と比較して向上する。さらに、仕切部１０２と封止樹脂６１ｖ及び封止樹脂６１ｗのそれぞれとの密着性は、貫通孔１０２ｃに形成された封止樹脂６３の形成材料である母材で決定される。半導体モジュール１の変形に伴って仕切部１０２に加わる引張応力に対し、封止樹脂６３の母材は、貫通孔１０２ｃが形成されていない場合の仕切部１０２と封止樹脂６１ｖ及び封止樹脂６１ｗのそれぞれとの密着力よりも大きい強度を有している。その結果、半導体モジュール１の封止樹脂６１ｕ，６１ｖ，６１ｗに収縮が生じても、仕切部１０２から封止樹脂６１ｖ，６１ｗが剥離することが防止されるので、半導体モジュール１は、仕切部１０２に露出する接続部３１１，３２１におけるワイヤー１５０の断線を防止できる。

半導体モジュール１の仕切部１０１，１０２に加わる引張応力は、ケース１０の大きさよって異なる。当該引張応力は、例えばケース１０が大きい方が強くなる。このため、ケース１０の大きさに応じて、当該引張応力に対抗できる強度を有する材料を選択して封止樹脂６１ｕ，６１ｖ，６１ｗ及び封止樹脂６２，６３を形成することによって、半導体モジュール１は、仕切部１０１，１０２のそれぞれに露出する接続部３１１，３２１におけるワイヤー１５０の断線を防止できる。

（半導体モジュールの製造方法）
本実施形態による半導体モジュールの製造方法について、図４を参照しつつ図５から図７を用いて説明する。仕切部１０１及び仕切部１０２の製造方法は、同様である。このため、仕切部１０１及び仕切部１０２の製造方法について、仕切部１０１を例にとって説明する。図５及び図６は、仕切部１０１に設けられる第一部材１０１ａの形成方法を説明する図である。図５（ａ）は、貫通孔１０１ｃが形成される前の第一部材１０１ａを接続部側から壁部１０１ａ２を直交する方向に見た図であり、図５（ｂ）は、図５（ａ）中に示すＹ－Ｙ線で切断した第一部材１０１ａの断面図である。図６（ａ）は、貫通孔１０１ｃが形成された後の第一部材１０１ａを接続部側から壁部１０１ａ２を直交する方向に見た図であり、図６（ｂ）は、図６（ａ）中に示すＹ－Ｙ線で切断した第一部材１０１ａの断面図である。なお、図５（ｂ）及び図６（ｂ）では、ゲート信号出力端子３１ｕｂの隠れ線が破線で図示されている。図７は、ケース１０の形成方法を説明する図であって、図１中に示すＸ－Ｘ線に対応する位置でケース１０を切断した断面図である。なお、図７では、ゲート信号出力端子３１ｕｂ，３１ｖｂ，３１ｗｂの隠れ線が破線で図示されている。

図５に示すように、本実施形態による半導体モジュール１の製造方法では、まず、半導体素子Ｓｕａ，Ｓｕｂ（図５では不図示、図１参照）に接続され半導体素子Ｓｕａ，Ｓｕｂを制御するゲートパルス信号（制御信号の一例）が出力されるゲート信号出力端子３１ｕａ，３１ｕｂ（制御端子の一例）及び基準信号が出力される基準信号出力端子３２ｕａ，３２ｕｂ（制御端子の一例）が配置された第一部材１０１ａを形成する。

第一部材１０１ａは、ゲート信号出力端子３１ｕａ，３１ｕｂ及び基準信号出力端子３２ｕａ，３２ｕｂを設置した射出成形金型内に加熱溶融させた熱可塑性樹脂を射出注入し、設置したゲート信号出力端子３１ｕａなどと樹脂とを一体化するインサート成形によって成形される。

次に、図６に示すように、第一部材１０１ａを貫通する貫通孔１０１ｃを形成する。貫通孔１０１ｃは、第一部材１０１ａが成形された後に、例えばドリル等による機械加工によって形成される。図６（ａ）に示すように、貫通孔１０１ｃは、ゲート信号出力端子３１ｕａ，３１ｕｂ及び基準信号出力端子３２ｕａ，３２ｕｂを避けた複数箇所（本実施形態では６箇所）に形成される。また、図６（ｂ）に示すように、貫通孔１０１ｃは、接続部側の開口が裏面側の開口よりも高くなるように傾斜して形成される。

第一部材１０１ａと同様の方法により、仕切部１０２を構成する第一部材１０２ａが形成される。さらに、貫通孔１０１ｃ以外は第一部材１０１ａと同じ形状に形成されて端子配置領域１０３ａを構成する所定部材を形成する。

次に、貫通孔１０１ｃが形成された第一部材１０１ａ及び貫通孔１０２ｃが形成された第一部材１０２ａを射出成形金型（所定の金型の一例）に設置する。その際、端子配置領域１０３ａを構成する所定部材も当該射出成形金型に設置される。

次に、図７に示すように、当該射出成形金型に樹脂を流して半導体素子Ｓｕａ，Ｓｕｂ，Ｓｖａ，Ｓｖｂ，Ｓｗａ，Ｓｗｂ（図７では不図示、図１参照）が配置される空間１１を画定する外枠１０３と、外枠１０３と一体に形成され第一部材１０１ａ，１０２ａとともに空間１１を複数の収納部１１１ｕ，１１１ｖ，１１１ｗ（複数の領域の一例）に仕切る仕切部１０１，１０２とを形成する。また、仕切部１０１，１０２の形成と同時に、ゲート信号出力端子３１ｗａ，３１ｗｂ及び基準信号出力端子３２ｗａ，３２ｗｂが配置された端子配置領域１０３ａも形成される。これにより、ケース１０が形成される。

図示は省略するが、ケース１０に積層基板１４ｕ，１４ｖ，１４ｗ及び冷却器１６を取り付けた後に、封止樹脂６１ｕ，６１ｖ，６１ｗを形成するための樹脂を収納部１１１ｕ，１１１ｖ，１１１ｗに同時に注入する。これにより、収納部１１１ｕ，１１１ｖ，１１１ｗに封止樹脂６１ｕ，６１ｖ，６１ｗが満たされる過程において、貫通孔１０１ｃには、封止樹脂６１ｕ，６１ｖが進入し、貫通孔１０２ｃには、封止樹脂６１ｖ，６１ｗが進入する。これにより、収納部１１１ｕ，１１１ｖ，１１１ｗにおける封止樹脂６１ｕ，６１ｖ，６１ｗの形成が完了するとともに、複数の貫通孔１０１ｃにおける封止樹脂６２及び複数の貫通孔１０２ｃにおける封止樹脂６３の形成が完了する。こうして、半導体モジュール１が完成する。

ところで、従来の射出成型金型は、上型及び下型の２種類に分離されている。このため、従来の射出成型金型では、上型の金型及び下型の金型が抜ける方向にしか形状を設けることができない。このため、従来の射出成型金型は、貫通孔１０１ｃ，１０２ｃのような横方向の貫通孔を形成することが困難であるという問題を有している。

これに対し、本実施形態では、貫通孔１０１ｃ，１０２ｃが形成された第一部材１０１ａ，１０２ａを、ケース１０を形成するための射出成型金型に設置するようになっている。このため、本実施形態では、上型及び下型の２種類に分離される構造を有する射出成型金型を用いてケース１０を成形することができる。これにより、ケース１０を形成するための工程が、従来の半導体モジュールのケースを形成するための工程よりも増加してしまうものの、特別な方法を用いずにケース１０を成形することができる。

以上説明したように、本実施形態による半導体モジュール１は、複数の半導体素子Ｓｕａ，Ｓｕｂ，Ｓｖａ，Ｓｖｂ，Ｓｗａ，Ｓｗｂが配置される空間１１を画定する外枠１０３と、複数の半導体素子Ｓｕａ～Ｓｗｂを覆って空間１１に形成された封止樹脂６１ｕ，６１ｖ，６１ｗと、半導体素子Ｓｕａ～Ｓｗｂに接続され半導体素子Ｓｕａ～Ｓｗｂを制御するゲートパルス信号が出力されるゲート信号出力端子３１ｕａ，３１ｕｂ，３１ｖａ，３１ｖｂ，３１ｗａ，３１ｗｂ及び基準信号が出力される基準信号出力端子３２ｕａ，３２ｕｂ，３２ｖａ，３２ｖｂ，３２ｗａ，３２ｗｂと、半導体素子Ｓｕａ～Ｓｗｂとの接続部３１１，３２１を露出させた状態のゲート信号出力端子３１ｕａ～３１ｗｂ及び基準信号出力端子３２ｕａ～３２ｗｂが配置され、外枠１０３に張り渡されて空間１１を複数の収納部１１１ｕ，１１１ｖ，１１１ｗに仕切る仕切部１０１，１０２とを備えている。仕切部１０１は、隣り合う収納部１１１ｕ及び収納部１１１ｖを接続し収納部１１１ｕに形成された封止樹脂６１ｕ（図２参照）及び収納部１１１ｖに形成された封止樹脂６１ｖ（図２参照）と連続する封止樹脂６２が形成された貫通孔１０１ｃを有している。また、仕切部１０２は、隣り合う収納部１１１ｖ及び収納部１１１ｗを接続し収納部１１１ｖに形成された封止樹脂６１ｖ及び収納部１１１ｗに形成された封止樹脂６１ｗ（図２参照）と連続する封止樹脂６３が形成された貫通孔１０２ｃを有している。

本実施形態による半導体モジュール１は、仕切部１０１に形成された複数の貫通孔１０１ｃに封止樹脂６１ｕ，６１ｖと一体の封止樹脂６２を形成することにより、仕切部１０１と封止樹脂６１ｕ，６１ｖとの密着力に加えて封止樹脂６２の母材の強度によって仕切部１０１と封止樹脂６１ｕ，６１ｖとの密着状態を維持できる。同様に、半導体モジュール１は、仕切部１０２に複数の貫通孔１０２ｃに封止樹脂６１ｖ，６１ｗと一体の封止樹脂６３を形成することにより、仕切部１０１と封止樹脂６１ｖ，６１ｗとの密着力に加えて封止樹脂６３の母材の強度によって仕切部１０２と封止樹脂６１ｖ，６１ｗとの密着状態を維持できる。このため、半導体モジュール１は、複数の貫通孔１０１ｃ，１０２ｃを有していない場合と比較して強固な密着力によって、仕切部１０１への封止樹脂６１ｕ，６１ｖの密着状態及び仕切部１０２への封止樹脂６１ｖ，６１ｗの密着状態を保持できる。これにより、半導体モジュール１は、半導体素子Ｓｕａ，Ｓｕｂ，Ｓｖａ，Ｓｖｂとの接続に用いられるゲート信号出力端子３１ｕａ，３１ｕｂ，３１ｖａ，３１ｖｂのそれぞれの接続部３１１及び基準信号出力端子３２ｕａ，３２ｕｂ，３２ｖａ，３２ｖｂのそれぞれの接続部３２１が配置される側における封止樹脂６１ｕ，６１ｖの剥離を防止できる。その結果、半導体モジュール１は、接続部３１１，３２１におけるワイヤー１５０の断線に起因するオープン不良の発生を防止することができる。

また、以上説明したように、本実施形態による半導体モジュール１の製造方法は、半導体素子Ｓｕａ，Ｓｕｂ，Ｓｖａ，Ｓｖｂに接続され半導体素子Ｓｕａ，Ｓｕｂ，Ｓｖａ，Ｓｖｂを制御するゲートパルス信号が出力されるゲート信号出力端子３１ｕａ，３１ｕｂ，３１ｖａ，３１ｖｂ及び基準信号が出力される基準信号出力端子３２ｕａ，３２ｕｂ，３２ｖａ，３２ｖｂが配置された第一部材１０１ａ，１０２ａを形成し、第一部材１０１ａを貫通する貫通孔１０１ｃ及び第一部材１０２ａを貫通する貫通孔１０２ｃを形成し、第一部材１０１ａ，１０２ａを射出成形金型に設置し、当該射出成形金型に樹脂を流して半導体素子Ｓｕａ，Ｓｕｂ，Ｓｖａ，Ｓｖｂが配置される空間１１を画定する外枠１０３と、外枠１０３と一体に形成され第一部材１０１ａ，１０２ａとともに空間１１を複数の収納部１１１ｕ，１１１ｖ，１１１ｗに仕切る仕切部１０１，１０２とを形成するようになっている。

本実施形態による半導体モジュール１の製造方法によれば、射出成形金型を用いるインサート成形によって、貫通孔１０１ｃ，１０２ｃを有する仕切部１０１，１０２を備えるケース１０を形成することができる。これにより、製造された半導体モジュール１は、接続部３１１，３２１におけるワイヤー１５０の断線に起因するオープン不良の発生を防止することができる。

本発明は、上記実施形態に限らず、種々の変形が可能である。
上記実施形態では、貫通孔１０１ｃは仕切部１０１に６個設けられ、貫通孔１０２ｃは仕切部１０２に６個設けられているが、本発明はこれに限られない。貫通孔１０１ｃ，１０２ｃは、それぞれ１個又は６個以外の複数個、仕切部１０１，１０２に形成されていてもよい。また、貫通孔１０１ｃ及び貫通孔１０２ｃのそれぞれの個数は、同数であってもよく、異数であってもよい。

上記実施形態では、複数の貫通孔１０１ｃはほぼ同じ高さ（すなわちほぼ一直線上）に形成され、複数の貫通孔１０２ｃはほぼ同じ高さ（すなわちほぼ一直線上）に形成されているが、本発明はこれに限られない。複数の貫通孔１０１ｃは、仕切部１０１に形成される高さが異なっていてもよい。同様に、複数の貫通孔１０２ｃは、仕切部１０２に形成される高さが異なっていてもよい。

上記実施形態では、貫通孔１０１ｃは、傾斜して仕切部１０１に形成されているが、仕切部１０１の接続部側及び裏面側を開口する開口部が同じ高さを有し、傾斜せずに仕切部１０１に形成されていてもよい。同様に、貫通孔１０２ｃは、仕切部１０２の接続部側及び裏面側を開口する開口部が同じ高さを有し、傾斜せずに仕切部１０２に形成されていてもよい。

上記実施形態による半導体モジュールの製造方法では、貫通孔１０１ｃ，１０２ｃを形成した第一部材１０１ａ，１０２ａを射出成形金型に設置してケース１０を形成するようになっているが、本発明はこれに限られない。ケース１０を形成した後に、仕切部１０１，１０２の所定箇所に、ドリル等による機械加工によって貫通孔１０１ｃ，１０２ｃを形成することによって半導体モジュール１が製造されるようになっていてもよい。

上記実施形態では、半導体素子に設けられたトランジスタは、ＩＧＢＴで構成されているが、ＭＯＳで構成されていてもよい。半導体素子の素材は、シリコンで構成されてもよいし、ワイドバンドギャップ半導体で構成されていてもよい。

本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。

１ 半導体モジュール
１０ ケース
１１ 空間
１４ｕ，１４ｖ，１４ｗ 積層基板
１５ｕ，１５ｖ，１５ｗ インバータ回路
１６ 冷却器
２１ｕ，２１ｖ，２１ｗ 電力入力端子
３１ｕａ，３１ｕｂ，３１ｖａ，３１ｖｂ，３１ｗａ，３１ｗｂ ゲート信号出力端子
３２ｕａ，３２ｕｂ，３２ｖａ，３２ｖｂ，３２ｗａ，３２ｗｂ 基準信号出力端子
４１ 正極部パターン
４２ 負極部パターン
４３ 出力部パターン
６１ｕ，６１ｖ，６１ｗ 封止樹脂
８１ｕ，８１ｖ，８１ｗ 電力出力端子
１０１，１０２ 仕切部
１０１ａ，１０２ａ 第一部材
１０１ａ１，１０２ａ１ 基部
１０１ａ２，１０２ａ２ 壁部
１０１ｂ，１０２ｂ 第二部材
１０１ｃ，１０２ｃ 貫通孔
１０３ 外枠
１０３ａ 端子配置領域
１１１ｕ，１１１ｖ，１１１ｗ 収納部
１４１ 絶縁基板
１４２ 伝熱部材
１５０ ワイヤー
１６１ 接着剤
２１１ 正極端子
２１２ 負極端子
３１１，３２１ 接続部
３１２，３２２ 入力部
Ｓｕａ，Ｓｕｂ，Ｓｖａ，Ｓｖｂ，Ｓｗａ，Ｓｗｂ 半導体素子

Claims (8)

1. 複数の半導体素子が配置される空間を画定する外枠と、
   前記複数の半導体素子を覆って前記空間に形成された封止樹脂と、
   前記半導体素子に接続され該半導体素子を制御する制御信号が出力される制御端子と、
   前記半導体素子との接続部を露出させた状態の前記制御端子が配置され、前記外枠に張り渡されて前記空間を複数の領域に仕切る仕切部と
   を備え、
   前記仕切部は、隣り合う前記領域を接続し該領域に形成された前記封止樹脂と連続する封止樹脂が形成された貫通孔を有する
   半導体モジュール。
2. 前記貫通孔は、前記接続部の配置されている側の開口が該接続部の配置されていない側の開口よりも高くなるように傾斜している
   請求項１に記載の半導体モジュール。
3. 前記貫通孔は、前記制御端子を避けて前記仕切部に形成されている
   請求項１又は２に記載の半導体モジュール。
4. 前記仕切部は、複数の前記貫通孔を有する
   請求項１から３までのいずれか一項に記載の半導体モジュール。
5. 前記仕切部は、前記貫通孔が形成されて前記外枠とは別体の第一部材と、前記貫通孔が形成されずに前記外枠と一体の第二部材とを有する
   請求項１から４までのいずれか一項に記載の半導体モジュール。
6. 前記貫通孔は、１ｍｍ以上３ｍｍ以下の直径を有している
   請求項１から５までのいずれか一項に記載の半導体モジュール。
7. 前記半導体素子及び前記制御端子は、ワイヤーボンディングによって接続され、
   前記接続部は、前記半導体素子とワイヤーとの接合部である
   請求項１から６までのいずれか一項に記載の半導体モジュール。
8. 半導体素子に接続され該半導体素子を制御する制御信号が出力される制御端子が配置された第一部材を形成し、
   前記第一部材を貫通する貫通孔を形成し、
   前記第一部材を所定の金型に設置し、
   前記金型に樹脂を流して前記半導体素子が配置される空間を画定する外枠と、前記外枠と一体に形成され前記第一部材とともに前記空間を複数の領域に仕切る仕切部とを形成する
   半導体モジュールの製造方法。

Images