JP6517530B2 - 化合物半導体積層体 - Google Patents

Description

本発明は化合物半導体積層体に関する。

ＩｎＳｂ薄膜は電子移動度が大きく、ホール素子や磁気センサの材料として適していることが知られている。磁気センサへの応用では高感度且つ低消費電力が必要とされる。言い換えれば、高電子移動度且つ膜厚が薄いことが必須となる。これらの電子デバイスにおけるＩｎＳｂ薄膜は電流リークを防ぐために半絶縁基板であるＧａＡｓ基板やＩｎＰ基板上に形成されている（非特許文献１参照）。

Ｏｈ ｅｔ．ａｌ．著、「Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ」、Ｖｏｌｕｍｅ ６６、１９８９年１０月、ｐ．３６１８−３６２１

非特許文献１に記載されているように、ＧａＡｓ基板やＩｎＰ基板上にＩｎＳｂ薄膜を形成すると、基板とＩｎＳｂ薄膜との間には大きな格子ミスマッチが存在するため、形成したＩｎＳｂ層中にはミスフィット転移や結晶欠陥が大量に存在する。これらの転移や欠陥は余剰電子を生成し、電子移動度を著しく低下させる要因となる。
また、一般に、基板とのミスマッチによる欠陥生成は界面近傍で著しい。成長に伴い欠陥密度は減少していくが、欠陥密度が高く電子移動度の低い下部のＩｎＳｂ層も電気特性に寄与するため、全体としての電子移動度が低下してしまう。数ミクロンオーダーの薄膜を形成すれば界面付近の欠陥による影響は微小になるが、デバイス作製においては現実的でないばかりでなく、膜厚増加による抵抗減少、消費電力増加等の問題も生じる。
本発明はこのような問題に鑑みてなされたものであり、界面付近での欠陥生成を抑制すること、すなわち余剰電子の発生を抑制し、ＩｎＳｂの結晶性が良好で、且つ薄い、高移動度な化合物半導体積層体を提供することを目的とする。

本発明の一態様による化合物半導体積層体は、ＧａＡｓで形成された基板と、前記基板上に形成されたＩｎＳｂ層と、を備え、前記ＩｎＳｂ層は、前記基板との界面側に形成されるＩｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５）からなる第１組成層と、前記第１組成層上に形成されるＩｎ_ｙＳｂ_１−ｙ（ｙ＝０．５）からなる第２組成層と、を有し、前記第１組成層は、前記基板との界面側におけるＩｎ組成が前記第２組成層との界面側におけるＩｎ組成よりも小さいことを特徴とする。

本発明の一態様によれば、基板との界面付近での欠陥の発生を抑制し、且つ、結晶性が良好で薄い、高移動度な化合物半導体積層体を実現することができる。

本実施形態に係る化合物半導体積層体の一例を示す断面図である。

本発明者らは鋭意検討した結果、基板と、基板上に形成されたＩｎＳｂ層と、を備えた化合物半導体積層体において、ＩｎＳｂ層が、基板との界面側に積層されるＩｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５）からなる第１組成層と、第１組成層上に積層されるＩｎ_ｙＳｂ_１−ｙ（ｙ＝０．５）からなる第２組成層と、を有し、第１組成層を、基板との界面側におけるＩｎ組成が第２組成層との界面側におけるＩｎ組成よりも小さい構成とすることにより、ＩｎＳｂの結晶性が良好で、且つ薄い、高移動度な化合物半導体積層体を得ることができることを見出した。

なお、以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかであろう。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。

以下、図面を参照して本発明の一実施形態について説明する。
［化合物半導体積層体］
本発明の一実施形態の化合物半導体積層体１は、図１に示すように、基板２と、基板２上に形成されたＩｎＳｂ層３と、を備える。
ＩｎＳｂ層３は、基板２との界面側に積層されるＩｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５）からなる第１組成層１１と、第１組成層１１上に積層されるＩｎ_ｙＳｂ_１−ｙ（ｙ＝０．５）からなる第２組成層１２とを備える。
基板２との界面に位置する第１組成層（Ｉｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５））１１は、基板２との界面側におけるＩｎ（インジウム）組成が、第２組成層１２との界面側におけるＩｎ組成よりも小さい。

第２組成層１２と基板２との間に第１組成層１１を設け、さらに、第１組成層１１の基板２との界面側におけるＩｎ組成を、第２組成層１２との界面側におけるＩｎ組成よりも小さくすることにより、ＩｎＳｂ層３中の欠陥が抑制され、結果として、高移動度の化合物半導体積層体となる。特に、第１組成層１１を設けることによって、第１組成層１１上に積層される第２組成層１２の欠陥が抑制されるため、高移動度な化合物半導体積層体となる。
詳細なメカニズムは定かではないが、本発明者らは、第１組成層１１による、欠陥生成の抑制と、格子不整合の緩和との両方により、結晶性が良好で、膜厚の薄い、高移動度の化合物半導体積層体が実現されたものと推察している。

［基板］
本発明の一実施形態の化合物半導体積層体１における基板２としては、ＩｎＳｂ層３を形成可能なものであれば特に制限されない。ＩｎＳｂ層３を各種電子デバイスに応用する際の絶縁性を確保する観点から、本発明の一態様では、基板２は、電気抵抗率が１×１０^５Ωｃｍ以上とする。結晶性が良好なＩｎＳｂ層３を形成する観点から、本発明の一態様における基板２は、ＩｎＳｂと同じ結晶対称性を持っている。さらに安価且つ大型の基板が入手しやすいことから、本発明の一態様における基板２は、Ｓｉ基板、ＧａＡｓ基板、及びＩｎＰ基板の内のいずれか一つである。

［ＩｎＳｂ層］
本発明の一実施形態の化合物半導体積層体１におけるＩｎＳｂ層３は、前述のように、基板２とＩｎＳｂ層３との界面側に積層された第１組成層１１と、第１組成層１１上に積層された第２組成層１２と、を有する。
ＩｎＳｂ層３の膜厚は、特に制限されないが、本発明の一態様におけるＩｎＳｂ層３の膜厚は、工業生産上の観点から、１５０ｎｍより大きく３０００ｎｍ以下である。ＩｎＳｂ層３の膜厚は、蛍光Ｘ線分析（ＸＲＦ）、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）等による劈開断面測定により測定することができる。

［第１組成層１１］
本発明の一実施形態の化合物半導体積層体１における第１組成層１１は、ＩｎＳｂ層３の、基板２との界面側に形成され、その組成は、Ｉｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５）である。第１組成層１１は、本発明の一態様では、欠陥抑制の観点からＩｎ_ｘＳｂ_１−ｘ（０．１＜ｘ＜０．５）である。また、本発明の一態様では、第１組成層１１は、Ｉｎ_ｘＳｂ_１−ｘ（０．２＜ｘ＜０．５）である。また、第１組成層１１は、本発明の一態様では、Ｉｎ_ｘＳｂ_１−ｘ（０．２５＜ｘ＜０．５）である。さらに、本発明の一態様では、第１組成層１１は、Ｉｎ_ｘＳｂ_１−ｘ（０．３＜ｘ＜０．５）である。さらにまた、本発明の一態様では、第１組成層１１は、Ｉｎ_ｘＳｂ_１−ｘ（０．４＜ｘ＜０．５）である。

また、第１組成層１１は、基板２との界面側におけるＩｎ組成ｘが、第２組成層１２との界面側におけるＩｎ組成ｘよりも小さい。Ｉｎ組成ｘは、蛍光Ｘ線元素分析法（ＸＲＦ）、ラザフォード後方散乱分光（ＲＢＳ）及びＸ線光電子分光（ＸＰＳ）等により測定することが可能である。
なお、本発明の一実施形態では、第１組成層１１の基板２との界面側におけるＩｎ組成ｘは、測定ノイズを低減する観点から、基板２と第１組成層１１との界面から２ｎｍだけ第２組成層１２側に離れた位置における、Ｉｎ（インジウム）とＳｂ（アンチモン）との比率から検出されるＩｎ組成を、第１組成層１１の基板２との界面側におけるＩｎ組成相当値として用いる。

同様に、測定ノイズを低減する観点から、第１組成層１１の第２組成層１２との界面側におけるＩｎ組成ｘは、第２組成層１２側からＩｎＳｂ層３をエッチングしていったときに、Ｉｎの量が低減し始めた位置からさらに２ｎｍだけエッチングが進んだ位置における、ＩｎとＳｂとの比率から検出されるＩｎ組成を、第１組成層１１の第２組成層１２との界面におけるＩｎ組成相当値として用いる。

比率の測定は、例えば、チョクラルスキー法（ＣＺ法）にて作製された６２５μｍの厚みを有するＩｎＳｂ基板を標準サンプルとし、ファンダメンタルパラメータ法（ＦＰ法）を用いた蛍光Ｘ線元素分析（ＸＲＦ測定）により実施することができる。
ファンダメンタルパラメータ法（ＦＰ法）を用いたＩｎ（インジウム）とＳｂ（アンチモン）との比率の測定を行うに際し、積算時間は１００ｓｅｃとする。この積算時間を採用した場合の測定誤差は±０．５％である。よって、本実施形態においては、例えばＩｎ組成が「０．５」であるということは、実際には、Ｉｎ組成が、０．４７５以上０．５２５以下であることを意味している。

なお、第１組成層１１の膜厚に特に制限はないが、第１組成層１１の膜厚は、本発明の一態様では、欠陥抑制の観点から２０ｎｍ以上である。また、本発明の一態様では、第１組成層１１の膜厚は、５０ｎｍ以上である。同様に欠陥抑制の観点から、第１組成層１１の膜厚は、本発明の一態様では、２００ｎｍ以下である。また、第１組成層１１の膜厚は、本発明の一態様では、１５０ｎｍ以下である。第１組成層１１の膜厚の測定方法は、成膜中の測定方法としてはｉｎ ｓｉｔｕ反射率測定や反射高速電子線解析（ＲＨＥＥＤ）等を適用することができる。また、成膜後の第１組成層１１の膜厚の測定方法としては、ＸＲＦ測定、ＳＥＭ又はＴＥＭによる劈開断面測定、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）等を適用することができる。

［第２組成層１２］
本発明の一実施形態の化合物半導体積層体１は、第１組成層１１上に積層されたＩｎ_ｙＳｂ_１−ｙ（ｙ＝０．５）からなる第２組成層１２を有する。第２組成層１２のＩｎ組成ｙはｙ＝０．５で一定である。第２組成層１２は、第１組成層１１上に積層されることにより、欠陥の少ない高品質な化合物半導体層となる。
第２組成層１２の膜厚に特に制限はないが、欠陥の少ない高品質な化合物半導体層を得る観点から、本発明の一態様では、第２組成層１２の膜厚は、１ｎｍ以上２８００ｎｍ以下である。

［応用］
化合物半導体層としてのＩｎＳｂ層３の上にさらに複数の化合物半導体、保護膜又は電極を形成することも可能である。この場合、ＩｎＳｂ層３上に形成する化合物半導体として物質は特に制限されない。また化合物半導体にドーピングをしてもよく特に制限はされない。

［化合物半導体積層体の製造方法］
次に、本発明の一実施形態の化合物半導体積層体の製造方法を説明する。
例えば、Ｓｉ基板、ＧａＡｓ基板、ＩｎＰ基板のうちのいずれかの基板２上に、例えば有機金属気相成長（ＭＯＣＶＤ）装置を用いてＩｎＳｂ層３の第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層（０＜ｘ＜０．５））１１を形成する。
第１組成層１１の成長温度に特に制限はないが、本発明の一態様では、原料の分解率及びＩｎＳｂの融点を考慮し、２４０℃以上５３０℃以下とする。

第１組成層１１の成膜に用いる装置としては特に制限はなく、分子線蒸着、電子線蒸着、抵抗加熱蒸着、化学蒸着等を行う各種装置を用いることが可能である。第１組成層１１の成膜に用いる原料は特に制限されないが、ＩｎＳｂの原料として、トリメチルインジウム（ＴＭＩｎ）とトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）等を用いることができる。

このとき、ＩｎＳｂの原料であるトリメチルインジウム（ＴＭＩｎ）とトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）との比率を調整し、第１組成層１１が成長するに伴って、Ｉｎ組成ｘが大きくなるように第１組成層１１を形成する。
原料キャリアガスに特に制限はないが、本発明の一態様では、不純物を含まない観点から純度が保障された水素又は窒素を用いる。

次にＩｎＳｂ層３の第１組成層１１上に、例えば有機金属気相成長（ＭＯＣＶＤ）装置を用いてＩｎＳｂ層３の第２組成層（Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５））１２を形成する。第２組成層１２の成長温度に特に制限はないが、本発明の一態様では、原料の分解率およびＩｎＳｂの融点を考慮し、２４０℃以上５３０℃以下とする。
第２組成層１２の成膜に用いる装置としては特に制限はなく、分子線蒸着、電子線蒸着、抵抗加熱蒸着、化学蒸着等を行う各種装置を用いることが可能である。第２組成層１２の成膜に用いる原料は特に制限されないが、ＩｎＳｂの原料として、トリメチルインジウム（ＴＭＩｎ）及びトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）等を用いることが可能である。

第２組成層１２については、第２組成層１２の成長に関係なく、Ｉｎ組成ｙ＝０．５で一定とする。
原料キャリアガスに特に制限はないが、本発明の一態様では、不純物を含まない観点から純度が保障された水素又は窒素を用いる。
化合物半導体積層体の他の製造方法としては、例えば以下の方法がある。

例えば分子線蒸着法（ＭＢＥ）装置を用いてＩｎＳｂ層３の第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層（０＜ｘ＜０．５））１１を形成する。
第１組成層１１の成長温度に特に制限はないが、本発明の一態様では、結晶の品質およびＩｎＳｂの融点を考慮し、３００以上５３０℃以下とする。
第１組成層１１の成膜に用いる原料は特に制限されないが、純度の高い固体ソースを用いる。

このとき、ＩｎとＳｂとの比率を原料セル温度で調整し、第１組成層１１が成長するに伴って、Ｉｎ組成ｘが大きくなるように第１組成層１１を形成する。
次にＩｎＳｂ層３の第１組成層１１上に、例えば分子線蒸着法（ＭＢＥ）装置を用いてＩｎＳｂ層３の第２組成層（Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５））１２を形成する。第２組成層１２の成長温度に特に制限はないが、本発明の一態様では、結晶の品質およびＩｎＳｂの融点を考慮し、３００℃以上５３０℃以下とする。
第２組成層１２の成膜に用いる原料は特に制限されないが、純度の高い固体ソースを用いる。
第２組成層１２については、第２組成層１２の成長に関係なく、Ｉｎ組成ｙ＝０．５で一定とする。

＜実施形態の効果＞
このように、本発明の一実施形態では、例えばＳｉ基板、ＧａＡｓ基板、ＩｎＰ基板等の基板２上に、第１組成層１１と、第１組成層１１の上に積層した第２組成層１２とからなるＩｎＳｂ層３を積層し、化合物半導体積層体１を作成した。また、第１組成層１１は、基板２との界面側におけるＩｎ組成が、第２組成層１２との界面側におけるＩｎ組成よりも小さくなるようにした。また、第２組成層１２は、Ｉｎ組成ｙがｙ＝０．５で一定とした。

その結果、結晶性が良好で、膜厚の薄い、高移動度の化合物半導体積層体を実現することができる。
なお、上記実施形態では、第１組成層１１のＩｎ組成ｘを、連続的に変化させているが、段階的に変化させた場合でも同等の作用効果を得ることができる。
以上、本発明の実施形態について説明したが、本発明の技術的範囲は、上述した実施形態に記載の技術的範囲には限定されない。上述した実施形態に、多様な変更又は改良を加えることも可能であり、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲から明らかである。

以下、本発明の一実施形態を、実施例を伴って説明する。
［実施例１］ Ｉｎ_ｘＳｂ_１−ｘ層の厚み５０ｎｍ（ｘを０．２から０．５まで連続的に増加）
基板２として４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板上に、ＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）及びトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、３４０℃の温度環境下で、ＩｎＳｂ層３の第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層）１１を形成した。この第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層）１１の形成には、ＭＯＣＶＤ装置を用いた。Ｉｎ組成ｘが０．２から０．５まで連続的に増加するようにトリメチルインジウム（ＴＭＩｎ）とトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）との供給比であるＶ／ＩＩＩ比を連続的に変化させながら、Ｉｎ_ｘＳｂ_１−ｘ層を成長させた。Ｉｎ_ｘＳｂ_１−ｘ層の膜厚はin situ反射率測定器で測定しながら５０ｎｍとした。

次に、第１組成層１１としてのＩｎ_ｘＳｂ_１−ｘ層の上に、原料として、トリメチルインジウム（ＴＭＩｎ）及びトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用い、５００℃の温度環境下で、第２組成層１２として、Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）を形成した。このＩｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）の形成には、ＭＯＣＶＤ装置を用いた。ＩｎＳｂ層３全体の膜厚はin situ反射率測定器で測定しながら１０００ｎｍとした。

このようにして形成された化合物半導体積層体１に対してファン・デル・ポー（Ｖａｎ ｄｅｒ Ｐａｕｗ）法によるホール測定を行った結果、４９３００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅（ＦＷＨＭ）は３００ａｒｃｓｅｃであった。
得られた化合物半導体積層体１に対してエッチングを行い、チョクラルスキー法（ＣＺ法）にて作製された６２５μｍ厚みのＩｎＳｂ基板を標準サンプルとするファンダメンタルパラメータ法（ＦＰ法）によるＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成を測定した。

その結果、第１組成層１１の基板２との界面から５０ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４８であり、同様に第１組成層１１の基板２との界面から２ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．２１であった。
ここで、前述のように、第１組成層１１の基板２との界面におけるＩｎ組成ｘは、基板２との界面から２ｎｍ離れた位置におけるＩｎ組成ｘを採用することとしている。よって、第１組成層１１の基板２との界面におけるＩｎ組成ｘはｘ＝０．２１となる。また、第１組成層１１の第２組成層１２との界面におけるＩｎ組成ｘ、つまり、第１組成層１１の、基板２との界面から５０ｎｍ離れた位置におけるＩｎ組成はｘ＝０．４８となる。以上から、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．４８であった。

［実施例２］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘを０．２から０．５まで連続的に増加）
第１組成層１１の膜厚を１００ｎｍとしたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対して実施例１と同様のファン・デル・ポー法によるホール測定を行った結果、５０５００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は２９５ａｒｃｓｅｃであった。

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成を測定したところ、第１組成層１１の、基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．２１であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．４９５であった。

［実施例３］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１５０ｎｍ（ｘを０．２から０．５まで連続的に増加）
第１組成層１１の膜厚を１５０ｎｍとしたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対して実施例１と同様のファン・デル・ポー法によるホール測定を行った結果、５１６００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は２８５ａｒｃｓｅｃであった。

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体のＩｎ組成を測定したところ、第１組成層１１の、基板２との界面から１５０ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．２１であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．４９５であった。

［実施例４］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘを０．２５から０．５まで連続的に増加）
第１組成層１１の膜厚を１００ｎｍとし、Ｉｎ組成ｘを０．２５から０．５まで連続的に増加させたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対して実施例１と同様のファン・デル・ポー法によるホール測定を行った結果、５１４００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は２９０ａｒｃｓｅｃであった。

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体のＩｎ組成を測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．２５であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２５＜ｘ＜０．４９５であった。

［実施例５］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘを０．３から０．５まで連続的に増加）
第１組成層１１の膜厚を１００ｎｍとし、Ｉｎ組成ｘを０．３から０．５まで連続的に増加させたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対して実施例１と同様のファン・デル・ポー法によるホール測定を行った結果、５２０００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は２７５ａｒｃｓｅｃであった。

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体のＩｎ組成を測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．３であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．３＜ｘ＜０．４９５であった。

［実施例６］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘを０．４から０．５まで連続的に増加）
第１組成層１１の膜厚を１００ｎｍとし、Ｉｎ組成ｘを０．４から０．５まで連続的に増加させたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対して実施例１と同様のファン・デル・ポー法によるホール測定を行った結果、４８６００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は３２０ａｒｃｓｅｃであった。

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体のＩｎ組成を測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．４であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．４＜ｘ＜０．４９５であった。

［実施例７］Ｉｎ_ｘＳｂ_１−ｘ層の厚み２００ｎｍ（ｘを０．２から０．５まで連続的に増加）
第１組成層１１の膜厚を２００ｎｍとしたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対してファン・デル・ポー法によるホール測定を行った結果、４８８００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は３１５ａｒｃｓｅｃであった。

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体のＩｎ組成を測定したところ、第１組成層１１の基板２との界面から２００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．２１であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．４９５であった。

［実施例８］
基板２として４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板上に
純度の高い固体ソースＩｎとＳｂを用いて、３００℃の温度環境下で、ＩｎＳｂ層３の第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層）１１を形成した。この第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層）１１の形成には、ＭＢＥ装置を用いた。Ｉｎ組成ｘが０．２から０．５まで連続的に増加するようにＩｎとＳｂとの供給比であるＶ／ＩＩＩ比を連続的に変化させながら、Ｉｎ_ｘＳｂ_１−ｘ層を成長させた。Ｉｎ_ｘＳｂ_１−ｘ層の膜厚は反射高速電子線解析（ＲＨＥＥＤ）で測定しながら５０ｎｍとした。

次に、第１組成層１１としてのＩｎ_ｘＳｂ_１−ｘ層の上に、原料として固体ソースＩｎとＳｂを用い、３００℃の温度環境下で、第２組成層１２として、Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）を形成した。このＩｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）の形成には、ＭＢＥ装置を用いた。ＩｎＳｂ層３全体の膜厚は１０００ｎｍとした。
このようにして形成された化合物半導体積層体１に対してファン・デル・ポー（Ｖａｎ ｄｅｒ Ｐａｕｗ）法によるホール測定を行った結果、４９０００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅（ＦＷＨＭ）は３２０ａｒｃｓｅｃであった。

得られた化合物半導体積層体１に対してエッチングを行い、チョクラルスキー法（ＣＺ法）にて作製された６２５μｍ厚みのＩｎＳｂ基板を標準サンプルとするファンダメンタルパラメータ法（ＦＰ法）によるＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成を測定した。
その結果、第１組成層１１の基板２との界面から５０ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４８であり、同様に第１組成層１１の基板２との界面から２ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．２１であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．４８であった。

［比較例１］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘを０．２から０．５５まで連続的に増加）
第１組成層１１のＩｎ組成ｘを０．２から０．５５まで連続的に増加させたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対してファン・デル・ポー法によるホール測定を行った結果、４２５００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は３６５ａｒｃｓｅｃであった。

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成ｘを測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．５４であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．２１であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．５４であった。

［比較例２］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘ＝０．５で一定）
第１組成層１１のＩｎ組成を０．５で一定としたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対してファン・デル・ポー法によるホール測定を行った結果、４０２００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は３８０ａｒｃｓｅｃであった。

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成ｘを測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．５であった。すなわち、第１組成層１１のＩｎ組成は、ｘ＝０．５であった。

［比較例３］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘ＝０．４で一定）
第１組成層１１のＩｎ組成を０．４で一定としたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対してファン・デル・ポー法によるホール測定を行った結果、４１８００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は３７５ａｒｃｓｅｃであった。

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成ｘを測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．４であった。すなわち、第１組成層１１のＩｎ組成は、ｘ＝０．４であった。

［比較の結果］
上記実施例１〜８及び比較例１〜３の結果をまとめると以下に示す表１の通りとなる。
なお、前述のように、ファンダメンタルパラメータ法（ＦＰ法）を用いてＩｎとＳｂとの比率の測定を行うに際し、積算時間は１００ｓｅｃとした場合の測定誤差は±０．５％であり、また、これまでの実験による知見から、上記各実施例１〜８及び比較例１における第１組成層１１のＩｎ組成ｘの組成範囲は、表１中に示す組成範囲とみなすことができる。

以上の結果より、本発明の一実施形態における第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層（０＜ｘ＜０．５））１１を有するＩｎＳｂ層３を備える化合物半導体積層体１は、電子移動度及び結晶性が向上していることが確認できた。また、ＩｎＳｂ層３の膜厚が１０００ｎｍ程度であり、膜厚の増加を伴うことなく実現することができ、言い換えれば、電子移動度及び結晶性は維持したまま、ＩｎＳｂ層３の膜厚をより薄くすることができることが確認された。

また、第１組成層１１のＩｎ組成ｘを、第２組成層１２のＩｎ組成ｙよりも小さな一定値とするだけでは効果を得ることができないが、第１組成層１１のＩｎ組成ｘを、第２組成層１２のＩｎ組成ｙよりも小さくし、且つ基板２との界面側から第２組成層１２との界面側に近づくほど大きくなるように変化させることにより、電子移動度及び結晶性の向上を図れることが確認できた。

また、実施例１及び実施例８に示すように、実施例１において第２組成層１２（Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）を、ＭＯＣＶＤ装置を用いて形成するのに代えて、実施例８に示すようにＭＢＥ装置を用いて、その他の条件は同一とした場合であっても、電子移動度及び半値全幅共に、同等の値を取り得ることが確認できた。つまり、第２組成層１２（Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）の形成方法に関係なく、電子移動度及び結晶性が向上することが確認された。

本発明の一実施形態における化合物半導体積層体は、磁気センサ、赤外線センサ用の化合物半導体積層体として好適である。

１ 化合物半導体積層体
２ 基板
３ ＩｎＳｂ層
１１ 第１組成層
１２ 第２組成層

Claims (4)

1. ＧａＡｓで形成された基板と、
   前記基板上に形成されたＩｎＳｂ層と、を備え、
   前記ＩｎＳｂ層は、
   前記基板との界面側に形成されるＩｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５）からなる第１組成層と、
   前記第１組成層上に形成されるＩｎ_ｙＳｂ_１−ｙ（ｙ＝０．５）からなる第２組成層と、を有し、
   前記第１組成層は、前記基板との界面側におけるＩｎ組成が前記第２組成層との界面側におけるＩｎ組成よりも小さい化合物半導体積層体。
2. 前記第１組成層は、前記基板との界面側に形成されるＩｎ _ｘ Ｓｂ _１−ｘ （０．２≦ｘ＜０．５）からなり、
   前記第１組成層は、前記基板との界面側ほど前記第２組成層との界面側よりもＩｎ組成がより小さくなるように、前記Ｉｎ組成が０．２以上０．５未満の範囲で変化している請求項１に記載の化合物半導体積層体。
3. 前記第１組成層の膜厚が５０ｎｍ以上２００ｎｍ以下である請求項１又は請求項２に記載の化合物半導体積層体。
4. 前記第１組成層の前記Ｉｎ組成が連続的に変化する請求項１から請求項３のいずれか一項に記載の化合物半導体積層体。

Images