JP6517530B2

JP6517530B2 - Compound semiconductor laminate

Info

Publication number: JP6517530B2
Application number: JP2015030631A
Authority: JP
Inventors: 陽吉川
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2015-02-19
Filing date: 2015-02-19
Publication date: 2019-05-22
Anticipated expiration: 2035-02-19
Also published as: JP2016152391A

Description

本発明は化合物半導体積層体に関する。 The present invention relates to a compound semiconductor lamination.

ＩｎＳｂ薄膜は電子移動度が大きく、ホール素子や磁気センサの材料として適していることが知られている。磁気センサへの応用では高感度且つ低消費電力が必要とされる。言い換えれば、高電子移動度且つ膜厚が薄いことが必須となる。これらの電子デバイスにおけるＩｎＳｂ薄膜は電流リークを防ぐために半絶縁基板であるＧａＡｓ基板やＩｎＰ基板上に形成されている（非特許文献１参照）。 It is known that InSb thin film has high electron mobility and is suitable as a material of a Hall element or a magnetic sensor. Magnetic sensor applications require high sensitivity and low power consumption. In other words, it is essential that the electron mobility and the film thickness be small. The InSb thin film in these electronic devices is formed on a GaAs substrate or InP substrate, which is a semi-insulating substrate, in order to prevent current leakage (see Non-Patent Document 1).

Ｏｈｅｔ．ａｌ．著、「ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ」、Ｖｏｌｕｍｅ６６、１９８９年１０月、ｐ．３６１８−３６２１Oh et. al. Journal of Applied Physics, Volume 66, October 1989, p. 3618-3621

非特許文献１に記載されているように、ＧａＡｓ基板やＩｎＰ基板上にＩｎＳｂ薄膜を形成すると、基板とＩｎＳｂ薄膜との間には大きな格子ミスマッチが存在するため、形成したＩｎＳｂ層中にはミスフィット転移や結晶欠陥が大量に存在する。これらの転移や欠陥は余剰電子を生成し、電子移動度を著しく低下させる要因となる。
また、一般に、基板とのミスマッチによる欠陥生成は界面近傍で著しい。成長に伴い欠陥密度は減少していくが、欠陥密度が高く電子移動度の低い下部のＩｎＳｂ層も電気特性に寄与するため、全体としての電子移動度が低下してしまう。数ミクロンオーダーの薄膜を形成すれば界面付近の欠陥による影響は微小になるが、デバイス作製においては現実的でないばかりでなく、膜厚増加による抵抗減少、消費電力増加等の問題も生じる。
本発明はこのような問題に鑑みてなされたものであり、界面付近での欠陥生成を抑制すること、すなわち余剰電子の発生を抑制し、ＩｎＳｂの結晶性が良好で、且つ薄い、高移動度な化合物半導体積層体を提供することを目的とする。 As described in Non-Patent Document 1, when an InSb thin film is formed on a GaAs substrate or an InP substrate, a large lattice mismatch exists between the substrate and the InSb thin film, so a mistake is made in the formed InSb layer. There are a large amount of fit transitions and crystal defects. These dislocations and defects generate surplus electrons and cause the electron mobility to be significantly reduced.
Also, in general, defect generation due to mismatch with the substrate is significant near the interface. Although the defect density decreases with the growth, the lower InSb layer having a high defect density and a low electron mobility also contributes to the electrical characteristics, and the electron mobility as a whole decreases. If a thin film on the order of several microns is formed, the effects of defects near the interface will be minimal, but it is not only realistic in device fabrication, but also causes problems such as reduced resistance due to increased film thickness and increased power consumption.
The present invention has been made in view of such problems, and it is possible to suppress the generation of defects near the interface, that is, to suppress the generation of surplus electrons, to have a good crystallinity of InSb, and be thin and have high mobility. and to provide a Do compound semiconductor laminate.

本発明の一態様による化合物半導体積層体は、ＧａＡｓで形成された基板と、前記基板上に形成されたＩｎＳｂ層と、を備え、前記ＩｎＳｂ層は、前記基板との界面側に形成されるＩｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５）からなる第１組成層と、前記第１組成層上に形成されるＩｎ_ｙＳｂ_１−ｙ（ｙ＝０．５）からなる第２組成層と、を有し、前記第１組成層は、前記基板との界面側におけるＩｎ組成が前記第２組成層との界面側におけるＩｎ組成よりも小さいことを特徴とする。 Compound semiconductor lamination according to one aspect of the present invention comprises a substrate formed of G GaAs, and a InSb layer formed on the substrate, the InSb layer is formed on the interface side between the substrate A first composition layer of In _x Sb _1-x (0 <x <0.5), and a second composition layer of In _y Sb _1-y (y = 0.5) formed on the first composition layer The first composition layer is characterized in that the In composition on the interface side with the substrate is smaller than the In composition on the interface side with the second composition layer.

本発明の一態様によれば、基板との界面付近での欠陥の発生を抑制し、且つ、結晶性が良好で薄い、高移動度な化合物半導体積層体を実現することができる。 According to one aspect of the present invention, it is possible to suppress the occurrence of defects near the interface with the substrate, and to realize a thin, high-mobility compound semiconductor stack having good crystallinity.

本実施形態に係る化合物半導体積層体の一例を示す断面図である。It is sectional drawing which shows an example of the compound semiconductor laminated body which concerns on this embodiment.

本発明者らは鋭意検討した結果、基板と、基板上に形成されたＩｎＳｂ層と、を備えた化合物半導体積層体において、ＩｎＳｂ層が、基板との界面側に積層されるＩｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５）からなる第１組成層と、第１組成層上に積層されるＩｎ_ｙＳｂ_１−ｙ（ｙ＝０．５）からなる第２組成層と、を有し、第１組成層を、基板との界面側におけるＩｎ組成が第２組成層との界面側におけるＩｎ組成よりも小さい構成とすることにより、ＩｎＳｂの結晶性が良好で、且つ薄い、高移動度な化合物半導体積層体を得ることができることを見出した。 The present inventors have a result of intensive studies, the substrate, the InSb layer formed on the substrate, the compound semiconductor lamination having a, InSb layer, an In _x Sb laminated on the interface with the substrate _{1 a} first composition layer of _x (0 <x <0.5) and a second composition layer of In _y Sb _1-y (y = 0.5) stacked on the first composition layer; And the first composition layer has a smaller In composition on the interface side with the substrate than the In composition on the interface side with the second composition layer, whereby the crystallinity of InSb is good, and the thin, high migration is achieved. It has been found that a compound semiconductor laminate can be obtained.

なお、以下の詳細な説明では、本発明の実施形態の完全な理解を提供するように多くの特定の具体的な構成について記載されている。しかしながら、このような特定の具体的な構成に限定されることなく他の実施態様が実施できることは明らかであろう。また、以下の実施形態は、特許請求の範囲に係る発明を限定するものではなく、実施形態で説明されている特徴的な構成の組み合わせの全てを含むものである。 In the following detailed description, numerous specific details are set forth to provide a thorough understanding of the embodiments of the present invention. However, it will be apparent that other embodiments can be practiced without being limited to such specific specific configurations. In addition, the following embodiments do not limit the invention according to the claims, and include all combinations of characteristic configurations described in the embodiments.

以下、図面を参照して本発明の一実施形態について説明する。
［化合物半導体積層体］
本発明の一実施形態の化合物半導体積層体１は、図１に示すように、基板２と、基板２上に形成されたＩｎＳｂ層３と、を備える。
ＩｎＳｂ層３は、基板２との界面側に積層されるＩｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５）からなる第１組成層１１と、第１組成層１１上に積層されるＩｎ_ｙＳｂ_１−ｙ（ｙ＝０．５）からなる第２組成層１２とを備える。
基板２との界面に位置する第１組成層（Ｉｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５））１１は、基板２との界面側におけるＩｎ（インジウム）組成が、第２組成層１２との界面側におけるＩｎ組成よりも小さい。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[Compound semiconductor laminate]
The compound semiconductor stack 1 according to the embodiment of the present invention includes a substrate 2 and an InSb layer 3 formed on the substrate 2 as shown in FIG.
The InSb layer 3 includes a first composition layer 11 made of In _x Sb _1-x (0 <x <0.5) laminated on the interface side with the substrate 2 and an In layer laminated on the first composition layer 11. _{and a} second composition layer 12 composed of _y Sb _1-y (y = 0.5).
The first composition layer (In _x Sb _1-x (0 <x <0.5)) 11 located at the interface with the substrate 2 has a second composition layer where the In (indium) composition at the interface side with the substrate 2 is It is smaller than the In composition on the interface side with 12.

第２組成層１２と基板２との間に第１組成層１１を設け、さらに、第１組成層１１の基板２との界面側におけるＩｎ組成を、第２組成層１２との界面側におけるＩｎ組成よりも小さくすることにより、ＩｎＳｂ層３中の欠陥が抑制され、結果として、高移動度の化合物半導体積層体となる。特に、第１組成層１１を設けることによって、第１組成層１１上に積層される第２組成層１２の欠陥が抑制されるため、高移動度な化合物半導体積層体となる。
詳細なメカニズムは定かではないが、本発明者らは、第１組成層１１による、欠陥生成の抑制と、格子不整合の緩和との両方により、結晶性が良好で、膜厚の薄い、高移動度の化合物半導体積層体が実現されたものと推察している。 The first composition layer 11 is provided between the second composition layer 12 and the substrate 2, and the In composition on the interface side of the first composition layer 11 with the substrate 2 is the same as the In composition on the interface side of the second composition layer 12. By making the composition smaller than the composition, defects in the InSb layer 3 are suppressed, and as a result, a compound semiconductor laminate having high mobility is obtained. In particular, by providing the first composition layer 11, defects of the second composition layer 12 stacked on the first composition layer 11 are suppressed, and thus a compound semiconductor laminate having high mobility is obtained.
Although the detailed mechanism is not clear, the inventors of the present invention have good crystallinity, thin film thickness, and high film thickness by both suppression of defect formation and relaxation of lattice mismatch by the first composition layer 11. It is presumed that a compound semiconductor laminate of mobility is realized.

［基板］
本発明の一実施形態の化合物半導体積層体１における基板２としては、ＩｎＳｂ層３を形成可能なものであれば特に制限されない。ＩｎＳｂ層３を各種電子デバイスに応用する際の絶縁性を確保する観点から、本発明の一態様では、基板２は、電気抵抗率が１×１０^５Ωｃｍ以上とする。結晶性が良好なＩｎＳｂ層３を形成する観点から、本発明の一態様における基板２は、ＩｎＳｂと同じ結晶対称性を持っている。さらに安価且つ大型の基板が入手しやすいことから、本発明の一態様における基板２は、Ｓｉ基板、ＧａＡｓ基板、及びＩｎＰ基板の内のいずれか一つである。 [substrate]
The substrate 2 in the compound semiconductor stack 1 according to the embodiment of the present invention is not particularly limited as long as the InSb layer 3 can be formed. From the viewpoint of securing the insulation when applying the InSb layer 3 to various electronic devices, in one aspect of the present invention, the substrate 2 has an electrical resistivity of 1 × 10 ⁵ Ωcm or more. From the viewpoint of forming the InSb layer 3 having good crystallinity, the substrate 2 in one aspect of the present invention has the same crystal symmetry as InSb. Furthermore, since an inexpensive and large substrate is easily available, the substrate 2 in one aspect of the present invention is any one of a Si substrate, a GaAs substrate, and an InP substrate.

［ＩｎＳｂ層］
本発明の一実施形態の化合物半導体積層体１におけるＩｎＳｂ層３は、前述のように、基板２とＩｎＳｂ層３との界面側に積層された第１組成層１１と、第１組成層１１上に積層された第２組成層１２と、を有する。
ＩｎＳｂ層３の膜厚は、特に制限されないが、本発明の一態様におけるＩｎＳｂ層３の膜厚は、工業生産上の観点から、１５０ｎｍより大きく３０００ｎｍ以下である。ＩｎＳｂ層３の膜厚は、蛍光Ｘ線分析（ＸＲＦ）、走査型電子顕微鏡（ＳＥＭ）または透過型電子顕微鏡（ＴＥＭ）等による劈開断面測定により測定することができる。 [InSb layer]
As described above, the InSb layer 3 in the compound semiconductor stack 1 according to the embodiment of the present invention has the first composition layer 11 laminated on the interface side between the substrate 2 and the InSb layer 3, and the first composition layer 11. And a second composition layer 12 stacked on the substrate.
The film thickness of the InSb layer 3 is not particularly limited, but the film thickness of the InSb layer 3 in one aspect of the present invention is greater than 150 nm and 3000 nm or less from the viewpoint of industrial production. The film thickness of the InSb layer 3 can be measured by cleavage cross-sectional measurement by a fluorescent X-ray analysis (XRF), a scanning electron microscope (SEM), a transmission electron microscope (TEM) or the like.

［第１組成層１１］
本発明の一実施形態の化合物半導体積層体１における第１組成層１１は、ＩｎＳｂ層３の、基板２との界面側に形成され、その組成は、Ｉｎ_ｘＳｂ_１−ｘ（０＜ｘ＜０．５）である。第１組成層１１は、本発明の一態様では、欠陥抑制の観点からＩｎ_ｘＳｂ_１−ｘ（０．１＜ｘ＜０．５）である。また、本発明の一態様では、第１組成層１１は、Ｉｎ_ｘＳｂ_１−ｘ（０．２＜ｘ＜０．５）である。また、第１組成層１１は、本発明の一態様では、Ｉｎ_ｘＳｂ_１−ｘ（０．２５＜ｘ＜０．５）である。さらに、本発明の一態様では、第１組成層１１は、Ｉｎ_ｘＳｂ_１−ｘ（０．３＜ｘ＜０．５）である。さらにまた、本発明の一態様では、第１組成層１１は、Ｉｎ_ｘＳｂ_１−ｘ（０．４＜ｘ＜０．５）である。 [First Composition Layer 11]
The first composition layer 11 in the compound semiconductor stack 1 according to one embodiment of the present invention is formed on the side of the InSb layer 3 at the interface with the substrate 2, and the composition is In _x Sb _1-x (0 <x < 0.5). The first composition layer 11, in one aspect of the present invention, a viewpoint from _{an In} x _Sb 1-x of defect suppression (0.1 <x <0.5). Further, in one aspect of the present invention, the first composition layer 11 is In _x Sb _1-x (0.2 <x <0.5). The first composition layer 11, in one aspect of the present _invention, an _{In x Sb 1-x (0.25} <x <0.5). Furthermore, in one aspect of the present invention, the first composition layer 11 is In _x Sb _1-x (0.3 <x <0.5). Furthermore, in one aspect of the present invention, the first composition layer 11 is In _x Sb _1-x (0.4 <x <0.5).

また、第１組成層１１は、基板２との界面側におけるＩｎ組成ｘが、第２組成層１２との界面側におけるＩｎ組成ｘよりも小さい。Ｉｎ組成ｘは、蛍光Ｘ線元素分析法（ＸＲＦ）、ラザフォード後方散乱分光（ＲＢＳ）及びＸ線光電子分光（ＸＰＳ）等により測定することが可能である。
なお、本発明の一実施形態では、第１組成層１１の基板２との界面側におけるＩｎ組成ｘは、測定ノイズを低減する観点から、基板２と第１組成層１１との界面から２ｎｍだけ第２組成層１２側に離れた位置における、Ｉｎ（インジウム）とＳｂ（アンチモン）との比率から検出されるＩｎ組成を、第１組成層１１の基板２との界面側におけるＩｎ組成相当値として用いる。 In the first composition layer 11, the In composition x on the interface side with the substrate 2 is smaller than the In composition x on the interface side with the second composition layer 12. The In composition x can be measured by X-ray fluorescence elemental analysis (XRF), Rutherford backscattering spectroscopy (RBS), X-ray photoelectron spectroscopy (XPS), or the like.
In the embodiment of the present invention, the In composition x on the interface side of the first composition layer 11 with the substrate 2 is only 2 nm from the interface between the substrate 2 and the first composition layer 11 from the viewpoint of reducing measurement noise. The In composition detected from the ratio of In (indium) to Sb (antimony) at a position distant to the second composition layer 12 side is taken as the In composition equivalent value on the interface side of the first composition layer 11 with the substrate 2 Use.

同様に、測定ノイズを低減する観点から、第１組成層１１の第２組成層１２との界面側におけるＩｎ組成ｘは、第２組成層１２側からＩｎＳｂ層３をエッチングしていったときに、Ｉｎの量が低減し始めた位置からさらに２ｎｍだけエッチングが進んだ位置における、ＩｎとＳｂとの比率から検出されるＩｎ組成を、第１組成層１１の第２組成層１２との界面におけるＩｎ組成相当値として用いる。 Similarly, from the viewpoint of reducing the measurement noise, when the In composition x on the interface side of the first composition layer 11 with the second composition layer 12 is etching the InSb layer 3 from the second composition layer 12 side The In composition detected from the ratio of In to Sb at a position where the etching further proceeds by 2 nm from the position where the amount of In starts to decrease, at the interface of the first composition layer 11 with the second composition layer 12 Used as In composition equivalent value.

比率の測定は、例えば、チョクラルスキー法（ＣＺ法）にて作製された６２５μｍの厚みを有するＩｎＳｂ基板を標準サンプルとし、ファンダメンタルパラメータ法（ＦＰ法）を用いた蛍光Ｘ線元素分析（ＸＲＦ測定）により実施することができる。
ファンダメンタルパラメータ法（ＦＰ法）を用いたＩｎ（インジウム）とＳｂ（アンチモン）との比率の測定を行うに際し、積算時間は１００ｓｅｃとする。この積算時間を採用した場合の測定誤差は±０．５％である。よって、本実施形態においては、例えばＩｎ組成が「０．５」であるということは、実際には、Ｉｎ組成が、０．４７５以上０．５２５以下であることを意味している。 For measurement of the ratio, for example, an InSb substrate having a thickness of 625 μm manufactured by the Czochralski method (CZ method) is used as a standard sample, and fluorescent X-ray elemental analysis (XRF measurement) using the fundamental parameter method (FP method) Can be implemented by
When measuring the ratio of In (indium) and Sb (antimony) using the fundamental parameter method (FP method), the integration time is 100 seconds. When this integration time is adopted, the measurement error is ± 0.5%. Therefore, in the present embodiment, for example, that the In composition is “0.5” actually means that the In composition is 0.475 or more and 0.525 or less.

なお、第１組成層１１の膜厚に特に制限はないが、第１組成層１１の膜厚は、本発明の一態様では、欠陥抑制の観点から２０ｎｍ以上である。また、本発明の一態様では、第１組成層１１の膜厚は、５０ｎｍ以上である。同様に欠陥抑制の観点から、第１組成層１１の膜厚は、本発明の一態様では、２００ｎｍ以下である。また、第１組成層１１の膜厚は、本発明の一態様では、１５０ｎｍ以下である。第１組成層１１の膜厚の測定方法は、成膜中の測定方法としてはｉｎｓｉｔｕ反射率測定や反射高速電子線解析（ＲＨＥＥＤ）等を適用することができる。また、成膜後の第１組成層１１の膜厚の測定方法としては、ＸＲＦ測定、ＳＥＭ又はＴＥＭによる劈開断面測定、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）等を適用することができる。 Although the film thickness of the first composition layer 11 is not particularly limited, in one aspect of the present invention, the film thickness of the first composition layer 11 is 20 nm or more from the viewpoint of defect suppression. Moreover, in one aspect of the present invention, the film thickness of the first composition layer 11 is 50 nm or more. Similarly, from the viewpoint of defect suppression, the film thickness of the first composition layer 11 is 200 nm or less in one aspect of the present invention. Further, the film thickness of the first composition layer 11 is 150 nm or less in one aspect of the present invention. As a method of measuring the film thickness of the first composition layer 11, in situ reflectance measurement, reflection high speed electron beam analysis (RHEED) or the like can be applied as a measurement method during film formation. Moreover, as a method of measuring the film thickness of the first composition layer 11 after film formation, XRF measurement, cleavage cross-section measurement by SEM or TEM, SIMS (Secondary Ion Mass Spectrometry), etc. may be applied. Can.

［第２組成層１２］
本発明の一実施形態の化合物半導体積層体１は、第１組成層１１上に積層されたＩｎ_ｙＳｂ_１−ｙ（ｙ＝０．５）からなる第２組成層１２を有する。第２組成層１２のＩｎ組成ｙはｙ＝０．５で一定である。第２組成層１２は、第１組成層１１上に積層されることにより、欠陥の少ない高品質な化合物半導体層となる。
第２組成層１２の膜厚に特に制限はないが、欠陥の少ない高品質な化合物半導体層を得る観点から、本発明の一態様では、第２組成層１２の膜厚は、１ｎｍ以上２８００ｎｍ以下である。 [Second composition layer 12]
The compound semiconductor stack 1 according to the embodiment of the present invention has a second composition layer 12 composed of In _y Sb _1-y (y = 0.5) stacked on the first composition layer 11. The In composition y of the second composition layer 12 is constant at y = 0.5. The second composition layer 12 is stacked on the first composition layer 11 to be a high quality compound semiconductor layer with few defects.
The thickness of the second composition layer 12 is not particularly limited, but from the viewpoint of obtaining a high quality compound semiconductor layer with few defects, in one aspect of the present invention, the thickness of the second composition layer 12 is 1 nm or more and 2800 nm or less It is.

［応用］
化合物半導体層としてのＩｎＳｂ層３の上にさらに複数の化合物半導体、保護膜又は電極を形成することも可能である。この場合、ＩｎＳｂ層３上に形成する化合物半導体として物質は特に制限されない。また化合物半導体にドーピングをしてもよく特に制限はされない。 [application]
It is also possible to form a plurality of compound semiconductors, protective films or electrodes on the InSb layer 3 as a compound semiconductor layer. In this case, the substance is not particularly limited as a compound semiconductor formed on the InSb layer 3. The compound semiconductor may be doped and is not particularly limited.

［化合物半導体積層体の製造方法］
次に、本発明の一実施形態の化合物半導体積層体の製造方法を説明する。
例えば、Ｓｉ基板、ＧａＡｓ基板、ＩｎＰ基板のうちのいずれかの基板２上に、例えば有機金属気相成長（ＭＯＣＶＤ）装置を用いてＩｎＳｂ層３の第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層（０＜ｘ＜０．５））１１を形成する。
第１組成層１１の成長温度に特に制限はないが、本発明の一態様では、原料の分解率及びＩｎＳｂの融点を考慮し、２４０℃以上５３０℃以下とする。 [Method of manufacturing compound semiconductor laminate]
Next, a method of manufacturing a compound semiconductor laminate according to an embodiment of the present invention will be described.
For example, the first composition layer (In _x Sb _1-x layer) of the InSb layer 3 is formed on any of the Si substrate, the GaAs substrate, and the InP substrate 2 using, for example, a metal organic chemical vapor deposition (MOCVD) apparatus. (0 <x <0.5)) 11.
The growth temperature of the first composition layer 11 is not particularly limited, but in one aspect of the present invention, the temperature is set to 240 ° C. or more and 530 ° C. or less in consideration of the decomposition rate of the raw material and the melting point of InSb.

第１組成層１１の成膜に用いる装置としては特に制限はなく、分子線蒸着、電子線蒸着、抵抗加熱蒸着、化学蒸着等を行う各種装置を用いることが可能である。第１組成層１１の成膜に用いる原料は特に制限されないが、ＩｎＳｂの原料として、トリメチルインジウム（ＴＭＩｎ）とトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）等を用いることができる。 There is no restriction | limiting in particular as an apparatus used for film-forming of the 1st composition layer 11, It is possible to use various apparatuses which perform molecular beam vapor deposition, electron beam vapor deposition, resistance heating vapor deposition, chemical vapor deposition, etc. Although the raw material used for film-forming of the 1st composition layer 11 is not restrict | limited in particular, A trimethylindium (TMIn), a tris dimethylamino antimony (TDMASb) etc. can be used as a raw material of InSb.

このとき、ＩｎＳｂの原料であるトリメチルインジウム（ＴＭＩｎ）とトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）との比率を調整し、第１組成層１１が成長するに伴って、Ｉｎ組成ｘが大きくなるように第１組成層１１を形成する。
原料キャリアガスに特に制限はないが、本発明の一態様では、不純物を含まない観点から純度が保障された水素又は窒素を用いる。 At this time, the ratio of trimethylindium (TMIn), which is a raw material of InSb, to trisdimethylaminoantimony (TDMASb) is adjusted, and the In composition x becomes larger as the first composition layer 11 grows. The composition layer 11 is formed.
The raw material carrier gas is not particularly limited, but in one aspect of the present invention, hydrogen or nitrogen whose purity is ensured from the viewpoint of containing no impurities is used.

次にＩｎＳｂ層３の第１組成層１１上に、例えば有機金属気相成長（ＭＯＣＶＤ）装置を用いてＩｎＳｂ層３の第２組成層（Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５））１２を形成する。第２組成層１２の成長温度に特に制限はないが、本発明の一態様では、原料の分解率およびＩｎＳｂの融点を考慮し、２４０℃以上５３０℃以下とする。
第２組成層１２の成膜に用いる装置としては特に制限はなく、分子線蒸着、電子線蒸着、抵抗加熱蒸着、化学蒸着等を行う各種装置を用いることが可能である。第２組成層１２の成膜に用いる原料は特に制限されないが、ＩｎＳｂの原料として、トリメチルインジウム（ＴＭＩｎ）及びトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）等を用いることが可能である。 Next, a second composition layer (In _y Sb _1-y layer (y = 0.5) of the InSb layer 3 is formed on the first composition layer 11 of the InSb layer 3 using, for example, a metal organic chemical vapor deposition (MOCVD) apparatus. ) Form 12. The growth temperature of the second composition layer 12 is not particularly limited, but in one aspect of the present invention, it is 240 ° C. or more and 530 ° C. or less in consideration of the decomposition rate of the raw material and the melting point of InSb.
There is no restriction | limiting in particular as an apparatus used for film-forming of the 2nd composition layer 12, It is possible to use various apparatuses which perform molecular beam vapor deposition, electron beam vapor deposition, resistance heating vapor deposition, chemical vapor deposition, etc. Although the raw material used for film-forming of the 2nd composition layer 12 is not restrict | limited in particular, It is possible to use trimethyl indium (TMIn), tris dimethylamino antimony (TDMA Sb), etc. as a raw material of InSb.

第２組成層１２については、第２組成層１２の成長に関係なく、Ｉｎ組成ｙ＝０．５で一定とする。
原料キャリアガスに特に制限はないが、本発明の一態様では、不純物を含まない観点から純度が保障された水素又は窒素を用いる。
化合物半導体積層体の他の製造方法としては、例えば以下の方法がある。 The second composition layer 12 has a constant In composition y = 0.5 regardless of the growth of the second composition layer 12.
The raw material carrier gas is not particularly limited, but in one aspect of the present invention, hydrogen or nitrogen whose purity is ensured from the viewpoint of containing no impurities is used.
As another method of manufacturing a compound semiconductor laminate, there are, for example, the following methods.

例えば分子線蒸着法（ＭＢＥ）装置を用いてＩｎＳｂ層３の第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層（０＜ｘ＜０．５））１１を形成する。
第１組成層１１の成長温度に特に制限はないが、本発明の一態様では、結晶の品質およびＩｎＳｂの融点を考慮し、３００以上５３０℃以下とする。
第１組成層１１の成膜に用いる原料は特に制限されないが、純度の高い固体ソースを用いる。 For example, a first composition layer (In _x Sb _1-x layer (0 <x <0.5)) 11 of the InSb layer 3 is formed using a molecular beam deposition (MBE) apparatus.
The growth temperature of the first composition layer 11 is not particularly limited, but in one aspect of the present invention, the temperature is set to 300 to 530 ° C. in consideration of the crystal quality and the melting point of InSb.
The raw material used to form the first composition layer 11 is not particularly limited, but a solid source with high purity is used.

このとき、ＩｎとＳｂとの比率を原料セル温度で調整し、第１組成層１１が成長するに伴って、Ｉｎ組成ｘが大きくなるように第１組成層１１を形成する。
次にＩｎＳｂ層３の第１組成層１１上に、例えば分子線蒸着法（ＭＢＥ）装置を用いてＩｎＳｂ層３の第２組成層（Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５））１２を形成する。第２組成層１２の成長温度に特に制限はないが、本発明の一態様では、結晶の品質およびＩｎＳｂの融点を考慮し、３００℃以上５３０℃以下とする。
第２組成層１２の成膜に用いる原料は特に制限されないが、純度の高い固体ソースを用いる。
第２組成層１２については、第２組成層１２の成長に関係なく、Ｉｎ組成ｙ＝０．５で一定とする。 At this time, the ratio of In and Sb is adjusted by the raw material cell temperature, and the first composition layer 11 is formed so that the In composition x becomes larger as the first composition layer 11 grows.
Next, a second composition layer (In _y Sb _1-y layer (y = 0.5)) of the InSb layer 3 is formed on the first composition layer 11 of the InSb layer 3 using, for example, a molecular beam deposition (MBE) apparatus. Form 12 The growth temperature of the second composition layer 12 is not particularly limited, but in one aspect of the present invention, the temperature is set to 300 ° C. or more and 530 ° C. or less in consideration of the crystal quality and the melting point of InSb.
The raw material used to form the second composition layer 12 is not particularly limited, but a solid source with high purity is used.
The second composition layer 12 has a constant In composition y = 0.5 regardless of the growth of the second composition layer 12.

＜実施形態の効果＞
このように、本発明の一実施形態では、例えばＳｉ基板、ＧａＡｓ基板、ＩｎＰ基板等の基板２上に、第１組成層１１と、第１組成層１１の上に積層した第２組成層１２とからなるＩｎＳｂ層３を積層し、化合物半導体積層体１を作成した。また、第１組成層１１は、基板２との界面側におけるＩｎ組成が、第２組成層１２との界面側におけるＩｎ組成よりも小さくなるようにした。また、第２組成層１２は、Ｉｎ組成ｙがｙ＝０．５で一定とした。 <Effect of the embodiment>
Thus, in one embodiment of the present invention, the first composition layer 11 and the second composition layer 12 stacked on the first composition layer 11 are formed on the substrate 2 such as, for example, a Si substrate, a GaAs substrate, or an InP substrate. The InSb layer 3 was stacked to form a compound semiconductor laminate 1. In the first composition layer 11, the In composition on the interface side with the substrate 2 was smaller than the In composition on the interface side with the second composition layer 12. In the second composition layer 12, the In composition y was constant at y = 0.5.

その結果、結晶性が良好で、膜厚の薄い、高移動度の化合物半導体積層体を実現することができる。
なお、上記実施形態では、第１組成層１１のＩｎ組成ｘを、連続的に変化させているが、段階的に変化させた場合でも同等の作用効果を得ることができる。
以上、本発明の実施形態について説明したが、本発明の技術的範囲は、上述した実施形態に記載の技術的範囲には限定されない。上述した実施形態に、多様な変更又は改良を加えることも可能であり、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲から明らかである。 As a result, it is possible to realize a thin, high-mobility compound semiconductor stack with good crystallinity.
Although the In composition x of the first composition layer 11 is continuously changed in the above embodiment, the same operation and effect can be obtained even when the In composition x is changed stepwise.
As mentioned above, although embodiment of this invention was described, the technical scope of this invention is not limited to the technical scope as described in embodiment mentioned above. It is also apparent from the scope of the claims that it is possible to add various changes or improvements to the embodiment described above, and a form in which such changes or improvements are added can be included in the technical scope of the present invention. is there.

以下、本発明の一実施形態を、実施例を伴って説明する。
［実施例１］Ｉｎ_ｘＳｂ_１−ｘ層の厚み５０ｎｍ（ｘを０．２から０．５まで連続的に増加）
基板２として４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板上に、ＩｎＳｂの原料としてトリメチルインジウム（ＴＭＩｎ）及びトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用いて、３４０℃の温度環境下で、ＩｎＳｂ層３の第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層）１１を形成した。この第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層）１１の形成には、ＭＯＣＶＤ装置を用いた。Ｉｎ組成ｘが０．２から０．５まで連続的に増加するようにトリメチルインジウム（ＴＭＩｎ）とトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）との供給比であるＶ／ＩＩＩ比を連続的に変化させながら、Ｉｎ_ｘＳｂ_１−ｘ層を成長させた。Ｉｎ_ｘＳｂ_１−ｘ層の膜厚はin situ反射率測定器で測定しながら５０ｎｍとした。 Hereinafter, an embodiment of the present invention will be described with examples.
[Example 1] Thickness 50 nm of In _x Sb _1-x layer (x is continuously increased from 0.2 to 0.5)
A 4-inch semi-insulating GaAs substrate was prepared as the substrate 2. The first composition layer (In _x Sb ₁ ) of the InSb layer 3 is formed on this semi-insulating GaAs substrate using trimethylindium (TMIn) and trisdimethylaminoantimony (TDMASb) as a source of InSb at a temperature of 340 ° C. _-X layer) 11 was formed. An MOCVD apparatus was used to form the first composition layer (In _x Sb _1-x layer) 11. While continuously changing the V / III ratio, which is the supply ratio of trimethylindium (TMIn) and trisdimethylaminoantimony (TDMACb), so that the In composition x increases continuously from 0.2 to 0.5, An In _x Sb _1-x layer was grown. The film thickness of the In _{_x} Sb _{_1-x} layer was 50nm while measuring in situ, the reflectance meter.

次に、第１組成層１１としてのＩｎ_ｘＳｂ_１−ｘ層の上に、原料として、トリメチルインジウム（ＴＭＩｎ）及びトリスジメチルアミノアンチモン（ＴＤＭＡＳｂ）を用い、５００℃の温度環境下で、第２組成層１２として、Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）を形成した。このＩｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）の形成には、ＭＯＣＶＤ装置を用いた。ＩｎＳｂ層３全体の膜厚はin situ反射率測定器で測定しながら１０００ｎｍとした。 Next, on the In _x Sb _1-x layer as the first composition layer 11, trimethylindium (TMIn) and trisdimethylaminoantimony (TDMASb) are used as raw materials, and the second material is used under a temperature environment of 500 ° C. As the composition layer 12, an In _y Sb _1-y layer (y = 0.5) was formed. The formation of the _In _{y Sb 1-y} layer (y = 0.5), was used an MOCVD apparatus. The film thickness of the whole InSb layer 3 was 1000 nm while measuring with an in situ reflectance measuring instrument.

このようにして形成された化合物半導体積層体１に対してファン・デル・ポー（ＶａｎｄｅｒＰａｕｗ）法によるホール測定を行った結果、４９３００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅（ＦＷＨＭ）は３００ａｒｃｓｅｃであった。
得られた化合物半導体積層体１に対してエッチングを行い、チョクラルスキー法（ＣＺ法）にて作製された６２５μｍ厚みのＩｎＳｂ基板を標準サンプルとするファンダメンタルパラメータ法（ＦＰ法）によるＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成を測定した。 As a result of carrying out hole measurement by the van der Pauw (Van der Pauw) method with respect to the compound semiconductor laminate 1 formed in this manner, an electron mobility of 49,300 cm ² / Vs was obtained. The full width at half maximum (FWHM) obtained from the XRD measurement ω scan rocking curve measurement was 300 arcsec.
The obtained compound semiconductor laminate 1 is etched, and XRF measurement is performed by the fundamental parameter method (FP method) using the 625 μm thick InSb substrate manufactured by the Czochralski method (CZ method) as a standard sample. The In composition of the obtained compound semiconductor laminate 1 was measured.

その結果、第１組成層１１の基板２との界面から５０ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４８であり、同様に第１組成層１１の基板２との界面から２ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．２１であった。
ここで、前述のように、第１組成層１１の基板２との界面におけるＩｎ組成ｘは、基板２との界面から２ｎｍ離れた位置におけるＩｎ組成ｘを採用することとしている。よって、第１組成層１１の基板２との界面におけるＩｎ組成ｘはｘ＝０．２１となる。また、第１組成層１１の第２組成層１２との界面におけるＩｎ組成ｘ、つまり、第１組成層１１の、基板２との界面から５０ｎｍ離れた位置におけるＩｎ組成はｘ＝０．４８となる。以上から、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．４８であった。 As a result, the In composition x at a position 50 nm away from the interface of the first composition layer 11 with the substrate 2 is x = 0.48, and similarly the position 2 nm away from the interface with the substrate 2 of the first composition layer 11 In composition x in x was x = 0.21.
Here, as described above, the In composition x at the interface of the first composition layer 11 with the substrate 2 adopts the In composition x at a position 2 nm away from the interface with the substrate 2. Therefore, the In composition x at the interface of the first composition layer 11 with the substrate 2 is x = 0.21. Also, the In composition x at the interface of the first composition layer 11 with the second composition layer 12, that is, the In composition at a position 50 nm away from the interface with the substrate 2 of the first composition layer 11, x = 0.48 Become. From the above, the composition range of the In composition x of the first composition layer 11 was 0.21 <x <0.48.

［実施例２］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘを０．２から０．５まで連続的に増加）
第１組成層１１の膜厚を１００ｎｍとしたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対して実施例１と同様のファン・デル・ポー法によるホール測定を行った結果、５０５００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は２９５ａｒｃｓｅｃであった。 [Example 2] Thickness 100 nm of In _x Sb _1-x layer (x is continuously increased from 0.2 to 0.5)
The compound semiconductor stack 1 was manufactured in the same manner as in Example 1 except that the film thickness of the first composition layer 11 was 100 nm.
As a result of carrying out the hole measurement by the van der Pauw method similar to Example 1 with respect to the compound semiconductor laminated body 1 formed in this way, the electron mobility of 50500 cm < ² > / Vs was obtained. The full width at half maximum obtained from the XRD measurement ω scan rocking curve measurement was 295 arcsec.

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成を測定したところ、第１組成層１１の、基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．２１であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．４９５であった。 The obtained compound semiconductor laminate 1 was etched, and the In composition of the obtained compound semiconductor laminate 1 was measured by the same XRF measurement as in Example 1. As a result, the substrate 2 of the first composition layer 11 was obtained. The In composition x at a position 100 nm away from the interface with x was 0.45 and the In composition x at a position 2 nm away from the interface was x = 0.21. That is, the composition range of the In composition x of the first composition layer 11 was 0.21 <x <0.495.

［実施例３］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１５０ｎｍ（ｘを０．２から０．５まで連続的に増加）
第１組成層１１の膜厚を１５０ｎｍとしたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対して実施例１と同様のファン・デル・ポー法によるホール測定を行った結果、５１６００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は２８５ａｒｃｓｅｃであった。 [Example 3] 150 nm thickness of In _x Sb _1-x layer (x is continuously increased from 0.2 to 0.5)
The compound semiconductor laminate 1 was manufactured in the same manner as in Example 1 except that the film thickness of the first composition layer 11 was 150 nm.
As a result of carrying out the hole measurement by the van der Pauw method similar to Example 1 with respect to the compound semiconductor laminated body 1 formed in this way, the electron mobility of 51,600 cm < ² > / Vs was obtained. The full width at half maximum obtained from the XRD measurement ω scan rocking curve measurement was 285 arcsec.

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体のＩｎ組成を測定したところ、第１組成層１１の、基板２との界面から１５０ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．２１であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．４９５であった。 The obtained compound semiconductor laminate 1 was etched, and the In composition of the obtained compound semiconductor laminate was measured by the same XRF measurement as in Example 1. As a result, the substrate 2 of the first composition layer 11 and The In composition x at a position 150 nm away from the interface of x was x = 0.495, and similarly, the In composition x at a position 2 nm away from the interface was x = 0.21. That is, the composition range of the In composition x of the first composition layer 11 was 0.21 <x <0.495.

［実施例４］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘを０．２５から０．５まで連続的に増加）
第１組成層１１の膜厚を１００ｎｍとし、Ｉｎ組成ｘを０．２５から０．５まで連続的に増加させたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対して実施例１と同様のファン・デル・ポー法によるホール測定を行った結果、５１４００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は２９０ａｒｃｓｅｃであった。 [Example 4] Thickness 100 nm of In _x Sb _1-x layer (x is continuously increased from 0.25 to 0.5)
The compound semiconductor laminate 1 was manufactured in the same manner as in Example 1 except that the film thickness of the first composition layer 11 was 100 nm and the In composition x was continuously increased from 0.25 to 0.5. .
As a result of carrying out the hole measurement by the van der Pauw method similar to Example 1 with respect to the compound semiconductor laminated body 1 formed in this way, the electron mobility of 51400 cm < ² > / Vs was obtained. The full width at half maximum obtained from the XRD measurement ω scan rocking curve measurement was 290 arcsec.

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体のＩｎ組成を測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．２５であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２５＜ｘ＜０．４９５であった。 The obtained compound semiconductor laminate 1 was etched, and the In composition of the obtained compound semiconductor laminate was measured by the same XRF measurement as in Example 1. The In composition x at a position 100 nm away from the interface was x = 0.495, and similarly, the In composition x at a position 2 nm away from the interface was x = 0.25. That is, the composition range of the In composition x of the first composition layer 11 was 0.25 <x <0.495.

［実施例５］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘを０．３から０．５まで連続的に増加）
第１組成層１１の膜厚を１００ｎｍとし、Ｉｎ組成ｘを０．３から０．５まで連続的に増加させたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対して実施例１と同様のファン・デル・ポー法によるホール測定を行った結果、５２０００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は２７５ａｒｃｓｅｃであった。 [Example 5] Thickness 100 nm of In _x Sb _1-x layer (x is continuously increased from 0.3 to 0.5)
The compound semiconductor laminate 1 was manufactured in the same manner as in Example 1 except that the film thickness of the first composition layer 11 was 100 nm and the In composition x was continuously increased from 0.3 to 0.5. .
As a result of performing the hole measurement by the van der Pauw method similar to Example 1 with respect to the compound semiconductor laminated body 1 formed in this way, the electron mobility of 52000 cm < ² > / Vs was obtained. The full width at half maximum obtained from the XRD measurement ω scan rocking curve measurement was 275 arcsec.

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体のＩｎ組成を測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．３であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．３＜ｘ＜０．４９５であった。 The obtained compound semiconductor laminate 1 was etched, and the In composition of the obtained compound semiconductor laminate was measured by the same XRF measurement as in Example 1. The In composition x at a position 100 nm away from the interface was x = 0.495, and similarly, the In composition x at a position 2 nm away from the interface was x = 0.3. That is, the composition range of the In composition x of the first composition layer 11 was 0.3 <x <0.495.

［実施例６］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘを０．４から０．５まで連続的に増加）
第１組成層１１の膜厚を１００ｎｍとし、Ｉｎ組成ｘを０．４から０．５まで連続的に増加させたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対して実施例１と同様のファン・デル・ポー法によるホール測定を行った結果、４８６００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は３２０ａｒｃｓｅｃであった。 [Example 6] Thickness 100 nm of In _x Sb _1-x layer (x is continuously increased from 0.4 to 0.5)
The compound semiconductor laminate 1 was manufactured in the same manner as in Example 1 except that the film thickness of the first composition layer 11 was 100 nm and the In composition x was continuously increased from 0.4 to 0.5. .
As a result of carrying out the hole measurement by the van der Pauw method similar to Example 1 with respect to the compound semiconductor laminated body 1 formed in this way, the electron mobility of 48600 cm < ² > / Vs was obtained. The full width at half maximum obtained from the XRD measurement ω scan rocking curve measurement was 320 arcsec.

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体のＩｎ組成を測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．４であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．４＜ｘ＜０．４９５であった。 The obtained compound semiconductor laminate 1 was etched, and the In composition of the obtained compound semiconductor laminate was measured by the same XRF measurement as in Example 1. The In composition x at a position 100 nm away from the interface was x = 0.495, and similarly, the In composition x at a position 2 nm away from the interface was x = 0.4. That is, the composition range of the In composition x of the first composition layer 11 was 0.4 <x <0.495.

［実施例７］Ｉｎ_ｘＳｂ_１−ｘ層の厚み２００ｎｍ（ｘを０．２から０．５まで連続的に増加）
第１組成層１１の膜厚を２００ｎｍとしたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対してファン・デル・ポー法によるホール測定を行った結果、４８８００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は３１５ａｒｃｓｅｃであった。 [Example 7] 200 nm thickness of In _x Sb _1-x layer (x is continuously increased from 0.2 to 0.5)
The compound semiconductor stack 1 was manufactured in the same manner as in Example 1 except that the film thickness of the first composition layer 11 was set to 200 nm.
As a result of carrying out hole measurement by the van der Pauw method with respect to the compound semiconductor laminate 1 formed in this manner, electron mobility of 48800 cm ² / Vs was obtained. The full width at half maximum obtained from the XRD measurement ω scan rocking curve measurement was 315 arcsec.

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体のＩｎ組成を測定したところ、第１組成層１１の基板２との界面から２００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４９５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．２１であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．４９５であった。 The obtained compound semiconductor laminate 1 was etched, and the In composition of the obtained compound semiconductor laminate was measured by the same XRF measurement as in Example 1. The In composition x at a position 200 nm away from the interface was x = 0.495, and similarly, the In composition x at a position 2 nm away from the interface was x = 0.21. That is, the composition range of the In composition x of the first composition layer 11 was 0.21 <x <0.495.

［実施例８］
基板２として４インチの半絶縁ＧａＡｓ基板を用意した。この半絶縁ＧａＡｓ基板上に
純度の高い固体ソースＩｎとＳｂを用いて、３００℃の温度環境下で、ＩｎＳｂ層３の第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層）１１を形成した。この第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層）１１の形成には、ＭＢＥ装置を用いた。Ｉｎ組成ｘが０．２から０．５まで連続的に増加するようにＩｎとＳｂとの供給比であるＶ／ＩＩＩ比を連続的に変化させながら、Ｉｎ_ｘＳｂ_１−ｘ層を成長させた。Ｉｎ_ｘＳｂ_１−ｘ層の膜厚は反射高速電子線解析（ＲＨＥＥＤ）で測定しながら５０ｎｍとした。 [Example 8]
A 4-inch semi-insulating GaAs substrate was prepared as the substrate 2. The first composition layer (In _x Sb _1-x layer) 11 of the InSb layer 3 was formed on the semi-insulating GaAs substrate using solid sources In and Sb of high purity under a temperature environment of 300 ° C. An MBE apparatus was used to form the first composition layer (In _x Sb _1-x layer) 11. The In _x Sb _1-x layer is grown while continuously changing the V / III ratio, which is the supply ratio of In and Sb, so that the In composition x increases continuously from 0.2 to 0.5. The The film thickness of the In _{_x} Sb _{_1-x} layer was 50nm while measuring by reflection high-energy electron beam analysis (RHEED).

次に、第１組成層１１としてのＩｎ_ｘＳｂ_１−ｘ層の上に、原料として固体ソースＩｎとＳｂを用い、３００℃の温度環境下で、第２組成層１２として、Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）を形成した。このＩｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）の形成には、ＭＢＥ装置を用いた。ＩｎＳｂ層３全体の膜厚は１０００ｎｍとした。
このようにして形成された化合物半導体積層体１に対してファン・デル・ポー（ＶａｎｄｅｒＰａｕｗ）法によるホール測定を行った結果、４９０００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅（ＦＷＨＭ）は３２０ａｒｃｓｅｃであった。 Next, on the In _x Sb _1-x layer as the first composition layer 11, solid sources In and Sb are used as the raw materials, and as the second composition layer 12, In _y Sb ₁ under a temperature environment of 300 ° C. _{A -y} layer (y = 0.5) was formed. The formation of the _In _{y Sb 1-y} layer (y = 0.5), was used MBE apparatus. The film thickness of the whole InSb layer 3 was 1000 nm.
As a result of carrying out hole measurement by the van der Pauw (Van der Pauw) method with respect to the compound semiconductor laminate 1 formed in this manner, an electron mobility of 49000 cm ² / Vs was obtained. The full width at half maximum (FWHM) obtained from the XRD measurement ω scan rocking curve measurement was 320 arcsec.

得られた化合物半導体積層体１に対してエッチングを行い、チョクラルスキー法（ＣＺ法）にて作製された６２５μｍ厚みのＩｎＳｂ基板を標準サンプルとするファンダメンタルパラメータ法（ＦＰ法）によるＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成を測定した。
その結果、第１組成層１１の基板２との界面から５０ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４８であり、同様に第１組成層１１の基板２との界面から２ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．２１であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．４８であった。 The obtained compound semiconductor laminate 1 is etched, and XRF measurement is performed by the fundamental parameter method (FP method) using the 625 μm thick InSb substrate manufactured by the Czochralski method (CZ method) as a standard sample. The In composition of the obtained compound semiconductor laminate 1 was measured.
As a result, the In composition x at a position 50 nm away from the interface of the first composition layer 11 with the substrate 2 is x = 0.48, and similarly the position 2 nm away from the interface with the substrate 2 of the first composition layer 11 In composition x in x was x = 0.21. That is, the composition range of the In composition x of the first composition layer 11 was 0.21 <x <0.48.

［比較例１］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘを０．２から０．５５まで連続的に増加）
第１組成層１１のＩｎ組成ｘを０．２から０．５５まで連続的に増加させたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対してファン・デル・ポー法によるホール測定を行った結果、４２５００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は３６５ａｒｃｓｅｃであった。 Comparative Example 1 Thickness 100 nm of In _x Sb _1-x layer (x is continuously increased from 0.2 to 0.55)
The compound semiconductor stack 1 was manufactured in the same manner as in Example 1 except that the In composition x of the first composition layer 11 was continuously increased from 0.2 to 0.55.
As a result of performing Hall measurement by the van der Pauw method on the compound semiconductor stack 1 formed in this manner, an electron mobility of 42,500 cm ² / Vs was obtained. The full width at half maximum obtained from the XRD measurement ω scan rocking curve measurement was 365 arcsec.

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成ｘを測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．５４であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．２１であった。すなわち、第１組成層１１のＩｎ組成ｘの組成範囲は、０．２１＜ｘ＜０．５４であった。 The obtained compound semiconductor laminate 1 was etched, and the In composition x of the obtained compound semiconductor laminate 1 was measured by the same XRF measurement as in Example 1. As a result, the substrate 2 of the first composition layer 11 was obtained. The In composition x at a position 100 nm away from the interface with x was 0.54 similarly, and the In composition x at a position 2 nm away from the interface was x = 0.21. That is, the composition range of the In composition x of the first composition layer 11 was 0.21 <x <0.54.

［比較例２］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘ＝０．５で一定）
第１組成層１１のＩｎ組成を０．５で一定としたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対してファン・デル・ポー法によるホール測定を行った結果、４０２００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は３８０ａｒｃｓｅｃであった。 Comparative Example 2 Thickness 100 nm of In _x Sb _1-x layer (constant at x = 0.5)
The compound semiconductor laminate 1 was manufactured in the same manner as in Example 1 except that the In composition of the first composition layer 11 was constant at 0.5.
As a result of performing Hall measurement by the van der Pauw method on the compound semiconductor stack 1 formed in this manner, an electron mobility of 40,200 cm ² / Vs was obtained. The full width at half maximum obtained from the XRD measurement ω scan rocking curve measurement was 380 arcsec.

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成ｘを測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．５であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．５であった。すなわち、第１組成層１１のＩｎ組成は、ｘ＝０．５であった。 The obtained compound semiconductor laminate 1 was etched, and the In composition x of the obtained compound semiconductor laminate 1 was measured by the same XRF measurement as in Example 1. As a result, the substrate 2 of the first composition layer 11 was obtained. The In composition x at a position 100 nm away from the interface with x was 0.5, and similarly, the In composition x at a position 2 nm away from the interface was x = 0.5. That is, the In composition of the first composition layer 11 was x = 0.5.

［比較例３］Ｉｎ_ｘＳｂ_１−ｘ層の厚み１００ｎｍ（ｘ＝０．４で一定）
第１組成層１１のＩｎ組成を０．４で一定としたこと以外は、実施例１と同様の方法で化合物半導体積層体１を製造した。
このようにして形成された化合物半導体積層体１に対してファン・デル・ポー法によるホール測定を行った結果、４１８００ｃｍ^２／Ｖｓの電子移動度が得られた。ＸＲＤ測定ωスキャンロッキングカーブ測定から得られた半値全幅は３７５ａｒｃｓｅｃであった。 Comparative Example 3 Thickness 100 nm of In _x Sb _1-x layer (constant at x = 0.4)
The compound semiconductor stack 1 was manufactured in the same manner as in Example 1 except that the In composition of the first composition layer 11 was constant at 0.4.
As a result of performing Hall measurement by the van der Pauw method on the compound semiconductor stack 1 formed in this manner, an electron mobility of 41,800 cm ² / Vs was obtained. The full width at half maximum obtained from the XRD measurement ω scan rocking curve measurement was 375 arcsec.

得られた化合物半導体積層体１に対してエッチングを行い、実施例１と同様のＸＲＦ測定によって、得られた化合物半導体積層体１のＩｎ組成ｘを測定したところ、第１組成層１１の基板２との界面から１００ｎｍ離れた位置におけるＩｎ組成ｘはｘ＝０．４であり、同様に前記界面から２ｎｍ離れた位置におけるＩｎ組成ｘは、ｘ＝０．４であった。すなわち、第１組成層１１のＩｎ組成は、ｘ＝０．４であった。 The obtained compound semiconductor laminate 1 was etched, and the In composition x of the obtained compound semiconductor laminate 1 was measured by the same XRF measurement as in Example 1. As a result, the substrate 2 of the first composition layer 11 was obtained. The In composition x at a position 100 nm away from the interface with x was 0.4, and similarly, the In composition x at a position 2 nm away from the interface was x = 0.4. That is, the In composition of the first composition layer 11 was x = 0.4.

［比較の結果］
上記実施例１〜８及び比較例１〜３の結果をまとめると以下に示す表１の通りとなる。
なお、前述のように、ファンダメンタルパラメータ法（ＦＰ法）を用いてＩｎとＳｂとの比率の測定を行うに際し、積算時間は１００ｓｅｃとした場合の測定誤差は±０．５％であり、また、これまでの実験による知見から、上記各実施例１〜８及び比較例１における第１組成層１１のＩｎ組成ｘの組成範囲は、表１中に示す組成範囲とみなすことができる。 [Result of comparison]
The results of Examples 1 to 8 and Comparative Examples 1 to 3 are summarized in Table 1 below.
As described above, when the ratio of In to Sb is measured using the fundamental parameter method (FP method), the measurement error is ± 0.5% when the integration time is 100 seconds, and From the findings of the experiments so far, the composition range of the In composition x of the first composition layer 11 in each of Examples 1 to 8 and Comparative Example 1 can be regarded as the composition range shown in Table 1.

以上の結果より、本発明の一実施形態における第１組成層（Ｉｎ_ｘＳｂ_１−ｘ層（０＜ｘ＜０．５））１１を有するＩｎＳｂ層３を備える化合物半導体積層体１は、電子移動度及び結晶性が向上していることが確認できた。また、ＩｎＳｂ層３の膜厚が１０００ｎｍ程度であり、膜厚の増加を伴うことなく実現することができ、言い換えれば、電子移動度及び結晶性は維持したまま、ＩｎＳｂ層３の膜厚をより薄くすることができることが確認された。 From the above results, the compound semiconductor stack 1 including the InSb layer 3 having the first composition layer (In _x Sb _1-x layer (0 <x <0.5)) 11 according to an embodiment of the present invention is an electron It was confirmed that the mobility and the crystallinity were improved. Further, the film thickness of the InSb layer 3 is about 1000 nm, which can be realized without an increase in film thickness, in other words, while maintaining the electron mobility and crystallinity, the film thickness of the InSb layer 3 It has been confirmed that it can be made thinner.

また、第１組成層１１のＩｎ組成ｘを、第２組成層１２のＩｎ組成ｙよりも小さな一定値とするだけでは効果を得ることができないが、第１組成層１１のＩｎ組成ｘを、第２組成層１２のＩｎ組成ｙよりも小さくし、且つ基板２との界面側から第２組成層１２との界面側に近づくほど大きくなるように変化させることにより、電子移動度及び結晶性の向上を図れることが確認できた。 Although the effect can not be obtained only by setting the In composition x of the first composition layer 11 to a constant value smaller than the In composition y of the second composition layer 12, the In composition x of the first composition layer 11 can be obtained by By making it smaller than the In composition y of the second composition layer 12 and larger as it approaches the interface side with the second composition layer 12 from the interface side with the substrate 2, the electron mobility and crystallinity can be increased. It has been confirmed that improvement can be achieved.

また、実施例１及び実施例８に示すように、実施例１において第２組成層１２（Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）を、ＭＯＣＶＤ装置を用いて形成するのに代えて、実施例８に示すようにＭＢＥ装置を用いて、その他の条件は同一とした場合であっても、電子移動度及び半値全幅共に、同等の値を取り得ることが確認できた。つまり、第２組成層１２（Ｉｎ_ｙＳｂ_１−ｙ層（ｙ＝０．５）の形成方法に関係なく、電子移動度及び結晶性が向上することが確認された。 Also, as shown in Example 1 and Example 8, instead of forming the second composition layer 12 (In _y Sb _1-y layer (y = 0.5) in Example 1 using the MOCVD apparatus in Example 1 It was confirmed that the electron mobility and the full width at half maximum can take equivalent values even when the other conditions are the same using the MBE apparatus as shown in Example 8. It was confirmed that the electron mobility and the crystallinity were improved regardless of the method of forming the second composition layer 12 (In _y Sb _1-y layer (y = 0.5).

本発明の一実施形態における化合物半導体積層体は、磁気センサ、赤外線センサ用の化合物半導体積層体として好適である。 The compound semiconductor laminate in one embodiment of the present invention is suitable as a compound semiconductor laminate for a magnetic sensor and an infrared sensor.

１化合物半導体積層体
２基板
３ＩｎＳｂ層
１１第１組成層
１２第２組成層 1 compound semiconductor laminate 2 substrate 3 InSb layer 11 first composition layer 12 second composition layer

Claims

A substrate formed of GaAs,
An InSb layer formed on the substrate;
The InSb layer is
A first composition layer made of In _x Sb _1-x (0 <x <0.5) formed on the side of the interface with the substrate;
And a second composition layer formed of In _y Sb _1-y (y = 0.5) formed on the first composition layer,
The first compound layer is a compound semiconductor laminate in which the In composition on the interface side with the substrate is smaller than the In composition on the interface side with the second composition layer.

The first composition layer is made of In _x Sb _1-x (0.2 ≦ x <0.5) formed on the interface side with the substrate ,
The In composition in the first composition layer changes in a range of 0.2 or more and less than 0.5 so that the In composition is smaller on the interface side with the substrate than on the interface side with the second composition layer. The compound semiconductor laminated body according to claim 1 .

Compound semiconductor lamination according to claim 1 or claim 2 the thickness of said first composition layer is 50nm or more 200nm or less.

The compound semiconductor stack according to any one of claims 1 to 3 , wherein the In composition of the first composition layer changes continuously.