Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6520673B2 - Semiconductor device manufacturing method - Google Patents
[go: Go Back, main page]

JP6520673B2 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP6520673B2
JP6520673B2 JP2015238328A JP2015238328A JP6520673B2 JP 6520673 B2 JP6520673 B2 JP 6520673B2 JP 2015238328 A JP2015238328 A JP 2015238328A JP 2015238328 A JP2015238328 A JP 2015238328A JP 6520673 B2 JP6520673 B2 JP 6520673B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resist pattern
negative resist
wavelength
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015238328A
Other languages
Japanese (ja)
Other versions
JP2017106955A (en
Inventor
剛 西尾
剛 西尾
田中 成明
成明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015238328A priority Critical patent/JP6520673B2/en
Publication of JP2017106955A publication Critical patent/JP2017106955A/en
Application granted granted Critical
Publication of JP6520673B2 publication Critical patent/JP6520673B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method of manufacturing a semiconductor device.

半導体装置の製造方法として、特許文献1には、エッチングを用いて金属膜のパターンを半導体層に形成する製造方法が記載されている。また、リフトオフ法を用いて金属膜のパターンを半導体層に形成する製造方法が一般的に知られている。   As a method of manufacturing a semiconductor device, Patent Document 1 describes a method of forming a metal film pattern on a semiconductor layer using etching. Also, a manufacturing method for forming a metal film pattern on a semiconductor layer using a lift-off method is generally known.

特許第5564884号公報Patent No. 5564884 gazette

エッチングを用いた製造方法では、エッチングによって金属膜を除去した半導体層の上に金属残渣が発生する問題があった。また、エッチングを用いた製造方法では、サイドエッチングによって金属膜のパターンの端部に欠損が発生する問題があった。また、リフトオフ法を用いた製造方法では、半導体装置の耐熱性を向上させるためにニッケル(Ni)から主に成る金属膜を比較的に厚くする場合(例えば、ニッケル(Ni)から主に成る金属膜を厚さ200nm以上で形成する場合)、半導体層の上に金属膜を形成する途中で、レジストパターンの上に形成される金属膜の応力によりレジストパターンの開口部が変形することによって、半導体層の上に形成される金属膜のパターンの端部にバリ(突起)が発生する問題があった。   The manufacturing method using etching has a problem that metal residue is generated on the semiconductor layer from which the metal film has been removed by etching. Moreover, in the manufacturing method using etching, there existed a problem which a defect | deletion generate | occur | produces at the edge part of the pattern of a metal film by side etching. In the manufacturing method using the lift-off method, the metal film mainly made of nickel (Ni) is made relatively thick in order to improve the heat resistance of the semiconductor device (for example, the metal mainly made of nickel (Ni)) In the case where the film is formed to a thickness of 200 nm or more), the opening of the resist pattern is deformed by the stress of the metal film formed on the resist pattern during formation of the metal film on the semiconductor layer. There was a problem that burrs (protrusions) were generated at the end of the pattern of the metal film formed on the layer.

金属残渣、ならびに、パターンの欠損およびバリは、半導体装置の電気特性を低下させる要因となる。そのため、ニッケル(Ni)から主に成る金属膜のパターンを備える半導体装置の電気特性を向上させることができる製造方法が望まれていた。   Metal residues and pattern defects and burrs cause the electrical characteristics of the semiconductor device to deteriorate. Therefore, a manufacturing method that can improve the electrical characteristics of a semiconductor device provided with a pattern of a metal film mainly made of nickel (Ni) has been desired.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の第1の形態は、半導体装置の製造方法であって、
半導体層の上にノボラック樹脂を含有するフォトレジストを塗布する工程と、
第1波長の紫外線を用いて前記フォトレジストを露光した後に前記フォトレジストを現像することによって、前記フォトレジストのうち露光された部分として残されるとともに開口部の内側へと迫り出したネガ型レジストパターンを、形成する工程と、
前記第1波長より短い第2波長の紫外線を前記ネガ型レジストパターンに照射することによって、前記ネガ型レジストパターンを硬化させる照射工程と、
前記照射工程を行った後、前記ネガ型レジストパターンの前記開口部から露出する前記半導体層の上に、ニッケル(Ni)から主に成る金属膜を形成する工程と、
前記ネガ型レジストパターンを前記半導体層から除去する工程と
を備え、
前記照射工程において、前記ネガ型レジストパターンに照射する前記第2波長は、254nmの波長を含み、前記第2波長の紫外線照射量は、735(mW・min/cm )以上2490(mW・min/cm )以下である、半導体装置の製造方法である。
また、本発明は、以下の形態としても実現できる。
The present invention has been made to solve at least a part of the above-mentioned problems, and can be realized as the following modes.
A first aspect of the present invention is a method of manufacturing a semiconductor device,
Applying a photoresist containing novolac resin on the semiconductor layer;
By exposing the photoresist with ultraviolet light of a first wavelength and then developing the photoresist, a negative resist pattern which is left as an exposed portion of the photoresist and which protrudes to the inside of the opening. Forming the
An irradiation step of curing the negative resist pattern by irradiating the negative resist pattern with ultraviolet light of a second wavelength shorter than the first wavelength;
Forming a metal film mainly made of nickel (Ni) on the semiconductor layer exposed from the opening of the negative resist pattern after the irradiation step;
Removing the negative resist pattern from the semiconductor layer;
Equipped with
In the irradiation step, the second wavelength irradiated to the negative resist pattern includes a wavelength of 254 nm, and an ultraviolet irradiation amount of the second wavelength is 735 (mW · min / cm 2 ) or more 2490 (mW · min) / Cm 2 ) or less.
The present invention can also be realized as the following modes.

(1)本発明の一形態は、半導体装置の製造方法を提供する。この製造方法は、半導体層の上にフォトレジストを塗布する工程と;第1波長の紫外線を用いて前記フォトレジストを露光した後に前記フォトレジストを現像することによって、前記フォトレジストのうち露光された部分として残されるとともに開口部の内側へと迫り出したネガ型レジストパターンを、形成する工程と;前記第1波長より短い第2波長の紫外線を前記ネガ型レジストパターンに照射することによって、前記ネガ型レジストパターンを硬化させる照射工程と;前記照射工程を行った後、前記ネガ型レジストパターンの前記開口部から露出する前記半導体層の上に、ニッケル(Ni)から主に成る金属膜を形成する工程と;前記ネガ型レジストパターンを前記半導体層から除去する工程とを備える。この形態によれば、ネガ型レジストパターンの上に形成される金属膜の応力に対するネガ型レジストパターンの強度を向上させることができる。そのため、金属膜を形成する工程において、ネガ型レジストパターンの開口部が持ち上がることを防止できる。したがって、半導体層の上に形成される金属膜のパターンの端部に発生するバリを抑制できる。その結果、ニッケル(Ni)から主に成る金属膜のパターンを備える半導体装置の電気特性を向上させることができる。 (1) One embodiment of the present invention provides a method of manufacturing a semiconductor device. The manufacturing method comprises the steps of: applying a photoresist on a semiconductor layer; and exposing the photoresist using ultraviolet light of a first wavelength and then developing the photoresist, thereby exposing the photoresist. Forming a negative resist pattern left as a part and protruding to the inside of the opening; and irradiating the negative resist pattern with ultraviolet light of a second wavelength shorter than the first wavelength. An irradiation step of curing the mold resist pattern; and forming a metal film mainly made of nickel (Ni) on the semiconductor layer exposed from the opening of the negative resist pattern after the irradiation step. And removing the negative resist pattern from the semiconductor layer. According to this aspect, it is possible to improve the strength of the negative resist pattern against the stress of the metal film formed on the negative resist pattern. Therefore, it is possible to prevent the opening of the negative resist pattern from lifting in the step of forming the metal film. Therefore, the burr generated at the end of the pattern of the metal film formed on the semiconductor layer can be suppressed. As a result, it is possible to improve the electrical characteristics of the semiconductor device provided with the pattern of the metal film mainly made of nickel (Ni).

(2)上述した製造方法において、前記フォトレジストは、ノボラック樹脂を含有してもよい。この形態によれば、ネガ型レジストパターンを容易に形成できる。 (2) In the manufacturing method described above, the photoresist may contain a novolac resin. According to this aspect, a negative resist pattern can be easily formed.

(3)上述した製造方法において、前記フォトレジストは、プロピレングリコール1-モノメチルエーテル2-アセタート(PGMEA)を主成分として含有するとともに、5質量%以上のノボラック樹脂を含有してもよい。この形態によれば、ネガ型レジストパターンをいっそう容易に形成できる。 (3) In the manufacturing method described above, the photoresist may contain propylene glycol 1-monomethyl ether 2-acetate (PGMEA) as a main component, and may contain 5% by mass or more of novolak resin. According to this aspect, the negative resist pattern can be formed more easily.

(4)上述した製造方法において、前記照射工程において前記第2波長の紫外線を照射する時間は、5分以上20分以下であってもよい。この形態によれば、ネガ型レジストパターンを十分に硬化させることができる。 (4) In the manufacturing method described above, the time of irradiating the ultraviolet light of the second wavelength in the irradiation step may be 5 minutes or more and 20 minutes or less. According to this aspect, the negative resist pattern can be sufficiently cured.

(5)上述した製造方法において、前記第1波長は、350nm以上450nm以下であってもよい。この形態によれば、フォトレジストからネガ型レジストパターンを容易に形成できる。 (5) In the manufacturing method described above, the first wavelength may be 350 nm or more and 450 nm or less. According to this aspect, the negative resist pattern can be easily formed from the photoresist.

(6)上述した製造方法において、前記第2波長は、100nm以上320nm以下であってもよい。この形態によれば、ネガ型レジストパターンを十分に硬化させることができる。 (6) In the manufacturing method described above, the second wavelength may be 100 nm or more and 320 nm or less. According to this aspect, the negative resist pattern can be sufficiently cured.

(7)上述した製造方法において、前記金属膜の厚さは、200nm以上500nm以下であってもよい。この形態によれば、金属膜の厚さに対するバリの大きさを抑制できる。 (7) In the manufacturing method described above, the thickness of the metal film may be 200 nm or more and 500 nm or less. According to this aspect, it is possible to suppress the size of the burr with respect to the thickness of the metal film.

(8)上述した製造方法において、前記ネガ型レジストパターンの厚さは、1μm以上10μm以下であってもよい。この形態によれば、ネガ型レジストパターンの強度を十分に確保できる。 (8) In the manufacturing method described above, the thickness of the negative resist pattern may be 1 μm to 10 μm. According to this aspect, the strength of the negative resist pattern can be sufficiently secured.

(9)上述した製造方法において、前記半導体層は、窒化ガリウム(GaN)から主に成ってもよい。この形態によれば、窒化ガリウム(GaN)系の半導体装置の電気特性を向上させることができる。 (9) In the manufacturing method described above, the semiconductor layer may be mainly made of gallium nitride (GaN). According to this aspect, the electrical characteristics of the gallium nitride (GaN) -based semiconductor device can be improved.

本発明は、半導体装置の製造方法以外の種々の形態で実現でき、例えば、上記形態の製造方法を用いて製造された半導体装置、ならびに、上記形態の製造方法を実施する製造装置などの形態で実現できる。   The present invention can be realized in various forms other than the method of manufacturing a semiconductor device, and for example, in the form of a semiconductor device manufactured using the manufacturing method of the above form and a manufacturing apparatus implementing the manufacturing method of the above form realizable.

本発明における半導体装置の製造方法によれば、ネガ型レジストパターンの上に形成される金属膜の応力に対するネガ型レジストパターンの強度を向上させることができる。そのため、金属膜を形成する工程において、ネガ型レジストパターンの開口部が持ち上がることを防止できる。したがって、半導体層の上に形成される金属膜のパターンの端部に発生するバリを抑制できる。その結果、ニッケル(Ni)から主に成る金属膜のパターンを備える半導体装置の電気特性を向上させることができる。   According to the method of manufacturing a semiconductor device in the present invention, it is possible to improve the strength of the negative resist pattern to the stress of the metal film formed on the negative resist pattern. Therefore, it is possible to prevent the opening of the negative resist pattern from lifting in the step of forming the metal film. Therefore, the burr generated at the end of the pattern of the metal film formed on the semiconductor layer can be suppressed. As a result, it is possible to improve the electrical characteristics of the semiconductor device provided with the pattern of the metal film mainly made of nickel (Ni).

半導体装置の製造方法を示す工程図である。FIG. 7 is a process chart showing a method of manufacturing a semiconductor device. 半導体装置を製造する様子を示す説明図である。It is explanatory drawing which shows a mode that a semiconductor device is manufactured. 半導体装置を製造する様子を示す説明図である。It is explanatory drawing which shows a mode that a semiconductor device is manufactured. 半導体装置を製造する様子を示す説明図である。It is explanatory drawing which shows a mode that a semiconductor device is manufactured. 半導体装置を製造する様子を示す説明図である。It is explanatory drawing which shows a mode that a semiconductor device is manufactured. 半導体装置を製造する様子を示す説明図である。It is explanatory drawing which shows a mode that a semiconductor device is manufactured. 半導体装置を製造する様子を示す説明図である。It is explanatory drawing which shows a mode that a semiconductor device is manufactured. 半導体装置を製造する様子を示す説明図である。It is explanatory drawing which shows a mode that a semiconductor device is manufactured. UV照射時間とバリの大きさとの関係を評価した結果を示すグラフである。It is a graph which shows the result of having evaluated the relationship between UV irradiation time and the magnitude | size of a burr | flash. バリの一例を示すSEM画像である。It is a SEM image which shows an example of a burr | flash. 金属膜の厚さとバリの大きさとの関係を評価した結果を示すグラフである。It is a graph which shows the result of having evaluated the relationship between the thickness of a metal film, and the magnitude | size of a burr | flash. 金属膜の材質とバリの大きさとの関係を評価した結果を示す表である。It is a table | surface which shows the result of having evaluated the relationship between the material of a metal film, and the magnitude | size of a burr | flash.

A.実施形態
A−1.半導体装置の製造方法
図1は、半導体装置の製造方法を示す工程図である。図1の製造方法は、リフトオフ法を用いて半導体装置を製造する方法である。
A. Embodiment A-1. Method of Manufacturing Semiconductor Device FIG. 1 is a process diagram showing a method of manufacturing a semiconductor device. The manufacturing method of FIG. 1 is a method of manufacturing a semiconductor device using a lift-off method.

図2から図8は、半導体装置を製造する様子を示す説明図である。図2には、製造途中にある半導体装置として、半導体装置100aが図示されている。半導体装置100aは、基板110と、半導体層120とを備える。   FIG. 2 to FIG. 8 are explanatory views showing how a semiconductor device is manufactured. In FIG. 2, a semiconductor device 100 a is illustrated as a semiconductor device in the process of manufacturing. The semiconductor device 100 a includes a substrate 110 and a semiconductor layer 120.

半導体装置100の基板110は、板状を成す半導体である。本実施形態では、基板110の厚さは、約300μmである。本実施形態では、基板110は、窒化ガリウム(GaN)から主に成る。本明細書の説明において、「窒化ガリウム(GaN)から主に成る」とは、モル分率において窒化ガリウム(GaN)を90%以上含有することを意味する。   The substrate 110 of the semiconductor device 100 is a plate-shaped semiconductor. In the present embodiment, the thickness of the substrate 110 is about 300 μm. In the present embodiment, the substrate 110 is mainly made of gallium nitride (GaN). In the description of the present specification, "consisting mainly of gallium nitride (GaN)" means containing 90% or more of gallium nitride (GaN) in molar fraction.

半導体装置100の半導体層120は、基板110の上に形成されている。本実施形態では、半導体層120は、エピタキシャル成長(結晶成長)によって形成された半導体層である。本実施形態では、半導体層120の厚さは、約10μmである。本実施形態では、半導体層120は、窒化ガリウム(GaN)から主に成る。本実施形態では、半導体層120は、n型の特性を有するn型半導体である。本実施形態では、半導体層120は、ケイ素(Si)をドナー元素として含有する。本実施形態では、半導体層120に含まれるケイ素(Si)濃度の平均値は、約1×1016cm-3である。 The semiconductor layer 120 of the semiconductor device 100 is formed on the substrate 110. In the present embodiment, the semiconductor layer 120 is a semiconductor layer formed by epitaxial growth (crystal growth). In the present embodiment, the thickness of the semiconductor layer 120 is about 10 μm. In the present embodiment, the semiconductor layer 120 is mainly made of gallium nitride (GaN). In the present embodiment, the semiconductor layer 120 is an n-type semiconductor having n-type characteristics. In the present embodiment, the semiconductor layer 120 contains silicon (Si) as a donor element. In the present embodiment, the average value of the silicon (Si) concentration contained in the semiconductor layer 120 is about 1 × 10 16 cm −3 .

半導体装置の製造者は、半導体層120の上にフォトレジスト180を塗布する(工程P110)。これによって、製造途中にある半導体装置として、半導体装置100aから半導体装置100bが形成される(図3)。半導体装置100bは、半導体層120の上に塗布されたフォトレジスト180を備える。   The manufacturer of the semiconductor device applies a photoresist 180 on the semiconductor layer 120 (process P110). Thus, the semiconductor device 100a to the semiconductor device 100b are formed as semiconductor devices in the process of manufacturing (FIG. 3). The semiconductor device 100 b includes a photoresist 180 coated on the semiconductor layer 120.

本実施形態では、フォトレジスト180は、ノボラック樹脂を含有する。本実施形態では、フォトレジスト180は、プロピレングリコール1-モノメチルエーテル2-アセタート(PGMEA)を主成分として含有するとともに、5質量%以上のノボラック樹脂を含有する。   In the present embodiment, the photoresist 180 contains a novolac resin. In the present embodiment, the photoresist 180 contains propylene glycol 1-monomethyl ether 2-acetate (PGMEA) as a main component, and also contains 5% by mass or more of novolac resin.

本実施形態では、フォトレジスト180は、次の製品1である。
製品1:東京応化工業株式会社製「TLOR−N001」
PGMEA含有量:75質量%
ノボラック含有量:20質量%
In the present embodiment, the photoresist 180 is the next product 1.
Product 1: "TLOR-N001" made by Tokyo Ohka Kogyo Co., Ltd.
PGMEA content: 75% by mass
Novolak content: 20% by mass

他の実施形態では、フォトレジスト180は、次の製品2であってもよい。
製品2:AZエレクトロマテリアルズ社製「AZ5214E」
PGMEA含有量:70質量%
ノボラック含有量:28質量%
In another embodiment, the photoresist 180 may be the next product 2.
Product 2: "AZ 5214E" manufactured by AZ Electro Materials
PGMEA content: 70% by mass
Novolak content: 28% by mass

本実施形態では、製造者は、スピンコート法によって半導体層120の上にフォトレジスト180を塗布する。本実施形態では、製造者は、フォトレジスト180から作製されるネガ型レジストパターン182の厚さが1μm以上10μm以下となるように、半導体層120の上にフォトレジスト180を塗布する。   In the present embodiment, the manufacturer applies the photoresist 180 on the semiconductor layer 120 by spin coating. In the present embodiment, the manufacturer applies the photoresist 180 on the semiconductor layer 120 so that the thickness of the negative resist pattern 182 produced from the photoresist 180 is 1 μm to 10 μm.

フォトレジスト180を塗布した後(工程P110)、製造者は、フォトレジスト180からネガ型レジストパターン182を形成する(工程P120)。これによって、製造途中にある半導体装置として、半導体装置100bから半導体装置c(図4)を経て、半導体装置100d(図5)が形成される。ネガ型レジストパターン182は、半導体層120を露出させる開口部183を有する。   After applying the photoresist 180 (process P110), the manufacturer forms a negative resist pattern 182 from the photoresist 180 (process P120). Thus, the semiconductor device 100d (FIG. 5) is formed from the semiconductor device 100b through the semiconductor device c (FIG. 4) as a semiconductor device in the process of manufacturing. The negative resist pattern 182 has an opening 183 for exposing the semiconductor layer 120.

ネガ型レジストパターン182を形成する際、製造者は、まず、第1波長の紫外線UV1を用いてフォトレジスト180を露光する(図4)。本実施形態では、紫外線UV1の波長である第1波長は、350nm以上450nm以下である。フォトレジスト180を露光する際、製造者は、フォトレジスト180のうち開口部183に対応する部分を、パターンマスクPMを用いて紫外線UV1から遮蔽する。   When forming the negative resist pattern 182, the manufacturer first exposes the photoresist 180 using the ultraviolet light UV1 of the first wavelength (FIG. 4). In the present embodiment, the first wavelength which is the wavelength of the ultraviolet light UV1 is 350 nm or more and 450 nm or less. When exposing the photoresist 180, the manufacturer shields a portion of the photoresist 180 corresponding to the opening 183 from the ultraviolet light UV1 using the pattern mask PM.

フォトレジスト180を露光した後、製造者は、半導体装置100cにおけるフォトレジスト180を現像する(図5)。これによって、半導体層120の上にネガ型レジストパターン182が形成される。ネガ型レジストパターン182は、フォトレジスト180のうち露光された部分として残された部分である。ネガ型レジストパターン182は、開口部183の内側へ迫り出した形状(逆テーパ状)を成す。本実施形態では、ネガ型レジストパターン182の厚さは、1μm以上10μm以下である。   After exposing the photoresist 180, the manufacturer develops the photoresist 180 in the semiconductor device 100c (FIG. 5). Thus, the negative resist pattern 182 is formed on the semiconductor layer 120. The negative resist pattern 182 is a portion left as an exposed portion of the photoresist 180. The negative resist pattern 182 has a shape (reverse tapered shape) protruding to the inside of the opening 183. In the present embodiment, the thickness of the negative resist pattern 182 is 1 μm or more and 10 μm or less.

ネガ型レジストパターン182を形成した後(工程P120)、製造者は、照射工程を行う(工程P130、図6)。照射工程(工程P130)において、製造者は、第1波長より短い第2波長の紫外線UV2を、ネガ型レジストパターン182に照射する。これによって、製造途中にある半導体装置100eにおけるネガ型レジストパターン182を硬化させる。   After forming the negative resist pattern 182 (process P120), the manufacturer performs an irradiation process (process P130, FIG. 6). In the irradiation step (Step P130), the manufacturer irradiates the negative resist pattern 182 with ultraviolet rays UV2 of a second wavelength shorter than the first wavelength. Thereby, the negative resist pattern 182 in the semiconductor device 100e in the process of manufacture is cured.

本実施形態では、紫外線UV2の波長である第2波長は、100nm以上320nm以下(例えば、157nm、185nm、193nm、248nm、254nm、313nmなど)である。紫外線UV2の発生源は、KrFエキシマレーザ、ArFエキシマレーザ、F2エキシマレーザ、低圧水銀ランプなどであってもよい。   In the present embodiment, the second wavelength which is the wavelength of the ultraviolet light UV2 is 100 nm or more and 320 nm or less (for example, 157 nm, 185 nm, 193 nm, 248 nm, 254 nm, 313 nm, etc.). The generation source of the ultraviolet light UV2 may be a KrF excimer laser, an ArF excimer laser, an F2 excimer laser, a low pressure mercury lamp or the like.

照射工程(工程P130)において紫外線UV2を照射する時間であるUV照射時間tuvは、5分以上20分以下であることが好ましく、10分以上15分以下であることがいっそう好ましい。UV照射時間tuvの評価については後述する。   The UV irradiation time tuv, which is the time for irradiating the ultraviolet light UV2 in the irradiation step (step P130), is preferably 5 minutes or more and 20 minutes or less, and more preferably 10 minutes or more and 15 minutes or less. The evaluation of the UV irradiation time tuv will be described later.

照射工程(工程P130)を終えた後、製造者は、ネガ型レジストパターン182が形成された半導体層120の上に金属膜150を形成する(工程P140)。これによって、製造途中にある半導体装置として、半導体装置100eから半導体装置100fが形成される(図7)。   After the irradiation process (process P130), the manufacturer forms the metal film 150 on the semiconductor layer 120 on which the negative resist pattern 182 is formed (process P140). As a result, the semiconductor device 100e is formed from the semiconductor device 100e as a semiconductor device in the process of manufacturing (FIG. 7).

金属膜150は、ネガ型レジストパターン182の開口部183から露出する半導体層120の上に形成される。金属膜150の形成に合わせて、ネガ型レジストパターン182の上には、金属膜150と同じ材質から成る金属膜150cpが形成される。金属膜150cpの成長に伴って、ネガ型レジストパターン182の開口部183には、ネガ型レジストパターン182を持ち上げる方向に内部応力S1が発生する。内部応力S1は、開口部183を外側に広がる方向へと変形させる。この開口部183の変形は、金属膜150の端部にバリ151を発生させる要因となる。   The metal film 150 is formed on the semiconductor layer 120 exposed from the opening 183 of the negative resist pattern 182. Along with the formation of the metal film 150, a metal film 150 cp made of the same material as the metal film 150 is formed on the negative resist pattern 182. Along with the growth of the metal film 150 cp, an internal stress S1 is generated in the opening 183 of the negative resist pattern 182 in the direction in which the negative resist pattern 182 is lifted. The internal stress S1 deforms the opening 183 in the direction of spreading outward. The deformation of the opening 183 causes the burr 151 to be generated at the end of the metal film 150.

本実施形態では、金属膜150は、ニッケル(Ni)から主に成る。他の実施形態では、金属膜150は、パラジウム(Pd)、モリブデン(Mo)など他の金属から主に成ってもよい。   In the present embodiment, the metal film 150 is mainly made of nickel (Ni). In other embodiments, the metal film 150 may consist primarily of other metals such as palladium (Pd), molybdenum (Mo).

本実施形態では、金属膜150の厚さは、200nm以上500nm以下である。他の実施形態では、金属膜150の厚さは、200nm未満であってもよいし、500nm超過であってもよい。   In the present embodiment, the thickness of the metal film 150 is 200 nm or more and 500 nm or less. In other embodiments, the thickness of the metal film 150 may be less than 200 nm or more than 500 nm.

本実施形態では、金属膜150の形成手法は、電子ビーム蒸着(EB蒸着)である。他の実施形態では、抵抗加熱蒸着であってもよいし、スパッタであってもよい。   In the present embodiment, the method of forming the metal film 150 is electron beam evaporation (EB evaporation). In other embodiments, resistance heating deposition may be used, or sputtering may be used.

金属膜150を形成した後(工程P140)、製造者は、ネガ型レジストパターン182を半導体層120から除去する(工程P150)。半導体層120からネガ型レジストパターン182を除去する際、ネガ型レジストパターン182の上に形成されていた金属膜150cpは、ネガ型レジストパターン182と共に除去(リフトオフ)される。これによって、製造途中にある半導体装置として、半導体装置100fから半導体装置100gが形成される(図8)。ネガ型レジストパターン182を除去した後(工程P150)、種々の工程を経て、半導体装置が完成する。   After forming the metal film 150 (process P140), the manufacturer removes the negative resist pattern 182 from the semiconductor layer 120 (process P150). When the negative resist pattern 182 is removed from the semiconductor layer 120, the metal film 150 cp formed on the negative resist pattern 182 is removed (lifted off) together with the negative resist pattern 182. Thus, the semiconductor device 100f is formed from the semiconductor device 100f as a semiconductor device in the process of manufacturing (FIG. 8). After the negative resist pattern 182 is removed (process P150), various steps are performed to complete a semiconductor device.

A−2.評価試験
図9は、UV照射時間tuvとバリ151の大きさLbとの関係を評価した結果を示すグラフである。図9の横軸は、照射工程(工程P130)において第2波長の紫外線UV2を照射した時間であるUV照射時間tuvを示す。図9の縦軸は、金属膜150の端部に形成されるバリ151の大きさLbを示す。
A-2. Evaluation Test FIG. 9 is a graph showing the result of evaluating the relationship between the UV irradiation time tuv and the size Lb of the burr 151. The horizontal axis of FIG. 9 indicates a UV irradiation time tuv which is a time when the ultraviolet ray UV2 of the second wavelength is irradiated in the irradiation step (step P130). The vertical axis in FIG. 9 indicates the size Lb of the burr 151 formed at the end of the metal film 150.

図9の評価試験では、試験者は、次の製造条件で複数の試料を作製した。
・半導体層120の材質:窒化ガリウム(GaN)
・フォトレジスト180:東京応化工業株式会社製「TLOR−N001」
・ネガ型レジストパターン182の厚さ:3μm
・紫外線UV1の発生装置:露光装置
・紫外線UV1の強度:222mW/cm2
・紫外線UV1の波長:405nm
・紫外線UV1の照射時間:520m秒
・紫外線UV2の発生装置:低圧水銀ランプ
・紫外線UV2の強度および波長:147mW/cm2(波長254nm)、18mW/cm2(波長185nm)、9mW/cm2(波長313nm)
・UV照射時間tuv:0分、1分、5分、10分、20分
・金属膜150の材質:ニッケル(Ni)
・金属膜150の厚さTm:200nm、500nm
In the evaluation test of FIG. 9, the tester produced a plurality of samples under the following manufacturing conditions.
-Material of semiconductor layer 120: gallium nitride (GaN)
Photoresist 180: "TLOR-N001" manufactured by Tokyo Ohka Kogyo Co., Ltd.
・ Thickness of negative resist pattern 182: 3 μm
-Generation device of ultraviolet light UV1: Exposure device-Intensity of ultraviolet light UV1: 222 mW / cm 2
-Wavelength of ultraviolet light UV1: 405 nm
Irradiation time of ultraviolet light UV1: 520 ms Second generation of ultraviolet light UV2: Low pressure mercury lamp Intensity and wavelength of ultraviolet light UV2: 147 mW / cm 2 (wavelength 254 nm), 18 mW / cm 2 (wavelength 185 nm), 9 mW / cm 2 Wavelength 313 nm)
-UV irradiation time tuv: 0 minutes, 1 minute, 5 minutes, 10 minutes, 20 minutes-Material of metal film 150: Nickel (Ni)
· Thickness Tm of metal film 150: 200 nm, 500 nm

図9の評価試験では、試験者は、走査型電子顕微鏡(SEM)を各試料の断面を観察することによって、バリ151の大きさLbを測定した。試験者は、1つの試料あたり3箇所において測定された値の平均値を評価値として利用した。   In the evaluation test of FIG. 9, the examiner measured the size Lb of the burr 151 by observing a cross section of each sample with a scanning electron microscope (SEM). The tester used the average value of the values measured at three points per sample as the evaluation value.

図10は、バリ151の一例を示すSEM画像である。図10の試料では、金属膜150の厚さTmは200nmであり、UV照射時間tuvは0分である。試験者は、金属膜150の表面から厚さ方向に突出したバリ151の突出長さを、バリ151の大きさLbとして測定した。   FIG. 10 is a SEM image showing an example of the burr 151. In the sample of FIG. 10, the thickness Tm of the metal film 150 is 200 nm, and the UV irradiation time tuv is 0 minutes. The tester measured the protruding length of the burr 151 protruding in the thickness direction from the surface of the metal film 150 as the size Lb of the burr 151.

図9の評価試験によれば、バリ151の大きさLbを抑制する観点から、UV照射時間tuvは、5分以上20分以下であることが好ましく、10分以上15分以下であることがいっそう好ましい。   According to the evaluation test of FIG. 9, from the viewpoint of suppressing the size Lb of the burr 151, the UV irradiation time tuv is preferably 5 minutes or more and 20 minutes or less, and more preferably 10 minutes or more and 15 minutes or less preferable.

図11は、金属膜の厚さTmとバリ151の大きさLbとの関係を評価した結果を示すグラフである。図11の横軸は、金属膜の厚さTmを示す。図11の縦軸は、金属膜150の端部に形成されるバリ151の大きさLbを示す。   FIG. 11 is a graph showing the result of evaluating the relationship between the thickness Tm of the metal film and the size Lb of the burr 151. The horizontal axis of FIG. 11 indicates the thickness Tm of the metal film. The vertical axis in FIG. 11 indicates the size Lb of the burr 151 formed at the end of the metal film 150.

図11の評価試験では、試験者は、次の製造条件で複数の試料を作製した後、図9の評価試験と同様にバリ151の大きさLbを測定した。
・半導体層120の材質:窒化ガリウム(GaN)
・フォトレジスト180:東京応化工業株式会社製「TLOR−N001」
・ネガ型レジストパターン182の厚さ:3μm
・紫外線UV1の発生装置:露光装置
・紫外線UV1の強度:222mW/cm2
・紫外線UV1の波長:405nm
・紫外線UV1の照射時間:520m秒
・紫外線UV2の発生装置:低圧水銀ランプ
・紫外線UV2の強度:147mW/cm2(波長254nm)、18mW/cm2(波長185nm)、9mW/cm2(波長313nm)
・UV照射時間tuv:10分
・金属膜150の材質:ニッケル(Ni)
・金属膜150の厚さTm:200nm〜500nm
In the evaluation test of FIG. 11, after preparing a plurality of samples under the following manufacturing conditions, the tester measured the size Lb of the burr 151 in the same manner as the evaluation test of FIG.
-Material of semiconductor layer 120: gallium nitride (GaN)
Photoresist 180: "TLOR-N001" manufactured by Tokyo Ohka Kogyo Co., Ltd.
・ Thickness of negative resist pattern 182: 3 μm
-Generation device of ultraviolet light UV1: Exposure device-Intensity of ultraviolet light UV1: 222 mW / cm 2
-Wavelength of ultraviolet light UV1: 405 nm
Irradiation time of ultraviolet light UV1: 520 ms Second generation of ultraviolet light UV2: Low pressure mercury lamp Intensity of ultraviolet light UV2: 147 mW / cm 2 (wavelength 254 nm), 18 mW / cm 2 (wavelength 185 nm), 9 mW / cm 2 (wavelength 313 nm) )
UV irradiation time tuv: 10 minutes Material of metal film 150: nickel (Ni)
· Thickness Tm of metal film 150: 200 nm to 500 nm

図11の評価試験によれば、金属膜150の厚さTmが大きくなるにしたがって、バリ151の大きさLbが大きくなることが分かる。金属膜150の耐熱性を向上させる観点から、金属膜150の厚さTmは、200nm以上が好ましく、300nm以上がいっそう好ましい。バリ151の大きさLbを抑制する観点から、金属膜150の厚さTmは、500nm以下が好ましく、400nm以下がいっそう好ましい。   According to the evaluation test of FIG. 11, it can be seen that the size Lb of the burr 151 increases as the thickness Tm of the metal film 150 increases. From the viewpoint of improving the heat resistance of the metal film 150, the thickness Tm of the metal film 150 is preferably 200 nm or more, and more preferably 300 nm or more. From the viewpoint of suppressing the size Lb of the burrs 151, the thickness Tm of the metal film 150 is preferably 500 nm or less, and more preferably 400 nm or less.

図12は、金属膜150の材質とバリ151の大きさLbとの関係を評価した結果を示す表である。図12の評価試験では、試験者は、次の製造条件で複数の試料を作製した後、図9の評価試験と同様にバリ151の大きさLbを測定した。
・半導体層120の材質:窒化ガリウム(GaN)
・フォトレジスト180:東京応化工業株式会社製「TLOR−N001」、AZエレクトロマテリアルズ社製「AZ5214E」
・ネガ型レジストパターン182の厚さ:3μm
・紫外線UV1の発生装置:露光装置
・紫外線UV1の強度:222mW/cm2
・紫外線UV1の波長:405nm
・紫外線UV1の照射時間:520m秒(TLOR−N001の場合)、100m秒(AZ5214Eの場合)
・紫外線UV2の発生装置:低圧水銀ランプ
・紫外線UV2の強度:147mW/cm2(波長254nm)、18mW/cm2(波長185nm)、9mW/cm2(波長313nm)
・UV照射時間tuv:0分(UV照射なし)、10分
・金属膜150の材質:パラジウム(Pd)、ニッケル(Ni)、モリブデン(Mo)
・金属膜150の厚さTm:200nm
FIG. 12 is a table showing the results of evaluating the relationship between the material of the metal film 150 and the size Lb of the burr 151. In the evaluation test of FIG. 12, after preparing a plurality of samples under the following manufacturing conditions, the tester measured the size Lb of the burr 151 in the same manner as the evaluation test of FIG. 9.
-Material of semiconductor layer 120: gallium nitride (GaN)
Photoresist 180: "TLOR-N001" manufactured by Tokyo Ohka Kogyo Co., Ltd. "AZ5214E" manufactured by AZ Electro Materials.
・ Thickness of negative resist pattern 182: 3 μm
-Generation device of ultraviolet light UV1: Exposure device-Intensity of ultraviolet light UV1: 222 mW / cm 2
-Wavelength of ultraviolet light UV1: 405 nm
-Irradiation time of ultraviolet light UV1: 520 msec (in the case of TLOR-N001), 100 msec (in the case of AZ5214E)
Ultraviolet UV2 of generator: the intensity of the low-pressure mercury lamp UV UV2: 147mW / cm 2 (wavelength 254nm), 18mW / cm 2 (wavelength 185nm), 9mW / cm 2 (wavelength 313 nm)
UV irradiation time tuv: 0 minutes (no UV irradiation), 10 minutes Material of metal film 150: palladium (Pd), nickel (Ni), molybdenum (Mo)
· Thickness Tm of metal film 150: 200 nm

ヤング率が121GPaであるパラジウム(Pd)では、照射工程(工程P130)によるバリ151の抑制効果を確認できなかった。ヤング率が200GPaであるニッケル(Ni)では、照射工程(工程P130)を行った場合にバリ151の大きさが10分の1程度に抑制されており、照射工程(工程P130)によるバリ151の抑制効果を確認できた。ヤング率が329GPaであるモリブデン(Mo)では、照射工程(工程P130)を行った場合にバリ151の大きさが半分程度に抑制されており、照射工程(工程P130)によるバリ151の抑制効果を確認できた。   With palladium (Pd) having a Young's modulus of 121 GPa, the suppression effect of the burrs 151 by the irradiation step (step P130) could not be confirmed. In the case of nickel (Ni) having a Young's modulus of 200 GPa, the size of the burrs 151 is suppressed to about 1/10 when the irradiation step (step P130) is performed, and the burrs 151 of the irradiation step (step P130) We could confirm the suppression effect. When molybdenum (Mo) having a Young's modulus of 329 GPa is used, the size of the burr 151 is suppressed to about half when the irradiation step (step P130) is performed, and the suppression effect of the burr 151 by the irradiation step (step P130) It could be confirmed.

図12の評価試験によれば、バリ151の大きさを抑制する観点から、ヤング率が121GPaより大きい金属を金属膜150に用いる場合、照射工程(工程P130)が効果的であることが分かる。また、ヤング率が121GPaより大きく329GPa以下である金属を金属膜150に用いる場合、照射工程(工程P130)がいっそう効果的であることが分かる。   According to the evaluation test of FIG. 12, it is understood that the irradiation process (process P130) is effective when a metal having a Young's modulus greater than 121 GPa is used for the metal film 150 from the viewpoint of suppressing the size of the burrs 151. In addition, when a metal having a Young's modulus of more than 121 GPa and 329 GPa or less is used for the metal film 150, it is understood that the irradiation step (Step P130) is more effective.

A−3.効果
以上説明した実施形態によれば、ネガ型レジストパターン182の上に形成される金属膜150cpの応力に対するネガ型レジストパターン182の強度を向上させることができる。そのため、金属膜150を形成する工程において、ネガ型レジストパターン182の開口部183が持ち上がることを防止できる。したがって、半導体層120の上に形成される金属膜150のパターンの端部に発生するバリ151を抑制できる。その結果、ニッケル(Ni)から主に成る金属膜150のパターンを備える半導体装置の電気特性を向上させることができる。
A-3. Effects According to the embodiment described above, the strength of the negative resist pattern 182 with respect to the stress of the metal film 150 cp formed on the negative resist pattern 182 can be improved. Therefore, in the step of forming the metal film 150, the opening 183 of the negative resist pattern 182 can be prevented from lifting. Therefore, the burrs 151 generated at the end of the pattern of the metal film 150 formed on the semiconductor layer 120 can be suppressed. As a result, the electrical characteristics of the semiconductor device provided with the pattern of the metal film 150 mainly made of nickel (Ni) can be improved.

また、フォトレジスト180は、ノボラック樹脂を含有するため、ネガ型レジストパターン182を容易に形成できる。フォトレジスト180は、PGMEAを主成分として含有するとともに、5質量%以上のノボラック樹脂を含有するため、ネガ型レジストパターンをいっそう容易に形成できる。   In addition, since the photoresist 180 contains a novolac resin, the negative resist pattern 182 can be easily formed. The photoresist 180 contains PGMEA as a main component and also contains 5% by mass or more of novolak resin, so that a negative resist pattern can be formed more easily.

また、照射工程(工程P130)において第2波長の紫外線UV2を照射するUV照射時間tuvは、5分以上20分以下であるため、ネガ型レジストパターン182を十分に硬化させることができる。   Further, since the UV irradiation time tuv for irradiating the ultraviolet light UV2 of the second wavelength in the irradiation step (step P130) is 5 minutes or more and 20 minutes or less, the negative resist pattern 182 can be sufficiently cured.

また、紫外線UV1の第1波長は、350nm以上450nm以下であるため、フォトレジスト180からネガ型レジストパターン182を容易に形成できる。   In addition, since the first wavelength of the ultraviolet light UV1 is 350 nm or more and 450 nm or less, the negative resist pattern 182 can be easily formed from the photoresist 180.

また、紫外線UV2の第2波長は、100nm以上320nm以下であるため、ネガ型レジストパターン182を十分に硬化させることができる。   In addition, since the second wavelength of the ultraviolet light UV2 is 100 nm or more and 320 nm or less, the negative resist pattern 182 can be sufficiently cured.

また、金属膜150の厚さTmは、200nm以上500nm以下であるため、金属膜150の厚さTmに対するバリ151の大きさLbを抑制できる。   Moreover, since the thickness Tm of the metal film 150 is 200 nm or more and 500 nm or less, the size Lb of the burr 151 with respect to the thickness Tm of the metal film 150 can be suppressed.

また、ネガ型レジストパターン182の厚さは、1μm以上10μm以下であるため、ネガ型レジストパターン182の強度を十分に確保できる。   Further, since the thickness of the negative resist pattern 182 is 1 μm or more and 10 μm or less, the strength of the negative resist pattern 182 can be sufficiently secured.

また、半導体層120は、窒化ガリウム(GaN)から主に成るため、窒化ガリウム(GaN)系の半導体装置の電気特性を向上させることができる。   Further, since the semiconductor layer 120 is mainly made of gallium nitride (GaN), electrical characteristics of a gallium nitride (GaN) -based semiconductor device can be improved.

B.他の実施形態
本発明は、上述した実施形態、実施例および変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、実施形態、実施例および変形例における技術的特徴のうち、発明の概要の欄に記載した各形態における技術的特徴に対応するものは、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えおよび組み合わせを行うことが可能である。また、本明細書中に必須なものとして説明されていない技術的特徴については、適宜、削除することが可能である。
B. Other Embodiments The present invention is not limited to the above-described embodiment, examples, and modifications, and can be implemented with various configurations without departing from the scope of the invention. For example, among the technical features in the embodiments, examples, and modifications, those corresponding to the technical features in the respective forms described in the section of the summary of the invention are for solving some or all of the problems described above. Alternatively, replacements and combinations can be made as appropriate to achieve some or all of the above-described effects. In addition, technical features that are not described as essential in the present specification can be deleted as appropriate.

上述の実施形態において、金属膜150は、半導体層120に対してショットキー接合してもよいし、半導体層120に対してオーミック接合してもよい。金属膜150の材質は、ニッケル(Ni)に限らず、パラジウム(Pd)およびモリブデン(Mo)など他の金属であってもよい。金属膜150の上に他の金属膜が形成されてもよい。金属膜150の上に絶縁膜が形成されてもよい。   In the above embodiment, the metal film 150 may have a Schottky junction with the semiconductor layer 120 or may have an ohmic junction with the semiconductor layer 120. The material of the metal film 150 is not limited to nickel (Ni), and may be another metal such as palladium (Pd) and molybdenum (Mo). Another metal film may be formed on the metal film 150. An insulating film may be formed on the metal film 150.

本発明が適用される半導体装置は、半導体層の上に金属膜が形成された半導体装置であればよく、ショットキーバリアダイオード、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、接合型トランジスタ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)、MESFET(metal-semiconductor field effect transistor)およびサイリスタなどであってもよい。   The semiconductor device to which the present invention is applied may be a semiconductor device in which a metal film is formed on a semiconductor layer, a Schottky barrier diode, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), a junction type transistor, It may be a bipolar transistor, an insulated gate bipolar transistor (IGBT), a metal-semiconductor field effect transistor (MESFET), a thyristor or the like.

上述の実施形態において、基板110の材質は、窒化ガリウム(GaN)に限らず、ヒ化ガリウム(GaAs)、窒化アルミニウム(AlN)、ケイ素(Si)、サファイア(Al23)および炭化ケイ素(SiC)などのいずれであってもよい。 In the above embodiment, the material of the substrate 110 is not limited to gallium nitride (GaN), but gallium arsenide (GaAs), aluminum nitride (AlN), silicon (Si), sapphire (Al 2 O 3 ) and silicon carbide (silicon carbide) It may be any such as SiC).

上述の実施形態において、半導体層120は、n型半導体層に限らず、p型半導体層であってもよい。半導体層120は、III−V族半導体およびIV族半導体のいずれであってもよい。半導体層120は、窒化物半導体、ケイ素(Si)、炭化ケイ素(SiC)およびヒ化ガリウム(GaAs)のいずれであってもよい。   In the above embodiment, the semiconductor layer 120 is not limited to the n-type semiconductor layer, and may be a p-type semiconductor layer. The semiconductor layer 120 may be either a group III-V semiconductor or a group IV semiconductor. The semiconductor layer 120 may be any of a nitride semiconductor, silicon (Si), silicon carbide (SiC) and gallium arsenide (GaAs).

100,100a〜100g…半導体装置
110…基板
120…半導体層
150…金属膜
150cp…金属膜
151…バリ
180…フォトレジスト
182…ネガ型レジストパターン
183…開口部
100, 100a to 100g: semiconductor device 110: substrate 120: semiconductor layer 150: metal film 150 cp: metal film 151: burr 180: photoresist 182: negative resist pattern 183: opening

Claims (8)

半導体装置の製造方法であって、
半導体層の上にノボラック樹脂を含有するフォトレジストを塗布する工程と、
第1波長の紫外線を用いて前記フォトレジストを露光した後に前記フォトレジストを現像することによって、前記フォトレジストのうち露光された部分として残されるとともに開口部の内側へと迫り出したネガ型レジストパターンを、形成する工程と、
前記第1波長より短い第2波長の紫外線を前記ネガ型レジストパターンに照射することによって、前記ネガ型レジストパターンを硬化させる照射工程と、
前記照射工程を行った後、前記ネガ型レジストパターンの前記開口部から露出する前記半導体層の上に、ニッケル(Ni)から主に成る金属膜を形成する工程と、
前記ネガ型レジストパターンを前記半導体層から除去する工程と
を備え、
前記照射工程において、前記ネガ型レジストパターンに照射する前記第2波長は、254nmの波長を含み、前記第2波長の紫外線照射量は、735(mW・min/cm )以上2490(mW・min/cm )以下である、半導体装置の製造方法。
A method of manufacturing a semiconductor device;
Applying a photoresist containing novolac resin on the semiconductor layer;
By exposing the photoresist with ultraviolet light of a first wavelength and then developing the photoresist, a negative resist pattern which is left as an exposed portion of the photoresist and which protrudes to the inside of the opening. Forming the
An irradiation step of curing the negative resist pattern by irradiating the negative resist pattern with ultraviolet light of a second wavelength shorter than the first wavelength;
Forming a metal film mainly made of nickel (Ni) on the semiconductor layer exposed from the opening of the negative resist pattern after the irradiation step;
Removing the negative resist pattern from the semiconductor layer;
In the irradiation step, the second wavelength irradiated to the negative resist pattern includes a wavelength of 254 nm, and an ultraviolet irradiation amount of the second wavelength is 735 (mW · min / cm 2 ) or more 2490 (mW · min) / Cm 2 ) or less, a method of manufacturing a semiconductor device.
前記フォトレジストは、プロピレングリコール1-モノメチルエーテル2-アセタート(PGMEA)を主成分として含有するとともに、5質量%以上のノボラック樹脂を含有する、請求項1記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1 , wherein the photoresist contains propylene glycol 1-monomethyl ether 2-acetate (PGMEA) as a main component, and further contains 5% by mass or more of novolac resin. 前記照射工程において前記第2波長の紫外線を照射する時間は、5分以上20分以下である、請求項1または請求項に記載の半導体装置の製造方法。 Time is 20 minutes or less than 5 minutes, the method of manufacturing a semiconductor device according to claim 1 or claim 2 which is irradiated with ultraviolet rays of the second wavelength in the irradiation step. 前記第1波長は、350nm以上450nm以下である、請求項1から請求項までのいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 3 , wherein the first wavelength is 350 nm or more and 450 nm or less. 前記第2波長は、100nm以上320nm以下である、請求項1から請求項までのいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 4 , wherein the second wavelength is 100 nm or more and 320 nm or less. 前記金属膜の厚さは、200nm以上500nm以下である、請求項1から請求項までのいずれか一項に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to any one of claims 1 to 5 , wherein a thickness of the metal film is 200 nm or more and 500 nm or less. 前記ネガ型レジストパターンの厚さは、1μm以上10μm以下である、請求項1から請求項までのいずれか一項に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to any one of claims 1 to 6, wherein a thickness of the negative resist pattern is 1 μm or more and 10 μm or less. 前記半導体層は、窒化ガリウム(GaN)から主に成る、請求項1から請求項までのいずれか一項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to any one of claims 1 to 7 , wherein the semiconductor layer mainly consists of gallium nitride (GaN).
JP2015238328A 2015-12-07 2015-12-07 Semiconductor device manufacturing method Active JP6520673B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015238328A JP6520673B2 (en) 2015-12-07 2015-12-07 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015238328A JP6520673B2 (en) 2015-12-07 2015-12-07 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JP2017106955A JP2017106955A (en) 2017-06-15
JP6520673B2 true JP6520673B2 (en) 2019-05-29

Family

ID=59059731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015238328A Active JP6520673B2 (en) 2015-12-07 2015-12-07 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP6520673B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019021794A (en) * 2017-07-19 2019-02-07 ウシオ電機株式会社 Functional structure manufacturing method and photoresist processing apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2989064B2 (en) * 1991-12-16 1999-12-13 日本ゼオン株式会社 Pattern forming method of metal deposition film
WO2011102064A1 (en) * 2010-02-19 2011-08-25 Jsr株式会社 METHOD FOR FORMATION OF ELECTRODE ON n-TYPE SEMICONDUCTOR LAYER

Also Published As

Publication number Publication date
JP2017106955A (en) 2017-06-15

Similar Documents

Publication Publication Date Title
US11810821B2 (en) Semiconductor chip and method for manufacturing the same
JP2007525016A (en) Method for treating gallium nitride
JPS6129556B2 (en)
JP2017054944A (en) Semiconductor device, method for manufacturing the same, and power conversion device
JP2008135700A (en) Group III nitride film manufacturing method and group III nitride semiconductor device
JP6801555B2 (en) Manufacturing method of semiconductor devices
JP6520673B2 (en) Semiconductor device manufacturing method
CN108699687A (en) The manufacturing method of compound semiconductor substrate, pellicle and compound semiconductor substrate
JP4151560B2 (en) Manufacturing method of semiconductor device
JP2016171149A (en) Semiconductor device and manufacturing method thereof
CN115579323B (en) Preparation method of through hole of GaN device with diamond substrate
JP2004095640A (en) Semiconductor device and method of manufacturing the same
JP4821778B2 (en) Photoelectrochemical etching equipment
JP7056532B2 (en) Method for manufacturing p-type III nitride semiconductor
JP2018170335A (en) Method of manufacturing semiconductor device
JP6565759B2 (en) Manufacturing method of semiconductor device
US20220352027A1 (en) Semiconductor chip and method for manufacturing the same
JP2012012227A (en) Method for removing crystal defect
JP6439642B2 (en) Method for manufacturing MPS diode
US11239081B2 (en) Method for preparing ohmic contact electrode of gallium nitride-based device
JP7484479B2 (en) Method for manufacturing semiconductor device
KR102165249B1 (en) Fin structure forming method of high electron mobility transistor
JP2006210472A (en) Semiconductor device and manufacturing method thereof
JP7513219B1 (en) Semiconductor device and its manufacturing method
CN108350596B (en) Method for forming Cu plating, method for manufacturing Cu plating substrate, and Cu plating substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190415

R150 Certificate of patent or registration of utility model

Ref document number: 6520673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150