JP6530736B2 - 撮像装置及びその制御方法 - Google Patents

Description

本発明は撮像装置及びその制御方法に関する。

近年、ＣＭＯＳイメージセンサなどの撮像素子を用いた撮像装置において、様々なニーズに対応するべく高機能化、多機能化が進んでいる。ＣＭＯＳイメージセンサについては、多画素化、高速撮像化が進み、より高速に画素信号を読み出せる方式へのニーズが高い。高速読み出しのための方策としては、近年、撮像素子内にアナログデジタル変換（以下、「ＡＤ変換」と記載する。）を行うアナログデジタル変換回路（以下、「ＡＤＣ」と記載する。）を列毎に配置し、デジタル出力を行う方式が普及している。列毎にＡＤＣを配置することで、撮像素子外への画素信号の伝送をデジタルで行うことが可能となり、高速読み出しが可能となっている。

特許文献１では、列毎のＡＤＣにおけるＡＤ変換方式として、シングルスロープ方式が採用されている。シングルスロープ方式では比較器とカウンタを用い、比較器の一方の入力にアナログの画素信号を入力した状態で、他方の入力に参照信号として、時刻とともに傾きをもって変動する電圧であるスロープ電圧を入力する。そして、画素信号と参照信号の大小関係が反転したときに比較器の出力が反転する。カウンタは、時間とともにデジタルのカウントを進め、比較器の出力が反転するとカウントの進行を止める。このように、カウンタの出力がアナログの画素信号を示すデジタル値となることで、ＡＤ変換を行う方式である。

シングルスロープ方式のＡＤＣの場合、信号出力の高ビット分解能を実現するためには、カウンタによるカウント時間が長くなる。例えば、ＡＤ変換の分解能を１２ビットから１４ビットに向上させるには、カウンタの動作クロックが一定である場合、ＡＤ変換期間として４倍の時間を要する。

これに対し、特許文献２では、画素信号の出力レベル（振幅）に応じてＡＤ変換の分解能を切り替えることにより、より高速な画素信号の読み出しが可能な技術が提案されている。ＡＤＣに含まれる選択回路が、振幅が大きい画素信号のＡＤ変換を行う場合には傾きの大きなスロープ電圧を選択して低ビットの分解能でＡＤ変換を行う。一方、振幅が小さい画素信号のＡＤ変換を行う場合には傾きの小さなスロープ電圧を選択して高ビットの分解能でＡＤ変換を行う。このようにすることで、シングルスロープ方式ではＡＤ変換に時間がかかった振幅が大きい信号のＡＤ変換時間を低ビット分解能ながら短縮することができる。

特開２００５−２７８１３５号公報 特開２０１３−９０８７号公報

ところで、長時間露光で撮影を行う場合などにおいて、撮像素子で暗電流を生じることが知られている。撮像素子において暗電流に起因する出力は露光時間に比例して大きくなるため、長時間露光する撮影条件では、その影響は無視できない。暗電流の影響を取り除くために信号成分から暗電流成分を減算する処理を行うが、その処理はデジタルに変換してから行うのが一般的である。

特許文献２のような信号の振幅が大きい場合に低ビットの分解能でＡＤ変換を行う方式の場合、暗電流が増加する撮影条件においては、実際の光信号の振幅が小さい場合でも暗電流成分によって振幅が大きくなってしまい、小振幅の光信号が低ビットの分解能でＡＤ変換されてしまうという課題がある。

本発明は上記問題点を鑑みてなされたものであり、暗電流が増加する条件下においてスロープ電圧比較方式のＡＤ変換を行った場合にも、高画質な撮影画像を得ることを目的とする。

上記目的を達成するために、本発明の撮像素子は、画素信号を出力する画素部と、基準電圧または時間とともに変化する互いに異なる傾きを有する複数の参照電圧のいずれかと、前記画素信号とを比較する比較手段と、前記比較手段による前記基準電圧と前記画素信号との比較結果に応じて前記複数の参照電圧のいずれかを選択する選択手段と、前記選択手段により選択された参照電圧が変化を開始してから前記比較手段の比較により前記参照電圧と前記画素信号の電圧が同じになるまでのクロック数をカウントするカウント手段と、前記画素部で発生する暗電流量に応じて前記選択手段による参照電圧の選択に用いられる前記基準電圧を変更するように制御する制御手段と、を有する。

本発明の撮像装置によれば、暗電流が増加する条件下においてスロープ電圧比較方式のＡＤ変換を行った場合にも、高画質な撮影画像を得ることができる。

本発明の実施形態に係る撮像装置の全体構成を示すブロック図。 実施形態に係る撮像素子の構成を示すブロック図。 実施形態に係る撮像素子の単位画素及び列回路の回路構成の一例を示す図。 第１の実施形態における撮像素子の通常撮影時の信号読み出し動作の一例を示すタイミングチャート。 第１の実施形態における撮像素子の長時間露光及び高温度下撮影条件時の信号読み出し動作の一例を示すタイミングチャート。 第１の実施形態における基準電圧ＶＲＥＦの設定条件の一例を示す図。 第２の実施形態における撮像素子の画素部の構成例を示す図。 第３の実施形態における撮像素子の長時間露光及び高温度下撮影条件時の信号読み出し動作の一例を示すタイミングチャート。

以下、添付図面を参照して本発明を実施するための形態を詳細に説明する。

＜第１の実施形態＞
図１は、本発明の実施形態に係る撮像装置１００の全体構成を示すブロック図である。図１において、撮影レンズ１０１及び絞り１０２を通過した光は、撮影レンズ１０１の焦点位置近傍に結像する。なお、撮影レンズ１０１は、１枚のレンズとして図示されているが、実際には複数のレンズ群から構成される。撮像素子１０３は例えばＣＭＯＳイメージセンサであり、撮影レンズ１０１により結像された被写体像をその光量に応じて電気信号に変換すると共に、データ処理可能な画像信号に変換する機能を有する。信号処理回路１０４は、撮像素子１０３から出力される画像信号に対して信号増幅、基準レベル調整等の各種の補正や、データの並べ替えなどを行う。タイミング発生回路１０５は撮像素子１０３や信号処理回路１０４等に駆動タイミング信号を出力する。

全体制御・演算回路１０６は、撮像素子１０３や信号処理回路１０４等を含む撮像装置１００全体の統括的な駆動及び制御を行う。また、信号処理回路１０４から出力された画像信号に対して、所定の画像処理や欠陥補正等を施す。メモリ回路１０７及び記録回路１０８は、全体制御・演算回路１０６から出力された画像信号等を記録保持する不揮発性メモリあるいはメモリカード等の記録媒体である。操作回路１０９は、撮像装置１００に備え付けられた操作部材からの信号を受け付け、全体制御・演算回路１０６に対してユーザーの命令を反映する。表示回路１１０は、撮影後の画像やライブビュー画像、各種設定画面等を表示する。

次に、撮像素子１０３の構成について、図２及び図３を用いて説明する。図２は、実施形態にかかる撮像素子１０３の構成例を示すブロック図である。

撮像素子１０３には、複数の単位画素２００が行列状に配置されている。図２では、単位画素２００を４行４列の計１６個を配置した場合を図示しているが、実際は数千万の単位画素２００が配列される。単位画素２００には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のベイヤー配列のカラーフィルタが設けられる。なお、図２において単位画素２００それぞれに記載されている文字及び数字は画素の色とアドレスを示している。例えば、Ｇ０１は、０行１列目のＧ（緑）画素を示す。各単位画素２００は、入射光量に応じて光電変換して得られた画素信号を列出力線２０１に出力する。各列出力線２０１には電流源２０２が接続されている。

読み出し回路部２０３は、複数の列回路２１１より構成され、各列回路２１１には、列出力線２０１上の画素信号が入力され、アナログデジタル変換（ＡＤ変換）を行う。スロープ電圧発生回路２０４は、列回路２１１で行うＡＤ変換に使用するスロープ電圧を生成する。なお、スロープ電圧は時間に対して一定の変化率で電位が変化するものであり、スロープ電圧発生回路２０４は、傾きが異なるスロープ電圧を同時に複数パターン生成することができる。また、スロープ電圧発生回路２０４では、基準電圧ＶＲＥＦも生成する。列回路２１１でＡＤ変換された信号は水平走査回路２０５の駆動により、水平出力線２０９及び、デジタル出力処理回路２１０を介して撮像素子１０３の外部に順次出力される。垂直走査回路２０６は、行毎に接続される信号線２０７を介して、駆動する画素行の選択および選択した画素行の駆動を行う。なお、図２において、信号線２０７は０行目に対してのみ記載しているが、実際には各行に配線されている。

垂直走査回路２０６、スロープ電圧発生回路２０４、読み出し回路部２０３、水平走査回路２０５、デジタル出力処理回路２１０は、それぞれタイミングジェネレータ（ＴＧ）２０８からのタイミング信号に従って動作する。また、ＴＧ２０８は、図１のタイミング発生回路１０５からのタイミング信号に従って動作する。

図３は、実施形態にかかる撮像素子１０３の単位画素２００及び列回路２１１の回路構成の一例を示す図である。単位画素２００において、光電変換部であるフォトダイオード（ＰＤ）３０１は、撮影レンズ１０１によって結像された光学像を受けて電荷を発生し、発生した電荷を蓄積する。ＰＤ３０１で蓄積された電荷は、転送ＭＯＳトランジスタ（転送スイッチ）３０２を介してフローティングデフュージョン部（ＦＤ）３０４に転送される。ＦＤ３０４に転送された電荷は、選択スイッチ３０６がオンされると、ソースフォロワアンプを形成する増幅ＭＯＳトランジスタ（ＳＦ）３０５を介して電荷に対応した電圧として列出力線２０１に出力される。なお、選択スイッチ３０６は行単位で制御され、選択された行の画素信号が一斉に各列の列出力線２０１に出力される。リセットＭＯＳトランジスタ（リセットスイッチ）３０３は、ＦＤ３０４の電位、及び転送スイッチ３０２を介してＰＤ３０１の電位をＶＤＤにリセットする。転送スイッチ３０２、リセットスイッチ３０３、選択スイッチ３０６は、それぞれ垂直走査回路２０６に接続されている信号線２０７を介して制御信号ＰＴＸ、ＰＲＥＳ、ＰＳＥＬにより制御される。

次に、読み出し回路部２０３を構成する列回路２１１について説明する。上述したように、読み出し回路部２０３は複数の列回路２１１を備えて構成され、列出力線２０１より出力された信号が列回路２１１に入力される。アンプ４０１は、列出力線２０１に出力された信号を増幅し、容量４０３は信号電圧を保持するために用いられる。容量４０３への書き込みは、制御信号ＰＳＨによりオン／オフされるスイッチ４０２により制御される。比較器４０５の一方の入力には、図２のスロープ電圧発生回路２０４から供給された基準信号ＶＲＥＦや、参照電圧であるスロープ電圧ＶｓｌｏｐｅＨまたはＶｓｌｏｐｅＬが選択回路４０４により選択的に入力される。なお、選択回路４０４の動作に関する詳細は後述する。そして、比較器４０５の他方の入力には、容量４０３に書き込まれたアンプ４０１の出力信号電圧が入力される。比較器４０５は、アンプ４０１の出力信号電圧と基準信号ＶＲＥＦまたは参照電圧であるスロープ電圧ＶｓｌｏｐｅＨまたはＶｓｌｏｐｅＬとを比較し、その大小関係によってローレベル、ハイレベルの２値のいずれかを出力する。具体的には、選択回路４０４より入力された電圧がアンプ４０１の出力信号電圧に対して小さい場合にはローレベル、大きい場合にはハイレベルを出力する。参照電圧であるスロープ電圧ＶｓｌｏｐｅＨまたはＶｓｌｏｐｅＬの遷移開始と同時にクロックＣＬＫが動き出す。そして、カウンタ４０６は比較器４０５の出力がハイレベルの場合にクロックＣＬＫに対応してカウントアップし、比較器４０５の出力がローレベルに反転する（大小関係が逆転する）と同時にカウントの信号を停止する。

判定値メモリ４０７には、比較器４０５において基準信号ＶＲＥＦとアンプ４０１からの出力信号とが比較された結果が保持される。Ｎメモリ４０８には、例えばＦＤ３０４のリセット解除レベルのアナログ信号（以下、「Ｎ信号」と呼ぶ。）をＡＤ変換したデジタル信号が保持される。また、Ｓメモリ４０９には、ＰＤ３０１の信号がＦＤ３０４のＮ信号に重畳されたアナログ信号（以下「Ｓ信号」と呼ぶ。）をＡＤ変換したデジタル信号が保持される。なお、判定値メモリ４０７、Ｎメモリ４０８、Ｓメモリ４０９に保持される信号に関する詳細については後述する。

判定値メモリ４０７、Ｎメモリ４０８、Ｓメモリ４０９に保持された信号は、水平走査回路２０５からの制御信号によって、水平出力線４１０、４１１、４１２を介してデジタル出力処理回路２１０へ出力される。そして、デジタル出力処理回路２１０においてＳ信号からＮ信号が差し引かれ、ノイズの要因となるＦＤ３０４のリセットノイズ成分が除去された信号が出力される。なお、デジタル出力処理回路２１０の処理については後述する。

続いて、図３に示す回路構成を有する撮像素子１０３の１行分の単位画素２００からの信号読み出し動作について、図４のタイミングチャートを参照して説明する。なお、本実施形態における撮像素子１０３は、信号の出力レベルに応じてスロープ電圧を複数種類から選択して使用してＡＤ変換を行うモードを有する。図４は、各駆動パルスのタイミング、スロープ電圧ＶｓｌｏｐｅＨまたはＶｓｌｏｐｅＬ、及び基準信号ＶＲＥＦ、クロックＣＬＫ、水平走査パルス信号を模式的に示している。また、各タイミングにおける、アンプ４０１より出力された電位Ｖｌも合わせて示している。比較出力ＣＯＭＰは、比較器４０５の出力レベルを示す。

ＰＤ３０１からの信号の読み出しに先立って、リセットスイッチ３０３の制御信号ＰＲＥＳがＨｉとなる（時刻ｔ５００）。これによって、ＳＦ３０５のゲート及びＦＤ３０４がリセット電源電圧にリセットされる。時刻ｔ５０１で制御信号ＰＳＥＬをＨｉとし、ＳＦ３０５を動作状態とする。そして、時刻ｔ５０２で制御信号ＰＲＥＳをＬｏとすることでＦＤ３０４のリセットを解除する。このときのＦＤ３０４の電位を列出力線２０１にリセット解除レベルのアナログ信号（Ｎ信号）として読み出し、読み出し回路部２０３を構成する列回路２１１に入力する。時刻ｔ５０３、ｔ５０４で制御信号ＰＳＨをＨｉ、Ｌｏとしてスイッチ４０２をオン、オフすることにより、列出力線２０１に出力されたＮ信号はアンプ４０１で所望のゲインで増幅された後、容量４０３に保持される。容量４０３に保持されたＮ信号の電位は比較器４０５の一方に入力される。

時刻ｔ５０４でスイッチ４０２がオフされた後、時刻ｔ５０５からｔ５０７まで、スロープ電圧発生回路２０４により、スロープ電圧ＶｓｌｏｐｅＬを時刻と共に初期値から減少させていく。なお、スロープ電圧発生回路２０４は傾きが異なる複数のスロープ電圧、すなわち、傾きが大きいスロープ電圧ＶｓｌｏｐｅＨと傾きが小さいスロープ電圧ＶｓｌｏｐｅＬとを同時に生成して、列回路２１１に入力することができる。しかし、ここではスロープ電圧ＶｓｌｏｐｅＬのみ生成して列回路２１１の選択回路４０４を介して比較器４０５に入力する。スロープ電圧ＶｓｌｏｐｅＬを参照電圧として使用することで、スロープ電圧ＶｓｌｏｐｅＨを使用した場合よりも信号振幅に対して分解能の高いＡＤ変換を行うことができる。これらの駆動はＴＧ２０８からスロープ電圧発生回路２０４、及び列回路２１１の選択回路４０４に制御信号を送ることにより実現される。

時刻ｔ５０５のスロープ電圧ＶｓｌｏｐｅＬの遷移開始と共に、クロックＣＬＫをカウンタ４０６に供給する。クロックＣＬＫの数（クロック数）に応じてカウンタ４０６の値は増加していく。そして、比較器４０５に入力されたスロープ電圧ＶｓｌｏｐｅＬがＮ信号と同じレベルになると（時刻ｔ５０６）、比較器４０５の比較出力ＣＯＭＰはローレベルとなり、同時にカウンタ４０６の動作も停止する。この、カウンタ４０６の動作が停止した際のカウント値が、Ｎ信号のＡＤ変換値となり、Ｎメモリ４０８に保持される。

次に、デジタル化されたＮ信号をＮメモリ４０８に保持した後の時刻ｔ５０７、ｔ５０８で制御信号ＰＴＸを順次Ｈｉ、Ｌｏとして、ＰＤ３０１に蓄積された光電荷をＦＤ３０４に転送する。すると、電荷量に応じたＦＤ３０４の電位変動が列出力線２０１にＳ信号（光成分＋リセットノイズ成分（Ｎ信号））として出力され、列回路２１１に入力される。Ｓ信号はアンプ４０１で所望のゲインで増幅された後、時刻ｔ５０９、ｔ５１０で制御信号ＰＳＨを順次Ｈｉ、Ｌｏとしてスイッチ４０２をオン、オフすることにより容量４０３に保持される。容量４０３に保持されたＳ信号の電位は比較器４０５の一方に入力される。時刻ｔ５１０でスイッチ４０２がオフされた後、時刻ｔ５１１からｔ５１２の期間に、比較器４０５のもう一方に基準電圧ＶＲＥＦが入力される。基準電圧ＶＲＥＦはスロープ電圧発生回路２０４にて生成され、列回路２１１の選択回路４０４を介して比較器４０５に入力される。

続いて、時刻ｔ５１３から時刻ｔ５１５まで、スロープ電圧発生回路２０４は、スロープ電圧ＶｓｌｏｐｅＬまたはＶｓｌｏｐｅＨを時刻と共に初期値から減少させていく。各列回路２１１がスロープ電圧ＶｓｌｏｐｅＨ、ＶｓｌｏｐｅＬのどちらを比較器４０５に入力するかは、時刻ｔ５１１から時刻ｔ５１２の間の比較器４０５の比較出力ＣＯＭＰの値（比較結果）に応じて決定する。

図４に示す例の場合、出力電圧Ｖｌと基準電圧ＶＲＥＦ（基準値）のレベルを比較すると、出力電圧Ｖｌ＜基準電圧ＶＲＥＦ（Ｖ１）である（画素信号の出力電圧Ｖ１が基準電圧ＶＲＥＦ未満である）ので、比較出力ＣＯＭＰはハイレベル（＝１）となる。比較出力ＣＯＭＰのレベルは選択回路４０４にも入力されており、比較出力ＣＯＭＰ＝１の時は、相対的に傾きの大きいスロープ電圧ＶｓｌｏｐｅＨを選択して比較器４０５に入力する。一方、出力電圧Ｖｌ≧基準電圧ＶＲＥＦである（画素信号の出力電圧Ｖ１が基準電圧ＶＲＥＦ以上である）場合、比較出力ＣＯＭＰ＝０となり、相対的に傾きの小さいＶｓｌｏｐｅＬを選択する。ここで、時刻ｔ５１１から時刻ｔ５１２までの比較出力ＣＯＭＰの値を判定値Ｊとし、選択回路４０４に入力するとともに、判定値メモリ４０７にも保持する。図３では不図示であるが、スイッチを設けて、時刻ｔ５１１から時刻ｔ５１２の間のみ、比較器４０５の出力を選択回路４０４及び判定値メモリ４０７に入力するよう制御しても良い。

スロープ電圧ＶｓｌｏｐｅＨの遷移開始と共に、クロックＣＬＫをカウンタ４０６に供給する。クロックＣＬＫの数（クロック数）に応じてカウンタ４０６の値は増加していく。そして、比較器４０５に入力したスロープ電圧ＶｓｌｏｐｅＨがＳ信号と同じレベルになると、比較器４０５の比較出力ＣＯＭＰはローレベルとなり（時刻ｔ５１４）、同時にカウンタ４０６の動作も停止する。この、カウンタ４０６の動作が停止した際のカウント値が、Ｓ信号のＡＤ変換値となり、Ｓ信号用のメモリであるＳメモリ４０９に保持される。

続いて、判定値メモリ４０７、Ｎメモリ４０８、Ｓメモリ４０９に保持された信号を水平走査回路２０５により読み出す。時刻ｔ５１５から、列回路２１１を順次動作させることにより、判定値メモリ４０７、Ｎメモリ４０８、Ｓメモリ４０９に保持された信号は水平出力線４１０、４１１、４１２を介してデジタル出力処理回路２１０に送られる。そして、演算処理が行われた後、撮像素子１０３の外部に出力される。

デジタル出力処理回路２１０では、Ｓ信号からＮ信号を差し引いた差動信号レベル（光成分）が算出されるが、本実施形態では、Ｓ信号−Ｎ信号演算の前に、Ｓ信号のＡＤ変換時に選択したスロープ電圧に応じて、ＡＤ変換結果の補正処理を行う。

ここで、ＡＤ変換結果の補正処理について説明する。例えば、スロープ電圧ＶｓｌｏｐｅＨの傾きがスロープ電圧ＶｓｌｏｐｅＬの傾きの４倍である場合、クロックＣＬＫの１カウントに対応する信号振幅は、スロープ電圧ＶｓｌｏｐｅＬを用いてＡＤ変換した場合と比べて、スロープ電圧ＶｓｌｏｐｅＨを用いてＡＤ変換した場合の方が４倍になる。そこで、信号の電位レベルに対するデジタル出力を合わせるために、スロープ電圧ＶｓｌｏｐｅＨを用いてＡＤ変換されたカウント値に対してデジタルゲインで４倍に増幅する処理を行う。デジタル出力処理回路２１０に入力されたＳ信号に対して、補正処理が必要かどうかは、判定値メモリ４０７に保持された判定値Ｊを見て判断することができる。すなわち、判定値Ｊ＝１であれば、スロープ電圧ＶｓｌｏｐｅＨが選択されたため、Ｓ信号を４倍に増幅する処理を行い、Ｊ＝０であれば、スロープ電圧ＶｓｌｏｐｅＬが選択されたため、４倍に増幅する処理は行わない。

なお、判定値Ｊを求めるための基準電圧ＶＲＥＦのレベルは任意に設定可能であるが、例えば、スロープ電圧ＶｓｌｏｐｅＨの傾きがスロープ電圧ＶｓｌｏｐｅＬの傾きの４倍である場合、ＡＤ変換したい出力信号振幅の１／４に設定すると良い。例えば、ＡＤ変換したい出力信号の振幅が１［Ｖ］であった場合、基準電圧ＶＲＥＦを振幅０．２５［Ｖ］相当に設定する。ＡＤ変換時のカウンタを１２ビット、４０９５までカウントする構成として、スロープ電圧ＶｓｌｏｐｅＬは４０９５カウントで振幅０．２５［Ｖ］となるように制御する。そして、スロープ電圧ＶｓｌｏｐｅＨは４０９５カウントで振幅１［Ｖ］となるように制御する。このような構成でＡＤ変換を行った場合、補正処理後の結果は、０．２５［Ｖ］以下の小振幅、すなわち低輝度の出力は０から４０９５まで１カウント刻みで出力結果が得られる。また、０．２５［Ｖ］より大きく１［Ｖ］以下の大振幅、すなわち高輝度の出力は４０９６から１６３８０まで４カウント刻みで出力結果が得られる。このように、高輝度出力の分解能は低輝度より粗くなるものの、１４ビット相当のカウントまで時間をかけることなく、高速にＡＤ変換を行うことができる。

ところで、長時間露光を行う場合や、高温度下で撮影を行う場合などには、撮像素子で生じる暗電流の影響が大きくなることが知られている。信号に乗る暗電流の量は露光時間に比例するため、長時間露光する撮影条件では、その影響は無視できない。また、暗電流は温度依存性が高く、温度が８〜１０℃上昇すると、暗電流量は約２倍になる。暗電流が多い条件において、図４で説明した駆動方法でＡＤ変換を行ってしまうと、実際の光信号が小振幅であっても暗電流のために振幅が大きくなり、低ビットの分解能でＡＤ変換が行われてしまい、その結果、画質が劣化してしまう。

そこで、本実施形態では、設定される撮影条件に応じて、基準電圧ＶＲＥＦの値を変更する。具体的には、暗電流が増加する撮影条件では基準電圧ＶＲＥＦの振幅を大きくし、相対的に傾きの小さいスロープ電圧ＶｓｌｏｐｅＬを使用してＡＤ変換を行う範囲を広げる。

図５は、長時間露光及び高温度下撮影条件における信号読み出し動作の一例を示すタイミングチャートである。なお、時刻ｔ６００から時刻ｔ６１０までの動作は、図４で示した通常撮影時の時刻ｔ５００から時刻ｔ５１０までの駆動と同様であるので、説明を省略する。

時刻ｔ６１０でスイッチ４０２がオフされた後、時刻ｔ６１１からｔ６１２の期間に、比較器４０５のもう一方に基準電圧ＶＲＥＦが入力される。基準電圧ＶＲＥＦはスロープ電圧発生回路２０４にて生成され、列回路２１１の選択回路４０４を介して比較器４０５に入力される。ここで、基準電圧ＶＲＥＦは、図４で示した通常撮影時のＶ１に対して、振幅が大きいＶ２を与える。

続いて、時刻ｔ６１３から時刻ｔ６１５まで、スロープ電圧発生回路２０４は、スロープ電圧ＶｓｌｏｐｅＬまたはＶｓｌｏｐｅＨを時刻と共に初期値から減少させていく。各列回路２１１がスロープ電圧ＶｓｌｏｐｅＨ、ＶｓｌｏｐｅＬのどちらを比較器４０５に入力するかは、時刻ｔ６１１から時刻ｔ６１２の間の比較器４０５の比較出力ＣＯＭＰの値に応じて決定する。

図５に示す例の場合、出力電圧Ｖｌと基準電圧ＶＲＥＦ（基準値）のレベルを比較すると、出力電圧Ｖｌ≧基準電圧ＶＲＥＦ（Ｖ２）であるので、比較出力ＣＯＭＰはローレベル（＝０）となる。従って、相対的に傾きの小さいスロープ電圧ＶｓｌｏｐｅＬが選択される。ここで、時刻ｔ６１１から時刻ｔ６１２までの比較出力ＣＯＭＰの値は判定値Ｊとして、選択回路４０４に入力するとともに、判定値メモリ４０７にも保持される。

スロープ電圧ＶｓｌｏｐｅＬの遷移開始と共に、クロックＣＬＫをカウンタ４０６に供給する。クロックＣＬＫの数（クロック数）に応じてカウンタ４０６の値は増加していく。そして、比較器４０５に入力したスロープ電圧ＶｓｌｏｐｅＬがＳ信号と同じレベルになると、比較器４０５の比較出力ＣＯＭＰはローレベルとなり（時刻ｔ６１４）、同時にカウンタ４０６の動作も停止する。この、カウンタ４０６の動作が停止した際のカウント値が、Ｓ信号のＡＤ変換値となり、Ｓ信号用のメモリであるＳメモリ４０９に保持される。

続いて、判定値メモリ４０７、Ｎメモリ４０８、Ｓメモリ４０９に保持された信号を水平走査回路２０５により読み出す。時刻ｔ６１５から、列回路２１１を順次動作させることにより、判定値メモリ４０７、Ｎメモリ４０８、Ｓメモリ４０９に保持された信号は水平出力線４１０、４１１、４１２を介してデジタル出力処理回路２１０に送られる。そして、演算処理が行われた後、撮像素子１０３の外部に出力される。

なお、スロープ電圧ＶｓｌｏｐｅＬは基準電圧ＶＲＥＦと同等の電位まで遷移する必要がある。本駆動においては、基準電圧ＶＲＥＦはＶ２であり、Ｖ１より振幅電圧が大きい。そのため、時刻ｔ６１５は図４で示したＶ１まで遷移する時刻ｔ５１５よりも遅くなる。そして、カウンタ４０６がカウントするカウント値も基準電圧ＶＲＥＦがＶ１である場合と比べて大きくなる。例えば、Ｖ２がＶ１の２倍である場合には、そのカウント値も２倍になる。ここで、時刻ｔ６１５＞ｔ５１５であるため、出力電圧Ｖｌ＜基準電圧ＶＲＥＦ（Ｖ２）で、スロープ電圧ＶｓｌｏｐｅＨを選択した場合には、図４に従って駆動した時よりも大振幅の電位までＡＤ変換することができる。このように、ＡＤ変換できる範囲を大きくすることができれば、暗電流が増加する撮影条件においても光信号成分の出力値を得ることができる。この場合、ＡＤ変換結果のメモリ幅（ビット）は撮像素子１０３の外部に出力するメモリ幅（ビット）よりも大きくしておく必要がある。

例えば、前述した例のように１［Ｖ］の出力を１４ビット相当である１６３８０で出力する場合を考える。基準電圧ＶＲＥＦについてＶ１＝０．２５［Ｖ］に対して、Ｖ２＝０．５０［Ｖ］とすると４０９５カウントで振幅０．２５[Ｖ]となるよう制御されるスロープ電圧ＶｓｌｏｐｅＬを使用して出力電圧Ｖ２までカウントすると８１９１となる。そして、スロープ電圧ＶｓｌｏｐｅＨの傾きがスロープ電圧ＶｓｌｏｐｅＬの傾きの４倍である場合、８１９５までカウントすると出力電圧２［Ｖ］までＡＤ変換することができ、補正後のカウント値は３２７６４となる。暗電流成分が０．５０［Ｖ］相当あった場合、ＡＤ変換が１［Ｖ］までしかできないと暗電流成分にＡＤ変換のレンジが圧迫され、光信号成分は０．５０［Ｖ］しか得ることができない。これに対し、２［Ｖ］までＡＤ変換できれば十分に光信号成分もＡＤ変換することができる。デジタル出力処理回路２１０にて暗電流成分を減算し、そして撮像素子１０３の外部に出力するメモリ幅に合うように処理を行った上で出力すれば、撮像素子１０３より出力された信号は暗電流に影響を受けず十分な光信号のダイナミックレンジを持った値となる。

なお、図５で示した信号読み出し動作は図４で示した信号読み出し動作よりも時間がかかるが、長時間露光のような撮影条件においては高フレームレートで読み出すニーズは低いため、好適である。

続いて、設定される撮影条件に応じて、基準電圧ＶＲＥＦの値を変更する具体例について説明する。前述した通り、長時間露光では高フレームレートで読み出す必要がないため、短秒露光では基準電圧ＶＲＥＦ＝Ｖ１とし、長秒露光では基準電圧ＶＲＥＦ＝Ｖ２として切り替えても良い。また、暗電流量に応じて基準電圧を切り替えても良い。撮像素子１０３で発生する暗電流量は予め想定できるため、基準電圧ＶＲＥＦ切り替え条件を示すテーブルを撮像素子或いは撮像装置に記憶しておき、撮影条件に応じて切り替えても良い。

図６は、基準電圧ＶＲＥＦの設定条件を表したテーブルの一例である。図６では、ＩＳＯ３２００における条件を示しており、例えば、撮影時の温度が５０℃（第１の閾値以上、第１の閾値＝４０℃）で露光時間が３０ｓ（第２の閾値以上、第２の閾値＝８ｓ）であった場合、基準電圧ＶＲＥＦ＝Ｖ２で信号読み出し動作を行うよう設定する。また、例えば、撮影時の温度が３０℃（第１の閾値未満、第１の閾値＝４０℃）で露光時間が３０ｓ（第２の閾値未満、第２の閾値＝６４ｓ）であった場合、基準電圧ＶＲＥＦ＝Ｖ１で信号読み出し動作を行うよう設定する。なお、撮影感度を上げる場合に、ＡＤ変換前のアナログアンプ４０１で出力信号を増幅しても良い。この場合、暗電流も増幅されることになるため、第１の閾値は露光時間及び撮影感度に応じて、また第２の閾値は、撮影時温度と撮影感度に応じて変えればよい。そのため、図６に示した様なテーブルを各撮影感度毎に設けておけば、暗電流量に応じて適切な信号読み出しを行うことができる。そして、読み出された画素信号に対し、暗電流成分をデジタル出力処理回路２１０などで減算処理を行えば、撮像信号を得ることができる。このようにして得られた撮像信号は低輝度出力が高分解能でデジタル変換されており、高画質な画像を得ることができる。

なお、図６では基準電圧ＶＲＥＦの設定値はＶ１、Ｖ２の２種類としたが、Ｖ２よりも更に振幅の大きいＶ３を設定しても良い。また、その際にはスロープ電圧ＶｓｌｏｐｅＬの傾きがより大きいものを選択しても良い。Ｖ２よりも基準電圧ＶＲＥＦを大きく設定するような暗電流が多くなる場合には、それに伴ってノイズも大きくなるため、ＡＤ分解能を低くしても画質への影響は少ないため、このようなスロープ電圧の選択が可能となる。

このように、撮影時の暗電流量、及び撮影条件に応じて適切に基準電圧ＶＲＥＦを切り替えることで、短秒露光など暗電流量が少ない時には、高速読み出しが可能な一方で、暗電流量が多い撮影条件においても高画質な画像を得ることが可能となる。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。第２の実施形態では、基準電圧ＶＲＥＦの設定を、撮影時の画質を評価して行う。なお、第２の実施形態における撮像装置の構成及び撮像素子の駆動方法は第１の実施形態と同様であるため、説明を省略する。

図７は、撮像素子１０３の画素部の構成例を示す図である。撮像素子１０３の画素部は、開口画素を有する開口画素領域８０３と、遮光部材により遮光された基準画素領域である第１のオプティカルブラック領域８０１、及び第２のオプティカルブラック領域８０２を有する。第１のオプティカルブラック領域（以下、「第１のＯＢ領域」と呼ぶ。）８０１はＰＤを有さない画素からなり、第２のオプティカルブラック領域（以下、「第２のＯＢ領域」と呼ぶ。）８０２はＰＤを有する画素からなる。第２のＯＢ領域８０２の画素出力は暗電流成分を含んでおり、撮影時の暗電流量を算出するために用いることができる。ＰＤを持たない第１のＯＢ領域８０１の出力は暗電流成分を有さず、黒基準レベルとなる。そして、第２のＯＢ領域８０２の出力から第１のＯＢ領域８０１の出力を差し引くことにより、撮影時の暗電流量を取得することができる。なお、図７に示す画素部の構成は一例であり、第１のＯＢ領域８０１と第２のＯＢ領域８０２が領域を分けて同じ行に構成されていても良い。

図７のような画素部を持つ撮像素子１０３を用いた場合の、暗電流量の算出方法（検出方法）について説明する。撮影終了後の画素出力の読み出しの際に、第２のＯＢ領域８０２の数行を使用して暗電流量を測定する。例えば、第２のＯＢ領域８０２の上部数行は、読み出し時間を優先して基準電圧ＶＲＥＦ＝Ｖ１を設定してＡＤ変換を行う。そして、その出力の平均値などをデジタル出力処理回路２１０で演算し、その結果をＴＧ２０８に出力することで、開口画素領域８０３を含むそれ以下の行の読み出しに使用する基準電圧ＶＲＥＦの値を決定する。算出された暗電流量が所定の閾値以上である場合に基準電圧ＶＲＥＦ＝Ｖ２を設定し、所定の閾値未満である場合にはＶ１を設定するように制御する。撮像素子で発生する暗電流量には個体差があるため、撮影条件による切り替え制御では暗電流量を正確に反映できていない場合もあったが、本実施形態のように撮影時の暗電流量を算出することにより、適切にＡＤ変換を切り替えることができる。

なお、暗電流量算出駆動の際には、暗電流量が閾値以上であるか否かが分かれば良いので、基準電圧ＶＲＥＦにその閾値電圧を入力し、モード１の時刻ｔ５１２までの駆動により判定値Ｊを求めて、その結果に応じてモード１とモード２の切り替えを行っても良い。

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。第３の実施形態では、基準電圧ＶＲＥＦの絶対値が大きい場合において、高速に読み出しを行う方法について説明する。なお、第３の実施形態における撮像装置の構成及び撮像素子の駆動方法は第１の実施形態と同様であるため、説明を省略する。

第２の実施形態において、第２のＯＢ領域８０２を使用して暗電流量を算出する方法を説明した。第３の実施形態では、ＡＤ変換を行う際に暗電流量の分だけ開始電圧をずらしてスロープ電圧を入力する。なお、開始電圧は算出された暗電流量に対応する電圧でも良いが、撮像信号には暗電流以外のノイズ成分が含まれるため、その分を考慮して開始電圧を暗電流量より少し高い電圧から開始しても良い。このように開始電圧をずらすことによって、ＡＤ変換に係る時間を短縮することができる。また、その結果カウント値のビット幅も暗電流を考慮した分だけ増やすことなく構成することができる。

図８は、スロープ電圧の開始電圧をずらした場合の電荷読み出しの一例を示すタイミングチャートである。図８を参照しながら、第３の実施形態の信号読み出し動作について説明する。なお、時刻ｔ９００から時刻ｔ９１２までの動作は、図５の時刻ｔ６１２までの駆動と同様なので、説明を省略する。

時刻ｔ９１３からｔ９１５まで、スロープ電圧発生回路２０４により、スロープ電圧ＶｓｌｏｐｅＬ（またはＶｓｌｏｐｅＨ）を時刻と共に電圧値Ｖαから減少させていく。なお、電圧値Ｖαは暗電流量算出駆動により算出された暗電流量を考慮して決定された電圧値である。各列回路２１１がスロープ電圧ＶｓｌｏｐｅＨ、ＶｓｌｏｐｅＬのどちらを比較器４０５に入力するかは、時刻ｔ９１１から時刻ｔ９１２の間の比較器４０５の比較出力ＣＯＭＰの値に応じて決定する。

図８に示す例の場合、出力電圧Ｖｌと基準電圧ＶＲＥＦ（基準値）のレベルを比較すると、出力電圧Ｖｌ≧基準電圧ＶＲＥＦ（Ｖ２）である（画素信号の出力電圧Ｖ１が基準電圧ＶＲＥＦ以上である）ので、比較出力ＣＯＭＰはローレベル（＝０）となる。従って、相対的に傾きの小さいスロープ電圧ＶｓｌｏｐｅＬが選択される。ここで、時刻ｔ９１１から時刻ｔ９１２までの比較出力ＣＯＭＰの値は判定値Ｊとして、選択回路４０４に入力するとともに、判定値メモリ４０７にも保持される。

スロープ電圧ＶｓｌｏｐｅＬの遷移開始と共に、クロックＣＬＫをカウンタ４０６に供給する。クロックＣＬＫの数（クロック数）に応じてカウンタ４０６の値は増加していく。そして、比較器４０５に入力したスロープ電圧ＶｓｌｏｐｅＬがＳ信号と同じレベルになると、比較器４０５の比較出力ＣＯＭＰはローレベルとなり（時刻ｔ９１４）、同時にカウンタ４０６の動作も停止する。この、カウンタ４０６の動作が停止した際のカウント値が、Ｓ信号のＡＤ変換値となり、Ｓ信号用のメモリであるＳメモリ４０９に保持される。比較として、開始電圧をずらさなかった場合のスロープ電圧を点線で示している。開始電圧を電圧値Ｖαだけずらした場合の方が、Ｓ信号出力ＶＩとスロープ電圧ＶｓｌｏｐｅＬとが同レベルになる時刻が早いことがわかる。

続いて、判定値メモリ４０７、Ｎメモリ４０８、Ｓメモリ４０９に保持された信号を水平走査回路２０５により読み出す。時刻ｔ９１５から、列回路２１１を順次動作させることにより、判定値メモリ４０７、Ｎメモリ４０８、Ｓメモリ４０９に保持された信号は水平出力線４１０、４１１、４１２を介してデジタル出力処理回路２１０に送られる。そして、Ｓ信号からＮ信号を差し引いた差動信号レベル（光成分）の算出などの演算処理が行われた後、撮像素子１０３の外部に出力される。なお、スロープ電圧の開始電圧を電圧値Ｖαだけずらした分のカウント値はデジタル出力処理回路２１０などで加算して出力しても良い。

ここで、電圧値Ｖαの算出方法の一例について説明する。図７のような画素部をもつ撮像素子１０３において、第２のＯＢ領域８０２の数行の出力信号の平均値ＯＢａｖｅをデジタル出力処理回路２１０で演算する。この演算結果を列回路２１１の選択回路４０４に入力し、所定の閾値より大きかった場合に、基準電圧ＶＲＥＦを例えばＶ２と設定してＡＤ変換を行う。また、デジタル出力処理回路２１０は、スロープ電圧の開始電圧をずらす電圧値Ｖαを決定して、スロープ電圧発生回路２０４に信号を送る。電圧値Ｖαは第２のＯＢ領域８０２の出力信号より演算された値に対応した電圧値でも良いが、撮像信号のノイズ量を考慮して少しずらして開始した方が望ましい。そのずらし量は、例えば、第２のＯＢ領域８０２の出力信号のバラつき量ＯＢσも算出して、例えばＯＢａｖｅ−３×ＯＢσより決定しても良い。また、デジタル出力であるＯＢａｖｅの値に応じて開始電圧値Ｖαのテーブルを持っておいて、そこから決定しても良い。

また、電圧値Ｖαに相当するカウント値についてであるが、予め電圧値とカウント値に対応するテーブルを用意しておき、電圧値Ｖαに応じてカウント値をＡＤ変換された画素の信号に対して加算しても良い。また、信号読み出しに先立って、列出力線２０１に電圧値Ｖαと同じ電圧を入力して、ＡＤ変換を行って、電圧値Ｖαに相当するカウント値を求めるようにしても良い。

このように、撮影時の暗電流量に応じてスロープ電圧の開始電圧を変更することによって、暗電流量が多い撮影条件においても、読み出し時間の増加を抑制しつつ、高画質な画像を得ることが可能となる。

１０３：撮像素子、１０５：タイミング発生回路、２００：単位画素、２０３：読み出し回路、２０４：スロープ電圧発生回路、２１０：デジタル出力処理回路、２１１：列回路、４０１：アンプ、４０４：選択回路、４０５：比較器、４０６：カウンタ

Claims (15)

1. 画素信号を出力する画素部と、
   基準電圧または時間とともに変化する互いに異なる傾きを有する複数の参照電圧のいずれかと、前記画素信号とを比較する比較手段と、
   前記比較手段による前記基準電圧と前記画素信号との比較結果に応じて前記複数の参照電圧のいずれかを選択する選択手段と、
   前記選択手段により選択された参照電圧が変化を開始してから前記比較手段の比較により前記参照電圧と前記画素信号の電圧が同じになるまでのクロック数をカウントするカウント手段と、
   前記画素部で発生する暗電流量に応じて前記選択手段による参照電圧の選択に用いられる前記基準電圧を変更するように制御する制御手段と、
   を有することを特徴とする撮像装置。
2. 前記選択手段は、前記画素信号が前記基準電圧未満である場合に第１の参照電圧を選択し、前記画素信号が前記基準電圧以上である場合に、前記第１の参照電圧よりも傾きの大きい第２の参照電圧を選択することを特徴とする請求項１に記載の撮像装置。
3. 前記画素部の基準画素領域から出力された信号に基づいて、暗電流量を検出する検出手段を更に有し、
   前記制御手段は、前記暗電流量が予め決められた閾値以上である場合に、前記閾値未満である場合よりも、前記基準電圧が低くなるように制御することを特徴とする請求項１または２に記載の撮像装置。
4. 前記制御手段は、前記検出手段により検出された暗電流量に基づいて、前記参照電圧の開始電圧を変更することを特徴とする請求項３に記載の撮像装置。
5. 前記制御手段は、撮影時の温度が予め決められた第１の閾値以上である場合に、前記第１の閾値未満である場合よりも、前記基準電圧が高くなるように制御し、露光時間が予め決められた第２の閾値以上である場合に、前記第２の閾値未満である場合よりも、前記基準電圧が高くなるように制御することを特徴とする請求項１または２に記載の撮像装置。
6. 前記第１の閾値および前記第２の閾値は、露光時間または撮影感度に応じて設定されることを特徴とする請求項５に記載の撮像装置。
7. 前記画素部には、複数の画素が行列状に並べられており、
   前記比較手段と前記カウント手段は、列毎に設けられていることを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 比較手段が、基準電圧または時間とともに変化する互いに異なる傾きを有する複数の参照電圧のいずれかと、画素部から出力される画素信号とを比較する比較工程と、
   選択手段が、前記比較工程における前記基準電圧と前記画素信号との比較結果に応じて、前記複数の参照電圧のいずれかを選択する選択工程と、
   カウント手段が、前記選択工程で選択された参照電圧が変化を開始してから前記比較工程の比較により前記参照電圧と前記画素信号の電圧が同じになるまでのクロック数をカウントするカウント工程と、
   制御手段が、前記画素部で発生する暗電流量に応じて前記選択手段による参照電圧の選択に用いられる前記基準電圧を変更するように制御する制御工程と、
   を有することを特徴とする撮像装置の制御方法。
9. 画素信号を出力する画素部と、
   基準電圧と前記画素信号とを比較する比較手段と、
   前記比較手段による前記基準電圧と前記画素信号との比較結果に応じてＡＤ変換の分解能を選択する選択手段と、
   前記選択手段により選択された分解能で前記画素信号のＡＤ変換を行うＡＤ変換手段と、
   前記画素部で発生する暗電流量に応じて前記選択手段によるＡＤ変換の分解能の選択に用いられる前記基準電圧を変更するように制御する制御手段と、
   を有することを特徴とする撮像装置。
10. 前記選択手段は、前記画素信号が前記基準電圧未満である場合に第１の分解能を選択し、前記画素信号が前記基準電圧以上である場合に、前記第１の分解能よりも低い第２の分解能を選択することを特徴とする請求項９に記載の撮像装置。
11. 前記画素部の基準画素領域から出力された信号に基づいて、暗電流量を検出する検出手段を更に有し、
    前記制御手段は、前記暗電流量が予め決められた閾値以上である場合に、前記閾値未満である場合よりも、前記基準電圧が低くなるように制御することを特徴とする請求項９または１０に記載の撮像装置。
12. 前記制御手段は、撮影時の温度が予め決められた第１の閾値以上である場合に、前記第１の閾値未満である場合よりも、前記基準電圧が高くなるように制御し、露光時間が予め決められた第２の閾値以上である場合に、前記第２の閾値未満である場合よりも、前記基準電圧が高くなるように制御することを特徴とする請求項９または１０に記載の撮像装置。
13. 前記第１の閾値および前記第２の閾値は、露光時間または撮影感度に応じて設定されることを特徴とする請求項１２に記載の撮像装置。
14. 前記画素部には、複数の画素が行列状に並べられており、
    前記ＡＤ変換手段は、列毎に設けられていることを特徴とする請求項９乃至１３のいずれか１項に記載の撮像装置。
15. 基準電圧と画素部から出力される画素信号とを比較し、
    前記基準電圧と前記画素信号との前記比較結果に応じてＡＤ変換の分解能を選択し、
    前記選択された分解能で前記画素信号のＡＤ変換を行い、
    前記画素部で発生する暗電流量に応じて前記ＡＤ変換の分解能の選択に用いられる前記基準電圧を変更するように制御する
    ことを特徴とする撮像装置の制御方法。

Images