JP6544807B2 - ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 - Google Patents
ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP6544807B2 JP6544807B2 JP2016525141A JP2016525141A JP6544807B2 JP 6544807 B2 JP6544807 B2 JP 6544807B2 JP 2016525141 A JP2016525141 A JP 2016525141A JP 2016525141 A JP2016525141 A JP 2016525141A JP 6544807 B2 JP6544807 B2 JP 6544807B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- impurity
- layer
- film
- gettering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
- H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
特許文献2では、近赤外レーザを照射して、厚さ100μm未満のシリコンウエハのある深さに厚さ1μm未満の破砕層を作るレーザゲッタリング技術が提案されている。
EG技術について、非特許文献1ではKrFエキシマレーザによるゲッタリング技術が紹介されており、非特許文献2と非特許文献3ではQスイッチNd:YAGレーザによるゲッタリング技術が紹介されている。
特許文献4の技術では、Siウエハ中に酸素、炭素、窒素、を固溶させることがレーザ照射の目的であり、ゲッタリング能力の発現にはその後の高温熱処理が不可欠である。したがって、レーザ非照射面にデバイスを形成後に高温熱処理によるゲッタリング層形成処理を行うことはできないという問題がある。
前記一表面側から前記半導体にレーザ光を照射して前記半導体表層を溶融する溶融工程とを有し、前記溶融工程において、溶融した前記半導体中に不純物がドーピングされて不純物の高濃度領域を形成することで前記ゲッタリング層を形成するものであり、前記レーザ光が、前記不純物含有膜を透過し、前記半導体の表層で吸収される510〜540nmの波長を有し、半値幅が300ns以下で、0.5〜6.0J/cm2のエネルギー密度で前記不純物含有層に照射されることを特徴とする。
第2の本発明のゲッタリング層を持つ半導体の製造方法は、前記第1の本発明において、前記半導体中にドーピングされる不純物は、ボロンと酸素であることを特徴とする。
第3の本発明のゲッタリング層を持つ半導体の製造方法は、ゲッタリング層を持つ半導体の製造方法であって、
デバイス構造を設ける面の裏面側である前記半導体の一表面上に、カーボン含有膜またはボロンとカーボンの含有膜である不純物含有膜を形成する膜形成工程と、
前記一表面側から前記半導体にレーザ光を照射して前記半導体表層を溶融する溶融工程とを有し、
前記溶融工程において、溶融した前記半導体中に不純物がドーピングされて不純物の高濃度領域を形成することで前記ゲッタリング層を形成するものであり、
前記レーザ光が、前記不純物含有膜で吸収される510〜540nmの波長を有し、半値幅が300ns以下で、0.5〜6.0J/cm2のエネルギー密度で前記不純物含有層に照射され、該レーザ光の照射によって高温となった前記不純物含有膜からの熱伝導によって前記半導体表層が溶融することを特徴とする。
第4の本発明のゲッタリング層を持つ半導体の製造方法は、前記第3の発明において、前記レーザ光の照射によって前記レーザ光が前記不純物含有膜で吸収されて高温となった前記不純物含有膜からの熱伝導によって前記半導体表層が溶融することを特徴とする。
第5の本発明のゲッタリング層を持つ半導体の製造方法は、前記第3たは第4の発明において、前記半導体中にドーピングされる不純物は、カーボンと酸素、ボロンとカーボンと酸素、のいずれかの組み合わせであることを特徴とする。
第6の本発明のゲッタリング層を持つ半導体の製造方法は、前記第1〜第5の本発明のいずれかにおいて、前記膜形成工程では、前記不純物と溶媒とを有する不純物含有液を前記半導体膜の前記一表面上にコーティングし、その後、焼成して前記不純物含有膜とすることを特徴とする。
第7の本発明のゲッタリング層を持つ半導体の製造方法は、前記第1〜第6の本発明のいずれかにおいて、前記高濃度領域には、高濃度不純物に起因する結晶欠陥が形成されることを特徴とする。
第8の本発明のゲッタリング層を持つ半導体の製造方法は、前記第7の本発明において、前記結晶欠陥は、高濃度の酸素以外の不純物と酸素とによって半導体の結晶面が乱されて、結晶方位または/および結晶格子間隔がずれた積層欠陥を有していることを特徴とする。
第9の本発明のゲッタリング層を持つ半導体の製造方法は、前記第1〜第8の本発明のいずれかにおいて、半導体の他表面に回路を形成する工程と、前記膜形成工程前に、回路を形成した前記半導体の前記一表面側を研磨して薄層化する工程とを有することを特徴とする。
第12の本発明の半導体装置は、前記第11の本発明において、前記不純物含有膜は酸化ボロン膜またはカーボン含有膜、またはボロンとカーボンの含有膜であり、前記、シリコン中に高濃度にドーピングされる不純物は、ボロンと酸素、カーボンと酸素、ボロンとカーボンと酸素、のいずれかの組み合わせにより構成されていることを特徴とする。
第13の本発明の半導体装置は、前記第11または12の本発明において、前記高濃度領域には、高濃度不純物に起因する結晶欠陥が形成されることを特徴とする。
第14の本発明の半導体装置は、前記第13の本発明において、前記結晶欠陥は、高濃度のボロンと酸素によって半導体の結晶面が乱されて、結晶方位または/および結晶格子間隔がずれた積層欠陥を有していることを特徴とする。
第15の本発明の半導体装置は、前記第11〜第14の本発明のいずれかにおいて、裏面にゲッタリング層を有する半導体が積層され、積層された半導体内部に貫通電極を有し、前記貫通電極により積層した半導体間が電気的に接続されていることを特徴とする。
第16の本発明の半導体装置は、前記第11〜第14の本発明のいずれかにおいて、前記半導体が半導体シリコンであることを特徴とする。
以下、本発明の実施形態1について図1(a)〜(e)に基づいて説明する。図1(a)は本実施形態で使用するシリコンウエハ1の図であり、シリコンウエハ1は本発明の半導体に相当する。
シリコンウエハ1は、図示しているように主表面1aには各種工程を経てデバイス層2(配線層等も含む)が形成されていても良いし、薄化によって数十μm(例えば、100μm、さらには例えば50μm以下)の厚みにした薄ウエハを用いても良いし、通常の厚いウエハでも良い。また、シリコンウエハ1はチップごとに分割された状態でも良い。
まずボロン含有膜の形成について説明する。コーティングを用いる手法ではボロン含有膜の原料液を用意し、シリコンウエハ1の裏面1b側にスピンコート等の方法で不純物含有原料液膜3aを形成する。ボロン含有膜の原料液としては、例えばポリビニルアルコールと酸化ボロンの反応物であるPBFポリマーなどを用いることができる。コーティング方法は、スリットコータなどスピンコート以外の方法でも良い。
なお、レーザ光4のパルス半値幅およびエネルギー密度については、不純物含有膜3bを透過してシリコンウエハ1で吸収され、シリコンウエハ1表層及び不純物含有膜の一部以上を溶融させる条件であればよく、適宜選択できる。本発明としては、特定の条件に限定されるものではないが、波長は例えば、好適には510〜540nmのグリーン域の波長を用いることができる。これにより、スループットを考慮して高出力が得られる。パルス半値幅は、500ns以下とするのが望ましく、さらに300ns以下とするのが一層望ましい。エネルギー密度は溶融を生じさせるために0.5から6.0J/cm2が例示できる。
なお、この実施形態では、不純物の一つである酸素は不純物含有膜3bに含まれて供給されているが、本発明としては、溶融時に雰囲気中の酸素やBやSi:B表層などの自然酸化膜、シリコンウエハ表層の自然酸化膜の酸素から取り込まれるものやSC1洗浄などでシリコンウエハ表層にわずかに形成したSiO2膜の酸素などから全部または一部が供給されるものであってもよく、これらが複合したものであってもよい。
分析前に、不純物含有層3cは完全に除去したものをサンプルとして用いた。深さ約1.6μmより表層ではボロンと酸素濃度が次第に高くなっており、この部分が溶融し、溶融したシリコン5a中にボロンと酸素が不純物として高濃度に拡散し、高濃度不純物拡散層5bとなる。深さ約1.2μmより表層のボロン濃度は1E17/cm3以上の高濃度であり、深さ約1.0μmより表層の酸素濃度は1E19/cm3より高濃度となっている。さらに深さ60nmより表層の最表層には、ボロンと酸素が非常に高濃度な超高濃度不純物拡散層5cが形成されており、この部分が結晶欠陥を含んでいる。深さ約20nm付近にボロンと酸素は同様のピークを形成しており、ボロン濃度は最大1E18/cm3程度、酸素濃度は30nm深さでは1E20/cm3を超えている。
シリコンウエハの両面からCuが完全に検出されなくなるまで洗浄を実施し、ゲッタリング層を形成したシリコンウエハ裏面側をCu濃度が約1E11/cm2となるよう定量汚染した。その後、シリコンウエハ裏面を300℃で30分間加熱してCuの熱拡散を行った。最後にシリコンウエハ表面のCu濃度を測定することで、裏面から表面まで拡散してきたCu濃度を評価した。ゲッタリング能力の評価では、シリコンウエハごとに存在する個体差を加味するため、1枚のシリコンウエハ内の半分のみにゲッタリング層を形成し、半分はゲッタリング層を形成せずにリファレンスとした。まず、リファレンス部では平均1.3E10/cm2のCuが検出されたが、ゲッタリング層形成部ではCuはいずれの計測ポイントにおいても未検出であった。その後さらに、400℃および500℃で各30分間加熱後に同様にCu濃度を測定したが、ゲッタリング層形成部ではCuはいずれの計測ポイントにおいても未検出であった。既に示した図2のCuはゲッタリング評価後のCuの深さ方向濃度分布であり、ボロンや酸素が非常に高濃度となっていた深さ約20nmをピークとしてCuが捕獲され、表層から20nm深さ付近までTEM像で積層欠陥が観察されていることから、この付近が強いゲッタリングサイトとして働いていることを示している。したがって、本実施形態のゲッタリング層はゲッタリング能力を有している。
実施形態2では、カーボン含有膜を用いたゲッタリング層の形成について説明する。主要な部分は実施形態1と同様であるため、異なる部分のみを図4に基づいて説明する。
図4(b)は不純物含有膜の形成工程を示す。カーボン含有膜の形成では、カーボン含有膜の原料となる原料液を用意し、シリコンウエハ1の裏面1b側にスピンコート等の方法で不純物含有膜原料液膜6aを形成する。カーボン含有膜の原料液としては、例えばカーボンブラックと有機バインダーの混合物などを用いることができる。また、アクリル系樹脂をコーティングして形成した各種樹脂膜やポリマー膜も使用可能である。コーティング方法は、スリットコータなどスピンコート以外の方法でも良い。
また、不純物含有膜6bとしてアクリル系樹脂膜を形成した場合は、同様に波長515nmのレーザ光4を照射しても透過する場合に該当する。その場合は、照射した波長515nmのレーザ光4はアクリル系樹脂膜をほぼ透過してシリコンウエハ1へ到達して吸収され、シリコンウエハ表層を溶融させる。その際に、溶融したシリコンとの境界のアクリル系樹脂膜の一部またはすべてが溶融したシリコン7a中に取り込まれることでカーボンと酸素が不純物として拡散する。
実施形態3では、本発明のゲッタリング層を有するシリコンウエハ1を、三次元積層した半導体装置に適用する場合の製造工程の一例について図7に基づいて説明する。
まず、最終厚さよりも厚いシリコンウエハ1(例えば775μm厚)を用意し、シリコンウエハ1の主表面にデバイス層2を設け、該デバイス層に電極埋め込みとバンプ10の形成を行う(図7(a))。次いで、シリコンウエハ1の裏面側を研削・研磨して、例えば10μm厚程度に薄型化する(図7(b))。その後、研削・研磨した裏面側に不純物含有原料液膜3aを形成する((図7(c))。その後、図示しないが不純物含有原料液膜3aを乾燥および焼成して不純物含有膜3bを形成し、大気中で不純物含有膜3bを有する面側から上記で説明したレーザ光4を照射し、シリコンウエハ1の表層部を溶融させて溶融したシリコン5aを生成する(図7(d))。溶融したシリコン5aは、裏面側表面から2μm以下の深さとする。この溶融では不純物含有膜の一部またはすべてを溶融させることで溶融したシリコン5a内に表面の不純物含有膜3bから不純物であるボロンと酸素が拡散して高濃度の不純物がドーピングされる。
また、図8は、不純物含有層として不純物含有原料液膜6aを用いた工程を示す図である。なお、上記と同様の構成については同一の符号を付して説明を省略する。不純物含有膜6bに基づいて高純度不純物拡散層7bおよび超高濃度不純物層7cを形成して同様の工程により半導体装置を製造することができる。
実施形態5は、本発明のゲッタリング層を有するSOI(Silicon On Insulator)ウエハに適用する場合の製造工程の一例について図9に基づいて説明する。
まず、本発明で使用するシリコンウエハ21として、デバイス層形成用にウエハ表層(主表面)にシリコン無欠陥領域21aを形成したものを使用する。また、デバイス層形成用にウエハ表層にシリコンエピタキシャル成長層21bを形成したものでもよい(図9(a))。
次にシリコンウエハ21のシリコン無欠陥領域21a又はシリコンエピタキシャル成長層21bの側に、本発明の不純物含有膜3bまたは不純物含有膜6bを形成し、レーザ光4を照射することで、ゲッタリング層である超高濃度不純物層5cを含む高濃度不純物拡散層5bまたは超高濃度不純物層7cを含む高濃度不純物拡散層7bを形成する(図9(b))。なお、不純物含有膜3bまたは不純物含有膜6bはゲッタリング層形成後に除去する。
次に、上記スプリット層23で上記シリコンウエハ21側を剥離する。この結果、支持基板24側にシリコン無欠陥領域21aまたはシリコンエピタキシャル成長層21bが形成される。スプリット層23をシリコン無欠陥領域21aまたはシリコンエピタキシャル成長層21bとシリコンウエハ21との境界前後とした場合は、シリコン無欠陥領域21aまたはシリコンエピタキシャル成長層21b上にシリコンウエハ21が一部残存することとなる。上記シリコンウエハ21の剥離は、例えば、400℃未満の熱処理による熱衝撃により行う。または、窒素(N2)ブロー、もしくは、純水ジェット流を用いた物理的衝撃の付与にて行う。このように、400℃以下での処理が可能となる。そして、イオン注入による注入イオンの体積膨張により形成されるスプリット層23は、脆弱な層となっていることから、スプリット層23でのシリコンウエハ21の剥離が容易になっている。この時、シリコン無欠陥領域21aまたはシリコンエピタキシャル成長層21bの表層にスプリット層の一部であるスプリット面23aが残存する(図9(e))。
1a 主表面
1b 裏面
2 デバイス層
3a 不純物含有原料液膜
3b 不純物含有膜
3c 不純物含有層
4 レーザ光
5a 溶融したシリコン
5b 高濃度不純物拡散層
5c 超高濃度不純物層
6a 不純物含有原料液膜
6b 不純物含有膜
6c 不純物含有層
7a 溶融したシリコン
7b 高濃度不純物拡散層
7c 超高濃度不純物層
10 バンプ
11 電極
12 裏バンプ
13 オーバーコート
14 ビア
21 シリコンウエハ
21a シリコン無欠陥領域
21b シリコンエピタキシャル成長層
22 絶縁膜
23 スプリット層
23a スプリット面
24 支持基板
Claims (16)
- ゲッタリング層を持つ半導体の製造方法であって、
デバイス構造を設ける面の裏面側である前記半導体の一表面上に、酸化ボロン膜である不純物含有膜を形成する膜形成工程と、
前記一表面側から前記半導体にレーザ光を照射して前記半導体表層を溶融する溶融工程とを有し、
前記溶融工程において、溶融した前記半導体中に不純物がドーピングされて不純物の高濃度領域を形成することで前記ゲッタリング層を形成するものであり、
前記レーザ光が、前記不純物含有膜を透過し、前記半導体の表層で吸収される510〜540nmの波長を有し、半値幅が300ns以下で、0.5〜6.0J/cm2のエネルギー密度で前記不純物含有層に照射されることを特徴とするゲッタリング層を持つ半導体の製造方法。 - 前記半導体中にドーピングされる不純物は、ボロンと酸素であることを特徴とする、請求項1に記載のゲッタリング層を持つ半導体の製造方法。
- ゲッタリング層を持つ半導体の製造方法であって、
デバイス構造を設ける面の裏面側である前記半導体の一表面上に、カーボン含有膜またはボロンとカーボンの含有膜である不純物含有膜を形成する膜形成工程と、
前記一表面側から前記半導体にレーザ光を照射して前記半導体表層を溶融する溶融工程とを有し、
前記溶融工程において、溶融した前記半導体中に不純物がドーピングされて不純物の高濃度領域を形成することで前記ゲッタリング層を形成するものであり、
前記レーザ光が、前記不純物含有膜で吸収される510〜540nmの波長を有し、半値幅が300ns以下で、0.5〜6.0J/cm2のエネルギー密度で前記不純物含有層に照射され、該レーザ光の照射によって高温となった前記不純物含有膜からの熱伝導によって前記半導体表層が溶融することを特徴とするゲッタリング層を持つ半導体の製造方法。 - 前記レーザ光の照射によって前記レーザ光が前記不純物含有膜で吸収されて高温となった前記不純物含有膜からの熱伝導によって前記半導体表層が溶融することを特徴とする請求項3記載のゲッタリング層を持つ半導体の製造方法。
- 前記半導体中にドーピングされる不純物は、カーボンと酸素、ボロンとカーボンと酸素、のいずれかの組み合わせであることを特徴とする、請求項3または4に記載のゲッタリング層を持つ半導体の製造方法。
- 前記膜形成工程では、前記不純物と溶媒とを有する不純物含有液を前記半導体膜の前記一表面上にコーティングし、その後、焼成して前記不純物含有膜とすることを特徴とする請求項1〜5のいずれか1項に記載のゲッタリング層を持つ半導体の製造方法。
- 前記高濃度領域には、高濃度不純物に起因する結晶欠陥が形成されることを特徴とする請求項1〜6のいずれか1項に記載のゲッタリング層を持つ半導体の製造方法。
- 前記結晶欠陥は、高濃度の酸素以外の不純物と酸素とによって半導体の結晶面が乱されて、結晶方位または/および結晶格子間隔がずれた積層欠陥を有していることを特徴とする請求項7記載のゲッタリング層を持つ半導体の製造方法。
- 半導体の他表面に回路を形成する工程と、前記膜形成工程前に、回路を形成した前記半導体の前記一表面側を研磨して薄層化する工程とを有することを特徴とする請求項1〜8のいずれか1項に記載のゲッタリング層を持つ半導体の製造方法。
- 請求項1〜9のいずれかに記載の方法によって製造されたゲッタリング層を持つ半導体を積層し、積層された半導体内部に貫通電極を設け、前記貫通電極により積層した半導体間を電気的に接続することを特徴とする半導体装置の製造方法。
- 主表面に回路が形成され、薄化された半導体の裏面側に、請求項1〜8のいずれかに記載のゲッタリング層を持つ半導体の製造方法によって不純物がドープされて前記半導体中に不純物の高濃度領域によるゲッタリング層が形成されていることを特徴とする半導体装置。
- 前記不純物含有膜は酸化ボロン膜またはカーボン含有膜、またはボロンとカーボンの含有膜であり、前記、シリコン中に高濃度にドーピングされる不純物は、ボロンと酸素、カーボンと酸素、ボロンとカーボンと酸素、のいずれかの組み合わせにより構成されていることを特徴とする請求項11に記載の半導体装置。
- 前記高濃度領域には、高濃度不純物に起因する結晶欠陥が形成されることを特徴とする請求項11または12に記載の半導体装置。
- 前記結晶欠陥は、高濃度のボロンと酸素によって半導体の結晶面が乱されて、結晶方位または/および結晶格子間隔がずれた積層欠陥を有していることを特徴とする請求項13記載の半導体装置。
- 裏面にゲッタリング層を有する半導体が積層され、積層された半導体内部に貫通電極を有し、前記貫通電極により積層した半導体間が電気的に接続されていることを特徴とする請求項11〜14のいずれか1項に記載の半導体装置。
- 前記半導体が半導体シリコンであることを特徴とする請求項11〜14のいずれか1項に記載の半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014115328 | 2014-06-03 | ||
| JP2014115328 | 2014-06-03 | ||
| PCT/JP2015/065554 WO2015186625A1 (ja) | 2014-06-03 | 2015-05-29 | ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2015186625A1 JPWO2015186625A1 (ja) | 2017-06-22 |
| JP6544807B2 true JP6544807B2 (ja) | 2019-07-17 |
Family
ID=54766698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016525141A Expired - Fee Related JP6544807B2 (ja) | 2014-06-03 | 2015-05-29 | ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6544807B2 (ja) |
| TW (1) | TW201606878A (ja) |
| WO (1) | WO2015186625A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11651957B2 (en) | 2015-05-28 | 2023-05-16 | SemiNuclear, Inc. | Process and manufacture of low-dimensional materials supporting both self-thermalization and self-localization |
| US9972489B2 (en) | 2015-05-28 | 2018-05-15 | SemiNuclear, Inc. | Composition and method for making picocrystalline artificial borane atoms |
| JP7250340B2 (ja) * | 2017-03-15 | 2023-04-03 | セミニュークリア,インコーポレイテッド | 自己熱化及び自己局在化の両方をサポートする低次元物質のプロセス及び製造 |
| JPWO2019082235A1 (ja) * | 2017-10-23 | 2020-10-22 | ウルトラメモリ株式会社 | 半導体装置及び半導体装置の製造方法 |
| FR3077924B1 (fr) | 2018-02-13 | 2020-01-17 | Soitec | Structure demontable et procede de demontage utilisant ladite structure |
| US11232974B2 (en) | 2018-11-30 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication method of metal-free SOI wafer |
| TWI727515B (zh) * | 2018-11-30 | 2021-05-11 | 台灣積體電路製造股份有限公司 | 形成soi結構的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS596057B2 (ja) * | 1979-10-11 | 1984-02-08 | 松下電器産業株式会社 | 半導体基板の処理方法 |
| JPH04155930A (ja) * | 1990-10-19 | 1992-05-28 | Nec Corp | 半導体装置の製造方法 |
| JP2003257859A (ja) * | 2001-09-25 | 2003-09-12 | Sharp Corp | 結晶性半導体膜及びその形成方法、並びに半導体装置及びその製造方法 |
| JP5305431B2 (ja) * | 2008-06-19 | 2013-10-02 | 国立大学法人東京農工大学 | 太陽光発電に用いられる半導体への不純物導入方法 |
| JP2010034254A (ja) * | 2008-07-29 | 2010-02-12 | Mitsubishi Chemicals Corp | 三次元lsi |
| JP2012039005A (ja) * | 2010-08-10 | 2012-02-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2012244141A (ja) * | 2011-05-23 | 2012-12-10 | Naoshi Adachi | シリコン基板及びその製造方法、並びに、半導体デバイスの製造方法 |
| KR20130113032A (ko) * | 2012-04-05 | 2013-10-15 | 에스케이하이닉스 주식회사 | 반도체 기판, 이를 갖는 반도체 칩 및 적층 반도체 패키지 |
| JP2013247272A (ja) * | 2012-05-28 | 2013-12-09 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP5918160B2 (ja) * | 2013-03-07 | 2016-05-18 | 株式会社日本製鋼所 | ゲッタリング半導体ウエハおよびその製造方法 |
-
2015
- 2015-05-29 JP JP2016525141A patent/JP6544807B2/ja not_active Expired - Fee Related
- 2015-05-29 WO PCT/JP2015/065554 patent/WO2015186625A1/ja not_active Ceased
- 2015-06-03 TW TW104117878A patent/TW201606878A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2015186625A1 (ja) | 2015-12-10 |
| TW201606878A (zh) | 2016-02-16 |
| JPWO2015186625A1 (ja) | 2017-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6544807B2 (ja) | ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 | |
| TWI700729B (zh) | 具備氧化物單結晶薄膜之複合晶圓之製造方法 | |
| JP5706391B2 (ja) | Soiウエーハの製造方法 | |
| JP3900741B2 (ja) | Soiウェーハの製造方法 | |
| KR101340002B1 (ko) | Soi웨이퍼의 제조방법 | |
| TW201334087A (zh) | 透明soi晶圓之製造方法 | |
| KR101972914B1 (ko) | 산화물층을 포함하는 구조 내에 위치한 결합 인터페이스의 안정화 방법 및 획득된 구조 | |
| JP6604294B2 (ja) | シリコン接合ウェーハの製造方法 | |
| JP5183958B2 (ja) | Soiウエーハの製造方法 | |
| US20180190539A1 (en) | Method for preparing substrate with carrier trapping center | |
| JP2010092909A (ja) | Soiウェーハの製造方法 | |
| JPS59124136A (ja) | 半導体ウエハの処理方法 | |
| JP2012244141A (ja) | シリコン基板及びその製造方法、並びに、半導体デバイスの製造方法 | |
| JP6922851B2 (ja) | ゲッタリング層の形成方法 | |
| TW201730930A (zh) | 磊晶晶圓的製造方法以及磊晶晶圓 | |
| KR20250162533A (ko) | 반도체 기판의 제조방법, 반도체 기판, 및 반도체 장치 | |
| JP5292810B2 (ja) | Soi基板の製造方法 | |
| JP5200412B2 (ja) | Soi基板の製造方法 | |
| JP2019129233A (ja) | Soiウェーハの製造方法 | |
| JP6273322B2 (ja) | Soi基板の製造方法 | |
| JP7630934B2 (ja) | 半導体装置の製造方法 | |
| JP5096780B2 (ja) | Soiウエーハの製造方法 | |
| JP2011003576A (ja) | 半導体デバイスの製造方法 | |
| JPS6042839A (ja) | 半導体ウエハの処理方法 | |
| JP2013106024A (ja) | シリコン基板及びその製造方法、並びに、半導体デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190521 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190613 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6544807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |