JP6573157B2 - Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof - Google Patents
Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6573157B2 JP6573157B2 JP2015128724A JP2015128724A JP6573157B2 JP 6573157 B2 JP6573157 B2 JP 6573157B2 JP 2015128724 A JP2015128724 A JP 2015128724A JP 2015128724 A JP2015128724 A JP 2015128724A JP 6573157 B2 JP6573157 B2 JP 6573157B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- die pad
- portions
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法に関する。 The present invention relates to a lead frame and a manufacturing method thereof, and a semiconductor device and a manufacturing method thereof.
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された、いわゆるQFN(Quad Flat Non-lead)タイプの半導体装置が種々提案されている。 In recent years, it has been required to reduce the size and thickness of a semiconductor device mounted on a substrate. In order to meet such demands, conventionally, a lead frame is used, and a semiconductor element mounted on the mounting surface is sealed with a sealing resin, and a part of the lead is exposed on the back surface side, so-called QFN. Various (Quad Flat Non-lead) type semiconductor devices have been proposed.
しかしながら、従来一般的な構造からなるQFNの場合、端子数が増加するにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなるという課題があった。これに対して、多ピン化されたQFNを実現するための技術として、外部端子を2列に配列したパッケージの開発が進められている(例えば特許文献1)。このようなパッケージは、DR−QFN(Dual Row QFN)パッケージともよばれている。 However, in the case of a QFN having a conventional general structure, since the package becomes larger as the number of terminals increases, there is a problem that it is difficult to ensure mounting reliability. On the other hand, as a technique for realizing a multi-pin QFN, development of a package in which external terminals are arranged in two rows is underway (for example, Patent Document 1). Such a package is also called a DR-QFN (Dual Row QFN) package.
近年、DR−QFNパッケージを生産するにあたり、チップサイズを変更することなく、リード部の数(ピン数)を増やすことが求められてきている。これに対して、従来、ピン数を増やすために、パッケージサイズを大きくする手法がとられてきた。しかしながら、パッケージを電子機器へ搭載する上での制約があるため、パッケージサイズを大きくすることには限界がある。また、パッケージサイズが大きくなることに伴い、インナーリードの長さが長くなるため、インナーリードに変形が生じやすくなるという問題もある。 In recent years, in producing a DR-QFN package, it has been required to increase the number of leads (number of pins) without changing the chip size. On the other hand, conventionally, in order to increase the number of pins, a method of increasing the package size has been taken. However, there is a limit in increasing the package size due to restrictions on mounting the package on the electronic device. In addition, as the package size increases, the length of the inner lead increases, which causes a problem that the inner lead is likely to be deformed.
本発明はこのような点を考慮してなされたものであり、インナーリードの変形を防止するとともに、外部と接続される端子部の数(ピン数)を増やすことが可能な、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。 The present invention has been made in consideration of such points, and the lead frame capable of preventing the deformation of the inner lead and increasing the number of terminal portions (number of pins) connected to the outside, and the lead frame thereof It is an object to provide a manufacturing method, a semiconductor device, and a manufacturing method thereof.
本発明は、半導体装置用のリードフレームであって、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部と、前記インナーリードの先端側に設けられたリード接続部とを備え、前記リード接続部の表面に、前記リード接続部の長さ方向に沿って間隔を空けて複数の凹部が形成され、前記リード接続部のうち互いに隣接する前記凹部同士の間に、厚肉部が形成されていることを特徴とするリードフレームである。 The present invention is a lead frame for a semiconductor device, and includes a plurality of lead portions each including a die pad on which a semiconductor element is mounted and an inner lead provided around the die pad and extending inward from the terminal portion. And a lead connection part provided on the tip side of the inner lead, and a plurality of recesses are formed on the surface of the lead connection part at intervals along the length direction of the lead connection part, The lead frame is characterized in that a thick portion is formed between the concave portions adjacent to each other in the lead connection portion.
本発明は、前記リード接続部は、前記ダイパッドを取り囲む接続リングであることを特徴とするリードフレームである。 The lead frame according to the present invention is characterized in that the lead connection portion is a connection ring surrounding the die pad.
本発明は、前記複数の凹部は、前記リード接続部の長さ方向に沿って等間隔に配置されていることを特徴とするリードフレームである。 The present invention is the lead frame characterized in that the plurality of concave portions are arranged at equal intervals along the length direction of the lead connecting portion.
本発明は、前記厚肉部は複数設けられ、複数の前記厚肉部のうち、一部の厚肉部が他の厚肉部よりも大きいことを特徴とするリードフレームである。 The present invention is the lead frame characterized in that a plurality of the thick portions are provided, and some of the thick portions are larger than the other thick portions.
本発明は、前記リード接続部は、少なくとも1つの前記インナーリードによって支持されていることを特徴とするリードフレームである。 The present invention is the lead frame characterized in that the lead connecting portion is supported by at least one inner lead.
本発明は、前記リード接続部と前記ダイパッドとを連結する連結バーが設けられ、前記ダイパッドは前記連結バーによって支持されていることを特徴とするリードフレームである。 The present invention is the lead frame characterized in that a connecting bar for connecting the lead connecting portion and the die pad is provided, and the die pad is supported by the connecting bar.
本発明は、各リード部の前記端子部は、それぞれ外部端子を有し、前記外部端子は、隣り合う前記リード部間で内側および外側に位置するよう平面から見て交互に千鳥状に配置されていることを特徴とするリードフレームである。 According to the present invention, the terminal portions of the lead portions have external terminals, respectively, and the external terminals are alternately arranged in a staggered manner as viewed from the plane so as to be located inside and outside between the adjacent lead portions. It is the lead frame characterized by the above.
本発明は、前記インナーリードは前記端子部よりも厚さが薄いことを特徴とするリードフレームである。 The present invention is the lead frame characterized in that the inner lead is thinner than the terminal portion.
本発明は、半導体装置であって、ダイパッドと、前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部と、前記ダイパッド上に搭載された半導体素子と、前記半導体素子と各リード部の前記インナーリードとを電気的に接続する接続部材と、前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記封止樹脂の裏面のうち、前記リード部と前記ダイパッドとの間に樹脂凹部が形成されていることを特徴とする半導体装置である。 The present invention is a semiconductor device, a semiconductor device mounted on a die pad, a plurality of lead portions provided around the die pad, each including a terminal portion and an inner lead extending inward from the terminal portion, and the die pad A sealing member for sealing the element, the connecting member for electrically connecting the semiconductor element and the inner lead of each lead portion, the die pad, the plurality of lead portions, the semiconductor element, and the connecting member; The semiconductor device is characterized in that a resin recess is formed between the lead portion and the die pad on the back surface of the sealing resin.
本発明は、前記ダイパッドと前記リード部との間に複数の厚肉部が配置され、前記複数の厚肉部は、前記ダイパッドおよび前記リード部から分離されるとともに、互いに間隔を空けて配置されていることを特徴とする半導体装置である。 In the present invention, a plurality of thick portions are disposed between the die pad and the lead portion, and the plurality of thick portions are separated from the die pad and the lead portion and are spaced apart from each other. It is a semiconductor device characterized by the above.
本発明は、前記半導体素子と前記厚肉部とが接続部材によって接続されていることを特徴とする半導体装置である。 The present invention is the semiconductor device, wherein the semiconductor element and the thick part are connected by a connecting member.
本発明は、前記厚肉部は複数設けられ、前記複数の厚肉部のうち、一部の厚肉部が他の厚肉部よりも大きく、前記一部の厚肉部に複数の接続部材が接続されていることを特徴とする半導体装置である。 In the present invention, a plurality of the thick portions are provided, and among the plurality of thick portions, some thick portions are larger than other thick portions, and a plurality of connection members are provided in the some thick portions. Are connected to each other.
本発明は、半導体素子が搭載されるダイパッドと、前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部と、前記インナーリードの先端側に設けられ、前記インナーリードの先端側に設けられたリード接続部とを備えた、リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッド、前記リード部、および前記リード接続部を形成する工程とを備え、前記リード接続部の表面に、前記リード接続部の長さ方向に沿って間隔を空けて複数の凹部が形成され、前記リード接続部のうち互いに隣接する前記凹部同士の間に、厚肉部が形成されていることを特徴とするリードフレームの製造方法である。 The present invention provides a die pad on which a semiconductor element is mounted, a plurality of lead portions provided around the die pad, each including a terminal portion and an inner lead extending inward from the terminal portion, and provided on a tip side of the inner lead. A lead frame manufacturing method comprising: a lead connection portion provided on a tip end side of the inner lead; and a step of preparing a metal substrate, and etching the metal substrate to form the metal substrate on the metal substrate. A step of forming a die pad, the lead portion, and the lead connection portion, and a plurality of recesses are formed on the surface of the lead connection portion at intervals along the length direction of the lead connection portion, A lead frame manufacturing method characterized in that a thick portion is formed between the recesses adjacent to each other in the lead connection portion. That.
本発明は、半導体装置の製造方法において、前記リードフレームを準備する工程と、前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、前記半導体素子と各リード部の前記インナーリードとを接続部材により電気的に接続する工程と、前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、前記リードフレームの裏面側から前記リード接続部の少なくとも一部を除去する工程とを備えたことを特徴とする半導体装置の製造方法である。 The present invention provides a method of manufacturing a semiconductor device, comprising: preparing the lead frame; mounting the semiconductor element on the die pad of the lead frame; and the semiconductor element and the inner lead of each lead portion. A step of electrically connecting with a connecting member, a step of sealing the die pad, the plurality of lead portions, the semiconductor element, and the connecting member with a sealing resin; and And a step of removing at least a part of the lead connecting portion.
本発明によれば、インナーリードの変形を防止するとともに、外部と接続される端子部の数(ピン数)を増やすことができる。 ADVANTAGE OF THE INVENTION According to this invention, while preventing a deformation | transformation of an inner lead, the number of terminal parts (pin number) connected with the exterior can be increased.
(第1の実施の形態)
以下、本発明の第1の実施の形態について、図1乃至図6を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. Note that, in the following drawings, the same portions are denoted by the same reference numerals, and some detailed description may be omitted.
リードフレームの構成
まず、図1および図2(a)(b)により、本実施の形態によるリードフレームの概略について説明する。図1および図2(a)(b)は、本実施の形態によるリードフレームを示す図である。
Construction of the lead frame initially, to FIG. 1 and FIG. 2 (a) (b), will be outlined in the lead frame according to the present embodiment. 1 and 2 (a) and 2 (b) are views showing a lead frame according to the present embodiment.
図1および図2(a)(b)に示すように、リードフレーム10は、半導体素子21(後述)を搭載するダイパッド11と、ダイパッド11周囲に設けられ、半導体素子21と外部回路(図示せず)とを接続する複数の細長いリード部12A、12Bと、ダイパッド11とリード部12A、12Bとの間に設けられた接続リング(リード接続部)14とを備えている。
As shown in FIG. 1 and FIGS. 2A and 2B, the
このリードフレーム10は、それぞれ半導体装置20(後述)に対応する領域である、複数の単位リードフレーム10aを含んでいる。なお、単位リードフレーム10aは、図1において仮想線の内側に位置する領域である。これら複数の単位リードフレーム10aは、支持リード(支持部材)13を介して互いに連結されている。この支持リード13は、ダイパッド11とリード部12A、12Bとを支持するものであり、X方向、およびX方向に垂直なY方向に沿ってそれぞれ延びている。
The
ダイパッド11は、平面略矩形状であり、その4辺はX方向又はY方向のいずれかに沿って延びている。またダイパッド11は、複数(8本)の連結バー19によって接続リング14に支持されている。一方、ダイパッド11の四隅には吊りリードが設けられていないので、ダイパッド11の四隅近傍にもリード部12A、12Bを配置することができる。このため、ダイパッド11が吊りリードを介して支持される場合と比較して、リード部12A、12Bの本数を増やすことができる。
The
次に、リード部12A、12Bの構成について更に説明する。
Next, the configuration of the
図1および図2(a)(b)に示すように、各リード部12A、12Bは、それぞれインナーリード51と、接続リード52と、端子部(第1端子部)53とを有している。このうちインナーリード51は、端子部53から内側(ダイパッド11側)に延びており、その先端において接続リング14に連結されている。この場合、インナーリード51は、平面から見て支持リード13に対して垂直又は傾斜して延びている。また、インナーリード51の先端部表面には内部端子15Aが形成されている。この内部端子15Aは、後述するようにボンディングワイヤ22を介して半導体素子21に電気的に接続される領域となっている。このため、内部端子15A上には、ボンディングワイヤ22との密着性を向上させるめっき部25が設けられている。
As shown in FIGS. 1 and 2A and 2B, each
各リード部12A、12Bの接続リード52は、端子部53よりも外側(支持リード13側)に位置しており、その基端部は支持リード13に連結されている。この接続リード52は、当該接続リード52が連結される支持リード13に対して垂直に延びている。
The
また、図2(a)(b)に示すように、リード部12A、12Bのインナーリード51および接続リード52は、それぞれ裏面側(半導体素子21を搭載する面の反対側)からハーフエッチングにより薄肉に形成されている。他方、端子部53は、ハーフエッチングされることなく、ダイパッド11および支持リード13と同一の厚みを有している。このように、インナーリード51および接続リード52の厚さが端子部53の厚さよりも薄いことにより、幅の狭いリード部12A、12Bを精度良く形成することができ、小型でピン数の多い半導体装置20を得ることができる。なお、ハーフエッチングとは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。
Further, as shown in FIGS. 2A and 2B, the inner leads 51 and the connection leads 52 of the
各リード部12A、12Bの端子部53の裏面には、それぞれ外部の実装基板(図示せず)に電気的に接続される外部端子17A、17Bが形成されている。各外部端子17A、17Bは、半導体装置20(後述)の製造後に、それぞれ半導体装置20から外方に露出するようになっている。
この場合、複数のリード部12A、12Bの外部端子17A、17Bは、隣り合うリード部12A、12B間で内側および外側に位置するよう、平面から見て交互に千鳥状に配置されている。すなわち、ダイパッド11の周囲において、相対的に内側(ダイパッド11側)に位置する外部端子(内側外部端子)17Aをもつリード部12Aと、相対的に外側(支持リード13側)に位置する外部端子(外側外部端子)17Bをもつリード部12Bとが、全周にわたり交互に配置されている。これにより、リード部12Aと12Bとを近接して設けた場合でも、外部端子17Aと17Bとが接触する不具合が防止される。この場合、外部端子17Aおよび外部端子17Bは、全て同一の平面形状を有している。
In this case, the
図1に示すように、複数の外部端子17Aは、平面から見ていずれもダイパッド11の一辺に対して平行な直線に沿って配列されている。また、複数の外部端子17Bは、平面から見ていずれもダイパッド11の一辺に対して平行な直線上に配列されている。すなわち、複数の外部端子17A、17Bは、X方向又はY方向のいずれかに対して平行な直線に沿って、2列に配列されている。
As shown in FIG. 1, the plurality of external terminals 17 </ b> A are all arranged along a straight line parallel to one side of the
なお、隣接するリード部12A、12B同士は、半導体装置20(後述)の製造後に互いに電気的に絶縁される形状となっている。また、各リード部12A、12Bは、半導体装置20の製造後にダイパッド11とも電気的に絶縁される形状となっている。
The
この場合、互いに隣接するリード部12A、12B間の間隔は、90μm〜150μm(90μm以上150μm以下をいう。以下同様)とすることが好ましい。このように、リード部12A、12B間の間隔を90μm以上とすることにより、互いに隣接するリード部12A、12B間の貫通部分をエッチングにより確実に形成することができる。また、上記間隔を150μm以下とすることにより、各半導体装置20の外部端子17A、17Bの数(ピン数)を一定数以上確保することができる。具体的には、外部端子17A、17Bの数(ピン数)は、例えば80ピン〜250ピンとすることができる。
In this case, it is preferable that the interval between the
次に、接続リング14および連結バー19の構成について説明する。
Next, the configuration of the
図1および図2(a)に示すように、接続リング14は、リード部12A、12Bのインナーリード51の先端側に設けられており、ダイパッド11を取り囲むように配置されている。この接続リング14は、全体として略矩形形状を有しており、その各辺はX方向又はY方向に沿って延びている。このように、接続リング14を各インナーリード51の先端側に連結したことにより、接続リング14のみによってインナーリード51の変形を防止することができる。
As shown in FIG. 1 and FIG. 2A, the
接続リング14の外側周縁部(支持リード13側周縁部)には、リード部12A、12Bのインナーリード51が連結されている。この場合、接続リング14は、全てのインナーリード51に連結されて支持されているが、これに限らず、一部のインナーリード51のみに連結されて支持されていても良い。
Inner leads 51 of the lead portions 12 </ b> A and 12 </ b> B are coupled to the outer peripheral edge (the
接続リング14の表面には、接続リング14の長手方向に沿って間隔を空けて複数の凹部14cが形成されている。この凹部14cは、ハーフエッチングにより形成されたものであり、厚み方向に貫通することなく一定の深さを持っている。また、凹部14cは、接続リング14の幅方向略中央部に形成されており、凹部14cの幅方向両側には、ハーフエッチングされていない領域が形成されている。各凹部14cは、各インナーリード51の先端近傍に、それぞれ形成されている。
A plurality of
この場合、凹部14cの断面(接続リング14の長手方向に垂直な断面)は、略凹字形状又は略U字形状となっている。また、凹部14cの平面形状は矩形形状であるが、これに限らず、円形状、楕円形状、多角形形状等としても良い。なお、本実施の形態において、凹部14cは、接続リング14の四隅を含む全周にわたって設けられているが、これに限らず、例えば接続リング14の四隅を除く全周に設けられていても良い。また、凹部14cは、接続リング14の長手方向に沿って規則的(等間隔)に形成されているが、これに限らず、不規則な間隔を空けて形成されていても良い。
In this case, the cross section of the
接続リング14のうち、互いに隣接する凹部14c同士の間には、それぞれ厚肉部28が形成されている。各厚肉部28は、互いに隣接するインナーリード51の先端同士の間に形成されている。厚肉部28は、ハーフエッチングされておらず、ダイパッド11および支持リード13と同一の厚みを有している。すなわち凹部14cと厚肉部28とは、接続リング14の長さ方向に沿って交互に配置されている。
In the
なお、本実施の形態において、凹部14cは、全てのインナーリード51の先端近傍に設けられているが、これに限らず、一部のインナーリード51の先端近傍のみに設けられていても良い。
In the present embodiment, the
このように凹部14cを設けたことにより、接続リング14の体積が減らされるので、後述するように、接続リング14をエッチングにより除去しやすくなっている。
Since the
一方、各連結バー19は、接続リング14とダイパッド11とを互いに連結するものであり、X方向又はY方向のいずれかに対して平行な直線に沿って延びている。この場合、連結バー19は8本設けられており、接続リング14の4辺全てに2本ずつ連結バー19が連結されている。なお、連結バー19は、ハーフエッチングされることなく、ダイパッド11および支持リード13と同一の厚みを有している。このように連結バー19を設けたことにより、吊りリードを用いることなく、接続リング14によってダイパッド11を支持することが可能となる。また、連結バー19は、部分的にハーフエッチングされていてもよい。これによって、封止樹脂23との密着性を向上させることができる。このハーフエッチング部は、その平面形状が、連結バー19の長手方向に沿って線状に形成してもよいし、丸いディンプル形状で形成してもよい。この際、連結バー19とそれに接続されるダイパッド11、あるいはリード部12A、12Bとの間に変形が発生しないよう、連結バー19と接続リング14の凹部14cとは、互いに連結せず、離れていることが好ましい。なお、連結バー19はダイパッド11の四隅に連結されていても良い。
On the other hand, each connecting
以上説明したリードフレーム10は、全体として銅、銅合金、42合金(Ni42%のFe合金)等の金属から構成されている。また、リードフレーム10の厚みは、製造する半導体装置20の構成にもよるが、80μm〜250μmとすることができる。
The
なお、図1において、リード部12A、12Bは、ダイパッド11の4辺全てに沿って配置されているが、これに限られるものではなく、例えばダイパッド11の対向する2辺のみに沿って配置されていても良い。この場合、接続リング14は、当該2辺に沿って配置されたリード部12A、12Bのみによって支持されても良い。
In FIG. 1, the lead portions 12 </ b> A and 12 </ b> B are arranged along all four sides of the
半導体装置の構成
次に、図3および図4により、本実施の形態による半導体装置について説明する。図3および図4は、本実施の形態による半導体装置(DR−QFN(Dual Row QFN)タイプ)を示す図である。
Configuration of Semiconductor Device Next, the semiconductor device according to the present embodiment will be described with reference to FIGS. 3 and 4 are diagrams showing a semiconductor device (DR-QFN (Dual Row QFN) type) according to the present embodiment.
図3および図4に示すように、半導体装置(半導体パッケージ)20は、ダイパッド11と、ダイパッド11の周囲に配置された複数のリード部12A、12Bと、ダイパッド11上に搭載された半導体素子21と、リード部12A、12Bと半導体素子21とを電気的に接続する複数のボンディングワイヤ(接続部材)22とを備えている。また、ダイパッド11、リード部12A、12B、半導体素子21およびボンディングワイヤ22は、封止樹脂23によって樹脂封止されている。
As shown in FIGS. 3 and 4, the semiconductor device (semiconductor package) 20 includes a
このうちダイパッド11およびリード部12A、12Bは、上述したリードフレーム10から作製されたものである。このダイパッド11およびリード部12A、12Bの構成は、単位リードフレーム10aに含まれない領域を除き、上述した図1および図2(a)(b)に示すものと略同様であり、ここでは詳細な説明を省略する。
Among these, the
一方、上述した接続リング14は、封止樹脂23によって樹脂封止された後、裏面側からエッチングにより除去されている。また、連結バー19は、リード部12A、12Bから分離されてダイパッド11のみに連結されている。
On the other hand, the
このように、接続リング14が除去されたことに伴い、封止樹脂23の裏面のうち、リード部12A、12Bとダイパッド11との間の領域に、樹脂凹部27が形成されている。この樹脂凹部27は、接続リング14の形状に概ね対応しており、平面矩形形状(環形状)を有している。この樹脂凹部27内において、封止樹脂23の一部からなる複数の突起部27aが裏面側に突出している(図4参照)。この突起部27aは、それぞれ上述した接続リング14の凹部14cに対応する形状を有している。突起部27aは、樹脂凹部27の長手方向に沿って互いに間隔を空けて配置されている。なお、樹脂凹部27には、封止樹脂23と同じあるいは別の種類の絶縁性樹脂が充填されていても良い。
As described above, with the removal of the
一方、半導体素子21としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子21は、各々ボンディングワイヤ22が取り付けられる複数の電極21aを有している。また、半導体素子21は、例えばダイボンディングペースト等の接着剤24により、ダイパッド11の表面に固定されている。
On the other hand, as the
各ボンディングワイヤ22は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ22は、それぞれその一端が半導体素子21の電極21aに接続されるとともに、その他端が各リード部12A、12Bの内部端子15Aにそれぞれ接続されている。なお、内部端子15Aには、ボンディングワイヤ22と密着性を向上させるめっき部25がそれぞれ設けられている。
Each
封止樹脂23としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはPPS樹脂等の熱可塑性樹脂を用いることができる。封止樹脂23全体の厚みは、500μm〜1000μm程度とすることができる。なお、図3において、ダイパッド11およびリード部12A、12Bよりも表面側に位置する封止樹脂23の表示を省略している。
As the sealing
なお、半導体装置20の一辺は、例えば8mm〜16mmとしても良い。
Note that one side of the
リードフレームの製造方法
次に、図1および図2(a)(b)に示すリードフレーム10の製造方法について、図5(a)−(f)を用いて説明する。なお、図5(a)−(f)は、リードフレーム10の製造方法を示す断面図(図2(a)に対応する図)である。
Manufacturing Method of Lead Frame Next, a manufacturing method of the
まず図5(a)に示すように、平板状の金属基板31を準備する。この金属基板31としては、銅、銅合金、42合金(Ni42%のFe合金)等の金属からなる基板を使用することができる。なお金属基板31は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
First, as shown in FIG. 5A, a
次に、金属基板31の表裏全体にそれぞれ感光性レジスト32a、33aを塗布し、これを乾燥する(図5(b))。なお感光性レジスト32a、33aとしては、従来公知のものを使用することができる。
Next, photosensitive resists 32a and 33a are applied to the entire front and back surfaces of the
続いて、この金属基板31に対してフォトマスクを介して露光し、現像することにより、所望の開口部32b、33bを有するエッチング用レジスト層32、33を形成する(図5(c))。
Subsequently, the
次に、エッチング用レジスト層32、33を耐腐蝕膜として金属基板31に腐蝕液でエッチングを施す(図5(d))。これにより、ダイパッド11、複数のリード部12A、12B、接続リング14および連結バー19の外形が形成される。腐蝕液は、使用する金属基板31の材質に応じて適宜選択することができ、例えば、金属基板31として銅合金を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板31の両面からスプレーエッチングにて行うことができる。
Next, the etching resist
その後、エッチング用レジスト層32、33を剥離して除去する(図5(e))。
Thereafter, the etching resist
なお、上記においては、金属基板31の両面側からスプレーエッチングを行う場合を例にとって説明したが、これに限られるものではない。例えば、金属基板31の片面ずつ2段階のスプレーエッチングを行っても良い。具体的には、まず所定のパターンをもつエッチング用レジスト層32、33を形成し(図5(c)参照)、その後、金属基板31の裏面側に耐エッチング性のある封止層(図示せず)を設け、この状態で金属基板31の表面側のみエッチングを実施する。次いで、当該裏面側の封止層を剥離し、金属基板31の表面側に封止層(図示せず)を設ける。このとき、表面側の封止層は、エッチング加工された金属基板31の表面側の凹部内にも進入する。続いて、金属基板31の露出した裏面のみをエッチングし、その後表面側の封止層を剥離することにより、ダイパッド11および複数のリード部12A、12Bの外形が形成される。このように金属基板31の片面ずつスプレーエッチングを行うことにより、リード部12A、12Bの変形を回避しやすいという効果が得られる。
In the above description, the case where spray etching is performed from both sides of the
次に、ボンディングワイヤ22と各内部端子15Aとの密着性を向上させるため、各内部端子15Aにそれぞれメッキ処理を施し、めっき部25を形成する(図5(f))。この場合、選択されるメッキ種は、ボンディングワイヤ22との密着性を確保できればその種類は問わないが、たとえばAgやAuなどの単層めっきでもよいし、Ni/PdやNi/Pd/Auがこの順に積層される複層めっきでもよい。また、めっき部25は、リード部12A、12Bのうちボンディングワイヤ22との接続部のみに施してもよいし、リードフレーム10の全面に施してもよい。
Next, in order to improve the adhesion between the
このようにして、図1および図2(a)(b)に示すリードフレーム10が得られる。
In this way, the
半導体装置の製造方法
次に、図3および図4に示す半導体装置20の製造方法について、図6(a)−(g)を用いて説明する。図6(a)−(g)は、半導体装置20の製造方法を示す断面図(図4に対応する図)である。
Method for Manufacturing Semiconductor Device Next, a method for manufacturing the
まず、例えば図5(a)−(f)に示す方法(上述)により、リードフレーム10を得る(図6(a))。
First, the
次に、リードフレーム10のダイパッド11上に、半導体素子21を搭載する。この場合、例えばダイボンディングペースト等の接着剤24を用いて、半導体素子21をダイパッド11上に載置して固定する(ダイアタッチ工程)(図6(b))。
Next, the
次に、半導体素子21の各電極21aと、各リード部12A、12Bのめっき部25(内部端子15A)とを、それぞれボンディングワイヤ(接続部材)22によって互いに電気的に接続する(ワイヤボンディング工程)(図6(c))。
Next, the
このとき、リードフレーム10をワイヤボンディング装置のヒートブロック36上に載置する。次いで、ヒートブロック36により、各リード部12A、12Bのインナーリード51をその裏面側から加熱する。これとともに、ワイヤボンディング装置のキャピラリー(図示せず)を介して超音波を印加しながら、半導体素子21の各電極21aと、各リード部12A、12Bのめっき部25とを、それぞれボンディングワイヤ22を用いて電気的に接続する。
At this time, the
次に、リードフレーム10に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂23を形成する(図6(d))。このようにして、ダイパッド11、複数のリード部12A、12B、半導体素子21、およびボンディングワイヤ22を樹脂封止する。
Next, the sealing
続いて、リードフレーム10および封止樹脂23の裏面に、所定の開口部34aを有するエッチング用レジスト層34を設ける(図6(e))。
Subsequently, an etching resist
この間、まずリードフレーム10および封止樹脂23の裏面全体にそれぞれ感光性レジストを塗布する。続いて、当該感光性レジストをフォトマスクを介して露光し、現像することにより、所望の開口部34aを有するエッチング用レジスト層34が形成される。なお、エッチング用レジスト層34としては、例えば公知のドライフィルムレジストを用いることができる。
During this time, a photosensitive resist is first applied to the entire back surface of the
この場合、エッチング用レジスト層34は、開口部34aを除くリードフレーム10および封止樹脂23の裏面全体を覆っている。また、開口部34aは、接続リング14の位置にほぼ対応し、平面から見て略矩形の帯形状を有しており、開口部34aからは接続リング14の裏面(金属部分)が露出している。
In this case, the etching resist
次に、エッチング用レジスト層34を耐腐蝕膜としてリードフレーム10に腐蝕液でエッチングを施す(図6(f))。このとき、開口部34aから進入した腐蝕液が、接続リング14の全体を溶解して除去する。この際、リード部12A、12Bの一部または連結バー19の一部が、接続リング14とともに除去されても良い。この場合、接続リング14の表面に、互いに間隔を空けて複数の凹部14cが設けられているので、開口部34aから進入した腐蝕液がリード部12A、12Bを必要以上に溶解することがなく、接続リング14を適切に除去することができる。接続リング14が除去されることにより、接続リング14に対応する位置に樹脂凹部27が形成される。また、樹脂凹部27内であって各凹部14cに対応する位置に、それぞれ突起部27aが形成される。
Next, the etching resist
このようにして、接続リング14が取り除かれ、各リード部12A、12B同士が分離されるとともに、各連結バー19と各リード部12A、12Bとが分離される。なお、腐蝕液は、上記と同様(図5(d)参照)、例えば塩化第二鉄水溶液を使用することができる。
In this way, the
次いで、エッチング用レジスト層34を剥離して除去する。その後、各半導体素子21間のリードフレーム10および封止樹脂23をダイシングすることにより、リードフレーム10を各単位リードフレーム10a(図1参照)毎に分離する。この際、例えばダイヤモンド砥石からなるブレード(図示せず)を回転させながら、各単位リードフレーム10a間のリードフレーム10および封止樹脂23を切断しても良い。なお、エッチング用レジスト層34を除去した後、樹脂凹部27に封止樹脂23と同じあるいは別の種類の絶縁性樹脂を充填する工程が設けられていても良い。
Next, the etching resist
このようにして、図3および図4に示す半導体装置20が得られる(図6(g))。
In this way, the
このように本実施の形態によれば、各リード部12A、12Bのインナーリード51の先端側に、ダイパッド11を取り囲むように接続リング14が設けられている。このため、リードフレーム10をエッチングにより作製する際(図5(a)−(f))、各インナーリード51の先端を接続リング14に固定しておくことができるので、インナーリード51の変形を防止することができる。また、インナーリード51の変形が防止されるので、その幅を細くしたり本数を増やしたりすることができ、この結果、半導体装置20の高密度化を図ることができる。
As described above, according to the present embodiment, the
また、本実施の形態によれば、接続リング14に沿って凹部14cを一定間隔でドット状に設け、各凹部14cの間に厚肉部28を形成したことにより、接続リング14をエッチングにより除去する際、腐蝕液の進入と溶解とを適宜調整することができる。さらに、接続リング14をエッチングにより除去する際、各凹部14cの近傍に位置するインナーリード51の先端形状を、略均一に形成することができる。
Further, according to the present embodiment, the
なお、本実施の形態においては、接続リング14の全体がエッチングにより除去される場合を例にとって説明したが、これに限られるものではない。例えば、接続リング14の一部のみをエッチングにより除去し、接続リング14のうち除去されなかった部分を半導体装置20内に残すようにしても良い。
In the present embodiment, the case where the
また、上記実施の形態では、外部端子17A、17Bが、隣り合うリード部12A、12B間で内側および外側に位置するよう平面から見て交互に千鳥状に2列に配置されている場合を例にとって説明した。しかしながら、これに限らず、ダイパッド11の各辺に沿う外部端子の全てが一直線上に並んでいても良い(QFNタイプ)。あるいは、ダイパッド11の各辺に沿うリード部12A、12Bの外部端子17A、17Bが3列以上に配置されていても良い。
Moreover, in the said embodiment, the case where the
(第2の実施の形態)
次に、図7を参照して本発明の第2の実施の形態について説明する。図7は本発明の第2の実施の形態による半導体装置を示す平面図である。図7に示す第2の実施の形態は、厚肉部28を半導体装置20Aの内部に残した点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図7において、第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 7 is a plan view showing a semiconductor device according to the second embodiment of the present invention. The second embodiment shown in FIG. 7 is different in that the
図7に示す半導体装置20Aは、図1および図2(a)(b)に示すリードフレーム10から作製されたものであり、厚肉部28は、完全に除去されることなく残されて、それぞれ端子部(第2端子部)を構成している。この厚肉部28は、ダイパッド11の周囲4辺(図7においてX方向又はY方向に平行な4辺)の全てに沿って、互いに間隔を空けて配列されている。各厚肉部28は、ダイパッド11とリード部12A、12Bとの間に等間隔に配置されている。
A
この場合、リードフレーム10の接続リング14のうち各凹部14cの周辺に位置する部分は、封止樹脂23によって樹脂封止された後、裏面側からエッチングにより除去されている。一方、各厚肉部28は、ダイパッド11、リード部12A、12Bおよび他の厚肉部28から分離されており、これらの部材から電気的に独立して端子部を構成している。この厚肉部28は、ハーフエッチングされておらず、ダイパッド11と同一の厚みを有している。さらに厚肉部28の裏面には、外部の実装基板(図示せず)に電気的に接続される外部端子17Cが形成されている。また、厚肉部28の表面には、ボンディングワイヤ22と密着性を向上させるめっき部25が設けられている。厚肉部28の表面(めっき部25)には、それぞれボンディングワイヤ22が接続されている。
In this case, a portion of the connecting
また、接続リング14のうち厚肉部28を除く部分が除去されたことに伴い、封止樹脂23の裏面のうち、リード部12A、12Bとダイパッド11との間の領域に、樹脂凹部27が形成されている。樹脂凹部27内であって、互いに隣接する厚肉部28同士の間には、それぞれ凹部14cに対応する突起部27aが形成されている。
In addition, with the removal of the portion of the
本実施の形態によれば、半導体装置20Aを作製する際、接続リング14の一部が除去され、接続リング14のうち除去されない部分がそれぞれ個別に分離されて厚肉部28(端子部)が形成される。このように、多数の厚肉部28が形成されていることにより、外部の実装基板と接続される端子部の数(ピン数)を増やすことができ、半導体装置20の更なる高密度化を実現することができる。
According to the present embodiment, when the
図7において、半導体装置20A内に残された厚肉部28は、必ずしも外部端子(端子部)として用いなくてもよい。例えば、半導体装置20A内に残された厚肉部28は、半導体装置20Aに衝撃が加わった際にダイパッド11周辺の変形を防止する役割を果たしても良い。あるいは、厚肉部28は、半導体装置20Aの裏面に露出する金属部分を増やすことにより、半導体装置20Aの放熱性を向上させる役割を果たしても良い。
In FIG. 7, the
なお、本実施の形態によるリードフレーム10の製造方法は、第1の実施の形態によるリードフレーム10の製造方法(図5(a)−(f))と略同様である。
The method for manufacturing the
また、本実施の形態による半導体装置20Aを作製する場合、リードフレーム10の裏面側から接続リング14の一部をエッチング除去する際(図6(f)参照)、各凹部14cおよびその周囲に対応する領域に、エッチング用レジスト層34の開口部34aをドット条に設けておく。そして当該開口部34aから進入した腐蝕液により、接続リング14のうち各凹部14cの周辺領域を選択的に溶解して除去する。
Further, when the
この場合、接続リング14の表面に凹部14cが設けられているので、開口部34aから進入した腐蝕液が、厚肉部28や外周リード部12A、12Bを必要以上に溶解することなく、接続リング14のうち各凹部14cの周辺領域のみを適切に除去することができる。このようにして、接続リング14のうち、互いに隣接する2つの凹部14c同士の間に、それぞれ厚肉部28が残存する。このほか、本実施の形態による半導体装置20Aの製造方法は、第1の実施の形態による半導体装置20の製造方法(図6(a)−(g))と略同様である。
In this case, since the
図8は、本実施の形態の変形例による半導体装置20Bを示している。この半導体装置20Bにおいて、複数の厚肉部(端子部)28、28Aのうち、一部の厚肉部28Aが他の厚肉部28よりも大きく(面積が広く)なっている。この厚肉部28Aは、細長い平面矩形形状を有し、ダイパッド11の辺に沿って延びている。また、大きい厚肉部28Aには、複数のボンディングワイヤ22が接続されている。
FIG. 8 shows a
本実施の形態において、一部の厚肉部28Aを他の厚肉部28よりも大きく形成し、この厚肉部28に複数のボンディングワイヤ22を接続することにより、この大きい厚肉部28Aを、例えば電気信号の調節のためのバスバーやグランド(GND)端子として用いることができる。これにより、端子数の増加に伴う発熱を低減し、より信頼性の高い半導体装置20Bを得ることができる。
In the present embodiment, a part of the
(第3の実施の形態)
次に、図9および図10を参照して本発明の第3の実施の形態について説明する。図9および図10は本発明の第3の実施の形態を示す図である。図9および図10に示す第3の実施の形態は、主として、接続リング14に代えて接続バー(リード接続部)64を設けた点が異なるものであり、他の構成は上述した第1の実施の形態および第2の実施の形態と略同一である。図9および図10において、第1の実施の形態および第2の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIGS. 9 and 10 are diagrams showing a third embodiment of the present invention. The third embodiment shown in FIGS. 9 and 10 differs mainly in that a connection bar (lead connection portion) 64 is provided in place of the
図9に示すリードフレーム10Cにおいて、ダイパッド11と、Y方向に沿って配列された(Y方向に延びる支持リード13に連結された)複数のリード部12A、12Bとの間に、接続バー64が配置されている。一方、ダイパッド11と、X方向に沿って配列された(X方向に延びる支持リード13に連結された)複数のリード部12A、12Bとの間には、接続バー64が配置されていない。
In the
各接続バー64は、Y方向に沿って配列されたリード部12A、12Bのインナーリード51の先端側に設けられている。図9において、接続バー64は、1つの単位リードフレーム10aあたり2本設けられており、それぞれY方向に平行に延びている。しかしながら、これに限らず、接続バー64は1つの単位リードフレーム10aあたり1本又は3本以上設けられていても良い。また、接続バー64の形状は、直線状に限らず、略円弧等の曲線状、略V字形状、略L字形状、略U字形状等としても良い。
Each
各接続バー64の外側周縁部(支持リード13側周縁部)には、リード部12A、12Bのインナーリード51が連結されている。また、各接続バー64から内側(ダイパッド11側)に向けて連結バー19が延出している。この場合、各接続バー64は、Y方向に沿って配列されたリード部12A、12Bの全てに連結されているが、これに限らず、Y方向に沿って配列されたリード部12A、12Bの一部のみに連結されていても良い。
Inner leads 51 of the lead portions 12 </ b> A and 12 </ b> B are coupled to the outer peripheral edge portion (
接続バー64の表面には、接続バー64の長手方向に沿って間隔を空けて複数の凹部64cが形成されている。この凹部64cは、ハーフエッチングにより形成されたものであり、厚み方向に貫通することなく一定の深さを持っている。また、凹部64cは、接続バー64の幅方向略中央部に形成されており、凹部64cの幅方向両側には、ハーフエッチングされていない領域が形成されている。各凹部64cは、各インナーリード51の先端近傍に、それぞれ形成されている。
A plurality of
互いに隣接する凹部64c同士の間には、厚肉部66が形成されている。各厚肉部66は、互いに隣接するインナーリード51の先端同士の間に形成されている。厚肉部66は、ハーフエッチングされておらず、ダイパッド11および支持リード13と同一の厚みを有している。すなわち凹部64cと厚肉部66とは、接続バー64の長さ方向に沿って交互に配置されている。
A
このほか、凹部64cおよび厚肉部66の構成は、図1および図2に示す凹部14cおよび厚肉部28の構成とそれぞれ略同一である。
In addition, the configuration of the
ダイパッド11は、各接続バー64に複数本(2本)ずつ連結された連結バー19によって支持されている。この連結バー19は、X方向に延びるとともに、その裏面側からハーフエッチングにより薄肉化されている。
The
図10に示す半導体装置20Cは、図9に示すリードフレーム10Cを用いて作製されたものである。この半導体装置20Cにおいて、接続バー64が除去されており、これに伴い、封止樹脂23の裏面のうち、ダイパッド11と、Y方向に沿って配列されたリード部12A、12Bとの間の領域に、樹脂凹部67が形成されている。この樹脂凹部67は1つの半導体装置20Cあたり2本設けられており、それぞれ接続バー64の形状に概ね対応してダイパッド11の辺に平行に一直線状に延びている。樹脂凹部67内では、封止樹脂23の一部からなる複数の突起部67aが裏面側に突出している。この突起部67aは、それぞれ上述した接続バー64の凹部64cに対応する形状を有している。なお、樹脂凹部67には、封止樹脂23と同じあるいは別の種類の絶縁性樹脂が充填されていても良い。
A
本実施の形態によれば、ダイパッド11と、X方向に沿って配列されたリード部12A、12Bとの間には、接続バー64が配置されていない。このため、接続バー64が配置されていない方向(すなわちY方向)にダイパッド11を延ばすことにより、その面積を広げることが可能となる。この場合、ダイパッド11に大型の半導体素子21や複数の半導体素子21を搭載することが容易となる。
According to the present embodiment, the
なお、本実施の形態によるリードフレーム10Cの製造方法および半導体装置20Cの製造方法は、第1の実施の形態によるリードフレーム10の製造方法(図5(a)−(f))および半導体装置20の製造方法(図6(a)−(g))と略同様である。
The
図11に示す半導体装置20Dは、本実施の形態の変形例を示している。この半導体装置20Dは、図9に示すリードフレーム10Cから作製されたものであり、厚肉部66は、完全に除去されることなく、半導体装置20Dの内部に残されて端子部を構成している。この厚肉部66は、ダイパッド11の周囲4辺(図11においてX方向又はY方向に平行な4辺)の全てに沿って、互いに間隔を空けて配列されている。各厚肉部66は、ダイパッド11とリード部12A、12Bとの間に等間隔に配置されている。互いに隣接する厚肉部66同士の間には、それぞれ凹部64cに対応する突起部67aが形成されている。
A
この場合、リードフレーム10Cの接続バー64のうち、各凹部64cの周辺領域は、封止樹脂23によって樹脂封止された後、裏面側からエッチングにより除去されている。一方、各厚肉部66は、ダイパッド11、リード部12A、12Bおよび他の厚肉部66から分離されており、これらの部材から電気的に独立して端子部を構成している。厚肉部66は、ハーフエッチングされておらず、ダイパッド11と同一の厚みを有している。さらに厚肉部66の裏面には、外部の実装基板(図示せず)に電気的に接続される外部端子17Cが形成されている。また、厚肉部66の表面には、それぞれボンディングワイヤ22が接続されている。
In this case, in the
このほか、図11に示す半導体装置20Dの構成は、図7に示す半導体装置20Aの構成と略同様である。
In addition, the configuration of the
10、10A、10C リードフレーム
11 ダイパッド
12A、12B リード部
13 支持リード(支持部材)
14 接続リング(リード接続部)
14c 凹部
15A 内部端子
17A−17C 外部端子
19 連結バー
20、20A−20D 半導体装置
21 半導体素子
22 ボンディングワイヤ(接続部材)
23 封止樹脂
24 接着剤
25 めっき部
27 樹脂凹部
28 厚肉部
51 インナーリード
52 接続リード
53 端子部
64 接続バー(リード接続部)
10, 10A,
14 Connection ring (lead connection)
23
Claims (14)
半導体素子が搭載されるダイパッドと、
前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部と、
前記インナーリードの先端側に設けられたリード接続部とを備え、
前記リード接続部の表面に、前記リード接続部の長さ方向に沿って間隔を空けて複数の凹部が形成され、
前記リード接続部のうち互いに隣接する前記凹部同士の間に、厚肉部が形成され、
前記凹部は、前記リード接続部の幅方向中央部に形成されており、前記凹部の幅方向両側には、薄肉化されていない領域が形成されていることを特徴とするリードフレーム。 A lead frame for a semiconductor device,
A die pad on which a semiconductor element is mounted;
A plurality of lead portions provided around the die pad, each including a terminal portion and an inner lead extending inward from the terminal portion;
A lead connection portion provided on the tip side of the inner lead,
A plurality of recesses are formed on the surface of the lead connection part at intervals along the length direction of the lead connection part,
A thick part is formed between the recesses adjacent to each other among the lead connection parts,
2. The lead frame according to claim 1, wherein the recess is formed in a central portion in the width direction of the lead connection portion, and regions that are not thinned are formed on both sides in the width direction of the recess.
ダイパッドと、
前記ダイパッド周囲に設けられ、それぞれ端子部と前記端子部から内側に延びるインナーリードとを含む複数のリード部と、
前記ダイパッド上に搭載された半導体素子と、
前記半導体素子と各リード部の前記インナーリードとを電気的に接続する接続部材と、 前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
前記封止樹脂の裏面のうち、前記リード部と前記ダイパッドとの間に樹脂凹部が形成され、
前記樹脂凹部内において、前記封止樹脂の一部からなる複数の突起部が裏面側に突出していることを特徴とする半導体装置。 A semiconductor device,
Die pad,
A plurality of lead portions provided around the die pad, each including a terminal portion and an inner lead extending inward from the terminal portion;
A semiconductor element mounted on the die pad;
A connecting member for electrically connecting the semiconductor element and the inner lead of each lead portion; a sealing resin for sealing the die pad; the plurality of lead portions; the semiconductor element; and the connecting member. With
Of the back surface of the sealing resin, a resin recess is formed between the lead portion and the die pad,
In the resin recess, a plurality of protrusions made of a part of the sealing resin protrude to the back surface side.
金属基板を準備する工程と、
前記金属基板をエッチング加工することにより、前記金属基板に前記ダイパッド、前記リード部、および前記リード接続部を形成する工程とを備え、
前記リード接続部の表面に、前記リード接続部の長さ方向に沿って間隔を空けて複数の凹部が形成され、
前記リード接続部のうち互いに隣接する前記凹部同士の間に、厚肉部が形成され、
前記凹部は、前記リード接続部の幅方向中央部に形成されており、前記凹部の幅方向両側には、薄肉化されていない領域が形成されていることを特徴とするリードフレームの製造方法。 A die pad on which a semiconductor element is mounted; a plurality of lead portions provided around the die pad; each including a terminal portion and an inner lead extending inwardly from the terminal portion; and a tip end side of the inner lead, In a method for manufacturing a lead frame, comprising a lead connecting portion provided on the leading end side of the lead,
Preparing a metal substrate;
Forming the die pad, the lead portion, and the lead connection portion on the metal substrate by etching the metal substrate,
A plurality of recesses are formed on the surface of the lead connection part at intervals along the length direction of the lead connection part,
A thick part is formed between the recesses adjacent to each other among the lead connection parts,
2. The lead frame manufacturing method according to claim 1, wherein the recess is formed in a central portion in the width direction of the lead connection portion, and regions that are not thinned are formed on both sides in the width direction of the recess.
請求項1乃至8のいずれか一項記載のリードフレームを準備する工程と、
前記リードフレームの前記ダイパッド上に前記半導体素子を搭載する工程と、
前記半導体素子と各リード部の前記インナーリードとを接続部材により電気的に接続する工程と、
前記ダイパッドと、前記複数のリード部と、前記半導体素子と、前記接続部材とを封止樹脂により封止する工程と、
前記リードフレームの裏面側から前記リード接続部の少なくとも一部を除去する工程とを備えたことを特徴とする半導体装置の製造方法。 In a method for manufacturing a semiconductor device,
Preparing a lead frame according to any one of claims 1 to 8,
Mounting the semiconductor element on the die pad of the lead frame;
Electrically connecting the semiconductor element and the inner lead of each lead portion by a connecting member;
Sealing the die pad, the plurality of lead portions, the semiconductor element, and the connection member with a sealing resin;
And a step of removing at least a part of the lead connecting portion from the back side of the lead frame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015128724A JP6573157B2 (en) | 2015-06-26 | 2015-06-26 | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015128724A JP6573157B2 (en) | 2015-06-26 | 2015-06-26 | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017017046A JP2017017046A (en) | 2017-01-19 |
| JP6573157B2 true JP6573157B2 (en) | 2019-09-11 |
Family
ID=57830902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015128724A Active JP6573157B2 (en) | 2015-06-26 | 2015-06-26 | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6573157B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11217509B2 (en) | 2020-01-22 | 2022-01-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure |
| US11450596B2 (en) | 2019-11-22 | 2022-09-20 | Advanced Semiconductor Engineering, Inc. | Lead frame, package structure and method for manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102271093B1 (en) * | 2021-01-25 | 2021-07-02 | 에스앤피티(주) | Substrate for semiconductor packaging |
| JP7486065B1 (en) * | 2022-11-16 | 2024-05-17 | 大日本印刷株式会社 | Lead frame and manufacturing method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2766332B2 (en) * | 1989-08-30 | 1998-06-18 | 新光電気工業株式会社 | Lead frame and manufacturing method thereof |
| JP2937032B2 (en) * | 1993-09-20 | 1999-08-23 | 住友電気工業株式会社 | Lead frame manufacturing method |
| CN100539054C (en) * | 2007-03-13 | 2009-09-09 | 百慕达南茂科技股份有限公司 | Chip package structure and manufacturing method thereof |
| JP2011238770A (en) * | 2010-05-11 | 2011-11-24 | Fujitsu Semiconductor Ltd | Lead frame, semiconductor device, and method of manufacturing semiconductor device |
| JP6379448B2 (en) * | 2013-04-18 | 2018-08-29 | 大日本印刷株式会社 | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
-
2015
- 2015-06-26 JP JP2015128724A patent/JP6573157B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11450596B2 (en) | 2019-11-22 | 2022-09-20 | Advanced Semiconductor Engineering, Inc. | Lead frame, package structure and method for manufacturing the same |
| US11217509B2 (en) | 2020-01-22 | 2022-01-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017017046A (en) | 2017-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6319644B2 (en) | Lead frame, manufacturing method thereof, and manufacturing method of semiconductor device | |
| JP6205816B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP6573157B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP7174363B2 (en) | Lead frames and semiconductor equipment | |
| JP6917010B2 (en) | Semiconductor devices and their manufacturing methods | |
| JP6936963B2 (en) | Lead frame | |
| JP6379448B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP6465394B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP6788825B2 (en) | Lead frames and semiconductor devices | |
| JP6946870B2 (en) | Lead frames, semiconductor devices, and methods for manufacturing semiconductor devices | |
| JP6807050B2 (en) | Lead frames and semiconductor devices | |
| JP7223347B2 (en) | Manufacturing method of lead frame and semiconductor device | |
| JP7380750B2 (en) | Lead frames and semiconductor devices | |
| JP6807043B2 (en) | Lead frames and semiconductor devices | |
| JP6428013B2 (en) | Lead frame member and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP7619511B2 (en) | Lead frame and manufacturing method thereof | |
| JP7064721B2 (en) | Lead frames and semiconductor devices | |
| JP7081702B2 (en) | Lead frames and semiconductor devices | |
| JP6967190B2 (en) | Lead frame | |
| JP6436202B2 (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP6842649B2 (en) | Lead frames and semiconductor devices | |
| JP2018137315A (en) | Lead frame and semiconductor device | |
| WO2015111623A1 (en) | Lead frame and method for manufacturing same, semiconductor device and method for manufacturing same | |
| WO2024106469A1 (en) | Lead frame and method for manufacturing same | |
| JP2015154042A (en) | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190801 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6573157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |