Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6577916B2 - 保護ｉｃ - Google Patents
[go: Go Back, main page]

JP6577916B2 - 保護ｉｃ - Google Patents

保護ｉｃ Download PDF

Info

Publication number
JP6577916B2
JP6577916B2 JP2016137099A JP2016137099A JP6577916B2 JP 6577916 B2 JP6577916 B2 JP 6577916B2 JP 2016137099 A JP2016137099 A JP 2016137099A JP 2016137099 A JP2016137099 A JP 2016137099A JP 6577916 B2 JP6577916 B2 JP 6577916B2
Authority
JP
Japan
Prior art keywords
terminal
secondary battery
switch
battery
side switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016137099A
Other languages
English (en)
Other versions
JP2018011387A (ja
Inventor
修平 安部
修平 安部
ヒョク−フィ ナ
ヒョク−フィ ナ
ホ−ソク ファン
ホ−ソク ファン
ヨン−ソク キム
ヨン−ソク キム
サン−ホン アン
サン−ホン アン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2016137099A priority Critical patent/JP6577916B2/ja
Priority to US15/640,699 priority patent/US10283981B2/en
Priority to CN201710545608.6A priority patent/CN107612053B/zh
Priority to KR1020170086463A priority patent/KR102147864B1/ko
Publication of JP2018011387A publication Critical patent/JP2018011387A/ja
Application granted granted Critical
Publication of JP6577916B2 publication Critical patent/JP6577916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/663—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements using battery or load disconnect circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H10D89/814—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the FET, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/61—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements against overcharge
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/62—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements against overcurrent
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries
    • H02J7/60—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements
    • H02J7/63—Circuit arrangements for charging or discharging batteries or for supplying loads from batteries including safety or protection arrangements against overdischarge
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Secondary Cells (AREA)

Description

本発明は、保護ＩＣに関する。
従来、二次電池と負荷との間の電源経路に挿入されたスイッチング素子をオフすることによって、前記二次電池を保護する保護回路が知られている（例えば、特許文献１を参照）。
図１は、特許文献１に開示された保護回路１２の構成を示す図である。二次電池１１が充電器１５に接続されるとき、制御回路１４は、スイッチング素子１３のゲート電圧をスイッチング素子１３のオン電圧とする。このとき、図１に示されるように、バックゲートコンタクト２１の電位は、ドレイン電位とする。
二次電池１１の電圧が最高設定電圧よりも高くなると、制御回路１４は、スイッチング素子１３のゲート電圧をカットオフ電圧とする。これにより、充電電流は、スイッチング素子１３及び寄生ダイオード２６のダイオード２６Ｂにより遮断される一方で、二次電池１１が負荷１６に接続されると、放電電流は、ダイオード２６Ｂを介して流れる。
一方、二次電池１１の電圧が最低設定電圧よりも低くなると、制御回路１４は、スイッチング素子１３のゲート電圧をカットオフ電圧とし、バックゲートコンタクト２１の電位をドレイン電位からソース電位に切り換える。これにより、放電電流は、スイッチング素子１３及び寄生ダイオード２６のダイオード２６Ａにより遮断される一方で、二次電池１１が充電器１５に接続されると、充電電流は、ダイオード２６Ａを介して流れる。
制御回路１４は、切換スイッチＳＷを端子Ｖｓｓ側又は端子Ｖｍ１側に切り換えることで、バックゲートコンタクト２１の電位を、スイッチング素子１３のソース又はドレインと同電位とする。
特許第４５２２３８４号公報
図２は、端子１９４の電位を端子１９２の電位又は端子１９５の電位に選択的に切り替える回路の一例を示す図である。例えば、端子１９４は、ＭＯＳトランジスタのバックゲートに接続されるバイアス出力端子の一例であり、端子１９２は、電源の負極側に接続されるＶＳＳ端子の一例であり、端子１９５は、負荷のマイナス側の端子に接続されるＶ−端子の一例である。
制御回路１９８は、トランジスタ１７４をオンさせることによりスイッチ１４１をオンさせることによって端子１９４の電位を端子１９２の電位に切り替え、トランジスタ１７８をオンさせることによりスイッチ１４２をオンさせることによって端子１９４の電位を端子１９５の電位に切り替える。スイッチ１４１は、ＮＭＯＳトランジスタ１７１，１７２を含み、スイッチ１４２は、ＮＭＯＳトランジスタ１７５，１７６を含む。デプレッション型のＮＭＯＳトランジスタ１７３は、トランジスタ１７４のオフ状態でのＮＭＯＳトランジスタ１７１，１７２の各ゲートのレベルを固定する。デプレッション型のＮＭＯＳトランジスタ１７７は、トランジスタ１７８のオフ状態でのＮＭＯＳトランジスタ１７５，１７６の各ゲートのレベルを固定する。
しかしながら、スイッチ１４１がオフ且つスイッチ１４２がオンの状態で端子１９５の電位が上昇すると、ｎｐｎ型の寄生トランジスタ１７０がオンする。これにより、電源の正極側に接続される端子１９１から寄生トランジスタ１７０を介して端子１９４に流れるリーク電流が発生する。リーク電流が発生すると、例えば、回路の消費電流が増大してしまう。
図３は、図２に示されたスイッチ１４２の構造の一例を模式的に示す断面図であり、トランジスタ１７８のオンによりスイッチ１４２のオン状態の一例を示す図である。図２に示されるデプレッション型のＮＭＯＳトランジスタ１７７には、トランジスタ１７８のオンにより常時電流が流れるので、図３に示される符号１７７は、ＮＭＯＳトランジスタ１７７のオン抵抗を表す。
図３において、Ｎ型シリコン基板１８０に形成されたスイッチ１４２は、ＮＭＯＳトランジスタ１７５，１７６を含む。Ｎ型シリコン基板１８０には、ｎ＋領域１８９のバックゲートＳＵＢが形成され、バックゲートＳＵＢは、電源の正極側の電位に接続されている。
ＮＭＯＳトランジスタ１７５は、ｎ＋領域１８３のドレインＤとｎ＋領域１８４のソースＳとゲート電極１８２とを有する。ｎ＋領域１８４のソースＳは、ｐ＋領域１８８のバックゲートＢＧに接続されている。一方、ＮＭＯＳトランジスタ１７６は、ｎ＋領域１８７のソースＳとｎ＋領域１８６のドレインＤとゲート電極１８５とを有する。ｎ＋領域１８７のソースＳは、ｐ＋領域１８８のバックゲートＢＧに接続されている。ｎ＋領域１８３，１８４，１８６，１８７及びｐ＋領域１８８は、Ｎ型シリコン基板１８０に接するｐ領域１８１に接して囲まれている。
スイッチ１４２がオンの状態でＶ−端子の電位が上昇すると、ｎｐｎ型の寄生トランジスタ１７０がオンする。これにより、電源の正極側に接続されたバックゲートＳＵＢから寄生トランジスタ１７０を介してｎ＋領域１８３のドレインＤに流れるリーク電流が、発生し端子１９４に流れる。これにより、回路の消費電流が増大してしまう。
逆に、図４に示されるように、スイッチ１４１がオフ且つスイッチ１４２がオンの状態で端子１９５の電位が低下すると、図２及び図３に示した場合と同様に、ｎｐｎ型の寄生トランジスタ１７９がオンする。図４は、端子１９５の電位の低下により寄生トランジスタ１７９がオンする場合の一例を示す図である。ｎｐｎ型の寄生トランジスタ１７９がオンすることにより、電源の正極側に接続される端子１９１から寄生トランジスタ１７９を介して端子１９５に流れるリーク電流が発生する。リーク電流が発生すると、例えば、回路の消費電流が増大してしまう。
そこで、本開示の一態様は、寄生トランジスタによるリーク電流を抑制することを目的とする。
上記目的を達成するため、本開示では、
二次電池と負荷との間の電源経路に挿入されたＭＯＳトランジスタを制御することによって前記二次電池を保護する保護ＩＣであって、
前記ＭＯＳトランジスタのバックゲートに接続されるバイアス出力端子と、
前記二次電池と前記ＭＯＳトランジスタとの間の前記電源経路に接続される電池側端子と、
前記負荷と前記ＭＯＳトランジスタとの間の前記電源経路に接続される負荷側端子と、
前記バイアス出力端子と前記負荷側端子とを結ぶ電流経路に挿入された第１の負荷側スイッチと、
前記ＭＯＳトランジスタのゲートに接続されるゲート制御端子と、
前記ゲート制御端子と前記負荷側端子とを結ぶ電流経路に挿入された第２の負荷側スイッチと、
前記ゲート制御端子をプルアップするプルアップ回路と、
前記二次電池の状態に応じて前記第１の負荷側スイッチを動作させることによって前記バックゲートの電位を制御するバックゲート制御信号を前記バイアス出力端子から出力させ、前記二次電池の状態に応じて前記第２の負荷側スイッチ及び前記プルアップ回路を動作させることによって前記ゲートの電位を制御するゲート制御信号を前記ゲート制御端子から出力させる制御回路とを備え、
前記第１の負荷側スイッチは、Ｎ型シリコン基板に形成され、ドレインが相互に接続された２個の第１のＮＭＯＳトランジスタを少なくとも含み、
前記第２の負荷側スイッチは、Ｎ型シリコン基板に形成され、ドレインが相互に接続された２個の第２のＮＭＯＳトランジスタを少なくとも含み、
前記制御回路は、前記２個の第１のＮＭＯＳトランジスタを前記二次電池の状態に応じて一緒にオン又はオフさせ、前記２個の第２のＮＭＯＳトランジスタを前記二次電池の状態に応じて一緒にオン又はオフさせる、保護ＩＣが提供される。
本開示の一態様によれば、寄生トランジスタによるリーク電流を抑制することができる。
特許文献１に開示された保護回路の構成を示す図である。 端子の電位の上昇により寄生トランジスタがオンする場合の一例を示す図である。 図２に示されたスイッチの構造の一例を模式的に示す断面図である。 端子の電位の低下により寄生トランジスタがオンする場合の一例を示す図である。 電池パックの構成例を示す図である。 バックゲートの電位を切り替えるスイッチ回路の構成の一例を示す図である。 ゲートの電位を切り替えるスイッチ回路の構成の一例を示す図である。 図６又は図７に示されたスイッチの構造の一例を模式的に示す断面図である。 図６又は図７に示されたスイッチの構造の一例を模式的に示す断面図である。
以下、本開示の実施形態を図面に従って説明する。なお、ＮＭＯＳトランジスタは、Ｎチャネル型のＭＯＳトランジスタを意味し、ＰＭＯＳトランジスタは、Ｐチャネル型のＭＯＳトランジスタを意味する。
図５は、電池パック１００の構成例を示す図である。電池パック１００は、二次電池２００と、二次電池保護装置１１０とを内蔵して備える。
二次電池２００は、充放電可能な電池の一例である。二次電池２００は、プラス端子５（Ｐ＋端子）とマイナス端子６（Ｐ−端子）に接続された負荷１３０に電力を供給できる。二次電池２００は、プラス端子５とマイナス端子６に接続された充電器１５０によって充電されることが可能である。二次電池２００の具体例として、リチウムイオン電池やリチウムポリマ電池などが挙げられる。電池パック１００は、負荷１３０に内蔵されてもよいし、外付けされてもよい。
負荷１３０は、電池パック１００の二次電池２００を電源とする負荷の一例である。負荷１３０の具体例として、携帯可能な携帯端末装置などの電子機器が挙げられる。携帯端末装置の具体例として、携帯電話、スマートフォン、タブレット型コンピュータ、ゲーム機、テレビ、音楽や映像のプレーヤー、カメラなどの電子機器が挙げられる。
二次電池保護装置１１０は、二次電池２００を電源として動作し、二次電池２００の充放電を制御することによって二次電池２００を過放電等から保護する二次電池保護装置の一例である。二次電池保護装置１１０は、充放電制御回路１４０と、電池正極接続端子３（Ｂ＋端子）と、電池負極接続端子４（Ｂ−端子）と、プラス端子５と、マイナス端子６とを備える。
充放電制御回路１４０は、二次電池２００の充放電を制御することによって二次電池２００を過放電等から保護する充放電制御回路の一例である。充放電制御回路１４０は、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ１７と、二次電池保護集積回路１２０と、抵抗１と、キャパシタ２と、抵抗９とを備える。
電池正極接続端子３は、二次電池２００の正極２０１に接続される端子の一例である。電池負極接続端子４は、二次電池２００の負極２０２に接続される端子の一例である。プラス端子５は、負荷１３０又は充電器１５０のプラス側端子に接続される端子の一例である。マイナス端子６は、負荷１３０又は充電器１５０のマイナス側端子に接続される端子の一例である。
電池正極接続端子３とプラス端子５とは、プラス側電源経路８によって接続され、電池負極接続端子４とマイナス端子６とは、マイナス側電源経路７によって接続される。プラス側電源経路８は、電池正極接続端子３とプラス端子５との間の充放電電流経路の一例であり、マイナス側電源経路７は、電池負極接続端子４とマイナス端子６との間の充放電電流経路の一例である。
二次電池保護装置１１０は、ＭＯＳトランジスタ１７を備える。ＭＯＳトランジスタ１７は、第１のマイナス側接続点７ａと第２のマイナス側接続点７ｂとの間でマイナス側電源経路７に直列に挿入されたＭＯＳ電界効果トランジスタの一例である。ＭＯＳトランジスタ１７のオフにより、二次電池２００の充電電流又は放電電流が流れるマイナス側電源経路７が遮断される。ＭＯＳトランジスタ１７は、Ｎチャネル型ＭＯＳトランジスタの一例である。
二次電池保護装置１１０は、二次電池保護集積回路１２０を備える。二次電池保護集積回路１２０は、二次電池２００を電源として動作し、二次電池２００の充放電を制御することによって二次電池２００を過電流等から保護する二次電池保護回路の一例である。二次電池保護集積回路１２０は、二次電池２００から給電されて二次電池２００を保護する。
二次電池保護集積回路１２０は、例えば、電源端子９１と、グランド端子９２と、ゲート制御端子９３と、バイアス出力端子９４と、検出端子９５とを備える保護ＩＣ（Integrated Circuit）の一例である。
電源端子９１は、プラス側接続点８ａ及び電池正極接続端子３を介して二次電池２００の正極２０１に接続される正極側電源端子であり、ＶＤＤ端子と呼ばれることがある。電源端子９１は、例えば、プラス側電源経路８に一端が接続される抵抗１の他端と、マイナス側電源経路７に一端が接続されるキャパシタ２の他端との接続点に接続される。キャパシタ２の一端は、電池負極接続端子４とＭＯＳトランジスタ１７との間の第１のマイナス側接続点７ａでマイナス側電源経路７に接続される。
グランド端子９２は、第１のマイナス側接続点７ａ及び電池負極接続端子４を介して二次電池２００の負極２０２に接続される負極側電源端子であり、ＶＳＳ端子と呼ばれることがある。グランド端子９２は、電池負極接続端子４とＭＯＳトランジスタ１７との間の第１のマイナス側接続点７ａでマイナス側電源経路７に接続される。グランド端子９２は、電池側端子の一例である。
ゲート制御端子９３は、ＭＯＳトランジスタ１７のゲートＧに接続され、ＭＯＳトランジスタ１７のゲートＧを制御する制御信号を出力する端子である。
バイアス出力端子９４は、ＭＯＳトランジスタ１７のバックゲートＢＧに接続され、バックゲートＢＧの電位を決定するための端子である。
検出端子９５は、負荷１３０のグランド側端子に接続されるマイナス端子６に接続される端子であり、Ｖ−端子と呼ばれることがある。検出端子９５は、マイナス端子６とＭＯＳトランジスタ１７との間の第２のマイナス側接続点７ｂでマイナス側電源経路７に抵抗９を介して接続される。検出端子９５は、負荷側端子の一例である。
二次電池保護集積回路１２０は、ＭＯＳトランジスタ１７を制御することで二次電池２００の保護動作を行う。二次電池保護集積回路１２０は、第１の異常検出回路２２と、第２の異常検出回路２３と、スイッチ４１〜４６と、抵抗素子３１〜３４と、制御回路９８とを備える。
第１の異常検出回路２２及び第２の異常検出回路２３は、二次電池２００の充電又は放電の異常を検出する手段であり、例えば当該異常を検出するコンパレータを有する。
制御回路９８は、第１の異常検出回路２２と第２の異常検出回路２３の少なくとも一方による異常検出結果に基づいて、スイッチ制御回路４０を制御するスイッチ制御信号を出力し、ＭＯＳトランジスタ１７のオン又はオフをスイッチ制御回路４０により制御する。制御回路９８は、例えば、二次電池２００の充電又は放電の異常を検出するコンパレータの出力を遅延回路を通してラッチする。制御回路９８は、例えば、論理回路によって構成される。図２において、スイッチ制御回路４０は、スイッチ４１〜４５と、抵抗素子３１〜３４とを含む。
スイッチ４１及び抵抗素子３１は、バイアス出力端子９４とグランド端子９２とを二次電池保護集積回路１２０内で結ぶ電流経路に直列に挿入されている。スイッチ４２及び抵抗素子３２は、バイアス出力端子９４と検出端子９５とを二次電池保護集積回路１２０内で結ぶ電流経路に直列に挿入されている。バイアス出力端子９４は、スイッチ４１とスイッチ４２との間の電流経路に二次電池保護集積回路１２０内で接続されている。
スイッチ４３及び抵抗素子３３は、ゲート制御端子９３とグランド端子９２とを二次電池保護集積回路１２０内で結ぶ電流経路に直列に挿入されている。スイッチ４４及び抵抗素子３４は、ゲート制御端子９３と検出端子９５とを二次電池保護集積回路１２０内で結ぶ電流経路に直列に挿入されている。ゲート制御端子９３は、スイッチ４３とスイッチ４４との間の電流経路に二次電池保護集積回路１２０内で接続され、且つ、スイッチ４５を介して電源端子９１の電位に二次電池保護集積回路１２０内で接続されている。
スイッチ４６は、検出端子９５と電源端子９１とを二次電池保護集積回路１２０内で結ぶ電流経路に直列に挿入されている。スイッチ４６のオンにより、検出端子９５は電源端子９１の電位にプルアップされる。
第１の異常検出回路２２は、例えば、電源端子９１とグランド端子９２との間の電圧を検出することによって、二次電池２００の電池電圧（セル電圧）を監視する。
第１の異常検出回路２２は、所定の過充電検出電圧Ｖｄｅｔ１以上のセル電圧をコンパレータによって検知することにより、二次電池２００の過充電が検出されたとして、過充電検出信号を出力する。二次電池２００の過充電は、二次電池２００が過剰に充電された異常状態（二次電池２００の充電異常状態の一例）を表す。
第１の異常検出回路２２は、所定の過放電検出電圧Ｖｄｅｔ２以下のセル電圧をコンパレータによって検知することにより、二次電池２００の過放電が検出されたとして、過放電検出信号を出力する。二次電池２００の過放電は、二次電池２００が過剰に放電された異常状態（二次電池２００の放電異常状態の一例）を表す。
第２の異常検出回路２３は、例えば、検出端子９５とグランド端子９２との間の電圧を検出することによって、マイナス端子６と電池負極接続端子４との間の電圧（センス電圧）を監視する。
第２の異常検出回路２３は、ＭＯＳトランジスタ１７のオン状態で所定の放電過電流検出電圧Ｖｄｅｔ３以上のセンス電圧をコンパレータによって検知することにより、二次電池２００の放電過電流が検出されたとして、放電過電流検出信号を出力する。二次電池２００の放電過電流は、二次電池２００を放電する方向に過剰な放電電流が流れる異常状態（二次電池２００の放電異常状態の一例）を表す。
第２の異常検出回路２３は、ＭＯＳトランジスタ１７のオン状態で所定の充電過電流検出電圧Ｖｄｅｔ４以下のセンス電圧をコンパレータによって検知することにより、二次電池２００の充電過電流が検出されたとして、充電過電流検出信号を出力する。二次電池２００の充電過電流は、二次電池２００を充電する方向に過剰な充電電流が流れる異常状態（二次電池２００の充電異常状態の一例）を表す。
制御回路９８は、二次電池２００の充電異常状態及び放電異常状態が第１の異常検出回路２２及び第２の異常検出回路２３により検出されていない場合、スイッチ制御信号を出力することによって、スイッチ４１をオン、スイッチ４２をオフ、スイッチ４３をオフ、スイッチ４４をオフ、スイッチ４５をオン、スイッチ４６をオフさせる。これにより、制御回路９８は、スイッチ４５をオンにしてＭＯＳトランジスタ１７をオンさせる論理のゲート制御信号をスイッチ制御回路４０を介してゲート制御端子９３から出力させ、且つ、バイアス出力端子９４を検出端子９５と接続させずにグランド端子９２と二次電池保護集積回路１２０内で接続させる。
つまり、制御回路９８は、二次電池２００の充電異常状態及び放電異常状態が第１の異常検出回路２２及び第２の異常検出回路２３により検出されていない場合、ＭＯＳトランジスタ１７をオンさせる論理のゲート制御信号をスイッチ制御回路４０を介してゲート制御端子９３から出力させ、且つ、グランド端子９２の電位のバックゲート制御信号をスイッチ制御回路４０を介してバイアス出力端子９４から出力させる。これにより、ＭＯＳトランジスタ１７はオンされ、且つ、ＭＯＳトランジスタ１７のバックゲートＢＧは、スイッチ４１及びグランド端子９２を介してＭＯＳトランジスタ１７のドレインＤと接続される。
ゲート制御信号は、ＭＯＳトランジスタのゲートを制御する。バックゲート制御信号は、バックゲートＢＧの電位を制御する。バックゲート制御信号により、バックゲートＢＧの電位は固定される。
したがって、二次電池２００を充電する方向に流れる充電電流は、充電器１５０が接続されると、オン状態のＭＯＳトランジスタ１７を介して流れる。一方、二次電池２００を放電する方向に流れる放電電流は、負荷１３０が接続されると、オン状態のＭＯＳトランジスタ１７を介して流れる。
一方、制御回路９８は、二次電池２００の充電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、スイッチ制御信号を出力することによって、スイッチ４１をオフ、スイッチ４２をオン、スイッチ４３をオフ、スイッチ４４をオン、スイッチ４５をオフさせる。これにより、制御回路９８は、ＭＯＳトランジスタ１７をオフさせる論理のゲート制御信号をスイッチ制御回路４０を介してゲート制御端子９３から出力させ、且つ、バイアス出力端子９４をグランド端子９２と接続させずに検出端子９５と二次電池保護集積回路１２０内で接続させる。
つまり、制御回路９８は、二次電池２００の充電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、ＭＯＳトランジスタ１７をオフさせる論理のゲート制御信号をスイッチ制御回路４０を介してゲート制御端子９３から出力させ、且つ、検出端子９５の電位のバックゲート制御信号をスイッチ制御回路４０を介してバイアス出力端子９４から出力させる。これにより、ＭＯＳトランジスタ１７はオフされ、且つ、ＭＯＳトランジスタ１７のバックゲートＢＧは、スイッチ４２及び検出端子９５を介してＭＯＳトランジスタ１７のソースＳと接続される。
したがって、二次電池２００の充電異常状態で二次電池２００を充電する方向に流れる充電電流は、充電器１５０が接続されても、オフ状態のＭＯＳトランジスタ１７及び寄生ダイオード１８により遮断される。一方、二次電池２００の充電異常状態で二次電池２００を放電する方向に流れる放電電流は、負荷１３０が接続されると、マイナス端子６、抵抗９、検出端子９５、抵抗素子３２、スイッチ４２、バイアス出力端子９４、バックゲートＢＧ、寄生ダイオード１８、電池負極接続端子４の順に流れる。寄生ダイオード１８は、ＭＯＳトランジスタ１７のバックゲートＢＧとドレインＤとの間に形成される。
ここで、二次電池２００の充電異常状態での放電電流の電流値は、スイッチ４２のオン抵抗、抵抗素子３２及び抵抗９により制限される。しかしながら、ＭＯＳトランジスタ１７のオン抵抗値よりも第１の制御ライン（具体的には、バイアス出力端子９４と検出端子９５との間の電流経路）のインピーダンスを上げることによって、チップ面積の増大を抑制することができる。また、スイッチ４２を駆動するためのドライバ回路を容易に設計することが可能となる。例えば、ＭＯＳトランジスタ１７の数ｍΩオーダのオン抵抗値よりも大きな数ｋΩオーダのオン抵抗値を有するＦＥＴによってスイッチ４２が構成されることによって、スイッチ４２の実装に必要なチップ面積を０．１ｍｍ四方程度に抑制することができる。
このように、二次電池保護集積回路１２０において、バイアス出力端子９４と検出端子９５とがスイッチ４２を介して接続された状態でのバイアス出力端子９４と検出端子９５との間の抵抗値は、ＭＯＳトランジスタ１７のオン抵抗値よりも大きい。したがって、二次電池保護集積回路１２０の回路面積の増大を抑制することができる。
また、抵抗素子３２がバイアス出力端子９４と検出端子９５との間の電流経路に直列に挿入されている。したがって、バイアス出力端子９４と検出端子９５とがスイッチ４２を介して接続された状態でのバイアス出力端子９４と検出端子９５との間の抵抗値を大きく設定することが、抵抗素子３２の抵抗値によって容易になる。
また、制御回路９８は、二次電池２００の過充電が第１の異常検出回路２２により検出されている場合、スイッチ４６をオンさせてもよい。これにより、過充電状態の二次電池２００の電荷は、電源端子９１、オン状態のスイッチ４６、抵抗素子３２、オン状態のスイッチ４２、バイアス出力端子９４、バックゲートＢＧ、寄生ダイオード１８を介して、電池負極接続端子４に放電される。よって、二次電池２００を過充電状態から速やかに抜け出すことが可能となる。なお、スイッチ４６は、二次電池２００の過充電が検出されている場合、二次電池２００の電荷を検出端子９５に放電させる放電回路の一例である。
他方、制御回路９８は、二次電池２００の放電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、スイッチ４１をオン、スイッチ４２をオフ、スイッチ４３をオン、スイッチ４４をオフ、スイッチ４５をオフさせる。これにより、制御回路９８は、ＭＯＳトランジスタ１７をオフさせる論理の制御信号をスイッチ制御回路４０を介してゲート制御端子９３から出力させ、且つ、バイアス出力端子９４を検出端子９５と接続させずにグランド端子９２と二次電池保護集積回路１２０内で接続させる。
つまり、制御回路９８は、二次電池２００の放電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、ＭＯＳトランジスタ１７をオフさせる論理のゲート制御信号をスイッチ制御回路４０を介してゲート制御端子９３から出力させ、且つ、グランド端子９２の電位のバックゲート制御信号をバイアス出力端子９４から出力させる。これにより、ＭＯＳトランジスタ１７はオフされ、且つ、ＭＯＳトランジスタ１７のバックゲートＢＧは、スイッチ４１及びグランド端子９２を介してＭＯＳトランジスタ１７のドレインＤと接続される。
したがって、二次電池２００の放電異常状態で二次電池２００を放電する方向に流れる放電電流は、負荷１３０が接続されても、オフ状態のＭＯＳトランジスタ１７及び寄生ダイオード１９により遮断される。一方、二次電池２００の放電異常状態で二次電池２００を充電する方向に流れる充電電流は、充電器１５０が接続されると、電池負極接続端子４、グランド端子９２、抵抗素子３１、スイッチ４１、バイアス出力端子９４、バックゲートＢＧ、寄生ダイオード１９、マイナス端子６の順に流れる。寄生ダイオード１９は、ＭＯＳトランジスタ１７のバックゲートＢＧとソースＳとの間に形成される。
ここで、二次電池２００の放電異常状態での充電電流の電流値は、スイッチ４１のオン抵抗及び抵抗素子３１により制限される。しかしながら、ＭＯＳトランジスタ１７のオン抵抗値よりも第２の制御ライン（具体的には、バイアス出力端子９４とグランド端子９２との間の電流経路）のインピーダンスを上げることによって、チップ面積の増大を抑制することができる。また、スイッチ４１を駆動するためのドライバ回路を容易に設計することが可能となる。例えば、ＭＯＳトランジスタ１７の数ｍΩオーダのオン抵抗値よりも大きな数ｋΩオーダのオン抵抗値を有するＦＥＴによってスイッチ４１が構成されることによって、スイッチ４１の実装に必要なチップ面積を０．１ｍｍ四方程度に抑制することができる。
このように、二次電池保護集積回路１２０において、バイアス出力端子９４とグランド端子９２とがスイッチ４１を介して接続された状態でのバイアス出力端子９４とグランド端子９２との間の抵抗値は、ＭＯＳトランジスタ１７のオン抵抗値よりも大きい。したがって、二次電池保護集積回路１２０の回路面積の増大を抑制することができる。
また、抵抗素子３１がバイアス出力端子９４とグランド端子９２との間の電流経路に直列に挿入されている。したがって、バイアス出力端子９４とグランド端子９２とがスイッチ４１を介して接続された状態でのバイアス出力端子９４とグランド端子９２との間の抵抗値を大きく設定することが、抵抗素子３１の抵抗値によって容易になる。
図６は、バックゲートの電位を切り替えるスイッチ回路１３１の構成の一例を示す図である。スイッチ回路１３１は、バイアス出力端子９４に接続されたＭＯＳトランジスタ１７（図５参照）のバックゲートＢＧの電位をグランド端子９２の電位又は検出端子９５の電位に選択的に切り替える半導体集積回路の一例である。
ＭＯＳトランジスタ１７のバックゲートＢＧは、ハイインピーダンスノードの一例である。バイアス出力端子９４は、ハイインピーダンスノードに接続される第１の端子の一例である。検出端子９５は、ハイインピーダンスノードとは別のノード（例えば、第２のマイナス側接続点７ｂ）に接続される第２の端子の一例である。
制御回路９８は、スイッチ４１をトランジスタ７４によりオンさせることによってバイアス出力端子９４の電位をグランド端子９２の電位に切り替え、スイッチ４２をトランジスタ７０，７９によりオンさせることによってバイアス出力端子９４の電位を検出端子９５の電位に切り替える。
スイッチ４１は、バイアス出力端子９４とグランド端子９２とを結ぶ電流経路に直列に挿入された電池側スイッチの一例である。スイッチ４２は、バイアス出力端子９４と検出端子９５とを結ぶ電流経路に直列に挿入された負荷側スイッチの一例である。
スイッチ４１は、ソースが相互に接続された２個のＮＭＯＳトランジスタ７１，７２を少なくとも含み、スイッチ４２は、ドレインが相互に接続された２個のＮＭＯＳトランジスタ７５，７６を少なくとも含む。デプレッション型のＮＭＯＳトランジスタ７３は、トランジスタ７４のオフ状態でのＮＭＯＳトランジスタ７１，７２の各ゲートのレベルを固定する。デプレッション型のＮＭＯＳトランジスタ７７は、トランジスタ７９のオフ状態でのＮＭＯＳトランジスタ７５のゲートのレベルを固定する。デプレッション型のＮＭＯＳトランジスタ７８は、トランジスタ７０のオフ状態でのＮＭＯＳトランジスタ７６のゲートのレベルを固定する。
トランジスタ７９，７０は、２個のＮＭＯＳトランジスタ７５，７６を一緒にオン又はオフさせる信号が入力される信号入力部の一例である。トランジスタ７９のゲートとトランジスタ７０のゲートとは、制御回路９８に共通に接続されている。トランジスタ７９は、電源端子９１の電位に接続されたソースと、ＮＭＯＳトランジスタ７５のゲートに接続されたドレインとを有するＰＭＯＳトランジスタの一例である。トランジスタ７０は、電源端子９１の電位に接続されたソースと、ＮＭＯＳトランジスタ７６のゲートに接続されたドレインとを有するＰＭＯＳトランジスタの一例である。
制御回路９８は、二次電池２００の充電異常状態及び放電異常状態が第１の異常検出回路２２及び第２の異常検出回路２３により検出されていない場合、トランジスタ７４をオンさせることによって、ＮＭＯＳトランジスタ７１，７２を一緒にオンさせる。これにより、スイッチ４１はオンする。また、制御回路９８は、二次電池２００の充電異常状態及び放電異常状態が第１の異常検出回路２２及び第２の異常検出回路２３により検出されていない場合、トランジスタ７９，７０を一緒にオフさせることによって、ＮＭＯＳトランジスタ７５，７６を一緒にオフさせる。これにより、スイッチ４２はオフする。
一方、制御回路９８は、二次電池２００の充電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、トランジスタ７４をオフさせることによって、ＮＭＯＳトランジスタ７１，７２を一緒にオフさせる。これにより、スイッチ４１はオフする。また、制御回路９８は、二次電池２００の充電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、トランジスタ７９，７０を一緒にオンさせることによって、ＮＭＯＳトランジスタ７５，７６を一緒にオンさせる。これにより、スイッチ４２はオンする。
他方、制御回路９８は、二次電池２００の放電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、トランジスタ７４をオンさせることによって、ＮＭＯＳトランジスタ７１，７２を一緒にオンさせる。これにより、スイッチ４１はオンする。また、制御回路９８は、二次電池２００の充電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、トランジスタ７９，７０を一緒にオフさせることによって、ＮＭＯＳトランジスタ７５，７６を一緒にオフさせる。これにより、スイッチ４２はオフする。
図７は、ゲートの電位を切り替えるスイッチ回路１３２の構成の一例を示す図である。スイッチ回路１３２は、ゲート制御端子９３に接続されたＭＯＳトランジスタ１７（図５参照）のゲートＧの電位をグランド端子９２の電位又は検出端子９５の電位に選択的に切り替える半導体集積回路の一例である。
ＭＯＳトランジスタ１７のゲートＧは、ハイインピーダンスノードの一例である。ゲート制御端子９３は、ハイインピーダンスノードに接続される第１の端子の一例である。検出端子９５は、ハイインピーダンスノードとは別のノード（例えば、第２のマイナス側接続点７ｂ）に接続される第２の端子の一例である。
制御回路９８は、スイッチ４３をトランジスタ８４によりオンさせることによってゲート制御端子９３の電位をグランド端子９２の電位に切り替え、スイッチ４４をトランジスタ８０，８９によりオンさせることによってゲート制御端子９３の電位を検出端子９５の電位に切り替える。この際、スイッチ４５は、オフの状態である。
スイッチ４５は、ゲート制御端子９３をプルアップするプルアップ回路の一例である。スイッチ４５は、制御回路９８に接続されたゲートと、電源端子９１の電位に接続されたソースと、ゲート制御端子９３に接続されたドレインとを有するＰＭＯＳトランジスタの一例である。
スイッチ４３は、ゲート制御端子９３とグランド端子９２とを結ぶ電流経路に直列に挿入された電池側スイッチの一例である。スイッチ４４は、ゲート制御端子９３と検出端子９５とを結ぶ電流経路に直列に挿入された負荷側スイッチの一例である。
スイッチ４３は、ソースが相互に接続された２個のＮＭＯＳトランジスタ８１，８２を少なくとも含み、スイッチ４４は、ドレインが相互に接続された２個のＮＭＯＳトランジスタ８５，８６を少なくとも含む。デプレッション型のＮＭＯＳトランジスタ８３は、トランジスタ８４のオフ状態でのＮＭＯＳトランジスタ８１，８２の各ゲートのレベルを固定する。デプレッション型のＮＭＯＳトランジスタ８７は、トランジスタ８９のオフ状態でのＮＭＯＳトランジスタ８５のゲートのレベルを固定する。デプレッション型のＮＭＯＳトランジスタ８８は、トランジスタ８０のオフ状態でのＮＭＯＳトランジスタ８６のゲートのレベルを固定する。
トランジスタ８９，８０は、２個のＮＭＯＳトランジスタ８５，８６を一緒にオン又はオフさせる信号が入力される信号入力部の一例である。トランジスタ８９のゲートとトランジスタ８０のゲートとは、制御回路９８に共通に接続されている。トランジスタ８９は、電源端子９１の電位に接続されたソースと、ＮＭＯＳトランジスタ８５のゲートに接続されたドレインとを有するＰＭＯＳトランジスタの一例である。トランジスタ８０は、電源端子９１の電位に接続されたソースと、ＮＭＯＳトランジスタ８６のゲートに接続されたドレインとを有するＰＭＯＳトランジスタの一例である。
制御回路９８は、二次電池２００の充電異常状態及び放電異常状態が第１の異常検出回路２２及び第２の異常検出回路２３により検出されていない場合、トランジスタ８４をオフさせることによって、ＮＭＯＳトランジスタ８１，８２を一緒にオフさせる。これにより、スイッチ４３はオフする。また、制御回路９８は、二次電池２００の充電異常状態及び放電異常状態が第１の異常検出回路２２及び第２の異常検出回路２３により検出されていない場合、トランジスタ８９，８０を一緒にオフさせることによって、ＮＭＯＳトランジスタ８５，８６を一緒にオフさせる。これにより、スイッチ４４はオフする。
一方、制御回路９８は、二次電池２００の充電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、トランジスタ８４をオフさせることによって、ＮＭＯＳトランジスタ８１，８２を一緒にオフさせる。これにより、スイッチ４３はオフする。また、制御回路９８は、二次電池２００の充電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、トランジスタ８９，８０を一緒にオンさせることによって、ＮＭＯＳトランジスタ８５，８６を一緒にオンさせる。これにより、スイッチ４４はオンする。
他方、制御回路９８は、二次電池２００の放電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、トランジスタ８４をオンさせることによって、ＮＭＯＳトランジスタ８１，８２を一緒にオンさせる。これにより、スイッチ４３はオンする。また、制御回路９８は、二次電池２００の充電異常状態が第１の異常検出回路２２又は第２の異常検出回路２３により検出されている場合、トランジスタ８９，８０を一緒にオフさせることによって、ＮＭＯＳトランジスタ８５，８６を一緒にオフさせる。これにより、スイッチ４４はオフする。
図８は、図６に示されたスイッチ４２又は図７に示されたスイッチ４４の構造の一例を模式的に示す断面図であり、スイッチ４２のオン状態又はスイッチ４４のオン状態の一例を示す図である。
図８において、Ｎ型シリコン基板２８０に形成されたスイッチ４２は、ＮＭＯＳトランジスタ７５，７６を含み、Ｎ型シリコン基板２８０に形成されたスイッチ４４は、ＮＭＯＳトランジスタ８５，８６を含む。Ｎ型シリコン基板２８０には、ｎ＋領域２８７のバックゲートＳＵＢが形成され、バックゲートＳＵＢは、電源の正極側の電位に接続されている。
ＮＭＯＳトランジスタ７５は、ｎ＋領域２８３のドレインＤとｎ＋領域２８２のソースＳとゲート電極とを有する。ｎ＋領域２８２のソースＳは、ｐウェル領域２８１のバックゲートＢＧに接続されている。一方、ＮＭＯＳトランジスタ７６は、ｎ＋領域２８６のソースＳとｎ＋領域２８５のドレインＤとゲート電極とを有する。ｎ＋領域２８６のソースＳは、ｐウェル領域２８４のバックゲートＢＧに接続されている。ｎ＋領域２８２，２８３は、Ｎ型シリコン基板２８０に接するｐウェル領域２８１に接して囲まれている。ｎ＋領域２８５，２８６は、Ｎ型シリコン基板２８０に接するｐウェル領域２８４に接して囲まれている。ｎ＋領域２８３のドレインＤとｎ＋領域２８５のドレインＤとは配線で接続されている。
ｎｐｎ型の寄生トランジスタ２７０は、ｐウェル領域２８４をベースとし、Ｎ型シリコン基板２８０をコレクタとし、ｎ＋領域２８５をエミッタとして動作する。寄生トランジスタ２７０がオンしてリーク電流がコレクタ−エミッタ間に流れる条件は、Ｖ−端子の電位が上昇する場合、ＮＭＯＳトランジスタ７５がオンし且つＮＭＯＳトランジスタ７６がオフすることである。また、寄生トランジスタ２７０がオンしてリーク電流がコレクタ−エミッタ間に流れる条件は、Ｖ−端子の電位が低下する場合、ＮＭＯＳトランジスタ７５がオフし且つＮＭＯＳトランジスタ７６がオンすることである。
しかしながら、本実施形態では、上述の通り、ＮＭＯＳトランジスタ７５，７６は両方とも一緒にオン状態となり、又は、ＮＭＯＳトランジスタ７５，７６は両方とも一緒にオフ状態となる。したがって、Ｖ−端子の電位が上下しても、寄生トランジスタ２７０はオンしないので、リーク電流がバイアス出力端子９４に流れることを抑制することができる。リーク電流が抑制されるので、バイアス出力端子９４にバックゲートが接続されるＭＯＳトランジスタ１７の動作点がリーク電流により変動することを抑制することができる。また、リーク電流の抑制により二次電池保護集積回路１２０の消費電流の増大を抑制することができる。
ＮＭＯＳトランジスタ８５，８６の構成及び動作も、ＮＭＯＳトランジスタ７５，７６構成及び動作と同様であるので、ＮＭＯＳトランジスタ８５，８６についても上述と同様の効果が得られる。つまり、Ｖ−端子の電位が上下しても、寄生トランジスタ２７０はオンしないので、リーク電流がゲート制御端子９３に流れることを抑制することができる。
図９は、図６に示されたスイッチ４２又は図７に示されたスイッチ４４の構造の一例を模式的に示す断面図であり、スイッチ４２のオフ状態又はスイッチ４４のオフ状態の一例を示す図である。
ＮＭＯＳトランジスタ７５，７６は両方とも一緒にオフ状態となるので、ＮＭＯＳトランジスタ７５のソース−ドレイン間の寄生ダイオード２７１の順方向と、ＮＭＯＳトランジスタ７６のソース−ドレイン間の寄生ダイオード２７２の順方向とは、逆向きになる。したがって、Ｖ−端子とバイアス出力端子９４との間の電流経路は遮断される。ＮＭＯＳトランジスタ８５，８６の場合も同様である。
以上、保護ＩＣ及び半導体集積回路を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
５ プラス端子
６ マイナス端子
７ マイナス側電源経路
８ プラス側電源経路
２２ 第１の異常検出回路
２３ 第２の異常検出回路
７５，７６，８５，８６ ＮＭＯＳトランジスタ
９１ 電源端子
９２ グランド端子
９３ ゲート制御端子
９４ バイアス出力端子
９５ 検出端子
９８ 制御回路
１００ 電池パック
１１０ 二次電池保護装置
１２０ 二次電池保護集積回路
１３１，１３２ スイッチ回路
１８０，２８０ Ｎ型シリコン基板
２００ 二次電池

Claims (5)

  1. 二次電池と負荷との間の電源経路に挿入されたＭＯＳトランジスタを制御することによって前記二次電池を保護する保護ＩＣであって、
    前記ＭＯＳトランジスタのバックゲートに接続されるバイアス出力端子と、
    前記二次電池と前記ＭＯＳトランジスタとの間の前記電源経路に接続される電池側端子と、
    前記負荷と前記ＭＯＳトランジスタとの間の前記電源経路に接続される負荷側端子と、
    前記バイアス出力端子と前記負荷側端子とを結ぶ電流経路に挿入された第１の負荷側スイッチと、
    前記ＭＯＳトランジスタのゲートに接続されるゲート制御端子と、
    前記ゲート制御端子と前記負荷側端子とを結ぶ電流経路に挿入された第２の負荷側スイッチと、
    前記ゲート制御端子をプルアップするプルアップ回路と、
    前記二次電池の状態に応じて前記第１の負荷側スイッチを動作させることによって前記バックゲートの電位を制御するバックゲート制御信号を前記バイアス出力端子から出力させ、前記二次電池の状態に応じて前記第２の負荷側スイッチ及び前記プルアップ回路を動作させることによって前記ゲートの電位を制御するゲート制御信号を前記ゲート制御端子から出力させる制御回路とを備え、
    前記第１の負荷側スイッチは、Ｎ型シリコン基板に形成され、ドレインが相互に接続された２個の第１のＮＭＯＳトランジスタを少なくとも含み、
    前記第２の負荷側スイッチは、Ｎ型シリコン基板に形成され、ドレインが相互に接続された２個の第２のＮＭＯＳトランジスタを少なくとも含み、
    前記制御回路は、前記２個の第１のＮＭＯＳトランジスタを前記二次電池の状態に応じて一緒にオン又はオフさせ、前記２個の第２のＮＭＯＳトランジスタを前記二次電池の状態に応じて一緒にオン又はオフさせる、保護ＩＣ。
  2. 前記バイアス出力端子と前記電池側端子とを結ぶ電流経路に挿入された第１の電池側スイッチを備え、
    前記制御回路は、前記第１の電池側スイッチをオンさせるとき前記２個の第１のＮＭＯＳトランジスタをオフさせ、前記第１の電池側スイッチをオフさせるとき前記２個の第１のＮＭＯＳトランジスタをオンさせる、請求項１に記載の保護ＩＣ。
  3. 前記ゲート制御端子と前記電池側端子とを結ぶ電流経路に挿入された第２の電池側スイッチを備え、
    前記制御回路は、前記第２の電池側スイッチをオンさせるとき前記２個の第２のＮＭＯＳトランジスタをオフさせ、前記第２の電池側スイッチをオフさせるとき前記２個の第２のＮＭＯＳトランジスタをオンさせる、請求項１又は２に記載の保護ＩＣ。
  4. 前記制御回路は、
    過充電保護時または充電過電流保護時に、前記第１の負荷側スイッチをオン、前記第１の電池側スイッチをオフにし、
    過放電保護時または放電過電流保護時に、前記第１の負荷側スイッチをオフ、前記第１の電池側スイッチをオンにする、
    請求項２に記載の保護ＩＣ。
  5. 前記制御回路は、
    過充電保護時または充電過電流保護時に、前記第２の負荷側スイッチをオン、前記第２の電池側スイッチをオフにし、
    過放電保護時または放電過電流保護時に、前記第２の負荷側スイッチをオフ、前記第２の電池側スイッチをオンにする、
    請求項３に記載の保護ＩＣ。
JP2016137099A 2016-07-11 2016-07-11 保護ｉｃ Active JP6577916B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016137099A JP6577916B2 (ja) 2016-07-11 2016-07-11 保護ｉｃ
US15/640,699 US10283981B2 (en) 2016-07-11 2017-07-03 Protection IC and semiconductor integrated circuit
CN201710545608.6A CN107612053B (zh) 2016-07-11 2017-07-06 保护用ｉｃ和半导体集成电路
KR1020170086463A KR102147864B1 (ko) 2016-07-11 2017-07-07 보호 ic 및 반도체 집적 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016137099A JP6577916B2 (ja) 2016-07-11 2016-07-11 保護ｉｃ

Publications (2)

Publication Number Publication Date
JP2018011387A JP2018011387A (ja) 2018-01-18
JP6577916B2 true JP6577916B2 (ja) 2019-09-18

Family

ID=60911293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016137099A Active JP6577916B2 (ja) 2016-07-11 2016-07-11 保護ｉｃ

Country Status (4)

Country Link
US (1) US10283981B2 (ja)
JP (1) JP6577916B2 (ja)
KR (1) KR102147864B1 (ja)
CN (1) CN107612053B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6966864B2 (ja) * 2017-04-20 2021-11-17 エイブリック株式会社 バッテリ装置
JP6497475B1 (ja) * 2018-08-31 2019-04-10 ミツミ電機株式会社 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
JP7062079B2 (ja) * 2018-10-18 2022-05-02 日立Astemo株式会社 制御回路及びセンサ装置
KR102872438B1 (ko) * 2018-12-19 2025-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 이차 전지의 과방전 방지 회로 및 이차 전지 모듈
CN109831001B (zh) * 2019-01-29 2024-06-04 福建省福芯电子科技有限公司 一种mos管驱动电路及锂电池保护ic
CN110661313B (zh) * 2019-09-26 2023-06-02 宁夏电通物联网科技股份有限公司 一种基于分立元件的窗口电压控制蓄电池放电保护电路
JP6647690B1 (ja) * 2019-10-26 2020-02-14 トレックス・セミコンダクター株式会社 コンパレータおよびこれを有する充電制御ｉｃ
CN111725871B (zh) * 2019-12-30 2021-10-15 华为技术有限公司 一种充电保护电路、充电电路以及电子设备
CN113131446B (zh) * 2019-12-31 2024-08-30 圣邦微电子（北京）股份有限公司 电池保护电路
CN114374235A (zh) * 2020-10-14 2022-04-19 宏碁股份有限公司 电池管理装置和方法
TWI844493B (zh) * 2021-03-29 2024-06-01 日商新唐科技日本股份有限公司 半導體裝置
US12206267B2 (en) * 2021-08-12 2025-01-21 Ming Tang Battery protection device and chip for protecting battery including a select circuit to select a voltage for a gate control signal
KR20230039565A (ko) * 2021-09-14 2023-03-21 에이블릭 가부시키가이샤 셀 밸런스 회로, 셀 밸런스 장치, 충방전 제어 회로, 충방전 제어 장치 및 배터리 장치
CN114400997A (zh) * 2022-01-18 2022-04-26 西安博瑞集信电子科技有限公司 一种GaNHemt射频开关控制电路及控制方法
US11888335B1 (en) * 2022-08-23 2024-01-30 Ampaire, Inc. Battery inrush and outrush current limiting
CN117713538A (zh) * 2022-09-15 2024-03-15 莱克电气股份有限公司 一种低功耗开关电路及具有电机的电动装置
FR3166251A1 (fr) * 2024-09-09 2026-03-13 Stmicroelectronics International N.V. Interrupteur de protection

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522384A (en) 1983-09-30 1985-06-11 World Color Press, Inc. Machine for collating signatures in the saddle format
US5536977A (en) 1993-11-30 1996-07-16 Siliconix Incorporated Bidirectional current blocking MOSFET for battery disconnect switching
EP0660520B1 (en) * 1993-11-30 2004-05-26 Siliconix Incorporated Multiple source power supply and method of selecting a power source from among multiple sources of power
EP1320168A1 (en) * 2001-12-12 2003-06-18 Dialog Semiconductor GmbH Power switch for battery protection
TWI283512B (en) * 2004-07-08 2007-07-01 Via Tech Inc Transconductance filtering circuit
JP2006108568A (ja) * 2004-10-08 2006-04-20 Sanyo Electric Co Ltd スイッチング素子およびそれを用いた保護回路
JP4522384B2 (ja) * 2005-08-01 2010-08-11 三洋電機株式会社 保護回路を有する組電池
JP5194412B2 (ja) * 2006-09-19 2013-05-08 株式会社リコー バックゲート電圧生成回路、４端子バックゲート切り替えｆｅｔ、該ｆｅｔを用いた充放電保護回路、該充放電保護回路を組み込んだバッテリーパックおよび該バッテリーパックを用いた電子機器
JP4453776B2 (ja) * 2007-11-14 2010-04-21 株式会社デンソー バススイッチ
JP2012060762A (ja) * 2010-09-08 2012-03-22 Seiko Instruments Inc 充放電制御回路及びバッテリ装置
JP2015061490A (ja) * 2013-09-20 2015-03-30 セイコーインスツル株式会社 充放電制御回路及びバッテリ装置
JP6038377B1 (ja) * 2016-07-11 2016-12-07 ミツミ電機株式会社 二次電池保護回路

Also Published As

Publication number Publication date
US20180013298A1 (en) 2018-01-11
KR20180006857A (ko) 2018-01-19
US10283981B2 (en) 2019-05-07
KR102147864B1 (ko) 2020-08-25
JP2018011387A (ja) 2018-01-18
CN107612053B (zh) 2020-10-30
CN107612053A (zh) 2018-01-19

Similar Documents

Publication Publication Date Title
JP6577916B2 (ja) 保護ｉｃ
JP6038377B1 (ja) 二次電池保護回路
JP4844468B2 (ja) 二次電池保護装置及び半導体集積回路装置
KR101642789B1 (ko) 2차전지 보호용 집적 회로 장치와 이것을 사용한 2차전지 보호 모듈 및 전지팩
JP5032378B2 (ja) 充放電制御回路及びバッテリ装置
JP5682423B2 (ja) 電池保護回路及び電池保護装置、並びに電池パック
JP6558072B2 (ja) 電池保護集積回路、電池保護装置及び電池パック
US10749358B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
JP5376641B2 (ja) 電池装置
JP6263908B2 (ja) 電池保護回路、電池保護装置及び電池パック、並びに電池保護方法
TWI539747B (zh) Output circuit, temperature switch IC and battery pack
KR20090060170A (ko) 배터리 상태 감시 회로 및 배터리 장치
US11159028B2 (en) Battery control circuit, battery control device, and battery pack
TWI855214B (zh) 充放電控制電路以及電池裝置
TWI505602B (zh) 用來對電池進行充放電的晶片及用來保護電池免於過度充放電傷害的保護電路
JP5619540B2 (ja) 充電装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190823

R150 Certificate of patent or registration of utility model

Ref document number: 6577916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250