JP6622239B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP6622239B2 JP6622239B2 JP2017053348A JP2017053348A JP6622239B2 JP 6622239 B2 JP6622239 B2 JP 6622239B2 JP 2017053348 A JP2017053348 A JP 2017053348A JP 2017053348 A JP2017053348 A JP 2017053348A JP 6622239 B2 JP6622239 B2 JP 6622239B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- frame sheet
- protrusion
- width
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
実施形態は、半導体装置の製造方法に関する。 Embodiments described herein relate generally to a method for manufacturing a semiconductor device.
従来より、第１のリードフレーム上にはんだを配置し、その上にチップを載置し、チップ上に更にはんだを配置し、その上に第２のリードフレームを配置した構造体をリフローすることにより、はんだを一旦溶融させた後、凝固させて、２枚のリードフレームの間にチップを接合する半導体装置の製造方法が知られている。この製造方法においては、最終製品の形状精度を向上させることが求められている。 Conventionally, solder is placed on a first lead frame, a chip is placed thereon, solder is further placed on the chip, and a structure in which the second lead frame is placed thereon is reflowed. Thus, there is known a method for manufacturing a semiconductor device in which solder is once melted and then solidified to join a chip between two lead frames. In this manufacturing method, it is required to improve the shape accuracy of the final product.
形状精度が高い半導体装置の製造方法を提供することである。 It is to provide a method for manufacturing a semiconductor device with high shape accuracy.
実施形態に係る半導体装置の製造方法は、突起部が形成された第１リードフレームシートの上面に、第１はんだを被着させる工程と、前記第１はんだ上に半導体チップを載置する工程と、前記半導体チップの上面に第２はんだを被着させる工程と、前記第２はんだ上に、開口部が形成された第２リードフレームシートを載置し、前記突起部を前記開口部内に進入させる工程と、前記第１はんだ及び前記第２はんだを溶融させた後、凝固させる工程と、を備える。前記突起部は上方に向き、その最大幅は先端部を除く部分の幅である。前記開口部の幅は、前記突起部の前記最大幅より小さく、前記突起部の前記先端部の幅より大きい。前記突起部及び前記開口部はそれぞれ複数個形成されており、第１の前記突起部の前記最大幅の方向は、第２の前記突起部の前記最大幅の方向に対して交差する。 The method for manufacturing a semiconductor device according to the embodiment includes a step of depositing a first solder on an upper surface of a first lead frame sheet on which a protrusion is formed, and a step of placing a semiconductor chip on the first solder. A step of depositing a second solder on the upper surface of the semiconductor chip; and a second lead frame sheet having an opening formed thereon is placed on the second solder, and the protrusion is advanced into the opening. And a step of solidifying after melting the first solder and the second solder. The protrusion is directed upward, and its maximum width is the width of the portion excluding the tip. The width of the opening is smaller than the maximum width of the protrusion and larger than the width of the tip of the protrusion. A plurality of the protrusions and the openings are formed, and the direction of the maximum width of the first protrusion intersects the direction of the maximum width of the second protrusion.
（第１の実施形態）
以下、第１の実施形態について説明する。
本実施形態は、半導体装置の製造方法であり、例えば、電力制御用半導体装置の製造方法である。
(First embodiment)
The first embodiment will be described below.
The present embodiment is a method for manufacturing a semiconductor device, for example, a method for manufacturing a power control semiconductor device.
図１（ａ）は、本実施形態において使用する一方のリードフレームシートを示す平面図であり、（ｂ）は（ａ）の一部拡大斜視図であり、（ｃ）は（ｂ）の一部拡大斜視図である。
図２（ａ）は、本実施形態において使用する他方のリードフレームシートを示す平面図であり、（ｂ）は（ａ）の一部拡大斜視図であり、（ｃ）は（ｂ）の一部拡大斜視図である。
図３（ａ）〜（ｄ）は、本実施形態に係る半導体装置の製造方法を示す平面図である。
図４（ａ）〜（ｃ）は、本実施形態に係る半導体装置の製造方法を示す斜視図である。
図５（ａ）及び（ｂ）は、本実施形態に係る半導体装置の製造方法を示す断面図である。
FIG. 1A is a plan view showing one lead frame sheet used in the present embodiment, FIG. 1B is a partially enlarged perspective view of FIG. 1A, and FIG. FIG.
2A is a plan view showing the other lead frame sheet used in the present embodiment, FIG. 2B is a partially enlarged perspective view of FIG. 2A, and FIG. FIG.
3A to 3D are plan views showing the method for manufacturing the semiconductor device according to this embodiment.
4A to 4C are perspective views showing a method for manufacturing a semiconductor device according to this embodiment.
5A and 5B are cross-sectional views showing a method for manufacturing a semiconductor device according to this embodiment.
先ず、図１（ａ）〜（ｃ）に示すように、リードフレームシート１０を用意する。リードフレームシート１０は、例えば銅（Ｃｕ）等の導電性材料からなるシートであり、プレスによって所定のパターンに加工されている。リードフレームシート１０においては、略矩形の開口部１１がマトリクス状に配列されている。リードフレームシート１０における開口部１１間の部分を、フレーム部１２とする。フレーム部１２には、一方向に延びる溝１３が断続的に形成されている。以下、開口部１１の配列方向を「Ｘ方向」及び「Ｙ方向」とし、溝１３が延びる方向を「Ｙ方向」とする。また、リードフレームシート１０の主面に対して垂直な方向を「Ｚ方向」とする。更に、各方向においては、必要に応じて、「＋」又は「−」の符号を付して、向きを区別する。
First, as shown in FIGS. 1A to 1C, a
各開口部１１内には、１枚の板状のチップ搭載部１５が設けられている。Ｚ方向から見て、チップ搭載部１５の形状は略矩形であり、一辺の長さは例えば数ｍｍ程度である。チップ搭載部１５は、例えば４本のリード部１６及び２本の支持部１７を介して、フレーム部１２に連結されている。チップ搭載部１５から見て、４本のリード部１６は−Ｘ方向に延出し、２本の支持部１７はそれぞれ＋Ｙ方向及び−Ｙ方向に延出している。
A single plate-like
フレーム部１２には、上方に向いた突起部１８ａ及び１８ｂが形成されている。突起部１８ａ及び１８ｂ（以下、総称して「突起部１８」ともいう）は、リードフレームシート１０に開口部１１等を形成する際のプレス加工において、切込加工及び曲げ加工が施されて形成されたものである。突起部１８の形状は、フレーム部１２から＋Ｚ方向に起立した板状である。フレーム部１２における突起部１８に隣接する領域には、突起部１８が打ち抜かれたあとの開口部１９が形成されている。
The
突起部１８の板厚方向から見て、突起部１８の形状は、矩形状の下部と台形状の上部からなる六角形状である。このため、突起部１８の上部には、斜面１８ｃが形成されている。斜面１８ｃは、Ｚ方向及びＸＹ平面に対して傾斜している。突起部１８の最大幅は下端部の幅ＷＬであり、突起部１８の先端部の幅は上端部の幅ＷＵである。下端部の幅ＷＬは上端部の幅ＷＵよりも大きい。すなわち、ＷＬ＞ＷＵである。突起部１８ａの幅方向はＸ方向であり、突起部１８ｂの幅方向はＹ方向である。突起部１８ａ及び１８ｂは、それぞれ、リードフレームシート１０に２つ以上、例えば、３つ以上形成されており、分散して配置されている。
When viewed from the thickness direction of the protrusion 18, the shape of the protrusion 18 is a hexagonal shape including a rectangular lower portion and a trapezoidal upper portion. For this reason, a
一方、図２（ａ）〜（ｃ）に示すように、リードフレームシート２０を用意する。リードフレームシート２０は、例えば銅等の導電性材料からなるシートであり、プレスによって所定のパターンに加工されている。リードフレームシート２０においては、略矩形の開口部２１がマトリクス状に配列されている。リードフレームシート２０における開口部２１間の部分を、フレーム部２２とする。以下、リードフレームシート１０（図１（ａ）〜（ｃ）参照）と同様に、開口部２１の配列方向を「Ｘ方向」及び「Ｙ方向」とし、リードフレームシート２０の主面に対して垂直な方向を「Ｚ方向」とする。
On the other hand, as shown in FIGS. 2A to 2C, a
各開口部２１内には、それぞれ１つの板状の電極部２５ａ及び２５ｂが設けられている。電極部２５ａは電極部２５ｂよりも大きい。Ｚ方向から見て、電極部２５ａの形状はＬ字形であり、電極部２５ｂの形状は矩形である。電極部２５ａは、例えば３本のリード部２６ａを介して、フレーム部２２に連結されている。電極部２５ａから見て、３本のリード部２６ａは＋Ｘ方向に延出している。電極部２５ｂは、例えば１本のリード部２６ｂを介して、フレーム部２２に連結されている。電極部２５ｂから見て、リード部２６ｂは＋Ｘ方向に延出している。
Each
リード部２６ａにおける電極部２５ａの近傍、及び、リード部２６ｂにおける電極部２５ｂの近傍には、クランク状の曲げ加工が施されている。これにより、電極部２５ａ及び２５ｂはフレーム部２２に対して−Ｚ方向に変位している。また、リードフレームシート２０には、リード部２６ａ及び２６ｂとその両側のフレーム部２２を連結するように、Ｙ方向に延びる支持部２７が設けられている。
Crank-like bending is performed in the vicinity of the
フレーム部２２には、開口部２８ａ及び２８ｂが形成されている。開口部２８ａ及び２８ｂ（以下、総称して「開口部２８」ともいう）は、リードフレームシート２０に開口部２１等を形成する際のプレス加工において、打ち抜かれて形成されたものである。
In the
Ｚ方向から見て、開口部２８の形状は矩形状である。開口部２８の長手方向の幅ＷＯは、リードフレームシート１０の突起部１８の下端部の幅ＷＬよりも小さく、上端部の幅ＷＵよりも大きい。すなわち、ＷＬ＞ＷＯ＞ＷＵである。突起部１８には幅が開口部２８の幅ＷＯと等しい部分が存在し、それは斜面１８ｃが形成された部分である。開口部２８ａの長手方向はＸ方向であり、開口部２８ｂの長手方向はＹ方向である。開口部２８ａ及び２８ｂは、それぞれ、リードフレームシート２０に２つ以上、例えば、３つ以上形成されており、分散して配置されている。
As viewed from the Z direction, the shape of the opening 28 is rectangular. The width WO in the longitudinal direction of the opening 28 is smaller than the width WL at the lower end of the protrusion 18 of the
リードフレームシート２０の外形は、リードフレームシート１０の外形と略同じである。そして、リードフレームシート２０における電極部２５ａ及び２５ｂの位置は、リードフレームシート１０におけるチップ搭載部１５の位置と対応している。また、リードフレームシート２０における開口部２８ａの位置は、リードフレームシート１０における突起部１８ａの位置と対応している。リードフレームシート２０における開口部２８ｂの位置は、リードフレームシート１０における突起部１８ｂの位置と対応している。
The outer shape of the
上述の如く構成されたリードフレームシート１０及び２０を用いて、本実施形態に係る半導体装置１（図５（ｂ）参照）を、複数個同時に製造する。このとき、複数個の半導体チップ３２（図３（ｂ）参照）も用いる。また、接合材料として、ペーストはんだを用いる。ペーストはんだには、はんだ合金からなる粒とフラックスが含有されている。更に、封止材料として樹脂材料を用いる。
A plurality of semiconductor devices 1 (see FIG. 5B) according to the present embodiment are simultaneously manufactured using the
先ず、図３（ａ）に示すように、リードフレームシート１０を水平に保持する。すなわち、リードフレームシート１０の＋Ｚ方向が上方、すなわち、重力の反対方向を向くように配置する。そして、各チップ搭載部１５の上面に、ペーストはんだ３１を被着させる。この段階では、ペーストはんだ３１はペースト状である。
First, as shown in FIG. 3A, the
次に、図３（ｂ）に示すように、ペーストはんだ３１上に、半導体チップ３２を載置する。半導体チップ３２においては、例えば、下面の略全体にドレイン電極（図示せず）が設けられており、上面の大部分にＬ字形のソース電極３２ｓが設けられており、上面の残部にゲート電極３２ｇが設けられている。
Next, as shown in FIG. 3B, the
次に、図３（ｃ）に示すように、半導体チップ３２のソース電極３２ｓの上面にペーストはんだ３３ａを被着させると共に、ゲート電極３２ｇの上面にペーストはんだ３３ｂを被着させる。この段階では、ペーストはんだ３３ａ及び３３ｂはペースト状である。
Next, as shown in FIG. 3C,
次に、図３（ｄ）、図４（ａ）〜（ｃ）に示すように、リードフレームシート１０上にリードフレームシート２０を載置する。このとき、リードフレームシート２０のＸＹＺ座標をリードフレームシート１０のＸＹＺ座標と一致させる。これにより、リードフレームシート２０の電極部２５ａの下面はペーストはんだ３３ａに当接し、電極部２５ｂの下面はペーストはんだ３３ｂに当接する。また、リードフレームシート１０の突起部１８ａの上部はリードフレームシート２０の開口部２８ａ内に進入し、突起部１８ｂの先端は開口部２８ｂ内に進入する。但し、この段階では、リードフレームシート２０はペーストはんだ３３ａ及び３３ｂ上に乗っており、突起部１８は開口部２８に完全には嵌め込まれていない。
Next, as shown in FIGS. 3D and 4A to 4C, the
次に、上述のリードフレームシート１０及びリードフレームシート２０を含む構造体３５を、リフロー装置に装入し、加熱する。これにより、ペーストはんだ３１、３３ａ及び３３ｂが溶融し、液状となる。この結果、液状のペーストはんだ３１を介して、リードフレームシート１０に対して半導体チップ３２が移動可能となり、液状のペーストはんだ３３ａ及び３３ｂを介して、半導体チップ３２に対してリードフレームシート２０が移動可能となる。従って、この状態は本来不安定である。
Next, the
しかしながら、本実施形態においては、突起部１８の先端が開口部２８内に進入しているため、リードフレームシート１０に対するリードフレームシート２０の大きな移動が規制される。一方、液状のペーストはんだ３１、３３ａ及び３３ｂが潰れることにより、リードフレームシート２０が下降する。リードフレームシート２０がリードフレームシート１０に近づくと、突起部１８が開口部２８内に相対的により深く侵入する。そして、突起部１８における開口部２８内に位置する部分の幅が開口部２８の幅ＷＯと一致したときに、突起部１８が開口部２８の内縁に引っかかり、リードフレームシート２０の下降が停止する。
However, in the present embodiment, since the tip of the protrusion 18 has entered the opening 28, large movement of the
突起部１８及び開口部２８の形状及び寸法は予め設定されているため、リードフレームシート１０とリードフレームシート２０との距離も予め設定された距離となる。また、幅方向がＸ方向である突起部１８ａが開口部２８ａに嵌め込まれることにより、リードフレームシート１０に対するリードフレームシート２０のＸ方向における位置も予め設定された位置となる。同様に、幅方向がＹ方向である突起部１８ｂが開口部２８ｂに嵌め込まれることにより、リードフレームシート１０に対するリードフレームシート２０のＹ方向における位置も予め設定された位置となる。
Since the shape and dimensions of the protrusion 18 and the opening 28 are preset, the distance between the
また、突起部１８ａと開口部２８ａの組が２組以上設けられており、突起部１８ｂと開口部２８ｂの組も２組以上設けられていることにより、リードフレームシート１０に対するリードフレームシート２０のＸＹ平面における回転も抑制される。更に、突起部１８がリードフレームシート１０内で分散して配置されていることにより、リードフレームシート１０及び２０が撓むことも抑制できる。このようにして、リードフレームシート１０に対するリードフレームシート２０の位置及び姿勢を固定することができる。
In addition, two or more sets of
次に、リフロー装置内で構造体３５を冷却する。これにより、ペーストはんだ３１、３３ａ及び３３ｂが凝固する。この結果、図５（ａ）に示すように、リードフレームシート１０のチップ搭載部１５と半導体チップ３２のドレイン電極（図示せず）とがペーストはんだ３１を介して接合され、半導体チップ３２のソース電極３２ｓとリードフレームシート２０の電極部２５ａとがペーストはんだ３３ａを介して接合され、半導体チップ３２のゲート電極３２ｇとリードフレームシート２０の電極部２５ｂとがペーストはんだ３３ｂを介して接合された構造体３６が作製される。なお、本明細書において「接合された」とは、２つの部材が機械的に連結されると共に電気的に接続された状態をいう。
Next, the
次に、図５（ｂ）に示すように、リード部１６におけるチップ搭載部１５側の部分、支持部１７におけるチップ搭載部１５側の部分、チップ搭載部１５、ペーストはんだ３１、半導体チップ３２、ペーストはんだ３３ａ及び３３ｂ、電極部２５ａ及び２５ｂ、リード部２６ａにおける電極部２５ａ側の部分、リード部２６ｂにおける電極部２５ｂ側の部分、並びに、支持部２７における電極部２５ａ側の部分を封止するように、樹脂材料を成型し、固化させる。これにより、上述の各部を覆う樹脂部材３７が作製される。
Next, as shown in FIG. 5B, a portion of the
次に、リード部２６ａ及び２６ｂにおける樹脂部材３７の外部に位置する部分に対して、クランク状の曲げ加工を施す。これにより、リード部２６ａ及び２６ｂの先端部のＺ方向における位置を、リード部１６の先端部の位置と同じにする。次に、図１（ｂ）に示す切断線Ｃ１に沿ってリード部１６及び支持部１７を切断することにより、フレーム部１２からチップ搭載部１５を分離すると共に、図２（ｂ）に示す切断線Ｃ２に沿ってリード部２６ａ及び２６ｂ、支持部２７を切断することにより、フレーム部２２から電極部２５ａ及び２５ｂを分離する。このようにして、本実施形態に係る半導体装置１が製造される。
Next, crank-shaped bending is performed on the portions of the
次に、本実施形態の効果について説明する。
本実施形態においては、リードフレームシート１０に突起部１８が設けられており、リードフレームシート２０に開口部２８が形成されており、開口部２８の幅ＷＯが突起部１８の上端部の幅ＷＵより大きく下端部の幅ＷＬより小さく設定されている。このため、図３（ｄ）、図４（ａ）〜（ｃ）に示す工程において、ペーストはんだ３１、３３ａ及び３３ｂが溶融したときに、突起部１８が開口部２８に嵌め込まれ、リードフレームシート１０とリードフレームシート２０とのＺ方向における距離を一定にすると共に、突起部１８の幅方向における相対的な位置を固定することができる。これにより、チップ搭載部１５、半導体チップ３２、電極部２５ａ及び２５ｂの位置合わせの精度を向上させることができる。この結果、形状精度が高い半導体装置１を製造することができる。
Next, the effect of this embodiment will be described.
In the present embodiment, the protrusion 18 is provided on the
また、突起部１８に斜面１８ｃが形成されているため、突起部１８が開口部２８内に進入するにつれて、突起部１８における開口部２８内に位置する部分の幅が連続的に増加して、開口部２８の幅ＷＯに近づいていき、その分、開口部２８内における突起部１８の可動範囲が連続的に狭くなっていく。そして、最終的に、突起部１８の幅方向両側の斜面１８ｃが開口部２８の内縁に当接し、開口部２８に対する突起部１８の幅方向における位置が固定される。このように、突起部１８の可動範囲が連続的に狭くなることにより、突起部１８が滑らかに最終位置まで誘導される。
Moreover, since the
更に、幅方向が相互に異なる２種類の突起部１８ａ及び１８ｂを設けることにより、リードフレームシート１０に対するリードフレームシート２０のＸＹ平面における位置を一定にすることができる。
Furthermore, by providing two types of
更にまた、突起部１８ａと開口部２８ａとの組が複数設けられており、突起部１８ｂと開口部２８ｂとの組も複数設けられていることにより、リードフレームシート１０に対するリードフレームシート２０のＸＹ平面内における回転を抑制することができる。
Furthermore, a plurality of sets of
更にまた、突起部１８及び開口部２８の組が分散して配置されていることにより、リードフレームシート１０及び２０の撓みを抑制することができる。
Furthermore, the bending of the
更にまた、突起部１８はリードフレームシート１０を成形するためのプレス加工において形成することができ、開口部２８はリードフレームシート２０を成形するためのプレス加工において形成することができる。このため、突起部１８及び開口部２８を形成するための追加コストが、ほとんど発生しない。
Furthermore, the protrusion 18 can be formed in a press process for forming the
なお、仮に、突起部１８及び開口部２８を設けないと、リードフレームシート１０とリードフレームシート２０との間隔は、ペーストはんだ３１、３３ａ、３３ｂの厚さに依存して決定される。しかしながら、液状のペーストはんだの厚さは、表面張力の影響を強く受けるため、ペーストはんだの被着量を制御することにより、液化した後の厚さを制御することは困難である。このため、シート間の間隔を精度良く制御することは困難である。
If the protrusion 18 and the opening 28 are not provided, the distance between the
また、リフロー装置内においては、液状のペーストはんだ３１の上に半導体チップ３２が置かれ、液状のペーストはんだ３３ａ及び３３ｂの上にリードフレームシート２０が置かれるため、リードフレームシート２０はリードフレームシート１０に対して、水平方向に滑りやすい。このため、シート間の位置合わせが困難である。
In the reflow apparatus, since the
（第１の実施形態の第１の変形例）
次に、第１の実施形態の第１の変形例について説明する。
図６は、本変形例における突起部を示す斜視図である。
(First modification of the first embodiment)
Next, a first modification of the first embodiment will be described.
FIG. 6 is a perspective view showing a protrusion in the present modification.
図６に示すように、本変形例においては、リードフレームシート１０（図１（ａ）参照）に突起部４１が形成されている。突起部４１の形状は、矩形状の下部４１ａと矩形状の上部４１ｂが設けられた逆Ｔ字形状の板状である。突起部４１の最大幅は下部４１ａの幅ＷＬであり、この幅ＷＬは開口部２８の幅ＷＯ（図２（ｃ）参照）よりも大きい。突起部４１の先端部の幅は上部４１ｂの幅ＷＵであり、この幅ＷＵは開口部２８の幅ＷＯよりも小さい。下部４１ａと上部４１ｂとの間には、段差４１ｃが形成されている。突起部４１は、リードフレームシート１０がプレスにより曲げ加工されて形成されたものである。
As shown in FIG. 6, in the present modification, a
本変形例においては、突起部４１に段差４１ｃが形成されているため、開口部２８（図２（ｃ）参照）の内縁を段差４１ｃに確実に引っ掛けることができる。このため、Ｚ方向におけるリードフレームシート１０とリードフレームシート２０との距離を、より精度良く制御することができる。
本変形例における上記以外の製造方法及び効果は、前述の第１の実施形態と同様である。
In this modification, since the
The manufacturing method and effects other than those described above in the present modification are the same as those in the first embodiment.
（第１の実施形態の第２の変形例）
次に、第１の実施形態の第２の変形例について説明する。
図７は、本変形例における突起部を示す斜視図である。
(Second modification of the first embodiment)
Next, a second modification of the first embodiment will be described.
FIG. 7 is a perspective view showing a protrusion in the present modification.
図７に示すように、本変形例においては、リードフレームシート１０（図１（ａ）参照）に突起部４２が形成されている。突起部４２の形状は、矩形状の下部４２ａと三角形状の上部４２ｂが設けられた五角形の板状である。突起部４２の最大幅は下部４２ａの幅ＷＬであり、幅ＷＬは開口部２８の幅ＷＯ（図２（ｃ）参照）よりも大きい。突起部４２の先端部の幅は上部４２ｂの上端部の幅であり、この幅はゼロであるため、幅ＷＯよりも小さい。上部４２ｂには、斜面４２ｃが形成されている。斜面４２ｃはＺ方向及びＸＹ平面に対して傾斜している。突起部４２は、リードフレームシート１０がプレスにより曲げ加工されて形成されたものである。
As shown in FIG. 7, in this modification, a
本変形例においては、突起部４２の上端が尖っているため、図３（ｄ）に示す工程において、リードフレームシート２０をリードフレームシート１０上に載置する際の位置合わせのマージンが大きい。また、突起部４２に斜面４２ｃが形成されているため、前述の第１の実施形態と同様に、突起部４２を開口部２８に滑らかに嵌め込むことができる。
本変形例における上記以外の製造方法及び効果は、前述の第１の実施形態と同様である。
In this modification, since the upper end of the
The manufacturing method and effects other than those described above in the present modification are the same as those in the first embodiment.
（第１の実施形態の第３の変形例）
次に、第１の実施形態の第３の変形例について説明する。
図８は、本変形例における突起部を示す斜視図である。
(Third Modification of First Embodiment)
Next, a third modification of the first embodiment will be described.
FIG. 8 is a perspective view showing a protrusion in the present modification.
図８に示すように、本変形例においてリードフレームシート１０（図１（ａ）参照）に突起部４３が形成されている。突起部４３の形状は、円柱状の下部４３ａと円柱状の上部４３ｂが設けられた二段円柱状である。下部４３ａの直径ＷＬは上部４３ｂの直径ＷＵよりも大きい。一方、リードフレームシート２０には、円形の開口部（図示せず）が形成されている。そして、突起部４３がリードフレームシート２０の開口部に嵌め込まれることにより、リードフレームシート１０に対してリードフレームシート２０が位置決めされる。
As shown in FIG. 8, in this modification, a
突起部４３の最大幅は、突起部４３の下部４３ａの直径ＷＬであり、この直径ＷＬはリードフレームシート２０の開口部の直径ＷＯよりも大きい。突起部４３の先端部の幅は上部４３ｂの直径ＷＵであり、この直径ＷＵは開口部の直径ＷＯよりも小さい。下部４３ａと上部４３ｂとの間には、段差４３ｃが形成されている。突起部４３は、例えば、エッチングにより形成されたものである。
The maximum width of the
本変形例においては、円状の開口部に円柱状の突起部を嵌め込むことにより、Ｘ方向及びＹ方向の位置決めを１組の突起部及び開口部により行うことができる。また、突起部４３に段差４３ｃが形成されているため、開口部の内縁を段差４３ｃに確実に引っ掛けることができる。このため、リードフレームシート１０とリードフレームシート２０との距離をより精度良く決定することができる。
本変形例における上記以外の製造方法及び効果は、前述の第１の実施形態と同様である。
In the present modification, the cylindrical projections are fitted into the circular openings, so that the positioning in the X direction and the Y direction can be performed by one set of projections and openings. Moreover, since the level |
The manufacturing method and effects other than those described above in the present modification are the same as those in the first embodiment.
（第２の実施形態）
次に、第２の実施形態について説明する。
図９は、本実施形態に係る半導体装置を示す断面図である。
(Second Embodiment)
Next, a second embodiment will be described.
FIG. 9 is a cross-sectional view showing the semiconductor device according to the present embodiment.
図９に示すように、本実施形態においては、図３（ａ）〜（ｄ）及び図５（ａ）に示す工程を実施し、リードフレームシート１０とリードフレームシート２０を半導体チップ３２に接合した後、リード部２６ａ及び２６ｂに対して曲げ加工を行う。次に、リード部２６ａ及び２６ｂの曲げ部分も覆うように、樹脂部材３７を成型する。これにより、本実施形態に係る半導体装置２においては、リード部２６ａ及び２６ｂの曲げ部分が、樹脂部材３７の内部に配置される。
本実施形態における上記以外の製造方法及び効果は、前述の第１の実施形態と同様である。
As shown in FIG. 9, in this embodiment, the steps shown in FIGS. 3A to 3D and FIG. 5A are performed, and the
The manufacturing method and effects other than those described above in the present embodiment are the same as those in the first embodiment.
（第３の実施形態）
次に、第３の実施形態について説明する。
図１０（ａ）及び（ｂ）は、本実施形態において使用するリードフレームシートを示す平面図である。
(Third embodiment)
Next, a third embodiment will be described.
FIGS. 10A and 10B are plan views showing a lead frame sheet used in the present embodiment.
本実施形態においては、図１０（ａ）に示すように、チップ搭載部１５が形成されたリードフレームシート１０に、開口部２８ａ及び２８ｂを形成する。一方、図１０（ｂ）に示すように、電極部２５ａ及び２５ｂが形成されたリードフレームシート２０に、下方、すなわち、−Ｚ方向に向いた突起部１８ａ及び１８ｂを形成する。突起部１８の最大幅は突起部１８の根元部である上端部の幅であり、開口部２８の幅よりも大きい。一方、突起部１８の先端部の幅は下端部の幅であり、開口部２８の幅よりも小さい。
In the present embodiment, as shown in FIG. 10A,
本実施形態においては、突起部１８を上方から開口部２８内に進入させることにより、リードフレームシート１０とリードフレームシート２０の位置合わせを行う。
本実施形態における上記以外の製造方法及び効果は、前述の第１の実施形態と同様である。
In the present embodiment, the
The manufacturing method and effects other than those described above in the present embodiment are the same as those in the first embodiment.
以上説明した実施形態によれば、形状精度が高い半導体装置の製造方法を実現することができる。 According to the embodiment described above, a method for manufacturing a semiconductor device with high shape accuracy can be realized.
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の実施形態及び変形例は、相互に組み合わせて実施することもできる。 As mentioned above, although some embodiment of this invention was described, these embodiment is shown as an example and is not intending limiting the range of invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and the equivalents thereof. Further, the above-described embodiments and modifications can be implemented in combination with each other.
１、２：半導体装置、１０：リードフレームシート、１１：開口部、１２：フレーム部、１３：溝、１５：チップ搭載部、１６：リード部、１７：支持部、１８ａ：突起部、１８ｂ：突起部、１８ｃ：斜面、１９：開口部、２０：リードフレームシート、２１：開口部、２２：フレーム部、２５ａ、２５ｂ：電極部、２６ａ、２６ｂ：リード部、２７：支持部、２８ａ、２８ｂ：開口部、３１：ペーストはんだ、３２：半導体チップ、３２ｇ：ゲート電極、３２ｓ：ソース電極、３３ａ、３３ｂ：ペーストはんだ、３５：構造体、３６：構造体、３７：樹脂部材、４１：突起部、４１ａ：下部、４１ｂ：上部、４１ｃ：段差、４２：突起部、４２ａ：下部、４２ｂ：上部、４２ｃ：斜面、４３：突起部、４３ａ：下部、４３ｂ：上部、４３ｃ：段差、Ｃ１、Ｃ２：切断線、ＷＬ、ＷＯ、ＷＵ：幅
1, 2: Semiconductor device, 10: Lead frame sheet, 11: Opening part, 12: Frame part, 13: Groove, 15: Chip mounting part, 16: Lead part, 17: Support part, 18a: Projection part, 18b: Projection, 18c: Slope, 19: Opening, 20: Lead frame sheet, 21: Opening, 22: Frame, 25a, 25b: Electrode, 26a, 26b: Lead, 27: Support, 28a, 28b : Opening, 31: Paste solder, 32: Semiconductor chip, 32g: Gate electrode, 32s: Source electrode, 33a, 33b: Paste solder, 35: Structure, 36: Structure, 37: Resin member, 41:
Claims (5)
前記第１はんだ上に半導体チップを載置する工程と、
前記半導体チップの上面に第２はんだを被着させる工程と、
前記第２はんだ上に、幅が前記最大幅より小さく前記先端部の幅より大きい開口部が形成された第２リードフレームシートを載置し、前記突起部を前記開口部内に進入させる工程と、
前記第１はんだ及び前記第２はんだを溶融させた後、凝固させる工程と、
を備え、
前記突起部及び前記開口部はそれぞれ複数個形成されており、第１の前記突起部の前記最大幅の方向は、第２の前記突起部の前記最大幅の方向に対して交差する半導体装置の製造方法。 A process of attaching the first solder to the upper surface of the first lead frame sheet on which the protrusions are formed, the protrusions having a maximum width that is the width of the portion excluding the tip part.
Placing a semiconductor chip on the first solder;
Depositing a second solder on the upper surface of the semiconductor chip;
Placing a second lead frame sheet having an opening formed on the second solder and having a width smaller than the maximum width and larger than the width of the tip, and allowing the protrusion to enter the opening; and
A step of solidifying after melting the first solder and the second solder;
Equipped with a,
A plurality of the protrusions and the openings are formed, and the direction of the maximum width of the first protrusion intersects the direction of the maximum width of the second protrusion . Production method.
前記第１はんだ上に半導体チップを載置する工程と、
前記半導体チップの上面に第２はんだを被着させる工程と、
前記第２はんだ上に、下方に向き、その最大幅は先端部を除く部分の幅である突起部が形成された第２リードフレームシートを載置し、前記突起部を前記開口部内に進入させる工程と、
前記第１はんだ及び前記第２はんだを溶融させた後、凝固させる工程と、
を備え、
前記突起部及び前記開口部はそれぞれ複数個形成されており、第１の前記突起部の前記最大幅の方向は、第２の前記突起部の前記最大幅の方向に対して交差する半導体装置の製造方法。 Depositing a first solder on the upper surface of the first lead frame sheet in which the opening is formed;
Placing a semiconductor chip on the first solder;
Depositing a second solder on the upper surface of the semiconductor chip;
On the second solder, a second lead frame sheet on which a protrusion is formed, which is directed downward and has a maximum width that is the width of the portion excluding the tip, is caused to enter the opening. Process,
A step of solidifying after melting the first solder and the second solder;
Equipped with a,
A plurality of the protrusions and the openings are formed, and the direction of the maximum width of the first protrusion intersects the direction of the maximum width of the second protrusion . Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017053348A JP6622239B2 (en) | 2017-03-17 | 2017-03-17 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017053348A JP6622239B2 (en) | 2017-03-17 | 2017-03-17 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018157097A JP2018157097A (en) | 2018-10-04 |
| JP6622239B2 true JP6622239B2 (en) | 2019-12-18 |
Family
ID=63718169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017053348A Expired - Fee Related JP6622239B2 (en) | 2017-03-17 | 2017-03-17 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6622239B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7851687B2 (en) * | 2021-02-02 | 2026-04-27 | 三菱電機株式会社 | Semiconductor device, power converter, and method for manufacturing a semiconductor device |
-
2017
- 2017-03-17 JP JP2017053348A patent/JP6622239B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018157097A (en) | 2018-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015508240A5 (en) | ||
| US4137546A (en) | Stamped lead frame for semiconductor packages | |
| US20110305852A1 (en) | Electronic circuit substrate | |
| DE102015114292A1 (en) | Laser component and method for its production | |
| TW201511055A (en) | Terminal manufacturing method and terminal and electronic component core body manufacturing method | |
| JP2017059758A (en) | Electronic component mounting substrate and manufacturing method thereof | |
| DE102012215684A1 (en) | Method for manufacturing laser component i.e. laser package, for surface mounting technology assembly, involves positioning laser chip on supporting substrate, where side surface of laser chip is attached with stop element | |
| JP6622239B2 (en) | Manufacturing method of semiconductor device | |
| TWI763005B (en) | Semiconductor device | |
| JP5889160B2 (en) | Manufacturing method of electronic equipment | |
| JP2017045771A (en) | Power semiconductor module manufacturing method and power semiconductor module | |
| WO2016013362A1 (en) | Circuit structure | |
| KR101321190B1 (en) | Folded frame carrier for mosfet bga | |
| US4826068A (en) | Outer lead bonding device utilizing tape carriers | |
| US11211353B2 (en) | Clips for semiconductor packages | |
| JP2007234749A (en) | Manufacturing method of chip-shape solid electrolytic capacitor | |
| JP2008140788A (en) | Semiconductor device | |
| JP2022073911A (en) | Surface mount nut manufacturing method, surface mount nut manufacturing device, bottomed cylindrical body manufacturing method, and surface mount nut | |
| JP6063835B2 (en) | Semiconductor chip mounting method, semiconductor device, and mounting jig | |
| JP6444273B2 (en) | Large format substrate and manufacturing method thereof | |
| JP7005174B2 (en) | Power semiconductor module and its manufacturing method | |
| WO2016017094A1 (en) | Electronic circuit component | |
| JP2015041662A (en) | Composite wiring board and method of manufacturing composite wiring board | |
| JP7103519B2 (en) | Electronic module | |
| CN101107687A (en) | Method for Cutting Lead Terminals of Packaged Electronic Components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170911 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171031 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6622239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |