Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6624300B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP6624300B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6624300B2
JP6624300B2 JP2018546329A JP2018546329A JP6624300B2 JP 6624300 B2 JP6624300 B2 JP 6624300B2 JP 2018546329 A JP2018546329 A JP 2018546329A JP 2018546329 A JP2018546329 A JP 2018546329A JP 6624300 B2 JP6624300 B2 JP 6624300B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
gate
mesa
dummy trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018546329A
Other languages
English (en)
Other versions
JPWO2018074425A1 (ja
Inventor
内藤　達也
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2018074425A1 publication Critical patent/JPWO2018074425A1/ja
Application granted granted Critical
Publication of JP6624300B2 publication Critical patent/JP6624300B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/232—Emitter electrodes for IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタと、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等のダイオードとが同一チップに形成された半導体装置が知られている（例えば、特許文献１参照）。また、ゲート電極を有するトレンチ部をｐ型半導体層中に設けることが知られている（例えば、特許文献２参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１５−１３５９５４号公報
［特許文献２］ 特開平０９−２７０５１２号公報
 解決しようとする課題
隣接するゲートトレンチ部間のメサ領域にｎ＋型の電荷蓄積領域を設ける場合がある。電荷蓄積領域は、例えばイオン注入により形成される。イオン注入時に用いるマスクの端部が垂れると、メサ領域の所定の深さに電荷蓄積領域が形成されないという問題がある。
一般的開示
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、エッジ終端部と活性部とを備えてよい。エッジ終端部は、半導体基板の周辺部に設けられてよい。活性部は、エッジ終端部に囲まれてよい。活性部は、複数のゲートトレンチ部と、複数のダミートレンチ部と、メサ領域と、蓄積領域とを有してよい。複数のゲートトレンチ部は、予め定められた配列方向に沿って配列されてよい。複数のダミートレンチ部は、複数のゲートトレンチ部のうち最もエッジ終端部に近いゲートトレンチ部とエッジ終端部との間に設けられてよい。メサ領域は、複数のダミートレンチ部の各々の間に位置してよい。蓄積領域は、メサ領域の少なくとも一部に設けられてよい。蓄積領域は、第１導電型であってよい。
活性部は、コンタクト領域をさらに有してよい。コンタクト領域は、複数のダミートレンチ部間のメサ領域のおもて面に設けられてよい。コンタクト領域は、第２導電型であってよい。
活性部は、少なくとも一つのメサ領域には蓄積領域を有しなくてよい。メサ領域は、複数のダミートレンチ部間のメサ領域であってよい。
活性部は、ウェル領域をさらに有してよい。ウェル領域は、複数のダミートレンチ部のうち２つ以上のダミートレンチ部の底部を覆ってよい。ウェル領域は、第２導電型であってよい。
活性部は、蓄積領域を含まないメサ領域を有してよい。蓄積領域を含まないメサ領域は、ウェル領域と蓄積領域を含むメサ領域との間に設けられてよい。
活性領域は、ドリフト領域と、コレクタ領域と、逆型半導体領域とをさらに有してよい。ドリフト領域は、蓄積領域よりも低濃度の第１導電型であってよい。コレクタ領域は、ドリフト領域よりも裏下方に位置してよい。コレクタ領域は、第２導電型であってよい。逆型半導体領域は、複数のダミートレンチ部の直下におけるドリフト領域よりも下方に位置してよい。逆型半導体領域は、ドリフト領域よりも高濃度の第１導電型であってよい。
逆型半導体領域は、配列方向において、ウェル領域の内側端部から蓄積領域が設けられるメサ領域の外側端部まで設けられてよい。
逆型半導体領域は、配列方向において、ウェル領域の外側端部から蓄積領域が設けられるメサ領域の外側端部まで設けられてもよい。
また、逆型半導体領域は、配列方向において、エッジ終端部に設けられたガードリングの底部からウェル領域の外側端部を経て蓄積領域が設けられるメサ領域の外側端部まで設けられてもよい。活性部は、複数のダミートレンチ部間の全てのメサ領域に蓄積領域を有してよい。蓄積領域は、複数のダミートレンチ部のうちエッジ終端部に最も近いダミートレンチ部よりも外側に位置する最外部を含んでもよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
第１実施形態における半導体装置１００の上面図である。 領域Ａの拡大図である。 図２のａ‐ａ'断面図である。 図２のｂ‐ｂ'断面図である。 比較例の半導体装置５００における領域Ａの拡大図である。 図５のｃ‐ｃ'断面図である。 比較例におけるマスク垂れを説明する図である。 第２実施形態における半導体装置２００のａ‐ａ'断面図である。 第３実施形態の半導体装置３００において活性部７０およびエッジ終端部８０にまたがる領域の断面図である。 第４実施形態における半導体装置４００の領域Ａの拡大図である。 第４実施形態における半導体装置４００のａ‐ａ'断面図である。 第４実施形態の変形例における半導体装置４００のａ‐ａ'断面図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、第１実施形態における半導体装置１００の上面図である。本例の半導体装置１００は、半導体基板１０を有する。半導体基板１０は、半導体チップと呼んでもよい。半導体基板１０は、Ｘ方向および及びＹ方向に外周端部を有する矩形形状であってよい。また、半導体基板１０は、＋Ｚ方向におもて面を有し、−Ｚ方向に裏面を有してよい。
本例において、Ｘ方向とＹ方向とは互いに垂直な方向である。また、Ｚ方向はＸ‐Ｙ平面に垂直な方向である。Ｘ、ＹおよびＺ方向は、いわゆる右手系を成す。本例の半導体基板１０は、＋Ｚ方向の端部におもて面を有し、−Ｚ方向端部に裏面を有する。なお、本例において、上および下という表現は相対的な位置関係を説明する便宜的な表現に過ぎない。Ｚ方向は、必ずしも重力方向または地面に垂直な方向を意味しない。なお、本例においては、Ｚ方向を半導体基板１０における深さ方向と称する場合がある。
半導体基板１０は、活性部７０、エッジ終端部８０およびパッド部９０を有する。活性部７０は、複数のトランジスタ領域と複数のダイオード領域とを有してよい。本例の活性部７０は、トランジスタ領域としてのＩＧＢＴ領域７２と、ダイオード領域としてのＦＷＤ領域７４と、温度検知ダイオード７６とを有する。ＩＧＢＴ領域７２は１または複数のＩＧＢＴを有してよく、ＦＷＤ領域７４は１または複数のＦＷＤを有してよい。本例の半導体装置１００は、ＩＧＢＴ領域７２およびＦＷＤ領域７４を半導体基板１０に一体化したＲＣ−ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。
複数のＩＧＢＴ領域７２がＸ方向およびＹ方向において互いに離間して設けられてよい。また、複数のＦＷＤ領域７４も同様に、Ｘ方向およびＹ方向において互いに離間して設けられてよい。なお、ＦＷＤ領域７４は、Ｘ方向において２つのＩＧＢＴ領域７２に挟まれるように配置されてよい。なお、Ｙ方向においては、ＩＧＢＴ領域７２同士が互いに隣り合ってよく、ＦＷＤ領域７４同士も互いに隣り合ってよい。なお、図１では、ＦＷＤ領域７４に斜線を付して示す。
本例においては、半導体基板１０の中央部に温度検知ダイオード７６を設ける。温度検知ダイオード７６に一定の電流を流した場合に、カソードおよびアノード間の電圧差は半導体基板１０の温度に応じて変化し得る。それゆえ、温度検知ダイオード７６を用いて、半導体基板１０の温度を検知することができる。
本例では、中央部よりも＋Ｙ方向の位置（第１行）において、Ｘ方向に５つのＩＧＢＴ領域７２と４つのＦＷＤ領域７４とを設ける。また、中央部の位置（第２行）および中央部よりも−Ｙ方向の位置（第３行）において、Ｘ方向に６つのＩＧＢＴ領域７２と４つのＦＷＤ領域７４とをそれぞれ設ける。
なお、本例では、温度検知ダイオード７６をＸ方向において挟む第２行における２つのＩＧＢＴ領域７２と、当該ＩＧＢＴ領域７２の−Ｙ方向に隣接する第３行における２つのＩＧＢＴ領域７２とは、これら以外のＩＧＢＴ領域７２よりも領域の面積が小さい。面積が小さい理由の１つは、温度検知ダイオード７６とカソードおよびアノードをパッド部９０に延伸する配線とを設けるためであってよい。
活性部７０は、半導体基板１０のおもて面にゲートランナー５１を有する。ゲートランナー５１は、ＩＧＢＴ領域７２およびＦＷＤ領域７４の第１行、第２行および第３行の周囲をそれぞれ囲むように設けられてよい。ゲートランナー５１は、パッド部９０のゲートパッド９２から供給されるゲート電位をＩＧＢＴ領域７２のゲート導電部に供給してよい。
本例のパッド部９０は、活性部７０の−Ｙ方向に隣接する。本例のパッド部９０は、ゲートパッド９２、センスＩＧＢＴ（ＳＩＧＢＴ）９３、センスエミッタパッド（ＳＥ）９４、アノードパッド（ＴＡ）９６およびカソードパッド（ＴＫ）９８を有する。本例では、カソードパッド９８、アノードパッド９６、ゲートパッド９２、センスＩＧＢＴ９３およびセンスエミッタパッド９４がこの順でＸ方向に並べて設ける。なお、センスＩＧＢＴ（ＳＩＧＢＴ）９３は、パッドではなくＩＧＢＴである。各パッドは、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）またはアルミニウム（Ａｌ）等を含む電極パッドであってよい。
センスＩＧＢＴ９３は、ＩＧＢＴ領域７２に流れる主電流を検出する目的で設けられたＩＧＢＴである。センスＩＧＢＴ９３に流れるセンス電流を、半導体装置１００外に設けられた制御回路に取り込むことにより、ＩＧＢＴ領域７２に流れる主電流を検出することができる。なお、センス電流は主電流に比べて十分に小さい電流値を有する。本例のセンスエミッタパッド９４は、センスＩＧＢＴ９３のエミッタと同じ電位を有する。センス電流は、センスＩＧＢＴ９３を経てセンスエミッタパッド９４から上述の制御回路に取り込まれてよい。制御回路はセンス電流に基づいて主電流を検知して、ＩＧＢＴ領域７２に過電流が流れている場合にＩＧＢＴ領域７２に流れる電流を遮断してよい。
アノードパッド９６は、温度検知ダイオード７６に電気的に接続するアノードパッドであり、温度検知ダイオード７６のアノード電位を有する。同様に、カソードパッド９８は、温度検知ダイオード７６に電気的に接続するカソードパッドであり、温度検知ダイオード７６のカソード電位を有する。アノードパッド９６およびカソードパッド９８を用いて、温度検知ダイオード７６のアノード‐カソード間の電位差を検知することができる。
エッジ終端部８０は、半導体基板１０の周辺部に設けられてよい。本例のエッジ終端部８０は、活性部７０およびパッド部９０を囲むように半導体基板１０の端部周辺に設けられる。エッジ終端部８０は、活性部７０における半導体基板１０のおもて面近傍の電界集中を緩和する機能を有してよい。エッジ終端部８０は、ガードリング、フィールドプレート、リサーフ構造およびチャネルストッパーならびにこれらを組み合わせた構造を有してよい。
図２は、領域Ａの拡大図である。領域Ａは、活性部７０のＩＧＢＴ領域７２およびゲートランナー５１を含む領域である。なお、図面の見易さを考慮して、図２においてはエッジ終端部８０およびパッド部９０を省略する。
本例の半導体装置１００は、半導体基板１０のおもて面および当該おもて面近傍の内部に形成された、エミッタ領域１２、ベース領域１４、コンタクト領域１５、ウェル領域１７、ダミートレンチ部３０およびゲートトレンチ部４０を備える。また、本例の半導体装置１００は、半導体基板１０のおもて面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は互いに電気的に分離して設けられる。
エミッタ電極５２およびゲート金属層５０と、半導体基板１０のおもて面との間には層間絶縁膜が形成されるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４、５５および５６が、当該層間絶縁膜を貫通して形成される。なお、図２においてはコンタクトホール５４、５５および５６を示す。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０のおもて面におけるエミッタ領域１２およびコンタクト領域１５と接触する。エミッタ電極５２とコンタクト領域１５との間には、タングステン等のプラグが設けられてもよい。
また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続する。Ｚ方向においてエミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部５７が設けられてよい。接続部５７は、半導体基板１０のおもて面上に形成される。
ゲート金属層５０は、コンタクトホール５５を通って、ゲートランナー５１と接触する。ゲートランナー５１は、不純物がドープされたポリシリコン等で形成されてよい。ゲートランナー５１は、半導体基板１０のおもて面においてゲートトレンチ部４０内のゲート導電部と接続する。つまり、ゲートランナー５１は、半導体基板１０のおもて面において、ゲートトレンチ部４０の一部分と、コンタクトホール５５との間に渡って形成される。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域は、アルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンまたはチタン化合物等で形成されたバリアメタルを有してもよい。
本例のＩＧＢＴ領域７２は、ダミートレンチ領域１３０、混合トレンチ領域１４０およびウェルコンタクト領域１５０を有する。ダミートレンチ領域１３０は、トレンチ部としてダミートレンチ部３０のみを有する領域である。ダミートレンチ領域１３０は、エッジ終端部８０に最も近いゲートトレンチ部４０とエッジ終端部８０との間に設けられる。ダミートレンチ領域１３０は、Ｘ方向において所定の間隔だけ離間して配置された複数のダミートレンチ部３０を有する。
混合トレンチ領域１４０は、ダミートレンチ部３０およびゲートトレンチ部４０を有する領域である。混合トレンチ領域１４０は、ダミートレンチ領域１３０よりも内側に位置する。なお、本例において内側とは、二次元平面であるおもて面の中央部（図１の温度検知ダイオード７６が設けられる部分）側を意味する。つまり、内側とは、エッジ終端部８０よりも中央部に近いことを意味する。外側は内側の反対の意味で用いる。例えば、外側とは、半導体基板１０の端部に近いことを意味する。図１においては、混合トレンチ領域１４０がＸ方向において最も内側に位置し、エッジ終端部８０がＸ方向において最も外側に位置する。なお、内側および外側は、Ｘ方向およびＹ方向に関して用いてよい。
混合トレンチ領域１４０は、予め定められた配列方向に沿って所定の間隔で配列された複数のゲートトレンチ部４０および複数のダミートレンチ部３０を有する。なお、本例において、配列方向はＸ方向である。混合トレンチ領域１４０では、ダミートレンチ部３０およびゲートトレンチ部４０はＸ方向において交互に設けられる。
本例において、ダミートレンチ領域１３０においてＸ方向に隣接するダミートレンチ部３０間の離間距離と、混合トレンチ領域１４０においてＸ方向に隣接するダミートレンチ部３０およびゲートトレンチ部４０間の離間距離とは互いに等しい。当該離間距離は、ダミートレンチ領域１３０において最も内側に位置するダミートレンチ部３０と混合トレンチ領域１４０におけるゲートトレンチ部４０とのＸ方向における離間距離とも等しい。
図２のダミートレンチ領域１３０では、２本ずつ端部で連結された計８本のダミートレンチ部３０がＸ方向において配列されている。これに対して、混合トレンチ領域１４０では、１本のゲートトレンチ部４０と１本のダミートレンチ部３０とが交互にＸ方向において配列されている。図２の混合トレンチ領域１４０では、３本のダミートレンチ部３０と２本ずつ端部で連結された４本のゲートトレンチ部４０とを有する。
本例において、ダミートレンチ領域１３０におけるダミートレンチ部３０の一部は、半導体基板１０のおもて面において予め定められた延伸方向（本例ではＹ方向）に延伸する直線形状を有する。また、ダミートレンチ領域１３０におけるダミートレンチ部３０の他の一部は、２本の直線が端部において曲線部で接続される曲線形状を有する。本例において当該他の一部は、Ｕ字形状を有する。これに対して、混合トレンチ領域１４０のダミートレンチ部３０は、予め定められた延伸方向に延伸する直線形状のみを有する。ダミートレンチ領域１３０および混合トレンチ領域１４０のそれぞれのダミートレンチ部３０は、Ｙ方向において同じ長さを有してよい。
本例のゲートトレンチ部４０は、対向部４１および突出部４３を有する。対向部４１は、ＩＧＢＴ領域７２におけるダミートレンチ部３０と対向する範囲において、Ｙ方向に延伸する。つまり、対向部４１は、ダミートレンチ部３０と平行に設けられる。突出部４３は、対向部４１から更に−Ｙ方向に延伸して、ダミートレンチ部３０と対向しない範囲に設けられる。本例において、ダミートレンチ部３０の両側に設けられた２つの対向部４１が、１つの突出部４３に接続する。突出部４３の少なくとも一部は曲線形状を有してよい。本例の突出部４３は、Ｕ字形状を有する。
突出部４３において、ゲートトレンチ部４０内のゲート導電部と、ゲートランナー５１とがＺ方向において接続する。ゲートランナー５１は、突出部４３における対向部４１から最も離れた領域において、ゲート導電部と接続してよい。本例の突出部４３は、対向部４１から最も離れた領域において、対向部４１とは直交する方向であるＸ方向に延伸する部分を有する。ゲートランナー５１は、突出部４３の当該部分においてゲート導電部と接続してよい。
ウェルコンタクト領域１５０は、ウェル領域１７のおもて面近傍に設けられる。ウェルコンタクト領域１５０は、コンタクト領域１５を有する。ウェルコンタクト領域１５０のコンタクト領域１５上には、層間絶縁膜の開口であるコンタクトホール５４が設けられる。コンタクト領域１５は、複数のコンタクトホール５４を通じてエミッタ電極５２に直接接する。ウェルコンタクト領域１５０は、例えば後述するコレクタ領域２２から注入されたホールをエミッタ電極５２へ引き抜く機能を有する。なお、本例においてウェルコンタクト領域１５０は、必須ではなく省略してもよい。
エミッタ電極５２は、ダミートレンチ領域１３０、混合トレンチ領域１４０およびウェルコンタクト領域１５０の上方に設けられる。エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１７、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。
ウェル領域１７は、ゲート金属層５０が設けられる側の活性部７０の外側端部から、所定の範囲で形成される。ウェル領域１７の内側端部を点線にて示す。ウェル領域１７の深さは、ゲートトレンチ部４０およびダミートレンチ部３０の底部よりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域はウェル領域１７中に形成される。ダミートレンチ部３０の延伸方向の外側端部の底部は、ウェル領域１７に覆われていてよい。
ゲートトレンチ部４０の突出部４３は、全体がウェル領域１７に形成されてよい。半導体基板１０は第１導電型を有し、ウェル領域１７は半導体基板１０とは異なる第２導電型を有してよい。本例の半導体基板１０はｎ−型の基板であり、ウェル領域１７はｐ＋型の領域である。本例においては、第１導電型をｎ型として、第２導電型をｐ型として説明する。ただし、他の例においては、第１および第２導電型は逆の導電型であってもよい。
複数のダミートレンチ部３０の各々の間、および、ダミートレンチ部３０とゲートトレンチ部４０との間にはメサ領域６０が設けられる。なお、半導体装置１００においては、ダミートレンチ部３０およびゲートトレンチ部４０の内部に導電材料等が充填されているので、メサ領域６０は各トレンチ部よりも＋Ｚ方向に突出しているわけではない。しかし、トレンチ内の導電材料等を除けば、メサ領域６０は、谷であるトレンチ間に挟まれ＋Ｚ方向に突出する山と見なすことができる。それゆえ本例では、トレンチ間の領域をメサ領域６０と称する。
メサ領域６０には、ベース領域１４が形成される。ベース領域１４は、ウェル領域１７よりも不純物濃度の低い第２導電型の領域である。本例のベース領域１４はｐ−型の領域である。ただし、ベース領域１４の一部は、エミッタ領域１２およびコンタクト領域１５よりも下方に設けられる。図２の例において、ベース領域１４は、メサ領域６０の外側の一部（接続部５７近傍）において露出する。
メサ領域６０において、ベース領域１４よりもおもて面側の一部には、ベース領域１４よりも不純物濃度の高い第２導電型のコンタクト領域１５が選択的に設けられる。本例のコンタクト領域１５は、ｐ＋型の領域である。また、混合トレンチ領域１４０において、ベース領域１４よりもおもて面側の一部には、半導体基板１０よりも不純物濃度が高い第１導電型のエミッタ領域１２が選択的に設けられる。本例のエミッタ領域１２はｎ＋型の領域である。
混合トレンチ領域１４０において、コンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ方向において隣接する一方のトレンチ部から、他方のトレンチ部まで形成される。混合トレンチ領域１４０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向に沿って交互にメサ領域６０のおもて面に露出する。Ｙ方向の最も外側のコンタクト領域１５のさらに外側では、ベース領域１４がメサ領域６０のおもて面に露出する。また、Ｙ方向において、当該ベース領域１４よりも外側では、ウェル領域１７がメサ領域６０のおもて面に露出する。
ダミートレンチ領域１３０において、コンタクト領域１５は、Ｘ方向において隣接する一方のダミートレンチ部３０から、他方のダミートレンチ部３０まで形成される。ダミートレンチ領域１３０においては、Ｙ方向の内側から混合トレンチ領域１４０の最も外側のコンタクト領域１５のＹ方向位置まで、コンタクト領域１５がメサ領域６０のおもて面に露出する。コンタクト領域１５のさらに外側において、ベース領域１４およびウェル領域１７がメサ領域６０のおもて面に露出する点は、混合トレンチ領域１４０と同じである。
本例において、ダミートレンチ領域１３０のメサ領域６０は、コンタクト領域１５を有するので、コンタクト領域１５を有しない場合と比較して、ホールを引き抜き易くなる。それゆえ、ｐ＋型のウェル領域１７（特に、深さ方向におけるウェル領域１７の湾曲部分）がアバランシェ降伏して電流が集中することにより、ウェル領域１７が破壊されることを防止することができる。
混合トレンチ領域１４０およびダミートレンチ領域１３０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域上に設けられる。コンタクトホール５４は、ベース領域１４およびウェル領域１７に対応する領域には設けられない。
また、本例においては、混合トレンチ領域１４０のエミッタ領域１２およびコンタクト領域１５の下方に第１導電型の蓄積領域１６が設けられる。蓄積領域１６の外側端部を破線にて示す。本例の蓄積領域１６は、ｎ＋型の領域である。本例の蓄積領域１６は、ドナーがドリフト領域よりも高濃度に蓄積していてよい。蓄積領域１６により、いわゆるＩＥ効果を増強することができる。また、ダミートレンチ領域１３０のコンタクト領域１５のうち少なくとも一部の下方に蓄積領域１６が設けられてよい。本例では、ダミートレンチ領域１３０におけるＸ方向の内側から３つ目のダミートレンチ部３０まで蓄積領域１６が設けられる。
このように、本例においては、ゲートトレンチ部４０の外側にダミートレンチ領域１３０を設けて、さらに、ダミートレンチ領域１３０の一部のメサ領域６０に蓄積領域１６を設ける。それゆえ、イオン注入により蓄積領域１６を形成するためのマスクの端部が仮に垂れたとしても、その垂れる位置を混合トレンチ領域１４０上ではなくダミートレンチ領域１３０上とすることができる。したがって、ダミートレンチ領域１３０のメサ領域６０に設けられる蓄積領域１６が所定の深さ位置に形成されないとしても、混合トレンチ領域１４０のメサ領域６０に設けられる蓄積領域１６は所定の深さに形成することができる。これにより、ゲートトレンチ部４０間におけるゲート閾値電圧（Ｖｔｈ）のばらつき、および、飽和電流のばらつきを抑制することができる。
図３は、図２のａ‐ａ'断面図である。ａ−ａ'断面は、Ｘ−Ｚ面と平行で、且つ、エッジ終端部８０から混合トレンチ領域１４０にまたがる範囲を通る断面である。
本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜２６、ゲート金属層５０、エミッタ電極５２およびコレクタ電極２４等を有する。ゲート金属層５０およびエミッタ電極５２は、半導体基板１０のおもて面および層間絶縁膜２６の上面に形成される。コレクタ電極２４は、半導体基板１０の裏面に直接接して設けられる。
ゲート金属層５０、エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。また本明細書において、基板、層、領域等の各部材のエミッタ電極５２側の面をおもて面と称し、コレクタ電極２４側の面を裏面と称する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。なお、本例の半導体基板１０はシリコン基板である。半導体基板１０のおもて面近傍には、ｐ−型のベース領域１４が形成される。
当該断面において、混合トレンチ領域１４０のメサ領域６０のおもて面近傍には、ｎ＋型のエミッタ領域１２、ｐ−型のベース領域１４およびｎ＋型の蓄積領域１６が、半導体基板１０のおもて面から裏面に向かう方向において順番に設けられる。なお、ダミートレンチ領域１３０のメサ領域６０のおもて面近傍には、コンタクト領域１５およびベース領域１４が、おもて面から裏面に向かう方向において順番に設けられる。
ダミートレンチ領域１３０のメサ領域６０のうち少なくとも一部の下方には蓄積領域１６が設けられてよい。本例のダミートレンチ領域１３０においては、最も内側に位置するダミートレンチ部３０の内側から３つ目のダミートレンチ部３０までのメサ領域６０は、ベース領域１４の下に蓄積領域１６を有する。
これに対して、ダミートレンチ領域１３０のメサ領域６０のうち少なくとも一つのメサ領域６０の下方には蓄積領域１６が設けられなくてよい。本例のダミートレンチ領域１３０においては、最も内側から３つ目に位置するダミートレンチ部３０よりも外側のメサ領域６０は、ベース領域１４の下に蓄積領域１６を有しない。蓄積領域１６はコレクタ領域２２から注入されたホールを蓄積する機能を有する。蓄積領域１６を設けることにより、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。
本例では、ダミートレンチ領域１３０の一部のメサ領域６０に蓄積領域１６をあえて設けない。これにより、全てのメサ領域６０に蓄積領域１６が設けられる場合と比較して、メサ領域６０からホールを引き抜き易くなる。それゆえ、ｐ＋型のウェル領域１７（特に、深さ方向におけるウェル領域１７の湾曲部分１１７）がアバランシェ降伏して電流が集中することにより、ウェル領域１７が破壊されることを防止することができる。
ウェル領域１７は、複数のダミートレンチ部３０のうち２つ以上のダミートレンチ部３０の底部を覆ってよい。本例のウェル領域１７は、Ｘ方向において最も外側に位置する２つのダミートレンチ部３０の底部を覆う。ウェル領域１７中においてエミッタ電位を有するダミートレンチ部３０を設けることにより、ウェル領域１７中にダミートレンチ部３０を設けない場合と比較して、ドリフト領域１８からウェル領域１７を介してエミッタ電極５２へホールを引き抜き易くなる。これにより、ターンオフ損失を低減することができる。
本例では、ウェル領域１７と蓄積領域１６を含むメサ領域６０との間には、蓄積領域１６を含まないメサ領域６０が設けられる。蓄積領域１６を含まないメサ領域６０は、ｎ＋型の蓄積領域１６を形成するときにウェル領域１７に誤ってｎ型不純物領域が形成されることを防ぐ、マージン領域として機能する。不純物の注入を防ぐマスクのアライメントずれおよびマスク垂れ等に起因して、ｐ＋型のウェル領域１７中にｎ＋型の蓄積領域１６が形成された場合には、電荷中和により高抵抗領域が形成される。ホールは高抵抗領域からは引き抜かれにくいので、高抵抗領域を形成することは望ましくない。本例では、ウェル領域１７に隣接して蓄積領域１６を含まないメサ領域６０を設けることにより、ウェル領域１７中に高抵抗領域が形成されないことを担保することができる。
ダミートレンチ部３０およびゲートトレンチ部４０の直下、および、ウェル領域１７の直下には、第１導電型のドリフト領域１８が設けられる。本例のドリフト領域１８はｎ−型であり、ｎ＋型の蓄積領域１６よりも低濃度である。
ドリフト領域１８の裏面には第１導電型のバッファ領域２０が形成される。バッファ領域２０の不純物濃度は、ドリフト領域１８の不純物濃度よりも高くてよい。本例のバッファ領域２０は、ｎ＋型の領域である。バッファ領域２０は、ベース領域１４の裏面から広がる空乏層が、ｐ＋型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。
ドリフト領域１８の下方であってバッファ領域２０の直下には、第２導電型のコレクタ領域２２が設けられる。本例のコレクタ領域２２は、ｐ＋型の領域である。また、コレクタ領域２２の裏面にはコレクタ電極２４が設けられる。
半導体基板１０のおもて面近傍には、ダミートレンチ部３０およびゲートトレンチ部４０が設けられる。各トレンチ部は、半導体基板１０のおもて面からベース領域１４を貫通して、ドリフト領域１８に到達する。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。
ゲートトレンチ部４０は、半導体基板１０のおもて面近傍に設けられたゲートトレンチ４６、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチ４６の内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチ４６の内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチ４６の内部においてゲート絶縁膜４２上に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、Ｘ方向において、少なくとも隣接するベース領域１４と対向する。ゲートトレンチ部４０は、半導体基板１０のおもて面において層間絶縁膜２６により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ４６に接する界面の表層にチャネルが形成される。本例では、図２に示したように突出部４３におけるゲート導電部４４が、ゲートランナー５１を介してゲート金属層５０と電気的に接続する。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０のおもて面近傍に形成されたダミートレンチ３６、ダミートレンチ絶縁膜３２およびダミートレンチ導電部３４を有する。ダミートレンチ絶縁膜３２は、ダミートレンチ３６の内壁を覆って形成される。ダミートレンチ導電部３４は、ダミートレンチ３６の内部においてダミートレンチ絶縁膜３２上に形成される。ダミートレンチ絶縁膜３２は、ダミートレンチ導電部３４と半導体基板１０とを絶縁する。ダミートレンチ導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。ダミートレンチ導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
ダミートレンチ部３０は、半導体基板１０の上面において層間絶縁膜２６により覆われる。本例では、図２に示したようにコンタクトホール５６を介して、ダミートレンチ導電部３４がエミッタ電極５２と電気的に接続する。なお、当該断面において明示しないが、ゲートランナー５１と半導体基板１０との間には、ゲート絶縁膜４２等の絶縁膜が形成されている。すなわちゲートランナー５１と半導体基板１０は、絶縁膜で絶縁されている。
図４は、図２のｂ‐ｂ'断面図である。ｂ‐ｂ'断面は、Ｙ‐Ｚ面と平行な面である。また、ｂ‐ｂ'断面は、混合トレンチ領域１４０のメサ領域６０、接続部５７およびゲートランナー５１を通る断面である。なお、Ｘ方向において隣接するコンタクトホール５４を点線により示す。当該断面のメサ領域６０には、蓄積領域１６が設けられる。
図２に示したように、メサ領域６０のおもて面においては、トレンチ部の延伸方向に沿ってエミッタ領域１２およびコンタクト領域１５が交互に設けられる。また、ベース領域１４の下面には、蓄積領域１６が設けられる。
蓄積領域１６は、Ｙ方向において、最も外側に形成されたエミッタ領域１２よりも外側まで設けられることが好ましい。つまり、蓄積領域１６の外側端部位置Ｐ１は、エミッタ領域１２の外端部位置Ｐ３よりも外側に設けられることが好ましい。これにより、蓄積領域１６におけるＩＥ効果を高めることができる。
また、コンタクトホール５４は、Ｙ方向において、蓄積領域１６よりも外側まで設けられることが好ましい。つまり、コンタクトホール５４の外側端部位置Ｐ２は、蓄積領域１６の外側端部位置Ｐ１よりも外側に配置されることが好ましい。これにより、半導体装置１００のターンオフ時に、蓄積領域１６よりも外側から、ホールを効率よく引き抜くことができる。
また、Ｙ方向において最も外側に形成されたコンタクト領域１５は、コンタクトホール５４よりも外側まで設けられることが好ましい。つまり、コンタクト領域１５の外側端部位置Ｐ４は、コンタクトホール５４の外側端部位置Ｐ２よりも外側に配置されることが好ましい。これにより、半導体装置１００のターンオフ時に、蓄積領域１６よりも外側から、ホールを効率よく引き抜くことができる。
また、エミッタ領域１２の外側端部位置Ｐ３から蓄積領域１６の外側端部位置Ｐ１までの距離は、蓄積領域１６の外側端部位置Ｐ１からコンタクト領域１５の外側端部位置Ｐ４までの距離よりも短くてよい。これにより、蓄積領域１６により、ホールの引き抜きが阻害されることを抑制できる。また、蓄積領域１６の端部における電界集中を緩和できる。位置Ｐ３からＰ１までの距離は、位置Ｐ１からＰ２までの距離より短いことが好ましい。
一例として、エミッタ領域１２の位置Ｐ３から蓄積領域１６の位置Ｐ１までの距離は１２μｍ以下である。また、蓄積領域１６の位置Ｐ１からコンタクトホール５４の位置Ｐ２までの距離は２０μｍ以下である。また、コンタクトホール５４の位置Ｐ２からコンタクト領域１５の位置Ｐ４までの距離は１μｍ以下である。
また、半導体基板１０のおもて面において、最も外側のコンタクト領域１５とウェル領域１７との間には、ベース領域１４が形成される。Ｙ方向において、コンタクト領域１５と、ウェル領域１７の間のベース領域１４の長さは、１０μｍ以上５０μｍ以下であってよい。
図５は、比較例の半導体装置５００における領域Ａの拡大図である。第１実施形態と共通する構成については、同じ符号を付して説明を省略する。本例のＩＧＢＴ領域７２は、第１実施形態の混合トレンチ領域１４０と異なり、トレンチ部としてゲートトレンチ部４０のみを有するゲートトレンチ領域１４５を備える。本例のＩＧＢＴ領域７２は、ゲートトレンチ領域１４５とエッジ終端部８０との間にダミートレンチ領域１３０を有しない。係る点が、第１実施形態との比較した最大の相違点である。また、ウェルコンタクト領域１５０は第１実施形態と比較してＸ方向に幅広のコンタクトホール５４を１つだけ有する。
図６は、図５のｃ‐ｃ'断面図である。第１実施形態と共通する構成については、同じ符号を付して説明を省略する。図６は、ｎ＋型の蓄積領域１６を形成するときに用いるマスクの端部にマスク垂れが生じなかった理想的な場合を示す図である。後述するように、実際の半導体装置５００においては、マスク垂れにより蓄積領域１６が形成される深さ位置は、図６に示す理想的な深さ位置からずれる。
図７は、比較例におけるマスク垂れを説明する図である。図７においては、マスク垂れに起因する蓄積領域１６の深さ位置のばらつきを示す。理解を容易にすることを目的として、半導体基板１０のおもて面上の構造を省略し、マスク１１０を半導体基板１０の上方に示す。
マスク１１０は、蓄積領域１６に対応する領域にｎ型不純物を注入する工程で用いられる。マスク１１０は、レジスト等を塗布して所定形状にパターニングして形成されてよい。マスク１１０により覆われた領域には蓄積領域１６が形成されず、マスク１１０に覆われない領域に蓄積領域１６が形成される。
マスク１１０の端部は、最も外側のゲートトレンチ部４０の直上において垂直に形成されることが好ましい。マスク１１０の端部が垂直に形成された理想的な状態を図７中において点線により示す。しかし、マスク１１０にレジスト垂れが生じると、最も外側のゲートトレンチ部４０の直上および当該直上を超えてマスク垂れ領域１１２が形成される場合がある。マスク垂れ領域１１２が形成されると、マスク垂れ領域１１２に覆われたメサ領域６０には、所定の深さに蓄積領域１６が形成されない。例えば、マスク垂れ領域１１２に覆われたメサ領域６０には、蓄積領域１６が所定の深さよりも浅く形成される。
本例の蓄積領域１６は、蓄積領域１６‐１から１６‐４を含む。蓄積領域１６‐１は、ｐ＋型のウェル領域１７のおもて面近傍に形成される。蓄積領域１６‐２は、蓄積領域１６‐１よりも深い位置であって、エミッタ領域１２とベース領域１４との間に形成される。蓄積領域１６‐３は、蓄積領域１６‐２よりも深い位置であって、ベース領域１４中に形成される。蓄積領域１６‐４は、蓄積領域１６‐３よりも深い位置であって、予め定められた深さ位置に形成される。
各蓄積領域１６‐１から１６‐４は、内側に近づくにつれて徐々に深く形成されてよい。蓄積領域１６‐３および蓄積領域１６‐４は、連続して形成されてよく、深さ方向において不連続に形成されていてもよい。
蓄積領域１６の深さ位置が変化すると、メサ領域６０におけるベース領域１４の深さ方向における長さが変化する。このため、メサ領域６０に隣接してゲートトレンチ部４０を設けると、当該メサ領域６０のゲート閾値電圧（Ｖｔｈ）が、他のメサ領域６０のゲート閾値電圧に対して変動して、ゲート閾値電圧のばらつきが増大する問題がある。また、ＩＧＢＴ領域７２における飽和電流のばらつきが増大する問題もある。また、上述のように、ウェル領域１７に形成されたｎ＋型の蓄積領域１６‐１は、高抵抗領域になる。
これに対して第１実施形態の半導体装置１００は、ゲートトレンチ部４０とウェル領域１７との間にダミートレンチ領域１３０を設ける。レジスト垂れが生じる長さは、例えばＸ方向におけるメサ領域６０の幅の２つ以上３つ以下の長さである。第１実施形態においては、最も外側のゲートトレンチ部４０とウェル領域１７との間に６本のダミートレンチ部３０（すなわち、６つのメサ領域６０）を設ける。これにより、深さ位置がばらついた蓄積領域１６は、ゲートのオンオフに寄与しないダミートレンチ領域１３０にのみに形成されることとなるので、ゲート閾値電圧および飽和電流のばらつき等を低減することができる。
図８は、第２実施形態における半導体装置２００のａ‐ａ'断面図である。図８は、第１実施形態のａ‐ａ'断面である図３に対応する。本例の半導体装置２００は、コレクタ領域２２と同じ深さ範囲に第１導電型の逆型半導体領域２３を備える。本例の逆型半導体領域２３は、コレクタ領域２２とは逆の導電型の半導体領域である。第２実施形態は、係る点において第１実施形態と異なる。他の点については、第１実施形態と共通するので重複する説明は省略する。本例の逆型半導体領域２３は、ドリフト領域１８よりも高濃度のｎ＋型の領域である。
逆型半導体領域２３は、コレクタ領域２２と同じ深さ範囲において、コレクタ領域２２のＸおよびＹ方向の一部領域に代えて設けられてよい。コレクタ領域２２の一部を逆型半導体領域２３とすることにより、コレクタ領域２２からウェル領域１７へのホールの注入量を低減することができる。これにより、ウェル領域１７がアバランシェ降伏して電流が集中することによりウェル領域１７が破壊されることを防止することができる。
逆型半導体領域２３は、Ｘ方向において、ウェル領域１７の内側端部Ｐｘ１からゲートトレンチ部４０の底部の中央部Ｐｘ２まで連続的に設けられてよい。本例の逆型半導体領域２３は、Ｘ方向において、ウェル領域１７の内側端部Ｐｘ１から蓄積領域１６が設けられるメサ領域６０の外側端部Ｐｘ３まで連続的に設けられる。本例の逆型半導体領域２３の配置により、ホール注入に寄与するコレクタ領域２２の有効面積を最大限維持しつつ、かつ、逆型半導体領域２３によりウェル領域１７への電流集中を回避することができる。なお、当該断面において明示しないが、ゲートランナー５１と半導体基板１０との間には、ゲート絶縁膜４２等の絶縁膜が形成されている。すなわちゲートランナー５１と半導体基板１０は、絶縁膜で絶縁されている。
図９は、第３実施形態の半導体装置３００において活性部７０およびエッジ終端部８０にまたがる領域の断面図である。図９では、図２のａ‐ａ'断面図に加えて、本例においては、エッジ終端部８０を合わせて示す。本例のエッジ終端部８０は、ガードリング構造およびチャネルストッパー構造を有する。
ガードリング構造は、複数のガードリング８２を含んでよい。本例のガードリング構造は５つのガードリング８２を含む。各ガードリング８２は、おもて面において活性部７０およびパッド部９０を囲むように設けられてよい。
ガードリング構造は、活性部７０において発生した空乏層を半導体基板１０の外側へ広げる機能を有してよい。これにより、半導体基板１０内部における電界集中を防ぐことができる。それゆえ、ガードリング構造を設けない場合と比較して、半導体装置３００の耐圧を向上させることができる。
本例のガードリング８２は、おもて面近傍にイオン注入により形成されたｐ＋型の半導体領域である。ガードリング８２は、電極層８４と電気的に接続する。電極層８４は、ゲート金属層５０またはエミッタ電極５２と同じ材料であってよい。
複数のガードリング８２同士は、層間絶縁膜２６により電気的に絶縁される。ガードリング８２の底部の深さは、ｐ＋型のウェル領域１７の底部と同じ深さであってよい。また、本例のガードリング８２の底部の深さは、ゲートトレンチ部４０およびダミートレンチ部３０の底部の深さより深い。
チャネルストッパー構造は、ｎ＋型のチャネルストッパー領域８８および電極層８４を有する。チャネルストッパー領域８８は、層間絶縁膜２６の開口を通じて電極層８４に電気的に接続する。なお、チャネルストッパー領域８８は、他の例においてはｐ型の半導体領域であってもよい。チャネルストッパー領域８８は、活性部７０において発生した空乏層を半導体基板１０の外側端部において終端させる機能を有する。
ウェル領域１７は、Ｘ方向においてウェルコンタクト領域１５０超えて、さらに外側まで延伸してよい。本例のウェル領域１７は、エッジ終端部８０における最も内側のガードリング８２とウェル領域１７の外側端部との距離が数μｍとなるよう、エッジ終端部８０に近接してよい。なお、本例の変形例として、ウェル領域１７に代えて、ｐ−型のベース領域１４を最も内側のガードリング８２まで拡張して設けてもよい。この場合、最も内側のガードリング８２とベース領域１４の外側端部との距離が数μｍとなってよい。
逆型半導体領域２３は、Ｘ方向において、ウェル領域１７の外側端部Ｐｘ４から蓄積領域１６が設けられるメサ領域６０の外側端部Ｐｘ３まで設けられてよい。逆型半導体領域２３は、Ｘ方向において、ガードリング８２の底部からウェル領域１７の外側端部Ｐｘ４を経て蓄積領域１６が設けられるメサ領域６０の外側端部Ｐｘ３まで設けられてよい。本例の逆型半導体領域２３は、Ｘ方向において、内側から２つ目のガードリング８２の底部の中央部Ｐｘ５から、蓄積領域１６が設けられるメサ領域６０の外側端部Ｐｘ３（外側から６つ目のダミートレンチ部３０と７つ目のダミートレンチ部３０との間のメサ領域６０の外側端部）まで設けられる。本例においては、第２実施形態に比べてより広い範囲に逆型半導体領域２３を設けるので、第２実施形態に比べてウェル領域１７への電流集中をより効果的に回避することができる。なお、当該断面において明示しないが、ゲートランナー５１と半導体基板１０との間には、ゲート絶縁膜４２等の絶縁膜が形成されている。すなわちゲートランナー５１と半導体基板１０は、絶縁膜で絶縁されている。
なお、半導体装置１００等の製造方法については、特に明記しないが、半導体装置１００等は、既知のイオン注入、アニール、成膜、熱酸化、スパッタリングおよびスピンコーティング等の技術を適宜用いて製造することができる。
図１０は、第４実施形態における半導体装置４００の領域Ａの拡大図である。なお、半導体装置４００の上面図は図示しないが、半導体装置４００の上面図は図１で示した半導体装置１００と同じであってよい。本例の活性部７０のダミートレンチ領域１３０は、複数のダミートレンチ部３０間の全てのメサ領域６０に蓄積領域１６を有する。蓄積領域１６のＸ方向の外側端部は、ウェル領域１７のＸ方向の内側端部よりも外側に位置する。また、本例の蓄積領域１６は、最も外側に位置するダミートレンチ部３０よりも外側に位置してよい。本例において、最も外側に位置するダミートレンチ部３０とは、エッジ終端部８０に最も近いダミートレンチ部３０である。
図１１は、第４実施形態における半導体装置４００のａ‐ａ'断面図である。蓄積領域１６は、Ｚ方向に離間した複数の蓄積層１１６を含んでよい。本例の蓄積領域１６は、Ｚ方向に離間した３つの蓄積層１１６‐１、１１６‐２および１１６‐３を有する。蓄積層１１６の数が多いほど、マスク１１０のアライメントずれ（位置ずれ）またはマスク１１０の垂れの影響を低減することができる。また、蓄積層１１６の数が多いほど、半導体装置４００の耐圧を高くすることができる。ただし、他の例においては、蓄積領域１６は、１つまたは２つの蓄積層１１６を有してもよい。
本例の蓄積領域１６は、最も外側に位置するダミートレンチ部３０よりも外側に位置する最外部１１５を含む。蓄積領域１６が１つまたは２つの蓄積層１１６を有する場合においても、蓄積領域１６は最外部１１５を有してよい。最外部１１５は１つ以上の蓄積層１１６を有してよい。最外部１１５を設けることにより、マスク１１０の垂れの影響を、混合トレンチ領域１４０だけでなくダミートレンチ領域１３０からも排除することができる。
図１２は、第４実施形態の変形例における半導体装置４００のａ‐ａ'断面図である。ウェル領域１７は、複数のダミートレンチ部３０のうち２つ以上のダミートレンチ部３０の底部を覆ってよい。本例のウェル領域１７は、Ｘ方向において最も外側に位置する３つのダミートレンチ部３０の底部を覆う。ウェル領域１７中にダミートレンチ部３０を設けることにより、ウェル領域１７を介してエミッタ電極５２へホールを引き抜き易くなるので、ターンオフ損失を低減することができる。なお、さらにホールを引き抜き易くするべく、ウェル領域１７は、最も外側に位置するダミートレンチ部３０を１つ目として、３つ以上または４つ以上のダミートレンチ部３０の底部を覆ってもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・半導体基板、１２・・エミッタ領域、１４・・ベース領域、１５・・コンタクト領域、１６・・蓄積領域、１７・・ウェル領域、１８・・ドリフト領域、２０・・バッファ領域、２２・・コレクタ領域、２３・・逆型半導体領域、２４・・コレクタ電極、２６・・層間絶縁膜、３０・・ダミートレンチ部、３２・・ダミートレンチ絶縁膜、３４・・ダミートレンチ導電部、３６・・ダミートレンチ、４０・・ゲートトレンチ部、４１・・対向部、４２・・ゲート絶縁膜、４３・・突出部、４４・・ゲート導電部、４６・・ゲートトレンチ、５０・・ゲート金属層、５１・・ゲートランナー、５２・・エミッタ電極、５４、５５、５６・・コンタクトホール、５７・・接続部、６０・・メサ領域、７０・・活性部、７２・・ＩＧＢＴ領域、７４・・ＦＷＤ領域、７６・・温度検知ダイオード、８０・・エッジ終端部、８２・・ガードリング、８４・・電極層、８８・・チャネルストッパー領域、９０・・パッド部、９２・・ゲートパッド、９３・・センスＩＧＢＴ、９４・・センスエミッタパッド、９６・・アノードパッド、９８・・カソードパッド、１００・・半導体装置、１１０・・マスク、１１２・・マスク垂れ領域、１１５・・最外部、１１６・・蓄積層、１１７・・湾曲部分、１３０・・ダミートレンチ領域、１４０・・混合トレンチ領域、１４５・・ゲートトレンチ領域、１５０・・ウェルコンタクト領域、２００、３００、４００、５００・・半導体装置

Claims (12)

  1. 半導体基板の周辺部に設けられたエッジ終端部と、
    前記エッジ終端部に囲まれた活性部と
    を備え、
    前記活性部は、
    予め定められた配列方向に沿って配列された複数のゲートトレンチ部と、
    前記複数のゲートトレンチ部のうち最も前記エッジ終端部に近いゲートトレンチ部と前記エッジ終端部との間に設けられた複数のダミートレンチ部と、
    前記複数のダミートレンチ部の各々の間に位置するメサ領域と、
    前記メサ領域の少なくとも一部に設けられた第１導電型の蓄積領域と
    を有し、
    前記活性部は、前記複数のダミートレンチ部におけるダミートレンチ部と前記複数のゲートトレンチ部におけるゲートトレンチ部とが前記配列方向において交互に設けられた混合トレンチ領域を有し、
    前記混合トレンチ領域は、前記半導体基板のおもて面から裏面に向かう深さ方向において順番に、第２導電型のベース領域と、前記蓄積領域と、第１導電型のドリフト領域とを有し、
    前記深さ方向において、前記蓄積領域は前記ドリフト領域に接する半導体装置。
  2. 前記活性部は、前記複数のダミートレンチ部間の前記メサ領域のおもて面に第２導電型のコンタクト領域をさらに有する
    請求項１に記載の半導体装置。
  3. 前記活性部は、前記複数のダミートレンチ部間の前記メサ領域のうち少なくとも一つの前記メサ領域には前記蓄積領域を有しない
    請求項１または２に記載の半導体装置。
  4. 前記活性部は、前記複数のダミートレンチ部のうち２つ以上のダミートレンチ部の底部を覆う、第２導電型のウェル領域をさらに有する
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記活性部は、前記ウェル領域と前記蓄積領域を含む前記メサ領域との間には、前記蓄積領域を含まない前記メサ領域を有する
    請求項４に記載の半導体装置。
  6. 前記ドリフト領域は、前記蓄積領域より低濃度の第１導電型である、
    請求項４または５に記載の半導体装置。
  7. 前記活性部は、
    前記ドリフト領域よりも下方に位置する第２導電型のコレクタ領域と、
    前記複数のダミートレンチ部の直下における前記ドリフト領域よりも下方に位置し、前記ドリフト領域よりも高濃度の第１導電型の逆型半導体領域と
    をさらに有する
    請求項４から６のいずれか一項に記載の半導体装置。
  8. 前記逆型半導体領域は、前記配列方向において、前記ウェル領域の内側端部から前記蓄積領域が設けられる前記メサ領域の外側端部まで設けられる
    請求項７に記載の半導体装置。
  9. 前記逆型半導体領域は、前記配列方向において、前記ウェル領域の外側端部から前記蓄積領域が設けられる前記メサ領域の外側端部まで設けられる
    請求項７に記載の半導体装置。
  10. 前記逆型半導体領域は、前記配列方向において、前記エッジ終端部に設けられたガードリングの底部から前記ウェル領域の外側端部を経て前記蓄積領域が設けられる前記メサ領域の外側端部まで設けられる
    請求項９に記載の半導体装置。
  11. 前記活性部は、前記複数のダミートレンチ部間の全ての前記メサ領域に前記蓄積領域を有する
    請求項１または２に記載の半導体装置。
  12. 前記蓄積領域は、前記複数のダミートレンチ部のうち前記エッジ終端部に最も近いダミートレンチ部よりも外側に位置する最外部を含む
    請求項１１に記載の半導体装置。
JP2018546329A 2016-10-17 2017-10-16 半導体装置 Active JP6624300B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016203939 2016-10-17
JP2016203939 2016-10-17
PCT/JP2017/037398 WO2018074425A1 (ja) 2016-10-17 2017-10-16 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018074425A1 JPWO2018074425A1 (ja) 2019-02-21
JP6624300B2 true JP6624300B2 (ja) 2019-12-25

Family

ID=62019176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018546329A Active JP6624300B2 (ja) 2016-10-17 2017-10-16 半導体装置

Country Status (4)

Country Link
US (1) US10714603B2 (ja)
JP (1) JP6624300B2 (ja)
CN (1) CN109075192B (ja)
WO (1) WO2018074425A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6854654B2 (ja) 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
JP6969662B2 (ja) * 2018-02-14 2021-11-24 富士電機株式会社 半導体装置
JP7102808B2 (ja) 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP7187787B2 (ja) 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
DE112019002203B4 (de) 2018-04-27 2025-12-31 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandler
US11728333B2 (en) * 2018-05-30 2023-08-15 Rohm Co., Ltd. Semiconductor device
JP2020072202A (ja) * 2018-10-31 2020-05-07 トヨタ自動車株式会社 半導体装置及びその製造方法
JP7118033B2 (ja) * 2019-06-07 2022-08-15 三菱電機株式会社 半導体装置
JP7171527B2 (ja) * 2019-09-13 2022-11-15 株式会社 日立パワーデバイス 半導体装置および電力変換装置
CN119050153A (zh) * 2020-09-17 2024-11-29 罗姆股份有限公司 半导体装置
JP7475251B2 (ja) * 2020-10-01 2024-04-26 三菱電機株式会社 半導体装置
US12327802B2 (en) * 2021-07-07 2025-06-10 Win Semiconductors Corp. Semiconductor structure for die crack detection
JP7540600B2 (ja) * 2021-07-20 2024-08-27 株式会社デンソー 半導体装置
EP4131422A1 (en) * 2021-08-03 2023-02-08 Infineon Technologies Austria AG Semiconductor device
JP7834977B2 (ja) * 2021-09-15 2026-03-25 富士電機株式会社 半導体装置および製造方法
JP7685925B2 (ja) * 2021-10-12 2025-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN117616584A (zh) * 2022-01-20 2024-02-27 富士电机株式会社 半导体装置
WO2025170006A1 (ja) * 2024-02-09 2025-08-14 富士電機株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410286B2 (ja) * 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
JP3906105B2 (ja) * 2002-03-29 2007-04-18 株式会社東芝 半導体装置
JP2005294649A (ja) * 2004-04-01 2005-10-20 Toshiba Corp 半導体装置
WO2006082618A1 (ja) * 2005-01-31 2006-08-10 Shindengen Electric Manufacturing Co., Ltd. 半導体装置およびその製造方法
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008227251A (ja) * 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JP4840482B2 (ja) * 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5410133B2 (ja) 2009-03-30 2014-02-05 富士電機株式会社 半導体装置およびその制御方法
JP5636808B2 (ja) 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
JP5886548B2 (ja) * 2011-07-11 2016-03-16 株式会社豊田中央研究所 半導体装置
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置
DE112012007322B3 (de) * 2011-07-27 2022-06-09 Denso Corporation Diode, Halbleitervorrichtung und MOSFET
JP6182875B2 (ja) * 2012-12-05 2017-08-23 サンケン電気株式会社 半導体装置及びその駆動方法
JP6119577B2 (ja) 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP6459791B2 (ja) * 2014-07-14 2019-01-30 株式会社デンソー 半導体装置およびその製造方法
JP6135636B2 (ja) * 2014-10-17 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6515484B2 (ja) * 2014-10-21 2019-05-22 株式会社デンソー 半導体装置
JP6003961B2 (ja) * 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
JP6164201B2 (ja) * 2014-11-17 2017-07-19 トヨタ自動車株式会社 半導体装置
KR101745776B1 (ko) * 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자

Also Published As

Publication number Publication date
CN109075192B (zh) 2021-10-26
WO2018074425A1 (ja) 2018-04-26
CN109075192A (zh) 2018-12-21
JPWO2018074425A1 (ja) 2019-02-21
US10714603B2 (en) 2020-07-14
US20190019885A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
JP6624300B2 (ja) 半導体装置
US10930647B2 (en) Semiconductor device including trenches formed in transistor or diode portions
US10559663B2 (en) Semiconductor device with improved current flow distribution
US9362393B2 (en) Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device
JP6801324B2 (ja) 半導体装置
CN107112353B (zh) 反向传导半导体装置
US10600897B2 (en) Semiconductor device
US8912632B2 (en) Semiconductor device
CN110574169B (zh) 半导体装置
US8791500B2 (en) Semiconductor device having lateral insulated gate bipolar transistor
JP7222180B2 (ja) 半導体装置
CN107210322A (zh) 半导体装置
US12495564B2 (en) Semiconductor device
CN103477437B (zh) 功率半导体装置
CN107845677B (zh) 半导体装置
US20230268342A1 (en) Semiconductor device
US20260013164A1 (en) Semiconductor device
JP6658955B2 (ja) 半導体装置
JP2014154849A (ja) 半導体装置
JP7652297B2 (ja) 半導体装置
JP2022093084A (ja) 半導体装置
US20250185267A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181001

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20181001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6624300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250