JP6654097B2 - Communication control device and communication control method - Google Patents
Communication control device and communication control method Download PDFInfo
- Publication number
- JP6654097B2 JP6654097B2 JP2016098277A JP2016098277A JP6654097B2 JP 6654097 B2 JP6654097 B2 JP 6654097B2 JP 2016098277 A JP2016098277 A JP 2016098277A JP 2016098277 A JP2016098277 A JP 2016098277A JP 6654097 B2 JP6654097 B2 JP 6654097B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- communication path
- data
- programmable
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
本発明は、通信制御装置及び通信制御方法に関する。 The present invention relates to a communication control device and a communication control method.
各種の半導体集積回路素子(以下、「IC」と呼称する)同士が通信を行う回路には、相互の通信手段として、複数bitのデータを並列に転送するパラレルバス又は少数の配線で直列にデータを転送するシリアルバスが含まれる。これらの通信は、回路の不良やノイズなどの外乱などで通信が失敗する場合がある。通信の高速化や通信の高頻度化によって、通信が失敗するリスクも上昇する。 Various types of semiconductor integrated circuit devices (hereinafter referred to as "ICs") communicate with each other by means of a circuit for communicating with each other. A serial bus for transferring data is included. These communications may fail due to disturbances such as circuit failure or noise. The speed of communication and the frequency of communication increase the risk of communication failure.
IC同士の接続不良を救済するため、あらかじめ2系統の配線経路を設ける方法が提案されている(例えば、特許文献1)。特許文献1には、接続テスト時に2系統の経路のうち一方の経路で接続不良が検出された場合、もう一方の経路(冗長配線)に接続を変更する方法が開示されている。
In order to remedy poor connection between ICs, there has been proposed a method of providing two wiring paths in advance (for example, Patent Document 1).
ICの高性能化や通信の高速化に伴い、制御装置の中核をなすIC同士の通信には高信頼性が求められる。既存技術においても、データ化けや接続不良などによる通信異常を検出及び通知することは可能である。しかし、既存技術では、上記の要因によって発生する通信異常を検出する方法はあっても、異常発生時の通信データを失うことなく通信を継続する方法はない。したがって、例えば、データロスを極力押さえなければならないアプリケーションでは問題解決の手段となりえない。 As the performance of ICs and the speed of communication increase, communication between ICs, which are the core of control devices, requires high reliability. Even in the existing technology, it is possible to detect and notify a communication abnormality due to garbled data, poor connection, or the like. However, in the existing technology, there is a method of detecting a communication abnormality caused by the above-described factors, but there is no method of continuing communication without losing communication data at the time of occurrence of the abnormality. Therefore, for example, in an application in which data loss must be minimized, it cannot be a means for solving the problem.
一方、従来技術により通信異常を検出した後、通信を失敗した時と同じデータを再送する手段が考えられる。しかし、非定周期で通信を行う環境においては、再送分の通信遅延が発生する。また、定周期で通信を行う環境においては、再送する通信データが定周期内に収まればデータロスとはならないものの、定周期内に収まらない場合は少なくとも1周期分のデータロスは回避できない。 On the other hand, there is conceivable a means for retransmitting the same data as when communication failed after detecting a communication abnormality by the conventional technique. However, in an environment where communication is performed at a non-fixed period, a communication delay corresponding to retransmission occurs. Further, in an environment where communication is performed at a fixed period, if communication data to be retransmitted falls within the fixed period, data loss does not occur. However, if communication data does not fall within the fixed period, data loss of at least one period cannot be avoided.
例えば、特許文献1の方法では、通信開始前に回路の接続不良を検出して経路を変更することは可能であるが、通信中に発生した異常(特に、開始前の接続不良以外の異常)について対処できないという問題が生ずる。
For example, in the method of
本発明は、上記課題に鑑みてなされたものであり、通信中に異常が発生した場合であっても、データロスを発生させずに連続した通信を継続できる通信制御装置及び通信制御方法を提供する。 The present invention has been made in view of the above problems, and provides a communication control device and a communication control method capable of continuing continuous communication without causing data loss even when an abnormality occurs during communication. I do.
例えば、上記課題を解決するために、特許請求の範囲に記載の構成を採用する。本願は上記課題を解決する手段を複数含んでいるが、その一例をあげるならば、第1のICと、第2のICと、を少なくとも備え、前記第1のICと前記第2のICは、中身をプログラミングすることが可能なICであり、前記第1のICと、前記第2のICとが、第1の通信経路と冗長用の第2の通信経路とによって相互に接続され、前記第1のICが、同じデータを前記第1の通信経路と前記第2の通信経路を用いて前記第2のICに送信するものである通信制御装置が提供される。 For example, in order to solve the above-described problem, a configuration described in the claims is adopted. The present application includes a plurality of means for solving the above-described problems. For example, the present invention includes at least a first IC and a second IC, and the first IC and the second IC Wherein the first IC and the second IC are interconnected by a first communication path and a second communication path for redundancy, and wherein the first IC and the second IC are interconnected by a first communication path and a second communication path for redundancy. A communication control device is provided wherein the first IC transmits the same data to the second IC using the first communication path and the second communication path.
また、他の例によれば、中身をプログラミングすることが可能な第1のIC及び第2のICが第1の通信経路と冗長用の第2の通信経路とによって相互に接続されている装置における通信制御方法が提供される。当該通信制御方法は、前記第1のICが、同じデータを前記第1の通信経路と前記第2の通信経路を用いて前記第2のICに送信する送信ステップと、前記第2のICが、前記第1の通信経路から受信した第1のデータが正常であるかを判定する第1判定ステップと、前記第2のICが、前記第2の通信経路から受信した第2のデータが正常であるかを判定する第2判定ステップと、前記第2のICが、前記第1判定ステップにおいて正常であると判定された前記第1のデータ又は前記第2判定ステップにおいて正常であると判定された前記第2のデータを使用する使用ステップと、前記第2のICが、前記第1のICに応答データを送信する応答ステップと、を含む。 According to another example, an apparatus in which a first IC and a second IC capable of programming the contents are interconnected by a first communication path and a second communication path for redundancy. Is provided. The communication control method includes a transmitting step in which the first IC transmits the same data to the second IC using the first communication path and the second communication path. A first determining step of determining whether the first data received from the first communication path is normal, and the second IC determining that the second data received from the second communication path is normal. And the second IC is determined to be normal in the first determination step or the first data determined to be normal in the first determination step. Using the second data, and a response step in which the second IC transmits response data to the first IC.
本発明によれば、通信中に異常が発生した場合であっても、データロスを発生させずに連続した通信を継続できる。本発明に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、上記した以外の、課題、構成及び効果は、以下の実施例の説明により明らかにされる。 According to the present invention, even when an abnormality occurs during communication, continuous communication can be continued without causing data loss. Further features related to the present invention will become apparent from the description of the present specification and the accompanying drawings. Problems, configurations, and effects other than those described above will be clarified by the following description of the embodiments.
以下、添付図面を参照して本発明の実施例について説明する。添付図面は本発明の原理に則った具体的な実施例を示しているが、これらは本発明の理解のためのものであり、決して本発明を限定的に解釈するために用いられるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. The accompanying drawings show specific embodiments in accordance with the principles of the present invention, but these are for understanding of the present invention and are not used to limit the present invention in any way. .
以下の実施例は、半導体集積回路素子(IC)同士が通信する回路に係り、特に同一通信系統に複数のプログラミング可能なICを使用する構成に対して特に好適なものである。 The following embodiment relates to a circuit in which semiconductor integrated circuit elements (ICs) communicate with each other, and is particularly suitable for a configuration using a plurality of programmable ICs in the same communication system.
本実施例の通信制御装置は、2つ以上のIC同士が複数の通信経路を介して接続される回路基板を備える。ICは、その中身をプログラミングすることが可能なIC(以降、「プログラマブルなIC」と呼ぶ)である。通信制御装置は、通信開始時又は通信中に、通信データ異常、通信経路の接続不良、断線など(以下、これらを単に「通信異常」と呼称する)が発生した場合でも、データロスを発生させず連続した通信を継続するための冗長用の通信経路を備えている。2つ以上のプログラマブルなICには、それらを制御するプログラムが組み込まれている。 The communication control device according to the present embodiment includes a circuit board on which two or more ICs are connected via a plurality of communication paths. An IC is an IC whose contents can be programmed (hereinafter, referred to as a “programmable IC”). The communication control device generates a data loss even when a communication data error, a communication path connection failure, a disconnection, or the like (hereinafter, these are simply referred to as “communication errors”) occur at the start of communication or during communication. And a redundant communication path for continuing continuous communication. Two or more programmable ICs incorporate programs for controlling them.
プログラマブルなICには、マイクロコンピュータ(以下、マイコン)、Complex Programmable Logic Device(以下、CPLD)、Field Programmable Gate Array(以下、FPGA)などのProgrammable Logic Device(以下、PLD)などが含まれる。これらのプログラマブルなICを相互に接続する通信経路には、パラレルバス又はシリアルバスが用いられる。 Programmable ICs include microcomputers (hereinafter, microcomputers), Programmable Logic Devices (hereinafter, PLDs) such as Complex Programmable Logic Devices (hereinafter, CPLDs), and Field Programmable Gate Arrays (hereinafter, FPGAs). A parallel bus or a serial bus is used as a communication path for interconnecting these programmable ICs.
[実施例1]
図1は、本発明のもっとも単純な通信制御装置の概略図を示す。通信制御装置は、第1のプログラマブルなIC(1−a)と、第2のプログラマブルなIC(1−b)とを備える。第1のプログラマブルなIC(1−a)と第2のプログラマブルなIC(1−b)は、第1の通信経路2と第2の通信経路3−1によって1対1で相互に接続されている。ここでは、第2の通信経路3−1が冗長経路であり、本例では冗長経路が1本である。第1のプログラマブルなIC(1−a)及び第2のプログラマブルなIC(1−b)のうち一方のICは、1つの周期内で同じデータを第1の通信経路2及び第2の通信経路3−1を介して送信する。第1のプログラマブルなIC(1−a)及び第2のプログラマブルなIC(1−b)のうち他方のICは、上記の周期内で第1の通信経路2及び第2の通信経路3−1からデータを受信する。ここで、周期とは、一方のプログラマブルなICがデータを送信し、他方のプログラマブルなICから応答データを受け取るまでの期間である。
[Example 1]
FIG. 1 shows a schematic diagram of the simplest communication control device of the present invention. The communication control device includes a first programmable IC (1-a) and a second programmable IC (1-b). The first programmable IC (1-a) and the second programmable IC (1-b) are mutually connected by a
図2は、プログラマブルなICの内部構成の概略図であり、図1の第1のプログラマブルなIC(1−a)及び第2のプログラマブルなIC(1−b)の内部構成を示す。図2では、プログラマブルなIC20は、第1のプログラマブルなIC(1−a)及び第2のプログラマブルなIC(1−b)のうちの一方のICであり、外部デバイス27は、他方のICを省略して図示したものである。
FIG. 2 is a schematic diagram of the internal configuration of the programmable IC, and shows the internal configurations of the first programmable IC (1-a) and the second programmable IC (1-b) of FIG. In FIG. 2, the
プログラマブルなIC20は、通信処理部21と、IC内部バス22とを備える。通信処理部21は、第1の通信処理部23と、第2の通信処理部24と、通信データ取得部25と、送信データ処理部26とを備える。
The programmable IC 20 includes a
第1の通信処理部23は、第1の通信経路2を介したデータの送信及び受信を行う処理部である。第2の通信処理部24は、第2の通信経路(冗長経路)3−1を介したデータの送信及び受信を行う処理部である。通信データ取得部25は、第1の通信処理部23で受信したデータ又は第2の通信処理部24で受信したデータを取得する。送信データ処理部26は、第1の通信処理部23から送信するデータ及び第2の通信処理部24から送信するデータを作成し、第1の通信処理部23及び第2の通信処理部24に出力する。
The first
図3は、受信側ICにおいて第1の通信経路2からデータを受信した際のフローチャートである。図3の処理を図2の機能ブロックを用いて説明する。以下では、第2のプログラマブルなIC(1−b)が第1のプログラマブルなIC(1−a)からデータを受信した例で説明する。
FIG. 3 is a flowchart when the receiving IC receives data from the
(ステップ301)
第2のプログラマブルなIC(1−b)が第1のプログラマブルなIC(1−a)から第1の通信経路2を介してデータを受信すると、第1の通信処理部23は、受信データの整合性チェックを実行する。ここでのチェックの方法は、パリティチェックや、CRCチェックなどの既存技術を用いる。
(Step 301)
When the second programmable IC (1-b) receives data from the first programmable IC (1-a) via the
(ステップ302)
第1の通信処理部23は、上記の整合性チェックの結果に基づいて、第1の通信経路2から受信したデータが正常であるか、異常であるかを判定する。第1の通信処理部23は、受信データ及び判定結果を通信データ取得部25に出力する。受信データが正常である場合、ステップ303に進む。一方、受信データが異常である場合、ステップ304へ進む。
(Step 302)
The first
(ステップ303)
通信データ取得部25は、第1の通信経路2からの受信データを正常なデータとして使用する。通信データ取得部25は、受信データをデータ格納部(図示省略)に格納し、受信処理を終了する。一例として、ステップ303は、以降で説明する図4のステップ404のタイミングで実行される。なお、通信データ取得部25が、第2の通信経路3−1からの受信を待たずに、第1の通信経路2から受信した正常なデータを採用する場合、図4のステップ404は省略してもよい。
(Step 303)
The communication
(ステップ304)
第1の通信経路2からの受信データが異常である場合、通信データ取得部25は、第2の通信経路3−1からのデータ受信を待機する。データを受信した場合、図4のフローに進む。データを受信しない場合、ステップ305へ進む。
(Step 304)
If the data received from the
(ステップ305)
本実施例では、第2の通信経路3−1からデータの受信がない場合、データ待機のまま処理が止まってしまうため、タイムアウトを設定している。通信データ取得部25は、第2の通信経路3−1からのデータ受信の待機時間が規定の時間を過ぎているかを判定する。規定の時間を過ぎている場合、通信データ取得部25は、タイムアウトが発生したと判定し、ステップ306へ進む。一方、規定の時間を過ぎていない場合、引き続き、第2の通信経路3−1からのデータ受信を待機する。
(Step 305)
In the present embodiment, if no data is received from the second communication path 3-1, the process is suspended while waiting for data, so a timeout is set. The communication
(ステップ306)
タイムアウトが発生した場合、通信データ取得部25は、システムへ異常を通知し、受信処理を終了する。なお、図示を省略しているが、規定の時間を過ぎても第1の通信経路2からデータを受信しない場合も同様に、タイムアウトを設定してもよい。
(Step 306)
If a timeout has occurred, the communication
図4は、受信側ICにおいて第2の通信経路3−1からデータを受信した際のフローチャートである。図4の処理を図2の機能ブロックを用いて説明する。 FIG. 4 is a flowchart when the receiving IC receives data from the second communication path 3-1. The processing of FIG. 4 will be described using the functional blocks of FIG.
(ステップ401)
第2のプログラマブルなIC(1−b)が第1のプログラマブルなIC(1−a)から第2の通信経路3−1を介してデータを受信すると、第2の通信処理部24は、受信データの整合性チェックを実行する。ここでのチェックの方法は、パリティチェックや、CRCチェックなどの既存技術を用いる。
(Step 401)
When the second programmable IC (1-b) receives data from the first programmable IC (1-a) via the second communication path 3-1, the second
(ステップ402)
第2の通信処理部24は、上記の整合性チェックの結果に基づいて、第2の通信経路3−1から受信したデータが正常であるか、異常であるかを判定する。第2の通信処理部24は、受信データ及び判定結果を通信データ取得部25に出力する。受信データが正常である場合、ステップ403に進む。一方、受信データが異常である場合、システムに異常を通知して受信処理を終了する。
(Step 402)
The second
(ステップ403)
通信データ取得部25は、第1の通信経路2から受信したデータが正常であったか、異常であったかを判定する。第1の通信経路2から受信したデータが正常であった場合、ステップ404へ進む。一方、第1の通信経路2から受信したデータが異常であった場合、ステップ405へ進む。
(Step 403)
The communication
(ステップ404)
通信データ取得部25は、第2の通信経路3−1から受信したデータを使用しない。一例として、図3のステップ303は、このタイミングで実行される。この場合、通信データ取得部25は、第1の通信経路2から受信したデータを正常なデータとして使用する。通信データ取得部25は、第1の通信経路2から受信したデータをデータ格納部(図示省略)に格納し、受信処理を終了する。なお、上記したように、本ステップは省略してもよい。
(Step 404)
The communication
(ステップ405)
通信データ取得部25は、第2の通信経路3−1から受信したデータを正常なデータとして使用する。通信データ取得部25は、受信データをデータ格納部(図示省略)に格納し、受信処理を終了する。
(Step 405)
The communication
上記の構成によれば、従来の1系統のみ通信方式に対し、冗長性を付加し、信頼性向上を図ることができる。 According to the above configuration, it is possible to add redundancy to the conventional one-system communication system and improve the reliability.
本実施例を実現するためには、送信側と受信側が共にプログラマブルなICである必要がある。プログラマブルなICは、上記の通り、マイコンやPLDなどのデバイスがあるが、本実施例ではPLDで構成した場合について説明する。 In order to realize this embodiment, both the transmitting side and the receiving side need to be programmable ICs. As described above, the programmable IC includes a device such as a microcomputer or a PLD. In this embodiment, a case where the programmable IC is configured by a PLD will be described.
PLDは、ピンアサインから内部ロジックまで幅広く設計できるため、例えば、第1の通信経路2と冗長用の第2の通信経路3−1のバスを同じ仕様のものを採用できる。そのため、送信側ICは、同じアドレスに対して第1の通信経路2と第2の通信経路3−1のそれぞれを使用して実質的に同時にデータを送信することができる。受信側ICもPLDの場合、受信側ICは、データをそれぞれ第1の通信経路2と第2の通信経路3−1で別々のピンを利用して受信し、それぞれの信号が競合することなく処理できる。PLDは、上記の処理が実行できるようにプログラムすることができる。
Since the PLD can be designed in a wide range from pin assignment to internal logic, for example, the bus of the
図5は、本実施例の通信動作シーケンス図であり、第1のプログラマブルなIC(1−a)及び第2のプログラマブルなIC(1−b)の両方がPLDの場合の通信動作シーケンス図である。また、図5は、定周期での通信状況を示す。 FIG. 5 is a communication operation sequence diagram of the present embodiment, and is a communication operation sequence diagram when both the first programmable IC (1-a) and the second programmable IC (1-b) are PLDs. is there. FIG. 5 shows a communication status at a fixed period.
プログラマブルなICがPLDである場合、第1の通信経路2を用いた送信と第2の通信経路3−1を用いた送信とを実質的に同じタイミングで実施することが可能である。このとき、使用するバスの通信速度によって、第1の通信経路2と第2の通信経路3−1との間で送信完了時間の差が生じる。図5において、Tは第1の通信経路2を用いた送信の送信時間であり、T’は第2の通信経路3−1を用いた送信の送信時間である。第1の通信経路2と第2の通信経路3−1に通信速度が同じバスを使用した場合、TとT’の差は限りなく0に近づけることが可能である。ただし、通信経路の配線長などの要素により微少な差は発生する。
When the programmable IC is a PLD, transmission using the
送信側の第1のプログラマブルなIC(1−a)は、1つの周期内で、第1の通信経路2及び第2の通信経路3−1を用いて同じデータを送信する。受信側の第2のプログラマブルなIC(1−b)は、図3及び図4のフローチャートに示したように受信データを処理する。その後、受信側の第2のプログラマブルなIC(1−b)は、第1のプログラマブルなIC(1−a)に応答データを送信する。その際にも、送信時と同様に、使用するバスの通信速度によって、第1の通信経路2と第2の通信経路3−1との間で応答時間の差が生じる。図5における応答時間R’で全ての応答データの受信が完了する。このように、定周期での通信を行う場合、通信周期が遅い方のバスに全体の通信周期を合わせる必要がある。したがって、この例における周期は、応答時間R’の期間となる。
The first programmable IC (1-a) on the transmitting side transmits the same data using the
以上から、第1の通信経路2と第2の通信経路3−1のバス仕様と通信速度は可能な限り、近いものを採用することが好ましい。これにより、通信のオーバーヘッドを最小限に抑えることができる。また、2つの経路のうち通信速度が速い方を、通信のメインとなる第1の通信経路2にした方がよい。これにより、通信時間の短縮を図ることが可能となる。
From the above, it is preferable that the bus specifications and the communication speed of the
本実施例によれば、通信開始時又は通信中に通信異常(通信データ異常、通信経路の接続不良、断線など)が発生した場合でも、データロスを発生させず連続した通信を継続できる。したがって、通信信頼性の向上を図ることができる。また、本実施例によれば、通信失敗時の再送処理を省くことにより、再送時間分のタイムロスを削減することも可能となる。また、本実施例によれば、回路の不良やノイズなどの外乱などの通信失敗のリスクが高い環境において、通信経路多重化による高信頼性通信制御装置及び通信制御方法を提供することができる。 According to the present embodiment, continuous communication can be continued without causing data loss even when a communication error (communication data error, communication path connection failure, disconnection, etc.) occurs at the start of communication or during communication. Therefore, communication reliability can be improved. Further, according to the present embodiment, it is possible to reduce the time loss corresponding to the retransmission time by omitting the retransmission process when communication fails. Further, according to the present embodiment, it is possible to provide a highly reliable communication control device and a communication control method by multiplexing communication paths in an environment where there is a high risk of communication failure such as disturbance of circuit failure or noise.
[実施例2]
図6は、本実施例の通信動作シーケンス図であり、第1のプログラマブルなIC(1−a)及び第2のプログラマブルなIC(1−b)の両方がマイコンの場合の通信動作シーケンス図である。
[Example 2]
FIG. 6 is a communication operation sequence diagram of the present embodiment, in which both the first programmable IC (1-a) and the second programmable IC (1-b) are microcomputers. is there.
図5のシーケンス図とは異なり、図6のシーケンス図では、第1のプログラマブルなIC(1−a)及び第2のプログラマブルなIC(1−b)から伸びる矢印の出発点が2箇所ある。これは、マイコンはPLDと異なり、異なるピンから同時に同じデータ通信を行うことができず、マイコン内部のタスク処理分、第1の通信経路2と第2の通信経路3−1とで送信開始にわずかな差が生じるためである。
Unlike the sequence diagram of FIG. 5, the sequence diagram of FIG. 6 has two starting points of arrows extending from the first programmable IC (1-a) and the second programmable IC (1-b). This is because, unlike the PLD, the microcomputer cannot perform the same data communication from different pins at the same time, and the task processing inside the microcomputer starts transmission on the
また、プログラマブルなICがマイコンである場合、第1の通信経路2と第2の通信経路3−1のバスに同じ仕様のものを採用できず、同じアドレスに同時にデータを送信することはできない。したがって、本実施例では、送信側のプログラマブルなICは、それぞれ別仕様のバスとなる第1の通信経路2と第2の通信経路3−1を用いて、同じデータを別々のアドレスへ送信する。
If the programmable IC is a microcomputer, the buses of the
図2の機能ブロックで説明した場合、送信側のプログラマブルなICの送信データ処理部26は、同じ送信用データに対して、第1の通信経路2用のアドレス、第2の通信経路3−1用のアドレスをそれぞれ設定する。そして、第1の通信処理部23及び第2の通信処理部24が、それぞれ、各経路を介して同じデータを送信する。受信側のプログラマブルなICは、異なるアドレスで送信されたデータを第1の通信経路2と第2の通信経路3−1を介して受信し、図3及び図4のフローチャートに示したように受信データを処理する。
In the case of the description of the functional block in FIG. 2, the transmission
本実施例によれば、第1の通信経路2と第2の通信経路3−1が異なる仕様のバスであっても、本発明の処理を実施することが可能となる。例えば、システム信頼性向上や安全性のために2つのマイコンを搭載して互いを監視し合う2マイコン方式のシステムに対して、上記の構成を適用してマイコン同士の通信に冗長性を持たせることが可能となる。また、システムの更なる信頼性の向上を図ることができる。
According to the present embodiment, even if the
なお、上記のマイコンはシングルコアを前提として説明したが、これに限定されない。デュアルコアのマイコンにも本発明を適用することができる。この場合、送信側のプログラマブルなICにおいて、上記のように送信のタイミングに差が生じることなく、実質的に同じタイミングで同じデータを送信することが可能となる。 Although the above-described microcomputer has been described assuming a single core, the present invention is not limited to this. The present invention can be applied to a dual-core microcomputer. In this case, the transmission-side programmable IC can transmit the same data at substantially the same timing without causing a difference in the transmission timing as described above.
[実施例3]
実施例1と同様の構成で一方のプログラマブルなICがマイコンであり、他方のプログラマブルなICがPLDの場合について説明する。図7は、第1のプログラマブルなIC(1−a)がマイコンであり、第2のプログラマブルなIC(1−b)がPLDの場合の通信動作シーケンス図である。動作としては実施例1と実施例2が合わさった形となる。
[Example 3]
A case will be described in which one programmable IC is a microcomputer and the other programmable IC is a PLD in the same configuration as in the first embodiment. FIG. 7 is a communication operation sequence diagram when the first programmable IC (1-a) is a microcomputer and the second programmable IC (1-b) is a PLD. As an operation, the first embodiment and the second embodiment are combined.
実施例2で説明した通り、マイコンである第1のプログラマブルなIC(1−a)がデータを送信する場合、第1のプログラマブルなIC(1−a)側では、第1の通信経路2と第2の通信経路3−1との間で送信タイミングに差が生じる。また、第1のプログラマブルなIC(1−a)に関しては、第1の通信経路2と第2の通信経路3−1に同じ仕様のバスを採用することができず、同じアドレスに同時にデータを送信することはできない。
As described in the second embodiment, when the first programmable IC (1-a) that is a microcomputer transmits data, the
PLDである第2のプログラマブルなIC(1−b)は、第1の通信経路2と第2の通信経路3−1にデータを送信するタイミングを実質的に同じにすることは可能であるが、実施例1のようなPLD同士の接続とは異なり、異なる通信経路で同じアドレスに同時にアクセスすることはできない。このため、マイコン同士の通信条件と同じく、第2のプログラマブルなIC(1−b)は、第1の通信経路2と第2の通信経路3−1とで異なるアドレスに同じデータを送信するように設計される。この構成によれば、マイコンとPLDが混在する通信制御装置においても、本発明の処理を実行することができる。
The second programmable IC (1-b), which is a PLD, can make the timing of transmitting data to the
[実施例4]
実施例1〜3の構成に関して、複数の冗長経路を備えた通信制御装置の形態を説明する。図8は、本発明の実施例4に係る通信制御装置の概略図である。第1のプログラマブルなIC(1−a)と第2のプログラマブルなIC(1−b)が第1の通信経路2と第2の通信経路3−1で接続される基本構成に対して、IC(1−a)及び(1−b)の仕様が許す限りのアドレス範囲又はチップセレクト数分の冗長経路を追加することができる。図8の例では、冗長用の複数の第2の通信経路3−1〜3−nが第1のプログラマブルなIC(1−a)と第2のプログラマブルなIC(1−b)との間に設けられている。
[Example 4]
Regarding the configurations of the first to third embodiments, a form of a communication control device having a plurality of redundant paths will be described. FIG. 8 is a schematic diagram of a communication control device according to the fourth embodiment of the present invention. In contrast to the basic configuration in which a first programmable IC (1-a) and a second programmable IC (1-b) are connected by a
この構成において定周期の通信を行う場合、実施例1〜3で説明した通り、第1の通信経路2と冗長用の複数の第2の通信経路3−1〜3−nとの間の通信速度の差を考慮する必要がある。そのため、第1の通信経路2と冗長用の複数の第2の通信経路3−1〜3−n中で最も通信速度が遅い経路に合わせて周期を設定し、その周期に合わせて通信するように設計される。また、通信処理部21は、追加した冗長経路の数の通信処理部(この通信処理部は、第2の通信処理部24と同様の構成である)を備える。
When performing periodic communication in this configuration, communication between the
また、この構成において非定周期の通信を行う場合、冗長用の複数の第2の通信経路3−1〜3−nの中から通信速度が速い順に優先順位を設定してもよい。この場合、受信側のプログラマブルなIC(例えば、第2の通信処理部24、通信データ取得部25など)は、冗長用の複数の第2の通信経路3−1〜3−nの中のいずれかから受信したデータが正常であると判定できた段階で、それ以降に複数の第2の通信経路3−1〜3−nから受信するデータに対して受信用の処理(整合性チェックなど)を行わず、応答処理を実行するように設計されてもよい。受信側のプログラマブルなICは、正常なデータを受信した段階ですぐに応答処理に移行できるため、通信時間の短縮を図ることが可能となる。
Further, in the case of performing non-fixed-cycle communication in this configuration, the priority may be set from the redundant second communication paths 3-1 to 3-n in ascending order of communication speed. In this case, the programmable IC on the receiving side (for example, the second
[実施例5]
次に、3個以上のプログラマブルなICが接続される構成について説明する。図9は、本発明の実施例5に係る通信制御装置の概略図である。通信制御装置は、複数のプログラマブルなIC(1−a)、(1−b)、(1−c)〜(1−n)を備える。この場合において、複数のプログラマブルなIC(1−a)、(1−b)、(1−c)〜(1−n)が、第1の通信経路2と1つ以上の第2の通信経路3−1とで相互に接続されている。複数のプログラマブルなIC(1−a)、(1−b)、(1−c)〜(1−n)のそれぞれは、実施例1〜4で説明した送信処理及び受信処理を実行することが可能である。
[Example 5]
Next, a configuration in which three or more programmable ICs are connected will be described. FIG. 9 is a schematic diagram of a communication control device according to the fifth embodiment of the present invention. The communication control device includes a plurality of programmable ICs (1-a), (1-b), (1-c) to (1-n). In this case, the plurality of programmable ICs (1-a), (1-b), (1-c) to (1-n) include a
なお、接続形態に関しては、複数のプログラマブルなIC(1−a)〜(1−n)を同一系統のバス内に混在させる構成とすれば、第1の通信経路2と第2の通信経路3−1の通信経路本数を最小限にすることが可能である。
As for the connection form, if a plurality of programmable ICs (1-a) to (1-n) are mixed in the same system bus, the
[実施例6]
次に、プログラマブルなICとプログラマブルではないIC(中身がプログラミングできないIC)が混在する通信制御装置について説明する。図10は、本発明の実施例6に係る通信制御装置の概略図である。
[Example 6]
Next, a communication control device in which a programmable IC and a non-programmable IC (an IC whose contents cannot be programmed) coexist will be described. FIG. 10 is a schematic diagram of a communication control device according to the sixth embodiment of the present invention.
プログラマブルなIC以外は、本発明を適用することはできないが、プログラマブルなICは、SRAMやFlashROMなどのメモリデバイス、及び、様々な種類のICとパラレルバス又はシリアルバスを用いて接続される場合がある。この場合、プログラマブルではないICは、1つの通信経路に接続される。プログラマブルではないIC用の通信経路と本発明のプログラマブルなIC用の通信経路とを分けて設計することも可能ではあるが、基板の配線面積の増加を招くため、基板のサイズなどで配線スペースなどの制約が厳しい場合は構成上望ましくない。 The present invention cannot be applied to a device other than a programmable IC, but the programmable IC may be connected to a memory device such as an SRAM or a FlashROM, and various types of ICs using a parallel bus or a serial bus. is there. In this case, the non-programmable IC is connected to one communication path. It is possible to design the communication path for non-programmable ICs separately from the communication path for programmable ICs of the present invention.However, this increases the wiring area of the board. Is not desirable in the case of severe restrictions.
したがって、図10に示すように、第1の通信経路2上に対象のデバイス(プログラマブルではないIC4)が配置され、冗長化が必要なデバイス(図10では、第1及び第2のプログラマブルなIC(1−a)、(1−b))同士のみを第1の通信経路2と第2の通信経路3-1とで相互に接続する。この構成によれば、プログラマブルではないIC4が、従来の使用方法で第1及び第2のプログラマブルなIC(1−a)、(1−b)に接続され、第2の通信経路3−1を意識することなく通信を行うことができる。
Therefore, as shown in FIG. 10, the target device (the non-programmable IC 4) is arranged on the
以下、上記の実施例1〜6の効果を説明する。現在、ICの高性能化や通信の高速化に伴い、制御装置の中核をなすIC同士の通信には高信頼性が要求される。従来では、同一通信系統に複数のプログラマブルなICを使用する構成において、通信中に異常が発生した場合であっても、データロスを発生させずに連続した通信を継続できなかった。 Hereinafter, the effects of the first to sixth embodiments will be described. At present, with high performance of ICs and high speed of communication, high reliability is required for communication between ICs which are the core of the control device. Conventionally, in a configuration in which a plurality of programmable ICs are used in the same communication system, continuous communication cannot be continued without causing data loss even when an abnormality occurs during communication.
上記の課題を解決するために、上記の実施例の通信制御装置は、相互に接続された2つ以上のプログラマブルなICと、プログラマブルなICを相互に接続する第1の通信経路2と、プログラマブルなICを相互に接続する冗長用の1つ以上の第2の通信経路(3−1〜3−n)とを備えることを特徴とする。この構成において、送信側のプログラマブルなICは、第1の通信経路及び1つ以上の冗長用の第2の通信経路において同一内容の通信データを受信側のプログラマブルなICに送信する。なお、定周期の通信の場合、送信側のプログラマブルなICは、ある周期内において同一内容の通信データを受信側のプログラマブルなICに送信する。
In order to solve the above-mentioned problem, the communication control device of the above embodiment includes two or more programmable ICs connected to each other, a
受信側のプログラマブルなICは、第1の通信経路及び1つ以上の第2の通信経路から受信したデータの正当性をチェックし、正常なデータを使用する。例えば、受信側のプログラマブルなICは、第1の通信経路からの通信データに異常が認められた場合は、冗長用の1つ以上の第2の通信経路から受信したデータの中から正常なものを採用する。これにより、データロスすることなく通信を継続することができる。 The receiving-side programmable IC checks the validity of data received from the first communication path and one or more second communication paths, and uses normal data. For example, if an error is detected in the communication data from the first communication path, the programmable IC on the receiving side may select a normal one from among the data received from the one or more second communication paths for redundancy. Is adopted. Thereby, communication can be continued without data loss.
通信経路の接続不良の発生時や通信経路の断線発生時においても、受信側のプログラマブルなICは、上記の通信中の判定及び冗長動作と同様に、データの正当性をチェックし、冗長用の1つ以上の第2の通信経路から受信したデータの中から正常なものを採用することができる。これにより、通信経路の接続不良の発生時や通信経路の断線発生時においても、データロスすることなく通信を継続することができる。 In the event of a connection failure of the communication path or disconnection of the communication path, the programmable IC on the receiving side checks the validity of the data and performs the redundancy Normal data can be adopted from the data received from one or more second communication paths. Thus, communication can be continued without data loss even when a connection failure of the communication path occurs or a disconnection of the communication path occurs.
さらに、通信経路からデータが完全に届かないときの処理について説明する。通信が非定周期で行われている場合は、受信側のプログラマブルなICは、冗長用の1つ以上の第2の通信経路からはデータ受信しているにもかかわらず、第1の通信経路からはデータ受信がなかったときに第1の通信経路の接続不良又は断線と判定してもよい。このとき、受信側のプログラマブルなICは、冗長用の第2の通信経路から受信したデータから正常なものを採用する。これにより、データロスすることなく通信を継続することができる。また、通信が定周期で行われている場合は、タイムアウトを設定することにより、受信側のプログラマブルなICは、一定時間内にデータの受信がなかったときにその通信経路の接続不良又は断線と判定してもよい。このとき、受信側のプログラマブルなICは、冗長用の第2の通信経路から受信したデータの中から正常なものを採用する。これにより、データロスすることなく通信を継続することができる。 Further, processing when data does not completely arrive from the communication path will be described. When the communication is performed in an irregular cycle, the programmable IC on the receiving side receives the data from one or more second communication paths for redundancy, but receives the data from the first communication path. When no data is received from, the first communication path may be determined to be a connection failure or disconnection. At this time, the programmable IC on the receiving side adopts normal data from the data received from the redundant second communication path. Thereby, communication can be continued without data loss. In addition, when communication is performed at regular intervals, setting a timeout allows the programmable IC on the receiving side to detect a connection failure or disconnection in the communication path when no data is received within a certain time. It may be determined. At this time, as the programmable IC on the receiving side, normal data is adopted from the data received from the redundant second communication path. Thereby, communication can be continued without data loss.
上記構成のように、冗長用の複数の第2の通信経路を設けることにより、常用の第1の通信経路に加えて冗長用の通信経路のいずれかに通信異常が発生しても、第1の通信経路に通信異常が発生した場合と同じ処理をすることにより、データロスすることなく通信を継続することができる。 By providing a plurality of second communication paths for redundancy as in the above configuration, even if a communication error occurs in any of the communication paths for redundancy in addition to the first communication path for normal use, the first By performing the same processing as in the case where a communication abnormality has occurred in the communication path, communication can be continued without data loss.
本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。上記実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることもできる。また、ある実施例の構成に他の実施例の構成を加えることもできる。また、各実施例の構成の一部について、他の構成を追加・削除・置換することもできる。 The present invention is not limited to the embodiments described above, and includes various modifications. The above embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described above. Further, a part of the configuration of one embodiment can be replaced with the configuration of another embodiment. Further, the configuration of one embodiment can be added to the configuration of another embodiment. Further, for a part of the configuration of each embodiment, another configuration can be added, deleted, or replaced.
上述の実施例において、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。全ての構成が相互に接続されていてもよい。 In the above-described embodiment, the control lines and the information lines are considered to be necessary for the description, and do not necessarily indicate all the control lines and the information lines on the product. All components may be interconnected.
1−a、1−b、1−c〜1−n …プログラマブルなIC
2 …第1の通信経路
3-1〜3−n …第2の通信経路(冗長用通信経路)
4 …プログラマブルではないIC
21 …通信処理部
22 …IC内部バス
23 …第1の通信処理部
24 …第2の通信処理部
25 …通信データ取得部
26 …送信データ処理部
27 …外部デバイス
1-a, 1-b, 1-c to 1-n ... Programmable IC
2... First communication paths 3-1 to 3-n... Second communication paths (redundant communication paths)
4 ... non-programmable IC
Claims (6)
前記第1のICと前記第2のICは、中身をプログラミングすることが可能なICであり、
前記第1のICと、前記第2のICとが、第1の通信経路と冗長用の第2の通信経路とによって相互に接続され、
前記第1の通信経路は、前記第2の通信経路より通信速度が速く、
前記第1のICが、ある周期内で、同じデータを前記第1の通信経路と前記第2の通信経路を用いて前記第2のICに送信し、
前記第1の通信経路を用いた送信と第2の通信経路を用いた送信とが同じタイミングで実施される場合には、前記周期は、前記第1のICが前記第2の通信経路を用いてデータを送信して、前記第2のICから前記第2の通信経路を用いて応答を受け取るまでの期間であり、
前記第1の通信経路を用いた送信が実施された後に第2の通信経路を用いた送信が実施される場合には、前記周期は、前記第1のICが前記第1の通信経路を用いてデータを送信して、前記第2のICから前記第2の通信経路を用いて応答を受け取るまでの期間である
通信制御装置。 At least a first IC and a second IC,
The first IC and the second IC are ICs whose contents can be programmed,
The first IC and the second IC are interconnected by a first communication path and a redundant second communication path;
The first communication path has a higher communication speed than the second communication path,
The first IC transmits the same data to the second IC using the first communication path and the second communication path within a certain period;
When the transmission using the first communication path and the transmission using the second communication path are performed at the same timing, the cycle is such that the first IC uses the second communication path. sending data Te, Ri period der from the second IC to receive a response using said second communication path,
When the transmission using the second communication path is performed after the transmission using the first communication path is performed, the cycle is such that the first IC uses the first communication path. Te transmitting data, Ru period der from the second IC to receive a response by using the second communication path communication control device.
前記第2のICは、前記第1の通信経路又は前記第2の通信経路から所定の時間が過ぎてもデータを受信しない場合、受信処理を終了する通信制御装置。 The communication control device according to claim 1,
The communication control device, wherein the second IC terminates a reception process when the second IC does not receive data from the first communication path or the second communication path within a predetermined time.
中身をプログラミングできない第3のICをさらに備え、
前記第3のICが、前記第1の通信経路のみに接続されている通信制御装置。 The communication control device according to claim 1,
It further includes a third IC that cannot program its contents,
A communication control device in which the third IC is connected only to the first communication path.
前記第1の通信経路は、前記第2の通信経路より通信速度が速く、
前記第1のICが、ある周期内で、同じデータを前記第1の通信経路と前記第2の通信経路を用いて前記第2のICに送信する送信ステップと、
前記第2のICが、前記第1の通信経路から受信した第1のデータが正常であるかを判定する第1判定ステップと、
前記第2のICが、前記第2の通信経路から受信した第2のデータが正常であるかを判定する第2判定ステップと、
前記第2のICが、前記第1判定ステップにおいて正常であると判定された前記第1のデータ又は前記第2判定ステップにおいて正常であると判定された前記第2のデータを使用する使用ステップと、
前記第2のICが、前記第1のICに応答データを送信する応答ステップと、
を含み、
前記第1の通信経路を用いた送信と第2の通信経路を用いた送信とが同じタイミングで実施される場合には、前記周期は、前記第1のICが前記第2の通信経路を用いてデータを送信して、前記第2のICから前記第2の通信経路を用いて応答を受け取るまでの期間であり、
前記第1の通信経路を用いた送信が実施された後に第2の通信経路を用いた送信が実施される場合には、前記周期は、前記第1のICが前記第1の通信経路を用いてデータを送信して、前記第2のICから前記第2の通信経路を用いて応答を受け取るまでの期間である、
通信制御方法。 A communication control method in a device in which a first IC and a second IC whose contents can be programmed are interconnected by a first communication path and a second communication path for redundancy,
The first communication path has a higher communication speed than the second communication path,
A transmitting step in which the first IC transmits the same data to the second IC using the first communication path and the second communication path within a certain period;
A first determination step in which the second IC determines whether the first data received from the first communication path is normal;
A second determination step in which the second IC determines whether the second data received from the second communication path is normal;
A use step in which the second IC uses the first data determined to be normal in the first determination step or the second data determined to be normal in the second determination step; ,
A response step in which the second IC transmits response data to the first IC;
Including
When the transmission using the first communication path and the transmission using the second communication path are performed at the same timing, the cycle is such that the first IC uses the second communication path. sending data Te, Ri period der from the second IC to receive a response using said second communication path,
When the transmission using the second communication path is performed after the transmission using the first communication path is performed, the cycle is such that the first IC uses the first communication path. sending data Te, Ru period der from the second IC to receive a response using said second communication path,
Communication control method.
前記第2の通信経路は複数であり、
前記使用ステップは、
前記第1判定ステップにおいて前記第1のデータが正常であると判定された場合、前記第1のデータを使用し、
前記第1判定ステップにおいて前記第1のデータが異常であると判定された場合、前記複数の第2の通信経路から受信した複数の前記第2のデータのうち、前記第2判定ステップにおいて正常であると判定されたデータを使用する通信制御方法。 The communication control method according to claim 4,
The second communication path is plural,
The using step includes:
When it is determined in the first determination step that the first data is normal, the first data is used,
When it is determined in the first determination step that the first data is abnormal, out of the plurality of second data received from the plurality of second communication paths, the first data is determined to be normal in the second determination step. A communication control method using data determined to be present.
前記第2のICが、前記第1の通信経路又は前記第2の通信経路から所定の時間が過ぎてもデータを受信しない場合、受信処理を終了するステップをさらに含む通信制御方法。 The communication control method according to claim 4,
A communication control method further comprising terminating a reception process when the second IC does not receive data from the first communication path or the second communication path after a predetermined time has elapsed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016098277A JP6654097B2 (en) | 2016-05-16 | 2016-05-16 | Communication control device and communication control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016098277A JP6654097B2 (en) | 2016-05-16 | 2016-05-16 | Communication control device and communication control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017208621A JP2017208621A (en) | 2017-11-24 |
| JP6654097B2 true JP6654097B2 (en) | 2020-02-26 |
Family
ID=60416596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016098277A Expired - Fee Related JP6654097B2 (en) | 2016-05-16 | 2016-05-16 | Communication control device and communication control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6654097B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116802025A (en) * | 2021-02-26 | 2023-09-22 | 株式会社安川电机 | Equipment control system, equipment control method and equipment control program |
-
2016
- 2016-05-16 JP JP2016098277A patent/JP6654097B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017208621A (en) | 2017-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100570134B1 (en) | Self-healing chip-to-chip interface | |
| US10338560B2 (en) | Two-way architecture with redundant CCDL's | |
| AU2011235381B2 (en) | Computer system and method for comparing output signals | |
| US20050240810A1 (en) | Off-chip lockstep checking | |
| JP6484330B2 (en) | Two-way architecture | |
| JP2009534738A (en) | Error filtering in fault-tolerant computing systems | |
| US9367375B2 (en) | Direct connect algorithm | |
| WO2008146091A1 (en) | Data processing system, data processing method, and apparatus | |
| JP6654097B2 (en) | Communication control device and communication control method | |
| US20150172162A1 (en) | Voting Architecture For Safety and Mission Critical Systems | |
| JP5585141B2 (en) | Data transfer system, data transfer system receiving apparatus, and data transfer system control method | |
| US10817438B2 (en) | Safety arrangement | |
| US20250355829A1 (en) | Dynamic die-to-die serial lane configuration | |
| CN109491842B (en) | Signal pairing for module extension of fail-safe computing systems | |
| CN102037419A (en) | Control system, control computer and method for operating a control system | |
| CN101458624B (en) | Loading method of programmable logic device, processor and apparatus | |
| US9665447B2 (en) | Fault-tolerant failsafe computer system using COTS components | |
| US10740199B2 (en) | Controlling device, controlling method, and fault tolerant apparatus | |
| CN115112991B (en) | An in-situ diagnosis method for digital interface faults in integrated modular electronic systems | |
| KR100299673B1 (en) | How to test standby link of interprocessor communication device | |
| JP2012019437A (en) | Data transmission device and data transmission method | |
| JP2007293678A (en) | Shared bus connection diagnostic device | |
| CN117527468A (en) | CAN bus parallel connection device, method and computer readable storage medium | |
| KR20070069630A (en) | Self-healing ring network system for railway vehicles | |
| JP2012113481A (en) | Bus module and bus system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6654097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |