Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6664864B2 - Gaming machine - Google Patents
[go: Go Back, main page]

JP6664864B2 - Gaming machine - Google Patents

Gaming machine Download PDF

Info

Publication number
JP6664864B2
JP6664864B2 JP2019034571A JP2019034571A JP6664864B2 JP 6664864 B2 JP6664864 B2 JP 6664864B2 JP 2019034571 A JP2019034571 A JP 2019034571A JP 2019034571 A JP2019034571 A JP 2019034571A JP 6664864 B2 JP6664864 B2 JP 6664864B2
Authority
JP
Japan
Prior art keywords
data
error
sub cpu
sub
game
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019034571A
Other languages
Japanese (ja)
Other versions
JP2019107490A (en
Inventor
一之 柳
一之 柳
篤 西田
篤 西田
昌臣 渡辺
昌臣 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2019034571A priority Critical patent/JP6664864B2/en
Publication of JP2019107490A publication Critical patent/JP2019107490A/en
Priority to JP2020025459A priority patent/JP6906075B2/en
Application granted granted Critical
Publication of JP6664864B2 publication Critical patent/JP6664864B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Slot Machines And Peripheral Devices (AREA)

Description

本発明は、パチスロ等の遊技機に関する。   The present invention relates to a gaming machine such as a pachislot machine.

従来、いわゆるパチスロと称される遊技機が知られている。このような遊技機は、複数の図柄がそれぞれの表面に配された複数のリールと、遊技メダルやコイン等(以下、「メダル等」という)が投入され、遊技者によりスタートレバーが操作されたことを検出し、複数のリールの回転の開始を要求するスタートスイッチと、複数のリールのそれぞれに対応して設けられたストップボタンが遊技者により押されたことを検出し、該当するリールの回転の停止を要求する信号を出力するストップスイッチとを備える。   Conventionally, a gaming machine called a pachislot has been known. In such a gaming machine, a plurality of reels each having a plurality of symbols arranged on each surface, game medals and coins (hereinafter, referred to as “medals”) are inserted, and the start lever is operated by the player. A start switch for requesting the start of rotation of a plurality of reels, and detecting that a stop button provided for each of the plurality of reels has been pressed by a player, and rotating the corresponding reel. And a stop switch for outputting a signal for requesting the stop of the operation.

また、このような遊技機は、複数のリールのそれぞれに対応して設けられ、それぞれの駆動力を各リールに伝達するステッピングモータと、スタートスイッチおよびストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転およびその停止を行うリール制御部とを備える。   In addition, such a gaming machine is provided corresponding to each of a plurality of reels, and a stepping motor that transmits each driving force to each reel, and a stepping motor based on signals output by a start switch and a stop switch. A reel control unit that controls the operation of the motor and rotates and stops each reel.

この構成により、遊技機は、スタートレバーが操作されたことを検出すると、乱数値に基づいて抽籤を行い、この抽籤の結果(以下、「内部当籤役」という)とストップボタンが操作されたことを検出したタイミングとに基づいてリールの回転の停止を行う。   With this configuration, when the gaming machine detects that the start lever has been operated, the gaming machine performs a lottery based on the random number, and the result of the lottery (hereinafter referred to as “internal winning combination”) and the operation of the stop button. The rotation of the reel is stopped on the basis of the timing at which is detected.

近年、この種の遊技機として、遊技者に相対的に大きい利益を与えるゲームが所定回数行えるビックボーナス(以下、「BB」という)の終了後に、再遊技に係るリプレイが内部当籤役として決定される確率が高い遊技状態(以下、「高RT」という)を作動させるものが知られている(例えば、特許文献1参照)。   In recent years, as a gaming machine of this type, a replay related to a replay has been determined as an internal winning combination after a big bonus (hereinafter, referred to as “BB”) in which a game that provides a relatively large profit to a player can be performed a predetermined number of times. There is known a game device that activates a game state (hereinafter, referred to as “high RT”) having a high probability of being played (for example, see Patent Literature 1).

さらに、この遊技機では、BBの作動中に払い出したメダルの枚数が所定枚数以上の場合には、上述の高RTと併せて、メダルの払い出しに係る特定の内部当籤役(以下、「小役」という)を報知するアシストタイム(以下、「AT」という)を作動させるようにしている。こうした高RTとATをともに作動させた状態は、ARTと称される。   Further, in this gaming machine, when the number of medals paid out during the operation of the BB is equal to or more than a predetermined number, in addition to the above-mentioned high RT, a specific internal winning combination (hereinafter referred to as “small winning combination”) related to the payout of medals. ) Is activated (hereinafter referred to as "AT"). The state where both the high RT and the AT are operated is referred to as ART.

同遊技機によれば、ARTの作動中は、一般遊技状態と比べて当籤役がハズレとなる確率が低下し、対照的に小役が入賞する確率が高くなるため、払い出されるメダルを増加させることができる。このため、遊技者の興味を惹き、その遊技性を高めることができる。   According to the gaming machine, during the operation of the ART, the probability that the winning combination is lost is reduced as compared with the general gaming state, and the probability that the small combination is won increases. be able to. For this reason, it is possible to attract the interest of the player and enhance the playability.

また、近年、一般遊技中に所定の小役(例えば、チェリー)に内部当籤することにより、所定の確率で遊技者に有利な特別遊技状態(以下、チャンスゾーンという)を所定ゲーム数発生させるとともに、チャンスゾーン中に所定の小役に内部当籤することにより、所定の確率で所定ゲーム数のチャンスゾーンを上乗せする遊技機(例えば、特許文献2参照)や、所定の小役(例えば、リプレイ)が複数遊技に渡って連続して内部当籤することにより高RT状態に移行する遊技機が知られている。同遊技機によれば、遊技者にとって有利なチャンスゾーンの継続ゲーム数を適宜延長させることや、高RTに移行することでART状態の作動を期待させることで、遊技者の興味を持続させることができる。   In addition, in recent years, a predetermined small combination (for example, cherry) is internally won during a general game, so that a special game state (hereinafter, referred to as a chance zone) advantageous to the player with a predetermined probability is generated with a predetermined number of games. A gaming machine (for example, see Patent Literature 2) in which a predetermined small number of games are added with a predetermined probability by internally winning a predetermined small combination in a chance zone, or a predetermined small combination (for example, replay) There is known a gaming machine which shifts to a high RT state by continuously winning inside a plurality of games. According to the gaming machine, it is possible to maintain the interest of the player by appropriately extending the number of continuous games in the chance zone that is advantageous to the player, and by expecting the activation of the ART state by shifting to a high RT. Can be.

一方、同遊技機の回転リールの制御・内部当籤役処理・入賞判定処理・メダル払い出し処理等の遊技機の重要な処理は主制御回路のCPUによって行われており、CPUは、それらの処理をROMに予め記憶されたプログラムに従って実行する。   On the other hand, important processing of the gaming machine, such as control of the spinning reel of the gaming machine, internal winning combination processing, winning determination processing, and medal payout processing, is performed by the CPU of the main control circuit. It is executed according to a program stored in the ROM in advance.

内部当籤役は乱数と内部抽籤テーブルに基づいて決定され、決定された内部当籤役とリールの停止操作が検出されたタイミングとに基づいて、各リールの回転を停止させる。この際、抽出された乱数値はRAMの乱数値記憶領域に記憶され、この記憶された乱数値に基づいて内部抽籤処理の際に内部当籤役が決定される。   The internal winning combination is determined based on the random number and the internal lottery table, and the rotation of each reel is stopped based on the determined internal winning combination and the timing at which the reel stop operation is detected. At this time, the extracted random number value is stored in the random number value storage area of the RAM, and the internal winning combination is determined at the time of the internal lottery process based on the stored random number value.

また、副制御回路がスタートコマンド等の主制御基板から出力された各種コマンドに基づいて演出データの決定や実行等の各種の処理を行っている。このため、副制御回路もRAMを備えており、そのRAMには、主制御基板のCPUの処理により得られる様々な情報、例えば、上記の抽出した乱数値、遊技状態、内部当籤役、払出枚数、ボーナス持越状況、設定値等を特定する情報、各種カウンタおよびフラグ等が記憶される。   In addition, the sub-control circuit performs various processes such as determining and executing effect data based on various commands output from the main control board such as a start command. For this reason, the sub control circuit is also provided with a RAM, and in the RAM, various information obtained by the processing of the CPU of the main control board, for example, the above extracted random number value, game state, internal winning combination, payout number , Information for specifying the bonus carryover status, the set value, etc., various counters, flags, and the like.

ところで、上記の高RTとATをともに作動させるARTを不正に誘発・継続させる不正な手口が存在する。例えば、遊技機全体を管理している主制御回路と演出面などを管理している副制御回路とをつなぐ情報経路に電磁波を照射し、一時的に情報の流れを遮断させることでARTの誘発・継続を行う電磁波ARTゴトと呼ばれる手口がある。   By the way, there is a fraudulent technique for fraudulently inducing and continuing the ART for operating both the high RT and the AT. For example, an electromagnetic wave is applied to an information path connecting a main control circuit that manages the entire gaming machine and a sub-control circuit that manages a presentation surface, etc., thereby temporarily interrupting the flow of information to induce an ART.・ There is a technique called continuation electromagnetic wave ART.

例えば、特定のゲーム間に該当する小役を一定数獲得するとARTが確定するというゲーム性を持つものに対し、ART最終ゲーム時に電磁波を照射することにより副制御回路がその終了信号を認識できないようにする。   For example, when a certain number of small wins corresponding to a particular game are acquired, the ART is determined when a certain number of small wins are obtained. By irradiating an electromagnetic wave at the final game of the ART, the sub-control circuit cannot recognize the end signal. To

これにより、結果的に、特定の小役を引くまで続けることができるようにして、確実にARTに突入・継続させるようにする。また、リプレイを連続して既定回数引くとARTが確定するというゲーム性を持つものに対し、リプレイ以外の小役を引いた際に電磁波を照射して主制御回路から副制御回路に流れる情報を一時的に遮断し、副制御回路にそのゲームを認識させないようにして、リプレイを連続して引くことができるようにする。   Thereby, as a result, it is possible to continue until a specific small combination is drawn, so that it is possible to reliably enter and continue the ART. On the other hand, when a small number of roles other than replays are drawn, an electromagnetic wave is emitted and information flowing from the main control circuit to the sub-control circuit is provided for a game having a game property in which the ART is determined when the replay is continuously performed a predetermined number of times. The game is temporarily interrupted so that the sub-control circuit does not recognize the game, so that the replay can be continuously drawn.

特開2009−5978号公報JP 2009-5978 A 特開2004−236763号公報JP-A-2004-236763 特開2001−58021号公報JP 2001-58021 A 特開2011−11035号公報JP 2011-11035 A

上記のようなゴト行為が行われて、その行為が、例えば、通信異常として検出されると、通信異常報知が発生され、例えば、遊技機の液晶画面のほぼ全面に、通信異常が発生したため遊技を続行することができない旨の表示がされる。従来は、通信異常は、係員が状況を確認後、キーリセットにより解除されていた。   If a goto action as described above is performed and the action is detected as, for example, a communication error, a communication error notification is generated. For example, a game error occurs due to a communication error occurring almost on the entire liquid crystal screen of the gaming machine. Is displayed. Conventionally, the communication abnormality is canceled by a key reset after the attendant checks the situation.

しかし、上述従来技術においては、エラーの原因を特定するためにエラー情報の履歴を表示することは考慮されていなかった。   However, in the above-described related art, displaying the history of the error information in order to identify the cause of the error has not been considered.

本発明は、上述のような事情に鑑みなされたもので、エラー情報の履歴を表示することができる遊技機を提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and has as its object to provide a gaming machine capable of displaying a history of error information.

そこで、本発明に係る遊技機は、本体と、前記本体に開閉可能に取り付けられた前面扉と、前記前面扉と前記本体とを閉じた状態で前記前面扉をロック状態またはアンロック状態に切り替えることが可能なロック機構と、所定の情報を表示可能な表示部と、遊技の進行に関する制御を行う主制御部と、前記表示部に表示される画像の制御を行う副制御部と、エラーが発生したことを検出するエラー検出手段と、を備え、前記副制御部は、前記エラー検出手段により検出された前記エラーに係るエラー情報を記憶するためのエラー情報履歴格納領域を含む記憶手段と、前記エラー検出手段により前記エラーの発生が検出されたことに基づいて、前記エラーに係る前記エラー情報を前記エラー情報履歴格納領域に逐次記憶させるエラー情報登録手段と、前記エラー情報履歴格納領域に記憶されたエラー情報履歴を前記表示部に表示させるエラー情報履歴表示手段と、を有し、前記ロック機構は、挿入したドアキーを所定の方向に回転させることで前記ロック状態を前記アンロック状態に切り替えることが可能であり、前記ロック機構は、前記ドアキーを前記所定の方向とは逆の方向に回転可能であり、前記エラー情報履歴表示手段は、前記ドアキーを前記所定の方向とは逆の方向に回転させた状態を一定時間以上維持した場合に、前記表示部に前記エラー情報履歴を表示することを特徴とする。 Therefore, the gaming machine according to the present invention switches the front door to a locked state or an unlocked state with the front door and the main body closed with the main body, the front door openably and closably attached to the main body. A lock mechanism capable of displaying a predetermined information, a main control unit for controlling the progress of the game, a sub-control unit for controlling an image displayed on the display unit, Error detection means for detecting the occurrence of, the sub-control unit, the storage means including an error information history storage area for storing error information related to the error detected by the error detection means, An error information registration procedure for sequentially storing the error information related to the error in the error information history storage area based on the detection of the occurrence of the error by the error detection means. If, have a, and error information history display means for displaying error information history stored in the error information history storage area on the display unit, the locking mechanism, by rotating the inserted door key in a predetermined direction The locked state can be switched to the unlocked state, the lock mechanism can rotate the door key in a direction opposite to the predetermined direction, and the error information history display unit is configured to switch the door key. The error information history is displayed on the display unit when the rotation in the direction opposite to the predetermined direction is maintained for a predetermined time or more .

これによると、エラー情報履歴を表示させることができるので、エラーの原因特定を効果的に促進できる。   According to this, since the error information history can be displayed, identification of the cause of the error can be effectively promoted.

本発明によれば、エラー情報の履歴を表示することができる遊技機を提供することができる。   According to the present invention, it is possible to provide a gaming machine capable of displaying a history of error information.

本実施の形態における遊技機の外観図である。It is an external view of a gaming machine in this embodiment. 本実施の形態における遊技機の図柄表示領域および入賞ラインを示す図である。It is a figure showing a symbol display area and a winning line of the gaming machine in the present embodiment. 本実施の形態における遊技機の図柄配置テーブルを示す図である。It is a diagram showing a symbol arrangement table of the gaming machine in the present embodiment. 本実施の形態における遊技機の正面上部を示す図である。It is a figure showing the front upper part of the game machine in this embodiment. (a)は本実施の形態における遊技機の左飾りパネルと左赤外線センサーを示す図である。(b)は本実施の形態における遊技機の左赤外線センサーを示す図である。(A) is a diagram showing a left decorative panel and a left infrared sensor of the gaming machine according to the present embodiment. (B) is a diagram showing a left infrared sensor of the gaming machine according to the present embodiment. 本実施の形態における遊技機の主制御回路の構成を示す図である。FIG. 3 is a diagram showing a configuration of a main control circuit of the gaming machine according to the present embodiment. 本実施の形態における遊技機の副制御回路の構成を示す図である。It is a diagram showing a configuration of a sub-control circuit of the gaming machine in the present embodiment. 本実施の形態における副制御回路のサブROMにおける領域イメージを示す図である。FIG. 3 is a diagram showing an area image in a sub ROM of a sub control circuit according to the present embodiment. 本実施の形態における副制御回路のサブRAMにおける領域イメージを示す図である。FIG. 4 is a diagram showing an area image in a sub RAM of a sub control circuit in the present embodiment. 本実施の形態における副制御回路のバックアップRAMにおける領域イメージを示す図である。FIG. 4 is a diagram showing an image of an area in a backup RAM of a sub control circuit according to the present embodiment. 本実施の形態における副制御回路のサブRAMにおけるエラー情報履歴格納領域の構造の一例を示す図である。FIG. 4 is a diagram illustrating an example of a structure of an error information history storage area in a sub RAM of a sub control circuit according to the present embodiment. 本実施の形態における副制御回路のサブRAMにおけるエラー情報履歴格納領域に格納されたデータの内容の一例を示す図である。FIG. 5 is a diagram illustrating an example of data contents stored in an error information history storage area in a sub RAM of a sub control circuit according to the present embodiment. 本実施の形態における副制御回路のサブRAMにおける通信ログ収集用リングバッファ領域を示す説明図である。FIG. 4 is an explanatory diagram showing a communication log collection ring buffer area in a sub RAM of a sub control circuit according to the present embodiment. 本実施の形態における副制御回路のサブRAMにおける通信エラー保存領域を示す説明図である。FIG. 4 is an explanatory diagram illustrating a communication error storage area in a sub RAM of a sub control circuit according to the present embodiment. 本実施の形態における遊技機の遊技状態の遷移例を示す図である。It is a figure which shows the example of transition of the game state of the gaming machine in this Embodiment. 本実施の形態における遊技機の内部抽籤テーブル決定テーブルの例を示す図である。It is a figure showing an example of an internal lottery table determination table of the gaming machine in the present embodiment. 本実施の形態における遊技機の内部抽籤テーブルの例を示す図である。It is a figure showing an example of an internal lottery table of a game machine in this embodiment. 本実施の形態における遊技機のRB1遊技状態用内部抽籤テーブルの例を示す図である。It is a figure showing an example of the RB1 gaming state internal lottery table of the gaming machine in the present embodiment. 本実施の形態における遊技機のRB2遊技状態用内部抽籤テーブルの例を示す図である。It is a figure showing the example of the RB2 game state internal lottery table of the gaming machine in the present embodiment. 本実施の形態における遊技機のRT遷移テーブルの例を示す図である。It is a figure showing an example of a RT transition table of a game machine in this embodiment. 本実施の形態における遊技機のボーナス用内部当籤役決定テーブルの例を示す図である。It is a figure showing an example of a bonus internal winning combination determination table of a gaming machine in the present embodiment. 本実施の形態における遊技機の小役・リプレイ用内部当籤役決定テーブルの例を示す図である。It is a diagram showing an example of a small winning combination / replay internal winning combination determination table of the gaming machine in the present embodiment. 本実施の形態における遊技機の図柄組合せテーブルの例を示す図である。It is a figure showing the example of the symbol combination table of the game machine in this embodiment. 本実施の形態における遊技機のボーナス作動時テーブルの例を示す図である。It is a figure showing an example of a table at the time of bonus operation of a game machine in this embodiment. 本実施の形態における遊技機の引込優先順位テーブルAの例を示す図である。It is a figure showing an example of a draw-in priority order table A of a gaming machine in the present embodiment. 本実施の形態における遊技機の引込優先順位テーブルBの例を示す図である。It is a figure showing an example of a draw-in priority order table B of a gaming machine in the present embodiment. 本実施の形態における遊技機の停止テーブルの例を示す図である。It is a figure showing an example of a stop table of a game machine in this embodiment. 本実施の形態における遊技機の内部当籤役格納領域の例を示す図である。It is a figure showing an example of an internal winning combination storing area of the gaming machine in the present embodiment. 本実施の形態における遊技機の表示役格納領域の例を示す図である。It is a figure showing an example of a display combination storing area of the gaming machine in the present embodiment. 本実施の形態の遊技機の持越役格納領域の例を示す図である。It is a figure showing an example of a carry-over combination storage area of the gaming machine of the present embodiment. 本実施の形態の遊技機の遊技状態フラグ格納領域の例を示す図である。It is a figure showing an example of a game state flag storage area of the gaming machine of the present embodiment. 本実施の形態における遊技機の図柄格納領域Aの格納例を示す図である。It is a figure showing an example of storage of design storage area A of a game machine in this embodiment. 本実施の形態における遊技機の図柄格納領域Bの格納例を示す図である。It is a figure showing an example of storage of design storage area B of a game machine in this embodiment. 本実施の形態における主制御回路で行われるメインCPUによるリセット割込処理のフローチャートを示す図である。FIG. 5 is a diagram showing a flowchart of a reset interrupt process by a main CPU performed by a main control circuit in the present embodiment. 本実施の形態における主制御回路で行われるボーナス作動監視処理のフローチャートを示す図である。FIG. 9 is a view illustrating a flowchart of bonus operation monitoring processing performed by the main control circuit according to the present embodiment. 本実施の形態における主制御回路で行われる内部抽籤処理のフローチャートを示す図である。FIG. 9 is a diagram illustrating a flowchart of an internal lottery process performed by the main control circuit according to the present embodiment. 本実施の形態における主制御回路で行われる内部抽籤処理のフローチャートを示す図である。FIG. 9 is a diagram illustrating a flowchart of an internal lottery process performed by the main control circuit according to the present embodiment. 本実施の形態における主制御回路で行われるリール停止制御処理のフローチャートを示す図である。FIG. 5 is a diagram illustrating a flowchart of a reel stop control process performed by a main control circuit according to the present embodiment. 本実施の形態における主制御回路で行われる表示役検索処理のフローチャートを示す図である。FIG. 9 is a diagram showing a flowchart of a display combination search process performed by the main control circuit in the present embodiment. 本実施の形態における主制御回路で行われるRT制御処理のフローチャートを示す図である。FIG. 4 is a diagram showing a flowchart of an RT control process performed by the main control circuit in the present embodiment. 本実施の形態における主制御回路で行われるボーナス終了チェック処理のフローチャートを示す図である。It is a figure showing a flow chart of the bonus end check processing performed in the main control circuit in the present embodiment. 本実施の形態における主制御回路で行われるボーナス作動チェック処理のフローチャートを示す図である。It is a figure showing a flow chart of the bonus operation check processing performed in the main control circuit in the present embodiment. 本発明の実施の形態における主制御回路のメインCPUにより行われる通信データ格納処理のフローチャートを示す図である。FIG. 5 is a diagram illustrating a flowchart of a communication data storage process performed by a main CPU of a main control circuit according to the embodiment of the present invention. 本実施の形態における主制御回路で行われるメインCPUによる割込処理(1.1173ms)のフローチャートを示す図である。FIG. 11 is a diagram showing a flowchart of an interrupt process (1.1173 ms) by the main CPU performed by the main control circuit in the present embodiment. 本発明の実施の形態における主制御回路のメインCPUにより行われる通信データ送信処理のフローチャートを示す図である。FIG. 4 is a diagram illustrating a flowchart of a communication data transmission process performed by a main CPU of a main control circuit according to the embodiment of the present invention. 本発明の実施の形態における主制御回路のメインCPUにより行われる通信データ送信処理の中の無操作コマンドセット処理のフローチャートを示す図である。FIG. 5 is a diagram illustrating a flowchart of a no-operation command setting process in a communication data transmission process performed by the main CPU of the main control circuit according to the embodiment of the present invention. 本実施の形態における遊技機の管理システムの全体を示す概略図である。It is the schematic which shows the whole management system of the gaming machine in this Embodiment. 本実施の形態における遊技機のメニュー画面を示す概略図である。It is a schematic diagram showing a menu screen of the gaming machine in the present embodiment. 本実施の形態における遊技機のエラー情報履歴画面を示す概略図である。It is a schematic diagram showing an error information history screen of the gaming machine in the present embodiment. 本実施の形態における遊技機の管理システムに用いる二次元コードの情報の内容を示す説明図である。It is an explanatory view showing contents of information of a two-dimensional code used for a management system of a game machine in this embodiment. 本実施の形態における遊技機に用いる受信コマンドのコード番号と種別とパラメータとを示す説明図である。It is an explanatory view showing a code number, a type, and a parameter of a received command used for a gaming machine in the present embodiment. 本実施の形態における遊技機においてCOMエラーが発生した場合の二次元コードの情報の記録イメージを示す説明図であり、(a)は通常の遊技中に偶発的に発生した場合、(b)はゴト行為により発生して設定変更があった場合、(c)はレバー連続送信がなされた場合をそれぞれ示す。It is explanatory drawing which shows the recording image of the information of the two-dimensional code when a COM error occurs in the gaming machine in this Embodiment, (a) is when it happens accidentally during a normal game, (b) is (C) shows a case in which lever transmission has been performed when a setting change has occurred due to a goto action. 本実施の形態における遊技機において、RAM破壊があった場合に、それを液晶表示領域に報知する一例を示す図である。FIG. 9 is a diagram illustrating an example of notifying a liquid crystal display area of a RAM destruction in the gaming machine according to the present embodiment when the RAM is destroyed. 本実施の形態における遊技機において、主制御回路から副制御回路への通信に異常があった場合に、それを液晶表示領域に報知する一例を示す図である。In the gaming machine according to the present embodiment, when there is an abnormality in communication from the main control circuit to the sub control circuit, it is a diagram showing an example of notifying the abnormality to the liquid crystal display area. 本実施の形態における副制御回路のサブCPUの電源投入時の処理を説明するためのフローチャートを示す図である。FIG. 9 is a diagram illustrating a flowchart for describing processing when the power of a sub CPU of the sub control circuit is turned on in the present embodiment. 本実施の形態における副制御回路のサブCPUの電断割込処理のフローチャートを示す図である。FIG. 9 is a diagram illustrating a flowchart of a power interruption interruption process of a sub CPU of the sub control circuit according to the present embodiment. 本実施の形態における副制御回路のサブCPUにより行われる各種のタスク起動要求を行うマザータスクのフローチャートを示す図である。FIG. 4 is a diagram illustrating a flowchart of a mother task that issues various task activation requests performed by a sub CPU of a sub control circuit according to the present embodiment. 本実施の形態における副制御回路のサブCPUにより行われるエラー監視タスクのフローチャートを示す図である。FIG. 9 is a diagram illustrating a flowchart of an error monitoring task performed by a sub CPU of the sub control circuit according to the present embodiment. 本実施の形態における副制御回路で行われるサブCPUによる主基板通信受信割込処理のフローチャートを示す図である。FIG. 11 is a diagram showing a flowchart of main board communication reception interrupt processing by a sub CPU performed by a sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われる演出登録処理のフローチャートを示す図である。It is a figure showing the flow chart of the effect registration processing performed by the sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われる演出内容決定処理のフローチャートを示す図である。It is a figure showing the flow chart of the production content decision processing performed by the sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われる演出内容決定処理のフローチャートを示す図である。It is a figure showing the flow chart of the production content decision processing performed by the sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われるリール停止コマンド受信時における不正判定処理のフローチャートを示す図である。FIG. 11 is a diagram illustrating a flowchart of a fraud determination process performed by the sub control circuit according to the present embodiment when a reel stop command is received. 本実施の形態における副制御回路で行われる表示コマンド受信時における不正判定処理のフローチャートを示す図である。FIG. 9 is a diagram illustrating a flowchart of a fraud determination process performed by the sub-control circuit in the present embodiment when a display command is received. 本実施の形態における副制御回路で行われる払出コマンド受信時における不正判定処理のフローチャートを示す図である。It is a figure showing the flow chart of the fraud judgment processing at the time of receiving a payout command performed by the sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われる不正発生時処理のフローチャートを示す図である。FIG. 5 is a diagram showing a flowchart of a fraudulent occurrence process performed by a sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われるサブCPU不正判定用の図柄配置テーブルの例を示す図である。FIG. 5 is a diagram showing an example of a symbol arrangement table for sub CPU illegality determination performed by a sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われるサブCPU不正判定用の図柄組合せテーブルの例を示す図である。FIG. 9 is a diagram showing an example of a symbol combination table for sub CPU illegality determination performed by a sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われるサブCPU主基板通信タスクの詳細なフローチャートを示す図である。FIG. 9 is a diagram showing a detailed flowchart of a sub CPU main board communication task performed by the sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われる主基板通信受信データログ保存処理のフローチャートを示す図である。FIG. 9 is a diagram showing a flowchart of main board communication reception data log storage processing performed by the sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われる主基板通信受信データログ一時領域保存処理のフローチャートを示す図である。FIG. 9 is a diagram showing a flowchart of main board communication reception data log temporary area saving processing performed by the sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われる主基板通信エラー履歴データ保存処理のフローチャートを示す図である。FIG. 9 is a diagram illustrating a flowchart of main board communication error history data storage processing performed by a sub control circuit according to the present embodiment. 本実施の形態における副制御回路で行われる主基板受信コマンドチェック処理のフローチャートを示す図である。FIG. 9 is a diagram illustrating a flowchart of a main board reception command check process performed by a sub control circuit in the present embodiment. 本実施の形態における副制御回路で行われるCOMエラーチェック処理のフローチャートを示す図である。FIG. 4 is a diagram illustrating a flowchart of a COM error check process performed by a sub control circuit according to the present embodiment. 本実施の形態における副制御回路のサブCPUにより行われるRTC制御タスクのフローチャートを示す図である。FIG. 5 is a diagram illustrating a flowchart of an RTC control task performed by a sub CPU of a sub control circuit according to the present embodiment. 本実施の形態における副制御回路のサブCPUにより行われるバックアップ作成処理のフローチャートを示す図である。FIG. 7 is a diagram illustrating a flowchart of a backup creation process performed by a sub CPU of the sub control circuit according to the present embodiment. 本発明の他の実施の形態における遊技機の外観を示す斜視図である。It is a perspective view showing the appearance of a game machine in another embodiment of the present invention. 本発明の他の実施の形態における遊技機の遊技盤の概略の構成を示す正面図である。It is a front view showing a schematic structure of a game board of a game machine in another embodiment of the present invention. 本発明の他の実施の形態における遊技機の主制御回路および副制御回路の構成を示すブロック図である。FIG. 14 is a block diagram showing a configuration of a main control circuit and a sub control circuit of a gaming machine according to another embodiment of the present invention.

[パチスロ遊技機の構成]
以下に、本発明の遊技機について、図面を用いて具体的に説明する。なお、以下の実施の形態では、本発明の遊技機として、図柄を変動表示する3つの回転リールを備えた遊技機であって、コイン、メダルまたはトークン等の他に、遊技者に付与されたカード等の遊技価値を用いて遊技することが可能な遊技機、いわゆるパチスロ遊技機を用いて説明する。
[Configuration of pachislot machine]
Hereinafter, the gaming machine of the present invention will be specifically described with reference to the drawings. In the following embodiments, a gaming machine according to the present invention is provided with three rotating reels that variably display symbols, and is provided to a player in addition to coins, medals, tokens, and the like. A description will be given using a gaming machine capable of playing using a gaming value such as a card, a so-called pachislot gaming machine.

また、以下の実施の形態では、パチスロ遊技機を例に挙げて説明するが、本願発明の遊技機を限定するものではなく、パチンコ機やスロットマシンであってもよい。パチンコ遊技機の例は別途後述する。   In the following embodiments, a pachislot gaming machine will be described as an example, but the gaming machine of the present invention is not limited thereto, and may be a pachinko machine or a slot machine. Examples of pachinko gaming machines will be described later separately.

まず、図1を参照して、本実施の形態に係るパチスロ遊技機の概観について説明する。なお、図1は、本実施の形態に係る遊技機1の斜視図である。   First, an overview of a pachislo gaming machine according to the present embodiment will be described with reference to FIG. FIG. 1 is a perspective view of a gaming machine 1 according to the present embodiment.

遊技機1は、図1に示すように、リール3L、3C、3Rや後述の主制御回路60(図6参照)等を収容する筐体1aを備えている。筐体1aは、開閉可能な前面扉1bを備えている。さらに、遊技機1は、前面扉1bを閉じた状態で前面扉1bをロック状態またはアンロック状態に切り替えるロック機構を備えている。このロック機構は、ドアキー穴1cにドアキー2を挿入して、ドアキー2を回転することにより操作されるようになっている。   As shown in FIG. 1, the gaming machine 1 includes a housing 1a that accommodates the reels 3L, 3C, 3R, a main control circuit 60 (see FIG. 6) described later, and the like. The housing 1a includes a front door 1b that can be opened and closed. The gaming machine 1 further includes a lock mechanism for switching the front door 1b to a locked state or an unlocked state with the front door 1b closed. The lock mechanism is operated by inserting the door key 2 into the door key hole 1c and rotating the door key 2.

前面扉1bの中央部正面には、略垂直面としての図柄表示領域4L、4C、4Rと、液晶表示領域23が形成されている。キャビネット1aの中央部正面の内部には、3個のリール3L、3C、3Rが回転自在に横一列に設けられている。3個のリール3L、3C、3Rには、各々の外周面に複数種類の図柄によって構成される図柄列が描かれている。   On the front of the central part of the front door 1b, symbol display areas 4L, 4C and 4R as substantially vertical planes and a liquid crystal display area 23 are formed. Three reels 3L, 3C and 3R are rotatably provided in a horizontal line inside the front of the central portion of the cabinet 1a. On the three reels 3L, 3C, 3R, a symbol row composed of a plurality of types of symbols is drawn on each outer peripheral surface.

各リール3L、3C、3Rの図柄は、図柄表示領域4L、4C、4Rを透過して視認できるようになっている。また、各リール3L、3C、3Rは、定速で回転(例えば80回転/分)するように後述の主制御回路60(図6参照)により制御され、図柄表示領域4L、4C、4R内に表示されるリール3L、3C、3R上に描かれた図柄が、リールの回転に伴って変動する。   The symbols on each of the reels 3L, 3C, 3R are visible through the symbol display areas 4L, 4C, 4R. Further, the reels 3L, 3C, 3R are controlled by a main control circuit 60 (see FIG. 6) described later so as to rotate at a constant speed (for example, 80 rotations / minute), and are set in the symbol display areas 4L, 4C, 4R. The displayed symbols drawn on the reels 3L, 3C, 3R change with the rotation of the reels.

液晶表示領域23の下方には略水平面の台座部10が形成されている。台座部10の左側には、遊技者が遊技で獲得したメダルのクレジット(Credit)/払い出し(Pay)の切り替えを行うC/Pボタン14と、押しボタン操作により、クレジットされているメダルを賭けるための最大BETボタン13が設けられている。   Below the liquid crystal display area 23, a pedestal portion 10 having a substantially horizontal plane is formed. On the left side of the pedestal section 10, a C / P button 14 for switching between credit (Credit) and payout (Pay) of medals obtained by the player in a game, and a bet for credited medals by operating a push button. Is provided.

C/Pボタン14に対する遊技者の操作によって払出モードまたはクレジットモードの切り替えが行われる。クレジットモードでは、入賞が成立すると、入賞に対応する払出枚数分のメダルがクレジットされる。   The player switches the payout mode or the credit mode by operating the C / P button 14. In the credit mode, when a winning is established, medals corresponding to the number of payouts corresponding to the winning are credited.

また、払出モードでは、入賞が成立すると、入賞に対応する払出枚数分のメダルが正面下部のメダル払出口15から払い出され、このメダル払出口15から払い出されたメダルはメダル受け部16に溜められる。   In the payout mode, when a prize is established, medals corresponding to the number of payouts corresponding to the prize are paid out from a medal payout port 15 at the lower front, and medals paid out from the medal payout port 15 are sent to a medal receiving unit 16. Can be stored.

なお、入賞とは、小役に係る図柄の組合せが有効ライン上に停止することをいう。また、小役とは、成立することによりメダルの払い出しが行われる役のことである。   Note that the winning means that the combination of the symbols related to the small combination stops on the activated line. The small combination is a combination in which medals are paid out when the small combination is established.

また、最大BETボタン13に対する遊技者の操作によって、クレジットされているメダルのうち、その時点で投入可能な最大枚数のメダルが投入される。最大BETボタン13を操作することにより、後述の入賞ラインが有効化される。   In addition, by the operation of the maximum BET button 13 by the player, among the credited medals, the maximum number of medals that can be inserted at that time is inserted. By operating the maximum BET button 13, a winning line described later is activated.

台座部10の右側には、メダル投入口22が設けられている。メダル投入口22に投入されたメダルに応じて、後述の入賞ラインが有効化される。   On the right side of the pedestal portion 10, a medal insertion slot 22 is provided. According to the medals inserted into the medal insertion slot 22, a winning line described later is activated.

メダル投入口22の左には選択ボタン24および決定ボタン25が設けられている。遊技者は、液晶表示領域23に表示されたメニュー画面等に対して選択ボタン24および決定ボタン25により入力を行うことができる。   A selection button 24 and a decision button 25 are provided to the left of the medal insertion slot 22. The player can make an input to the menu screen or the like displayed on the liquid crystal display area 23 by using the selection button 24 and the determination button 25.

メダル受け部16の上方の左右には、スピーカ21L、21Rが設けられている。スピーカ21L、21Rは、遊技の状況に応じて演出音や報知音等の遊技音を出力する。   Speakers 21L and 21R are provided on the left and right above the medal receiving portion 16. The speakers 21L and 21R output game sounds such as staging sound and notification sound according to the game situation.

台座部10の前面部の左寄りには、スタートレバー6が設けられている。スタートレバー6は、遊技者の開始操作により、リール3L、3C、3Rを回転させ、図柄表示領域4L、4C、4Rに表示された図柄の変動を開始させる。   A start lever 6 is provided on the left side of the front surface of the pedestal portion 10. The start lever 6 rotates the reels 3L, 3C, 3R by a start operation of the player, and starts changing the symbols displayed in the symbol display areas 4L, 4C, 4R.

台座部10の前面部中央で、スタートレバー6の右側には、遊技者の押下操作(停止操作)により3個のリール3L、3C、3Rの回転をそれぞれ停止させるための3個のストップボタン7L、7C、7Rが設けられている。   At the center of the front of the pedestal portion 10, on the right side of the start lever 6, three stop buttons 7L for stopping the rotation of the three reels 3L, 3C, 3R respectively by the player's pressing operation (stop operation). , 7C and 7R are provided.

ここで、3つのリール3L、3C、3Rの回転が行われているときに最初に行われるリールの回転の停止を第1停止といい、第1停止の次に行われ、2つのリールの回転が行われているときに2番目に行われるリールの回転の停止を第2停止といい、第2停止の次に行われ、残り1つのリールの回転が行われているときに最後に行われるリールの回転の停止を第3停止という。   Here, when the rotation of the three reels 3L, 3C, and 3R is performed, the first stop of the rotation of the reel is referred to as a first stop. The first stop is performed after the first stop, and the rotation of the two reels is performed. The second stop of the reel rotation performed when the rotation is being performed is referred to as a second stop. The second stop is performed after the second stop, and is performed last when the remaining one reel is rotated. The stop of the rotation of the reel is called a third stop.

また、遊技者が第1停止させるための停止操作を第1停止操作という。同様に、遊技者が第2停止させるための停止操作を第2停止操作、第3停止させるための停止操作を第3停止操作という。   A stop operation for the player to make the first stop is referred to as a first stop operation. Similarly, a stop operation for the player to make the second stop is referred to as a second stop operation, and a stop operation for the third stop is referred to as a third stop operation.

前面扉1bの上部には、光透過性の上部パネル101が設けられており、その内側に図示しない上部パネル用LED(Light Emitting Diode)が設けられている。なお、LEDの代わりに他の発光体を用いることとしてもよい。上部パネル101は、後述する演出内容に応じて発光する。   A light-transmitting upper panel 101 is provided above the front door 1b, and an upper panel LED (Light Emitting Diode) (not shown) is provided inside the upper panel 101. Note that another light emitting body may be used instead of the LED. The upper panel 101 emits light in accordance with the effect contents described later.

液晶表示領域23は、正面側から見てリール3L、3C、3Rの手前側に配設され、画像を表示すると共に、図柄表示領域4L、4C、4R内に、リール3L、3C、3Rに描かれた図柄を透過表示するものである。なお、図柄表示領域4L、4C、4R内における透過率は変更可能である。   The liquid crystal display area 23 is disposed in front of the reels 3L, 3C, 3R when viewed from the front side, displays an image, and is drawn on the reels 3L, 3C, 3R in the symbol display areas 4L, 4C, 4R. This is for transparently displaying the symbol. Note that the transmittance in the symbol display areas 4L, 4C, and 4R can be changed.

この液晶表示領域23は、貯留(クレジット)されているメダルの枚数を表示したり、入賞成立時にメダルの払出枚数を表示したりする。また、液晶表示領域23は、図柄表示領域4L、4C、4Rを囲むように所定の形状からなる枠画像と、後述する演出内容に応じた所定の画像を表示する。   The liquid crystal display area 23 displays the number of stored (credited) medals, and displays the number of paid out medals when winning is achieved. In addition, the liquid crystal display area 23 displays a frame image having a predetermined shape so as to surround the symbol display areas 4L, 4C, and 4R, and a predetermined image according to the effect content described later.

液晶表示領域23の下方であって、台座部10の上方には、下部パネル102が設けられており、その内側に下部パネル102用のLED(LEDの代わりに他の発光体を用いることとしてもよい)が設けられている。下部パネル102は、後述する演出内容に応じて発光する。   A lower panel 102 is provided below the liquid crystal display area 23 and above the pedestal portion 10, and an LED for the lower panel 102 is provided inside the lower panel 102. Good) is provided. The lower panel 102 emits light in accordance with the effect contents described later.

台座部10の下方には、光透過性の腰部パネル103が設けられており、その内側に腰部パネル103用のLED(LEDの代わりに他の発光体を用いることとしてもよい)が設けられている。腰部パネル103は、後述する演出内容に応じて発光する。   A light-transmitting waist panel 103 is provided below the pedestal portion 10, and an LED for the waist panel 103 (another light emitter may be used instead of an LED) is provided inside the light-transmitting waist panel 103. I have. The waist panel 103 emits light in accordance with the effect contents to be described later.

縦長矩形の各図柄表示領域4L、4C、4R内における上段、中段および下段の各領域には一の図柄が表示され、各図柄表示領域4L、4C、4Rには、対応するリールの周面に配された図柄のうち3つの図柄が表示される。つまり、図柄表示領域4L、4C、4Rは、いわゆる表示窓としての機能を有する。   One symbol is displayed in each of the upper, middle, and lower rows in each of the vertically long rectangular symbol display areas 4L, 4C, and 4R, and each of the symbol display areas 4L, 4C, and 4R is provided on the peripheral surface of the corresponding reel. Three of the arranged symbols are displayed. That is, the symbol display areas 4L, 4C, and 4R have a function as a so-called display window.

次に、図2を用いて入賞ラインについて説明する。図柄表示領域4L、4C、4Rには、前述の各図柄表示領域4L、4C、4R内における上段、中段および下段のうち何れかを結ぶ5本の入賞ライン(センターライン8c、ボトムライン8d、クロスアップライン8a、クロスダウンライン8eおよびRB中特殊ライン8f)が設けられている。   Next, the winning line will be described with reference to FIG. The symbol display areas 4L, 4C, and 4R have five winning lines (center line 8c, bottom line 8d, cross line) connecting any of the upper, middle, and lower tiers in the above-described symbol display areas 4L, 4C, and 4R. An up line 8a, a cross down line 8e, and an RB special line 8f) are provided.

遊技機1は、リール3L、3C、3Rの回転が停止した際に、有効化された入賞ライン上に表示された図柄の組合せに基づいて、役の成立・不成立を判定する。なお、以下、有効化された入賞ラインを有効ラインといい、また、有効化されていない入賞ラインを非有効ラインという。   When the rotation of the reels 3L, 3C, and 3R is stopped, the gaming machine 1 determines whether a winning combination has been established or not based on the combination of symbols displayed on the activated pay line. Hereinafter, activated pay lines are referred to as activated lines, and activated pay lines are referred to as inactive lines.

図2に示すように、センターライン8cは、左・中段領域D、中・中段領域E、右・中段領域Fを夫々結んでなるラインである。ボトムライン8dは、左・下段領域G、中・下段領域H、右・下段領域Iを夫々結んでなるラインである。   As shown in FIG. 2, the center line 8c is a line connecting the left / middle region D, the middle / middle region E, and the right / middle region F, respectively. The bottom line 8d is a line connecting the left / lower region G, the middle / lower region H, and the right / lower region I, respectively.

クロスアップライン8aは、左・下段領域G、中・中段領域E、右・上段領域Cを夫々結んでなるラインである。クロスダウンライン8eは、左・上段領域A、中・中段領域E、右・下段領域Iを夫々結んでなるラインである。RB中特殊ライン8fは、左・中段領域D、中・下段領域H、右・上段領域Cを夫々結んでなるラインである。   The cross-up line 8a is a line connecting the left / lower region G, the middle / middle region E, and the right / upper region C, respectively. The cross-down line 8e is a line connecting the left / upper area A, the middle / middle area E, and the right / lower area I, respectively. The RB middle special line 8f is a line connecting the left / middle region D, the middle / lower region H, and the right / upper region C, respectively.

なお、本実施の形態においては、BB遊技状態(RB遊技状態)では、2枚のメダルの投入によりRB中特殊ライン8fのみが有効ラインとなる。一方、BB遊技状態(RB遊技状態)以外の遊技状態では、3枚のメダルの投入によりセンターライン8c、ボトムライン8d、クロスアップライン8a、クロスダウンライン8eの4本の入賞ラインが有効ラインとなる。   In the present embodiment, in the BB gaming state (RB gaming state), only the special line 8f during RB becomes an active line by inserting two medals. On the other hand, in a game state other than the BB game state (RB game state), four pay lines of the center line 8c, the bottom line 8d, the cross-up line 8a, and the cross-down line 8e become effective lines by inserting three medals. Become.

なお、BB1遊技状態〜BB4遊技状態を総称してBB遊技状態という場合がある。また、RB1遊技状態〜RB2遊技状態を総称してRB遊技状態という場合がある。   Note that the BB1 gaming state to the BB4 gaming state may be collectively referred to as a BB gaming state. The RB1 game state and the RB2 game state may be collectively referred to as an RB game state.

次に、図3に示す図柄配置テーブルを参照して、リール3L、3C、3R上に配列された図柄列について説明する。図3は、本実施の形態における遊技機1のリール3L、3C、3R上の外周面上に描かれた図柄の配列を示す図である。   Next, with reference to the symbol arrangement table shown in FIG. 3, the symbol rows arranged on the reels 3L, 3C, 3R will be described. FIG. 3 is a diagram showing an arrangement of symbols drawn on the outer peripheral surface on reels 3L, 3C, 3R of gaming machine 1 in the present embodiment.

リール3L、3C、3Rの外周面上には、複数種類の図柄が21個配列された図柄列が描かれている。具体的には、赤7図柄、ドン1図柄、ドン2図柄、BAR図柄、波図柄、ベル1図柄、ベル2図柄、チェリー1図柄、チェリー2図柄、リプレイ図柄で構成された図柄列が描かれている。   On the outer peripheral surfaces of the reels 3L, 3C, 3R, a symbol row in which 21 symbols of a plurality of types are arranged is drawn. Specifically, a pattern row composed of 7 red patterns, 1 Don pattern, 2 Don patterns, BAR pattern, wave pattern, 1 Bell pattern, 2 Bell patterns, 1 Cherry pattern, 2 Cherry patterns, and 2 replay patterns is drawn. ing.

図柄配置テーブルは、後述する主制御回路60のメインROM32に記憶されている。図3に示すように、図柄配置テーブルには、リール3L、3C、3Rの回転位置とリール外周面上に描かれた図柄とを対応付けるために、リール3L、3C、3Rの1/21回転毎に順次付与される「0」から「20」までの図柄位置が規定されている。   The symbol arrangement table is stored in the main ROM 32 of the main control circuit 60 described later. As shown in FIG. 3, in order to associate the rotation positions of the reels 3L, 3C, and 3R with the symbols drawn on the outer peripheral surface of the reel, the symbol arrangement table stores each 1/21 rotation of the reels 3L, 3C, and 3R. Are sequentially assigned from "0" to "20".

次に、図4を参照して、遊技機の上部について説明する。なお、図4は遊技機1の正面上部を示す図である。   Next, an upper portion of the gaming machine will be described with reference to FIG. FIG. 4 is a view showing the upper front part of the gaming machine 1.

図4に示すように、液晶表示領域23の上部中央には、表示パネルユニット110が設けられており、表示パネルユニット110の左右には左選択パネル151Lおよび右選択パネル151Rが設けられている。   As shown in FIG. 4, a display panel unit 110 is provided at the upper center of the liquid crystal display area 23, and left and right selection panels 151L and 151R are provided on the left and right sides of the display panel unit 110.

表示パネルユニット110の上部左右には、左飾りパネル121Lおよび右飾りパネル121Rが設けられている。   A left decorative panel 121L and a right decorative panel 121R are provided on the upper left and right sides of the display panel unit 110.

表示パネルユニット110は光透過性が高く導光性の優れた複数枚の表示パネルと、複数のLEDとを有している。   The display panel unit 110 has a plurality of display panels having high light transmittance and excellent light guide, and a plurality of LEDs.

図5(a)に示すように、左飾りパネル121Lの奥には左赤外線センサー120Lが設けられている。なお、図示しないが、右飾りパネル121Rの奥にも右赤外線センサー120Rが設けられている。   As shown in FIG. 5A, a left infrared sensor 120L is provided behind the left decorative panel 121L. Although not shown, a right infrared sensor 120R is provided at the back of the right decorative panel 121R.

赤外線センサー120L、120Rは、いわゆる反射型赤外線センサーであり、赤外線ビームを出力した方向に物体(例えば、遊技者の手)が存在するかまたは近付いてきたかを検知することができる。   The infrared sensors 120L and 120R are so-called reflection-type infrared sensors, and can detect whether an object (for example, a player's hand) exists or approaches in the direction of outputting the infrared beam.

図5(b)に示すように、左赤外線センサー120Lは、矢印AR方向に赤外線ビームを出力し、反射した赤外線ビームを受光することにより左選択パネル151L付近に遊技者の手等が近付いてきたことを検知する。右赤外線センサー120Rも同様に、右選択パネル151R付近に遊技者の手等が近付いてきたかを検知する。   As shown in FIG. 5B, the left infrared sensor 120L outputs an infrared beam in the direction of the arrow AR and receives the reflected infrared beam, whereby a player's hand or the like approaches the left selection panel 151L. Detect that Similarly, the right infrared sensor 120R detects whether the player's hand or the like has approached the vicinity of the right selection panel 151R.

なお、赤外線センサー120L、120Rは常に動作しているわけではなく、特定の演出が実行された場合に動作するようになっている。   The infrared sensors 120L and 120R do not always operate, but operate when a specific effect is executed.

また、本実施の形態では、反射型赤外線センサーを採用したが、左選択パネル151Lおよび右選択パネル151R付近に遊技者の手等が近付いたことを検知することができるその他のセンサーを採用することとしてもよい。また、左選択パネル151Lおよび右選択パネル151Rそのものをいわゆるタッチセンサとしてもよい。   Further, in the present embodiment, the reflection type infrared sensor is employed, but other sensors capable of detecting that a player's hand or the like approaches the vicinity of the left selection panel 151L and the right selection panel 151R may be employed. It may be. Further, the left selection panel 151L and the right selection panel 151R may be so-called touch sensors.

[遊技機の回路構成]
次に、図6を参照して、主制御回路60、副制御回路70、主制御回路60または副制御回路70に電気的に接続する周辺装置等を含む遊技機1の回路構成について説明する。なお、図6は、遊技機1の回路構成を示す図である。
[Circuit configuration of gaming machine]
Next, a circuit configuration of the gaming machine 1 including the main control circuit 60, the sub-control circuit 70, and peripheral devices electrically connected to the main control circuit 60 or the sub-control circuit 70 will be described with reference to FIG. FIG. 6 is a diagram illustrating a circuit configuration of the gaming machine 1.

主制御回路60は、内部当籤役の決定やリールの回転制御等一連の遊技の進行を制御する。主制御回路60は、回路基板上に配置されたマイクロコンピュータ30を主たる構成要素とし、これに乱数サンプリングのための回路を加えて構成されている。マイクロコンピュータ30は、メインCPU31、メインROM32およびメインRAM33により構成されている。   The main control circuit 60 controls the progress of a series of games, such as determining an internal winning combination and controlling reel rotation. The main control circuit 60 has a microcomputer 30 disposed on a circuit board as a main component, and is further provided with a circuit for sampling random numbers. The microcomputer 30 includes a main CPU 31, a main ROM 32, and a main RAM 33.

メインCPU31はコマンド送信手段を備えている。コマンド送信手段は、コマンドを副制御回路70に送信するようになっている。   The main CPU 31 has a command transmission unit. The command transmission means transmits a command to the sub-control circuit 70.

メインCPU31には、クロックパルス発生回路34、分周器35、乱数発生器36およびサンプリング回路37が接続されている。   The main CPU 31 is connected to a clock pulse generation circuit 34, a frequency divider 35, a random number generator 36, and a sampling circuit 37.

メインCPU31は、乱数値と内部抽籤テーブルとに基づいて内部当籤役を決定し、当該内部当籤役と停止操作が検出されたタイミングとに基づいて、リール3L、3C、3Rの回転を停止させる。   The main CPU 31 determines the internal winning combination based on the random number value and the internal lottery table, and stops the rotation of the reels 3L, 3C, 3R based on the internal winning combination and the timing at which the stop operation is detected.

また、メインCPU31は、リール3L、3C、3Rの回転を停止させた際に、図柄表示領域4L、4C、4Rに表示された図柄の組合せに基づいて、役が成立したか否かを判別して成立している場合に、当該成立した役に応じてメダルを払い出す等の利益を遊技者に付与する。   Further, the main CPU 31 determines whether or not a combination has been established based on a combination of symbols displayed in the symbol display areas 4L, 4C, 4R when the rotation of the reels 3L, 3C, 3R is stopped. When the player has been established, the player is provided with a profit such as paying out a medal according to the established role.

クロックパルス発生回路34および分周器35は、基準クロックパルスを発生する。乱数発生器36は、「0」〜「65535」の範囲の乱数を発生する。サンプリング回路37は、乱数発生器36により発生された乱数から1つの乱数値を抽出(サンプリング)する。   The clock pulse generation circuit 34 and the frequency divider 35 generate a reference clock pulse. The random number generator 36 generates a random number in a range from “0” to “65535”. The sampling circuit 37 extracts (samples) one random number value from the random numbers generated by the random number generator 36.

また、遊技機1では、抽出した乱数値を後述のメインRAM33の乱数値記憶領域に記憶する。そして、遊技毎にメインRAM33の乱数値記憶領域に記憶された乱数値に基づいて、内部抽籤処理において内部当籤役の決定を行う。   In the gaming machine 1, the extracted random number value is stored in a random value storage area of the main RAM 33 described later. Then, the internal winning combination is determined in the internal lottery process based on the random number value stored in the random value storage area of the main RAM 33 for each game.

なお、乱数サンプリングのための手段として、マイクロコンピュータ30内で、即ちメインCPU31の動作プログラム上で、乱数サンプリングを実行する構成にしてもよい。その場合、乱数発生器36およびサンプリング回路37は省略可能であり、或いは、乱数サンプリング動作のバックアップ用として残しておくことも可能である。   As a means for random number sampling, random number sampling may be performed in the microcomputer 30, that is, on the operation program of the main CPU 31. In that case, the random number generator 36 and the sampling circuit 37 can be omitted, or can be left as a backup for the random number sampling operation.

マイクロコンピュータ30のメインROM32には、メインCPU31の処理に係るプログラム、各種テーブル等が記憶されている。   The main ROM 32 of the microcomputer 30 stores programs relating to the processing of the main CPU 31, various tables, and the like.

メインRAM33には、メインCPU31の処理により得られる種々の情報がセットされる。例えば、抽出した乱数値、遊技状態、内部当籤役、払出枚数、ボーナス持越状況、設定値等を特定する情報、各種カウンタおよびフラグがセットされている。これらの情報の一部は、前述のコマンドにより副制御回路70に送信される。   Various information obtained by the processing of the main CPU 31 is set in the main RAM 33. For example, information for specifying the extracted random number value, game state, internal winning combination, number of payouts, bonus carryover status, set value, etc., various counters and flags are set. Part of this information is transmitted to the sub-control circuit 70 by the aforementioned command.

マイクロコンピュータ30からの制御信号により動作が制御される主要な周辺装置等としては、ホッパー40、ステッピングモータ49L、49C、49R等がある。これらのアクチュエータとメインCPU31との間の信号の授受は、I/Oポート38を介して行われる。   Main peripheral devices whose operation is controlled by a control signal from the microcomputer 30 include a hopper 40, stepping motors 49L, 49C, and 49R. Transmission and reception of signals between these actuators and the main CPU 31 are performed via the I / O port 38.

また、マイクロコンピュータ30の出力部には、メインCPU31から出力される制御信号を受けて、前述の各周辺装置等の動作を制御するための各回路が接続されている。各回路としては、モータ駆動回路39およびホッパー駆動回路41がある。   The output section of the microcomputer 30 is connected to circuits for receiving the control signal output from the main CPU 31 and controlling the operations of the above-described peripheral devices and the like. Each circuit includes a motor drive circuit 39 and a hopper drive circuit 41.

ホッパー駆動回路41は、ホッパー40を駆動制御する。これにより、ホッパー40に収容されたメダルの払い出しが行われる。   The hopper drive circuit 41 controls the drive of the hopper 40. Thereby, the payout of the medals stored in the hopper 40 is performed.

モータ駆動回路39は、ステッピングモータ49L、49C、49Rを駆動制御する。これにより、リール3L、3C、3Rの回転や停止が行われる。   The motor drive circuit 39 controls the drive of the stepping motors 49L, 49C, 49R. Thereby, rotation and stop of the reels 3L, 3C, 3R are performed.

また、マイクロコンピュータ30の入力部には、前述の各回路および各周辺装置等に制御信号を出力する契機となる入力信号を発生する各スイッチおよび各回路が接続されている。各スイッチおよび各回路としては、スタートスイッチ6S、ストップスイッチ7LS、7CS、7RS、最大BETスイッチ13S、C/Pスイッチ14S、設定キースイッチ20S、メダルセンサ22S、リセットスイッチ23S、リール位置検出回路50、払出完了信号回路51がある。なお、ストップスイッチ7LS、7CS、7RSを総称してストップスイッチ7Sという。これらの各回路とメインCPU31との間の信号の入力は、I/Oポート38を介して行われる。   Further, the input unit of the microcomputer 30 is connected to each switch and each circuit for generating an input signal which triggers the output of a control signal to each circuit and each peripheral device described above. As each switch and each circuit, a start switch 6S, stop switches 7LS, 7CS, 7RS, a maximum BET switch 13S, a C / P switch 14S, a setting key switch 20S, a medal sensor 22S, a reset switch 23S, a reel position detection circuit 50, There is a payout completion signal circuit 51. Note that the stop switches 7LS, 7CS, 7RS are collectively referred to as a stop switch 7S. Input of signals between these circuits and the main CPU 31 is performed via the I / O port 38.

スタートスイッチ6Sは、スタートレバー6に対する遊技者の開始操作を検出し、遊技の開始を指令する開始信号をマイクロコンピュータ30に出力する。   The start switch 6S detects a player's start operation on the start lever 6, and outputs a start signal for instructing start of the game to the microcomputer 30.

ストップスイッチ7LS、7CS、7RSは、それぞれストップボタン7L、7C、7Rに対する遊技者の停止操作を検出し、検出したストップボタン7L、7C、7Rに対応するリール3L、3C、3Rの回転の停止を指令する停止信号をマイクロコンピュータ30に出力する。   The stop switches 7LS, 7CS, 7RS detect the player's stop operation on the stop buttons 7L, 7C, 7R, respectively, and stop the rotation of the reels 3L, 3C, 3R corresponding to the detected stop buttons 7L, 7C, 7R. A commanded stop signal is output to the microcomputer 30.

最大BETスイッチ13Sは、最大BETボタン13に対する遊技者の投入操作(押下操作)を検出し、クレジットされたメダルからのメダルの投入を指令する信号をマイクロコンピュータ30に出力する。   The maximum BET switch 13S detects a player's insertion operation (press operation) on the maximum BET button 13 and outputs a signal for instructing insertion of medals from credited medals to the microcomputer 30.

C/Pスイッチ14Sは、C/Pボタン14に対する遊技者の切り替え操作を検出し、クレジットモードまたは払出モードを切り替えるための信号をマイクロコンピュータ30に出力する。また、クレジットモードから払出モードに切り替えられた場合、遊技機1にクレジットされているメダルの払い出しを指令する信号をマイクロコンピュータ30に出力する。   The C / P switch 14S detects a player's switching operation on the C / P button 14 and outputs a signal for switching between the credit mode and the payout mode to the microcomputer 30. When the mode is switched from the credit mode to the payout mode, a signal for instructing payout of medals credited to the gaming machine 1 is output to the microcomputer 30.

設定キースイッチ20Sは、遊技機1の設定値を操作するための設定キーが操作されたことを検出して、その検出信号をマイクロコンピュータ30に出力する。   The setting key switch 20S detects that a setting key for operating the set value of the gaming machine 1 has been operated, and outputs a detection signal to the microcomputer 30.

メダルセンサ22Sは、遊技者の投入操作によりメダル投入口22に投入されたメダルを検出し、メダルが投入されたことを示す信号をマイクロコンピュータ30に出力する。   The medal sensor 22S detects a medal inserted into the medal insertion slot 22 by a player's insertion operation, and outputs a signal indicating that a medal has been inserted to the microcomputer 30.

リセットスイッチ23Sは、状態解除指令を入力するための状態解除指令入力手段として機能し、遊技機内部に設置されたセレクタ(図示しない)のセレクタエラーやホッパー40のホッパーエラー解除のための信号を出力する。セレクタエラーは、投入メダル通過時間、投入メダル通過チェック、投入メダル逆行に関するエラーで、ホッパーエラーは、ホッパージャム、ホッパーエンプティ、補助収納庫満杯に関するエラーである。   The reset switch 23S functions as a state release command input unit for inputting a state release command, and outputs a signal for releasing a selector error of a selector (not shown) installed inside the gaming machine or a hopper error of the hopper 40. I do. The selector error is an error related to the inserted medal passing time, the inserted medal passing check, and the inserted medal reversal, and the hopper error is an error related to a hopper jam, a hopper empty, and an auxiliary storage full.

リール位置検出回路50は、リール回転センサーからのパルス信号を検出し、各リール3L、3C、3R上の図柄の位置を検出するための信号を発生する。   The reel position detection circuit 50 detects a pulse signal from the reel rotation sensor and generates a signal for detecting the position of the symbol on each of the reels 3L, 3C, 3R.

払出完了信号回路51は、メダル検出部40Sにより検出されたメダルの枚数(即ちホッパー40から払い出されたメダルの枚数)が指定された枚数に達した際に、メダルの払い出しが完了したことを示すための信号を発生する。   The payout completion signal circuit 51 determines that the payout of medals has been completed when the number of medals detected by the medal detection unit 40S (that is, the number of medals paid out from the hopper 40) reaches the specified number. Generate a signal to indicate.

副制御回路70は、後述するスタートコマンド等の主制御回路60から出力された各種コマンドに基づいて演出データの決定や実行等の各種の処理を行う。副制御回路70が主制御回路60へコマンド、情報等を入力することはなく、主制御回路60から副制御回路70への一方向で通信が行われる。   The sub-control circuit 70 performs various processes such as determination and execution of effect data based on various commands output from the main control circuit 60, such as a start command described later. The sub control circuit 70 does not input commands, information, and the like to the main control circuit 60, and one-way communication from the main control circuit 60 to the sub control circuit 70 is performed.

副制御回路70からの制御信号により動作が制御される主要な周辺装置等としては、液晶表示領域23に画像を表示させる表示部としての液晶表示装置5、スピーカ21L、21R、各種操作パネル101〜103、表示パネルユニット110、赤外線センサー120L、120Rがある。   The main peripheral devices whose operations are controlled by control signals from the sub-control circuit 70 include a liquid crystal display device 5 as a display unit for displaying an image on the liquid crystal display area 23, speakers 21L and 21R, various operation panels 101 to 101, and the like. 103, a display panel unit 110, and infrared sensors 120L and 120R.

副制御回路70は、決定した演出データに基づいて、液晶表示装置5に表示される画像の決定とその表示、各種操作パネル101〜103や表示パネルユニット110の発光パターンの決定と出力、赤外線センサー120L、120Rの動作タイミングの決定等、スピーカ21L、21Rから出力する演出音や効果音の決定と出力等の制御を行う。   The sub-control circuit 70 determines and displays an image to be displayed on the liquid crystal display device 5 based on the determined effect data, determines and outputs a light emission pattern of the various operation panels 101 to 103 and the display panel unit 110, an infrared sensor It determines the effect sound and the effect sound output from the speakers 21L and 21R, such as the determination of the operation timing of the 120L and 120R, and controls the output and the like.

なお、本実施の形態における副制御回路70の構成の詳細については、後述する。   The configuration of the sub-control circuit 70 in the present embodiment will be described later in detail.

遊技機1では、メダルの投入を条件に、遊技者のスタートレバー6に対する操作によって、スタートスイッチ6Sから遊技を開始する信号が出力されると、モータ駆動回路39に制御信号が出力され、ステッピングモータ49L、49C、49Rの駆動制御(例えば、各相への励磁等)によりリール3L、3C、3Rの回転が開始される。   In the gaming machine 1, when a signal to start a game is output from the start switch 6S by the operation of the start lever 6 by the player on condition that a medal is inserted, a control signal is output to the motor drive circuit 39, and the stepping motor is output. The rotation of the reels 3L, 3C, 3R is started by drive control of the 49L, 49C, 49R (for example, excitation of each phase).

この際、ステッピングモータ49L、49C、49Rに出力されるパルスの数が計数され、その計数値はパルスカウンタとしてメインRAM33の所定の領域にセットされる。   At this time, the number of pulses output to the stepping motors 49L, 49C, 49R is counted, and the counted value is set in a predetermined area of the main RAM 33 as a pulse counter.

遊技機1では、「16」のパルスが出力されると、リール3L、3C、3Rが図柄1つ分移動する。移動した図柄の数は計数され、その計数値は図柄カウンタとしてメインRAM33の所定の領域にセットされる。つまり、パルスカウンタにより「16」のパルスが計数される毎に、図柄カウンタが「1」ずつ更新される。   In the gaming machine 1, when the pulse of "16" is output, the reels 3L, 3C, and 3R move by one symbol. The number of symbols moved is counted, and the counted value is set in a predetermined area of the main RAM 33 as a symbol counter. That is, each time the pulse counter counts “16” pulses, the symbol counter is updated by “1”.

なお、図柄カウンタの値が示す図柄位置の図柄(図3参照)がセンターライン8c上に位置している図柄に対応する。例えば、左リール3Lの図柄カウンタが「0」である際には、図3に示す図柄配置テーブルの図柄位置「0」の赤7がセンターライン8c上に位置している。   The symbol at the symbol position indicated by the symbol counter value (see FIG. 3) corresponds to the symbol located on the center line 8c. For example, when the symbol counter of the left reel 3L is "0", the red 7 at the symbol position "0" in the symbol arrangement table shown in FIG. 3 is located on the center line 8c.

また、リール3L、3C、3Rからは一回転毎にリールインデックスが得られ、リール位置検出回路50を介してメインCPU31に出力される。リールインデックスの出力により、メインRAM33にセットされているパルスカウンタや図柄カウンタが「0」にクリアされる。   A reel index is obtained from the reels 3L, 3C, and 3R for each rotation, and is output to the main CPU 31 via the reel position detection circuit 50. By the output of the reel index, the pulse counter and the symbol counter set in the main RAM 33 are cleared to "0".

このようにして、各リール3L、3C、3Rについて1回転の範囲内における図柄位置を特定することとしている。なお、リールの回転により各図柄が一図柄分移動する距離を1コマという。すなわち、図柄が1コマ移動することは、図柄カウンタが「1」更新されることに対応する。   In this way, the symbol position within the range of one rotation is specified for each of the reels 3L, 3C, and 3R. The distance that each symbol moves by one symbol by the rotation of the reel is called one frame. That is, moving the symbol by one frame corresponds to updating the symbol counter by “1”.

リール3L、3C、3Rの回転位置とリール外周面上に描かれた図柄とを対応付けるために、図柄配置テーブル(図3)がメインROM32に記憶されている。この図柄配置テーブルは、前述のリールインデックスが出力される位置を基準として、各リール3L、3C、3Rの一定の回転ピッチ毎に順次付与される、「0」から「20」までのコードナンバーと、それぞれのコードナンバー毎に対応して設けられた図柄の種類を識別する図柄コードとを対応付けている。   A symbol arrangement table (FIG. 3) is stored in the main ROM 32 in order to associate the rotational positions of the reels 3L, 3C, 3R with the symbols drawn on the outer peripheral surface of the reel. The symbol arrangement table includes a code number from "0" to "20" which is sequentially assigned at a constant rotation pitch of each of the reels 3L, 3C and 3R based on the position at which the reel index is output. , And a symbol code for identifying the type of symbol provided corresponding to each code number.

また、スタートスイッチ6Sから開始信号が出力されると、乱数発生器36やサンプリング回路37により乱数値が抽出される。遊技機1では、乱数値が抽出されると、メインRAM33の乱数値記憶領域に記憶される。そして、乱数値記憶領域に記憶された乱数値に基づいて内部当籤役が決定される。   When a start signal is output from the start switch 6S, a random number value is extracted by the random number generator 36 and the sampling circuit 37. In the gaming machine 1, when the random value is extracted, it is stored in the random value storage area of the main RAM 33. Then, the internal winning combination is determined based on the random number value stored in the random value storage area.

リール3L、3C、3Rが定速回転に達した後、停止操作によりストップスイッチ7LS、7CS、7RSから停止信号が出力されると、出力された停止信号および決定された内部当籤役に基づいて、リール3L、3C、3Rを停止制御する制御信号がモータ駆動回路39に出力される。モータ駆動回路39はステッピングモータ49L、49C、49Rを駆動制御し、リール3L、3C、3Rの回転を停止させる。   After the reels 3L, 3C, and 3R reach the constant speed rotation, when a stop signal is output from the stop switches 7LS, 7CS, and 7RS by a stop operation, based on the output stop signal and the determined internal winning combination, A control signal for stopping and controlling the reels 3L, 3C, 3R is output to the motor drive circuit 39. The motor drive circuit 39 controls the drive of the stepping motors 49L, 49C, 49R, and stops the rotation of the reels 3L, 3C, 3R.

遊技機1は、停止操作が行われた時点から内部当籤役の成立に係る図柄を最大滑りコマ数分、すなわち、4コマ分引き込んでリール3の回転を停止させる。具体的には、遊技機1は、ストップスイッチ7LS、7CS、7RSにより停止操作の検出が行われた後、4コマ以内に内部当籤役の成立に係る図柄が存在するか否かを判別し、4コマ以内に内部当籤役の成立に係る図柄が存在する場合に、当該図柄を有効ライン上に停止表示されるように滑りコマ数を決定し、該当するリールを停止させる。   The gaming machine 1 stops the rotation of the reel 3 by pulling in the symbols related to the establishment of the internal winning combination by the maximum number of sliding frames, that is, by four frames, from the time when the stop operation is performed. Specifically, after the stop operation is detected by the stop switches 7LS, 7CS, and 7RS, the gaming machine 1 determines whether or not a symbol related to the establishment of the internal winning combination exists within four frames, When there is a symbol related to the establishment of the internal winning combination within four frames, the number of sliding frames is determined so that the symbol is stopped and displayed on the activated line, and the corresponding reel is stopped.

また、遊技機1は、内部当籤役として複数の役を決定した場合において、4コマ以内に内部当籤役の成立に係る図柄が複数存在する場合には、より優先順位の高い内部当籤役に係る図柄を有効ライン上に停止表示させるように滑りコマ数を決定する。   In the case where a plurality of winning combinations are determined as the internal winning combinations, if there are a plurality of symbols related to the establishment of the internal winning combinations within four frames, the gaming machine 1 relates to the internal winning combinations having higher priority. The number of sliding frames is determined so that the symbols are stopped and displayed on the activated line.

なお、基本的には、優先順位1位(優先度が最も高い)はリプレイに係る図柄の組合せであり、優先順位2位は小役に係る図柄の組合せである。次いで、優先順位3位はボーナスに係る図柄の組合せである。   Basically, the first priority (highest priority) is a combination of symbols related to replay, and the second priority is a combination of symbols related to small wins. Next, the third priority is a combination of symbols related to the bonus.

また、ストップスイッチ7LS、7CS、7RSにより停止操作の検出された際、該当するリール3の図柄カウンタに対応する図柄位置、すなわち、リール3の回転の停止が開始される図柄位置を「停止開始位置」といい、当該停止開始位置に決定した滑りコマ数(数値範囲「0」〜「4」)を加算した図柄位置、すなわち、リール3の回転を停止させる図柄位置を「停止予定位置」という。滑りコマ数は、ストップスイッチ7LS、7CS、7RSにより停止操作が検出されてから対応するリール3の回転が停止するまでのリール3の回転量であり、遊技機1では、最大滑りコマ数を「4」と規定している。   Further, when the stop operation is detected by the stop switches 7LS, 7CS, 7RS, the symbol position corresponding to the symbol counter of the relevant reel 3, that is, the symbol position at which the rotation of the reel 3 is stopped is set to the "stop start position". The symbol position obtained by adding the determined number of sliding frames (numerical range “0” to “4”) to the stop start position, that is, the symbol position at which the rotation of the reel 3 is stopped is referred to as “scheduled stop position”. The number of sliding frames is the rotation amount of the reel 3 from the time when the stop operation is detected by the stop switches 7LS, 7CS, 7RS to the time when the rotation of the corresponding reel 3 is stopped. 4 ".

全てのリール3L、3C、3Rの回転が停止すると、有効ライン上に表示された図柄の組合せに基づいて表示役の検索処理、すなわち役の成立・不成立の判定処理が行われる。表示役の検索は、メインROM32に記憶された後述の図柄組合せテーブルに基づいて行われる。この図柄組合せテーブルでは、表示役に係る図柄の組合せと、対応する配当とが設定されている。   When the rotation of all the reels 3L, 3C, 3R is stopped, a process of searching for a display combination, that is, a process of determining whether a combination has been achieved or not has been performed based on the combination of symbols displayed on the activated line. The search for the display combination is performed based on a symbol combination table described later stored in the main ROM 32. In this symbol combination table, a combination of symbols related to a display combination and a corresponding payout are set.

表示役の検索により、入賞に係る図柄の組合せが表示されたと判別されると、ホッパー駆動回路41に制御信号が出力され、ホッパー40の駆動によりメダルの払い出しが行われる。   When it is determined that the combination of the symbols related to the winning is displayed by the search for the display combination, a control signal is output to the hopper drive circuit 41, and the hopper 40 is driven to pay out medals.

この際、メダル検出部40Sは、ホッパー40から払い出されるメダルの枚数を計数し、その計数値が指定された数に達すると、払出完了信号回路51によりメダル払い出しの完了を示す信号が出力される。これにより、ホッパー駆動回路41に制御信号が出力され、ホッパー40の駆動が停止される。   At this time, the medal detection unit 40S counts the number of medals paid out from the hopper 40, and when the counted value reaches the designated number, a signal indicating completion of medal payout is output by the payout completion signal circuit 51. . As a result, a control signal is output to the hopper drive circuit 41, and the drive of the hopper 40 is stopped.

なお、C/Pスイッチ14Sにより、クレジットモードに切り替えられている場合には、入賞に係る図柄の組合せが表示されたと判別されると、入賞に係る図柄の組合せに応じた払出枚数をメインRAM33のクレジットカウンタに加算する。   When it is determined by the C / P switch 14S that the mode has been switched to the credit mode, if it is determined that the combination of the symbols related to the winning has been displayed, the payout number corresponding to the combination of the symbols related to the winning is stored in the main RAM 33. Add to credit counter.

また、払い出されたメダルの枚数は副制御回路70に送信され、これに基づいて液晶表示領域23にはメダルの払出枚数および更新されたクレジット枚数が表示される。ここで、入賞に係る図柄の組合せが表示された場合に行われる、メダルの払い出しまたはクレジットを総称して単に「払い出し」という場合がある。   Further, the number of paid out medals is transmitted to the sub control circuit 70, and based on this, the liquid crystal display area 23 displays the number of paid out medals and the updated number of credits. Here, there is a case where the payout of medals or credits, which is performed when a combination of symbols related to winning is displayed, is simply referred to as “payout”.

次に、図7を参照して、副制御回路70の回路構成について説明する。なお、図7は、遊技機1の副制御回路70の回路構成を示す図である。   Next, a circuit configuration of the sub-control circuit 70 will be described with reference to FIG. FIG. 7 is a diagram showing a circuit configuration of the sub-control circuit 70 of the gaming machine 1.

副制御回路70は、映像、音、光等を用いた遊技に関する演出を行うための制御を行う。副制御回路70は、主制御回路60から送信される各種コマンドや、選択スイッチ24S、決定スイッチ25Sからの入力情報に基づいて、演出データを決定して各種演出処理を行う。   The sub-control circuit 70 performs control for performing an effect related to a game using video, sound, light, and the like. The sub-control circuit 70 determines effect data based on various commands transmitted from the main control circuit 60 and input information from the selection switch 24S and the decision switch 25S, and performs various effect processes.

選択スイッチ24Sは、選択ボタン24に対する遊技者の操作を検出し、例えば、メニュー画面等に表示された選択すべき項目のうち何れが選択状態にあるかを示す表示(例えば、アイコン)を移動させるための信号をサブCPU71に出力する。   The selection switch 24S detects a player's operation on the selection button 24, and moves, for example, a display (for example, an icon) indicating which of the items to be selected displayed on the menu screen or the like is in a selected state. Is output to the sub CPU 71.

また、決定スイッチ25Sは、決定ボタン25に対する遊技者の操作を検出し、例えば、選択状態にある項目を遊技者が選択したことを示す信号をサブCPU71に出力する。すなわち、遊技者はメニュー画面等において、選択したい項目が選択状態になるまで選択ボタン24を押下した後、決定ボタン25を押下することにより項目を選択することができる。   The decision switch 25S detects a player's operation on the decision button 25, and outputs, for example, a signal indicating that the player has selected an item in a selected state to the sub CPU 71. In other words, the player can select an item by pressing the selection button 24 on the menu screen or the like after pressing the selection button 24 until the item to be selected is in the selected state, and then pressing the determination button 25.

副制御回路70は、処理手段としてのサブCPU71、処理情報記憶手段として機能するサブROM72、制御情報記憶手段として機能するDRAM73−1(「サブRAM73−1」ともいう)、SRAM73−2、GPU74、VRAM75、デジタルアンプ78を有している。   The sub control circuit 70 includes a sub CPU 71 as processing means, a sub ROM 72 functioning as processing information storage means, a DRAM 73-1 (also referred to as “sub RAM 73-1”) functioning as control information storage means, an SRAM 73-2, a GPU 74, It has a VRAM 75 and a digital amplifier 78.

サブCPU71は、サブROM72に記憶されているプログラムに基づいて、液晶表示装置5の表示制御、スピーカ21L、21Rの出力制御、各種操作パネル101〜103、表示パネルユニット110の発光制御等を行う。具体的には、サブCPU71は、主制御回路60から各種コマンド等を受信し、コマンドに含まれる各種情報をサブRAM73−1に記憶させる。   The sub CPU 71 performs display control of the liquid crystal display device 5, output control of the speakers 21L and 21R, light emission control of various operation panels 101 to 103, and display panel unit 110, based on a program stored in the sub ROM 72. Specifically, the sub CPU 71 receives various commands and the like from the main control circuit 60 and stores various information included in the commands in the sub RAM 73-1.

サブCPU71は、詳しくは後述のとおり、通信エラー検出手段71aと、手順検出手段71bと、データ破壊検出手段71cと、エラー情報登録手段71dと、受信データログ保存手段71eと、エラー情報履歴表示手段71fと、二次元コード変換手段71gと、通信断絶検知手段71hとを備えている。   The sub CPU 71 includes a communication error detecting unit 71a, a procedure detecting unit 71b, a data destruction detecting unit 71c, an error information registering unit 71d, a received data log storing unit 71e, and an error information history displaying unit, as described later in detail. 71f, a two-dimensional code conversion unit 71g, and a communication disconnection detection unit 71h.

また、サブCPU71には、後述するSRAM73−2(「バックアップRAM73−2」ともいう)が接続されている。バックアップRAM73−2には、電源投入時に、サブRAM73−1に複写されるデータがバックアップされている。   The sub CPU 71 is connected to a later-described SRAM 73-2 (also referred to as a “backup RAM 73-2”). The data copied to the sub RAM 73-1 when the power is turned on is backed up in the backup RAM 73-2.

また、サブCPU71には、ドア開閉スイッチ29Sが接続されている。ドア開閉スイッチ29Sは、遊技機1の前面扉1bの開閉を監視するためのセンサで、前面扉1bが開かれた状態を検知して、サブCPU71に、スピーカ21L、21Rから、例えば「ドアが開いています。」という警告を発せさせる信号を出力する。ドア開閉スイッチ29Sは、扉開放状態検知手段として機能する。   The sub CPU 71 is connected to a door open / close switch 29S. The door opening / closing switch 29S is a sensor for monitoring the opening / closing of the front door 1b of the gaming machine 1. When the front door 1b is opened, the sub CPU 71 sends a message, for example, from the speakers 21L and 21R to the door 21B. It is open. " The door open / close switch 29S functions as a door open state detection unit.

なお、主制御回路60におけるあらゆる情報が、コマンドにより送信され、副制御回路70では、主制御回路60の状態を逐一判断することができる。サブCPU71は、DRAM73−1に記憶させた遊技状態情報、内部当籤役情報等を参照しながら、プログラムを実行することにより、液晶表示装置5、スピーカ21L、21Rおよび各種操作パネル101〜103、表示パネルユニット110等の演出装置に行わせる演出の内容を決定する。   All information in the main control circuit 60 is transmitted by a command, and the sub control circuit 70 can determine the state of the main control circuit 60 one by one. The sub CPU 71 executes the program while referring to the game state information, the internal winning combination information, and the like stored in the DRAM 73-1 to thereby execute the liquid crystal display device 5, the speakers 21L and 21R, the various operation panels 101 to 103, and the display. The content of the effect to be performed by the effect device such as the panel unit 110 is determined.

また、サブCPU71は、決定した演出データに基づいて、GPU74を介して液晶表示装置5を制御し、また、スピーカ21L、21Rから出力させる音と、各種操作パネル101〜103、表示パネルユニット110の発光を制御する。   Also, the sub CPU 71 controls the liquid crystal display device 5 via the GPU 74 based on the determined effect data, and outputs sounds output from the speakers 21L and 21R and various operation panels 101 to 103 and the display panel unit 110. Controls light emission.

なお、上部パネル101、腰部パネル102、下部パネル103は、実際にはそれぞれ複数のLEDを備えており、これらはそれぞれ個別に設けられたポート(図示しない)の入出力処理で制御される。したがって、各ポートによってそれぞれ個別に発光を制御することができる。   The upper panel 101, the waist panel 102, and the lower panel 103 actually have a plurality of LEDs, respectively, and these are controlled by input / output processing of individually provided ports (not shown). Therefore, light emission can be individually controlled by each port.

また、サブCPU71は、サブROM72に記憶されている乱数取得プログラムを実行することにより、演出データ等を決定する際に用いる乱数値を取得する。但し、主制御回路60と同様に乱数発生器およびサンプリング回路を副制御回路70内に設ける場合には、当該処理は不要である。   Further, the sub CPU 71 executes a random number acquisition program stored in the sub ROM 72 to acquire a random number value used for determining effect data and the like. However, when a random number generator and a sampling circuit are provided in the sub-control circuit 70 as in the main control circuit 60, this processing is unnecessary.

サブROM72は、図8に示すように、オペレーティングシステムを記憶するOS領域72aと、サブCPU71が実行するプログラムを記憶するサブ制御プログラム記憶領域72bと、ゲームデータ初期化設定データ領域72cと、係員操作初期設定データ領域72dと、各種テーブル等を記憶する各種プログラムテーブル領域72eと、プログラム管理データ領域72fと、画像データ(静止画/動画)領域72gと、サウンドデータ領域72hと、役物可動データ領域72iとを有する。   As shown in FIG. 8, the sub ROM 72 includes an OS area 72a for storing an operating system, a sub control program storage area 72b for storing a program to be executed by the sub CPU 71, a game data initialization setting data area 72c, Initial setting data area 72d, various program table areas 72e for storing various tables and the like, program management data area 72f, image data (still image / moving image) area 72g, sound data area 72h, and movable object data area 72i.

サブ制御プログラム記憶領域72bは、デバイスドライバ、主制御回路60との通信を制御するための基板間通信処理、演出の内容を決定するための演出登録処理、登録されたLEDデータに基づいて、各種操作パネル101〜103、表示パネルユニット110による光の出力を制御するためのLED制御タスク、登録されたサウンドデータに基づいてスピーカ21L、21Rによる音の出力を制御するための音声制御タスク、登録されたアニメーションデータに基づいて液晶表示装置5による映像の表示制御をするための描画制御タスク等を記憶する。   The sub-control program storage area 72b includes a device driver, an inter-board communication process for controlling communication with the main control circuit 60, an effect registration process for determining an effect content, and various types of information based on registered LED data. The LED control task for controlling the light output by the operation panels 101 to 103 and the display panel unit 110, the voice control task for controlling the sound output by the speakers 21L and 21R based on the registered sound data, A drawing control task and the like for controlling display of an image by the liquid crystal display device 5 based on the generated animation data are stored.

各種プログラムテーブル領域72eは、演出抽籤テーブル、図12に示す副制御回路のエラーコードテーブル等を記憶する。それに加えて、各種プログラムテーブル領域72eは、成立役が正しいか否かに関して、後述するサブCPU不正判定用のために、図67に示すサブCPU不正判定用の図柄配置テーブルおよび図68に示すサブCPU不正判定用の図柄組合せテーブルを記憶する。これらのサブCPU不正判定用の図柄配置テーブルおよびサブCPU不正判定用の図柄組合せテーブルは、それぞれ、主制御回路60のメインROM32に記憶されている、図3に示す図柄配置テーブルおよび図23に示す図柄組合せテーブルを基準として作成されたテーブルである。   The various program table area 72e stores an effect lottery table, an error code table of the sub control circuit shown in FIG. 12, and the like. In addition, the various program table areas 72e are provided with a symbol arrangement table for sub-CPU improper determination shown in FIG. 67 and a sub-arrangement shown in FIG. A symbol combination table for CPU illegality determination is stored. The symbol arrangement table for sub CPU illegality determination and the symbol combination table for sub CPU illegality determination are stored in the main ROM 32 of the main control circuit 60, respectively, as shown in FIG. 3 and FIG. This is a table created based on the symbol combination table.

プログラム管理データ領域72fは、マジックコード、プログラムバージョン等を記憶する。画像データ(静止画/動画)領域72gは、キャラクタオブジェクトデータといったアニメーションデータ等を記憶する。サウンドデータ領域72hは、BGMや効果音といった音データ等を記憶する。また、役物可動データ領域72iは、例えば、光の点灯パターン等を行うためのLED制御データを記憶する。   The program management data area 72f stores a magic code, a program version, and the like. The image data (still image / moving image) area 72g stores animation data such as character object data. The sound data area 72h stores sound data such as BGM and sound effects. Further, the accessory movable data area 72i stores, for example, LED control data for performing a light lighting pattern and the like.

サブRAM73−1は、図9に示すように、ゲームデータ保存領域としてのゲームデータ領域73a−1と、ゲームデータサム値領域73b−1と、ワーク領域73c−1と、係員操作設定データ領域73g−1と、係員操作設定データサム値領域73h−1と、エラー情報履歴格納領域73d−1と、通信ログ収集用リングバッファ領域73e−1と、通信エラー保存バッファ領域73f−1とを備えている。係員操作設定データ領域73g−1に登録されている係員操作設定データは、メニュー画面での設定項目が保存されているデータである。   As shown in FIG. 9, the sub RAM 73-1 includes a game data area 73a-1 as a game data storage area, a game data sum value area 73b-1, a work area 73c-1, and an attendant operation setting data area 73g. -1, an attendant operation setting data sum value area 73h-1, an error information history storage area 73d-1, a communication log collection ring buffer area 73e-1, and a communication error storage buffer area 73f-1. I have. The staff operation setting data registered in the staff operation setting data area 73g-1 is data in which setting items on the menu screen are stored.

ゲームデータ領域73a−1は、遊技の進行に関するゲームデータを含む情報のうちでサブRAM73−1に記憶されるデータを記憶するようになっている。ゲームデータサム値領域73b−1は、ゲームデータ領域73a−1に記憶されたゲームデータのチェックサム用のサム値を記憶するようになっている。ワーク領域73c−1は、各種処理におけるデータを記憶するようになっている。   The game data area 73a-1 stores data stored in the sub RAM 73-1 among information including game data relating to the progress of the game. The game data sum value area 73b-1 stores a sum value for a checksum of the game data stored in the game data area 73a-1. The work area 73c-1 stores data in various processes.

ゲームデータ領域73a−1およびワーク領域73c−1は、サブCPU71が各プログラムを実行する際に、作業用一時記憶手段として使用される。また、ゲームデータ領域73a−1は、例えば、主制御回路60から送信されたコマンド、演出データ情報、遊技状態情報、内部当籤役情報、表示役情報、各種カウンタ、4バイトから8バイトの任意のマジックコードおよび各種フラグ等の情報を記憶するようになっている。   The game data area 73a-1 and the work area 73c-1 are used as temporary work storage when the sub CPU 71 executes each program. The game data area 73a-1 includes, for example, a command transmitted from the main control circuit 60, effect data information, game state information, internal winning combination information, display combination information, various counters, and any of 4 to 8 bytes. Information such as a magic code and various flags is stored.

エラー情報履歴格納領域73d−1は、通信エラー検出手段71a、手順検出手段71b、データ破壊検出手段71c等により検出された全てのエラー情報を示すエラーコード(図12参照)を記憶するようになっている。エラー情報履歴格納領域73d−1では、エラーコードが逐次記憶されることにより、エラー情報履歴が作成されるようになっている。   The error information history storage area 73d-1 stores error codes (see FIG. 12) indicating all error information detected by the communication error detecting means 71a, the procedure detecting means 71b, the data destruction detecting means 71c, and the like. ing. In the error information history storage area 73d-1, an error information history is created by sequentially storing error codes.

エラー情報履歴格納領域73d−1には、通信エラー検出手段71aにより検出されたエラーはCOMエラーとして記憶され、手順検出手段71bにより検出されたエラーは手順異常エラーとして記憶される。また、データ破壊検出手段71cにより検出されたエラーはデータ破壊エラーとして記憶されるようになっている。   In the error information history storage area 73d-1, an error detected by the communication error detection unit 71a is stored as a COM error, and an error detected by the procedure detection unit 71b is stored as a procedure error. Further, an error detected by the data destruction detecting means 71c is stored as a data destruction error.

また、エラー情報履歴格納領域73d−1には、サブCPU71の通信断絶検知手段71hにより、主制御回路60から副制御回路70への通信の遮断が検出された場合には、「通信遮断報知」の発生としてエラーコード(COM DCN ALM)が発生日時情報と共に記憶され、「通信遮断報知」が解除された場合には、発生時に記憶されたエラーコード(COM DCN ALM)に解除時刻が記憶される。   In addition, in the error information history storage area 73d-1, when communication interruption from the main control circuit 60 to the sub-control circuit 70 is detected by the communication interruption detecting means 71h of the sub CPU 71, "communication interruption notification" The error code (COM DCN ALM) is stored together with the date and time of occurrence as the occurrence of the error, and when the “communication interruption notification” is released, the release time is stored in the error code (COM DCN ALM) stored at the time of occurrence. .

バックアップRAM73−2は、図10に示すように、バックアップデータ1領域73a−2と、バックアップデータ1サム値領域73b−2と、バックアップデータ1領域73a−2のミラーリングであるバックアップデータ2領域73c−2と、バックアップデータ2サム値領域73d−2と、係員バックアップデータ領域73e−2と、エラー情報履歴格納領域73f−2と、係員バックアップデータサム値領域73g−2とを備えている。   As shown in FIG. 10, the backup RAM 73-2 includes a backup data 1 area 73a-2, a backup data 1 sum value area 73b-2, and a backup data 2 area 73c-mirror of the backup data 1 area 73a-2. 2, a backup data 2 sum value area 73d-2, an attendant backup data area 73e-2, an error information history storage area 73f-2, and an attendant backup data sum value area 73g-2.

なお、本実施の形態では、バックアップデータ1領域73a−2とバックアップデータ2領域73c−2とは、単体のバックアップRAM73−2に構成されている。本明細書では、「ミラーリング」はデータを複製することの意味に用いており、データを別のストレージに複製するという意味に限定するものではない。   In the present embodiment, the backup data 1 area 73a-2 and the backup data 2 area 73c-2 are configured as a single backup RAM 73-2. In this specification, "mirroring" is used to mean copying data, and is not limited to copying data to another storage.

また、バックアップデータ1領域73a−2およびバックアップデータ2領域73c−2は、それぞれ、4バイトから8バイトの任意のマジックコードを備える。   The backup data 1 area 73a-2 and the backup data 2 area 73c-2 each have an arbitrary magic code of 4 to 8 bytes.

図11に示すように、サブRAM73−1のエラー情報履歴格納領域73d−1は、エラーコード(図中、ERROR CODE)と、エラー発生時刻(図中、「発生」)と、エラー解除時刻(図中、「解除」)とを1組として、128組格納可能になっている。   As shown in FIG. 11, the error information history storage area 73d-1 of the sub RAM 73-1 stores an error code (ERROR CODE in the figure), an error occurrence time ("occurrence" in the figure), and an error release time ( In the figure, “cancellation”) can be stored as 128 sets.

エラーコードは、1バイトデータであり、本体、主制御回路60から副制御回路70への通信および副制御回路70に関するエラーコードの内容は、図12に示すように、電源投入後の最初のレバー操作前の電断異常エラー(図中、エラーコード「WDR PRE」)、電源投入後の最初のレバー操作後の電断異常エラー(図中、エラーコード「WDR POST」)、通信エラー(図中、「COMエラー」)、手順異常エラー(図中、「手順異常」)、データ破壊エラー(図中、「サム異常」)、主制御回路60と副制御回路70との間での通信断絶エラー(図中、「通信遮断報知」)、その他のエラーを含んでいる。   The error code is 1-byte data, and the contents of the error code relating to the main body, communication from the main control circuit 60 to the sub control circuit 70, and the sub control circuit 70 are, as shown in FIG. Power failure error before operation (error code "WDR PRE" in the figure), power failure error after the first lever operation after power-on (error code "WDR POST" in the figure), communication error (figure in the figure) , “COM error”), procedure error (“procedure error” in the figure), data destruction error (“sum error” in the figure), communication disconnection error between main control circuit 60 and sub-control circuit 70 ("Notification of communication cutoff" in the figure) and other errors.

エラー情報履歴格納領域73d−1では、エラー発生時刻およびエラー解除時刻は、いずれも2バイトデータの年、1バイトデータの月、1バイトデータの日、1バイトデータの時、1バイトデータの分、1バイトデータの秒から構成されている。   In the error information history storage area 73d-1, the error occurrence time and the error release time are both the year of 2-byte data, the month of 1-byte data, the day of 1-byte data, , One byte of data.

図13に示すように、通信ログ収集用リングバッファ領域73e−1には、256のコマンドおよびパラメータのデータ組と、対応する1つのバッファインデックスとからなるデータ群が適宜数記憶され、それらがリングバッファとして機能するようになっている。   As shown in FIG. 13, the communication log collection ring buffer area 73e-1 stores an appropriate number of data groups each including a data set of 256 commands and parameters and one corresponding buffer index. It functions as a buffer.

図14に示すように、通信エラー保存バッファ領域73f−1には、256のコマンドおよびパラメータのデータ組と、対応する1つのバッファインデックスとからなるデータ群が1024個記憶されている。また、通信エラー保存バッファ領域73f−1には、1024のバッファインデックスのうちのどのバッファインデックスが選択されているかを示すバッファ選択インデックスが1つ設けられている。   As shown in FIG. 14, the communication error storage buffer area 73f-1 stores 1024 data groups each including a data set of 256 commands and parameters and one corresponding buffer index. The communication error storage buffer area 73f-1 is provided with one buffer selection index that indicates which buffer index is selected from among 1024 buffer indexes.

また、図13に示す通信ログ収集用リングバッファ領域73e−1および図14に示す通信エラー保存バッファ領域73f−1では、コマンドは1文字データからなるとともに、パラメータは2文字データからなるものとしている。   In the communication log collection ring buffer area 73e-1 shown in FIG. 13 and the communication error storage buffer area 73f-1 shown in FIG. 14, the command is composed of one character data and the parameter is composed of two character data. .

また、サブCPU71は、図7に示すように、通信エラー検出手段71aと、手順検出手段71bと、データ破壊検出手段71cと、エラー情報登録手段71dと、受信データログ保存手段71eと、エラー情報履歴表示手段71fと、二次元コード変換手段71gと、通信断絶検知手段71hとを備えている。   As shown in FIG. 7, the sub CPU 71 includes a communication error detection unit 71a, a procedure detection unit 71b, a data destruction detection unit 71c, an error information registration unit 71d, a reception data log storage unit 71e, an error information It is provided with history display means 71f, two-dimensional code conversion means 71g, and communication disconnection detection means 71h.

通信エラー検出手段71aは、後述する図74に示すCOMエラーチェック処理を実行することにより、主制御回路60と副制御回路70との間に通信エラーが発生したことを検出するようになっている。   The communication error detecting means 71a detects the occurrence of a communication error between the main control circuit 60 and the sub control circuit 70 by executing a COM error check process shown in FIG. .

手順検出手段71bは、後述する図73に示す主基板受信コマンドチェック処理を実行することにより、通常の遊技の手順と異なる手順、すなわち、異常な手順で遊技が進行したことを検出するようになっている。   The procedure detecting means 71b detects the progress of the game in a procedure different from the normal game procedure, that is, an abnormal procedure, by executing a main board reception command check process shown in FIG. 73 described later. ing.

データ破壊検出手段71cは、後述する図69に示すサブCPU主基板通信タスクにおいてサブ制御ゲームデータ保存領域のサムチェック処理を実行することにより、サブRAM73−1のゲームデータ領域73a−1(図9参照)のデータ破壊、特に、主制御回路60から受信したコマンド、演出データ情報、遊技状態情報、内部当籤役情報、表示役情報、各種カウンタおよび各種フラグ等の情報に関するデータ破壊を検出可能なようになっている。   The data destruction detecting means 71c executes a sum check process of the sub-control game data storage area in the sub-CPU main board communication task shown in FIG. 69, which will be described later, so that the game data area 73a-1 of the sub RAM 73-1 (FIG. Data destruction, in particular, data destruction relating to commands received from the main control circuit 60, effect data information, game state information, internal winning combination information, display combination information, various counters and various flags, and the like. It has become.

エラー情報登録手段71dは、エラーの各検出手段によりエラーの発生が検出された場合に、検出されたエラーのエラーコードをサブRAM73−1のエラー情報履歴格納領域73d−1に記憶するようになっている。   The error information registration unit 71d stores the error code of the detected error in the error information history storage area 73d-1 of the sub RAM 73-1 when the occurrence of an error is detected by each error detection unit. ing.

具体的には、エラー情報登録手段71dは、通信エラー検出手段71aにより通信エラーの発生が検出された場合は、エラー情報履歴格納領域73d−1にCOMエラーのエラーコード(COM ERR ALM)を記憶するようになっている。   Specifically, the error information registration unit 71d stores an error code (COM ERR ALM) of a COM error in the error information history storage area 73d-1 when the occurrence of a communication error is detected by the communication error detection unit 71a. It is supposed to.

エラー情報登録手段71dは、手順検出手段71bにより手順異常エラーの発生が検出された場合は、エラー情報履歴格納領域73d−1に手順異常のエラーコード(例えば、BLS123PE)を記憶するようになっている。   The error information registration unit 71d stores an error code (for example, BLS123PE) of the procedure error in the error information history storage area 73d-1 when the occurrence of the procedure error is detected by the procedure detection unit 71b. I have.

エラー情報登録手段71dは、データ破壊検出手段71cによりサム異常エラーの発生が検出された場合は、エラー情報履歴格納領域73d−1にサム異常のエラーコード(MEM ERR ALM)を記憶するようになっている。   The error information registration means 71d stores the error code (MEM ERR ALM) of the sum error in the error information history storage area 73d-1 when the occurrence of the sum error is detected by the data destruction detection means 71c. ing.

また、エラー情報登録手段71dは、通信断絶検知手段71hにより、主制御回路60から副制御回路70への通信の遮断が検出された場合には、エラー情報履歴格納領域73d−1に、通信遮断報知のエラーコード(COM DCN ALM)を記憶するようになっている。   The error information registration unit 71d stores the communication interruption in the error information history storage area 73d-1 when the communication interruption detection unit 71h detects the interruption of the communication from the main control circuit 60 to the sub control circuit 70. An error code (COM DCN ALM) for notification is stored.

また、エラー情報履歴格納領域73d−1では、エラーコードが逐次記憶されることにより、エラー情報履歴が作成されるようになっている。   In the error information history storage area 73d-1, an error information history is created by sequentially storing error codes.

受信データログ保存手段71eは、後述する図70に示す主基板通信受信データログ保存処理を実行することにより、受信ログ(以下、通信ログともいう)に関する情報を収集し、後述する図71に示す主基板通信受信データログ一時領域保存処理を実行することにより通信ログ収集用リングバッファ領域73e−1に通信ログを1つだけ一時的に保存する。   The reception data log storage unit 71e collects information about a reception log (hereinafter, also referred to as a communication log) by executing a main board communication reception data log storage process shown in FIG. By executing the main board communication reception data log temporary area storage processing, only one communication log is temporarily stored in the communication log collection ring buffer area 73e-1.

さらに、受信データログ保存手段71eは、後述する図72に示す主基板通信エラー履歴データ保存処理を実行することにより、通信エラー検出手段71aにより通信エラーの発生が検出された場合に、通信エラー保存バッファ領域73f−1に通信エラーに関する通信ログ(以下、通信エラーログという)を1024個まで保存するようになっている。   Further, the reception data log storage unit 71e executes a main board communication error history data storage process shown in FIG. 72, which will be described later, so that when the communication error detection unit 71a detects the occurrence of a communication error, Up to 1024 communication logs relating to communication errors (hereinafter, referred to as communication error logs) are stored in the buffer area 73f-1.

エラー情報履歴表示手段71fは、ドアキー2に所定の操作がされて、ドアキースイッチ2Sから所定の信号を受信すると、エラー情報履歴格納領域73d−1に記憶されたエラー情報履歴を液晶表示装置5に表示させるようになっている。   When a predetermined operation is performed on the door key 2 and a predetermined signal is received from the door key switch 2S, the error information history display unit 71f displays the error information history stored in the error information history storage area 73d-1 on the liquid crystal display device 5. It is designed to be displayed.

二次元コード変換手段71gは、通信エラー検出手段71aにより通信エラーの発生が検出された場合に、通信エラー保存バッファ領域73f−1に記憶された通信エラーに関する通信エラーログおよび送信先であるデータ管理サーバ500のドメインを送信情報として二次元コード300に変換し、エラー情報履歴表示手段71fに送信するようになっている。   When a communication error is detected by the communication error detection unit 71a, the two-dimensional code conversion unit 71g stores a communication error log relating to the communication error stored in the communication error storage buffer area 73f-1 and data management as a transmission destination. The domain of the server 500 is converted into a two-dimensional code 300 as transmission information and transmitted to the error information history display means 71f.

そして、エラー情報履歴表示手段71fは、図49に示すように、エラー情報履歴が表示された液晶表示領域23において「COMエラーアラーム」項目23bが選択された場合には、「COMエラーアラーム」項目23bの右側に、その通信エラーに対応する二次元コード300を表示させるようになっている。   Then, as shown in FIG. 49, when the “COM error alarm” item 23b is selected in the liquid crystal display area 23 where the error information history is displayed, as shown in FIG. 49, the “COM error alarm” item A two-dimensional code 300 corresponding to the communication error is displayed on the right side of 23b.

ここで、図50に示すように、二次元コード変換手段71gにより作成される二次元コード300に含まれる送信情報は192バイトからなる。送信情報は、本実施の形態において説明した機種の遊技機1のみならず、他機種の遊技機で記録されたエラー情報も送信できるように汎用的な構成となっている。あるいは、送信情報に遊技者の遊技記録を含めてもよい。以下、送信情報に含まれる項目について説明する。   Here, as shown in FIG. 50, the transmission information included in the two-dimensional code 300 created by the two-dimensional code conversion unit 71g has 192 bytes. The transmission information has a general configuration so that error information recorded by not only the gaming machine 1 of the model described in the present embodiment but also other gaming machines can be transmitted. Alternatively, the transmission information may include a game record of the player. Hereinafter, items included in the transmission information will be described.

送信情報の0バイト目から28バイト目には、データ管理サーバ500のドメインと、データ管理サーバ500に対するリクエストを示すデータがセットされる。送信情報の29バイト目から39バイト目には、遊技機1を識別するための筐体固有コードがセットされる。   In the 0th to 28th bytes of the transmission information, a domain of the data management server 500 and data indicating a request to the data management server 500 are set. A housing unique code for identifying the gaming machine 1 is set in the 29th to 39th bytes of the transmission information.

送信情報の40バイト目から61バイト目は、予備領域である。送信情報の62バイト目から67バイト目には、送信情報生成時の時刻がセットされる。送信情報の68バイト目から71バイト目には、遊技機1の種別を示す機種コードがセットされる。   The 40th to 61st bytes of the transmission information are reserved areas. The time when the transmission information is generated is set in the 62nd to 67th bytes of the transmission information. In the 68th to 71st bytes of the transmission information, a model code indicating the type of the gaming machine 1 is set.

送信情報の72バイト目から73バイト目には、種別番号がセットされる。ここでは、72バイト目および73バイト目の両方を3FHに設定する。   The type number is set in the 72nd to 73rd bytes of the transmission information. Here, both the 72nd byte and the 73rd byte are set to 3FH.

送信情報の74バイト目から75バイト目には、エラーの種類がセットされる。送信情報の76バイト目から188バイト目には、エラー情報がセットされる。送信情報の189バイト目から191バイト目には、チェックサムがセットされる。   The error type is set in the 74th to 75th bytes of the transmission information. Error information is set in the 76th to 188th bytes of the transmission information. A checksum is set in the 189th to 191st bytes of the transmission information.

送信情報の76バイト目から188バイト目に設定されるエラー情報は、1文字(6ビット)からなるコマンド種別を備えている。そして、コマンド種別がパラメータを付随するものである場合は、その1文字のコマンド種別の後に2文字(12ビット)からなるパラメータをも備えている。図51にコマンドの種別とパラメータとの例を示す。   The error information set in the 76th to 188th bytes of the transmission information has a command type consisting of one character (6 bits). When the command type is accompanied by a parameter, a parameter consisting of two characters (12 bits) is also provided after the one-character command type. FIG. 51 shows examples of command types and parameters.

通信断絶検知手段71hは、主制御回路60から副制御回路70への通信が遮断されたことを検出する。主制御回路60から副制御回路70に送信されるコマンドの間隔が一定の時間、例えば、30ms以上離れたときに、通信遮断を検知したとする。   The communication disconnection detecting unit 71h detects that communication from the main control circuit 60 to the sub control circuit 70 has been interrupted. It is assumed that communication interruption is detected when the interval between commands transmitted from the main control circuit 60 to the sub-control circuit 70 is a predetermined time, for example, 30 ms or more.

通信エラー検出手段71aにより通信エラーの発生が検出された場合は、エラー情報登録手段71dは、通信エラーのエラーコードをサブRAM73−1のエラー情報履歴格納領域73d−1に記憶する。そして、受信データログ保存手段71eは、通信ログ収集用リングバッファ領域73e−1に通信ログを保存するとともに、通信エラー保存バッファ領域73f−1に通信エラーログを保存する。   When the occurrence of a communication error is detected by the communication error detection unit 71a, the error information registration unit 71d stores the error code of the communication error in the error information history storage area 73d-1 of the sub RAM 73-1. Then, the reception data log storage unit 71e stores the communication log in the communication log collection ring buffer area 73e-1 and also stores the communication error log in the communication error storage buffer area 73f-1.

また、通信エラー検出手段71a以外の手順検出手段71bやデータ破壊検出手段71cやその他のエラー検出手段により通信エラー以外のエラーの発生が検出された場合は、エラー情報登録手段71dは、エラーのエラーコードをサブRAM73−1のエラー情報履歴格納領域73d−1に記憶する。そして、受信データログ保存手段71eは、通信ログ収集用リングバッファ領域73e−1に通信ログを保存するが、通信エラー保存バッファ領域73f−1に対しては保存を行わない。   If an error other than a communication error is detected by the procedure detecting means 71b other than the communication error detecting means 71a, the data destruction detecting means 71c, and other error detecting means, the error information registering means 71d detects the error. The code is stored in the error information history storage area 73d-1 of the sub RAM 73-1. Then, the reception data log storage unit 71e stores the communication log in the communication log collection ring buffer area 73e-1, but does not store the communication log in the communication error storage buffer area 73f-1.

そして、係員がドアキー2に所定の操作をすると、エラー情報履歴表示手段71fが、エラー情報履歴格納領域73d−1に記憶されたエラー情報履歴を液晶表示装置5に表示する。この場合、エラー情報履歴表示手段71fは、図49に示すように、液晶表示領域23において「COM ERR ALM」項目23bが選択された場合に、「COM ERR ALM」項目23bの右側に、その通信エラーに対応する二次元コード300を表示させるようになっている。   Then, when the clerk performs a predetermined operation on the door key 2, the error information history display means 71f displays the error information history stored in the error information history storage area 73d-1 on the liquid crystal display device 5. In this case, as shown in FIG. 49, when the “COM ERR ALM” item 23b is selected in the liquid crystal display area 23, the error information history display unit 71f displays the communication information to the right of the “COM ERR ALM” item 23b. The two-dimensional code 300 corresponding to the error is displayed.

本実施の形態では、図49に示すエラー情報履歴を液晶表示装置5に表示させるために、係員による通常操作と簡易操作との2種類の操作法を採用している。   In the present embodiment, in order to display the error information history shown in FIG. 49 on the liquid crystal display device 5, two types of operation methods, that is, a normal operation and a simple operation by a clerk, are employed.

通常操作では、係員がドアキー2を右回転させて前面扉1bのロック機構を解放し、設定キーをオン操作して設定キースイッチ20Sをオンにすることで、液晶表示領域23に図48に示すメニュー画面が表示される。そして、係員が操作キーを操作して、「エラー情報履歴」項目23aを選択することで、液晶表示領域23に図49に示すエラー情報履歴画面が表示されるようになっている。   In the normal operation, the clerk turns the door key 2 clockwise to release the lock mechanism of the front door 1b, turns on the setting key to turn on the setting key switch 20S, and the liquid crystal display area 23 shown in FIG. The menu screen is displayed. Then, when the attendant operates the operation key and selects the “error information history” item 23 a, an error information history screen shown in FIG. 49 is displayed in the liquid crystal display area 23.

一方、簡易操作では、係員がドアキー2を左回転させてその状態を一定時間、例えば5秒間以上保持することで、液晶表示領域23に図49に示すエラー情報履歴画面が表示されるようになっている。   On the other hand, in the simple operation, the clerk rotates the door key 2 counterclockwise to hold the state for a certain period of time, for example, 5 seconds or more, so that the error information history screen shown in FIG. ing.

また、サブCPU71は、計時専用回路の内蔵RTC70aを内蔵する。サブCPU71には、その内蔵RTC70aのバックアップ用として外付けRTC70cが接続されている。外付けRTC70cおよびSRAM73−2にはバッテリー70bが接続されている。内蔵RTC70aおよび外付けRTC70cは後述する図75に示すRTC制御タスクにより処理される。   The sub CPU 71 has a built-in RTC 70a of a dedicated circuit for clocking. An external RTC 70c is connected to the sub CPU 71 as a backup for the built-in RTC 70a. A battery 70b is connected to the external RTC 70c and the SRAM 73-2. The built-in RTC 70a and the external RTC 70c are processed by an RTC control task shown in FIG. 75 described later.

GPU74は、サブCPU71から受信する画像表示コマンド等に基づいて、液晶表示装置5に画像を表示させるための処理を行う。GPU74が行う処理に必要なデータは起動時にVRAM75に展開される。GPU74は、VRAM75に展開されている画像データを後方に位置する背景画像から前方に位置する画像まで順に重ね合わせて画像データを生成し、液晶表示装置5に供給する。   The GPU 74 performs a process for displaying an image on the liquid crystal display device 5 based on an image display command or the like received from the sub CPU 71. Data required for the processing performed by the GPU 74 is expanded in the VRAM 75 at the time of startup. The GPU 74 generates image data by superimposing the image data developed in the VRAM 75 in order from the background image located at the rear to the image located at the front, and supplies the image data to the liquid crystal display device 5.

この結果、サブCPU71により決定された演出データに応じた画像が液晶表示装置5によって液晶表示領域23に表示される。   As a result, an image corresponding to the effect data determined by the sub CPU 71 is displayed on the liquid crystal display area 23 by the liquid crystal display device 5.

VRAM75は、書込画像データ領域と表示画像データ領域の2つのフレームバッファを有し、書込画像データ領域は、GPU74が表示画像を生成した画像データを格納し、また、表示画像データ領域は、液晶表示装置5に表示させる画像データを格納する。   The VRAM 75 has two frame buffers of a write image data area and a display image data area. The write image data area stores image data generated by the GPU 74 as a display image. The image data to be displayed on the liquid crystal display device 5 is stored.

GPU74は、これらのフレームバッファを交互に切り替える(すなわち、バンクを切り替える)ことにより、順次、画像データを液晶表示装置5に表示させる。   The GPU 74 causes the liquid crystal display device 5 to sequentially display image data by switching these frame buffers alternately (that is, switching the bank).

デジタルアンプ78は、サブCPU71が演出データに基づいて選択するデジタル形式の音データを、遊技機1に設けられた音量調整用ツマミ(図示しない)により調節された音量に基づいて増幅し、アナログ形式の音データに変換してスピーカ21L、21Rに送信する。この結果、サブCPU71により決定された演出データに応じた音が、スピーカ21L、21Rから出力される。   The digital amplifier 78 amplifies digital sound data selected by the sub CPU 71 based on the effect data based on a sound volume adjusted by a sound volume adjusting knob (not shown) provided in the gaming machine 1, and amplifies the analog sound data. And transmits the data to the speakers 21L and 21R. As a result, a sound corresponding to the effect data determined by the sub CPU 71 is output from the speakers 21L and 21R.

[遊技状態]
次に、図15を参照して、遊技状態の遷移について説明する。主制御回路60において管理する主な遊技状態には一般遊技状態、RT1遊技状態、RT2遊技状態、RT3遊技状態、RT4遊技状態、BB遊技状態(BB1遊技状態〜BB4遊技状態の総称)がある。また、図示しないが、1ゲームのみ他の遊技状態と併存するSB遊技状態や、BB1遊技状態〜BB3遊技状態において作動するRB1遊技状態、BB4遊技状態において作動するRB2遊技状態がある。
[Game state]
Next, the transition of the gaming state will be described with reference to FIG. The main gaming states managed by the main control circuit 60 include a general gaming state, an RT1 gaming state, an RT2 gaming state, an RT3 gaming state, an RT4 gaming state, and a BB gaming state (a general term for the BB1 gaming state to the BB4 gaming state). Although not shown, there are an SB game state where only one game coexists with another game state, an RB1 game state that operates in the BB1 game state to the BB3 game state, and an RB2 game state that operates in the BB4 game state.

まず、一般遊技状態においてSBこぼし目(SBこぼし目1〜SBこぼし目12)が有効ライン上に表示されることにより、RT1遊技状態に遷移する。次いで、RT1遊技状態において上げ1段階リプ1が有効ライン上に表示されることにより、RT2遊技状態に遷移する。次いで、RT2遊技状態において上げ2段階リプ(上げ2段階リプ1、上げ2段階リプ2)、上げ2目(上げ2目1〜上げ2目3)が有効ライン上に表示されることにより、RT3遊技状態に遷移する。   First, in the general gaming state, the SB spilled eyes (SB spilled eyes 1 to SB spilled eyes 12) are displayed on the activated line, and the state transits to the RT1 gaming state. Next, in the RT1 game state, the one-step-up lip 1 is displayed on the activated line, thereby transiting to the RT2 game state. Next, in the RT2 game state, the raising two-step lip (raising two-step lip 1, raising two-step lip 2) and the second raising (the second raising 1 to the second raising 3) are displayed on the activated line, so that RT3 is displayed. Transition to the gaming state.

また、RT2遊技状態またはRT3遊技状態において、SBこぼし目(SBこぼし目1〜SBこぼし目12)が有効ライン上に表示されることにより、RT1遊技状態に遷移する。RT1遊技状態〜RT3遊技状態において、押し順ベル失敗(押し順ベル失敗1〜押し順ベル失敗4)が有効ライン上に表示されることにより、一般遊技状態に遷移する。   Further, in the RT2 game state or the RT3 game state, the SB spilled eyes (SB spilled eyes 1 to SB spilled eyes 12) are displayed on the activated line, thereby transiting to the RT1 game state. In the RT1 gaming state to the RT3 gaming state, the push order bell failure (the pushing order bell failure 1 to the pushing order bell failure 4) is displayed on the activated line, thereby transiting to the normal gaming state.

一般遊技状態、RT1遊技状態〜RT3遊技状態において、BB(BB1〜BB4)が内部当籤役として決定されることにより、RT4遊技状態に遷移する。RT4遊技状態において、BB(BB1〜BB4)が表示されることにより、BB遊技状態に遷移する。BB遊技状態において所定枚数(270枚または60枚)のメダルが払い出されると、一般遊技状態に遷移する。   In the general gaming state, the RT1 gaming state to the RT3 gaming state, when the BB (BB1 to BB4) is determined as the internal winning combination, the state transits to the RT4 gaming state. In the RT4 gaming state, a transition is made to the BB gaming state by displaying BB (BB1 to BB4). When a predetermined number of medals (270 or 60 medals) are paid out in the BB gaming state, the state transits to the normal gaming state.

次に、図16を参照して、主制御回路60のメインROM32に記憶されている内部抽籤テーブル決定テーブルについて説明する。なお、図16は、本実施の形態における遊技機1の内部抽籤テーブル決定テーブルの例を示す図である。   Next, an internal lottery table determination table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIG. FIG. 16 is a diagram illustrating an example of an internal lottery table determination table of the gaming machine 1 according to the present embodiment.

内部抽籤テーブル決定テーブルには、遊技状態(後述する各遊技状態フラグのオン、オフ)に対応して、後述する内部抽籤処理において内部当籤役を決定するために使用する内部抽籤テーブルと、抽籤回数が規定されている。これにより、例えば、SB遊技状態フラグおよびRT1遊技状態フラグのみが「1(オン)」である場合には、内部抽籤テーブルとして「SB中RT1遊技状態用内部抽籤テーブル」が選択され、抽籤回数として「49」が選択される。   The internal lottery table determination table includes an internal lottery table used to determine an internal winning combination in an internal lottery process described later, corresponding to a game state (on / off of each game state flag described later), and a number of lotteries. Is stipulated. Thus, for example, when only the SB gaming state flag and the RT1 gaming state flag are “1 (ON)”, the “internal SB1 RT1 gaming state internal lottery table” is selected as the internal lottery table, and the number of lotteries is determined. “49” is selected.

次に、図17〜図19を参照して、主制御回路60のメインROM32に記憶されている内部抽籤テーブルについて説明する。図17は、本実施の形態における遊技機1の一般遊技状態用内部抽籤テーブル、RT1遊技状態用内部抽籤テーブル〜RT4遊技状態用内部抽籤テーブルの例を一つに纏めた図である。   Next, an internal lottery table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIGS. FIG. 17 is a diagram in which examples of the internal lottery table for the general gaming state and the internal lottery table for the RT1 gaming state to the internal lottery table for the RT4 gaming state of the gaming machine 1 according to the present embodiment are combined into one.

図18は、本実施の形態における遊技機1のRB1遊技状態用内部抽籤テーブルの例を示す図である。   FIG. 18 is a diagram illustrating an example of an internal lottery table for the RB1 gaming state of the gaming machine 1 according to the present embodiment.

図19は、本実施の形態における遊技機1のRB2遊技状態用内部抽籤テーブルの例を示す図である。なお、SB中一般遊技状態用内部抽籤テーブル、SB中RT1遊技状態用内部抽籤テーブル〜SB中RT4遊技状態用内部抽籤テーブルは、図17における当籤番号「1」に対応する抽籤値がそれぞれ「1000」ではなく「1001」であるという違いだけなので、図示を省略する。   FIG. 19 is a diagram illustrating an example of the RB2 gaming state internal lottery table of the gaming machine 1 according to the present embodiment. The lottery values corresponding to the winning number “1” in FIG. 17 are “1000” in the internal lottery table for the normal game state during SB, the internal lottery table for the RT1 game state in SB, and the internal lottery table for the RT4 game state in SB. ”Is omitted because it is only“ 1001 ”.

内部抽籤テーブルは、後述する内部抽籤処理において、内部抽籤を行う際、すなわち内部当籤役を決定する際に使用するテーブルである。内部抽籤テーブルには当籤番号毎に抽籤値とデータポインタとが規定されている。抽籤値は、データポインタを決定するために用いられる数値である。データポインタには、小役・リプレイ用データポインタとボーナス用データポインタの2種類あり、1または複数の内部当籤役と対応している。   The internal lottery table is a table used when performing internal lottery in an internal lottery process described later, that is, when determining an internal winning combination. In the internal lottery table, a lottery value and a data pointer are defined for each winning number. The lottery value is a numerical value used to determine the data pointer. There are two types of data pointers, a small combination / replay data pointer and a bonus data pointer, which correspond to one or more internal winning combinations.

図17〜図19に示す内部抽籤テーブルにおける当籤番号の右欄には、データポインタに対応する内部当籤役の略称を示している。また、図18および図19に示すそれぞれの内部抽籤テーブルの右側には、データポインタに対応する、各リールの上段を結ぶライン、中段を結ぶライン、または下段を結ぶラインに停止表示されうる図柄の停止形を示している。   The abbreviation of the internal winning combination corresponding to the data pointer is shown in the right column of the winning number in the internal lottery tables shown in FIGS. On the right side of each internal lottery table shown in FIGS. 18 and 19, a symbol corresponding to the data pointer, which can be stopped and displayed on a line connecting the upper row, a line connecting the middle row, or a line connecting the lower row, is displayed. The stop form is shown.

例えば、RB1遊技状態において、小役・リプレイ用データポインタとして「25」が決定されたときに、左リール3Lの下段、および中リール3Cの下段にドン図柄を停止表示可能なタイミングで停止操作が行われた場合には、左リール3Lの下段、および中リール3Cの下段にドン図柄が停止表示されるが、右リール3Rの下段にドン図柄が停止表示可能なタイミングで停止操作が行われた場合であっても、右リール3Rの下段にドン図柄は停止表示されない。   For example, in the RB1 game state, when “25” is determined as the small role / replay data pointer, a stop operation is performed at a timing at which a don symbol can be stopped and displayed at the lower part of the left reel 3L and the lower part of the middle reel 3C. When the operation is performed, the don symbol is stopped and displayed at the lower part of the left reel 3L and the lower part of the middle reel 3C, but the stop operation is performed at the timing at which the don symbol can be stopped and displayed at the lower part of the right reel 3R. Even in this case, the don symbol is not stopped and displayed at the lower stage of the right reel 3R.

一方、小役・リプレイ用データポインタとして「28」が決定された場合には、左リール3Lの下段、中リール3Cの下段、右リール3Rの下段にドン図柄を停止表示可能なタイミングで停止操作が行われることで、各リールの下段を結ぶラインにドン図柄が停止表示される。   On the other hand, if "28" is determined as the small role / replay data pointer, the stop operation is performed at a timing at which the don symbol can be stopped and displayed at the lower part of the left reel 3L, the lower part of the middle reel 3C, and the lower part of the right reel 3R. Is performed, the don symbol is stopped and displayed on the line connecting the lower tiers of the reels.

なお、図18中の入賞ライン上に揃う図柄の停止形において、「テンパイはずれ」とは、対応するライン上にドン図柄を停止表示可能なタイミングで停止操作が行われた場合であっても、「ドン図柄−ドン図柄−ドン図柄」が各リールの上段を結ぶライン、中段を結ぶライン、下段を結ぶラインに停止表示されることがない停止形を意味する。   In the stop form of the symbols aligned on the winning line in FIG. 18, “out of tempai” means that even when the stop operation is performed at a timing at which the don symbol can be stopped and displayed on the corresponding line, "Don symbol-Don symbol-Don symbol" means a stop form in which a line connecting the upper stage, a line connecting the middle stage, and a line connecting the lower stage of each reel are not stopped and displayed.

一方、「テンパイあたり」とは、対応するライン上に、ドン図柄を停止表示可能なタイミングで停止操作が行われることで、「ドン図柄−ドン図柄−ドン図柄」が各リールの上段を結ぶライン、中段を結ぶライン、または下段を結ぶラインに停止表示される停止形を意味する。   On the other hand, "per tempai" means a line where the "Don symbol-Don symbol-Don symbol" connects the upper row of each reel by performing a stop operation on the corresponding line at a timing at which the Don symbol can be stopped and displayed. , A line connecting the middle line or a line connecting the lower line.

次に、抽籤値を用いてデータポインタを決定する方法、すなわち内部抽籤の方法について説明する。内部抽籤は、まず、予め定められた数値の範囲「0〜65535」の中から乱数値を抽出し、抽出した乱数値から各当籤番号に対応する抽籤値を順次減算するとともに桁かりが行われたか否かを判定することにより行われる。桁かりは、減じられる対象の数値の方が小さい場合に行われ、換言すれば減算の結果が負となるときに行われる。   Next, a method of determining a data pointer using a lottery value, that is, a method of internal lottery will be described. In the internal lottery, first, a random number value is extracted from a predetermined numerical value range “0-65535”, a lottery value corresponding to each winning number is sequentially subtracted from the extracted random number value, and a digit is performed. This is performed by determining whether or not the event has occurred. Significance is performed when the value to be subtracted is smaller, in other words, when the result of the subtraction is negative.

例えば、一般遊技状態用内部抽籤テーブルが内部抽籤テーブルに決定された場合において、抽出した乱数値が「1500」である場合、初めに、メインCPU31は、「1500」から当籤番号「1」に対応する抽籤値「1000」を減算する。減算結果は「1500−1000=500」であり、正である。   For example, when the internal random determination table for the general gaming state is determined as the internal random determination table and the extracted random number value is “1500”, first, the main CPU 31 corresponds to the winning number “1” from “1500”. Subtracting the lottery value “1000” to be performed. The subtraction result is “1500−1000 = 500”, which is positive.

次いで、メインCPU31は、この減算後の値「500」から当籤番号「2」に対応する抽籤値「2100」を減算する。減算結果は「500−2100=−1600」であり、負である。したがって、メインCPU31は、内部当籤役として当籤番号「2」、すなわち、小役・リプレイ用データポインタとして「13」、ボーナス用データポインタとして「0」を決定する。   Next, the main CPU 31 subtracts the lottery value “2100” corresponding to the winning number “2” from the value “500” after the subtraction. The subtraction result is "500-2100 = -1600", which is negative. Therefore, the main CPU 31 determines the winning number “2” as the internal winning combination, that is, “13” as the small combination / replay data pointer and “0” as the bonus data pointer.

この内部抽籤の方法によると、抽籤値として規定されている数値が大きいほど、対応する当籤番号のデータポインタが決定される可能性が高くなる。なお、各当籤番号の当籤確率は、「各当籤番号に対応する抽籤値/抽出される可能性のある全ての乱数値の個数(「65536」)」となる。   According to the internal lottery method, the larger the value specified as the lottery value, the higher the possibility that the data pointer of the corresponding winning number is determined. Note that the winning probability of each winning number is “the lottery value corresponding to each winning number / the number of all random numbers that may be extracted (“ 65536 ”)”.

なお、後述する抽籤値を用いて行う各種抽籤は、当該データポインタを決定する場合と同様である。すなわち、各種抽籤用のテーブルには、抽籤により選択する可能性のある項目(例えば、当籤番号)に対応させて抽籤値が規定されている。以下、抽籤値による各種抽籤の方法は、内部抽籤の方法と同様であるので説明を省略する。   Note that various lotteries performed using a lottery value described later are the same as in the case of determining the data pointer. That is, in the lottery tables, lottery values are defined in association with items (for example, winning numbers) that may be selected by lottery. Hereinafter, the various lottery methods based on the lottery values are the same as the internal lottery methods, and a description thereof will be omitted.

次に、図20を参照して、RT遷移テーブルについて説明する。RT遷移テーブルは、後述するRT制御処理において、遊技状態フラグを更新する際に使用するテーブルである。図20に示すようにRT遷移テーブルには、表示役と、これに対応して遊技状態フラグに対する制御内容が規定されている。   Next, the RT transition table will be described with reference to FIG. The RT transition table is a table used when updating a gaming state flag in an RT control process described later. As shown in FIG. 20, the RT transition table defines a display combination and corresponding control contents for the gaming state flag.

具体的には、押し順ベル失敗1〜押し順ベル失敗4の何れかに係る図柄の組合せが有効ライン上に停止表示された場合に、全ての遊技状態フラグをオフにする。すなわち一般遊技状態を作動させる。また、SBこぼし目1〜SBこぼし目12の何れかに係る図柄の組合せが有効ライン上に停止表示された場合に、RT1遊技状態フラグをオンとする。また、上げ1段階リプ1に係る図柄の組合せが有効ライン上に停止表示された場合に、RT2遊技状態フラグをオンとする。また、上げ2段階リプ1、上げ2段階リプ2、上げ2目1〜上げ2目3の何れかに係る図柄の組合せが有効ライン上に停止表示された場合に、RT3遊技状態フラグをオンとする。   Specifically, when a combination of symbols related to any one of the pushing order bell failure 1 to the pushing order bell failure 4 is stopped and displayed on the activated line, all the game state flags are turned off. That is, the general game state is activated. Further, when the symbol combination relating to any one of the SB spilled eyes 1 to the SB spilled eyes 12 is stopped and displayed on the activated line, the RT1 game state flag is turned on. In addition, when the symbol combination related to the one-step-up lip 1 is stopped and displayed on the activated line, the RT2 gaming state flag is turned on. In addition, when the combination of the symbols related to any of the raising two-step rip 1, the raising two-step lip 2, and the raising two to the raising two 3 is stopped and displayed on the activated line, the RT3 gaming state flag is turned on. I do.

なお、押し順ベル失敗1〜押し順ベル失敗4、SBこぼし目1〜SBこぼし目12、上げ1段階リプ1、上げ2段階リプ1、上げ2段階リプ2、上げ2目1〜上げ2目3は、所定の役が内部当籤役として決定された場合であって、予め定められた停止操作順序に従って停止操作が行われた場合、予め定められた停止操作順序とは異なる停止操作順序で停止操作が行われた場合、または適切なタイミングで停止操作が行われなかった場合に、有効ライン上に停止表示される可能性がある表示役であり、詳細は後述する。   In addition, pushing order bell failure 1 to pushing order bell failure 4, SB spilled 1 to SB spilled 12, raised 1 step lip 1, raised 2 step lip 1, raised 2 step lip 2, raised 2 to raised 2 3 is a case where the predetermined combination is determined as an internal winning combination, and when a stop operation is performed according to a predetermined stop operation sequence, the stop is performed in a stop operation sequence different from the predetermined stop operation sequence. This is a display combination that is likely to be stopped and displayed on the activated line when an operation is performed or when a stop operation is not performed at an appropriate timing, and the details will be described later.

次に、図21、図22を参照して、主制御回路60のメインROM32に記憶されているボーナス用内部当籤役決定テーブルおよび小役・リプレイ用内部当籤役決定テーブルについて説明する。なお、図21は、本実施の形態における遊技機1のボーナス用内部当籤役決定テーブルの例を示す図である。また、図22は、本実施の形態における遊技機1の小役・リプレイ用内部当籤役決定テーブルの例を示す図である。以下、ボーナス用内部当籤役決定テーブルおよび小役・リプレイ用内部当籤役決定テーブルを総称して、内部当籤役決定テーブルという。   Next, the bonus internal winning combination determination table and the small winning combination / replay internal winning combination determination table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIGS. FIG. 21 is a diagram illustrating an example of a bonus internal winning combination determination table of the gaming machine 1 according to the present embodiment. FIG. 22 is a diagram illustrating an example of a small winning combination / replay internal winning combination determination table of the gaming machine 1 according to the present embodiment. Hereinafter, the internal winning combination determination table for bonus and the internal winning combination determination table for small combination and replay are collectively referred to as an internal winning combination determination table.

内部当籤役決定テーブルは、後述する内部抽籤処理において、データポインタに基づいて内部当籤役を決定する際に使用するテーブルである。内部当籤役決定テーブルには、データポインタに対応する内部当籤役として決定される各役が規定されている。各役は、後述する内部当籤役格納領域の格納される各ビットと対応している。したがって、何れの役が内部当籤役であるかは、内部当籤役格納領域における何れのビットが「1」であるか否かによって識別することができる。   The internal winning combination determination table is a table used in determining an internal winning combination based on a data pointer in an internal lottery process described later. Each winning combination determined as an internal winning combination corresponding to the data pointer is defined in the internal winning combination determination table. Each winning combination corresponds to each bit stored in an internal winning combination storage area described later. Therefore, which winning combination is the internal winning combination can be identified by determining which bit in the internal winning combination storage area is “1”.

図21に示すボーナス用内部当籤役決定テーブルには、ボーナス用データポインタ「1」〜「5」に対応する内部当籤役が規定されている。なお、ボーナス用データポインタとして「5」が決定された場合には、所定の停止順序で停止操作を行ったか否かにより、有効ライン上にSBに係る図柄の組合せが停止表示されるか、または、有効ライン上に、SBこぼし目1〜SBこぼし目12のいずれかに係る図柄の組合せが停止表示される。   In the bonus internal winning combination determination table shown in FIG. 21, the internal winning combinations corresponding to the bonus data pointers "1" to "5" are defined. When “5” is determined as the bonus data pointer, the combination of symbols related to SB is stopped and displayed on the activated line depending on whether or not the stop operation is performed in a predetermined stop order, or Then, the combination of the symbols related to any one of the SB spilled eyes 1 to the SB spilled eyes 12 is stopped and displayed on the activated line.

図22に示す小役・リプレイ用内部当籤役決定テーブルには、小役・リプレイ用データポインタ「1」〜「31」に対応する内部当籤役が規定されている。例えば、小役・リプレイ用データポインタとして「1」が決定された場合には、通常リプ1と上げ1段階リプ1が内部当籤役となる。   In the small winning combination / replay internal winning combination determination table shown in FIG. 22, the internal winning combinations corresponding to the small winning combination / replay data pointers "1" to "31" are defined. For example, when "1" is determined as the small win / replay data pointer, the normal lip 1 and the one-step up lip 1 are the internal winning combination.

なお、小役・リプレイ用データポインタとして「2」が決定された場合には、左リール3Lに対して第1停止操作、中リール3Cに対して第2停止操作、右リール3Rに対して第3停止操作を行った場合に限り、上げ1段階リプ1に係る図柄の組合せが有効ライン上に停止表示される。一方、これ以外の停止操作順序で停止操作を行った場合には、通常リプ1に係る図柄の組合せが有効ライン上に停止表示される。   When the small pointer / replay data pointer is determined to be “2”, the first stop operation is performed on the left reel 3L, the second stop operation is performed on the middle reel 3C, and the second stop operation is performed on the right reel 3R. Only when the three stop operations are performed, the combination of the symbols related to the one-step raise 1 is stopped and displayed on the activated line. On the other hand, when the stop operation is performed in any other stop operation order, the combination of the symbols related to the normal lip 1 is stopped and displayed on the activated line.

小役・リプレイ用データポインタ「3」〜「6」についても、上げ1段階リプ1に係る図柄の組合せが有効ライン上に停止表示される停止操作順序が予め定められており、この停止操作順序以外の停止操作順序で停止操作が行われた場合には、通常リプ1に係る図柄の組合せが有効ライン上に停止表示される。   Regarding the small pointer / replay data pointers "3" to "6", the stop operation order in which the symbol combination relating to the one-step-up rip 1 is stopped and displayed on the activated line is determined in advance. When the stop operation is performed in a stop operation sequence other than the above, the combination of the symbols related to the normal lip 1 is stopped and displayed on the activated line.

また、小役・リプレイ用データポインタとして「7」が決定された場合には、左リール3Lに対して第1停止操作を行った場合に限り、上げ2段階リプ1、上げ2段階リプ2、上げ2目1、上げ2目2、上げ2目3のいずれかに係る図柄の組合せが有効ライン上に停止表示される。   When “7” is determined as the small pointer / replay data pointer, only when the first stop operation is performed on the left reel 3L, the raising two-step lip 1, the raising two-step lip 2, The combination of the symbols related to any of the second raise 1, the second raise 2, and the second raise 3 is stopped and displayed on the payline.

なお、上げ2目1、上げ2目2、上げ2目3が有効ライン上に停止表示された場合には、同時に通常リプ1または上げ1段階リプ1が有効ライン上に停止表示される。一方、これ以外の停止操作順序で停止操作を行った場合には、通常リプ1に係る図柄の組合せが有効ライン上に停止表示される。   When the second raise 1, the second raise 2, and the second raise 3 are stopped and displayed on the activated line, the normal lip 1 or the raised one-step lip 1 is simultaneously stopped and displayed on the activated line. On the other hand, when the stop operation is performed in any other stop operation order, the combination of the symbols related to the normal lip 1 is stopped and displayed on the activated line.

小役・リプレイ用データポインタ「8」〜「11」についても、上げ2段階リプ1、上げ2段階リプ2、上げ2目1、上げ2目2、上げ2目3に係る図柄の組合せが有効ライン上に停止表示される停止操作順序が予め定められており、この停止操作順序以外の停止操作順序で停止操作が行われた場合には、通常リプ1に係る図柄の組合せが有効ライン上に停止表示される。   For the small role / replay data pointers "8" to "11", the combination of the symbols related to the raised two-step lip 1, the raised two-step lip 2, the raised second 1, the raised second 2, and the raised second 3 is valid. The stop operation sequence that is stopped and displayed on the line is predetermined, and when the stop operation is performed in a stop operation sequence other than this stop operation sequence, the combination of the symbols related to the normal lip 1 is displayed on the activated line. Stopped and displayed.

また、小役・リプレイ用データポインタとして「12」が決定された場合には、停止操作順序にかかわらず、中リール3Cの中段にベルに係る図柄が停止表示される。   When "12" is determined as the small pointer / replay data pointer, the symbol related to the bell is stopped and displayed in the middle of the middle reel 3C regardless of the stop operation order.

小役・リプレイ用データポインタとして「13」が決定された場合には、左リール3Lに対して第1停止操作、中リール3Cに対して第2停止操作、右リール3Rに対して第3停止操作を行った場合に限り、中リール3Cの中段にベルに係る図柄が停止表示される。   If "13" is determined as the small role / replay data pointer, a first stop operation is performed on the left reel 3L, a second stop operation is performed on the middle reel 3C, and a third stop is performed on the right reel 3R. Only when an operation is performed, the symbol related to the bell is stopped and displayed in the middle of the middle reel 3C.

一方、これ以外の停止操作順序で停止操作を行った場合には、押し順ベル失敗1〜押し順ベル失敗4のいずれかに係る図柄の組合せが有効ライン上に停止表示される。なお、中リール3Cの中段にベルに係る図柄が停止表示されるときには、センターライン8c、クロスアップライン8a、クロスダウンライン8eのいずれかに「ベル1図柄(ベル2図柄)−ベル1図柄−ベル1図柄」が停止表示される。   On the other hand, when the stop operation is performed in any other stop operation order, a combination of symbols related to any one of the push order bell failure 1 to the push order bell failure 4 is stopped and displayed on the activated line. When the symbol relating to the bell is stopped and displayed in the middle stage of the middle reel 3C, "bell 1 symbol (bell 2 symbol) -bell 1 symbol-" is displayed on any of the center line 8c, the cross-up line 8a, and the cross-down line 8e. Bell 1 symbol "is stopped and displayed.

また、押し順ベル失敗1〜押し順ベル失敗4のいずれかに係る図柄の組合せが有効ライン上に停止表示されるときには、左リール3Lの下段、中リール3Cの下段、右リール3Rの下段に、「ベル1図柄(ベル2図柄)−ベル1図柄−ベル1図柄」が停止表示される。   When a combination of symbols related to one of the push order bell failure 1 to the push order bell failure 4 is stopped and displayed on the activated line, the symbols are displayed on the lower row of the left reel 3L, the lower row of the middle reel 3C, and the lower row of the right reel 3R. , "Bell 1 design (bell 2 design) -bell 1 design-bell 1 design" is stopped and displayed.

小役・リプレイ用データポインタ「14」〜「17」についても、中リール3Cの中段にベルに係る図柄が停止表示される停止操作順序が予め定められており、この停止操作順序以外の停止操作順序で停止操作を行った場合には、押し順ベル失敗1〜押し順ベル失敗4のいずれかに係る図柄の組合せが有効ライン上に停止表示される。   Regarding the small pointer / replay data pointers "14" to "17", the stop operation order in which the symbol related to the bell is stopped and displayed in the middle stage of the middle reel 3C is determined in advance, and the stop operation other than the stop operation order is performed. When the stop operation is performed in the order, a combination of symbols related to any one of the push order bell failure 1 to the push order bell failure 4 is stopped and displayed on the activated line.

なお、内部抽籤テーブルにおいて、略称がリールに対する停止操作順序(押し順)を示唆する小役・リプレイ用ポインタが決定された場合には、その示唆する押し順がいわゆる正解の押し順であり、当該押し順通りに停止操作が行うことにより、遊技者が有利となるように各リール3が停止することとなる。   In the internal lottery table, when a small combination / replay pointer whose abbreviation indicates the stop operation order (push order) for the reels is determined, the suggested push order is a so-called correct answer push order. By performing the stop operation in the order of the pushing, each reel 3 is stopped so that the player is advantageous.

例えば、小役・リプレイ用ポインタ「2」(略称「左中右ベル」)が決定された場合には、左リール3Lに対して第1停止操作、中リール3Cに対して第2停止操作、右リール3Rに対して第3停止操作を行った場合に限り、中リール3Cの中段にベルに係る図柄が停止表示され(払出枚数:4枚×3ライン=12枚)、それ以外の押し順であった場合には中リール3Cの下段にベルに係る図柄が停止表示される(払出枚数:4枚×1ライン=4枚)。なお、略称がリールに対する停止操作順序(押し順)を示唆する小役・リプレイ用ポインタは「2」〜「11」、「13」〜「17」である。   For example, when the small role / replay pointer “2” (abbreviation “left center right bell”) is determined, a first stop operation is performed on the left reel 3L, a second stop operation is performed on the middle reel 3C, Only when the third stop operation is performed on the right reel 3R, the symbol related to the bell is stopped and displayed in the middle row of the middle reel 3C (payout number: 4 × 3 lines = 12), and the other pressing order In the case of, the symbol related to the bell is stopped and displayed at the lower stage of the middle reel 3C (payout number: 4 × 1 line = 4). The small combination / replay pointers whose abbreviations indicate the stop operation order (push order) for the reels are “2” to “11” and “13” to “17”.

次に、図23を参照して、主制御回路60のメインROM32に記憶されている図柄組合せテーブルについて説明する。なお、図23は、本実施の形態における遊技機1の図柄組合せテーブルの例を示す図である。   Next, the symbol combination table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIG. FIG. 23 is a diagram illustrating an example of a symbol combination table of the gaming machine 1 according to the present embodiment.

図柄組合せテーブルには、有効ライン上に表示される特典付与に係る図柄の組合せ、または、遊技状態の移行に係る図柄の組合せと、当該図柄の組合せに対応する表示役を示すデータと格納領域種別、および払出枚数が規定されている。表示役を示すデータは、後述の夫々1バイトからなる表示役格納領域1〜表示役格納領域7(表示役格納領域1〜表示役格納領域7を総称して表示役格納領域という)の何れかに格納されるデータである。また、当該データが何れの表示役格納領域に格納されるかは、格納領域種別により規定される。   In the symbol combination table, a combination of symbols related to the awarding of benefits displayed on the activated line, or a combination of symbols related to the transition of the game state, data indicating a display combination corresponding to the combination of the symbols, and a storage area type , And the number of payouts are defined. The data indicating the display combination is one of a display combination storage area 1 to a display combination storage area 7 (each of the display combination storage areas 1 to 7 is collectively referred to as a display combination storage area), each of which will be described later. Is the data stored in. In which display combination storage area the data is stored is defined by the storage area type.

図柄組合せテーブルには、表示役として、BB1〜BB4、SB、通常リプ1、上げ1段階リプ1、上げ2段階リプ1、上げ2段階リプ2、制御リプ1〜制御リプ3、ベル、氷1、チェリー1〜チェリー12、制御役1〜制御役3、BB中用役1〜BB中用役5、上げ2目1〜上げ2目3、押し順ベル失敗1〜押し順ベル失敗4、SBこぼし目1〜SBこぼし目12が規定されている。   In the symbol combination table, BB1 to BB4, SB, normal lip 1, raising one-step lip 1, raising two-step lip 1, raising two-step lip 2, control lip 1 to control lip 3, bell, ice 1 , Cherry 1 to cherry 12, control role 1 to control role 3, BB middle role 1 to BB middle role 5, raising second 1 to raising second 3, pushing order bell failure 1 to pushing order bell failure 4, SB Spilled eyes 1 to SB spilled eyes 12 are defined.

例えば、通常リプ1は、「リプレイ図柄−リプレイ図柄−リプレイ図柄」が有効ライン上に表示されることにより成立する。各種リプレイ(通常リプ1、上げ1段階リプ1、上げ2段階リプ1、上げ2段階リプ2、制御リプ1〜制御リプ3)の何れかが成立することで、次回の遊技において再遊技が行われる。即ち、各種リプレイの何れかが成立した遊技における投入枚数と同数のメダルが、次回の遊技において、遊技者による投入操作に基づかずに、自動的に投入される。   For example, the normal lip 1 is established when "replay symbol-replay symbol-replay symbol" is displayed on the activated line. Any one of various replays (normal lip 1, raising one-step lip 1, raising two-step lip 1, raising two-step lip 2, control lip 1 to control lip 3) is established, so that re-play is performed in the next game. Will be That is, the same number of medals as the number of inserted medals in a game in which any of the various replays is established are automatically inserted in the next game without being based on the insertion operation by the player.

これにより、遊技者はメダルを消費することなく次回の遊技を行うことができる。ここで、前述のメダルの払い出しや再遊技は、遊技価値を付与することの一例である。ベルは、「ANY図柄−ベル1図柄−ANY図柄」が有効ライン上に表示されることにより成立する。なお、「ANY」は、如何なる図柄でも良いことを表す。   This allows the player to play the next game without consuming medals. Here, the above-mentioned payout of medals and re-games are examples of providing a game value. The bell is established when "ANY symbol-bell 1 symbol-ANY symbol" is displayed on the activated line. In addition, "ANY" indicates that any pattern may be used.

次に、図24を参照して、主制御回路60のメインROM32に記憶されているボーナス作動時テーブルについて説明する。なお、図24は、本実施の形態における遊技機1のボーナス作動時テーブルの例を示す図である。   Next, the bonus operation time table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIG. FIG. 24 is a diagram illustrating an example of a bonus operation time table of the gaming machine 1 according to the present embodiment.

ボーナス作動時テーブルは、BB遊技状態、およびRB遊技状態を終了させる条件を設定する際に使用するテーブルである。ボーナス作動時テーブルには、BB1遊技状態〜BB4遊技状態、RB1遊技状態、RB2遊技状態に係る終了条件が規定されている。具体的には、ボーナス作動時テーブルには、BB1遊技状態〜BB3遊技状態の終了条件として、ボーナス終了枚数カウンタの値について「270」が規定されている。   The bonus operation time table is a table used when setting conditions for terminating the BB gaming state and the RB gaming state. The bonus operation time table defines end conditions for the BB1 game state to the BB4 game state, the RB1 game state, and the RB2 game state. Specifically, in the bonus operation time table, “270” is defined as the value of the bonus end number counter as the end condition of the BB1 gaming state to the BB3 gaming state.

また、BB4遊技状態の終了条件として、ボーナス終了枚数カウンタの値について「60」が規定されている。なお、BB1遊技状態〜BB3遊技状態においてはRB1遊技状態が作動し、BB4遊技状態ではRB2遊技状態が作動する。また、ボーナス作動時テーブルには、RB1遊技状態、RB2遊技状態の終了条件として、遊技可能回数と入賞可能回数の値について夫々「12」と「8」が規定されている。   Also, as the end condition of the BB4 gaming state, “60” is defined as the value of the bonus end number counter. Note that the RB1 game state operates in the BB1 game state to the BB3 game state, and the RB2 game state operates in the BB4 game state. Further, in the bonus operation time table, “12” and “8” are defined for the values of the number of possible games and the number of possible winnings, respectively, as end conditions of the RB1 game state and the RB2 game state.

次に、図25、図26を参照して主制御回路60のメインROM32に記憶されている引込優先順位テーブルについて説明する。なお、図25は、本実施の形態における遊技機1の引込優先順位テーブルAの例を示す図であり、図26は、本実施の形態における遊技機1の引込優先順位テーブルBの例を示す図である。以下、引込優先順位テーブルA、引込優先順位テーブルBを総称して、引込優先順位テーブルという。   Next, the pull-in priority table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIGS. FIG. 25 is a diagram illustrating an example of a pull-in priority table A of the gaming machine 1 according to the present embodiment, and FIG. 26 is a diagram illustrating an example of a pull-in priority table B of the gaming machine 1 according to the present embodiment. FIG. Hereinafter, the pull-in priority table A and the pull-in priority table B are collectively referred to as a pull-in priority table.

引込優先順位テーブルは、内部当籤役として複数の役が決定された場合において、その複数の役を有効ライン上に引き込むことができるときに、何れの役に係る図柄を優先して有効ライン上に停止させるかを規定している。上述したように、基本的には、優先順位は高い方からリプレイ、小役(払出枚数が多いほど優先順位は高い。JAC1(BB中7揃い)の場合にはこれを優先)、ボーナスの順となっている。   When a plurality of winning combinations are determined as internal winning combinations, when the plurality of winning combinations can be drawn on the activated line, a symbol related to any of the winning combinations is preferentially displayed on the activated line. It specifies whether to stop. As described above, basically, the replay, the small combination (the larger the number of payouts, the higher the priority. In the case of JAC1 (7 out of 7 BBs), the priority is higher) and the bonus in the order of higher priority. It has become.

但し、本実施の形態においてはリプレイが複数種類あり、条件によって各リプレイの優先順位が異なるため、その条件毎に引込優先順位テーブルAと引込優先順位テーブルBが設けられている。   However, in the present embodiment, there are a plurality of types of replays, and the priority of each replay differs depending on the condition. Therefore, a pull-in priority table A and a pull-in priority table B are provided for each condition.

引込優先順位テーブルAは、通常時(BB中を含む)やいわゆる押し順正解時に用いられるテーブルであり、各リプレイの優先順位は上げ2段階リプ1、上げ2段階リプ2>上げ1段階リプ1>通常リプ1>制御リプ1−制御リプ3の順となっている。   The pull-in priority table A is a table used at normal times (including during BB) and at the time of so-called correct push order, and the priority of each replay is raised two-step lip 1, raised two-step lip 2> raised one-step lip 1 > Normal lip 1> control lip 1−control lip 3.

一方、引込優先順位テーブルBは、いわゆる押し順不正解時に用いられるテーブルであり、各リプレイの優先順位は通常リプ1>上げ2段階リプ1、上げ2段階リプ2、上げ1段階リプ1>制御リプ1−制御リプ3の順となっている。   On the other hand, the pull-in priority table B is a table used when a so-called push order is incorrect, and the priority of each replay is a normal lip 1> a two-step lip 1, a two-step lip 2, a one-step lip 1> control The order is Lip 1 to Control Lip 3.

なお、図示しないが、RT遊技状態の遷移に係る2以上の役が同時に表示役となった場合には、何れを優先させるかが予め定められている。本実施の形態においては、より優先される役から順に、上げ2段階リプ1、上げ2段階リプ2、上げ2目1−上げ2目3>上げ1段階リプ1>SBこぼし目1−SBこぼし目12>押し順ベル失敗1−押し順ベル失敗4、となっている。   Although not shown, when two or more hands related to the transition of the RT gaming state simultaneously serve as a display hand, which one is prioritized is determined in advance. In the present embodiment, in order from the role with the highest priority, two-step rip 1, two-step rip 2, two-step 1-two-step 3> one-step lip 1> SB spill-eye 1-SB spill Eye 12> push order bell failure 1−push order bell failure 4

次に、図27を参照して、主制御回路60のメインROM32に記憶されている停止テーブルについて説明する。なお、図27は小役・リプレイ用データポインタ「15」当籤時、中リール第1停止時用の停止テーブルの例を示す図である。停止テーブルには、ラインデータおよび図柄位置「0」〜「20」に対応する停止データが規定されている。図柄位置とは、停止操作が検出された際に、図柄表示領域の中段に位置する図柄位置であって、リールの回転の停止が開始される図柄位置のことである。   Next, a stop table stored in the main ROM 32 of the main control circuit 60 will be described with reference to FIG. FIG. 27 is a diagram showing an example of the stop table for the small reel / replay data pointer “15” at the time of winning and the first stop of the middle reel. In the stop table, stop data corresponding to the line data and the symbol positions “0” to “20” are defined. The symbol position is a symbol position located in the middle of the symbol display area when the stop operation is detected, and is a symbol position at which the rotation of the reel is started to stop.

また、図示しないが、主制御回路60のメインROM32には、小役・リプレイ用データポインタ、遊技者の停止操作順序に応じた複数の停止テーブルが記憶されている。例えば、ボーナス用データポインタとして「5」が決定された場合には、右リール3Rに対して第1停止操作、左リール3Lに対して第2停止操作、中リール3Cに対して第3停止操作を行った場合に限り、SBこぼし目1〜SBこぼし目12の何れもが有効ライン上に停止表示されることのない滑りコマ数が規定された停止テーブルが選択される。   Although not shown, the main ROM 32 of the main control circuit 60 stores a small combination / replay data pointer and a plurality of stop tables according to the player's stop operation sequence. For example, when “5” is determined as the bonus data pointer, a first stop operation is performed on the right reel 3R, a second stop operation is performed on the left reel 3L, and a third stop operation is performed on the middle reel 3C. Is performed, a stop table in which the number of sliding frames in which none of the SB spilled lines 1 to 12 is stopped and displayed on the active line is selected.

一方、この停止操作順序以外の停止操作順序で停止操作が行われた場合には、SBに係る図柄の組合せが停止表示されないタイミングで各リールに対する停止操作が行われた場合に、SBこぼし目1〜SBこぼし目12の何れかに係る図柄の組合せが有効ライン上に停止表示されるように滑りコマ数が規定された停止テーブルが選択される。   On the other hand, when the stop operation is performed in a stop operation order other than the stop operation order, when the stop operation for each reel is performed at a timing when the symbol combination related to the SB is not stopped and displayed, the SB spilling 1 A stop table in which the number of sliding frames is specified is selected such that a combination of symbols related to any one of the 〜SB spilled eyes 12 is stopped and displayed on the activated line.

次に、図28〜図30を参照して、主制御回路60のメインRAM33に割り当てられる内部当籤役格納領域、表示役格納領域および持越役格納領域について説明する。なお、図28は、本実施の形態における遊技機1の内部当籤役格納領域の例を示す図である。また、図29は、本実施の形態における遊技機1の表示役格納領域の例を示す図である。また、図30は、本実施の形態における遊技機1の持越役格納領域の例を示す図である。   Next, the internal winning combination storage area, the display combination storage area, and the carryover combination storage area allocated to the main RAM 33 of the main control circuit 60 will be described with reference to FIGS. FIG. 28 is a diagram illustrating an example of an internal winning combination storing area of the gaming machine 1 according to the present embodiment. FIG. 29 is a diagram illustrating an example of a display combination storage area of gaming machine 1 according to the present embodiment. FIG. 30 is a diagram illustrating an example of a carryover combination storage area of gaming machine 1 according to the present embodiment.

図28に示すように、内部当籤役格納領域は、内部当籤役格納領域1〜内部当籤役格納領域5から構成されている。内部当籤役格納領域1〜内部当籤役格納領域5は、それぞれメインRAM33上に割り当てられる8ビットのデータ領域であり、内部当籤役情報を記憶する。各内部当籤役格納領域は、ビット「0」〜「7」の領域に「0」または「1」のデータを格納することにより、何れの役が内部当籤役であるかを示す。   As shown in FIG. 28, the internal winning combination storing area includes an internal winning combination storing area 1 to an internal winning combination storing area 5. The internal winning combination storage areas 1 to 5 are 8-bit data areas respectively allocated on the main RAM 33 and store internal winning combination information. Each internal winning combination storage area indicates which combination is an internal winning combination by storing data of “0” or “1” in an area of bits “0” to “7”.

図29に示すように、表示役格納領域は、表示役格納領域1〜表示役格納領域7から構成されている。表示役格納領域1〜表示役格納領域7は、それぞれメインRAM33上に割り当てられる8ビットのデータ領域であり、表示役情報を記憶する。各表示役格納領域は、ビット「0」〜「7」の領域に「0」または「1」のデータを格納することにより、何れの役が表示役であるかを示す。   As shown in FIG. 29, the display combination storage area includes display combination storage areas 1 to 7. The display combination storage areas 1 to 7 are 8-bit data areas allocated on the main RAM 33, and store display combination information. Each display combination storage area indicates which combination is a display combination by storing data of “0” or “1” in an area of bits “0” to “7”.

図30に示すように、持越役格納領域は、メインRAM33上に割り当てられる8ビットのデータ領域であり、持越役情報を記憶する。持越役格納領域はビット「0」〜「3」の領域に「0」または「1」のデータを格納することにより、何れの役が持越役であるかを示す。   As shown in FIG. 30, the carryover combination storage area is an 8-bit data area allocated on the main RAM 33 and stores carryover combination information. The carryover combination storage area indicates which combination is a carryover combination by storing data of “0” or “1” in an area of bits “0” to “3”.

次に、図31を参照して、主制御回路60のメインRAM33に割り当てられる遊技状態フラグ格納領域について説明する。なお、図31は、本実施の形態における遊技機1の遊技状態フラグ格納領域の例を示す図である。   Next, a game state flag storage area allocated to the main RAM 33 of the main control circuit 60 will be described with reference to FIG. FIG. 31 is a diagram illustrating an example of a gaming state flag storage area of the gaming machine 1 according to the present embodiment.

図31に示すように、遊技状態フラグ格納領域は、遊技状態フラグ格納領域1、遊技状態フラグ格納領域2とから構成されている。遊技状態フラグ格納領域は、それぞれメインRAM33上に割り当てられる8ビットのデータ領域であり、各遊技状態フラグがオンであるかまたはオフであるかを示す。また、遊技状態フラグ格納領域の各領域のデータが全て「0」である場合には一般遊技状態であることを示す。   As shown in FIG. 31, the game state flag storage area includes a game state flag storage area 1 and a game state flag storage area 2. The game state flag storage area is an 8-bit data area allocated on the main RAM 33, and indicates whether each game state flag is on or off. When the data in each area of the gaming state flag storage area are all “0”, it indicates that the game state is the normal gaming state.

次に、図32、図33を参照して、主制御回路60のメインRAM33における図柄格納領域について説明する。なお、図32は、本実施の形態における遊技機1の図柄格納領域A(非RB中)の格納例(各リールの図柄位置データが「0」であった場合)を示す図である。図33は、本実施の形態における遊技機1の図柄格納領域B(RB中)の格納例(各リールの図柄位置データが左リールから「9」、「8」、「9」であった場合)を示す図である。   Next, the symbol storage area in the main RAM 33 of the main control circuit 60 will be described with reference to FIGS. FIG. 32 is a diagram illustrating a storage example of symbol storage area A (during non-RB) of gaming machine 1 in the present embodiment (when symbol position data of each reel is “0”). FIG. 33 shows a storage example of the symbol storage area B (during RB) of the gaming machine 1 according to the present embodiment (when the symbol position data of each reel is “9”, “8”, “9” from the left reel) FIG.

図柄格納領域は、各有効ラインを構成する図柄表示領域4L、4C、4Rに、対応する図柄コードを格納する領域であり、有効ライン毎に設けられている。例えば、遊技状態がRB遊技状態以外の遊技状態である場合にセンターライン8cを構成する左図柄表示領域4Lの中段、中図柄表示領域4Cの中段、右図柄表示領域4Rの中段のそれぞれに対応する図柄コードを格納する。   The symbol storage area is an area for storing a symbol code corresponding to each of the symbol display areas 4L, 4C, and 4R constituting each activated line, and is provided for each activated line. For example, when the gaming state is a gaming state other than the RB gaming state, the center line 8c corresponds to the middle stage of the left symbol display region 4L, the middle stage of the middle symbol display region 4C, and the middle stage of the right symbol display region 4R. Stores the symbol code.

こうした図柄格納領域が他の有効ライン(クロスダウンライン8e、ボトムライン8d、クロスアップライン8a)についても設けられている。なお、遊技状態がRB遊技状態である場合には有効ラインは1ライン(RB中特殊ライン8f)のみとなり、RB中特殊ライン8fに対応する図柄格納領域には、RB中特殊ライン8fを構成する左図柄表示領域4Lの中段、中図柄表示領域4Cの下段、右図柄表示領域4Rの上段のそれぞれに対応する図柄コードを格納する。   Such a symbol storage area is also provided for other effective lines (cross down line 8e, bottom line 8d, cross up line 8a). When the gaming state is the RB gaming state, there is only one active line (the special line during RB 8f), and a special line during RB 8f is formed in the symbol storage area corresponding to the special line during RB 8f. A symbol code corresponding to each of the middle part of the left symbol display area 4L, the lower part of the middle symbol display area 4C, and the upper part of the right symbol display area 4R is stored.

図32に示す図柄格納領域は、各リールの図柄位置データが「0」である時に図柄コードが格納された場合の図柄格納領域を示している。図柄位置データが「0」である場合とは、各リール3L、3C、3Rの図柄位置「0」の図柄(左リール3Lでは赤7図柄、中リール3Cでは赤7図柄、右リール3Rでは赤7図柄)がそれぞれ左図柄表示領域4Lの中段、中図柄表示領域4Cの中段、右図柄表示領域4Rの中段に表示される場合に対応する。   The symbol storage area shown in FIG. 32 indicates a symbol storage area when a symbol code is stored when the symbol position data of each reel is “0”. The case where the symbol position data is “0” means that the symbol at the symbol position “0” on each of the reels 3L, 3C, and 3R (7 symbols on the left reel 3L, 7 symbols on the middle reel 3C, and red on the right reel 3R). 7 symbols are displayed in the middle of the left symbol display area 4L, the middle of the middle symbol display area 4C, and the middle of the right symbol display area 4R.

したがって、この場合、左図柄表示領域4Lの上段に対応する図柄格納領域には図柄位置「1」の図柄(波図柄)、左図柄表示領域4Lの下段に対応する図柄格納領域には図柄位置「20」の図柄(リプレイ図柄)を示す図柄コードが格納されることとなる。また、中図柄表示領域4Cの上段に対応する図柄格納領域には図柄位置「1」の図柄(リプレイ図柄)、中図柄表示領域4Cの下段に対応する図柄格納領域には図柄位置「20」の図柄(チェリー1図柄)を示す図柄コードが格納されることとなる。   Therefore, in this case, the symbol storage area corresponding to the upper part of the left symbol display area 4L is the symbol (wave symbol) of the symbol position "1", and the symbol storage area corresponding to the lower row of the left symbol display area 4L is the symbol position " A symbol code indicating the symbol “20” (replay symbol) is stored. The symbol storage area corresponding to the upper part of the middle symbol display area 4C has the symbol (replay symbol) of the symbol position “1”, and the symbol storage area corresponding to the lower row of the middle symbol display area 4C has the symbol position “20”. A symbol code indicating a symbol (one cherry symbol) is stored.

さらに、右図柄表示領域4Rの上段に対応する図柄格納領域には図柄位置「1」の図柄(チェリー1図柄)、右図柄表示領域4Rの下段に対応する図柄格納領域には図柄位置「20」の図柄(ベル1図柄)を示す図柄コードが格納されることとなる。   Further, the symbol storage area corresponding to the upper part of the right symbol display area 4R is the symbol at the symbol position “1” (Cherry 1 symbol), and the symbol storage area corresponding to the lower row of the right symbol display area 4R is the symbol position “20”. (A bell 1 symbol) is stored.

[主制御回路の制御動作]
次に、図34〜図46に示すフローチャートを参照して、主制御回路60のメインCPU31の制御動作について説明する。
[Control operation of main control circuit]
Next, the control operation of the main CPU 31 of the main control circuit 60 will be described with reference to the flowcharts shown in FIGS.

まず、図34を参照して、主制御回路60のメインCPU31によるリセット割込処理について説明する。なお、図34は、本実施の形態の主制御回路60で行われるメインCPU31によるリセット割込処理のフローチャートを示す図である。また、メインCPU31は、電源が投入され、リセット端子に電圧が印加されることにより、リセット割込を発生させ、その割込の発生に基づいて、メインROM32に記憶されたリセット割込処理を順次行うように構成されている。   First, a reset interrupt process by the main CPU 31 of the main control circuit 60 will be described with reference to FIG. FIG. 34 is a diagram showing a flowchart of the reset interrupt processing by the main CPU 31 performed by the main control circuit 60 of the present embodiment. Further, the main CPU 31 generates a reset interrupt by turning on the power and applying a voltage to the reset terminal, and sequentially executes the reset interrupt processing stored in the main ROM 32 based on the occurrence of the reset interrupt. Is configured to do so.

初めに、メインCPU31は、指定格納領域のクリアを行う(ステップS1)。具体的には、メインCPU31は、前回ゲーム終了時におけるメインRAM33の指定格納領域をクリアする。より具体的には、メインCPU31は、前回のゲームに使用されたメインRAM33における書き込み可能領域のデータ消去、メインRAM33における書き込み可能領域への今回のゲームに必要なパラメータの書き込み、今回のゲームでのシーケンスプログラムへの開始アドレスの指定等を行う。   First, the main CPU 31 clears the designated storage area (step S1). Specifically, the main CPU 31 clears the designated storage area of the main RAM 33 at the end of the previous game. More specifically, the main CPU 31 erases data in the writable area in the main RAM 33 used in the previous game, writes parameters necessary for the current game in the writable area in the main RAM 33, The start address is specified in the sequence program.

次に、メインCPU31は、ボーナス作動監視処理を行う(ステップS2)。   Next, the main CPU 31 performs a bonus operation monitoring process (step S2).

次に、メインCPU31は、メダル受付・スタートチェック処理を行う(ステップS3)。メダル受付・スタートチェック処理では、メダルセンサ22Sおよび最大BETスイッチ13S等のチェックによる投入枚数カウンタの更新や、スタートスイッチ6Sの入力チェック等が行われる。メインCPU31は、メダル受付・スタートチェック処理により入賞ラインを有効化する。   Next, the main CPU 31 performs a medal acceptance / start check process (step S3). In the medal acceptance / start check process, the insertion number counter is updated by checking the medal sensor 22S and the maximum BET switch 13S, and the input of the start switch 6S is checked. The main CPU 31 activates the winning line by a medal acceptance / start check process.

次に、メインCPU31は、乱数値を抽出し、乱数値格納領域に格納する処理を行う(ステップS4)。具体的には、メインCPU31は、乱数発生器36とサンプリング回路37によって「0」〜「65535」の範囲から乱数値を抽出し、抽出した乱数値をメインRAM33の乱数値記憶領域に記憶させる。   Next, the main CPU 31 performs a process of extracting a random value and storing it in the random value storage area (step S4). Specifically, the main CPU 31 extracts a random value from the range of “0” to “65535” by the random number generator 36 and the sampling circuit 37 and stores the extracted random value in the random value storage area of the main RAM 33.

次に、メインCPU31は、内部抽籤処理を行う(ステップS5)。具体的には、メインCPU31は、前述の内部抽籤テーブル決定テーブル(図16参照)、内部抽籤テーブル(図17〜図19参照)および内部当籤役決定テーブル(図21、図22参照)を参照して内部当籤役を決定する。   Next, the main CPU 31 performs an internal lottery process (step S5). Specifically, the main CPU 31 refers to the above-described internal lottery table determination table (see FIG. 16), the internal lottery table (see FIGS. 17 to 19), and the internal winning combination determination table (see FIGS. 21 and 22). To determine the internal winning combination.

次に、メインCPU31は、スタートコマンドデータを副制御回路70に送信する(ステップS6)。スタートコマンドには、遊技状態情報、内部当籤役情報(小役・リプレイ用データポインタ、ボーナス用データポインタおよび内部当籤役格納領域)、ボーナス持越状態であるか否かを示す持越状態情報等の情報が含まれている。   Next, the main CPU 31 transmits start command data to the sub control circuit 70 (step S6). The start command includes information such as gaming state information, internal winning combination information (small hand / replay data pointer, bonus data pointer, and internal winning combination storage area), and carryover state information indicating whether or not a bonus carryover state is set. It is included.

具体的な処理としては、メインCPU31は、例えば、フラグやカウンタ等のパラメータをセットし、スタートコマンドをセットして、後述する通信データ格納処理を行うことにより、送信する通信データを通信データ格納領域に登録するようになっている。なお、以下のコマンドデータについても同様に副制御回路70に送信される。   As a specific process, for example, the main CPU 31 sets a parameter such as a flag and a counter, sets a start command, and performs a communication data storage process described later to store communication data to be transmitted in a communication data storage area. To be registered. The following command data is transmitted to the sub-control circuit 70 in the same manner.

次に、メインCPU31は、全リールの回転開始を要求する(ステップS7)。全リールの回転開始を要求すると、リール3L、3C、3Rの回転開始処理および加速制御処理が行われる。   Next, the main CPU 31 requests the start of rotation of all reels (step S7). When the start of the rotation of all the reels is requested, the rotation start processing and the acceleration control processing of the reels 3L, 3C, 3R are performed.

次に、メインCPU31は、リール回転の定速待ちを行う(ステップS8)。   Next, the main CPU 31 waits for a constant speed of reel rotation (step S8).

次に、メインCPU31は、リール停止制御処理を行う(ステップS9)。このリール停止制御処理では、メインCPU31は、遊技者の停止操作によりストップスイッチ7LS、7CS、7RSから送信された停止信号等に基づいて、各リール3L、3C、3Rの回転を停止させる。   Next, the main CPU 31 performs a reel stop control process (step S9). In the reel stop control process, the main CPU 31 stops the rotation of each of the reels 3L, 3C, 3R based on a stop signal transmitted from the stop switches 7LS, 7CS, 7RS by a player's stop operation.

次に、メインCPU31は、表示役検索処理を行う(ステップS10)。この表示役検索処理では、メインCPU31は、全リール3L、3C、3Rの回転を停止させた結果、有効ライン上に表示された図柄の組合せに基づいて、表示役および払出枚数を決定する。   Next, the main CPU 31 performs a display combination search process (step S10). In the display combination search process, the main CPU 31 determines the display combination and the payout number based on the combination of the symbols displayed on the activated line as a result of stopping the rotation of all the reels 3L, 3C, 3R.

次に、メインCPU31は、RT制御処理を行う(ステップS11)。   Next, the main CPU 31 performs an RT control process (step S11).

次に、メインCPU31は、表示コマンドデータを送信する(ステップS12)。表示コマンドには、表示役を示す表示役情報や払出枚数を示す払出枚数情報等の情報が含まれている。   Next, the main CPU 31 transmits display command data (step S12). The display command includes information such as display combination information indicating a display combination and payout number information indicating a payout number.

具体的な処理としては、メインCPU31は、例えば、P1にRT作動組合せ表示フラグをセットし、P2に入賞枚数カウンタをセットする。そして、メインCPU31は、表示コマンドをセットし、後述する通信データ格納処理を行うことにより、送信する通信データを通信データ格納領域に登録するようになっている。   As a specific process, for example, the main CPU 31 sets an RT operation combination display flag in P1, and sets a winning number counter in P2. Then, the main CPU 31 sets a display command and performs communication data storage processing described later, so that communication data to be transmitted is registered in the communication data storage area.

次に、メインCPU31は、メダル払出処理を行う(ステップS13)。具体的には、メインCPU31は、払出モードであれば、払出枚数に基づいてホッパー駆動回路41によりホッパー40を駆動制御してメダルの払い出しを行い、クレジットモードであれば、払出枚数に基づいてメインRAM33にセットされたクレジットカウンタを更新する。   Next, the main CPU 31 performs a medal payout process (step S13). Specifically, in the payout mode, the main CPU 31 drives and controls the hopper 40 by the hopper drive circuit 41 based on the number of payouts, and pays out medals. The credit counter set in the RAM 33 is updated.

次に、ボーナス作動中であるか否かを判別する(ステップS14)。具体的には、BB1遊技状態〜BB4遊技状態、またはSB遊技状態であるか否かを判別する。このとき、メインCPU31は、ボーナス作動中であると判別したときには、ボーナス終了チェック処理を行い(ステップS15)、ステップS16の処理に移行する。一方、メインCPU31は、ボーナス作動中ではないと判別したとき、またはステップS15の処理を終了した後には、次いで、ボーナス作動チェック処理を行う(ステップS16)。   Next, it is determined whether or not the bonus operation is being performed (step S14). Specifically, it is determined whether or not the game is in the BB1 game state to the BB4 game state or the SB game state. At this time, when it is determined that the bonus operation is being performed, the main CPU 31 performs a bonus end check process (step S15), and proceeds to the process of step S16. On the other hand, when determining that the bonus operation is not being performed, or after ending the processing of step S15, the main CPU 31 performs a bonus operation check processing (step S16).

このように、メインCPU31は、ステップS1からステップS16までの処理を1ゲーム(1遊技)における処理として実行し、ステップS16の処理が終了すると次回のゲームにおける処理を実行すべく、ステップS1の処理に移行する。   As described above, the main CPU 31 executes the processing from step S1 to step S16 as processing in one game (one game), and when the processing in step S16 ends, executes the processing in step S1 to execute the processing in the next game. Move to

次に、図35を参照してボーナス作動監視処理について説明する。なお、図35は、本実施の形態の主制御回路60で行われるボーナス作動監視処理のフローチャートを示す図である。   Next, the bonus operation monitoring process will be described with reference to FIG. FIG. 35 is a view illustrating a flowchart of the bonus operation monitoring process performed by the main control circuit 60 according to the present embodiment.

初めに、メインCPU31は、BB遊技状態か否かを判別する(ステップS31)。このとき、メインCPU31は、BB遊技状態であると判別したときにはステップS32の処理に移行する。一方、メインCPU31は、BB遊技状態ではないと判別したときには、ボーナス作動監視処理を終了させる。   First, the main CPU 31 determines whether or not the game is in the BB gaming state (step S31). At this time, when the main CPU 31 determines that the game is in the BB gaming state, the process proceeds to step S32. On the other hand, when the main CPU 31 determines that the game is not in the BB gaming state, the main CPU 31 ends the bonus operation monitoring process.

メインCPU31は、ステップS31の処理において、BB遊技状態であると判別したときには、次いで、RB遊技状態であるか否かを判別する(ステップS32)。このとき、メインCPU31は、RB遊技状態であると判別したときには、ボーナス作動監視処理を終了させる。   When the main CPU 31 determines in the process of step S31 that it is in the BB gaming state, it then determines whether or not it is in the RB gaming state (step S32). At this time, when determining that the game is in the RB gaming state, the main CPU 31 ends the bonus operation monitoring process.

一方、メインCPU31は、RB遊技状態ではないと判別したときには、ボーナス作動時テーブル(図24参照)に基づいてBBの種別に応じたRB作動時処理を行い(ステップS33)、ボーナス作動監視処理を終了させる。具体的には、BB1遊技状態〜BB3遊技状態である場合には、RB1遊技状態を作動させ、BB4遊技状態である場合には、RB2遊技状態を作動させる。   On the other hand, when determining that the game is not in the RB gaming state, the main CPU 31 performs an RB operation process corresponding to the type of BB based on the bonus operation table (see FIG. 24) (step S33), and performs the bonus operation monitoring process. Terminate. Specifically, when the game state is the BB1 game state to the BB3 game state, the RB1 game state is operated, and when the game state is the BB4 game state, the RB2 game state is operated.

次に、図36および図37を参照して、内部抽籤処理について説明する。なお、図36および図37は、本実施の形態の主制御回路60で行われる内部抽籤処理のフローチャートを示す図である。   Next, the internal lottery process will be described with reference to FIGS. FIGS. 36 and 37 are flowcharts showing an internal lottery process performed by the main control circuit 60 according to the present embodiment.

初めに、メインCPU31は内部抽籤テーブル決定テーブル(図16参照)を参照して、遊技状態フラグに基づいて内部抽籤テーブルの種別および抽籤回数を決定する(ステップS61)。次に、メインCPU31は、乱数値記憶領域から乱数値を取得し、判定用乱数値としてセットする(ステップS62)。次に、メインCPU31は、当籤番号の初期値として「1」をセットする(ステップS63)。   First, the main CPU 31 refers to the internal lottery table determination table (see FIG. 16) and determines the type of the internal lottery table and the number of lotteries based on the gaming state flag (step S61). Next, the main CPU 31 acquires a random number value from the random number value storage area and sets it as a judgment random number value (step S62). Next, the main CPU 31 sets “1” as an initial value of the winning number (step S63).

次に、メインCPU31は、内部抽籤テーブルを参照して、当籤番号に基づいて抽籤値を取得する(ステップS64)。次に、メインCPU31は、判定用乱数値から抽籤値を減算し、減算結果を判定用乱数値としてセットする(ステップS65)。具体的には、メインCPU31は、判定用乱数値記憶領域に記憶させた判定用乱数値からステップS64の処理において取得した抽籤値を減算し、当該減算結果によって判定用乱数値記憶領域を更新する。   Next, the main CPU 31 refers to the internal lottery table and acquires a lottery value based on the winning number (step S64). Next, the main CPU 31 subtracts the lottery value from the random number for determination, and sets the subtraction result as a random number for determination (step S65). Specifically, the main CPU 31 subtracts the lottery value obtained in the process of step S64 from the random number for determination stored in the random number storage area for determination, and updates the random number storage area for determination based on the subtraction result. .

次に、メインCPU31は、ステップS65の減算処理において桁かりが行われたか否か、すなわち、減算結果が負の値となったか否かを判別する(ステップS66)。このとき、メインCPU31は、桁かりが行われたと判別したときには、当籤番号に基づいて小役・リプレイ用データポインタおよびボーナス用データポインタを取得し(ステップS70)、ステップS71の処理に移行する。   Next, the main CPU 31 determines whether or not a digit has been subtracted in the subtraction process of step S65, that is, whether or not the subtraction result has a negative value (step S66). At this time, when the main CPU 31 determines that the digit is carried out, the main CPU 31 acquires a small combination / replay data pointer and a bonus data pointer based on the winning number (step S70), and proceeds to the processing of step S71.

一方、メインCPU31は、桁かりが行われなかったと判別したときには、次いで、抽籤回数から「1」を減算し、当籤番号に「1」を加算する(ステップS67)。次いで、メインCPU31は、抽籤回数は「0」であるか否かを判別する(ステップS68)。   On the other hand, when the main CPU 31 determines that the digit is not shifted, it then subtracts “1” from the number of lotteries and adds “1” to the winning number (step S67). Next, the main CPU 31 determines whether or not the number of lotteries is “0” (step S68).

メインCPU31は、ステップS68の処理において抽籤回数は「0」であると判別したときには、小役・リプレイ用データポインタおよびボーナス用データポインタをそれぞれ「0」に決定し(ステップS69)、ステップS71の処理に移行する。一方、メインCPU31は、抽籤回数は「0」ではないと判別したときには、ステップS64の処理に移行する。この後、メインCPU31は、ステップS64からステップS68の処理を、抽籤回数が「0」になるか、または桁かりが行われるまで繰り返す。   When the main CPU 31 determines that the number of lotteries is “0” in the processing of step S68, the small CPU / replay data pointer and the bonus data pointer are each set to “0” (step S69). Move on to processing. On the other hand, when the main CPU 31 determines that the number of lotteries is not “0”, the process proceeds to step S64. Thereafter, the main CPU 31 repeats the processing from step S64 to step S68 until the number of lotteries becomes “0” or a digit is performed.

メインCPU31は、ステップS69またはステップS70の処理を終了した後には、次いで、小役・リプレイ用内部当籤役決定テーブル(図22参照)を参照し、小役・リプレイ用データポインタに基づいて内部当籤役を取得する(ステップS71)。次に、メインCPU31は、内部当籤役に応じて内部当籤役格納領域を更新する(ステップS72)。   After ending the processing of step S69 or step S70, the main CPU 31 next refers to the small winning combination / replay internal winning combination determination table (see FIG. 22) and sets the internal winning combination based on the small combination / replay data pointer. A role is acquired (step S71). Next, the main CPU 31 updates the internal winning combination storage area according to the internal winning combination (step S72).

次にメインCPU31は、持越役格納領域は「00000000」であるか否かを判別する(ステップS73)。このとき、メインCPU31は、持越役格納領域は「00000000」ではないと判別したときには、ステップS80の処理に移行する。一方、メインCPU31は、持越役格納領域は「00000000」であると判別したときには、ボーナス用内部当籤役決定テーブル(図21)を参照し、ボーナス用データポインタに基づいて内部当籤役を取得する(ステップS74)。   Next, the main CPU 31 determines whether or not the carryover combination storage area is “00000000” (step S73). At this time, when the main CPU 31 determines that the carryover combination storage area is not “00000000”, the process proceeds to step S80. On the other hand, when determining that the carryover combination storage area is “00000000”, the main CPU 31 refers to the bonus internal winning combination determination table (FIG. 21) and acquires the internal combination based on the bonus data pointer (FIG. 21). Step S74).

次いで、メインCPU31は、SBが内部当籤役であるか否かを判別する(ステップS75)。このとき、メインCPU31は、SBが内部当籤役であると判別したときには、SBに応じて内部当籤役格納領域を更新し(ステップS76)、ステップS80の処理に移行する。一方、メインCPU31は、SBが内部当籤役ではないと判別したときには、BBが内部当籤役であるか否かを判別する(ステップS77)。   Next, the main CPU 31 determines whether or not the SB is an internal winning combination (step S75). At this time, when the main CPU 31 determines that the SB is the internal winning combination, the main CPU 31 updates the internal winning combination storing area according to the SB (step S76), and proceeds to the process of step S80. On the other hand, when determining that SB is not the internal winning combination, the main CPU 31 determines whether BB is the internal winning combination (step S77).

メインCPU31は、ステップS77の処理において、BBが内部当籤役ではないと判別したときには、ステップS80の処理に移行する。一方、メインCPU31は、BBが内部当籤役であると判別したときには、BBに応じて持越役格納領域を更新し(ステップS78)、RT4遊技状態フラグをオンにし(ステップS79)、ステップS80の処理に移行する。   When the main CPU 31 determines that BB is not the internal winning combination in the process of step S77, the main CPU 31 shifts to a process of step S80. On the other hand, when determining that BB is the internal winning combination, the main CPU 31 updates the carryover combination storage area according to BB (step S78), turns on the RT4 gaming state flag (step S79), and performs the processing of step S80. Move to

メインCPU31は、ステップS73の処理において、持越役格納領域は「00000000」ではないと判別したとき、ステップS77の処理において、BBが内部当籤役ではないと判別したとき、ステップS76、ステップS79の処理を終了した後には、次いで、持越役格納領域と内部当籤役格納領域1の論理和をとり、その結果を内部当籤役格納領域1に格納する(ステップS80)。   When the main CPU 31 determines that the carryover combination storage area is not “00000000” in the processing of step S73, and determines in the processing of step S77 that BB is not the internal winning combination, the processing of steps S76 and S79. Then, the logical sum of the carryover combination storage area and the internal winning combination storage area 1 is calculated, and the result is stored in the internal combination combination storage area 1 (step S80).

なお、メインCPU31は、内部抽籤処理においてステップS64〜ステップS68の処理を繰り返し実行することにより、内部当籤役の抽籤を行っている。具体的には、メインCPU31は、抽出した乱数値から順次、抽籤値を減算することにより、桁かりが行われた際の当籤番号に対応する小役・リプレイ用データポインタおよびボーナス用データポインタを決定し、決定した当該各データポインタと内部当籤役決定テーブルとに基づいて内部当籤役を決定する。   In addition, the main CPU 31 performs the lottery of the internal winning combination by repeatedly executing the processes of steps S64 to S68 in the internal lottery process. Specifically, the main CPU 31 sequentially subtracts the lottery value from the extracted random number value, and thereby sets the small combination / replay data pointer and the bonus data pointer corresponding to the winning number at the time of performing the digit shift. The internal winning combination is determined based on the determined data pointers and the internal winning combination determination table.

次に、図38を参照して、リール停止制御処理について説明する。なお、図38は、本実施の形態の主制御回路60で行われるリール停止制御処理のフローチャートを示す図である。   Next, a reel stop control process will be described with reference to FIG. FIG. 38 is a diagram showing a flowchart of a reel stop control process performed by the main control circuit 60 of the present embodiment.

初めに、メインCPU31は、ストップボタン未作動カウンタに「3」をセットし(ステップS101)、次いで、内部当籤役に応じた停止テーブルを取得する(ステップS102)。   First, the main CPU 31 sets “3” in the stop button inactivity counter (step S101), and then acquires a stop table corresponding to the internal winning combination (step S102).

次に、メインCPU31は、有効なストップボタンが押されたか否かを判別する(ステップS103)。有効なストップボタンとは停止操作が行われていないストップボタンである。このとき、メインCPU31は、有効なストップボタンが押されたと判別したときにはステップS104の処理に移行する。   Next, the main CPU 31 determines whether a valid stop button has been pressed (step S103). An effective stop button is a stop button for which a stop operation has not been performed. At this time, when the main CPU 31 determines that a valid stop button has been pressed, the process proceeds to step S104.

一方、メインCPU31は、有効なストップボタンが押されていないと判別したときには、再度ステップS103の処理を実行する。すなわち、メインCPU31は、有効なストップボタンに対応する停止操作が検出されるまでステップS103の処理を繰り返す。   On the other hand, when determining that the valid stop button has not been pressed, the main CPU 31 executes the process of step S103 again. That is, the main CPU 31 repeats the process of step S103 until a stop operation corresponding to a valid stop button is detected.

メインCPU31は、ステップS103の処理において、有効なストップボタンが押されたと判別したときには、該当するストップボタンの操作を無効化する(ステップS104)。次いで、作動ストップボタン(停止順序)に応じて停止テーブルを再選択する(ステップS105)。   When the main CPU 31 determines in the process of step S103 that a valid stop button has been pressed, the operation of the corresponding stop button is invalidated (step S104). Next, the stop table is reselected according to the operation stop button (stop order) (step S105).

次に、メインCPU31は、チェック回数として「5」をセットする(ステップS106)。次いで、メインCPU31は、引込優先順位テーブル(図25、図26参照)を参照し、内部当籤役に基づいて、図柄カウンタに対応する図柄位置からチェック回数の範囲内において、最も優先順位の高い図柄位置を検索する(ステップS107)。   Next, the main CPU 31 sets “5” as the number of checks (step S106). Next, the main CPU 31 refers to the pull-in priority table (see FIGS. 25 and 26) and, based on the internal winning combination, the symbol having the highest priority within the range of the number of checks from the symbol position corresponding to the symbol counter. A position is searched (step S107).

次に、メインCPU31は、停止テーブル、図柄カウンタに対応する図柄位置、および検索の結果に基づいて滑りコマ数を決定し、停止予定位置をセットする(ステップS108)。次いで、メインCPU31は、リール停止コマンドを送信する(ステップS109)。リール停止コマンドには、何れのリールが停止したかを示す停止リール種別情報、停止開始位置を示す停止開始位置情報、滑りコマ数を示す滑りコマ数情報等の情報が含まれる。   Next, the main CPU 31 determines the number of sliding symbols based on the stop table, the symbol position corresponding to the symbol counter, and the search result, and sets the expected stop position (step S108). Next, the main CPU 31 transmits a reel stop command (step S109). The reel stop command includes information such as stop reel type information indicating which reel has stopped, stop start position information indicating a stop start position, and slip frame number information indicating the number of slip frames.

次に、メインCPU31は、図柄配置テーブル(図3参照)を参照し、停止リール、停止予定位置、遊技状態に基づいて図柄コードを取得し、図柄格納領域に格納する(ステップS110)。   Next, the main CPU 31 refers to the symbol arrangement table (see FIG. 3), acquires a symbol code based on the stop reel, the expected stop position, and the game state, and stores it in the symbol storage area (step S110).

最後にメインCPU31は、操作が有効なストップボタンはあるか否かを判別する(ステップS111)。このとき、メインCPU31は、操作が有効なストップボタンがないと判別したときには、リール停止制御処理を終了させる。一方、メインCPU31は、操作が有効なストップボタンがあると判別したときには、ステップS103の処理に移行する。この後、メインCPU31は、ステップS103からステップS111の処理を、操作が有効なストップボタンがないと判別するまで繰り返す。   Finally, the main CPU 31 determines whether or not there is a valid stop button (step S111). At this time, when the main CPU 31 determines that there is no effective stop button, the main CPU 31 ends the reel stop control processing. On the other hand, when determining that there is a valid stop button, the main CPU 31 proceeds to the process of step S103. Thereafter, the main CPU 31 repeats the processing from step S103 to step S111 until it is determined that there is no effective stop button.

次に、図39を参照して、表示役検索処理について説明する。なお、図39は、本実施の形態の主制御回路60で行われる表示役検索処理のフローチャートを示す図である。   Next, the display combination search process will be described with reference to FIG. FIG. 39 is a diagram showing a flowchart of the display combination search processing performed by the main control circuit 60 of the present embodiment.

初めに、メインCPU31は、表示役格納領域をクリアする(ステップS121)。   First, the main CPU 31 clears the display combination storage area (step S121).

次に、メインCPU31は、図柄格納領域の先頭アドレスを指定する(ステップS122)。具体的には、メインCPU31は、遊技状態がRB遊技状態以外の遊技状態である場合にはセンターライン8cに対応するアドレスを先頭アドレスとして指定し、遊技状態がRB遊技状態である場合にはRB中特殊ライン8fに対応するアドレスを先頭アドレスとして指定する。   Next, the main CPU 31 specifies a head address of the symbol storage area (step S122). Specifically, the main CPU 31 designates the address corresponding to the center line 8c as the head address when the gaming state is a gaming state other than the RB gaming state, and when the gaming state is the RB gaming state, the main CPU 31 specifies RB. The address corresponding to the middle special line 8f is designated as the head address.

次に、メインCPU31は、図柄組合せテーブル(図23参照)の先頭アドレスを指定する(ステップS123)。具体的には、メインCPU31は、BB1に対応するアドレスを先頭アドレスとして指定する。   Next, the main CPU 31 specifies the start address of the symbol combination table (see FIG. 23) (step S123). Specifically, the main CPU 31 designates an address corresponding to BB1 as a start address.

次に、メインCPU31は、図柄組合せテーブルに規定されている図柄の組合せと、図柄格納領域に格納されている図柄の組合せを比較する(ステップS124)。   Next, the main CPU 31 compares the symbol combination specified in the symbol combination table with the symbol combination stored in the symbol storage area (step S124).

次に、メインCPU31は、ステップS124の処理において比較した結果、図柄組合せテーブルに規定されている図柄の組合せと、図柄格納領域に格納されている図柄の組合せが一致したか否かを判別する(ステップS125)。このとき、メインCPU31は、図柄組合せテーブルに規定されている図柄の組合せと、図柄格納領域に格納されている図柄の組合せとが一致しないと判別したときには、ステップS129の処理に移行し、一方、一致すると判別したときには、図柄組合せテーブルから格納領域種別および表示役を示すデータを取得する(ステップS126)。   Next, as a result of the comparison in the process of step S124, the main CPU 31 determines whether or not the combination of the symbols defined in the symbol combination table matches the combination of the symbols stored in the symbol storage area (step S124). Step S125). At this time, when the main CPU 31 determines that the combination of the symbols defined in the symbol combination table does not match the combination of the symbols stored in the symbol storage area, the process proceeds to step S129, When it is determined that they match, data indicating the storage area type and the display combination is obtained from the symbol combination table (step S126).

次に、メインCPU31は、取得した格納領域種別に対応する表示役格納領域と、取得した表示役を示すデータの論理和を表示役格納領域に格納する(ステップS127)。   Next, the main CPU 31 stores the logical sum of the display combination storage area corresponding to the acquired storage area type and the data indicating the acquired display combination in the display combination storage area (step S127).

次に、メインCPU31は、図柄組合せテーブルから払出枚数を取得し、払出枚数カウンタに加算する(ステップS128)。   Next, the main CPU 31 acquires the number of payouts from the symbol combination table and adds the number to the payout number counter (step S128).

メインCPU31は、ステップS125の処理において図柄組合せテーブルに規定されている図柄の組合せと、図柄格納領域に格納されている図柄の組合せとが一致しないと判別したとき、または、ステップS128の処理を終了したときには、次いで、図柄組合せテーブルの次の役に対応するアドレスを指定する(ステップS129)。   When the main CPU 31 determines that the combination of the symbols defined in the symbol combination table does not match the combination of the symbols stored in the symbol storage area in the process of step S125, or ends the process of step S128. Then, the address corresponding to the next combination in the symbol combination table is designated (step S129).

次に、メインCPU31は、ステップS129の処理において指定したアドレスには、エンドコードが格納されているか否かを判別する(ステップS130)。このとき、メインCPU31は、エンドコードが格納されていないと判別したときには、ステップS124の処理に移行する。一方、メインCPU31は、エンドコードが格納されていると判別したときには、次いで、全有効ラインについて検索したか、すなわち、全有効ラインに対して、ステップS124〜ステップS130の処理を行ったか否かを判別する(ステップS131)。   Next, the main CPU 31 determines whether or not an end code is stored at the address specified in the processing of step S129 (step S130). At this time, when the main CPU 31 determines that the end code is not stored, the process proceeds to step S124. On the other hand, when determining that the end code is stored, the main CPU 31 then determines whether or not all the valid lines have been searched, that is, whether or not the processing of steps S124 to S130 has been performed on all the valid lines. It is determined (step S131).

メインCPUは、ステップS131の処理において全有効ラインについて検索したと判別したときには、表示役検索処理を終了させる。一方、メインCPUは、全有効ラインについて検索していないと判別したときには、次いで、図柄格納領域の次の有効ラインに対応するアドレスを指定し(ステップS132)、ステップS123の処理に移行する。   When the main CPU determines in the processing of step S131 that all the valid lines have been searched, the main CPU terminates the display combination search processing. On the other hand, when the main CPU determines that all the effective lines have not been searched, then the main CPU specifies an address corresponding to the next effective line in the symbol storage area (step S132), and proceeds to the process of step S123.

次に、図40を参照して、RT制御処理について説明する。なお、図40は、本実施の形態の主制御回路60で行われるRT制御処理のフローチャートを示す図である。   Next, the RT control process will be described with reference to FIG. FIG. 40 is a diagram showing a flowchart of the RT control process performed by main control circuit 60 of the present embodiment.

初めに、メインCPU31は、BB持越中(RT4遊技状態)であるか否かを判別する(ステップS161)。このとき、メインCPU31は、BB持越中であると判別したときには、RT制御処理を終了させる。一方、メインCPU31は、BB持越中ではないと判別したときには、BB中であるか否かを判別する(ステップS162)。具体的には何れかのBB遊技状態フラグがオンであるか否かを判別する。   First, the main CPU 31 determines whether or not the BB is being carried over (RT4 gaming state) (step S161). At this time, when the main CPU 31 determines that the BB is being carried over, the main CPU 31 ends the RT control process. On the other hand, when determining that the BB is not being carried over, the main CPU 31 determines whether or not the BB is being carried out (step S162). Specifically, it is determined whether any of the BB gaming state flags is on.

メインCPU31は、ステップS162の処理においてBB中であると判別したときには、RT制御処理を終了させる。一方、メインCPU31は、BB中ではないと判別したときには、RT遷移テーブル(図20参照)を参照し、表示役に基づいて、遊技状態フラグを更新する必要がある場合には更新し(ステップS163)、RT制御処理を終了させる。   When the main CPU 31 determines that BB is being performed in the process of step S162, the main CPU 31 ends the RT control process. On the other hand, when the main CPU 31 determines that it is not during BB, the main CPU 31 refers to the RT transition table (see FIG. 20), and updates the gaming state flag based on the display combination if necessary (step S163). ), Terminate the RT control process.

次に、図41を参照して、ボーナス終了チェック処理について説明する。なお、図41は、本実施の形態の主制御回路60で行われるボーナス終了チェック処理のフローチャートを示す図である。   Next, the bonus end check processing will be described with reference to FIG. FIG. 41 is a view illustrating a flowchart of the bonus end check processing performed by the main control circuit 60 of the present embodiment.

初めに、メインCPU31は、BB中であるか否かを判別する(ステップS141)。このとき、メインCPU31は、BB中ではないと判別したときには、SB遊技状態フラグをオフにし(ステップS142)、ボーナス終了チェック処理を終了させる。一方、メインCPU31は、BB中であると判別したときには、ボーナス終了枚数カウンタの値は「0」であるか否かを判別する(ステップS143)。   First, the main CPU 31 determines whether or not BB is being performed (step S141). At this time, when the main CPU 31 determines that it is not during BB, the main CPU 31 turns off the SB gaming state flag (step S142) and ends the bonus end check processing. On the other hand, when it is determined that BB is being performed, the main CPU 31 determines whether the value of the bonus end number counter is “0” (step S143).

メインCPU31は、ボーナス終了枚数カウンタの値は「0」であると判別したときには、ボーナス終了時処理を行う(ステップS144)。具体的には、オンであるBB遊技状態フラグ、RB遊技状態フラグをオフにする。次いで、メインCPU31は、ボーナス終了コマンドを送信し(ステップS145)、ボーナス終了チェック処理を終了させる。   When determining that the value of the bonus end number counter is “0”, the main CPU 31 performs a bonus end time process (step S144). Specifically, the BB gaming state flag and the RB gaming state flag that are on are turned off. Next, the main CPU 31 transmits a bonus end command (step S145), and ends the bonus end check processing.

一方、メインCPU31は、ボーナス終了枚数カウンタの値は「0」ではないと判別したときには、遊技可能回数カウンタの値から「1」を減算し(ステップS146)、表示役は小役であるか否かを判別する(ステップS147)。このとき、メインCPU31は、表示役は小役ではないと判別したときには、ステップS149の処理に移行する。一方、メインCPU31は、表示役は小役であると判別したときには、入賞可能回数カウンタの値から「1」を減算し(ステップS148)、ステップS149の処理に移行する。   On the other hand, when determining that the value of the bonus end number counter is not “0”, the main CPU 31 subtracts “1” from the value of the number-of-playable-times counter (step S146), and determines whether the display combination is a small combination. Is determined (step S147). At this time, when the main CPU 31 determines that the display combination is not the small combination, the main CPU 31 shifts to the processing of step S149. On the other hand, when determining that the display combination is the small combination, the main CPU 31 subtracts “1” from the value of the possible winning number counter (step S148), and proceeds to the process of step S149.

次に、メインCPU31は、入賞可能回数カウンタの値または遊技可能回数カウンタの値が「0」であるか否かを判別する(ステップS149)。このとき、メインCPU31は、入賞可能回数カウンタの値および遊技可能回数カウンタの値の何れも「0」ではないと判別したときには、ボーナス終了チェック処理を終了させる。一方、メインCPU31は、入賞可能回数カウンタの値または遊技可能回数カウンタの値が「0」であると判別したときには、次いで、RB終了時処理を行い(ステップS150)、ボーナス終了チェック処理を終了させる。RB終了時処理では、オンとなっているRB遊技状態フラグをオフにする等の処理を行う。   Next, the main CPU 31 determines whether or not the value of the possible winning number counter or the number of available games counter is “0” (step S149). At this time, when the main CPU 31 determines that neither the value of the winning number counter nor the value of the game number counter is “0”, the main CPU 31 ends the bonus end check processing. On the other hand, when the main CPU 31 determines that the value of the possible winning number counter or the value of the possible number of games counter is “0”, the main CPU 31 performs an RB ending process (step S150), and ends the bonus ending check process. . In the RB end processing, processing such as turning off the RB gaming state flag that is on is performed.

次に、図42を参照して、ボーナス作動チェック処理について説明する。なお、図42は、本実施の形態の主制御回路60で行われるボーナス作動チェック処理のフローチャートを示す図である。   Next, the bonus operation check processing will be described with reference to FIG. FIG. 42 is a diagram showing a flowchart of the bonus operation check processing performed by main control circuit 60 of the present embodiment.

初めに、メインCPU31は、表示役はBB(BB1〜BB4の何れか)であるか否かを判別する(ステップS171)。このとき、メインCPU31は、表示役はBBでないと判別したときには、ステップS174の処理に移行する。一方、メインCPU31は、表示役はBBであると判別したときには、ボーナス作動時処理を行う(ステップS172)。   First, the main CPU 31 determines whether or not the display combination is BB (any of BB1 to BB4) (step S171). At this time, when the main CPU 31 determines that the display combination is not BB, the process proceeds to step S174. On the other hand, when determining that the display combination is BB, the main CPU 31 performs a bonus activation process (step S172).

このボーナス作動時処理では、ボーナス作動時テーブル(図24)を参照し、作動させる遊技状態に応じて、遊技状態フラグをオンに、ボーナス終了枚数カウンタに値をセットする。次いで、メインCPU31は、RT4遊技状態フラグをオフにするとともに、持越役格納領域をクリアし(ステップS173)、ボーナス開始コマンドを送信して(ステップS176)、ボーナス作動チェック処理を終了させる。ボーナス開始コマンドには、開始するボーナスの種別等を示す情報が含まれている。   In the bonus operation time process, the game operation state flag is turned on and the value of the bonus end number counter is set according to the game state to be operated with reference to the bonus operation time table (FIG. 24). Next, the main CPU 31 turns off the RT4 gaming state flag, clears the carryover combination storage area (step S173), transmits a bonus start command (step S176), and ends the bonus operation check processing. The bonus start command includes information indicating the type of the bonus to be started and the like.

メインCPU31は、ステップS171の処理において、表示役がBBではないと判別したときには、次いで、表示役はSBであるか否かを判別する(ステップS174)。このとき、メインCPU31は、表示役はSBでないと判別したときにはステップS177の処理に移行する。一方、メインCPU31は、表示役はSBであると判別したときには、ボーナス作動時処理を行う(ステップS175)。このボーナス作動時処理では、ボーナス作動時テーブル(図24)を参照し、SB遊技状態フラグをオンにする。次いで、メインCPU31は、ボーナス開始コマンドを送信して(ステップS176)、ボーナス作動チェック処理を終了させる。   When the main CPU 31 determines in the process of step S171 that the display combination is not BB, then the main CPU 31 determines whether or not the display combination is SB (step S174). At this time, when the main CPU 31 determines that the display combination is not SB, the process proceeds to step S177. On the other hand, when determining that the display combination is SB, the main CPU 31 performs a bonus operation-time process (step S175). In the bonus operation time process, the SB game state flag is turned on with reference to the bonus operation time table (FIG. 24). Next, the main CPU 31 transmits a bonus start command (step S176), and ends the bonus operation check processing.

メインCPU31は、ステップS174の処理において、表示役はSBではないと判別したときには、次いで、表示役はリプレイであるか否かを判別する(ステップS177)。このとき、メインCPU31は、表示役はリプレイでないと判別したときには、ボーナス作動チェック処理を終了させる。一方、メインCPU31は、表示役はリプレイであると判別したときには、投入枚数カウンタの値を自動投入枚数カウンタに複写し(ステップS178)、ボーナス作動チェック処理を終了させる。自動投入枚数カウンタに値がセットされている場合には、次遊技におけるステップS3の処理において、その値に対応する枚数のメダルが自動投入される(遊技者のメダルは減らない)。   When the main CPU 31 determines in the process of step S174 that the display combination is not SB, then it determines whether the display combination is replay (step S177). At this time, when determining that the display combination is not the replay, the main CPU 31 ends the bonus operation check processing. On the other hand, when determining that the display combination is replay, the main CPU 31 copies the value of the inserted number counter to the automatically inserted number counter (step S178), and ends the bonus operation check processing. When a value is set in the automatic insertion number counter, the number of medals corresponding to the value is automatically inserted in the process of step S3 in the next game (the number of medals of the player does not decrease).

次に、図43を参照して、通信データ格納処理について説明する。なお、図43は、本実施の形態の主制御回路60で行われる通信データ格納処理のフローチャートを示す図である。また、図示のP1〜P5データは、各コマンドのパラメータを示す。   Next, the communication data storage processing will be described with reference to FIG. FIG. 43 is a diagram showing a flowchart of the communication data storing process performed by main control circuit 60 of the present embodiment. The illustrated P1 to P5 data indicate parameters of each command.

メインCPU31は、通信一時格納領域の第0バイトに送信コマンドを格納する(ステップS1291)。メインCPU31は、メインRAM33に割り当てられる通信一時格納領域の第1バイトにP1データを格納する(ステップS1292)。メインCPU31は、通信一時格納領域の第2バイトにP2データを格納する(ステップS1293)。メインCPU31は、通信一時格納領域の第3バイトにP3データを格納する(ステップS1294)。メインCPU31は、通信一時格納領域の第4バイトにP4データを格納する(ステップS1295)。メインCPU31は、通信一時格納領域の第5バイトにP5データを格納する(ステップS1296)。メインCPU31は、通信一時格納領域の第6バイトに遊技状態フラグを格納する(ステップS1297)。   The main CPU 31 stores the transmission command in the 0th byte of the temporary communication storage area (step S1291). The main CPU 31 stores the P1 data in the first byte of the communication temporary storage area allocated to the main RAM 33 (step S1292). The main CPU 31 stores the P2 data in the second byte of the communication temporary storage area (step S1293). The main CPU 31 stores the P3 data in the third byte of the temporary communication storage area (step S1294). The main CPU 31 stores the P4 data in the fourth byte of the temporary communication storage area (step S1295). The main CPU 31 stores the P5 data in the fifth byte of the temporary communication storage area (step S1296). The main CPU 31 stores the gaming state flag in the sixth byte of the temporary communication storage area (step S1297).

そして、メインCPU31の主サム値算出手段31bは、通信一時格納領域の第0バイト〜第6バイトのデータを排他的論理和により演算して、主サム値であるBCCデータを作成する(ステップS1299)。   Then, the main sum value calculation means 31b of the main CPU 31 calculates the data of the 0th byte to the 6th byte of the communication temporary storage area by exclusive OR to create BCC data as the main sum value (step S1299). ).

メインCPU31は、BCCデータを通信一時格納領域の第7バイトに格納する(ステップS1300)。   The main CPU 31 stores the BCC data in the seventh byte of the temporary communication storage area (step S1300).

次に、メインCPU31は、通信データ格納設定情報から、通信データ格納領域の格納先アドレスを求める(ステップS1301)。ここで、メインCPU31は、通信データ格納領域に空きがあるか否かを判別する(ステップS1302)。メインCPU31が通信データ格納領域に空きが無いと判別したときには、通信データ格納処理を終了させる。   Next, the main CPU 31 obtains the storage address of the communication data storage area from the communication data storage setting information (step S1301). Here, the main CPU 31 determines whether there is a free space in the communication data storage area (step S1302). When the main CPU 31 determines that there is no free space in the communication data storage area, the communication data storage processing ends.

メインCPU31が通信データ格納領域に空きがあると判別したときには、通信一時格納領域に格納されたデータを、通信データ格納領域に格納する(ステップS1303)。さらに、メインCPU31は、通信データ格納設定情報を更新し(ステップS1304)、通信データ格納処理を終了させる。   When the main CPU 31 determines that there is a free space in the communication data storage area, the data stored in the temporary communication storage area is stored in the communication data storage area (step S1303). Further, the main CPU 31 updates the communication data storage setting information (step S1304), and ends the communication data storage processing.

次に、図44を参照して、メインCPU31の制御による割込処理について説明する。なお、図44は、本実施の形態の主制御回路60で行われるメインCPU31の制御による割込処理のフローチャートを示す図である。また、このメインCPU31の制御による割込処理は、所定の周期(本実施の形態では、1.1173ミリ秒)毎に発生する割込処理である。   Next, an interrupt process under the control of the main CPU 31 will be described with reference to FIG. FIG. 44 is a diagram showing a flowchart of the interrupt processing under the control of the main CPU 31 performed by the main control circuit 60 of the present embodiment. The interrupt process under the control of the main CPU 31 is an interrupt process that occurs at a predetermined cycle (1.1173 milliseconds in the present embodiment).

初めに、メインCPU31は、当該メインCPU31の制御による割込処理を呼び出す前に実行されているプログラムを中断し、その中断した位置を示すアドレス、各種レジスタの値をメインRAM33の所定の領域に退避させる(ステップS181)。これは、当該メインCPU31の制御による割込処理が終了した場合に、退避されたプログラムの中断した位置を示すアドレス、各種レジスタの値を復帰させ、中断した時点からプログラムを継続して実行するためである。   First, the main CPU 31 interrupts the program being executed before calling the interrupt process under the control of the main CPU 31, and saves the address indicating the interrupted position and the values of various registers to predetermined areas of the main RAM 33. (Step S181). This is because, when the interrupt processing under the control of the main CPU 31 is completed, the address indicating the interrupted position of the saved program and the values of various registers are restored, and the program is continuously executed from the interrupted point. It is.

次に、メインCPU31は、入力ポートチェック処理を行う(ステップS182)。具体的には、メインCPU31は、最大BETスイッチ13S等の各スイッチからの信号をチェックする。   Next, the main CPU 31 performs an input port check process (step S182). Specifically, the main CPU 31 checks a signal from each switch such as the maximum BET switch 13S.

次に、メインCPU31は、リール制御処理を行う(ステップS183)。具体的には、メインCPU31は、リセット割込処理(図34参照)においてリールの回転開始要求があった場合には、リール3L、3C、3Rの回転を開始させ、一定速度で回転させるための制御を行う。また、メインCPU31は、リール停止制御処理(図38参照)において滑りコマ数が決定されたことにより停止予定位置が定まっている場合には、該当するリールの図柄カウンタの値が停止予定位置を示す値と同一の値となったときに当該リールを停止させるための制御を行う。例えば、メインCPU31は、停止予定位置を示す値が「4」である場合には、図柄カウンタの値が「4」になったときに、該当するリールを停止させるための制御を行う。   Next, the main CPU 31 performs a reel control process (step S183). Specifically, when there is a request to start the rotation of the reels in the reset interrupt processing (see FIG. 34), the main CPU 31 starts the rotation of the reels 3L, 3C, 3R and rotates the reels at a constant speed. Perform control. When the expected stop position is determined by the number of sliding frames determined in the reel stop control process (see FIG. 38), the main CPU 31 indicates the value of the symbol counter of the corresponding reel to indicate the expected stop position. When the value becomes the same as the value, control for stopping the reel is performed. For example, when the value indicating the expected stop position is “4”, the main CPU 31 performs control for stopping the corresponding reel when the value of the symbol counter becomes “4”.

次に、メインCPU31は、後述する通信データ送信処理を行う(ステップS184)。さらに、メインCPU31は、ランプ駆動制御処理を行う(ステップS185)。次に、メインCPU31は、ステップS181の処理においてメインRAM33に退避した値を参照してレジスタの復帰を行う(ステップS186)。この処理が終了すると、当該メインCPUの制御による割込処理を終了させ、当該メインCPUの制御による割込処理の発生により中断したプログラムを継続して実行する。   Next, the main CPU 31 performs a communication data transmission process described later (step S184). Further, the main CPU 31 performs a lamp drive control process (step S185). Next, the main CPU 31 restores the register with reference to the value saved in the main RAM 33 in the processing of step S181 (step S186). When this process ends, the interrupt process under the control of the main CPU is ended, and the program interrupted by the occurrence of the interrupt process under the control of the main CPU is continuously executed.

次に、図45を参照して、通信データ送信処理について説明する。なお、図45は、本実施の形態の主制御回路60で行われる通信データ送信処理のフローチャートを示す図である。この通信データ送信処理は、主としてメインCPU31のコマンド送信手段として実行される。   Next, a communication data transmission process will be described with reference to FIG. FIG. 45 is a diagram showing a flowchart of communication data transmission processing performed by main control circuit 60 of the present embodiment. This communication data transmission process is mainly executed as a command transmission unit of the main CPU 31.

初めに、メインCPU31は、通信データ格納設定情報に基づいて、今回の通信データ格納領域のアドレスをセットする(ステップS1341)。そして、メインCPU31は、通信データ格納領域のセットされたアドレスに、副制御回路70へ送信しようとする通信データ(送信データ)が格納されているか否かを判別する(ステップS1342)。   First, the main CPU 31 sets the address of the current communication data storage area based on the communication data storage setting information (step S1341). Then, the main CPU 31 determines whether or not the communication data (transmission data) to be transmitted to the sub-control circuit 70 is stored at the set address of the communication data storage area (step S1342).

メインCPU31が、通信データ格納領域のセットされたアドレスに送信データが格納されていないと判別したときには、無操作コマンドをセットして(ステップS1343)、上述した通信データ格納処理を行う(ステップS1344)。   When the main CPU 31 determines that the transmission data is not stored at the address set in the communication data storage area, a no-operation command is set (step S1343), and the above-described communication data storage processing is performed (step S1344). .

ここでの通信データ格納処理が終了した後、あるいは、メインCPU31が、通信データ格納領域のセットされたアドレスに送信データが格納されていると判別したときには、メインCPU31は、主制御回路60の送信ポートに空きがあるか否かを判別する(ステップS1345)。メインCPU31は、主制御回路60の送信ポートに空きがないと判別したときには、通信データ送信処理を終了する。   After completion of the communication data storage process, or when the main CPU 31 determines that the transmission data is stored at the address set in the communication data storage area, the main CPU 31 It is determined whether or not there is a free port (step S1345). When the main CPU 31 determines that the transmission port of the main control circuit 60 is free, the communication data transmission processing ends.

メインCPU31が、主制御回路60の送信ポートに空きがあると判別したときには、1パケット分のデータ数(本実施の形態では8)をセットする(ステップS1346)。そして、メインCPU31は、パケット送信データ設定用出力ポートの先頭番号をセットする(ステップS1347)。さらに、メインCPU31は、通信データ格納領域のデータを出力ポートにセットする(ステップS1348)。   When the main CPU 31 determines that the transmission port of the main control circuit 60 has a free space, it sets the number of data of one packet (8 in the present embodiment) (step S1346). Then, the main CPU 31 sets the head number of the output port for packet transmission data setting (step S1347). Further, the main CPU 31 sets the data in the communication data storage area to the output port (step S1348).

メインCPU31は、通信データ格納領域のアドレスを1加算して更新する(ステップS1349)。次に、メインCPU31は、出力ポート番号を1加算して更新する(ステップS1350)。さらに、メインCPU31は、データ数カウンタを1減算する(ステップS1351)。   The main CPU 31 adds and updates the address of the communication data storage area by 1 (step S1349). Next, the main CPU 31 adds and updates the output port number by 1 (step S1350). Further, the main CPU 31 decrements the data number counter by 1 (step S1351).

次に、メインCPU31は、データ数カウンタは0か否かを判別する(ステップS1352)。メインCPU31が、データ数カウンタは0ではないと判別した場合、通信データ格納領域には出力ポートにまだセットされていないデータが残っていると判断して、再度通信データ格納領域のデータを出力ポートにセットする(ステップ1348)。   Next, the main CPU 31 determines whether or not the data number counter is 0 (step S1352). When the main CPU 31 determines that the data number counter is not 0, the main CPU 31 determines that data that has not yet been set in the output port remains in the communication data storage area, and again transmits the data in the communication data storage area to the output port. (Step 1348).

メインCPU31が、データ数カウンタが0であると判別した場合、出力ポートには1パケット分のデータが格納されたと判断して、送信起動要求を通信レジスタポートにセットする(ステップS1353)。これにより、1パケット分のデータが送信されるようになる。   When the main CPU 31 determines that the data number counter is 0, it determines that one packet of data has been stored in the output port, and sets a transmission start request to the communication register port (step S1353). As a result, data for one packet is transmitted.

そして、メインCPU31は、通信データ格納領域に送信済みデータをセットする(ステップS1354)。さらに、メインCPU31は、通信データ格納設定情報を更新して、次回の通信データ格納領域のアドレスをセットし(ステップS1355)、通信データ送信処理を終了する。   Then, the main CPU 31 sets the transmitted data in the communication data storage area (step S1354). Further, the main CPU 31 updates the communication data storage setting information, sets the address of the next communication data storage area (step S1355), and ends the communication data transmission processing.

次に、図45の通信データ送信処理における無操作コマンドセット処理(ステップS1343)について、図46を参照しながら説明する。図46は、本実施の形態の主制御回路60で行われる無操作コマンドセット処理のフローチャートを示す図である。   Next, the no-operation command setting process (step S1343) in the communication data transmission process of FIG. 45 will be described with reference to FIG. FIG. 46 is a view illustrating a flowchart of the no-operation command setting process performed by the main control circuit 60 according to the present embodiment.

無操作コマンドセット処理は、主制御回路60のI/Oポート38に接続されているものからの入力を対象とする。まず、メインCPU31は、無操作コマンドを通信パラメータにセットし(ステップS401)、次に、I/Oポート38を介して入力されるポート入力情報に関する入力ポートデータを通信パラメータにセットする(ステップS402)。セットされる入力ポートデータは、ストップスイッチ7S、スタートスイッチ6S、メダルセンサ22S、リセットスイッチ23S、最大BETスイッチ13S、C/Pスイッチ14S、設定キースイッチ20S等からI/Oポート38に入力されるデータである。ステップS402の後、メインCPU31は無操作コマンドセット処理を終了する。   The no-operation command set process targets an input from a device connected to the I / O port 38 of the main control circuit 60. First, the main CPU 31 sets a no-operation command as a communication parameter (step S401), and then sets input port data relating to port input information input via the I / O port 38 as a communication parameter (step S402). ). The input port data to be set is input to the I / O port 38 from the stop switch 7S, the start switch 6S, the medal sensor 22S, the reset switch 23S, the maximum BET switch 13S, the C / P switch 14S, the setting key switch 20S, and the like. Data. After step S402, the main CPU 31 ends the no-operation command setting process.

[遊技機の管理システム]
次に、図47を参照しながら、本実施の形態の遊技機1を利用したエラー情報履歴送信システムについて説明する。エラー情報履歴送信システムとは、遊技機1で発生した各種のエラーをエラー情報として記憶し、エラー情報の履歴を携帯端末の利用により遠隔のサーバに送信し、エラーの原因を解析するシステムである。
[Gaming machine management system]
Next, an error information history transmission system using the gaming machine 1 of the present embodiment will be described with reference to FIG. The error information history transmission system is a system that stores various errors occurring in the gaming machine 1 as error information, transmits the history of the error information to a remote server by using a portable terminal, and analyzes the cause of the error. .

図47に示すように、エラー情報履歴送信システムは、遊技機1と、係員が所持する携帯端末としてのカメラ付き携帯通信端末(以下、「携帯端末」という)400と、サーバとしてのデータ管理サーバ500と、解析手段としての解析用PC600とを含んで構成される。なお、図47の例では、説明の便宜上、一つの携帯端末400を示しているが、実際には多数の携帯端末400からデータ管理サーバ500にアクセス可能となっている。   As shown in FIG. 47, the error information history transmission system includes a gaming machine 1, a camera-equipped mobile communication terminal (hereinafter, referred to as “mobile terminal”) 400 as a mobile terminal owned by a clerk, and a data management server as a server. And an analysis PC 600 as analysis means. Note that, in the example of FIG. 47, one portable terminal 400 is shown for convenience of description, but actually, a large number of portable terminals 400 can access the data management server 500.

データ管理サーバ500は、例えば、エラー情報の管理のみならず遊技記録に関する情報も管理する。携帯端末400とデータ管理サーバ500とは、ネットワークNWを介して、例えば、通信プロトコルにTCP/IP等を用いて相互にデータの送受信が可能になっている。なお、ネットワークNWは、例えば、インターネット、専用通信回線(例えば、CATV(Community Antenna Television)回線)、移動体通信網(基地局等を含む)、およびゲートウェイ等により構築されている。なお、遊技機1はネットワークNWに接続されていない。   The data management server 500 manages, for example, not only error information management but also information related to game records. The portable terminal 400 and the data management server 500 can mutually transmit and receive data via the network NW using, for example, TCP / IP as a communication protocol. The network NW is constructed by, for example, the Internet, a dedicated communication line (for example, a CATV (Community Antenna Television) line), a mobile communication network (including base stations and the like), a gateway, and the like. Note that the gaming machine 1 is not connected to the network NW.

なお、携帯端末400と、データ管理サーバ500と、解析用PC600とは、特に図示しないが、それぞれ、制御部、記憶部、表示部、通信部等を備えている。また、データ管理サーバ500および解析用PC600は、例えば、遊技機1のメーカやシステム管理会社等、遊技機1の設置場所とは離隔した区域700に設置されることが好ましい。   Although not shown, the mobile terminal 400, the data management server 500, and the analysis PC 600 each include a control unit, a storage unit, a display unit, a communication unit, and the like. In addition, it is preferable that the data management server 500 and the analysis PC 600 be installed in an area 700 separated from the installation place of the gaming machine 1 such as a maker of the gaming machine 1 or a system management company.

遊技機1のサブCPU71は、エラー情報履歴送信システムによりサービスを提供する際、係員(携帯端末400)がデータ管理サーバ500にアクセスするように二次元コード300を液晶表示領域23に表示させる。具体的には、図49に示すように、係員が液晶表示領域23にエラー情報履歴を表示させ、例えば、通信エラーアラームであるCOMエラーアラーム(COM ERR ALM)23b等の所定の項目を選択することにより、二次元コード300を表示させる。   When providing a service by the error information history transmission system, the sub CPU 71 of the gaming machine 1 displays the two-dimensional code 300 on the liquid crystal display area 23 so that a clerk (mobile terminal 400) accesses the data management server 500. Specifically, as shown in FIG. 49, the attendant displays an error information history on the liquid crystal display area 23, and selects a predetermined item such as a COM error alarm (COM ERR ALM) 23b which is a communication error alarm. Thereby, the two-dimensional code 300 is displayed.

携帯端末400の制御部は、表示された二次元コード300を携帯端末400のカメラ401で読み取り、例えば携帯端末400の専用ソフトにより二次元コード300を解析し、コード内のドメインおよび通信エラーログ等の情報を取得し、二次元コード300に含まれるドメイン等に従ってデータ管理サーバ500にアクセスし、二次元コード300に含まれる情報を出力時送信データとして送信する。   The control unit of the portable terminal 400 reads the displayed two-dimensional code 300 with the camera 401 of the portable terminal 400, analyzes the two-dimensional code 300 using, for example, dedicated software of the portable terminal 400, and analyzes the domain in the code, a communication error log, and the like. , And accesses the data management server 500 according to the domain and the like included in the two-dimensional code 300, and transmits the information included in the two-dimensional code 300 as output-time transmission data.

一方、データ管理サーバ500の制御部は、受信した送信データに含まれる通信エラー情報を記憶部に記憶する。   On the other hand, the control unit of the data management server 500 stores the communication error information included in the received transmission data in the storage unit.

また、データ管理サーバ500の制御部は、出力時送信データに含まれる通信エラー情報を図示しないエラー情報データベースDB(database)に蓄積するとともに、当該通信エラー情報を解析用PC600に送信する。また、データ管理サーバ500の制御部は、受信した通信エラー情報等が示すエラー内容を携帯端末400が表示できるような表示データ(例えば、Webページ)を生成し、アクセスしてきた携帯端末400に対して返信する(図中、一点鎖線矢視)。そして、携帯端末400の制御部は受信した表示データに基づいて、エラー内容等を示す画面402を表示部に表示させる。係員は、その画面402からエラー内容等を確認することができる。   The control unit of the data management server 500 accumulates communication error information included in the transmission data at the time of output in an error information database DB (database) (not shown) and transmits the communication error information to the analysis PC 600. Further, the control unit of the data management server 500 generates display data (for example, a Web page) that allows the mobile terminal 400 to display the error content indicated by the received communication error information and the like, And reply (in the figure, when viewed with a dashed line arrow). Then, the control unit of the portable terminal 400 causes the display unit to display a screen 402 indicating the content of the error or the like based on the received display data. The attendant can check the error content and the like from the screen 402.

さらに、通信エラー情報を受信した解析用PC600は、その通信エラー情報や、エラー情報データベースDBに蓄積された各種の情報に基づいて通信エラーの原因を解析するようになっている。解析用PC600により解析された通信エラーの原因は、当該解析用PC600が設置される遊技機1のメーカやシステム管理会社等において、遊技機1のプログラムや構造等の改善、あるいは遊技機1の設置されたホールでの管理の改善等、適宜利用される。   Further, the analysis PC 600 that has received the communication error information analyzes the cause of the communication error based on the communication error information and various information stored in the error information database DB. The cause of the communication error analyzed by the analysis PC 600 may be that the manufacturer or system management company of the gaming machine 1 in which the analysis PC 600 is installed improves the game or the program of the gaming machine 1 or installs the gaming machine 1 It is used as appropriate, for example, to improve the management of the hall.

次に、係員がエラー情報履歴送信サービスを利用する際における遊技機1について説明する。遊技機1のサブCPU71は、図49に示すエラー情報履歴を液晶表示装置5に表示させるために、係員による通常操作と簡易操作との2種類の操作法を採用している。通常操作を実行する場合は、係員がドアキー2を右回転させて前面扉1bのロック機構を解放し、設定キーをオン操作して設定キースイッチ20Sをオンにすることで、液晶表示領域23に図48に示すメニュー画面が表示される。   Next, the gaming machine 1 when a clerk uses the error information history transmission service will be described. The sub CPU 71 of the gaming machine 1 employs two types of operation methods, a normal operation and a simple operation by a clerk, to display the error information history shown in FIG. 49 on the liquid crystal display device 5. When performing the normal operation, the clerk turns the door key 2 clockwise to release the lock mechanism of the front door 1b, and turns on the setting key to turn on the setting key switch 20S, so that the liquid crystal display area 23 is displayed. The menu screen shown in FIG. 48 is displayed.

そして、係員が操作キーを操作して、「エラー情報履歴」項目23aを選択することで、液晶表示領域23に図49に示すエラー情報履歴画面が表示される。一方、簡易操作を実行する場合は、係員は、エラー発生時や非遊技時にドアキー2を左回転させてその状態を一定時間、例えば5秒間以上保持する。これにより、液晶表示領域23に、図49に示すエラー情報履歴画面が表示される。   Then, the clerk operates the operation key to select the “error information history” item 23a, and the error information history screen shown in FIG. On the other hand, when performing a simple operation, the clerk rotates the door key 2 counterclockwise when an error occurs or during a non-game, and holds the state for a predetermined time, for example, 5 seconds or more. As a result, the error information history screen shown in FIG. 49 is displayed in the liquid crystal display area 23.

サブCPU71は、係員が選択ボタン24と決定ボタン25を用いて、「エラー情報履歴」項目23aを選択する操作を検出すると、図49に示すように、液晶表示領域23にエラー情報履歴を表示する。さらに、サブCPU71は、係員が選択ボタン24と決定ボタン25を用いて、「COMエラーアラーム」項目23bを選択する操作を検出すると、当該エラー情報履歴に基づいて送信情報を生成し、図49に示すように、「COMエラーアラーム」項目23bの右側に送信情報に基づく二次元コード300を表示させる。   When the sub CPU 71 detects an operation of selecting the “error information history” item 23a using the selection button 24 and the determination button 25, the sub CPU 71 displays the error information history in the liquid crystal display area 23 as shown in FIG. . Further, when the sub CPU 71 detects an operation of selecting the “COM error alarm” item 23b using the selection button 24 and the determination button 25, the sub CPU 71 generates transmission information based on the error information history, and FIG. As shown, a two-dimensional code 300 based on the transmission information is displayed on the right side of the “COM error alarm” item 23b.

また、サブCPU71は、通信エラーが1回発生した時点ではCOMエラーアラームを表示させず、1回目の通信エラーが発生してから30分以内に再度通信エラーが発生した場合に限り、COMエラーアラームを表示するようになっている。このため、サブCPU71は、通信エラーの発生した間隔を計測するためのCOMエラータイマを備えている。COMエラータイマは、内蔵RTC70aの計時またはOSが提供する機能による計時に基づいて計測を行う。   Further, the sub CPU 71 does not display the COM error alarm when a communication error occurs once, but only when a communication error occurs again within 30 minutes after the first communication error occurs, the sub error does not appear. Is displayed. For this reason, the sub CPU 71 has a COM error timer for measuring an interval at which a communication error has occurred. The COM error timer performs measurement based on time measurement of the built-in RTC 70a or time measurement by a function provided by the OS.

また、本実施の形態では、サブCPU71は、通信エラーが発生した場合に限って二次元コード300を作成するようにしている。このため、通信エラーが、例えば通常の遊技中に偶発的に発生した場合は、二次元コード300にエラー情報として載せられるデータは、図52(a)に示すように正常な処理の途中で通信エラーが発生し、その直後から再び正常な処理が実行されたものとなる。ここで、図52中の数値はデータの文字数であり、1文字のデータはコマンド種別、2文字のデータは直前のコマンドに対するパラメータをそれぞれ示す。   In the present embodiment, the sub CPU 71 creates the two-dimensional code 300 only when a communication error occurs. For this reason, if a communication error occurs accidentally during a normal game, for example, data to be placed as error information in the two-dimensional code 300 is transmitted during normal processing as shown in FIG. An error occurs, and normal processing is executed again immediately after that. Here, the numerical value in FIG. 52 is the number of data characters, one character data indicates a command type, and two character data indicates parameters for the immediately preceding command.

また、通信エラーがゴト行為により発生したもので、遊技機1に設定変更があった場合は、二次元コード300にエラー情報として載せられるデータは、図52(b)に示すように通信エラーの発生直後に設定変更がなされたものとなる。さらに、通信エラーが発生してレバー操作による連続送信がなされた場合は、二次元コード300にエラー情報として載せられるデータは、図52(c)に示すように通信エラーの発生直後からコマンド種別であるレバー操作とパラメータである成立役とが連続したものとなる。   When a communication error has occurred due to a goto action, and there has been a setting change in the gaming machine 1, the data to be placed as error information in the two-dimensional code 300 is, as shown in FIG. The setting is changed immediately after the occurrence. Further, when a communication error occurs and continuous transmission is performed by lever operation, the data to be placed as error information in the two-dimensional code 300 includes a command type immediately after the occurrence of the communication error as shown in FIG. A certain lever operation and a winning combination as a parameter are continuous.

図53は、副制御回路70のサブRAM73−1のデータが破壊されたことをデータ破壊検出手段71cが検出した場合に、副制御回路70が、遊技機1の液晶表示領域23のほぼ全面に、RAMデータにサム異常が生じたため遊技を続行できない旨を報知した一例を示す。   FIG. 53 shows that when the data destruction detecting means 71c detects that the data in the sub RAM 73-1 of the sub control circuit 70 has been destroyed, the sub control circuit 70 covers almost the entire liquid crystal display area 23 of the gaming machine 1. An example is shown in which a notification that the game cannot be continued because a sum error has occurred in the RAM data is shown.

例えば、主制御回路60から受信したコマンド、演出データ情報、遊技状態情報、内部当籤役情報、表示役情報、各種カウンタおよび各種フラグ等の情報に関するデータの一部や全部が消去された場合に、遊技機1の液晶表示領域23の図柄表示領域4L、4C、4Rを除いた部分に、「RAMデータ異常 遊技を続行できません。設定変更を行ってください。」との報知を行う。このような報知を行うことにより、ゴト行為の抑制を図ることが期待できる。   For example, when some or all of the data received from the main control circuit 60, such as commands, effect data information, gaming state information, internal winning combination information, display combination information, various counters, and various flags, is deleted, In the portion of the liquid crystal display area 23 of the gaming machine 1 other than the symbol display areas 4L, 4C, and 4R, a notification that "RAM data abnormal game cannot be continued. Please change the settings." By performing such notification, it can be expected that the goto action is suppressed.

また、図54は、主制御回路60と副制御回路70との間で通信エラーが発生した場合に、副制御回路70が、遊技機1の液晶表示領域23のほぼ全面に、通信異常が生じたため遊技を続行できない旨を報知した一例を示す。   FIG. 54 shows that, when a communication error occurs between the main control circuit 60 and the sub-control circuit 70, the sub-control circuit 70 causes a communication error to occur over almost the entire liquid crystal display area 23 of the gaming machine 1. This shows an example of notifying that the game cannot be continued.

例えば、副制御回路70の通信エラー検出手段71aがCOMエラーを検出した場合、手順検出手段71bが手順異常エラーを検出した場合、または、通信断絶検知手段71hが主制御回路60から副制御回路70への通信が遮断したことを検出した場合に、通信異常の発生の報知を行う。これにより、上記の副制御回路70のサブRAM73−1のデータが破壊された場合と同様に、ゴト行為の抑制を図ることが期待できる。   For example, when the communication error detection means 71a of the sub control circuit 70 detects a COM error, when the procedure detection means 71b detects a procedure error, or when the communication disconnection detection means 71h When it is detected that the communication to the communication is interrupted, the occurrence of the communication abnormality is notified. As a result, it is expected that the goto action is suppressed as in the case where the data in the sub RAM 73-1 of the sub control circuit 70 is destroyed.

[サブCPU]
次に、図55を参照しながらサブCPU71の電源投入処理(電断判定処理部)について説明する。図55はサブCPU71の電源投入処理のフローチャートである。
[Sub CPU]
Next, the power-on processing (power-off determination processing unit) of the sub CPU 71 will be described with reference to FIG. FIG. 55 is a flowchart of the power-on process of the sub CPU 71.

サブCPU71の電源投入処理は、OS内の初期化処理であり、サブCPU71の電源が投入されると、CPUおよび内部デバイスの初期化や周辺ICの初期化を行うためにサブCPU初期設定処理が実行される(ステップS910)。   The power on process of the sub CPU 71 is an initialization process in the OS. When the power of the sub CPU 71 is turned on, the sub CPU initialization process is performed to initialize the CPU and internal devices and initialize peripheral ICs. The process is executed (Step S910).

次に、サブCPU71は、各種のタスク起動要求のために、図57に基づいて後述するマザータスクの起動要求処理を実行する(ステップS911)。そして、サブCPU71は、サブRAM管理処理(ステップS912)を実行して、バックアップRAM73−2のバックアップデータが正常であることの確認を行う。   Next, the sub CPU 71 executes a mother task activation request process described later with reference to FIG. 57 for various task activation requests (step S911). Then, the sub CPU 71 executes a sub RAM management process (step S912) to confirm that the backup data in the backup RAM 73-2 is normal.

次に、サブCPU71は、バックアップRAM73−2のバックアップデータ1領域73a−2およびバックアップデータ2領域73c−2の所定の領域に書き込まれている電断判定フラグを読み取って、電断判定フラグが1か否かを判別する(ステップS913)。   Next, the sub CPU 71 reads the power interruption determination flag written in a predetermined area of the backup data 1 area 73a-2 and the backup data 2 area 73c-2 of the backup RAM 73-2, and sets the power interruption determination flag to 1 It is determined whether or not this is the case (step S913).

サブCPU71は、ステップS913において、電断判定フラグが1であると判別した場合には、電源投入後の最初のスタートレバー6の操作の前に異常電断が生じたと判断し、エラー情報登録手段71dによって、電断異常を示すエラーコード(WDR PRE)をサブRAM73−1のエラー情報履歴格納領域73d−1に登録する(ステップS914)。   If the sub CPU 71 determines in step S913 that the power interruption determination flag is 1, the sub CPU 71 determines that abnormal power interruption has occurred before the first operation of the start lever 6 after turning on the power, and an error information registration unit. By 71d, an error code (WDR PRE) indicating a power failure is registered in the error information history storage area 73d-1 of the sub RAM 73-1 (step S914).

一方、サブCPU71は、ステップS913において、電断判定フラグが1ではないと判別したときには、電断判定フラグが2であるか否かを判別する(ステップS915)。   On the other hand, when the sub CPU 71 determines in step S913 that the power interruption determination flag is not 1, it determines whether the power interruption determination flag is 2 (step S915).

サブCPU71は、ステップS915において、電断判定フラグが2であると判別した場合には、スタートレバー6の操作の後に異常電断が生じたと判断し、エラー情報登録手段71dによって、電断異常を示すエラーコード(WDR POST)をサブRAM73−1のエラー情報履歴格納領域73d−1に登録する(ステップS916)。   If the sub CPU 71 determines in step S915 that the power interruption determination flag is 2, the sub CPU 71 determines that abnormal power interruption has occurred after the operation of the start lever 6, and the error information registration unit 71d determines that the power interruption abnormality has occurred. The indicated error code (WDR POST) is registered in the error information history storage area 73d-1 of the sub RAM 73-1 (step S916).

サブCPU71は、電断異常を示すエラーコード(WDR PRE)を登録した(ステップS914)後、ステップS915において、電断判定フラグは2ではないと判別した後、または、電断異常を示すエラーコード(WDR POST)を登録した(ステップS916)後には、電断判定フラグを1にセットして(ステップS917)、サブCPUの電源投入処理を終了する。   After registering the error code (WDR PRE) indicating the power failure abnormality (step S914), the sub CPU 71 determines in step S915 that the power failure determination flag is not 2, or the error code indicating the power failure abnormality. After registering (WDR POST) (step S916), the power-off determination flag is set to 1 (step S917), and the power-on processing of the sub CPU ends.

また、副制御回路70内に電断検知回路が設けられている(図示しない)。その電断検知回路が、電圧低下、例えば、4.5Vまで電圧が低下したことを検知すると、電断検知信号を出力する。サブCPU71は、外部割込ポート(NMI)からの割込入力により、図56に示すサブCPUの電断割込処理(電断判定処理部)を実行する。   Further, a power interruption detection circuit is provided in the sub control circuit 70 (not shown). When the power interruption detection circuit detects a voltage drop, for example, a voltage drop to 4.5 V, it outputs a power interruption detection signal. The sub CPU 71 executes the power interruption interruption processing (power interruption determination processing unit) of the sub CPU shown in FIG. 56 in response to an interruption input from an external interruption port (NMI).

サブCPUの電断割込処理では、サブCPU71は、バックアップRAM73−2のバックアップデータ1領域73a−2およびバックアップデータ2領域73c−2の所定の領域に書き込まれている電断判定フラグを0にセットする(ステップS950)。このため、電源起動時に、電断判定フラグが0であれば、通常電断としてエラー登録は行わない。   In the power interruption interruption processing of the sub CPU, the sub CPU 71 sets the power interruption determination flag written in a predetermined area of the backup data 1 area 73a-2 and the backup data 2 area 73c-2 of the backup RAM 73-2 to 0. It is set (step S950). For this reason, if the power interruption determination flag is 0 when the power is turned on, no error registration is performed as normal power interruption.

したがって、図56に示すサブCPU71の電断割込処理の対比において、図55に示すサブCPU71の電源投入処理によって、電断割込処理を通らないで電源がオフになるゴト行為を電断異常として検知することができる。ゴト行為としては、例えば、電断検知回路の出力ラインを切断したり、電源がオフになっても電断検知回路に電源を供給することによって、検知信号を出力させないようにしたりする行為がある。   Therefore, in contrast to the power interruption process of the sub CPU 71 shown in FIG. 56, the power-on process of the sub CPU 71 shown in FIG. Can be detected. The goto action includes, for example, cutting off the output line of the power failure detection circuit or supplying power to the power failure detection circuit even when the power is turned off so that the detection signal is not output. .

また、図56のサブCPUの電断割込処理では、電断判定フラグを0にセット(ステップS950)した後、図76に示すバックアップ作成処理を実行する(ステップS951)。   In the power interruption interrupting process of the sub CPU in FIG. 56, after setting the power interruption determination flag to 0 (step S950), the backup creation process shown in FIG. 76 is executed (step S951).

なお、主制御と異なり、サブCPUの電断割込処理では、サブCPU71はサム値の計算は行わない。サブCPU71によるサム値の計算は、有効コマンド受信時、演出モード変更時等ごとに行われている。   Note that, unlike the main control, the sub CPU 71 does not calculate the sum value in the power interruption interruption process of the sub CPU. The calculation of the sum value by the sub CPU 71 is performed every time a valid command is received, when the effect mode is changed, and the like.

図57に示すマザータスクの要求処理は、OSに遊技機1の機能に必要なタスクの起動要求をする処理である。まずサブCPU71は演出登録処理の起動要求をする(ステップS1001)。次にサブタスクの起動要求として、役物制御タスク起動要求(ステップS1002)、ランプ制御タスク起動要求(ステップS1003)、サウンド制御タスク起動要求(ステップS1004)、主基板通信タスク起動要求(ステップS1005)、アニメタスク起動要求(ステップS1006)、RTC制御タスク起動要求(ステップS1007)、次に、エラー監視タスク起動要求をする。   The mother task request process shown in FIG. 57 is a process for requesting the OS to start a task necessary for the function of the gaming machine 1. First, the sub CPU 71 requests activation of the effect registration process (step S1001). Next, as a subtask activation request, an accessory control task activation request (step S1002), a lamp control task activation request (step S1003), a sound control task activation request (step S1004), a main board communication task activation request (step S1005), An animation task activation request (step S1006), an RTC control task activation request (step S1007), and then an error monitoring task activation request are made.

図58を参照しながらサブCPU71のエラー監視タスクについて説明する。図58はサブCPU71のエラー監視タスクのフローチャートである。エラー監視タスクは、サブCPU71のエラー監視手段(図示しない)によって実行される。   The error monitoring task of the sub CPU 71 will be described with reference to FIG. FIG. 58 is a flowchart of the error monitoring task of the sub CPU 71. The error monitoring task is executed by an error monitoring unit (not shown) of the sub CPU 71.

サブCPU71は、エラー監視タスクの処理の周期として、2msの周期設定を行い(ステップS1101)、最初に、COM ERR ALMが発生中か否かを判別する(ステップS1102)。   The sub CPU 71 sets a cycle of 2 ms as the processing cycle of the error monitoring task (step S1101), and first determines whether or not a COM ERR ALM is occurring (step S1102).

サブCPU71は、ステップS1102においてCOM ERR ALMは発生中ではないと判別したときには、続いて、シーケンスエラーが発生しているか否かを判別する(ステップS1103)。シーケンスエラーは、COMエラー以外の通信に関する手順異常によるエラーである。   When determining that COM ERR ALM is not occurring in step S1102, the sub CPU 71 subsequently determines whether or not a sequence error has occurred (step S1103). The sequence error is an error due to a procedure error related to communication other than the COM error.

サブCPU71は、ステップS1103においてシーケンスエラーが発生していると判別したとき、または、ステップS1102においてCOM ERR ALMが発生中であると判別したときには、ドアが開放状態であるか否かを判別する(ステップS1104)。ここでのドアは、遊技機1の前面扉1bであり、ドアが開放状態であることは、副制御回路70のポートに入力されるドア開閉スイッチ29Sの入力の状態で判別される。   When determining that a sequence error has occurred in step S1103, or determining that COM ERR ALM is occurring in step S1102, the sub CPU 71 determines whether or not the door is open (step S1102). Step S1104). The door here is the front door 1b of the gaming machine 1, and whether the door is open is determined by the input state of the door open / close switch 29S input to the port of the sub-control circuit 70.

サブCPU71は、ステップS1104においてドアが開放状態であると判別したときには、リセットスイッチ23Sがオンであるか否かを判別する(ステップS1105)。   If the sub CPU 71 determines in step S1104 that the door is open, it determines whether the reset switch 23S is on (step S1105).

リセットスイッチ23Sの信号は、主制御回路60のポート入力データであり、無操作コマンドのパラメータとしてI/O38を介して副制御回路70に入力される。副制御回路70の受信コマンドが無操作コマンドであるか否かは、後述の図69のサブCPU主基板通信タスクにおいて判別される(ステップS818)。そのステップで無操作コマンドであると判別されると、そのコマンドのパラメータがワーク領域73c−1に登録される(ステップS819)。   The signal of the reset switch 23S is port input data of the main control circuit 60, and is input to the sub-control circuit 70 via the I / O 38 as a parameter of a no-operation command. Whether the received command of the sub-control circuit 70 is a no-operation command is determined in a sub-CPU main board communication task of FIG. 69 described later (step S818). If it is determined in this step that the command is a no-operation command, the parameters of the command are registered in the work area 73c-1 (step S819).

次に、サブCPU71は、ステップS1105においてリセットスイッチ23Sがオンであると判別したときには、発生中のエラーの解除登録を行う(ステップS1106)。ここで解除されるエラーは、主制御回路60と副制御回路70との間での通信エラーである。この解除は、サブRAM73−1のエラー情報履歴格納領域73d−1に登録される。このように、発生中のエラー解除は、副制御回路70のポートに入力されるドア開閉スイッチ29Sの入力と、主制御回路60のI/O38を介して入力される無操作コマンドの入力との両方を必須とするため、主制御回路60からのコマンドのみによってされることはない。   Next, when the sub CPU 71 determines in step S1105 that the reset switch 23S is ON, the sub CPU 71 performs cancellation registration of the error that has occurred (step S1106). The error that is canceled here is a communication error between the main control circuit 60 and the sub control circuit 70. This cancellation is registered in the error information history storage area 73d-1 of the sub RAM 73-1. As described above, the error that has occurred is reset between the input of the door open / close switch 29S input to the port of the sub control circuit 70 and the input of the no-operation command input via the I / O 38 of the main control circuit 60. Since both are indispensable, they are not performed only by the command from the main control circuit 60.

上記のステップS1102からステップS1106までの処理によって、ドアを開放した上でさらにリセットスイッチをオンにした場合に、通信異常報知の解除ができるようになる。   Through the processing from step S1102 to step S1106, when the door is opened and the reset switch is further turned on, the communication abnormality notification can be released.

次に、サブCPU71は、受信データ登録キューに、データがあるか否かを判別する(ステップS1107)。なお、受信データ登録キューにデータがある場合であっても登録キューからデータの取り出しは行わない。   Next, the sub CPU 71 determines whether or not there is data in the reception data registration queue (step S1107). Note that even if there is data in the reception data registration queue, no data is taken out of the registration queue.

サブCPU71は、ステップS1107において、受信データ登録キューに、データがないと判別したときには、通信断絶カウンタを1更新し(ステップS1108)、続いて、通信断絶カウンタが15(30ms)以上で通信遮断報知が未発生か否かを判別する(ステップS1109)。通信遮断の検出は、通信断絶検知手段71hによって行われる。   When determining that there is no data in the reception data registration queue in step S1107, the sub CPU 71 updates the communication disconnection counter by 1 (step S1108), and subsequently, notifies the communication disconnection when the communication disconnection counter is 15 (30 ms) or more. It is determined whether or not has occurred (step S1109). The detection of the communication interruption is performed by the communication interruption detecting means 71h.

サブCPU71は、ステップS1109において、通信断絶カウンタが15(30ms)以上で通信遮断報知が未発生に該当すると判別したときには、通信遮断報知の発生をエラー情報として登録する(ステップS1110)。具体的には、エラー情報登録手段71dが、サブRAM73−1のエラー情報履歴格納領域73d−1に、エラーコード(COM DCN ALM)を登録する。   If the sub CPU 71 determines in step S1109 that the communication disconnection counter is 15 (30 ms) or more and the communication disconnection notification does not occur, the sub CPU 71 registers the occurrence of the communication disconnection notification as error information (step S1110). Specifically, the error information registration unit 71d registers an error code (COM DCN ALM) in the error information history storage area 73d-1 of the sub RAM 73-1.

サブCPU71は、ステップS1110においてエラー情報を登録したとき、または、ステップS1109において、「通信断絶カウンタが15(30ms)以上で通信遮断報知が未発生」に該当しないと判別したときには、2msの周期待ちを行った(ステップS1114)後に、ステップS1102に処理を戻す。   When the sub CPU 71 registers the error information in step S1110, or determines in step S1109 that the communication disconnection counter does not correspond to “15 (30 ms) or more and communication disconnection notification has not occurred”, it waits for a cycle of 2 ms. (Step S1114), the process returns to step S1102.

一方、サブCPU71は、ステップS1107において、受信データ登録キューに、データがあると判別したときには、続いて、通信遮断報知が発生中か否かを判別する(ステップS1111)。   On the other hand, when it is determined in step S1107 that there is data in the reception data registration queue, the sub CPU 71 subsequently determines whether or not a communication cutoff notification is being generated (step S1111).

サブCPU71は、ステップS1111において、通信遮断報知が発生中であると判別したときには、通信遮断報知解除をエラー情報に登録する(ステップS1112)。具体的には、エラー情報登録手段71dが、サブRAM73−1のエラー情報履歴格納領域73d−1に、通信遮断報知解除をエラー情報として登録する。   If the sub CPU 71 determines in step S1111 that the communication cutoff notification is being generated, the sub CPU 71 registers the communication cutoff notification release in the error information (step S1112). Specifically, the error information registration unit 71d registers the communication cutoff notification release as error information in the error information history storage area 73d-1 of the sub RAM 73-1.

サブCPU71は、ステップS1112の処理後、または、ステップS1111において、通信遮断報知は発生中ではないと判別したときには、通信断絶カウンタをクリアし(ステップS1113)、2msの周期待ちを行った(ステップS1114)後に、ステップS1102に処理を戻す。   The sub CPU 71 clears the communication disconnection counter (step S1113) or waits for a period of 2 ms (step S1114) after the processing of step S1112 or when determining in step S1111 that the communication disconnection notification is not occurring. Then, the process returns to step S1102.

次に、上述したエラー情報履歴送信システムの動作を、図59〜図74に示すフローチャートに沿って説明する。まず、図59を参照して副制御回路70における主基板通信受信割込処理について説明する。なお、図59は、本実施の形態の副制御回路70における主基板通信受信割込処理のフローチャートを示す図である。この副制御回路70における主基板通信受信割込処理のプログラムは、主制御回路60から副制御回路70に送信データが送信された時に、サブCPU71が割込処理として実行する。   Next, the operation of the above-described error information history transmission system will be described with reference to the flowcharts shown in FIGS. First, the main board communication reception interrupt processing in the sub control circuit 70 will be described with reference to FIG. FIG. 59 is a diagram showing a flowchart of the main board communication reception interrupt processing in the sub control circuit 70 of the present embodiment. The program of the main board communication reception interrupt processing in the sub control circuit 70 is executed by the sub CPU 71 as the interrupt processing when the transmission data is transmitted from the main control circuit 60 to the sub control circuit 70.

サブCPU71は、受信データレジスタから受信データを取得する(ステップS800)。また、サブCPU71は、受信ステータスレジスタから受信ステータスデータを取得する(ステップS801)。さらに、サブCPU71は、受信データと、その受信データに関する受信ステータスデータとを、各キューバッファに登録し(ステップS802)、主基板通信受信割込処理を終了する。   The sub CPU 71 acquires the reception data from the reception data register (step S800). Further, the sub CPU 71 acquires reception status data from the reception status register (step S801). Further, sub CPU 71 registers the reception data and the reception status data relating to the reception data in each queue buffer (step S802), and terminates the main board communication reception interrupt processing.

サブCPU71は、上述したステップS800〜ステップS802の主基板通信受信割込処理を1回実行することにより、1バイトの受信データを処理するようになっている。本実施の形態では、1コマンドは8バイトのデータから構成される。したがって、サブCPU71は、ステップS800〜S802を8回連続して処理することにより、シリアルデータ通信の実行により1コマンドの処理を完了するようになっている。   The sub CPU 71 processes the 1-byte received data by executing the main board communication reception interrupt process of steps S800 to S802 once. In the present embodiment, one command is composed of 8-byte data. Therefore, the sub CPU 71 completes processing of one command by executing serial data communication by performing steps S800 to S802 eight times in a row.

[演出登録処理]
次に、図60に示すフローチャートを参照して、副制御回路70の遊技に関する動作について説明する。
[Direction registration process]
Next, with reference to the flowchart shown in FIG. 60, the operation of the sub control circuit 70 relating to the game will be described.

図60を参照して、サブCPUにより行われる演出登録処理について説明する。なお、図60は、本実施の形態の演出登録処理のフローチャートを示す図である。   The effect registration process performed by the sub CPU will be described with reference to FIG. FIG. 60 is a diagram showing a flowchart of the effect registration processing of the present embodiment.

初めに、サブCPU71は、演出登録処理に4msの周期を設定する(ステップS310)。次に、サブCPU71は、メッセージキューからメッセージを取り出す(ステップS311)。次いで、サブCPU71は、メッセージキューにメッセージはあったか否かを判別する(ステップS312)。このとき、サブCPU71は、メッセージキューにメッセージはなかったと判別したときには、ステップS317の処理に移行する。   First, the sub CPU 71 sets a cycle of 4 ms in the effect registration process (step S310). Next, the sub CPU 71 extracts a message from the message queue (step S311). Next, the sub CPU 71 determines whether or not there is a message in the message queue (step S312). At this time, when the sub CPU 71 determines that there is no message in the message queue, the process proceeds to step S317.

一方、サブCPU71は、ステップS312において、メッセージキューにメッセージがあると判別したときには、通信遮断報知が発生中か否かを判別する(ステップS313)。通信遮断報知は、サブCPU71の通信断絶検知手段71hが、主制御回路60から副制御回路70への通信が遮断したことを検出した場合に行われ、報知の状態では、図54に示すように、液晶表示領域23のほぼ全面に、通信異常が表示されて、一切の演出が行われない。   On the other hand, when it is determined in step S312 that there is a message in the message queue, the sub CPU 71 determines whether or not the communication cutoff notification is being generated (step S313). The communication interruption notification is performed when the communication disconnection detection unit 71h of the sub CPU 71 detects that the communication from the main control circuit 60 to the sub control circuit 70 has been interrupted. In the notification state, as shown in FIG. A communication error is displayed on almost the entire surface of the liquid crystal display area 23, and no effect is performed.

サブCPU71は、ステップS313において、通信遮断報知が発生中ではないと判別した場合には、メッセージから遊技情報を複写し(ステップS314)、次に、演出内容決定処理を行う(ステップS315)。演出内容決定処理では、詳しくは図61を参照しながら説明する通り、メインCPU31から送信された各種コマンドに応じた演出内容が決定され、受信したコマンドで特定される例えば遊技状態や動作状態に応じた演出データがサブRAM73−1に登録される。   If the sub CPU 71 determines in step S313 that the communication cutoff notification is not being generated, the sub CPU 71 copies the game information from the message (step S314), and then performs an effect content determination process (step S315). In the effect content determination processing, as will be described in detail with reference to FIG. 61, the effect content according to various commands transmitted from the main CPU 31 is determined, and according to, for example, a game state or an operation state specified by the received command. The produced effect data is registered in the sub RAM 73-1.

続いて、サブCPU71は、サブRAM73−1からSRAM73−2にバックアップデータを作成するバックアップ作成処理を行う(ステップS316)。   Subsequently, the sub CPU 71 performs backup creation processing for creating backup data from the sub RAM 73-1 to the SRAM 73-2 (step S316).

次に、サブCPU71は、ステップS312においてメッセージキューにメッセージはなかったと判別したとき、ステップS313において通信遮断報知が発生中であると判別したとき、または、ステップS316においてバックアップ作成処理を行った後には、アニメーションデータの登録を行う(ステップS317)。具体的には、サブCPU71は、演出内容決定処理において登録された演出データに基づいて、アニメーションデータの登録を行う。これにより、液晶表示装置5に画像が表示される。すなわち、サブCPU71は、演出内容決定処理において決定された演出データに基づいて、画像表示コマンドをGPU74に送信する。   Next, when the sub CPU 71 determines that there is no message in the message queue in step S312, determines that the communication cutoff notification is occurring in step S313, or performs the backup creation processing in step S316, Then, the animation data is registered (step S317). Specifically, the sub CPU 71 registers the animation data based on the effect data registered in the effect content determination processing. Thereby, an image is displayed on the liquid crystal display device 5. That is, the sub CPU 71 transmits an image display command to the GPU 74 based on the effect data determined in the effect content determining process.

GPU74は、受信した画像表示コマンドに基づいて、VRAM75に展開されている画像データの中から適当な画像データを選択するとともに当該画像データの表示位置や大きさを決定し、画像データをVRAM75に備えられた一方のフレームバッファに格納する。   The GPU 74 selects appropriate image data from the image data expanded in the VRAM 75 based on the received image display command, determines the display position and size of the image data, and prepares the image data in the VRAM 75. And store it in one of the specified frame buffers.

GPU74は、所定の周期(1/30秒)毎にフレームバッファ領域の表示画像データ領域と書込画像データ領域とを入れ換えるバンク切換処理を行う。バンク切換処理においてGPU74は、書込画像データ領域に書き込まれている画像データを液晶表示装置5に出力するとともに、表示画像データ領域を書込画像データ領域に入れ換え、次に表示すべき画像データの書き込みを行う。   The GPU 74 performs a bank switching process for exchanging the display image data area and the write image data area in the frame buffer area at a predetermined cycle (1/30 second). In the bank switching process, the GPU 74 outputs the image data written in the writing image data area to the liquid crystal display device 5, replaces the display image data area with the writing image data area, and outputs the next image data to be displayed. Write.

次に、サブCPU71は、サウンドデータの登録を行う(ステップS318)。具体的には、サブCPU71は、演出内容決定処理において登録した演出データに基づいて、サウンドデータの登録を行う。これにより、スピーカ21L、21Rから音が出力される。   Next, the sub CPU 71 registers sound data (step S318). Specifically, the sub CPU 71 registers sound data based on the effect data registered in the effect content determination processing. As a result, sound is output from the speakers 21L and 21R.

次に、サブCPU71は、LEDデータの登録を行う(ステップS319)。具体的には、サブCPU71は、演出内容決定処理において登録した演出データに基づいて、LEDデータの登録を行う。これにより、各種操作パネル101〜103、表示パネルユニット110が点灯したり消灯したりする。この処理が終了すると、サブCPU71は、4msの周期待ちをして(ステップS320)、ステップS311の処理に戻る。   Next, the sub CPU 71 registers the LED data (step S319). Specifically, the sub CPU 71 registers the LED data based on the effect data registered in the effect content determination processing. Thereby, the various operation panels 101 to 103 and the display panel unit 110 are turned on and off. When this process ends, the sub CPU 71 waits for a period of 4 ms (step S320), and returns to the process of step S311.

次に、図61を参照して、図60に示すサブCPUにより行われる演出登録処理のフローチャートの中の演出内容決定処理について説明する。なお、図61は、演出内容決定処理のフローチャートを示す図である。   Next, with reference to FIG. 61, a description will be given of the effect content determination process in the flowchart of the effect registration process performed by the sub CPU shown in FIG. FIG. 61 is a diagram showing a flowchart of the effect content determination process.

初めに、サブCPU71は、スタートコマンドを受信したか否かを判別する(ステップS350)。サブCPU71は、スタートコマンドを受信したと判別したときには、サブCPU71の受信データが記憶されている格納領域と不正判定用の図柄組合せテーブルから判定用内部当籤役を取得し、サブRAM73−1のワーク領域73c−1に保存する(ステップS351)。   First, the sub CPU 71 determines whether a start command has been received (step S350). When determining that the start command has been received, the sub CPU 71 acquires the internal winning combination for determination from the storage area in which the received data of the sub CPU 71 is stored and the symbol combination table for invalidity determination, and It is stored in the area 73c-1 (step S351).

次に、サブCPU71は、スタートコマンド受信時処理を行い(ステップS352)、演出データの決定や実行等の各種の処理を行う。続いて、サブCPU71は、スタート時用の演出データを登録し(ステップS353)、それから、ゲーム開始後の電断異常を判定するために、バックアップRAM73−2のバックアップデータ1領域73a−2およびバックアップデータ2領域73c−2の所定の領域に、電断判定フラグとして2をセットして(ステップS354)、演出内容決定処理を終了する。   Next, the sub CPU 71 performs a process at the time of receiving a start command (step S352), and performs various processes such as determination and execution of effect data. Subsequently, the sub CPU 71 registers the effect data for the start time (step S353), and then determines the backup data 1 area 73a-2 and the backup data area 73a-2 of the backup RAM 73-2 to determine the power failure after the game starts. The power interruption determination flag is set to 2 in a predetermined area of the data 2 area 73c-2 (step S354), and the effect content determination processing ends.

サブCPU71は、ステップS350の処理においてスタートコマンドを受信していないと判別したときには、次いで、リール停止コマンドを受信したか否かを判別する(ステップS355)。   When determining that the start command has not been received in the process of step S350, the sub CPU 71 then determines whether a reel stop command has been received (step S355).

ステップS355の処理において、サブCPU71は、リール停止コマンドを受信したと判別したときには、リール停止コマンド受信時処理を行い(ステップS356)、作動ストップボタンの種別等に応じて、停止時の演出データを登録し(ステップS357)、続いて、図63に示すリール停止コマンド受信時不正判定処理を実行して(ステップS358)、演出内容決定処理を終了する。   In the process of step S355, when the sub CPU 71 determines that the reel stop command has been received, the sub CPU 71 performs a process at the time of receiving the reel stop command (step S356), and outputs the effect data at the time of stop according to the type of the operation stop button. The registration is performed (step S357), and then the reel stop command reception invalidity determination process shown in FIG. 63 is executed (step S358), and the effect content determination process ends.

サブCPU71は、ステップS355の処理においてリール停止コマンドを受信していないと判別したときには、次いで、表示コマンドを受信したか否かを判別する(ステップS359)。サブCPU71は、表示コマンドを受信したと判別したときには、表示コマンド受信時処理を行い(ステップS360)、続いて、サブCPU71は、表示コマンド受信時不正判定処理を実行して(ステップS361)、演出内容決定処理を終了する。   When the sub CPU 71 determines that the reel stop command has not been received in the process of step S355, it then determines whether a display command has been received (step S359). When determining that the display command has been received, the sub CPU 71 performs a display command receiving process (step S360). Subsequently, the sub CPU 71 executes a display command receiving invalidity determination process (step S361) to produce an effect. The content determination processing ends.

サブCPU71は、ステップS359の処理において表示コマンドを受信していないと判別したときには、次いで、BETコマンドを受信したか否かを判別する(ステップS362)。この時、サブCPU71は、BETコマンドを受信したと判別したときには、投入枚数等に応じて、BET時の演出データを登録し(ステップS363)、演出内容決定処理を終了させる。   When determining that the display command has not been received in the process of step S359, the sub CPU 71 determines whether a BET command has been received (step S362). At this time, when the sub CPU 71 determines that the BET command has been received, the effect data at the time of BET is registered in accordance with the number of inserted coins or the like (step S363), and the effect content determination processing ends.

サブCPU71は、ステップS362の処理においてBETコマンドを受信していないと判別したときには、払出コマンドを受信したか否かを判別する(ステップS364)。この時、サブCPU71は、払出コマンドを受信したと判別したときには、図65に示す払出コマンド受信時不正判定処理を実行して(ステップS365)、演出内容決定処理を終了する。   When determining that the BET command has not been received in the process of step S362, the sub CPU 71 determines whether a payout command has been received (step S364). At this time, when determining that the payout command has been received, the sub CPU 71 executes a payout command receiving irregularity determination process shown in FIG. 65 (step S365), and ends the effect content determination process.

サブCPU71は、ステップS364の処理において払出コマンドを受信していないと判別したときには、次いで、ボーナス開始コマンドを受信したか否かを判別する(ステップS366)。サブCPU71は、ボーナス開始コマンドを受信したと判別したときには、ボーナス開始時用演出データを登録し(ステップS367)、演出内容決定処理を終了する。   When determining that the payout command has not been received in the process of step S364, the sub CPU 71 then determines whether a bonus start command has been received (step S366). When the sub CPU 71 determines that the bonus start command has been received, the bonus start effect data is registered (step S367), and the effect content determination processing ends.

サブCPU71は、ステップS366の処理においてボーナス開始コマンドを受信していないと判別したときには、次いで、ボーナス終了コマンドを受信したか否かを判別する(ステップS368)。このとき、サブCPU71は、ボーナス終了コマンドを受信していないと判別したときには、演出内容決定処理を終了させる。一方、サブCPU71は、ボーナス終了コマンドを受信したと判別したときには、ボーナス終了コマンド受信時処理を行い(ステップS369)、ボーナス終了時用演出データを登録して(ステップS370)、演出内容決定処理を終了する。   When determining that the bonus start command has not been received in the process of step S366, the sub CPU 71 determines whether or not the bonus end command has been received (step S368). At this time, when the sub CPU 71 determines that the bonus end command has not been received, the effect content determination processing ends. On the other hand, when the sub CPU 71 determines that the bonus end command has been received, the sub CPU 71 performs a bonus end command reception process (step S369), registers the bonus end effect data (step S370), and executes the effect content determination process. finish.

次に、図63を参照しながらサブCPU71のリール停止コマンド受信時不正判定処理について説明する。図63は、サブCPU71によるリール停止コマンド受信時不正判定処理のフローチャートである。   Next, with reference to FIG. 63, the irregularity determination processing at the time of receiving the reel stop command of the sub CPU 71 will be described. FIG. 63 is a flowchart of a reel stop command reception irregularity determination process by the sub CPU 71.

最初に、サブCPU71は、メインCPU31からのリール停止コマンドの受信データに含まれている停止リール種別から停止リール番号を取得し、また、停止開始位置と滑りコマ数とからリールの停止位置を取得し、さらに、サブROM72の各種プログラムテーブル領域72eに記憶されている、図67に示すサブCPU不正判定用の図柄配置テーブルから図柄データを取得する(ステップS411)。   First, the sub CPU 71 obtains the stop reel number from the stop reel type included in the received data of the reel stop command from the main CPU 31, and obtains the reel stop position from the stop start position and the number of sliding frames. Then, the symbol data is acquired from the symbol arrangement table for sub CPU illegality determination shown in FIG. 67 stored in the various program table areas 72e of the sub ROM 72 (step S411).

次に、サブCPU71は、第3停止時、つまり、全リール停止時か否かを判別し(ステップS412)、第3停止時でない場合には、処理を演出内容決定処理に戻す。一方、サブCPU71は、ステップS412において第3停止時と判別したときには、サブROM72の各種プログラムテーブル領域72eに記憶されている、図68に示すサブCPU不正判定用の図柄組合せテーブルから、判定用入賞役(当籤番号)を取得する(ステップS413)。   Next, the sub CPU 71 determines whether or not the third stop, that is, whether or not all reels are stopped (step S412). If not, the sub CPU 71 returns the processing to the effect content determination processing. On the other hand, when the sub CPU 71 determines in the step S412 that the third stop has occurred, the sub CPU 71 determines from the symbol combination table for sub CPU illegality determination shown in FIG. The role (winning number) is acquired (step S413).

続いて、サブCPU71は、判定用入賞役があるか否かを判別し(ステップS414)、判定用入賞役がない場合、すなわち、はずれや取りこぼしの場合には、不正は発生しないので、リール停止コマンド受信時不正判定処理を終了する。   Subsequently, the sub CPU 71 determines whether or not there is a winning combination for determination (step S414). If there is no winning combination for determination, that is, if the winning combination is missing or missing, the reels are stopped because no injustice occurs. The command reception invalidity determination processing ends.

サブCPU71は、ステップS414において判定用入賞役があると判別したときには、続いて、判定用内部当籤役と判定入賞役とが一致するか否かを判別し(ステップS415)、判定用内部当籤役と判定入賞役とが一致しないと判別したときには、後述の図66に示す不正発生時処理を実行する(ステップS416)。   When determining that there is a winning combination for determination in step S414, the sub CPU 71 subsequently determines whether or not the internal winning combination for determination matches the winning combination for determination (step S415), and the internal winning combination for determination is determined. If it is determined that the winning combination does not coincide with the determined winning combination, a fraudulent occurrence process shown in FIG. 66 described later is executed (step S416).

サブCPU71は、ステップS415において判定用内部当籤役と判定入賞役とが一致すると判別したときには、不正が発生していないので、リール停止コマンド受信時不正判定処理を終了する。   If the sub CPU 71 determines in step S415 that the internal winning combination for determination matches the determination winning combination, no fraud has occurred, and the fraud determination process upon reception of the reel stop command ends.

次に、図64を参照しながらサブCPU71の表示コマンド受信時不正判定処理について説明する。図64は、サブCPU71による表示コマンド受信時不正判定処理のフローチャートである。   Next, with reference to FIG. 64, the improper judgment processing at the time of receiving the display command of the sub CPU 71 will be described. FIG. 64 is a flowchart of the display command receiving illegality determination processing by the sub CPU 71.

最初に、サブCPU71は、メインCPU31からの受信データに含まれている表示役情報(メインRAM33の表示役格納領域)とサブROM72に記憶されているサブCPU不正判定用図柄組合せテーブルの図柄組合せとから判定用表示役(当籤番号)を取得する(ステップS421)。   First, the sub CPU 71 determines whether or not the display combination information (display combination storage area of the main RAM 33) included in the data received from the main CPU 31 and the symbol combination of the sub CPU illegal determination symbol combination table stored in the sub ROM 72. Then, the determination display combination (winning number) is obtained from (step S421).

次に、サブCPU71は、リールの第3停止時(全停止時)までに保存した図柄データ(センターのみの図柄データ)と、サブCPU不正判定用図柄組合せテーブルにおける図柄組合せとを照合して、判定用入賞役(当籤番号)を取得する(ステップS422)。   Next, the sub CPU 71 collates the symbol data (symbol data of only the center) stored until the third stop (all stops) of the reel with the symbol combination in the symbol combination table for sub CPU illegal determination, A winning combination for determination (winning number) is obtained (step S422).

次に、サブCPU71は、判定用表示役があるか否かを判別し(ステップS423)、判定用表示役がないと判別したときには、はずれや取りこぼしになり、不正は発生していないので、表示コマンド受信時不正判定処理を終了する。   Next, the sub CPU 71 determines whether or not there is a display combination for determination (step S423). When it is determined that there is no display combination for determination, the sub CPU 71 has lost or missed the display, and there is no fraud. The command reception invalidity determination processing ends.

サブCPU71は、ステップS423において判定用表示役があると判別したときには、ステップS352で取得して保存した判定用内部当籤役とステップS421で取得した判定用表示役とが一致するか否かを判別する(ステップS424)。   When the sub CPU 71 determines that the display combination for determination is present in step S423, the sub CPU 71 determines whether the internal display combination for determination acquired and stored in step S352 matches the display combination for determination acquired in step S421. (Step S424).

サブCPU71は、ステップS424において判定用内部当籤役と判定用表示役とが一致すると判別したときには、続いて、ステップS422で取得した判定用入賞役とステップS421で取得した判定用表示役とが一致するか否かを判別する(ステップS425)。   If the sub CPU 71 determines in step S424 that the internal winning combination for determination matches the display combination for determination, subsequently, the winning combination for determination acquired in step S422 matches the display combination for determination acquired in step S421. It is determined whether or not to perform (step S425).

サブCPU71は、ステップS425において判定用入賞役と判定用表示役とが一致すると判別したときには不正は発生していないので、表示コマンド受信時不正判定処理を終了する。   When the sub CPU 71 determines in step S425 that the winning combination for determination matches the display combination for determination, no injustice has occurred, and thus the injustice determination process at the time of receiving the display command ends.

一方、サブCPU71は、ステップS424において判定用内部当籤役と判定用表示役とが一致しないと判別したとき、または、ステップS425において判定用入賞役と判定用表示役とが一致しないと判別したときには、後述する図66に示す不正発生時処理を実行して(ステップS426)、表示コマンド受信時不正判定処理を終了する。   On the other hand, when the sub CPU 71 determines in step S424 that the internal winning combination for determination does not match the display combination for determination, or when it determines in step S425 that the winning combination for determination does not match the display combination for determination, Then, the process at the time of occurrence of fraud shown in FIG. 66 to be described later is executed (step S426), and the fraud determination process at the time of receiving the display command is ended.

次に、図65を参照しながらサブCPU71の払出コマンド受信時不正判定処理について説明する。図65は、サブCPU71による払出コマンド受信時不正判定処理のフローチャートである。   Next, with reference to FIG. 65, a description will be given of the improper judgment processing at the time of receiving a payout command by the sub CPU 71. FIG. 65 is a flowchart of the payout command receiving fraud determination processing by the sub CPU 71.

サブCPU71は、まず、メインCPU31からの受信データから払出枚数を取得し(ステップS431)、払出枚数があるか否かを判別する(ステップS432)。   The sub CPU 71 first obtains the number of payouts from the data received from the main CPU 31 (step S431), and determines whether or not there is a number of payouts (step S432).

次に、サブCPU71は、ステップS432において、払出枚数が0のときには、不正が行われていないと判断して、払出コマンド受信時不正判定処理を終了する。   Next, when the payout number is 0 in step S432, the sub CPU 71 determines that the illegality has not been performed, and ends the payout command receiving invalidity determination process.

サブCPU71は、ステップS432において、払出枚数があると判別したときには、ステップS421で取得した判定用表示役(当籤番号)と、サブROM72に記憶されている不正判定用図柄組合せテーブルとから、判定用払出枚数を取得する(ステップS433)。なお、図68に示すサブCPU不正判定用図柄組合せテーブルにおいて、払出枚数の欄の「2枚投入」および「3枚投入」はBET時の投入枚数であり、BB中は2枚投入で、その他の場合は3枚投入になる。   When the sub CPU 71 determines in step S432 that there is a number of payouts, the sub CPU 71 uses the determination display combination (winning number) acquired in step S421 and the improper determination symbol combination table stored in the sub ROM 72 to determine the number of payouts. The payout number is acquired (step S433). In the symbol combination table for sub CPU fraud determination shown in FIG. 68, “2 inserts” and “3 inserts” in the payout number column indicate the number of inserts at the time of BET, and 2 inserts during BB. In the case of, three cards are inserted.

続いて、サブCPU71は、判定用払出枚数がメインCPU31からの受信データの払出枚数と一致するか否かを判別する(ステップS434)。   Subsequently, the sub CPU 71 determines whether or not the payout number for determination matches the payout number of the data received from the main CPU 31 (step S434).

サブCPU71は、ステップS434において、判定用払出枚数が受信データの払出枚数と一致すると判別したときには、不正は発生していないと判断して、払出コマンド受信時不正判定処理を終了する。一方、サブCPU71は、ステップS434において、判定用払出枚数が受信データの払出枚数と一致しないと判別したときには、後述する図66に示す不正発生時処理を実行して(ステップS435)、払出コマンド受信時不正判定処理を終了する。   If the sub CPU 71 determines in step S434 that the number of payouts for determination matches the number of payouts of the received data, it determines that no fraud has occurred, and ends the payout command receiving fraud determination processing. On the other hand, when the sub CPU 71 determines in step S434 that the number of payouts for determination does not match the number of payouts of the received data, the sub CPU 71 executes a fraudulent occurrence process shown in FIG. 66 described later (step S435) and receives the payout command. Time fraud determination processing is terminated.

次に、図66を参照しながらサブCPU71の不正発生時処理について説明する。図66は、サブCPU71による不正発生時処理のフローチャートである。   Next, the fraudulent occurrence processing of the sub CPU 71 will be described with reference to FIG. FIG. 66 is a flowchart of the processing performed by the sub CPU 71 when a fraud occurs.

サブCPU71は、最初に、ナビゲーム数およびナビセット数のカウンタをクリアする(ステップS441)。これにより、ART当選情報をクリアする。次に、サブCPU71のエラー情報登録手段71dが、シーケンスエラー発生を「手順異常(その他)」のエラー情報として、サブRAM73−1のワーク領域のエラー情報履歴格納領域73d−1にエラーコード(BLS 123PE)を登録する(ステップS442)。これにより、重大なエラーとして、図54に示すように、液晶表示領域23のほぼ全面に、通信異常が生じたため遊技を続行できない旨を報知し、前面扉1bを開いた状態でリセットスイッチ23Sを操作しなければリセットできないというエラー解除対象にする。   The sub CPU 71 first clears the counters for the number of navigation games and the number of navigation sets (step S441). Thereby, the ART winning information is cleared. Next, the error information registration means 71d of the sub CPU 71 sets the occurrence of the sequence error as error information of "procedure abnormality (other)" in the error information history storage area 73d-1 of the work area of the sub RAM 73-1 and stores the error code (BLS 123PE) is registered (step S442). As a result, as shown in FIG. 54, as a serious error, it is notified that the game cannot be continued due to the occurrence of communication abnormality on almost the entire surface of the liquid crystal display area 23, and the reset switch 23S is opened with the front door 1b opened. The error can be reset if the operation is not possible.

図67は、サブCPU不正判定用の図柄配置テーブルを示しており、図68は、サブCPU不正判定用の図柄組合せテーブルを示す。これらのテーブルは、それぞれ、主制御回路60のメインROM32に記憶されている、図3に示す図柄配置テーブルおよび図23に示す図柄組合せテーブルを基準としてサブCPU71用に作成されたテーブルであり、サブROM72の各種プログラムテーブル領域72eに記憶されている。   FIG. 67 shows a symbol arrangement table for sub CPU illegality determination, and FIG. 68 shows a symbol combination table for sub CPU illegality determination. These tables are tables created for the sub CPU 71 based on the symbol arrangement table shown in FIG. 3 and the symbol combination table shown in FIG. 23 stored in the main ROM 32 of the main control circuit 60, respectively. It is stored in the various program table area 72e of the ROM 72.

[主基板通信処理]
次に、図69を参照してサブCPU71の主基板通信処理について説明する。なお、図69は、本実施の形態のサブCPU71の主基板通信処理のフローチャートを示す図である。
[Main board communication processing]
Next, the main board communication processing of the sub CPU 71 will be described with reference to FIG. FIG. 69 is a diagram showing a flowchart of the main board communication process of the sub CPU 71 of the present embodiment.

サブCPU71は、OSのスケジューリングの機能に応答して、サブCPU71の主基板通信処理のプログラムを2msの周期で実行するように周期を設定する(ステップS808)。これにより、本タスクは、処理時間を含めて2msの周期で繰り返される。このため、サブCPU71は、2msの周期待ちをして(ステップS809)、フローチャートが繰り返される場合に2msの残り時間を待機する。   The sub CPU 71 sets a cycle so as to execute the main board communication processing program of the sub CPU 71 at a cycle of 2 ms in response to the scheduling function of the OS (step S808). Thus, this task is repeated at a cycle of 2 ms including the processing time. For this reason, the sub CPU 71 waits for a cycle of 2 ms (step S809), and waits for the remaining time of 2 ms when the flowchart is repeated.

なお、本タスク処理の周期は2msに限定されるものではなく、2ms〜4msの間で実行されてもよい。また、サブCPU71の主基板通信処理のプログラムは所定時間ごとに実行されるものに限られず、周期設定および周期待ちをすることなく、例えば、時間間隔に関係なく所定の条件が満たされた場合に実行されるようにしてもよい。   Note that the cycle of this task processing is not limited to 2 ms, and may be executed between 2 ms to 4 ms. Further, the main board communication processing program of the sub CPU 71 is not limited to being executed at predetermined time intervals, and may be performed without setting a cycle and waiting for a cycle, for example, when a predetermined condition is satisfied regardless of a time interval. It may be executed.

次に、サブCPU71は、ステップS802で受信データを登録したキューから受信データを取得する(ステップS810)。サブCPU71は、キューに受信データがあるか否かを判別する(ステップS811)。サブCPU71は、キューに受信データが無いと判別した場合は、再度キューから受信データを取得する(ステップS810)。   Next, the sub CPU 71 acquires the received data from the queue in which the received data is registered in step S802 (step S810). The sub CPU 71 determines whether or not there is received data in the queue (step S811). When determining that there is no received data in the queue, the sub CPU 71 acquires the received data from the queue again (step S810).

サブCPU71が、キューに受信データがあると判別した場合は、受信データに物理層エラーが発生していないか否かを判別する(ステップS812)。サブCPU71は、受信データに物理層エラーが発生していないと判別した場合は、受信コマンドの数値範囲をチェックして取得する(ステップS813)。本実施の形態では、受信コマンドの数値範囲は、図51に示すように、01H〜10Hとなっている。そして、サブCPU71は、受信コマンドの数値が適正範囲内であるか否かを判別する(ステップS814)。   If the sub CPU 71 determines that there is received data in the queue, it determines whether a physical layer error has occurred in the received data (step S812). If the sub CPU 71 determines that no physical layer error has occurred in the received data, it checks and acquires the numerical range of the received command (step S813). In the present embodiment, the numerical range of the received command is 01H to 10H as shown in FIG. Then, the sub CPU 71 determines whether or not the numerical value of the received command is within an appropriate range (step S814).

サブCPU71が、コマンドの数値は適正範囲内であると判別した場合は、受信データについてBCCチェック処理を行う(ステップS815)。ここでは、1コマンドは8バイトのデータから構成されるので、サブCPU71は、各コマンドの第1バイト〜第7バイトのデータを順にXOR演算し、その結果を予め正しい結果を設定しておいた第8バイトのデータと比較することでチェック処理を行うようにしている。   If the sub CPU 71 determines that the numerical value of the command is within the appropriate range, the sub CPU 71 performs a BCC check process on the received data (step S815). Here, since one command is composed of 8 bytes of data, the sub CPU 71 performs an XOR operation on the data of the first byte to the seventh byte of each command in order, and sets the result to a correct result in advance. The check processing is performed by comparing the data with the data of the eighth byte.

そして、サブCPU71は、BCCチェック処理の結果が正常であるか否かを判別する(ステップS816)。サブCPU71が、BCCチェック処理の結果が正常であると判別した場合は、コマンドの種別を抽出する(ステップS817)。   Then, the sub CPU 71 determines whether or not the result of the BCC check processing is normal (step S816). When the sub CPU 71 determines that the result of the BCC check process is normal, the command type is extracted (step S817).

次に、サブCPU71は、抽出したコマンドが無操作コマンドか否かを判別する(ステップS818)。サブCPU71は、抽出したコマンドが無操作コマンドであると判別した場合は、その主基板入力ポートデータをワーク領域73c−1に保存する。   Next, the sub CPU 71 determines whether or not the extracted command is a no-operation command (step S818). When determining that the extracted command is a no-operation command, the sub CPU 71 stores the main board input port data in the work area 73c-1.

主基板入力ポートデータは、無操作コマンドのパラメータデータに含まれたデータで、主制御回路60のI/Oポート38を介して副制御回路70に送られてくるデータである。   The main board input port data is data included in the parameter data of the no-operation command and is data transmitted to the sub control circuit 70 via the I / O port 38 of the main control circuit 60.

サブCPU71は、主基板入力ポートデータを保存すると(ステップS819)、2msの周期待ち(ステップS809)に処理を戻し、再度受信データ登録キューからデータを取得する(ステップS810)。   After saving the main board input port data (step S819), the sub CPU 71 returns to the process of waiting for a period of 2 ms (step S809), and acquires data again from the reception data registration queue (step S810).

一方、サブCPU71は、ステップS818において、抽出したコマンドが無操作コマンドではないと判別した場合は、後述する受信データログ保存処理を実行する(ステップS820)。さらに、サブCPU71は、後述する主基板受信コマンドチェック処理を実行する(ステップS821)。   On the other hand, if the sub CPU 71 determines in step S818 that the extracted command is not a no-operation command, the sub CPU 71 executes a received data log saving process described later (step S820). Further, the sub CPU 71 executes a main board reception command check process described later (step S821).

そして、サブCPU71は、今回受信したコマンドが前回(直前の回)に受信したコマンドと異なっているか否かを判別する(ステップS822)。サブCPU71は、今回受信したコマンドが直前に受信したコマンドと異なっていない、すなわち同一であると判断した場合は、2msの周期待ちをして(ステップS809)再度キューから受信データを取得する(ステップS810)。   Then, the sub CPU 71 determines whether or not the command received this time is different from the command received last time (immediately before) (step S822). If the sub CPU 71 determines that the command received this time is not different from the command received immediately before, that is, it is the same, it waits for a period of 2 ms (step S809) and acquires the reception data from the queue again (step S809). S810).

サブCPU71は、ステップS822において、今回受信したコマンドが直前に受信したコマンドと異なっていると判別した場合は、今回受信したコマンドをメッセージキューに登録する(ステップS823)。そして、サブCPU71は、サブ制御ゲームデータサム値領域73b−1に対してサムチェックを行う(ステップS824)。   If the sub CPU 71 determines in step S822 that the command received this time is different from the command received immediately before, the sub CPU 71 registers the command received this time in the message queue (step S823). Then, the sub CPU 71 performs a sum check on the sub control game data sum value area 73b-1 (step S824).

さらに、サブCPU71は、サムチェックした結果、ゲームデータは正常であるか否かを判別する(ステップS825)。サブCPU71は、ゲームデータが正常であると判別した場合は2msの周期待ちをして(ステップS809)、再度キューから受信データを取得する(ステップS810)。   Further, as a result of the sum check, the sub CPU 71 determines whether or not the game data is normal (step S825). When determining that the game data is normal, the sub CPU 71 waits for a cycle of 2 ms (step S809), and acquires the reception data from the queue again (step S810).

サブCPU71は、ステップS825において、ゲームデータが異常であると判別した場合は、エラー情報登録手段71dがデータ破壊エラーの発生をエラー情報履歴格納領域73d−1に登録する(ステップS826)。そして、サブCPU71は、2msの周期待ちをして(ステップS809)再度キューから受信データを取得する(ステップS810)。   If the sub CPU 71 determines in step S825 that the game data is abnormal, the error information registration unit 71d registers the occurrence of the data destruction error in the error information history storage area 73d-1 (step S826). Then, the sub CPU 71 waits for a period of 2 ms (step S809) and acquires the reception data from the queue again (step S810).

また、サブCPU71は、ステップS812において受信データに物理層エラーが発生したと判別した場合、あるいはステップS814においてコマンドは適正範囲内ではないと判別した場合、あるいはステップS816においてBCCチェック処理の結果は正常ではないと判別した場合は、通信エラーが発生したと判断し、後述するCOMエラーチェック処理を実行する(ステップS827)。そして、サブCPU71は、2msの周期待ちをして(ステップS809)再度キューから受信データを取得する(ステップS810)。   If the sub CPU 71 determines in step S812 that a physical layer error has occurred in the received data, or determines in step S814 that the command is not within the proper range, or the result of the BCC check processing is normal in step S816. If not, it is determined that a communication error has occurred, and a COM error check process described later is executed (step S827). Then, the sub CPU 71 waits for a period of 2 ms (step S809) and acquires the reception data from the queue again (step S810).

次に、図70を参照して主基板通信受信データログ保存処理について説明する。なお、図70は、本実施の形態の副制御回路70で行われる主基板通信受信データログ保存処理のフローチャートを示す図である。この主基板通信受信データログ保存処理は、主としてサブCPU71の受信データログ保存手段71eにより実行される。   Next, the main board communication reception data log storage processing will be described with reference to FIG. FIG. 70 is a diagram showing a flowchart of the main board communication reception data log saving processing performed by the sub control circuit 70 of the present embodiment. This main board communication reception data log storage processing is mainly executed by the reception data log storage means 71e of the sub CPU 71.

主基板通信受信データログ保存処理が実行されると、サブCPU71は、後述する主基板通信受信データログ一時領域保存処理を実行する(ステップS830)。主基板通信受信データログ一時領域保存処理は、図13に示す通信ログ収集用リングバッファ領域73e−1を用いるとともに、エラー発生の有無に関わらず、全ての通信ログを保存するための処理となっている。   When the main board communication reception data log saving process is executed, the sub CPU 71 executes a main board communication reception data log temporary area saving process described later (step S830). The main board communication reception data log temporary area saving processing is processing for using the communication log collection ring buffer area 73e-1 shown in FIG. 13 and saving all communication logs regardless of whether an error has occurred. ing.

続いて、サブCPU71は、後述する主基板通信エラー履歴データ保存処理を実行する(ステップS831)。主基板通信エラー履歴データ保存処理は、図14に示す通信エラー保存バッファ領域を用いるとともに、通信エラーが発生した場合に、関連する通信ログを保存するための処理となっている。その後、サブCPU71は、主基板通信受信データログ保存処理を終了する。   Subsequently, the sub CPU 71 executes a main board communication error history data saving process described later (step S831). The main board communication error history data saving process is a process for saving a related communication log when a communication error occurs while using the communication error saving buffer area shown in FIG. After that, the sub CPU 71 ends the main board communication reception data log storage processing.

次に、図71を参照してステップS830の主基板通信受信データログ一時領域保存処理について説明する。なお、図71は、本実施の形態の副制御回路70で行われる主基板通信受信データログ一時領域保存処理のフローチャートを示す図である。   Next, the main board communication reception data log temporary area saving processing in step S830 will be described with reference to FIG. FIG. 71 is a diagram showing a flowchart of the main board communication reception data log temporary area saving processing performed by the sub control circuit 70 of the present embodiment.

主基板通信受信データログ一時領域保存処理が実行されると、サブCPU71は、通信ログ収集用リングバッファ領域73e−1の通信ログデータバッファインデックスを取得する(ステップS840)。ここでのバッファ数は、適宜設定されている。   When the main board communication reception data log temporary area saving processing is executed, the sub CPU 71 acquires the communication log data buffer index of the communication log collection ring buffer area 73e-1 (step S840). The number of buffers here is set as appropriate.

そして、サブCPU71は、通信ログ収集用リングバッファ領域73e−1の通信ログデータバッファ保存位置を算出する(ステップS841)。ここでは、サブCPU71は、バッファインデックスの値から、通信ログ収集用リングバッファ領域73e−1における保存位置を算出する。   Then, the sub CPU 71 calculates the communication log data buffer storage position of the communication log collection ring buffer area 73e-1 (step S841). Here, the sub CPU 71 calculates the storage position in the communication log collection ring buffer area 73e-1 from the value of the buffer index.

さらに、サブCPU71は、通信ログ収集用リングバッファ領域73e−1に受信データを保存する(ステップS842)。本実施の形態では、図13に示すように、コマンドと各コマンドに対応するパラメータとを連続した数値のセットが、最大で256セット保存されるようになっている。そして、サブCPU71は、通信ログデータバッファインデックスを更新する(ステップS843)。ここでは、サブCPU71は、受信データを保存したバッファインデックスを1つ加算する。   Further, the sub CPU 71 stores the received data in the communication log collection ring buffer area 73e-1 (step S842). In the present embodiment, as shown in FIG. 13, a maximum of 256 sets of numerical values in which a command and a parameter corresponding to each command are continuous are stored. Then, the sub CPU 71 updates the communication log data buffer index (step S843). Here, the sub CPU 71 adds one to the buffer index storing the received data.

そして、サブCPU71は、バッファインデックスの値が上限値であるか否かを判別する(ステップS844)。サブCPU71は、バッファインデックスの値が上限値であると判別した場合は、通信ログデータバッファインデックスを先頭に戻し(ステップS845)、本バッファをリングバッファとして機能させる。その後、サブCPU71は、主基板通信受信データログ一時領域保存処理を終了する。また、サブCPU71は、バッファインデックスの値が上限値でないと判別した場合は、そのまま主基板通信受信データログ一時領域保存処理を終了する。   Then, the sub CPU 71 determines whether or not the value of the buffer index is the upper limit value (step S844). When determining that the value of the buffer index is the upper limit value, the sub CPU 71 returns the communication log data buffer index to the top (step S845), and causes this buffer to function as a ring buffer. After that, the sub CPU 71 ends the main board communication reception data log temporary area saving processing. When the sub CPU 71 determines that the value of the buffer index is not the upper limit value, the sub-CPU 71 ends the main board communication reception data log temporary area saving processing as it is.

次に、図72を参照してステップS831の主基板通信エラー履歴データ保存処理について説明する。なお、図72は、本実施の形態の副制御回路70で行われる主基板通信エラー履歴データ保存処理のフローチャートを示す図である。   Next, the main board communication error history data saving processing in step S831 will be described with reference to FIG. FIG. 72 is a diagram showing a flowchart of the main board communication error history data storage processing performed by the sub control circuit 70 of the present embodiment.

主基板通信エラー履歴データ保存処理が実行されると、サブCPU71は、通信エラー保存バッファ領域73f−1の保存バッファ選択インデックスを取得する(ステップS850)。そして、サブCPU71は、保存バッファ選択インデックスに基づいて通信エラー保存バッファを選択する(ステップS851)。   When the main board communication error history data storage processing is executed, the sub CPU 71 acquires a storage buffer selection index of the communication error storage buffer area 73f-1 (step S850). Then, the sub CPU 71 selects a communication error storage buffer based on the storage buffer selection index (step S851).

ここで、サブCPU71は、通信エラー(COMエラー)が発生したか否かを判別する(ステップS852)。サブCPU71が、COMエラーが発生したと判別した場合は、受信データログ保存手段71eがステップS851において選択された通信エラー保存バッファ領域73f−1に、通信エラーに関連する通信ログを保存する(ステップS853)。そして、サブCPU71は、その選択されたバッファインデックスを更新する(ステップS854)。その後、サブCPU71は、主基板通信エラー履歴データ保存処理を終了する。   Here, the sub CPU 71 determines whether or not a communication error (COM error) has occurred (step S852). If the sub CPU 71 determines that a COM error has occurred, the reception data log storage unit 71e stores the communication log relating to the communication error in the communication error storage buffer area 73f-1 selected in step S851 (step S851). S853). Then, the sub CPU 71 updates the selected buffer index (step S854). After that, the sub CPU 71 ends the main board communication error history data storage processing.

また、サブCPU71が、ステップS852においてCOMエラーが発生していないと判別した場合は、選択されたバッファインデックスを取得する(ステップS855)。そして、サブCPU71は、受信データを収集中であるか否かを判別する(ステップS856)。サブCPU71は、受信データを収集中でないと判別した場合は、主基板通信エラー履歴データ保存処理を終了する。   If the sub CPU 71 determines in step S852 that a COM error has not occurred, the sub CPU 71 acquires the selected buffer index (step S855). Then, the sub CPU 71 determines whether or not the reception data is being collected (step S856). When determining that the reception data is not being collected, the sub CPU 71 ends the main board communication error history data storage processing.

サブCPU71は、ステップS856において受信データを収集中であると判別した場合は、バッファインデックスの値が上限値であるか否かを判別する(ステップS857)。本実施の形態では、バッファインデックスの値は0〜255であり、上限値は255となっている。サブCPU71は、バッファインデックスの値が上限値でないと判別した場合は、ステップS851において選択された通信エラー保存バッファに受信データを保存する(ステップS858)。そして、サブCPU71は、その選択されたバッファインデックスを更新する(ステップS859)。その後、サブCPU71は、主基板通信エラー履歴データ保存処理を終了する。   If the sub CPU 71 determines in step S856 that the received data is being collected, it determines whether the value of the buffer index is the upper limit (step S857). In the present embodiment, the value of the buffer index is 0 to 255, and the upper limit is 255. When determining that the value of the buffer index is not the upper limit value, the sub CPU 71 stores the received data in the communication error storage buffer selected in step S851 (step S858). Then, the sub CPU 71 updates the selected buffer index (step S859). After that, the sub CPU 71 ends the main board communication error history data storage processing.

サブCPU71は、ステップS857においてバッファインデックスの値が上限値であると判別した場合は、保存バッファ選択インデックスを取得する(ステップS860)。そして、サブCPU71は、保存バッファ選択インデックスの値が上限値であるか否かを判別する(ステップS861)。本実施の形態では、保存バッファ選択インデックスの上限値は1024である。   When the sub CPU 71 determines in step S857 that the value of the buffer index is the upper limit value, the sub CPU 71 acquires a storage buffer selection index (step S860). Then, the sub CPU 71 determines whether or not the value of the storage buffer selection index is the upper limit (step S861). In the present embodiment, the upper limit of the storage buffer selection index is 1024.

サブCPU71は、ステップS861において保存バッファ選択インデックスの値が上限値でないと判別した場合は、保存バッファ選択インデックスを更新する(ステップS862)。ここでは、サブCPU71は、保存バッファ選択インデックスを1つ加算する。その後、サブCPU71は、主基板通信エラー履歴データ保存処理を終了する。サブCPU71は、バッファ選択インデックスの値が上限値であると判別した場合は、主基板通信エラー履歴データ保存処理を終了する。   If the sub CPU 71 determines in step S861 that the value of the storage buffer selection index is not the upper limit, the sub CPU 71 updates the storage buffer selection index (step S862). Here, the sub CPU 71 adds one to the storage buffer selection index. After that, the sub CPU 71 ends the main board communication error history data storage processing. When determining that the value of the buffer selection index is the upper limit value, the sub CPU 71 ends the main board communication error history data storage processing.

次に、図73を参照してステップS821の主基板受信コマンドチェック処理について説明する。なお、図73は、本実施の形態の副制御回路70で行われる主基板受信コマンドチェック処理のフローチャートを示す図である。   Next, the main board reception command check processing in step S821 will be described with reference to FIG. FIG. 73 is a diagram showing a flowchart of the main board reception command check processing performed by the sub control circuit 70 of the present embodiment.

主基板受信コマンドチェック処理が実行されると、サブCPU71は、受信データを取得する(ステップS870)。そして、サブCPU71は、受信コマンドチェックテーブルをセットする(ステップS871)。さらに、サブCPU71は、前回(直前の回)の受信データを取得する(ステップS872)。   When the main board reception command check processing is executed, the sub CPU 71 acquires the reception data (step S870). Then, the sub CPU 71 sets the received command check table (step S871). Further, the sub CPU 71 acquires the previous (previous) received data (step S872).

そして、サブCPU71は、コマンドチェックカウンタをセットする(ステップS873)。さらに、サブCPU71は、受信プロトコル確認データテーブルから確認データを取得する(ステップS874)。つまり、ここでは、図51に示す受信コマンドおよび前回受信コマンドのテーブルを取得する。   Then, the sub CPU 71 sets a command check counter (step S873). Further, the sub CPU 71 acquires confirmation data from the reception protocol confirmation data table (step S874). That is, here, the table of the received command and the previous received command shown in FIG. 51 is obtained.

次に、サブCPU71は、ステップS874で取得した受信コマンドおよび前回受信コマンドのテーブルをチェックして、受信コマンドは正常な順序か否かを判別する(ステップS875)。例えば、Dataの03Hに示した受信コマンドが「BET」の場合、前回の受信コマンドが、デモ表示、BET、払出終了、ボーナス開始またはエラーであれば、手順は正常な順序であると判断する。   Next, the sub CPU 71 checks the table of the received command acquired in step S874 and the previous received command table, and determines whether the received commands are in a normal order (step S875). For example, if the reception command indicated by 03H of Data is “BET”, if the previous reception command is demonstration display, BET, payout end, bonus start, or error, the procedure is determined to be in a normal order.

サブCPU71は、ステップS875において、受信コマンドは正常な順序であると判別した場合は、受信コマンドチェック処理を終了する。   If the sub CPU 71 determines in step S875 that the received commands are in the normal order, the sub CPU 71 ends the received command check processing.

サブCPU71は、ステップS875において、受信コマンドは正常な順序ではないと判別した場合、例えば、図51に示すテーブルにおいて、Dataの07Hに示した受信コマンドが「表示」の場合、前回の受信コマンドが全回胴停止状態ではなく第2停止の場合には、通常の遊技で行われる手順ではないと判断し、受信コマンドチェックテーブルを更新する(ステップS876)。そして、サブCPU71は、コマンドチェックカウンタを減算する(ステップS877)。   When the sub CPU 71 determines in step S875 that the received commands are not in the normal order, for example, in the table shown in FIG. In the case of the second stop instead of the all-body stop state, it is determined that the procedure is not a procedure performed in a normal game, and the received command check table is updated (step S876). Then, the sub CPU 71 decrements the command check counter (step S877).

ステップS877に続いて、サブCPU71は、コマンドチェックが終了したか否かを判別する(ステップS878)。ここでは、サブCPU71は、例えばコマンドチェックカウンタが0等の閾値以下になったことでコマンドチェックが終了したと判別するようになっている。   Subsequent to step S877, the sub CPU 71 determines whether the command check has been completed (step S878). Here, the sub CPU 71 determines that the command check has been completed when the command check counter falls below a threshold value such as 0, for example.

サブCPU71は、ステップS878において、コマンドチェックが終了していないと判別した場合は、再度、受信プロトコル確認データテーブルから確認データを取得する(ステップS874)。   If the sub CPU 71 determines in step S878 that the command check has not been completed, it again obtains confirmation data from the reception protocol confirmation data table (step S874).

サブCPU71は、ステップS878において、コマンドチェックが終了したと判別した場合は、エラー情報登録手段71dが異常手順エラー(シーケンスエラー)の発生をエラー情報履歴格納領域73dに登録する(ステップS879)。その後、サブCPU71は、受信コマンドチェック処理を終了する。   If the sub CPU 71 determines in step S878 that the command check has been completed, the error information registration unit 71d registers the occurrence of an abnormal procedure error (sequence error) in the error information history storage area 73d (step S879). Thereafter, the sub CPU 71 ends the received command check processing.

次に、図74を参照してステップS827のCOMエラーチェック処理について説明する。なお、図74は、本実施の形態の副制御回路70で行われるCOMエラーチェック処理のフローチャートを示す図である。   Next, the COM error check processing in step S827 will be described with reference to FIG. FIG. 74 is a diagram showing a flowchart of the COM error check processing performed by the sub control circuit 70 of the present embodiment.

COMエラーチェック処理が実行されると、サブCPU71は、受信データログ保存処理を実行する(ステップS880)。この受信データログ保存処理の手順は、図70に示す主基板通信受信データログ保存処理のフローチャートの通りである。この場合、図72に示す主基板通信エラー履歴データ保存処理のステップS852において、COMエラーが発生したものと判別され、受信データログ保存手段71eは、通信エラー保存バッファ領域73f−1に通信エラーに関連する通信ログを保存する(ステップS853)。   When the COM error check processing is executed, the sub CPU 71 executes a reception data log storage processing (step S880). The procedure of the reception data log storage processing is as shown in the flowchart of the main board communication reception data log storage processing shown in FIG. In this case, in step S852 of the main board communication error history data storage processing shown in FIG. 72, it is determined that a COM error has occurred, and the reception data log storage unit 71e stores a communication error in the communication error storage buffer area 73f-1. The related communication log is stored (step S853).

そして、サブCPU71は、COMエラータイマがカウント中であるか否かを判別する(ステップS881)。サブCPU71は、COMエラータイマがカウント中であると判別した場合は、COMエラータイマが30分以内であるか否かを判別する(ステップS882)。   Then, the sub CPU 71 determines whether or not the COM error timer is counting (step S881). When determining that the COM error timer is counting, the sub CPU 71 determines whether or not the COM error timer is within 30 minutes (step S882).

サブCPU71は、ステップS882においてCOMエラータイマが30分以内であると判別した場合は、エラー情報登録手段71dが通信エラー(COMエラー)の発生をエラー情報履歴格納領域73d−1に登録する(ステップS883)。そして、サブCPU71は、COMエラータイマのカウントストップをセットして(ステップS884)、COMエラーチェック処理を終了する。   If the sub CPU 71 determines in step S882 that the COM error timer is within 30 minutes, the error information registration unit 71d registers the occurrence of a communication error (COM error) in the error information history storage area 73d-1 (step S882). S883). Then, the sub CPU 71 sets the count stop of the COM error timer (step S884), and ends the COM error check processing.

また、サブCPU71は、ステップS881においてCOMエラータイマがカウント中でないと判別した場合、またはステップS882においてCOMエラータイマが30分以内でないと判別した場合は、COMエラータイマのカウントスタートをセットして(ステップS885)、COMエラーチェック処理を終了する。   If the sub CPU 71 determines in step S881 that the COM error timer is not counting, or determines in step S882 that the COM error timer is not within 30 minutes, it sets the count start of the COM error timer ( Step S885), the COM error check processing ends.

以上説明したように、本実施の形態の遊技機の管理システムは、データ管理サーバ500により受信された二次元コード300からエラー情報を取得し、エラー情報に基づいてエラーの原因を解析する解析用PC600を備えている。   As described above, the gaming machine management system according to the present embodiment obtains error information from the two-dimensional code 300 received by the data management server 500, and analyzes the cause of the error based on the error information. A PC 600 is provided.

したがって、従来のように遊技機1において単に通信エラーの内容を特定するだけに止まらず、別個に設置された解析用PC600を用いてエラー情報からエラーの原因を解析して特定できるようになる。得られたエラーの原因は、遊技機1のその後の改良等に利用することができる。   Therefore, it is not limited to simply specifying the content of the communication error in the gaming machine 1 as in the related art, and the cause of the error can be analyzed and specified from the error information using the separately installed analysis PC 600. The cause of the obtained error can be used for subsequent improvement of the gaming machine 1 or the like.

また、本実施の形態の遊技機1では、サブCPU71により通信エラーの発生が検出された場合に限り、通信エラーに関する通信エラー情報を二次元コード300に変換するので、必要以上に二次元コードを作成する場合に比べて制御を簡素化することができる。   Further, in the gaming machine 1 of the present embodiment, only when the occurrence of a communication error is detected by the sub CPU 71, the communication error information relating to the communication error is converted into the two-dimensional code 300. The control can be simplified as compared with the case of creating.

また、本実施の形態の遊技機1では、ドアキー2の操作によりエラー情報履歴を液晶表示装置5に表示させることができるので、係員は遊技機1の設定キーを操作することなくエラー情報履歴を確認できるようになる。このため、係員は営業時間中であっても遊技機1のエラー情報履歴を表示させることができるので、エラーの原因特定をより効果的に促進できるようになる。   Further, in the gaming machine 1 of the present embodiment, the error information history can be displayed on the liquid crystal display device 5 by operating the door key 2, so that the clerk can display the error information history without operating the setting key of the gaming machine 1. Be able to confirm. For this reason, the clerk can display the error information history of the gaming machine 1 even during business hours, so that the cause of the error can be more effectively identified.

しかも、本実施の形態の遊技機1では、係員はドアキー2を左回転方向へ回転させて、その状態を一定時間保持することにより、エラー情報履歴を表示するようになっている。このため、ドアキー2を保有している係員であれば容易にエラー情報履歴を表示できるとともに、通常はドアキー2を保有する係員は設定キーを保有する係員よりも多いことから、利便性を向上することができる。   Moreover, in the gaming machine 1 of the present embodiment, the clerk rotates the door key 2 in the counterclockwise direction and holds the state for a certain period of time to display the error information history. For this reason, the clerk holding the door key 2 can easily display the error information history, and the clerk holding the door key 2 usually has more clerks than the keeper holding the setting key, so that the convenience is improved. be able to.

また、本実施の形態の遊技機1では、サブCPU71は、通信エラーの発生が検出された場合に、通信異常が発生したことと、その発生時刻と、その解除時刻とをエラー情報としてサブRAM73−1に逐次記憶させるようになっている。   Also, in the gaming machine 1 of the present embodiment, when the occurrence of a communication error is detected, the sub CPU 71 uses the sub RAM 73 as error information to indicate that a communication error has occurred, its occurrence time, and its release time. -1 is sequentially stored.

さらに、サブCPU71は、記憶したエラー情報からエラー情報履歴を作成し、ドアキー2の操作により情報開示要求があった場合に、エラー情報履歴を液晶表示装置5に表示させる。   Further, the sub CPU 71 creates an error information history from the stored error information, and causes the liquid crystal display device 5 to display the error information history when an information disclosure request is made by operating the door key 2.

このため、遊技機1での通信エラー報知の不正な解除を確認できるとともに、通信エラー報知の発生時刻や解除時刻を後から確認できるようになる。   For this reason, it is possible to confirm the unauthorized release of the communication error notification in the gaming machine 1 and to check the occurrence time and the release time of the communication error notification later.

また、本実施の形態の遊技機1では、サブCPU71は、手順検出手段71bにより通常の遊技では起こりえない手順、すなわち、異常な手順で遊技が進行したことが検出された場合に、そのような異常な手順が発生したことと、正常な手順のうちで取りこぼした手順とをエラー情報としてサブRAM73−1に逐次記憶させるようになっている。   Further, in the gaming machine 1 of the present embodiment, the sub CPU 71, when the procedure detecting means 71b detects that the game has progressed in a procedure that cannot occur in a normal game, that is, an abnormal procedure, proceeds to such a case. The occurrence of an abnormal procedure and the procedure that is omitted from the normal procedures are sequentially stored as error information in the sub RAM 73-1.

さらに、サブCPU71は、記憶したエラー情報からエラー情報履歴を作成し、ドアキー2の操作により情報開示要求があった場合に、エラー情報履歴を液晶表示装置5に表示させる。   Further, the sub CPU 71 creates an error information history from the stored error information, and causes the liquid crystal display device 5 to display the error information history when an information disclosure request is made by operating the door key 2.

例えば、図49に液晶表示領域23にエラー情報履歴の一例を示す。例えば、No.6に示すエラー内容の「BLS123PE」では、通常、メダル等の投入を表す「B」の手順の次に、レバーの操作によるリールの回転開始を表す「L」および「S」の手順、リール1の停止を表す「1」の手順、リール2の停止を表す「2」の手順、リール3の停止を表す「3」の手順、支払の「P」の手順が続いて遊技が終了する。   For example, FIG. 49 shows an example of the error information history in the liquid crystal display area 23. For example, no. In the “BLS123PE” of the error content shown in FIG. 6, normally, the procedure of “B” indicating insertion of medals or the like is followed by the procedure of “L” and “S” indicating start of reel rotation by operating a lever, and reel 1 , The procedure of "2" indicating the stop of the reel 2, the procedure of "3" indicating the stop of the reel 3, and the procedure of "P" of the payment continue, and the game ends.

しかし、そこでは、数字の「1」を丸で囲み、リール1の停止の手順を取りこぼしたことを示している。このため、従来のように異常な手順が発生すると単にデモ画面に戻ってしまう場合に比べ、通常の遊技では起こりえない手順が発生したこと、取りこぼした手順、発生件数、連続発生の有無等を確認できるようになるので、ゴトの発生を判断材料の一つにすることができる。なお、取りこぼした手順は、丸で囲む以外に、文字自体の色で区別したり、書体を異なるものにしたり、文字の線を太くしたりすることによって明瞭に表すことができる。   However, in this case, the numeral "1" is circled to indicate that the procedure for stopping the reel 1 was omitted. For this reason, compared to the case where an abnormal procedure occurs as in the past, simply returning to the demo screen, the procedure that could not occur in the normal game occurred, the procedure that was omitted, the number of occurrences, whether there was continuous occurrence, etc. Since it can be confirmed, the occurrence of goto can be used as one of the judgment factors. It should be noted that, in addition to encircling the procedure, the lost procedure can be clearly represented by distinguishing it by the color of the character itself, using a different typeface, or making the character line thicker.

また、本実施の形態の遊技機1では、サブCPU71は、データ破壊検出手段71cによりサブRAM73−1のデータ破壊が検出された場合に、データ破壊が発生したことをエラー情報としてサブRAM73−1に逐次記憶させるようになっている(ステップS826)。さらに、サブCPU71は、ドアキー2の操作により情報開示要求があった場合に、エラー情報履歴格納領域73d−1からエラー情報履歴を読み出して液晶表示装置5に表示させる。   Further, in the gaming machine 1 of the present embodiment, when the data destruction detecting means 71c detects data destruction in the sub RAM 73-1, the sub CPU 71 uses the sub RAM 73-1 as error information to indicate that data destruction has occurred. (Step S826). Further, when an information disclosure request is made by operating the door key 2, the sub CPU 71 reads out the error information history from the error information history storage area 73 d-1 and displays the error information history on the liquid crystal display device 5.

このため、この遊技機1によれば遊技中のサブRAM73−1のデータ破壊を検出できるようになるので、データ破壊に対し直ちにエラー報知をすることでゴトの発生を抑制することができる。   Therefore, according to the gaming machine 1, it is possible to detect data destruction of the sub RAM 73-1 during the game, and it is possible to suppress occurrence of goto by immediately reporting an error for data destruction.

エラー報知としては、例えば、副制御回路70のサブRAM73−1のデータが破壊された場合に、致命的なエラーとして、図53に示すように、遊技機1の液晶表示領域23のほぼ全面に、RAMデータに異常が生じたため遊技を続行できない旨を示す。これにより、ゴト行為によるRAM破壊行為を抑制することができる。このような報知の解除は、例えば電源切断等の設定変更によって行う。   As the error notification, for example, when the data in the sub RAM 73-1 of the sub control circuit 70 is destroyed, a fatal error is generated on almost the entire liquid crystal display area 23 of the gaming machine 1 as shown in FIG. Indicates that the game cannot be continued because an abnormality has occurred in the RAM data. As a result, it is possible to suppress RAM destruction due to goto. The release of the notification is performed by, for example, changing settings such as power-off.

また、図49に示すエラー情報履歴の他の例として、例えば、No.2および4に、それぞれ、「WDR POST」および「WDR PRE」が示されている。「WDR PRE」は、電源投入後の最初のレバー操作前の電断異常エラーを示し、「WDR POST」は、電源投入後の最初のレバー操作後の電断異常エラーを示す。これにより、通常の電断処理とは異なる電断があったことがわかり、ゴト行為の確認をすることが可能になる。   As another example of the error information history shown in FIG. 2 and 4, "WDR POST" and "WDR PRE" are shown, respectively. “WDR PRE” indicates a power failure error before the first lever operation after the power is turned on, and “WDR POST” indicates a power failure error after the first lever operation after the power is turned on. As a result, it is known that there has been a power interruption different from the normal power interruption processing, and it is possible to confirm the goto action.

また、上述した本実施の形態の遊技機においては、遊技機1をパチスロ機とした場合について説明した。しかしながら、本発明に係る遊技機においては、これに限られず、後述するように、例えば、図柄の変動表示装置を有するパチンコ機に対しても適用することができる。   Further, in the gaming machine of the present embodiment described above, a case has been described in which gaming machine 1 is a pachislot machine. However, the gaming machine according to the present invention is not limited to this, and can be applied to, for example, a pachinko machine having a symbol change display device as described later.

また、上述した本実施の形態の遊技機においては、二次元コード300は通信エラー履歴データのみを含むものとして説明した。しかしながら、本発明に係る遊技機においては、これに限られず、例えば、エラー情報履歴あるいは遊技者の遊技記録を含むようにしてもよい。   Further, in the above-described gaming machine of the present embodiment, the two-dimensional code 300 has been described as including only communication error history data. However, the gaming machine according to the present invention is not limited to this, and may include, for example, an error information history or a game record of a player.

以上のように、本実施の形態の遊技機は、主制御回路60と副制御回路70との間で通信エラー、通信遮断および通信遮断の解除が発生した場合や、副制御回路70で電断が生じた場合に、エラー等の発生時刻情報および通信遮断の解除時刻がエラーコードと共に記憶されるため、後に、エラー等の発生および解除の日時および内容を確認することができ、パチスロ等の遊技機および遊技機の管理方法に有用である。   As described above, the gaming machine according to the present embodiment is configured such that a communication error, a communication interruption, and a release of the communication interruption occur between the main control circuit 60 and the sub control circuit 70, When an error occurs, the error occurrence time information and the communication disconnection release time are stored together with the error code, so that the date and time and content of the occurrence and release of the error can be confirmed later, and a game such as a pachislot Useful for managing machines and gaming machines.

図57に示すマザータスクのフローチャートにおいて、主基板通信タスク起動要求に応答してOSから主基板通信タスク起動要求がでると(ステップS1005)、上記の通り、主基板通信タスクが、図69に示すフローチャートに沿って実行される。   In the mother task flowchart shown in FIG. 57, when the main board communication task start request is issued from the OS in response to the main board communication task start request (step S1005), the main board communication task is changed to the state shown in FIG. It is executed according to the flowchart.

また、RTC制御タスクは、図75に示すフローチャットに沿って実行される。まず、サブCPU71は、OSの時間管理として100msの周期設定を行う(ステップS1011)。次に、サブCPU71は、外付けRTC70cから日時を読み込み(ステップS1012)、その読み込んだ外付けRTC70cの日時を内蔵RTC70aの初期値として設定する(ステップS1013)。   The RTC control task is executed according to the flow chat shown in FIG. First, the sub CPU 71 sets a period of 100 ms as OS time management (step S1011). Next, the sub CPU 71 reads the date and time from the external RTC 70c (step S1012), and sets the read date and time of the external RTC 70c as an initial value of the internal RTC 70a (step S1013).

次に、サブCPU71は、外付けRTC70cからステータス情報を読み込み(ステップS1014)、ステータス情報を正常に読み込むことができたか否かを判別し(ステップS1015)、正常に読み込めた場合には、電源に異常があるか否かを判別し(ステップS1016)、電源異常がない場合には、発振異常があるか否かを判別し(ステップS1017)、発振異常がない場合には、リセット信号を検出したか否かを判別し(ステップS1018)、リセット信号を検出しない場合には、外付けRTC70cから日時を読み込む(ステップS1019)。   Next, the sub CPU 71 reads the status information from the external RTC 70c (step S1014), determines whether or not the status information could be read normally (step S1015). It is determined whether there is an abnormality (step S1016). If there is no power supply abnormality, it is determined whether there is an oscillation abnormality (step S1017). If there is no oscillation abnormality, a reset signal is detected. It is determined whether or not this is the case (step S1018). If no reset signal is detected, the date and time are read from the external RTC 70c (step S1019).

この日時を読み込んだ時に、サブCPU71は、日時の範囲に異常があるか否かを判別する(ステップS1020)。例えば、年、月、日または時間の値が2桁を越えている場合には日時範囲に異常があると判別する。サブCPU71は、日時範囲に異常があると判別したときには、図12のテーブルに示すように、RTCの時刻異常として、エラーコード(RTC TIM)をサブRAM73−1のエラー情報履歴格納領域73d−1に登録する(ステップS1021)。   When reading the date and time, the sub CPU 71 determines whether there is an abnormality in the date and time range (step S1020). For example, if the value of year, month, day or time exceeds two digits, it is determined that there is an abnormality in the date and time range. When the sub CPU 71 determines that there is an abnormality in the date and time range, as shown in the table of FIG. 12, as an RTC time abnormality, the error code (RTC TIM) is stored in the error information history storage area 73d-1 of the sub RAM 73-1. (Step S1021).

一方、サブCPU71は、ステップS1015において、外付けRTC70cからステータス情報を正常に読み込むことができないと判別した場合には、エラー情報履歴格納領域73d−1に、RTC通信回線異常として、エラーコード(RTC DSC)を登録する(ステップS1021)。   On the other hand, if the sub CPU 71 determines in step S1015 that the status information cannot be normally read from the external RTC 70c, the error code (RTC) is stored in the error information history storage area 73d-1 as an RTC communication line error. DSC) is registered (step S1021).

サブCPU71は、ステップS1016において、外付けRTC70cに関して電源に異常があると判別した場合には、エラー情報履歴格納領域73d−1に、RTC電圧低下として、エラーコード(RTC POWER)を登録する(ステップS1021)。   If the sub CPU 71 determines in step S1016 that there is an abnormality in the power supply with respect to the external RTC 70c, it registers an error code (RTC POWER) as the RTC voltage drop in the error information history storage area 73d-1 (step S1016). S1021).

サブCPU71は、ステップS1017において、外付けRTC70cに関して発振異常があると判別した場合には、エラー情報履歴格納領域73d−1に、発振停止検出として、エラーコード(RTC CLK)を登録する(ステップS1021)。   If the sub CPU 71 determines in step S1017 that the external RTC 70c has an oscillation abnormality, the sub CPU 71 registers an error code (RTC CLK) in the error information history storage area 73d-1 as oscillation stop detection (step S1021). ).

また、サブCPU71は、ステップS1018において、リセット信号を検出したと判別した場合には、エラー情報履歴格納領域73d−1に、リセット検出として、エラーコード(RTC RESET)を登録する(ステップS1021)。   If the sub CPU 71 determines in step S1018 that a reset signal has been detected, the sub CPU 71 registers an error code (RTC RESET) in the error information history storage area 73d-1 as reset detection (step S1021).

サブCPU71は、上記のように、ステップS1021において、外付けRTC70cのエラー種別に対応したエラーコードをエラー情報として登録すると、外付けRTC70cを初期化し、外付けRTC70cに内蔵RTC70aの現在の日時を設定する(ステップS1022)。   When the error code corresponding to the error type of the external RTC 70c is registered as the error information in step S1021 as described above, the sub CPU 71 initializes the external RTC 70c, and sets the current date and time of the built-in RTC 70a in the external RTC 70c. (Step S1022).

このように、外付けRTC70cを初期化し、外付けRTC70cに内蔵RTC70aの現在の日時を設定した場合、またはステップS1019によって外付けRTC70cから読み込んだ日時の範囲に異常がないとステップS1020において判別した場合には、サブCPU71は、係員操作画面から外付けRTC70cの日時の設定に変更がされているか否かを判別し(ステップS1023)、変更されている場合には、内蔵RTC70aの日時データを外付けRTC70cに設定する(ステップS1024)。   As described above, when the external RTC 70c is initialized and the current date and time of the internal RTC 70a are set in the external RTC 70c, or when it is determined in step S1020 that there is no abnormality in the date and time range read from the external RTC 70c in step S1019. In step S1023, the sub CPU 71 determines whether the date and time setting of the external RTC 70c has been changed from the attendant operation screen (step S1023). It is set to the RTC 70c (step S1024).

ステップS1024において内蔵RTC70aの日時データを外付けRTC70cに設定した場合、または、ステップS1023において、外付けRTC70cの日時の設定に変更がないと判別した場合には、サブCPU71は、100msの周期待ちをして(ステップS1025)、再度外付けRTC70cからステータス情報を読み込む(ステップS1014)。   If the date and time data of the internal RTC 70a is set in the external RTC 70c in step S1024, or if it is determined in step S1023 that there is no change in the date and time setting of the external RTC 70c, the sub CPU 71 waits for a period of 100 ms. Then, the status information is read from the external RTC 70c again (step S1014).

次に、図76を参照しながらバックアップ作成処理について説明する。図76は、バックアップ作成処理のフローチャートである。この処理により、データが破壊されていたとしても正しい値をバックアップとして保存できるようになる。なお、上記の通り、このバックアップ作成処理は、図56に示すサブCPUの電断割込処理でも実行される。   Next, the backup creation processing will be described with reference to FIG. FIG. 76 is a flowchart of the backup creation processing. With this processing, even if the data is destroyed, the correct value can be stored as a backup. As described above, this backup creation processing is also executed in the power interruption interruption processing of the sub CPU shown in FIG.

最初に、サブCPU71は、ゲームデータ領域73a−1のサム値を作成し、その作成したサム値をゲームデータサム値領域73b−1に保存する(ステップS1051)。次に、サブCPU71は、ゲームデータ領域73a−1をバックアップデータ1領域73a−2に複写し、ステップS1051で保存したサム値をバックアップデータ1サム値領域73b−2に保存する(ステップS1052)。   First, the sub CPU 71 creates a sum value for the game data area 73a-1, and stores the created sum value in the game data sum value area 73b-1 (step S1051). Next, the sub CPU 71 copies the game data area 73a-1 to the backup data 1 area 73a-2, and stores the sum value saved in step S1051 in the backup data 1 sum value area 73b-2 (step S1052).

次に、サブCPU71は、ゲームデータ領域73a−1をバックアップデータ1領域73a−2のミラーリングとしてのバックアップデータ2領域73c−2に複写し、ステップS1051で保存したサム値をバックアップデータ2サム値領域73d−2に保存する(ステップS1053)。   Next, the sub CPU 71 copies the game data area 73a-1 to the backup data 2 area 73c-2 as a mirroring of the backup data 1 area 73a-2, and stores the sum value stored in step S1051 in the backup data 2 sum value area. 73d-2 (step S1053).

次に、サブCPU71は、係員操作設定データ領域73g−1のサム値を作成して、その作成したサム値を係員操作設定データサム値領域73h−1に保存する(ステップS1054)。   Next, the sub CPU 71 creates a sum value of the attendant operation setting data area 73g-1 and stores the created sum value in the attendant operation setting data sum value area 73h-1 (step S1054).

次に、サブCPU71は、係員操作設定データ領域73g−1を係員バックアップデータ領域73e−2に複写し、ステップS1054で保存したサム値を係員バックアップデータサム値領域73g−2に保存する(ステップS1055)。これにより、バックアップ作成処理は終了する。   Next, the sub CPU 71 copies the attendant operation setting data area 73g-1 to the attendant backup data area 73e-2, and saves the sum value saved in step S1054 in the attendant backup data sum value area 73g-2 (step S1055). ). Thus, the backup creation processing ends.

[パチンコ遊技機の構成]
本発明は、パチスロに限定されるものではなく、パチンコ遊技機にも適用することができる。以下、パチンコ遊技機について説明する。
[Configuration of pachinko machines]
The present invention is not limited to a pachislot, but can also be applied to a pachinko game machine. Hereinafter, the pachinko gaming machine will be described.

図77、図78および図79に示すように、パチンコ機1010は、ガラスドア1011、木枠1012、ベースドア1013、遊技盤1014、皿ユニット1020、画像を表示する液晶表示装置1032、遊技球を発射する発射装置1130、図示しない払出ユニット及び基板ユニット等から構成されている。   As shown in FIGS. 77, 78 and 79, the pachinko machine 1010 includes a glass door 1011, a wooden frame 1012, a base door 1013, a game board 1014, a plate unit 1020, a liquid crystal display device 1032 for displaying an image, and a game ball. It comprises a firing device 1130 for firing, a payout unit (not shown), a substrate unit, and the like.

ガラスドア1011は、ベースドア1013に対して回転軸により開閉自在になるように取り付けられている。ガラスドア1011の中央には、開口1011aが形成されており、その開口1011aには、透過性を有する保護ガラス1019が配設されている。   The glass door 1011 is attached to the base door 1013 so as to be freely opened and closed by a rotation shaft. An opening 1011a is formed in the center of the glass door 1011. In the opening 1011a, a protective glass 1019 having transparency is provided.

皿ユニット1020は、上皿1021及び下皿1022を一体化したユニット体であり、ベースドア1013におけるガラスドア1011の下部に配設されている。上皿1021及び下皿1022には、遊技球の貸し出し、遊技球の払い出し(賞球)を行うための払出口1021a、1022aが形成されており、所定の払出条件が成立した場合には、遊技球が排出され、特に、上皿1021には、後述する遊技領域1015に発射させるための遊技球が貯留される。   The plate unit 1020 is a unit body in which the upper plate 1021 and the lower plate 1022 are integrated, and is disposed below the glass door 1011 in the base door 1013. In the upper plate 1021 and the lower plate 1022, payout holes 1021a and 1022a for renting out game balls and paying out game balls (prize balls) are formed, and when a predetermined payout condition is satisfied, a game is performed. The ball is discharged, and particularly, in the upper plate 1021, a game ball for firing to a game area 1015 described later is stored.

発射装置1130は、ベースドア1013の右下部に配設され、遊技者によって操作可能な発射ハンドル1026と、皿ユニット1020の右下部に適合するパネル体1027とを備えている。発射ハンドル1026は、パネル体1027の表側に設けられている。パネル体1027の裏側には遊技球を発射するための駆動装置が設けられている。遊技者は、発射ハンドル1026を操作することで遊技球を発射して遊技を進めることができる。   The firing device 1130 is provided at the lower right of the base door 1013 and includes a firing handle 1026 that can be operated by a player, and a panel body 1027 that fits the lower right of the plate unit 1020. The firing handle 1026 is provided on the front side of the panel body 1027. On the back side of the panel body 1027, a driving device for firing game balls is provided. By operating the firing handle 1026, the player can launch a game ball and proceed with the game.

遊技盤1014は、保護ガラス1019の後方に位置するように、ベースドア1013の前方に配設されている。遊技盤1014の後方には、液晶表示装置1032などが配設されている。ベースドア1013の後方には、払出ユニット及び基板ユニットが配設されている。下皿1022の下部には、図示しない演出用のスピーカが配設されている。   The game board 1014 is disposed in front of the base door 1013 so as to be located behind the protective glass 1019. A liquid crystal display device 1032 and the like are disposed behind the game board 1014. Behind the base door 1013, a payout unit and a board unit are provided. At the lower part of the lower plate 1022, a speaker for effect (not shown) is provided.

遊技盤1014は、その全部が透過性を有する板形状のアクリル樹脂、ポリカーボネート樹脂、メタクリル樹脂など各種樹脂(透過性を有する部材)によって形成されている。また、遊技盤1014は、その前面側に、発射された遊技球が転動流下可能な遊技領域1015を有している。遊技領域1015には、複数の遊技釘1017が打ちこまれている。また、遊技盤1014の左下部には、LEDユニット1053が設けられている。   The game board 1014 is entirely made of various resins (transmissive members) such as transparent acrylic resin, polycarbonate resin, and methacrylic resin. In addition, the game board 1014 has a game area 1015 on the front side of the game board 1014 where the shot game balls can roll down. A plurality of gaming nails 1017 are driven into the gaming area 1015. An LED unit 1053 is provided at a lower left portion of the game board 1014.

液晶表示装置1032は、遊技盤1014の後方(背面側)に配設されている。液晶表示装置1032は、遊技に関する画像の表示を可能とする表示領域1032aを有している。表示領域1032aには、演出用の識別図柄、演出画像、装飾用の装飾画像など、各種の画像が表示される。   The liquid crystal display device 1032 is disposed behind (on the back side of) the game board 1014. The liquid crystal display device 1032 has a display area 1032a that can display an image related to a game. In the display area 1032a, various images such as an effect identification symbol, an effect image, a decorative image, and the like are displayed.

発射ハンドル1026は回転自在であり、その裏側には駆動装置である発射ソレノイド(図示せず)が設けられている。さらに、発射ハンドル1026の周縁部には、タッチセンサ(図示せず)が設けられている。発射ハンドル1026の内部には、発射ハンドル1026の回転量に応じて抵抗値を変化させ、発射ソレノイド(図示せず)に供給する電力を変化させる発射ボリュームが設けられている。   The firing handle 1026 is rotatable, and a firing solenoid (not shown) as a driving device is provided on the back side. Further, a touch sensor (not shown) is provided on the periphery of the firing handle 1026. Inside the firing handle 1026, there is provided a firing volume that changes the resistance value according to the amount of rotation of the firing handle 1026 and changes the power supplied to a firing solenoid (not shown).

タッチセンサ(図示せず)に遊技者が接触したときには、遊技者により発射ハンドル1026が握持されたと検知される。発射ハンドル1026が遊技者によって握持され、かつ、時計回り方向へ回転操作されたときには、その回転角度に応じて発射ボリューム(図示せず)の抵抗値が変化し、この時の抵抗値に対応する電力が発射ソレノイド(図示せず)に供給される。その結果、上皿1021に貯留された遊技球が遊技領域1015に順次発射され、遊技が進められる。なお、発射停止ボタン(図示せず)が押下された場合には、発射ハンドル1026を握持しかつ回転させた状態であっても遊技球の発射が停止される。   When the player contacts a touch sensor (not shown), it is detected that the firing handle 1026 is gripped by the player. When the firing handle 1026 is gripped and rotated clockwise by the player, the resistance value of the firing volume (not shown) changes according to the rotation angle and corresponds to the resistance value at this time. Power is supplied to a firing solenoid (not shown). As a result, the game balls stored in the upper plate 1021 are sequentially fired in the game area 1015, and the game proceeds. When a firing stop button (not shown) is pressed, firing of the game ball is stopped even when the firing handle 1026 is gripped and rotated.

遊技盤1014の左下方には、一般入賞口1056a、1056b、1056cを形成する部材が配置されており、この部材におけるLEDユニット1053との対向部位は透明になっている。このため、遊技盤1014の左下方からLEDユニット1053が視認可能となる。LEDユニット1053には、図79に図示した特別図柄表示装置、普通図柄表示装置1033、第1特別図柄保留表示LED1034a、1034b、第2特別図柄保留表示LED1034c、1034d、普通図柄保留表示LED1050a、1050b等が設けられている。   At the lower left of the game board 1014, members forming the general winning openings 1056a, 1056b, and 1056c are arranged, and a portion of the member facing the LED unit 1053 is transparent. For this reason, the LED unit 1053 can be visually recognized from the lower left of the game board 1014. The LED unit 1053 includes the special symbol display device shown in FIG. 79, the normal symbol display device 1033, the first special symbol hold display LEDs 1034a and 1034b, the second special symbol hold display LEDs 1034c and 1034d, the normal symbol hold display LEDs 1050a and 1050b, and the like. Is provided.

特別図柄表示装置は、16個のLEDによって構成されている。これら16個のLEDは、8個のLEDからなる2つのグループに分かれており、一方のグループは、第1始動口1023への始動入賞を契機として変動表示を行うものであり、他方のグループは、第2始動口1044への始動入賞を契機として変動表示を行うものである。なお、以下の説明の便宜上、一方のLEDのグループを第1特別図柄表示装置1035a(図79参照)、他方のLEDのグループを第2特別図柄表示装置1035b(図79参照)と称する。   The special symbol display device is constituted by 16 LEDs. These 16 LEDs are divided into two groups of 8 LEDs, one of which performs a variable display triggered by a start winning prize to the first starting port 1023, and the other group has a In this case, the variable display is performed in response to a start winning in the second start port 1044. For convenience of the following description, one LED group is called a first special symbol display device 1035a (see FIG. 79), and the other LED group is called a second special symbol display device 1035b (see FIG. 79).

第1、第2特別図柄表示装置1035a、1035bのLEDは、所定の特別図柄の変動表示開始条件の成立により、グループ単位で点灯・消灯を繰り返すことで特別図柄の変動表示を行う。そして、特別図柄が、特定の停止表示態様の場合には、通常遊技状態から遊技者に有利な状態である当り遊技状態(特別遊技状態)に遊技状態が移行する。この当り遊技状態となった場合には、後述するように、シャッタ1040が開放状態に制御され、大入賞口1039に遊技球が受け入れ可能な状態となる。   The LEDs of the first and second special symbol display devices 1035a and 1035b perform the variable display of the special symbol by repeatedly turning on and off in a group unit when a predetermined special symbol variable display start condition is satisfied. When the special symbol is in a specific stop display mode, the gaming state shifts from the normal gaming state to a hit gaming state (special gaming state) which is a state advantageous to the player. When the hit game state is reached, as described later, the shutter 1040 is controlled to the open state, and the game ball can be received in the special winning opening 1039.

普通図柄表示装置1033は、2つの表示用ランプが交互に点灯・消灯を繰り返すことによって普通図柄として変動表示され、その停止態様により普通電動役物1048の開放が行われる。   In the ordinary symbol display device 1033, the two display lamps are alternately turned on and off alternately to be displayed in a variable manner as an ordinary symbol, and the normal electric accessory 1048 is opened in a stop mode.

普通図柄保留表示LED1050a、1050bは、点灯、消灯又は点滅によって保留されている普通図柄の変動表示の実行回数(いわゆる、「保留個数」、「普通図柄に関する保留個数」)を表示する。   The ordinary symbol hold display LEDs 1050a and 1050b display the number of times of execution of the variable display of the ordinary symbol held by lighting, turning off, or blinking (so-called “number of held”, “number of held related to the ordinary symbol”).

第1特別図柄保留表示LED1034a、1034b及び第2特別図柄保留表示LED1034c、1034dは、点灯、消灯又は点滅によって保留されている特別図柄の変動表示の実行回数(いわゆる、「保留個数」、「特別図柄に関する保留個数」)を表示する。   The first special symbol hold display LEDs 1034a and 1034b and the second special symbol hold display LEDs 1034c and 1034d are the number of times of execution of the variable display of the special symbol held by lighting, turning off or blinking (so-called “number of held”, “special symbol”). On hold ").

また、液晶表示装置1032の表示領域では、第1特別図柄表示装置1035a及び第2特別図柄表示装置1035bにおいて表示される特別図柄と関連する演出画像が表示される。   In the display area of the liquid crystal display device 1032, an effect image related to a special symbol displayed on the first special symbol display device 1035a and the second special symbol display device 1035b is displayed.

図78に示すように、遊技盤1014上には、二つのガイドレール1030(1030a及び1030b)、ステージ1055、第1始動口1023、第2始動口1044、通過ゲート1054、シャッタ1040、大入賞口1039、一般入賞口1056a、1056b、1056c、1056d、普通電動役物1048等が設けられている。   As shown in FIG. 78, on the game board 1014, two guide rails 1030 (1030a and 1030b), a stage 1055, a first starting port 1023, a second starting port 1044, a passing gate 1054, a shutter 1040, and a special winning port. 1039, general prize holes 1056a, 1056b, 1056c, 1056d, an ordinary electric accessory 1048, and the like.

ステージ1055は遊技盤1014の上部に設けられ、ガイドレール1030は遊技領域1015を囲むように設けられている。   The stage 1055 is provided above the game board 1014, and the guide rail 1030 is provided so as to surround the game area 1015.

ガイドレール1030は、外レール1030aと、内レール1030bとから構成される。発射された遊技球は、ガイドレール1030に案内されて、遊技盤1014の上部に移動し、前述した複数の遊技釘(図示せず)、ステージ1055などとの衝突により、その進行方向を変えながら遊技盤1014の下方に向かって流下する。具体的には、ステージ1055の左側を流下する系統(いわゆる、左打ち)と、発射ハンドル1026を右側に最大に回転させて、ステージ1055の右側に遊技球を打ち込み、ステージ1055の右側を流下する系統(いわゆる、右打ち)がある。   The guide rail 1030 includes an outer rail 1030a and an inner rail 1030b. The launched game ball is guided by the guide rail 1030, moves to the upper portion of the game board 1014, and changes its traveling direction due to the collision with the plurality of game nails (not shown), the stage 1055, and the like. It flows down toward the lower part of the game board 1014. Specifically, a system that flows down the left side of the stage 1055 (so-called left-handed) and the firing handle 1026 is rotated to the right to the maximum, a game ball is driven into the right side of the stage 1055, and the right side of the stage 1055 flows down. There is a system (so-called right-handed).

第1始動口1023は、遊技盤1014の中央の下方に設けられている。通過ゲート1054はステージ1055の右側上部に設けられ、この通過ゲート1054の下方に第2始動口1044が設けられている。普通電動役物1048は、第2始動口1044に設けられている。   The first starting port 1023 is provided below the center of the game board 1014. The passage gate 1054 is provided on the upper right side of the stage 1055, and a second starting port 1044 is provided below the passage gate 1054. The normal electric accessory 1048 is provided at the second starting port 1044.

また、普通電動役物1048は、遊技盤面に対して前後方向に、突出、引き込みを行う舌状部材1048aを備えている。普通電動役物1048は、舌状部材1048aの突出時に第2始動口1044への遊技球の入賞を可能とし、引き込み時に第2始動口1044への遊技球の入賞を不可能としている。なお、普通電動役物1048は、一対の羽根部材が開放、閉鎖するもの(いわゆる、電動チューリップ)であってもよい。   Further, the ordinary electric accessory 1048 includes a tongue-shaped member 1048a that projects and retracts in the front-rear direction with respect to the game board surface. The normal electric accessory 1048 enables a game ball to enter the second starting port 1044 when the tongue-shaped member 1048a protrudes, and does not allow a game ball to enter the second starting port 1044 when retracted. Note that the ordinary electric accessory 1048 may be one in which a pair of blade members open and close (a so-called electric tulip).

また、右打ち時は、遊技釘1017によって遊技球がステージ1055の右側から第1始動口1023に入賞不可能なように構成されている。   In addition, at the time of right-handing, the game ball is configured so as to be unable to enter the first starting port 1023 from the right side of the stage 1055 by the game nail 1017.

また、普通図柄の変動表示中において通過ゲート1054を遊技球が通過した場合には、普通図柄保留表示LED1050a、1050bによる表示態様を切り替えて、変動表示中の普通図柄が停止表示されるまで、当該通過ゲート1054への遊技球の通過に基づく普通図柄の変動表示の実行(開始)が保留される。その後、変動表示していた普通図柄が停止表示された場合には、保留されていた普通図柄の変動表示が開始される。   Also, when a game ball passes through the passing gate 1054 during the fluctuation display of the normal symbol, the display mode by the normal symbol hold display LEDs 1050a and 1050b is switched until the normal symbol during the fluctuation display is stopped and displayed. Execution (start) of the normal symbol change display based on the passage of the game ball to the passage gate 1054 is suspended. Thereafter, when the normally displayed variable symbols are stopped and displayed, the variable display of the suspended ordinary symbols is started.

なお、普通図柄表示装置1033において普通図柄として特定の図柄が停止表示された場合には、普通図柄抽選が当選であることを遊技者に把握させる演出画像が液晶表示装置1032の表示領域において表示されるようにしてもよい。   When a specific symbol is stopped and displayed as the ordinary symbol on the ordinary symbol display device 1033, an effect image for allowing the player to understand that the ordinary symbol lottery has been won is displayed in the display area of the liquid crystal display device 1032. You may make it.

また、シャッタ1040は、第1始動口1023の直下に配置され、大入賞口1039を開閉するようになっている。シャッタ1040の直下の遊技領域1015の最下部位には、アウト口1057が形成されている。一般入賞口1056a、1056b、1056cは、遊技領域1015の左側下部に設けられている。また、遊技領域1015の右側下部には、一般入賞口1056dが設けられている。   In addition, the shutter 1040 is disposed immediately below the first starting port 1023, and opens and closes the special winning opening 1039. An out port 1057 is formed at the lowest portion of the game area 1015 immediately below the shutter 1040. The general winning openings 1056a, 1056b, and 1056c are provided in the lower left portion of the game area 1015. In addition, a general winning opening 1056d is provided in a lower right portion of the game area 1015.

また、前述した第1始動口1023内には入賞領域が設けられ、この入賞領域には第1始動入賞口スイッチ1116(図79参照)が備えられている。第2始動口1044内には入賞領域が設けられ、この入賞領域には第2始動入賞口スイッチ1117(図79参照)が備えられている。遊技球が第1始動入賞口スイッチ1116によって検出されると、第1特別図柄表示装置1035aによる特別図柄の変動表示が開始される。   A winning area is provided in the first starting port 1023 described above, and a first starting winning port switch 1116 (see FIG. 79) is provided in the winning area. A winning area is provided in the second starting opening 1044, and a second starting winning opening switch 1117 (see FIG. 79) is provided in the winning area. When a game ball is detected by the first start winning opening switch 1116, the variable display of the special symbol by the first special symbol display device 1035a is started.

また、特別図柄の変動表示中に第1始動口1023へ遊技球が入球した場合には、変動表示中の特別図柄が停止表示されるまで、第1始動口1023への遊技球の入球に基づく特別図柄の変動表示の実行(開始)が保留される。その後、変動表示していた特別図柄が停止表示された場合には、保留されていた特別図柄の変動表示が開始される。なお、以降の説明において、第1始動口1023への遊技球の入球に基づいて第1特別図柄表示装置1035aに変動表示される特別図柄を第1特別図柄と称する。   Also, when a game ball enters the first starting port 1023 during the special symbol change display, the game ball enters the first start port 1023 until the special symbol displayed in the variable display is stopped and displayed. The execution (start) of the special symbol change display based on is suspended. Thereafter, when the special symbol that has been variably displayed is stopped and displayed, the variably displayed special symbol that has been suspended is started. In the following description, a special symbol that is variably displayed on the first special symbol display device 1035a based on the entry of a game ball into the first starting port 1023 is referred to as a first special symbol.

また、遊技球が第2始動入賞口スイッチ1117によって検出された場合、第2特別図柄表示装置1035bによる特別図柄の変動表示が開始される。また、特別図柄の変動表示中に第2始動口1044へ遊技球が入球した場合には、変動表示中の特別図柄が停止表示されるまで、第2始動口1044への遊技球の入球に基づく特別図柄の変動表示の実行(開始)が保留される。その後、変動表示していた特別図柄が停止表示された場合には、保留されていた特別図柄の変動表示が開始される。なお、以降の説明において、第2始動口1044への遊技球の入球に基づいて第2特別図柄表示装置1035bに変動表示される特別図柄を第2特別図柄と称する。   When the game ball is detected by the second start winning opening switch 1117, the variable display of the special symbol by the second special symbol display device 1035b is started. Also, when a game ball enters the second starting port 1044 during the special symbol change display, the game ball enters the second start port 1044 until the special symbol during the change display is stopped and displayed. The execution (start) of the special symbol change display based on is suspended. Thereafter, when the special symbol that has been variably displayed is stopped and displayed, the variably displayed special symbol that has been suspended is started. In the following description, a special symbol that is variably displayed on the second special symbol display device 1035b based on a game ball entering the second starting port 1044 is referred to as a second special symbol.

ここで、第1特別図柄表示装置1035aと第2特別図柄表示装置1035bとは同時に特別図柄が変動することはない。また、第2始動口1044への始動入賞を優先に特別図柄の変動表示が行われる。   Here, the first special symbol display device 1035a and the second special symbol display device 1035b do not change their special symbols at the same time. In addition, a special symbol change display is performed with priority given to the start winning in the second starting port 1044.

なお、第1始動口1023、第2始動口1044への入球による特別図柄の変動表示の保留数は、それぞれ4回を上限としている。したがって、最大8回の保留が可能になる。   In addition, the upper limit of the number of times the special symbols are fluctuated and displayed by entering the first starting port 1023 and the second starting port 1044 is four times. Therefore, a maximum of eight reservations are possible.

また、その他の(所定の特別図柄の変動表示開始)条件としては、特別図柄が停止表示されていることである。つまり、所定の特別図柄の変動表示開始条件が成立する毎に特別図柄の変動表示が開始される。   Another condition (start of changing the display of a predetermined special symbol) is that the special symbol is stopped and displayed. That is, each time the predetermined special symbol change display start condition is satisfied, the special symbol change display is started.

第1特別図柄表示装置1035a及び第2特別図柄表示装置1035bにおいて特別図柄が特定の停止表示態様となって、遊技状態が大当り遊技状態に移行された場合は、シャッタ1040が開放状態となるように駆動される。その結果、大入賞口1039は、遊技球を受け入れやすい開放状態(第1の状態)となる。   In the first special symbol display device 1035a and the second special symbol display device 1035b, when the special symbol is in a specific stop display mode and the gaming state is shifted to the big hit gaming state, the shutter 1040 is opened. Driven. As a result, the special winning opening 1039 is in an open state (first state) in which game balls can be easily received.

一方、シャッタ1040の背面側(後方)に設けられた大入賞口1039には、カウントスイッチ1104(図79参照)を有する領域(図示せず)があり、その領域を遊技球が所定個数(例えば7個)通過するか、又は所定時間(例えば、約0.1秒あるいは約30秒)が経過するまでシャッタ1040が開放状態に駆動される。そして、開放状態において大入賞口1039への所定数の遊技球の入賞又は所定時間の経過のいずれかの条件が成立すると、シャッタ1040は、閉鎖状態になるように駆動される。その結果、大入賞口1039は、遊技球を受け入れ難い閉鎖状態となる(第2の状態)。   On the other hand, the special winning opening 1039 provided on the back side (rear side) of the shutter 1040 has an area (not shown) having a count switch 1104 (see FIG. 79), and a predetermined number of game balls (for example, 7), or until a predetermined time (for example, about 0.1 seconds or about 30 seconds) elapses, the shutter 1040 is driven to the open state. Then, in the open state, when one of the conditions of winning a predetermined number of game balls into the special winning opening 1039 or the elapse of a predetermined time is satisfied, the shutter 1040 is driven to be in the closed state. As a result, the special winning opening 1039 is in a closed state in which it is difficult to receive a game ball (second state).

なお、一定時間において、大入賞口1039が遊技球を受け入れやすい状態となっている遊技をラウンドゲームという。したがって、シャッタ1040は、ラウンドゲーム時に開放し、各ラウンドゲーム間では閉鎖することになる。また、ラウンドゲームは、"1"ラウンド、"2"ラウンド等のラウンド数として計数される。例えば、ラウンドゲームの1回目を第1ラウンド、2回目を第2ラウンドと呼称する場合がある。なお、この例においては、1ラウンドにおいて、複数回シャッタ1040を開閉して、開放状態となる時間を一定時間とする場合がある。   Note that a game in which the special winning opening 1039 is in a state of easily accepting a game ball during a certain time is called a round game. Therefore, the shutter 1040 is opened during the round game and closed between the round games. The round game is counted as the number of rounds such as “1” round, “2” round, and the like. For example, the first round game may be referred to as a first round, and the second round game may be referred to as a second round. Note that, in this example, the shutter 1040 may be opened and closed a plurality of times in one round, and the time during which the shutter 1040 is opened may be a fixed time.

続いて、開放状態から閉鎖状態(第2の状態)に駆動されたシャッタ1040は、再度開放状態に駆動される。つまり、ラウンドゲームが終了した場合には、次のラウンドゲームへ継続して進むことができる。なお、第1ラウンドのラウンドゲームから、次のラウンドゲームに継続して進むことができない(最終の)ラウンドゲームが終了するまでの遊技を特別遊技あるいは大当り遊技という。なお、この例においては、全ての大当りは15ラウンドである。   Subsequently, the shutter 1040 driven from the open state to the closed state (second state) is driven again to the open state. That is, when the round game ends, it is possible to continue to the next round game. Note that a game from the first round game to the end of the (final) round game in which the game cannot continue to the next round game is called a special game or a big hit game. In addition, in this example, all jackpots are 15 rounds.

また、前述した第1始動口1023、第2始動口1044、一般入賞口1056a〜1056d、大入賞口1039に遊技球が入賞したときには、それぞれの入賞口の種類に応じて予め設定されている数の遊技球が上皿1021又は下皿1022に払い出される。   When a game ball has won the first starting port 1023, the second starting port 1044, the general winning ports 1056a to 1056d, and the special winning port 1039, the number set in advance according to the type of each winning port. Are paid out to the upper plate 1021 or the lower plate 1022.

また、この例においては、大当り遊技終了後に、普通図柄抽選の当選確率が高確率状態となり、普通電動役物1048によるサポートによって特別図柄ゲームの保留球が貯まりやすくなる時短状態に移行する場合がある。ここで、時短状態においては、通過ゲート1054に遊技球を通過させることが、普通図柄抽選を実行させる条件となるため、右打ちをしながら遊技を進行することになる。   In addition, in this example, after the big hit game, the winning probability of the ordinary symbol lottery becomes a high probability state, and there may be a transition to a time reduction state in which the reserved balls of the special symbol game are easily accumulated by the support by the ordinary electric auditors character 1048. . Here, in the time-saving state, passing a game ball through the passage gate 1054 is a condition for executing a normal symbol lottery, so that the game proceeds while right-handed.

また、右打ち状態で大当りが発生した場合には、そのまま右打ちを継続することにより、大入賞口1039へ入賞させることが可能である。また、普通電動役物1048によるサポートが受けられない場合には、左打ちをしながら遊技を進行することになる。   When a big hit occurs in the right-handed state, the right-handed player can continue the right-handed game so that the big winning opening 1039 can be won. In addition, when the support by the ordinary electric accessory 1048 cannot be received, the game proceeds while the player is left-handed.

また、図77に示すように、上皿1021の前面には、演出ボタン1080a,1080b,1080cが設けられており、目押しゲーム、カードめくり、すごろく等のようなミニゲーム中に、それらの演出ボタンを押下することにより、液晶表示装置1032における演出表示内容を変えることができる。   As shown in FIG. 77, effect buttons 1080a, 1080b, and 1080c are provided on the front surface of the upper plate 1021 so that the effect buttons can be used during mini games such as eye-catching games, card flipping, and sugoroku. By pressing the button, the effect display contents on the liquid crystal display device 1032 can be changed.

なお、パチンコ機1010においては、演出手段の一例として液晶表示装置を記載したが、これに限らず、プラズマディスプレイやリアプロジェクションディスプレイ、CRTディスプレイ、ランプ、スピーカや可動役物等を演出手段として用いてもよい。   In the pachinko machine 1010, a liquid crystal display device has been described as an example of the effecting means. However, the present invention is not limited to this, and a plasma display, a rear projection display, a CRT display, a lamp, a speaker, a movable role, or the like may be used as the effecting means. Is also good.

次に、図79を参照して、パチンコ機1010の電気的構成について説明する。   Next, the electrical configuration of the pachinko machine 1010 will be described with reference to FIG.

図79に示すように、パチンコ機1010は、主に、遊技の制御を行う主制御回路1060と、遊技の進行に応じた演出の制御を行う副制御回路1200とから構成される。   As shown in FIG. 79, the pachinko machine 1010 mainly includes a main control circuit 1060 for controlling a game and a sub-control circuit 1200 for controlling an effect according to the progress of the game.

主制御回路1060は、メインCPU1066、メインROM1068(読み出し専用メモリ)、メインRAM1070(読み書き可能メモリ)を備えている。   The main control circuit 1060 includes a main CPU 1066, a main ROM 1068 (read only memory), and a main RAM 1070 (read / write memory).

メインCPU1066には、メインROM1068、メインRAM1070等が接続されており、このメインROM1068に記憶されたプログラムに従って、各種の処理を実行する機能を有する。   The main CPU 1066 is connected to a main ROM 1068, a main RAM 1070, and the like, and has a function of executing various processes according to a program stored in the main ROM 1068.

メインROM1068には、メインCPU1066によりパチンコ機1010の動作を制御するためのプログラム、メイン処理等をメインCPU1066に実行させるためのプログラムや、各種のテーブル等が記憶されている。   The main ROM 1068 stores a program for controlling the operation of the pachinko machine 1010 by the main CPU 1066, a program for causing the main CPU 1066 to execute main processing and the like, various tables, and the like.

メインRAM1070は、メインCPU1066の一時記憶領域として種々のフラグや変数の値を記憶する機能を有する。なお、メインCPU1066の一時記憶領域としては、メインRAM1070に限らず、その他の読み書き可能な記憶媒体を用いてもよい。   The main RAM 1070 has a function of storing values of various flags and variables as a temporary storage area of the main CPU 1066. The temporary storage area of the main CPU 1066 is not limited to the main RAM 1070, and other readable and writable storage media may be used.

また、主制御回路1060は、電源投入時においてリセット信号を生成する初期リセット回路1064、I/Oポート1071、コマンド出力ポート1072を備えている。また、初期リセット回路1064は、メインCPU1066に接続されている。I/Oポート1071は、各種のデバイスからの入力信号をメインCPU1066に、メインCPU1066からの出力信号を各種のデバイスに送信するものである。   The main control circuit 1060 includes an initial reset circuit 1064 for generating a reset signal when power is turned on, an I / O port 1071, and a command output port 1072. The initial reset circuit 1064 is connected to the main CPU 1066. The I / O port 1071 transmits input signals from various devices to the main CPU 1066, and transmits output signals from the main CPU 1066 to various devices.

コマンド出力ポート1072は、メインCPU1066からのコマンドを副制御回路1200に送信するものである。また、主制御回路1060は、バックアップコンデンサ1074を備えている。バックアップコンデンサ1074は、電断時において、例えば、メインRAM1070に対して速やかに電源を供給することにより、メインRAM1070に記憶されている各種データを保持することに用いられる。   The command output port 1072 transmits a command from the main CPU 1066 to the sub control circuit 1200. The main control circuit 1060 includes a backup capacitor 1074. The backup capacitor 1074 is used for retaining various data stored in the main RAM 1070 by, for example, quickly supplying power to the main RAM 1070 at the time of power failure.

また、主制御回路1060には、各種の装置が接続されている。例えば、主制御回路1060には、第1特別図柄表示装置1035a及び第2特別図柄表示装置1035b、第1特別図柄保留表示LED1034a、1034b及び第2特別図柄保留表示LED1034c、1034d、普通図柄表示装置1033、普通図柄保留表示LED1050a、1050b、普通電動役物1048の舌状部材1048aを突出状態又は引込状態とする始動口ソレノイド1118、シャッタ1040を駆動させ、大入賞口1039を開放状態又は閉鎖状態とする大入賞口ソレノイド1120等が接続されている。   In addition, various devices are connected to the main control circuit 1060. For example, the main control circuit 1060 includes a first special symbol display device 1035a and a second special symbol display device 1035b, first special symbol hold display LEDs 1034a and 1034b, and second special symbol hold display LEDs 1034c and 1034d, and a normal symbol display device 1033. , The normal symbol hold display LEDs 1050a and 1050b, the starting opening solenoid 1118 that brings the tongue-like member 1048a of the ordinary electric accessory 1048 into the protruding state or the retracted state, and the shutter 1040 are driven to open or close the special winning opening 1039. The special winning opening solenoid 1120 and the like are connected.

また、主制御回路1060には、ホール係員を呼び出す機能や当り回数を表示するといった機能を有する図示しない呼出装置や、ホール全体のパチンコ機を管理するホールコンピュータ1400にデータ送信するために用いる外部端子板1310が接続されている。   The main control circuit 1060 includes a calling device (not shown) having a function of calling a hall clerk and a function of displaying the number of hits, and an external terminal used to transmit data to a hall computer 1400 which manages a pachinko machine of the entire hall. Plate 1310 is connected.

また、主制御回路1060には、例えば、大入賞口1039における領域を遊技球が通過した場合に、所定の検知信号を主制御回路1060に供給するカウントスイッチ1104、各一般入賞口1056を遊技球が通過した場合に、所定の検知信号を主制御回路60に供給する一般入賞口スイッチ1106、1108、1110、1112、通過ゲート1054を遊技球が通過した場合に、所定の検知信号を主制御回路1060に供給する通過ゲートスイッチ1114、第1始動口1023を遊技球が入賞した場合に、所定の検知信号を主制御回路1060に供給する第1始動入賞口スイッチ1116、第2始動口1044を遊技球が入賞した場合に、所定の検知信号を主制御回路1060に供給する第2始動入賞口スイッチ1117、電断時等におけるバックアップデータを遊技場の管理者の操作に応じてクリアするバックアップクリアスイッチ1124等が接続されている。   The main control circuit 1060 includes, for example, a count switch 1104 for supplying a predetermined detection signal to the main control circuit 1060 when a game ball passes through the area of the special winning opening 1039, and a general winning opening 1056. When the game ball passes through the general winning opening switches 1106, 1108, 1110, and 1112, and the passing gate 1054, the predetermined detection signal is supplied to the main control circuit 60 when a predetermined detection signal is passed to the main control circuit 60. When the game ball wins the passing gate switch 1114 and the first starting port 1023 which are supplied to the 1060, the first starting winning port switch 1116 and the second starting port 1044 which supply a predetermined detection signal to the main control circuit 1060 are played. When the ball has won, a second starting winning opening switch 1117 for supplying a predetermined detection signal to the main control circuit 1060, Such as backup clear switch 1124 to clear depending on the administrator of the operation of the game arcade is connected to a backup data in such.

また、主制御回路1060には、払出・発射制御回路1126が接続されている。この払出・発射制御回路1126には、遊技球の払い出しを行う払出装置1128、遊技球の発射を行う発射装置1130、カードユニット1300が接続されている。カードユニット1300は、遊技者の操作によって、カードユニット1300に遊技球の貸し出しを要求する信号を出力する球貸し操作パネル1155との間で送受信可能である。   Also, a payout / firing control circuit 1126 is connected to the main control circuit 1060. The payout / firing control circuit 1126 is connected to a payout device 1128 for paying out game balls, a firing device 1130 for firing game balls, and a card unit 1300. The card unit 1300 can transmit and receive a ball lending operation panel 1155 that outputs a signal requesting lending of a game ball to the card unit 1300 by a player's operation.

払出・発射制御回路1126は、主制御回路1060から供給される賞球制御コマンド、カードユニット1300から供給される貸し球制御信号を受け取り、払出装置1128に対して所定の信号を送信することにより、払出装置1128に遊技球を払い出させる。また、払出・発射制御回路1126は、発射ハンドル1026が遊技者によって握持され、かつ、時計回り方向へ回動操作されたときには、その回動角度に応じて発射ソレノイドに電力を供給し、遊技球を発射させる制御を行う。   The payout / firing control circuit 1126 receives the prize ball control command supplied from the main control circuit 1060, the lending ball control signal supplied from the card unit 1300, and transmits a predetermined signal to the payout device 1128, The payout device 1128 pays out game balls. When the firing handle 1026 is gripped and rotated clockwise by the player, the payout / firing control circuit 1126 supplies power to the firing solenoid in accordance with the rotation angle, and Control to fire a ball.

コマンド出力ポート1072には、副制御回路1200が接続されている。副制御回路1200は、主制御回路1060から供給される各種のコマンドに応じて、液晶表示装置1032における表示制御、スピーカ1046から発生させる音声に関する制御、装飾ランプ等を含むランプの制御等を行う。また、副制御回路1200は、本実施の形態のパチスロ遊技機において説明した副制御回路70の構成と同様の構成を有し、また各種処理を実行することができる。   The sub-control circuit 1200 is connected to the command output port 1072. The sub-control circuit 1200 performs display control in the liquid crystal display device 1032, control relating to sound generated from the speaker 1046, control of a lamp including a decorative lamp, and the like in accordance with various commands supplied from the main control circuit 1060. The sub-control circuit 1200 has the same configuration as the sub-control circuit 70 described in the pachislo gaming machine of the present embodiment, and can execute various processes.

以上説明したように、本実施の形態によるパチンコ遊技機によると、上記の実施の形態に係るパチスロ遊技機と同様の効果を得ることができる。
[付記]
As described above, according to the pachinko gaming machine according to the present embodiment, the same effects as those of the pachislo gaming machine according to the above embodiment can be obtained.
[Appendix]

背景技術に記載したようなゴト行為が行われて、その行為が、例えば、通信異常として検出されると、通信異常報知が発生され、例えば、遊技機の液晶画面のほぼ全面に、通信異常が発生したため遊技を続行することができない旨の表示がされる。   When a goto action as described in the background art is performed, and the action is detected as, for example, a communication error, a communication error notification is generated.For example, a communication error is generated on almost the entire liquid crystal screen of the gaming machine. A message is displayed indicating that the game cannot be continued because it has occurred.

しかし、主制御回路から副制御回路への通信を遮断した上で、不正のコマンドを送信しても、それは、通信異常としては検出されていない。また、故障や断線により通信遮断されてもその旨の報知はされていない。   However, even if the communication from the main control circuit to the sub-control circuit is interrupted and an illegal command is transmitted, it is not detected as a communication abnormality. Further, even if communication is interrupted due to a failure or disconnection, no notification is given to that effect.

また、不正行為により、強制的に副制御回路の電源を遮断してすぐに電源を投入する瞬停を発生させ、副制御回路が主制御回路からのコマンドを取りこぼさせるようにすることが行われている。この場合、エラー履歴として、POWER UP/DOWNが登録されている。   In addition, due to fraudulent activities, it is possible to forcibly shut off the power of the sub control circuit and immediately turn on the power, causing an instantaneous blackout, and causing the sub control circuit to drop the command from the main control circuit. Have been done. In this case, POWER UP / DOWN is registered as an error history.

しかし、そのエラー履歴では、通常の電断処理があった後に電源が投入になったのか、不正行為による瞬停が起こったのかを確認することができない。また、エラー情報履歴表示として、POWER UP/DOWNの表示がされることには不都合がある。   However, the error history cannot confirm whether the power has been turned on after the normal power-off processing or whether a momentary power failure due to fraud has occurred. Further, it is inconvenient to display POWER UP / DOWN as the error information history display.

本発明は、主制御回路から副制御回路への通信が遮断された場合には遊技の続行ができないようにし、また、通常の電断処理がされずに電源が投入された場合にはそれが分かるようにエラー履歴に登録を行うことのできる遊技機および遊技機の管理方法を提供することもできる。   The present invention prevents the game from continuing when the communication from the main control circuit to the sub-control circuit is interrupted, and when the power is turned on without performing the normal power-off processing, It is also possible to provide a gaming machine that can be registered in the error history and a management method for the gaming machine, as can be understood.

すなわち、本発明に係る遊技機は、遊技の進行に関する制御を実行する主制御部と、前記遊技の進行に応じて演出を制御する副制御部と、所定の情報を表示する表示部とを備える遊技機であって、前記主制御部は、前記副制御部へ通信データを送信し、前記副制御部は、前記主制御部から前記副制御部への通信の断絶を検知する通信断絶検知手段と、前記副制御部の電断を検知する電断検知手段と、前記電断検知手段の電断の検知後に電断判定を行う電断判定処理部と、エラー情報登録手段と、前記エラー情報登録手段によるエラー情報を登録する記憶部と、を有し、前記通信断絶検知手段は、既定の時間にわたって、前記主制御部から前記副制御部への通信が断絶すると、前記表示部に異常状態を報知し、さらに、前記エラー情報登録手段によって前記通信の断絶をエラー情報として前記記憶部に登録し、前記電断判定処理部は、前記電断検知手段が前記副制御部の電断を検知すると、該電断を前記副制御部の記憶部に登録し、さらに、該電断の後に前記副制御部の電源の投入処理を実行し、その際、前記記憶部に前記電断が登録されていないときには、前記エラー情報登録手段によって、前記電断の登録のないときの電源の投入をエラー情報として前記副制御部の前記記憶部に登録することを特徴とする。   That is, the gaming machine according to the present invention includes a main control unit that executes control relating to the progress of the game, a sub-control unit that controls effects in accordance with the progress of the game, and a display unit that displays predetermined information. In a gaming machine, the main control unit transmits communication data to the sub-control unit, and the sub-control unit detects a communication break from the main control unit to the sub-control unit. Power interruption detection means for detecting a power interruption of the sub-control unit, a power interruption determination processing unit for performing a power interruption determination after detecting the power interruption of the power interruption detection means, error information registration means, and the error information A storage unit for registering the error information by the registration unit, wherein the communication disconnection detection unit detects an abnormal state on the display unit when communication from the main control unit to the sub control unit is disconnected for a predetermined time. And the error information registering means Therefore, the disconnection of the communication is registered in the storage unit as error information, and the power-off determination processing unit detects the power-off of the sub-control unit when the power-off detection unit detects the power-off of the sub-control unit. Registering in the storage unit, further, after the power interruption, executing the power-on processing of the sub-control unit, at this time, when the power interruption is not registered in the storage unit, by the error information registration means, The power-on when the power interruption is not registered is registered as error information in the storage unit of the sub-control unit.

これによると、主制御回路から副制御回路への通信が遮断された場合には遊技の続行ができないようにし、また、通常の電断処理がされずに電源が投入された場合にはそれが分かるようにエラー履歴に登録を行うことができる。   According to this, if the communication from the main control circuit to the sub control circuit is interrupted, the game cannot be continued, and if the power is turned on without normal power interruption processing, it will be As can be seen, registration can be made in the error history.

この遊技機において、前記電断判定処理部による電断の後の前記副制御部の電源の投入処理の実行の際、前記電断判定処理部は、前記主制御部から遊技の進行の開始を示す信号を受信したか否かに応じて、前記副制御部の前記記憶部に登録するエラー情報を異なるエラー情報として登録するようにしてもよい。   In this gaming machine, when executing the power-on processing of the sub-control unit after the power interruption by the power-off determination processing unit, the power-off determination processing unit starts the progress of the game from the main control unit. The error information to be registered in the storage unit of the sub-control unit may be registered as different error information depending on whether or not a signal indicating the reception has been received.

また、本発明に係る遊技機は、複数の図柄が表示された複数のリールと、前記リールに表示された複数の図柄の一部を表示する図柄表示手段と、遊技者による開始操作を検出する開始操作検出手段と、前記開始操作検出手段による開始操作の検出に基づいて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段と、前記開始操作検出手段による開始操作の検出に基づいて、所定の確率で内部当籤役を決定する内部当籤役決定手段と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたことに基づいて、図柄の変動表示を停止させる停止制御手段と、を有し、遊技の進行に関する制御を実行する主制御部と、所定の情報を表示する表示部と、前記内部当籤役決定手段により決定された前記内部当籤役に基づいて複数種類の演出内容のいずれかを決定する演出内容決定手段と、前記演出内容決定手段により決定された演出内容に基づいて演出を制御する演出制御手段と、を有し、前記遊技の進行に応じて演出を制御する副制御部とを備える遊技機であって、前記主制御部は、前記副制御部へ通信データを送信し、前記副制御部は、前記主制御部から前記副制御部への通信の断絶を検知する通信断絶検知手段と、前記副制御部の電断を検知する電断検知手段と、前記電断検知手段の電断の検知後に電断判定を行う電断判定処理部と、エラー情報登録手段と、前記エラー情報登録手段によるエラー情報を登録する記憶部と、を有し、前記通信断絶検知手段は、既定の時間にわたって、前記主制御部から前記副制御部への通信が断絶すると、前記表示部に異常状態を報知し、さらに、前記エラー情報登録手段によって前記通信の断絶をエラー情報として前記記憶部に登録し、前記電断判定処理部は、前記電断検知手段が前記副制御部の電断を検知すると、該電断を前記副制御部の前記記憶部に登録し、さらに、該電断の後に前記副制御部の電源の投入処理を実行し、その際、前記記憶部に前記電断が登録されていないときには、前記エラー情報登録手段によって、前記電断の登録のないときの電源の投入をエラー情報として前記副制御部の前記記憶部に登録することを特徴とする。   Further, the gaming machine according to the present invention detects a plurality of reels on which a plurality of symbols are displayed, symbol display means for displaying a part of the plurality of symbols displayed on the reels, and a start operation by the player. A start operation detecting unit, a symbol changing unit that changes the symbol by rotating the reel based on detection of the start operation by the start operation detecting unit, and a start operation detecting unit that detects the start operation by the start operation detecting unit. An internal winning combination determining means for determining an internal winning combination with a predetermined probability; a stop operation detecting means provided corresponding to the plurality of reels for detecting a stop operation for stopping each reel; Stop control means for stopping the variable display of symbols based on the internal winning combination determined by the combination determination means and the detection of the stop operation by the stop operation detection means. A main control unit that executes control relating to the progress of the game, a display unit that displays predetermined information, and determines one of a plurality of types of effect contents based on the internal winning combination determined by the internal winning combination determining unit. And a sub-control unit having an effect control means for controlling an effect based on the effect contents determined by the effect content determining means, and controlling an effect according to the progress of the game. In the gaming machine, the main control unit transmits communication data to the sub control unit, and the sub control unit detects a communication disconnection from the main control unit to the sub control unit. Means, a power failure detection means for detecting a power failure of the sub control unit, a power failure determination processing unit for performing a power failure determination after the power failure detection means detects the power failure, an error information registration means, Error information by the information registration means And a communication unit for recording, the communication disconnection detecting means, when communication from the main control unit to the sub-control unit is disconnected for a predetermined time, notifies the display unit of an abnormal state, and further, The disconnection of the communication is registered in the storage unit as error information by the error information registration unit, and the power interruption determination processing unit detects the power interruption when the power interruption detection unit detects the power interruption of the sub-control unit. Registering in the storage unit of the sub-control unit, further, after the power interruption, performs a power-on process of the sub-control unit, at this time, when the power interruption is not registered in the storage unit, The error information registration means registers the power-on when the power interruption is not registered as error information in the storage unit of the sub-control unit.

これによると、主制御回路から副制御回路への通信が遮断された場合には遊技の続行ができないようにし、また、通常の電断処理がされずに電源が投入された場合にはそれが分かるようにエラー履歴に登録を行うことができる。   According to this, if the communication from the main control circuit to the sub control circuit is interrupted, the game cannot be continued, and if the power is turned on without normal power interruption processing, it will be As can be seen, registration can be made in the error history.

また、本発明に係る遊技機の管理方法は、複数の図柄が表示された複数のリールと、前記リールに表示された複数の図柄の一部を表示する図柄表示手段と、遊技者による開始操作を検出する開始操作検出手段と、前記開始操作検出手段による開始操作の検出に基づいて、前記リールを回転させることにより前記図柄を変動させる図柄変動手段と、前記開始操作検出手段による開始操作の検出に基づいて、所定の確率で内部当籤役を決定する内部当籤役決定手段と、前記複数のリールに対応して設けられ、各リールを停止させるための停止操作を検出する停止操作検出手段と、前記内部当籤役決定手段により決定された内部当籤役と前記停止操作検出手段により停止操作が検出されたことに基づいて、図柄の変動表示を停止させる停止制御手段と、を有し、遊技の進行に関する制御を実行する主制御部と、所定の情報を表示する表示部と、前記内部当籤役決定手段により決定された前記内部当籤役に基づいて複数種類の演出内容のいずれかを決定する演出内容決定手段と、前記演出内容決定手段により決定された演出内容に基づいて演出を制御する演出制御手段と、記憶部とを有し、前記遊技の進行に応じて演出を制御する副制御部とを備え、前記主制御部が、前記副制御部へ通信データを送信する遊技機の管理方法であって、前記副制御部は、前記主制御部から前記副制御部への通信の断絶を検知する通信断絶検知ステップと、前記副制御部の電断を検知する電断検知ステップと、前記電断検知ステップでの前記電断の検知後に電断判定を行う電断判定ステップと、エラー情報を前記記憶部に登録するエラー情報登録ステップと、を実行し、前記通信断絶検知ステップでは、既定の時間にわたって、前記主制御部から前記副制御部への通信が断絶すると、前記表示部に異常状態を報知し、さらに、前記エラー情報登録ステップでは、前記通信の断絶をエラー情報として前記記憶部に登録し、前記電断判定ステップでは、前記電断検知ステップにおいて前記副制御部の電断が検知されると、該電断を前記記憶部に登録し、さらに、該電断の後に前記副制御部の電源の投入処理を実行し、その際、前記記憶部に前記電断が登録されていないときには、前記エラー情報登録ステップにおいて、前記電断の登録のないときの電源の投入をエラー情報として前記記憶部に登録することを特徴とする。   Also, the gaming machine management method according to the present invention includes a plurality of reels on which a plurality of symbols are displayed, a symbol display means for displaying a part of the plurality of symbols displayed on the reels, and a start operation by a player. Detection means for detecting the start operation, a symbol change means for changing the symbol by rotating the reel based on the detection of the start operation by the start operation detection means, and detection of the start operation by the start operation detection means Based on the internal winning combination determining means for determining an internal winning combination with a predetermined probability, and a stop operation detecting means provided corresponding to the plurality of reels, and detecting a stop operation for stopping each reel, Stop control means for stopping variable display of symbols based on the internal winning combination determined by the internal winning combination determining means and the stop operation detected by the stop operation detecting means. , A main control unit that executes control related to the progress of the game, a display unit that displays predetermined information, and a plurality of types of effect contents based on the internal winning combination determined by the internal winning combination determining unit. Effect determination means for determining any one of the following, effect control means for controlling the effect based on the effect content determined by the effect content determination means, and a storage unit, the effect according to the progress of the game A main control unit, wherein the main control unit transmits a communication data to the sub-control unit, wherein the sub-control unit, from the main control unit to the sub-control unit A communication disconnection detecting step of detecting a disconnection of communication to the sub-control unit, a power interruption detecting step of detecting a power interruption of the sub control unit, and a power interruption determining after detecting the power interruption in the power interruption detecting step. Before the judgment step and error information Performing an error information registration step of registering in the storage unit. And in the error information registration step, the disconnection of the communication is registered as error information in the storage unit, and in the power interruption determination step, the power interruption of the sub-control unit is detected in the power interruption detection step. Then, the power interruption is registered in the storage unit, and further, a power-on process of the sub-control unit is executed after the power interruption. At this time, when the power interruption is not registered in the storage unit, In the error information registering step, the power-on when the power interruption is not registered is registered as error information in the storage unit.

これによると、主制御回路から副制御回路への通信が遮断された場合には遊技の続行ができないようにし、また、通常の電断処理がされずに電源が投入された場合にはそれが分かるようにエラー履歴に登録を行うことができる。   According to this, if the communication from the main control circuit to the sub control circuit is interrupted, the game cannot be continued, and if the power is turned on without normal power interruption processing, it will be As can be seen, registration can be made in the error history.

1 遊技機
1a 筐体
1b 前面扉
2 ドアキー
3L、3C、3R リール
4L、4C、4R 図柄表示領域(図柄表示手段)
5 液晶表示装置(表示部)
6S スタートスイッチ(開始操作検出手段)
7LS、7CS、7RS ストップスイッチ(停止操作検出手段)
23 液晶表示領域
23S リセットスイッチ(状態解除指令入力手段)
29S ドア開閉スイッチ(扉開放状態検知手段)
31 メインCPU(内部当籤役決定手段、コマンド送信手段)
32 メインROM(記憶手段)
39 モータ駆動回路(図柄変動手段、停止制御手段)
49L、49C、49R ステッピングモータ(図柄変動手段、停止制御手段)
50 リール位置検出回路(図柄変動手段、停止制御手段)
60、1060 主制御回路(主制御部)
70、1200 副制御回路(副制御部)
71 サブCPU(演出内容決定手段、演出制御手段、コマンド受信手段、処理手段)
71a 通信エラー検出手段(エラー検出手段)
71b 手順検出手段
71c データ破壊検出手段
71d エラー情報登録手段
71e 受信データログ保存手段
71f エラー情報履歴表示手段
71g 二次元コード変換手段
72 サブROM
72a OS領域
72b サブ制御プログラム領域
72c ゲームデータ初期化設定データ領域
72d 係員操作初期設定データ領域
72e 各種プログラムテーブル領域
72f プログラム管理データ領域
72g 画像データ(静止画/動画)
72h サウンドデータ
72i 役物可動データ
73−1 DRAM(記憶部)
73a−1 サブ制御ゲームデータ領域(ゲームデータ保存領域)
73b−1 サブ制御ゲームデータサム値領域
73c−1 ワーク領域
73d−1 エラー情報履歴格納領域
73e−1 通信ログ収集用リングバッファ領域
73f−1 通信エラー保存バッファ領域
73−2 SRAM
73a−2 バックアップデータ1領域
73b−2 バックアップデータ1サム値
73c−2 バックアップデータ2領域
73d−2 バックアップデータ2サム値
73e−2 係員バックアップデータ領域
73f−2 エラー情報履歴格納領域
73g−2 係員バックアップデータサム値
74 GPU
75 VRAM
300 二次元コード
330 QRコード(登録商標)
400 カメラ付き携帯通信端末(携帯端末)
500 データ管理サーバ(サーバ)
600 解析用PC(解析手段)
1 gaming machine 1a housing 1b front door 2 door keys 3L, 3C, 3R reels 4L, 4C, 4R symbol display area (symbol display means)
5 Liquid crystal display (display unit)
6S start switch (start operation detecting means)
7LS, 7CS, 7RS stop switch (stop operation detecting means)
23 Liquid crystal display area 23S Reset switch (state release command input means)
29S Door open / close switch (door open state detection means)
31 main CPU (internal winning combination determination means, command transmission means)
32 Main ROM (storage means)
39 motor drive circuit (symbol changing means, stop control means)
49L, 49C, 49R stepping motor (symbol changing means, stop control means)
50 Reel position detection circuit (symbol change means, stop control means)
60, 1060 Main control circuit (main control unit)
70, 1200 Sub-control circuit (sub-control unit)
71 Sub CPU (effect content determination means, effect control means, command receiving means, processing means)
71a Communication error detecting means (error detecting means)
71b Procedure detection means 71c Data destruction detection means 71d Error information registration means 71e Received data log storage means 71f Error information history display means 71g Two-dimensional code conversion means 72 SubROM
72a OS area 72b Sub-control program area 72c Game data initialization setting data area 72d Staff operation initial setting data area 72e Various program table areas 72f Program management data area 72g Image data (still image / moving image)
72h sound data 72i movable object data 73-1 DRAM (storage unit)
73a-1 Sub-control game data area (game data storage area)
73b-1 Sub control game data sum value area 73c-1 Work area 73d-1 Error information history storage area 73e-1 Communication log collection ring buffer area 73f-1 Communication error storage buffer area 73-2 SRAM
73a-2 Backup data 1 area 73b-2 Backup data 1 sum value 73c-2 Backup data 2 area 73d-2 Backup data 2 sum value 73e-2 Staff backup data area 73f-2 Error information history storage area 73g-2 Staff backup Data sum value 74 GPU
75 VRAM
300 Two-dimensional code 330 QR code (registered trademark)
400 Mobile communication terminal with camera (mobile terminal)
500 data management server (server)
600 PC for analysis (analysis means)

Claims (1)

本体と、前記本体に開閉可能に取り付けられた前面扉と、
前記前面扉と前記本体とを閉じた状態で前記前面扉をロック状態またはアンロック状態に切り替えることが可能なロック機構と、
所定の情報を表示可能な表示部と、
遊技の進行に関する制御を行う主制御部と、
前記表示部に表示される画像の制御を行う副制御部と、
エラーが発生したことを検出するエラー検出手段と、を備え、
前記副制御部は、
前記エラー検出手段により検出された前記エラーに係るエラー情報を記憶するためのエラー情報履歴格納領域を含む記憶手段と、
前記エラー検出手段により前記エラーの発生が検出されたことに基づいて、前記エラーに係る前記エラー情報を前記エラー情報履歴格納領域に逐次記憶させるエラー情報登録手段と、
前記エラー情報履歴格納領域に記憶されたエラー情報履歴を前記表示部に表示させるエラー情報履歴表示手段と、を有し、
前記ロック機構は、挿入したドアキーを所定の方向に回転させることで前記ロック状態を前記アンロック状態に切り替えることが可能であり、
前記ロック機構は、前記ドアキーを前記所定の方向とは逆の方向に回転可能であり、
前記エラー情報履歴表示手段は、前記ドアキーを前記所定の方向とは逆の方向に回転させた状態を一定時間以上維持した場合に、前記表示部に前記エラー情報履歴を表示することを特徴とする遊技機。
A main body, and a front door attached to the main body so as to be openable and closable,
A lock mechanism capable of switching the front door to a locked state or an unlocked state with the front door and the main body closed,
A display unit capable of displaying predetermined information;
A main control unit for controlling the progress of the game,
A sub-control unit that controls an image displayed on the display unit,
Error detecting means for detecting that an error has occurred,
The sub-control unit includes:
A storage unit including an error information history storage area for storing error information related to the error detected by the error detection unit,
An error information registration unit that sequentially stores the error information related to the error in the error information history storage area based on that the occurrence of the error is detected by the error detection unit;
Error information history display means for displaying the error information history stored in the error information history storage area on the display unit,
The lock mechanism can switch the locked state to the unlocked state by rotating the inserted door key in a predetermined direction,
The lock mechanism is capable of rotating the door key in a direction opposite to the predetermined direction,
The error information history display means displays the error information history on the display unit when a state in which the door key is rotated in a direction opposite to the predetermined direction is maintained for a predetermined time or more. Gaming machine.
JP2019034571A 2019-02-27 2019-02-27 Gaming machine Expired - Fee Related JP6664864B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019034571A JP6664864B2 (en) 2019-02-27 2019-02-27 Gaming machine
JP2020025459A JP6906075B2 (en) 2019-02-27 2020-02-18 Pachinko machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019034571A JP6664864B2 (en) 2019-02-27 2019-02-27 Gaming machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017095351A Division JP6695301B2 (en) 2017-05-12 2017-05-12 Amusement machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020025459A Division JP6906075B2 (en) 2019-02-27 2020-02-18 Pachinko machine

Publications (2)

Publication Number Publication Date
JP2019107490A JP2019107490A (en) 2019-07-04
JP6664864B2 true JP6664864B2 (en) 2020-03-13

Family

ID=67178435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019034571A Expired - Fee Related JP6664864B2 (en) 2019-02-27 2019-02-27 Gaming machine

Country Status (1)

Country Link
JP (1) JP6664864B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002191753A (en) * 2000-04-27 2002-07-10 Aruze Corp Gaming machine
JP4256612B2 (en) * 2001-12-18 2009-04-22 サミー株式会社 Game machine
JP2008067878A (en) * 2006-09-13 2008-03-27 Olympia:Kk Management system and method for game machine, game machine, and program
JP2008194382A (en) * 2007-02-15 2008-08-28 Heiwa Corp Game machine
JP2009082433A (en) * 2007-09-28 2009-04-23 Sammy Corp Pachinko game machine
JP5558725B2 (en) * 2009-02-12 2014-07-23 株式会社三共 Slot machine
JP5679174B2 (en) * 2010-12-08 2015-03-04 サミー株式会社 Game machine

Also Published As

Publication number Publication date
JP2019107490A (en) 2019-07-04

Similar Documents

Publication Publication Date Title
JP6145204B2 (en) Game machine
JP5852054B2 (en) Game machine and its management method
JP5978178B2 (en) Game machine and game machine management method
JP6368768B2 (en) Game machine
JP6186207B2 (en) Game machine and game machine management method
JP6667696B2 (en) Gaming machine
JP6664864B2 (en) Gaming machine
JP6655668B2 (en) Gaming machine
JP7076498B2 (en) Pachinko machine
JP6906075B2 (en) Pachinko machine
JP6823213B2 (en) Game machine
JP6719846B2 (en) Amusement machine
JP6385535B2 (en) Game machine
JP6076447B2 (en) Game machine and its management method
JP6695301B2 (en) Amusement machine
JP6076448B2 (en) Game machine and its management method
JP6148908B2 (en) Game machine
JP6071803B2 (en) Game machine and game machine management method
JP6761513B2 (en) Game machine
JP2021053477A (en) Game machine
JP6353559B2 (en) Game machine
JP6538753B2 (en) Gaming machine
JP6353560B2 (en) Game machine
JP6134409B2 (en) Game machine
JP6134416B2 (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200218

R150 Certificate of patent or registration of utility model

Ref document number: 6664864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees