JP6684366B2 - 超伝導チューナブルカプラ - Google Patents
超伝導チューナブルカプラ Download PDFInfo
- Publication number
- JP6684366B2 JP6684366B2 JP2018566871A JP2018566871A JP6684366B2 JP 6684366 B2 JP6684366 B2 JP 6684366B2 JP 2018566871 A JP2018566871 A JP 2018566871A JP 2018566871 A JP2018566871 A JP 2018566871A JP 6684366 B2 JP6684366 B2 JP 6684366B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- port
- ground plane
- coupled
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
また、さらなる実施例において、超伝導コプレーナ回路が提供される。超伝導コプレーナ回路は、第1のグランド面領域と、前記超伝導コプレーナ回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、第1のポートと第2のポートとを有するチューナブルカプラとを備える。前記チューナブルカプラは、可変インダクタンス結合素子と、前記可変インダクタンス結合素子の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、前記可変インダクタンス結合素子の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタとを含む。前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される。超伝導コプレーナ回路はさらに、前記第1のポートに結合された量子ビットと、バイアスインダクタとを備える。前記バイアスインダクタは前記RF−SQUIDに誘導結合され、前記バイアスインダクタを流れる電流の量により、前記量子ビットと前記第2のポートに結合された第2のデバイスとの間の結合強度が制御される。
本開示に含まれる技術的思想を以下に記載する。
(付記1)
超伝導システムであって、
コプレーナ超伝導回路を備え、該コプレーナ超伝導回路は、
第1のグランド面領域と、
前記コプレーナ超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
を含み、前記チューナブルカプラは、
前記第1のポートと前記第2のポートとの間に結合された可変インダクタンス結合素子と、
前記可変インダクタンス結合素子の第1端に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記可変インダクタンス結合素子の第2端に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
を含む、超伝導システム。
(付記2)
前記可変インダクタンス結合素子は1つまたは複数のジョセフソン接合を含む、付記1に記載の超伝導システム。
(付記3)
前記第1の終端インダクタは前記チューナブルカプラの第1のポートに結合され、前記第2の終端インダクタは前記チューナブルカプラの第2のポートに結合される、付記1に記載の超伝導システム。
(付記4)
前記第1のポートとジョセフソン接合の第1端との間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、前記第2のポートと前記ジョセフソン接合の第2端との間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタとをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、付記3に記載の超伝導システム。
(付記5)
前記ジョセフソン接合に結合された第1端と、前記第2の終端インダクタと前記第4の終端インダクタと前記第2のポートとに結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、付記4に記載の超伝導システム。
(付記6)
前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により第1および第2のデバイス間の結合強度が制御される、付記4に記載の超伝導システム。
(付記7)
バイアスインダクタを流れる電流がゼロ電流のとき第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ 0 の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ 0 は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ 0 の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、付記5に記載の超伝導システム。
(付記8)
第1のデバイスが量子ビットである、付記1に記載の超伝導システム。
(付記9)
第2のデバイスが量子ビットである、付記7に記載の超伝導システム。
(付記10)
前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記可変インダクタンス結合素子のインダクタンスを制御するように構成されたコントローラをさらに備える付記1に記載の超伝導システム。
(付記11)
超伝導システムであって、
コプレーナ回路と、
コントローラと、を備え、
前記コプレーナ回路は、
第1のグランド面領域と、
超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
を含み、前記チューナブルカプラは、
ジョセフソン接合と、
前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
を含み、
前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
前記コントローラは、前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合のインダクタンスを制御するように構成されている、超伝導システム。
(付記12)
前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により前記第1および第2のデバイス間の結合強度が制御される、付記11に記載の超伝導システム。
(付記13)
バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ 0 の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ 0 は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ 0 の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、付記12に記載の超伝導システム。
(付記14)
前記第1のデバイスが量子ビットである、付記11に記載の超伝導システム。
(付記15)
前記第2のデバイスが量子ビットである、付記14に記載の超伝導システム。
(付記16)
前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられて前記RF−SQUIDが形成される、付記11に記載の超伝導システム。
(付記17)
超伝導コプレーナ回路であって、
第1のグランド面領域と、
前記超伝導コプレーナ回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
前記第1のポートに結合された量子ビットと、
バイアスインダクタと、
を備え、
前記チューナブルカプラは、
可変インダクタンス結合素子と、
前記可変インダクタンス結合素子の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記可変インダクタンス結合素子の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタと、
を含み、
前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
前記バイアスインダクタは前記RF−SQUIDに誘導結合され、前記バイアスインダクタを流れる電流の量により、前記量子ビットと前記第2のポートに結合された第2のデバイスとの間の結合強度が制御される、超伝導コプレーナ回路。
(付記18)
前記第2のデバイスが量子ビットである、付記17に記載の超伝導コプレーナ回路。
(付記19)
前記バイアスインダクタを流れる電流の量を制御して、前記第1のデバイスと前記第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合を設定するように構成されたコントローラをさらに備える付記17に記載の超伝導コプレーナ回路。
(付記20)
前記バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ 0 の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ 0 は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ 0 の正味の磁束が前記RF−SQUIDに誘導されて前記第1および第2のデバイス間の最大の結合が可能となる、付記17に記載の超伝導コプレーナ回路。
Claims (15)
- 超伝導システムであって、
コプレーナ超伝導回路を備え、該コプレーナ超伝導回路は、
第1のグランド面領域と、
前記コプレーナ超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
を含み、前記チューナブルカプラは、
前記第1のポートと前記第2のポートとの間に結合された可変インダクタンス結合素子と、
前記可変インダクタンス結合素子の第1端に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記可変インダクタンス結合素子の第2端に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
を含む、超伝導システム。 - 前記可変インダクタンス結合素子は1つまたは複数のジョセフソン接合を含む、請求項1に記載の超伝導システム。
- 前記第1の終端インダクタは前記チューナブルカプラの第1のポートに結合され、前記第2の終端インダクタは前記チューナブルカプラの第2のポートに結合される、請求項1に記載の超伝導システム。
- 前記第1のポートとジョセフソン接合の第1端との間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、前記第2のポートと前記ジョセフソン接合の第2端との間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタとをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、請求項3に記載の超伝導システム。
- 前記ジョセフソン接合に結合された第1端と、前記第2の終端インダクタと前記第4の終端インダクタと前記第2のポートとに結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成される、請求項4に記載の超伝導システム。
- 前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により第1および第2のデバイス間の結合強度が制御される、請求項4に記載の超伝導システム。
- バイアスインダクタを流れる電流がゼロ電流のとき第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ0の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ0は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ0の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、請求項5に記載の超伝導システム。
- 第1のデバイスが量子ビットである、請求項1に記載の超伝導システム。
- 第2のデバイスが量子ビットである、請求項7に記載の超伝導システム。
- 前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記可変インダクタンス結合素子のインダクタンスを制御するように構成されたコントローラをさらに備える請求項1に記載の超伝導システム。
- 超伝導システムであって、
コプレーナ回路と、
コントローラと、を備え、
前記コプレーナ回路は、
第1のグランド面領域と、
超伝導回路の一部によって前記第1のグランド面領域と電気的に絶縁された第2のグランド面領域と、
第1のポートと第2のポートとを有するチューナブルカプラと、
を含み、前記チューナブルカプラは、
ジョセフソン接合と、
前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第1の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第2の終端インダクタと、
前記ジョセフソン接合の第1端と前記第1のポートとの間に結合された第1端と、前記第2のグランド面領域に結合された第2端とを有する第3の終端インダクタと、
前記ジョセフソン接合の第2端と前記第2のポートとの間に結合された第1端と、前記第1のグランド面領域に結合された第2端とを有する第4の終端インダクタと、
を含み、
前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタの等価インダクタンスとが組み合わせられてRF−SQUIDが形成され、
前記コントローラは、前記第1のポートに結合された第1のデバイスと前記第2のポートに結合された第2のデバイスとの間に強結合をもたらす低インダクタンス状態と、前記第1のデバイスと前記第2のデバイスとの間に絶縁をもたらす高インダクタンス状態との間で前記ジョセフソン接合のインダクタンスを制御するように構成されている、超伝導システム。 - 前記RF−SQUIDに誘導結合されたバイアスインダクタをさらに備え、前記バイアスインダクタを流れる電流の量により前記第1および第2のデバイス間の結合強度が制御される、請求項11に記載の超伝導システム。
- バイアスインダクタを流れる電流がゼロ電流のとき前記第1および第2のデバイス間を結合可能にする正味の磁束は前記RF−SQUIDに誘導されず、前記バイアスインダクタを流れる電流が第1電流のとき約0.4Φ0の正味の磁束が前記RF−SQUIDに誘導され、ここで、Φ0は前記第1および第2のデバイス間の最大の絶縁を可能にする磁束量子に等しく、前記バイアスインダクタを流れる電流が第2電流のとき0.5Φ0の正味の磁束が前記RF−SQUIDに誘導されて、前記第1および第2のデバイス間の最大の結合が可能となる、請求項12に記載の超伝導システム。
- 前記第1のデバイスおよび前記第2のデバイスのうちの少なくとも1つが量子ビットである、請求項11に記載の超伝導システム。
- 前記ジョセフソン接合に結合された第1端と、前記第1および第3の終端インダクタの間に結合された第2端とを有する第5のインダクタをさらに備え、前記第1および第3の終端インダクタの等価インダクタンスと、前記ジョセフソン接合と、前記第2および第4の終端インダクタならびに前記第5のインダクタの等価インダクタンスとが組み合わせられて前記RF−SQUIDが形成される、請求項11に記載の超伝導システム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/192,756 | 2016-06-24 | ||
| US15/192,756 US9647662B1 (en) | 2016-06-24 | 2016-06-24 | Superconducting tunable coupler |
| PCT/US2017/036169 WO2017222806A1 (en) | 2016-06-24 | 2017-06-06 | Superconducting tunable coupler |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019525452A JP2019525452A (ja) | 2019-09-05 |
| JP6684366B2 true JP6684366B2 (ja) | 2020-04-22 |
Family
ID=58644579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018566871A Active JP6684366B2 (ja) | 2016-06-24 | 2017-06-06 | 超伝導チューナブルカプラ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9647662B1 (ja) |
| EP (1) | EP3476048B1 (ja) |
| JP (1) | JP6684366B2 (ja) |
| KR (1) | KR102088675B1 (ja) |
| AU (1) | AU2017280880B2 (ja) |
| CA (1) | CA3026499C (ja) |
| WO (1) | WO2017222806A1 (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10769545B2 (en) | 2014-06-17 | 2020-09-08 | D-Wave Systems Inc. | Systems and methods employing new evolution schedules in an analog computer with applications to determining isomorphic graphs and post-processing solutions |
| US10042805B2 (en) * | 2016-01-21 | 2018-08-07 | Northrop Grumman Systems Corporation | Tunable bus-mediated coupling between remote qubits |
| US10255557B2 (en) | 2017-02-15 | 2019-04-09 | Northrop Grumman Systems Corporation | XX Coupler for flux qubits |
| US10074792B1 (en) | 2017-03-10 | 2018-09-11 | Northrop Grumman Systems Corporation | ZZZ coupler for superconducting qubits |
| US10170681B1 (en) | 2017-11-28 | 2019-01-01 | International Business Machines Corporation | Laser annealing of qubits with structured illumination |
| US10418540B2 (en) | 2017-11-28 | 2019-09-17 | International Business Machines Corporation | Adjustment of qubit frequency through annealing |
| US10355193B2 (en) | 2017-11-28 | 2019-07-16 | International Business Machines Corporation | Flip chip integration on qubit chips |
| US11895931B2 (en) | 2017-11-28 | 2024-02-06 | International Business Machines Corporation | Frequency tuning of multi-qubit systems |
| US10340438B2 (en) | 2017-11-28 | 2019-07-02 | International Business Machines Corporation | Laser annealing qubits for optimized frequency allocation |
| US10158343B1 (en) * | 2018-01-11 | 2018-12-18 | Northrop Grumman Systems Corporation | Push-pull tunable coupling |
| US11108380B2 (en) * | 2018-01-11 | 2021-08-31 | Northrop Grumman Systems Corporation | Capacitively-driven tunable coupling |
| US10749096B2 (en) * | 2018-02-01 | 2020-08-18 | Northrop Grumman Systems Corporation | Controlling a state of a qubit assembly via tunable coupling |
| US10097186B1 (en) * | 2018-03-02 | 2018-10-09 | Northrop Grumman Systems Corporation | Robust tunable coupling between superconductive circuits |
| AU2018415721B2 (en) * | 2018-03-26 | 2021-09-23 | Google Llc | Reducing parasitic capacitance in a qubit system |
| US10540603B2 (en) * | 2018-06-19 | 2020-01-21 | Northrop Grumman Systems Corporation | Reconfigurable quantum routing |
| US10852366B2 (en) | 2018-06-26 | 2020-12-01 | Northrop Grumman Systems Corporation | Magnetic flux source system |
| TR201809195A2 (tr) * | 2018-06-28 | 2018-07-23 | Tobb Ekonomi Ve Teknoloji Ueniversitesi | Bi̇r nöron devresi̇ |
| CN116598742B (zh) * | 2018-07-02 | 2025-10-10 | 本源量子计算科技(合肥)股份有限公司 | 一种低温耦合器及其使用方法 |
| JP6856592B2 (ja) * | 2018-09-12 | 2021-04-07 | 株式会社東芝 | 電子回路及び計算装置 |
| US11102879B2 (en) | 2018-09-20 | 2021-08-24 | International Business Machines Corporation | Printed circuit board to dielectric layer transition with controlled impedance and reduced and/or mitigated crosstalk for quantum applications |
| US10622998B1 (en) * | 2018-10-03 | 2020-04-14 | Anyon Systems Inc. | Qubit circuit and method for topological protection |
| US11121302B2 (en) | 2018-10-11 | 2021-09-14 | SeeQC, Inc. | System and method for superconducting multi-chip module |
| US10886049B2 (en) | 2018-11-30 | 2021-01-05 | Northrop Grumman Systems Corporation | Coiled coupled-line hybrid coupler |
| US10681842B1 (en) | 2019-02-27 | 2020-06-09 | International Business Machines Corporation | Monolithic signal carrier device implemented in cryogenic quantum computing applications |
| US11727295B2 (en) * | 2019-04-02 | 2023-08-15 | International Business Machines Corporation | Tunable superconducting resonator for quantum computing devices |
| EP3963518B1 (en) * | 2019-05-10 | 2025-10-15 | Google LLC | Frequency tunable qubit control strategy |
| US11790259B2 (en) | 2019-09-06 | 2023-10-17 | D-Wave Systems Inc. | Systems and methods for tuning capacitance in quantum devices |
| US20230027682A1 (en) * | 2019-12-20 | 2023-01-26 | D-Wave Systems Inc. | Systems and methods for tuning capacitance of qubits |
| CN115271077A (zh) * | 2021-04-30 | 2022-11-01 | 华为技术有限公司 | 超导量子芯片 |
| JP2024526085A (ja) | 2021-06-11 | 2024-07-17 | シーク, インコーポレイテッド | 超伝導量子回路のための磁束バイアスのシステム及び方法 |
| WO2023004040A1 (en) | 2021-07-23 | 2023-01-26 | D-Wave Systems Inc. | Systems and methods for tuning capacitance in quantum devices |
| US12224750B2 (en) | 2021-09-03 | 2025-02-11 | 1372934 B.C. Ltd. | Topologically protected qubits, processors with topologically protected qubits, and methods for use of topologically protected qubits |
| US12475399B2 (en) | 2021-12-14 | 2025-11-18 | D-Wave Systems Inc. | Systems and methods for increasing energy-scale by minimizing qubit inductance |
| US12519471B2 (en) | 2021-12-17 | 2026-01-06 | 1372934 B.C. Ltd. | Systems and methods for qubit control |
| US12254418B2 (en) | 2022-03-29 | 2025-03-18 | D-Wave Systems Inc. | Systems and methods for heuristic algorithms with variable effort parameters |
| US11646734B1 (en) * | 2022-05-16 | 2023-05-09 | Northrop Grumman Systems Corporation | Microwave-based reset of persistent current qubits |
| CN115329977B (zh) * | 2022-08-08 | 2023-09-26 | 北京百度网讯科技有限公司 | 应用于量子芯片中的耦合组件、量子芯片和量子计算设备 |
| US12206404B1 (en) * | 2023-08-14 | 2025-01-21 | Northrop Grumman Systems Corporation | Multi-body interaction in galvanically coupled qubits |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518673B2 (en) * | 2001-06-15 | 2003-02-11 | Trw Inc. | Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits |
| JP3806619B2 (ja) * | 2001-06-15 | 2006-08-09 | 株式会社日立製作所 | 超電導単一磁束量子回路 |
| US6836141B2 (en) * | 2003-04-11 | 2004-12-28 | Northrop Grumman Corporation | Superconductor ballistic RAM |
| US7619437B2 (en) * | 2004-12-30 | 2009-11-17 | D-Wave Systems, Inc. | Coupling methods and architectures for information processing |
| US7498832B2 (en) | 2007-08-03 | 2009-03-03 | Northrop Grumman Systems Corporation | Arbitrary quantum operations with a common coupled resonator |
| WO2009114805A2 (en) * | 2008-03-14 | 2009-09-17 | D-Wave Systems Inc. | System, devices and methods for coupling qubits |
| US7969178B2 (en) * | 2008-05-29 | 2011-06-28 | Northrop Grumman Systems Corporation | Method and apparatus for controlling qubits with single flux quantum logic |
| US8242799B2 (en) | 2010-11-16 | 2012-08-14 | Northrop Grumman Systems Corporation | System and method for phase error reduction in quantum systems |
| US8654578B2 (en) | 2011-06-17 | 2014-02-18 | Northrop Grumman Systems Corporation | Phase qubit cell having enhanced coherence |
| US9787312B2 (en) * | 2012-08-14 | 2017-10-10 | Northrop Grumman Systems Corporation | Systems and methods for applying flux to a quantum-coherent superconducting circuit |
-
2016
- 2016-06-24 US US15/192,756 patent/US9647662B1/en active Active
-
2017
- 2017-06-06 WO PCT/US2017/036169 patent/WO2017222806A1/en not_active Ceased
- 2017-06-06 CA CA3026499A patent/CA3026499C/en active Active
- 2017-06-06 KR KR1020187036877A patent/KR102088675B1/ko active Active
- 2017-06-06 AU AU2017280880A patent/AU2017280880B2/en active Active
- 2017-06-06 EP EP17731378.0A patent/EP3476048B1/en active Active
- 2017-06-06 JP JP2018566871A patent/JP6684366B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019525452A (ja) | 2019-09-05 |
| WO2017222806A1 (en) | 2017-12-28 |
| AU2017280880B2 (en) | 2019-09-12 |
| US9647662B1 (en) | 2017-05-09 |
| EP3476048B1 (en) | 2022-04-20 |
| CA3026499C (en) | 2021-07-27 |
| AU2017280880A1 (en) | 2018-12-20 |
| KR20190015330A (ko) | 2019-02-13 |
| KR102088675B1 (ko) | 2020-03-13 |
| EP3476048A1 (en) | 2019-05-01 |
| CA3026499A1 (en) | 2017-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6684366B2 (ja) | 超伝導チューナブルカプラ | |
| JP6553287B2 (ja) | 量子ビット読み出しのためのシステムおよび方法 | |
| JP7064599B2 (ja) | 容量駆動の調整可能な結合 | |
| JP6492173B2 (ja) | キュービットと共振器との間の混合結合 | |
| TWI622002B (zh) | 共平面波導管通量量子位元 | |
| JP2024502718A5 (ja) | ||
| JP7173804B2 (ja) | 電子回路、発振器、及び計算装置 | |
| JP2009225213A (ja) | パラメトリック増幅器 | |
| US6140886A (en) | Wideband balun for wireless and RF application | |
| US11764780B2 (en) | Superconducting circuit | |
| JP2000183603A (ja) | 低域通過フィルタ | |
| JP2781788B2 (ja) | 方向性結合器 | |
| JP2976926B2 (ja) | 半導体装置 | |
| CN110324018A (zh) | 一种微波信号环形传输结构 | |
| JP6839030B2 (ja) | 集積回路 | |
| JP5235826B2 (ja) | 方向性結合器 | |
| Tsujiguchi et al. | A miniaturized double-surface CPW bandpass filter improved spurious responses | |
| CN222981938U (zh) | 一种超导量子比特、芯片和计算机 | |
| US11658613B2 (en) | Oscillator | |
| US20220236342A1 (en) | Oscillator | |
| JP2025089740A (ja) | 共振器、発振器、および共振器の製造方法 | |
| JP2024120654A (ja) | 量子デバイス | |
| Shu et al. | Modeling of planar transformer with a unified CPW model | |
| Lai et al. | Transmission lines | |
| JP2007259138A (ja) | 容量性素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200310 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200327 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6684366 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |