JP6684740B2

JP6684740B2 - 無線受信装置

Info

Publication number: JP6684740B2
Application number: JP2017043208A
Authority: JP
Inventors: 智基塩田; 吉田　弘; 弘吉田
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2017-03-07
Filing date: 2017-03-07
Publication date: 2020-04-22
Anticipated expiration: 2037-03-07
Also published as: JP2018148464A; US10243602B2; US20180262223A1

Description

本発明の実施形態は、無線受信装置に関する。

無線受信装置のアナログベースバンド部は、受信信号から得られたＩＦ（Intermediate Frequency）信号の振幅を自動的に調整するＡＧＣ（Automatic Gain Control）回路を必要とすることが多い。理由は、受信信号の強度が、無線送信装置の状態、無線受信装置の状態、環境の影響等により変動するからである。ＡＧＣ回路は例えば、ＶＧＡ（Variable Gain Amplifier）回路とＰＧＡ（Programmable Gain Amplifier）回路とを用いて構成される。しかしながら、この場合には、ＡＧＣ回路の回路規模が比較的大規模になることが問題となる。このような問題は、スーパーヘテロダイン方式の無線受信装置だけでなく、ダイレクトコンバージョン方式の無線受信装置でも起こり得る。

特開２００９−８８９７２号公報

受信信号から得られた信号の調整用の回路の回路規模を低減可能な無線受信装置を提供する。

一の実施形態によれば、無線受信装置は、受信信号から得られた信号を、複数の基準電圧に基づいてアナログ信号からデジタル信号に変換して出力するアナログデジタル変換器を備える。前記装置はさらに、前記アナログデジタル変換器から出力された信号に基づいて、前記基準電圧のうちの少なくとも１つを制御する制御部を備える。

第１実施形態の無線受信装置の構成を示す模式図である。第１実施形態のＡＧＣ回路の構成を説明するための回路図である。第１実施形態の比較例のＡＧＣ回路の構成を説明するための回路図である。第１実施形態のＡＤＣの構成を説明するための回路図である。第１実施形態のＣＰの構成を説明するための回路図である。第１実施形態の無線受信装置の動作を説明するための波形図である。第１実施形態の無線受信装置の動作を説明するための別の波形図である。第２実施形態のＡＧＣ回路の構成を説明するための回路図である。

以下、本発明の実施形態を、図面を参照して説明する。

（第１実施形態）
図１は、第１実施形態の無線受信装置の構成を示す模式図である。

図１の無線受信装置は、アンテナ１と、低雑音増幅器（ＬＮＡ）２と、周波数変換器３と、受信フィルタ４と、増幅器５と、可変利得増幅器（ＶＧＡ）６と、アナログデジタル変換器（ＡＤＣ）７と、制御部の一例である利得制御部８と、動作制御部１１と、操作部１２と、デジタルフィルタ１３と、復調部１４とを備えている。

アンテナ１により受信された受信信号であるＲＦ（Radio Frequency）信号は、利得を調整可能なＬＮＡ２により増幅され、周波数変換器３に出力される。ＬＮＡ２の利得は、利得制御部８により離散的に調整される。

周波数変換器３は、受信ミキサや局部発振器を備え、ＬＮＡ２からのＲＦ信号をＩＦ信号に変換する。受信フィルタ４は、ＩＦ信号から所望の周波数成分を取り出すためのフィルタリングを行う。受信フィルタ４を通過したＩＦ信号は、増幅器５に出力される。

増幅器５は、受信フィルタ４からのＩＦ信号を増幅し、ＶＧＡ６に出力する。ＶＧＡ６は、アナログ制御信号に応じて利得を調整可能な増幅器であり、増幅器５からのＩＦ信号を増幅し、ＡＤＣ７に出力する。ＶＧＡ６の利得は、利得制御部８により連続的に調整される。

ＡＤＣ７は、ＶＧＡ６からのＩＦ信号を、複数の基準電圧に基づいてアナログ信号からデジタル信号に変換する。利得制御部８は、ＡＤＣ７から出力されたデジタル信号に基づいて、ＬＮＡ２やＶＧＡ６の利得を制御する。利得制御部８は、ＬＮＡ２の利得の制御用の利得制御信号と、ＶＧＡ６の利得の制御用の利得制御信号とを出力する。利得制御部８はさらに、ＡＤＣ７から出力されたデジタル信号に基づいて、ＡＤＣ７の基準電圧のうちの少なくとも１つを制御信号により制御する。この制御信号は、利得制御部８からＡＤＣ７に出力される。

動作制御部１１は、操作部１２からの通信開始信号と、利得制御部８からの利得制御信号とに基づいて、利得制御部８の動作を制御する。デジタルフィルタ１３は、ＡＤＣ７からのデジタル信号をフィルタリングし、復調器１４に出力する。復調部１４は、このデジタル信号（ＩＦ信号）をベースバンド信号に復調し、ベースバンド信号から本来のデジタル情報の信号を最終的に復調する。

図２は、第１実施形態のＡＧＣ回路の構成を説明するための回路図である。

図２は、本実施形態の無線受信装置の一部の構成要素である増幅器５、ＶＧＡ６、ＡＤＣ７、および利得制御部８を示している。この利得制御部８は、チャージポンプ（ＣＰ）１５と、ローパスフィルタ（ＬＰＦ）１６とを備えている。本実施形態のＡＧＣ回路は、ＶＧＡ６と利得制御部８により構成されている。

上述のように、ＶＧＡ６は、増幅器５からのＩＦ信号を増幅して出力する。また、ＡＤＣ７は、ＶＧＡ６からのＩＦ信号を、複数の基準電圧Ｖｒｅｆに基づいてアナログ信号からデジタル信号に変換して出力する。デジタル信号は、デジタル信号の値の振幅を表す第１信号Ｍａｇと、デジタル信号の値の符号を表す第２信号Ｓｉｇｎとを含んでおり、これらの信号の詳細については後述する。

ＣＰ１５は、ＡＤＣ７から出力されたデジタル信号に基づいて、ＶＧＡ６の利得を制御する。これにより、ＡＤＣ７に入力されるＩＦ信号の振幅が、アナログデジタル変換に適した値に調整される。本実施形態のＶＧＡ６の利得は、図２に示すように第１信号Ｍａｇに基づいて制御される。

ＣＰ１５はさらに、ＡＤＣ７から出力されたデジタル信号に基づいて、ＡＤＣ７の基準電圧Ｖｒｅｆのうちの少なくとも１つを制御する。具体的には、ＣＰ１５は、基準電圧Ｖｒｅｆのうちの少なくとも１つを制御する制御信号を出力し、制御信号がＬＰＦ１６を介してＡＤＣ７に供給される。ＬＰＦ１６は、キャパシタと抵抗により構成され、制御信号のフィルタリングにより制御信号から高周波成分を除去する。符号Ｖｃｏｎｔは、ＡＤＣ７に供給される制御信号を示している。本実施形態のＣＰ１５は、図２に示すように第１信号Ｍａｇに基づいて動作する。

図３は、第１実施形態の比較例のＡＧＣ回路の構成を説明するための回路図である。

本比較例のＡＧＣ回路は、プログラマブル利得増幅器（ＰＧＡ）１７、ＶＧＡ６、および利得制御部８により構成されている。ＰＧＡ１７は、デジタル制御信号に応じて利得を調整可能な増幅器であり、増幅器５からのＩＦ信号を増幅し、ＶＧＡ６に出力する。

本比較例のＡＧＣ回路は、ＰＧＡ１７の利得を調整することでＩＦ信号の振幅をおおまかに調整し、ＶＧＡ６の利得を調整することでＩＦ信号の振幅を高精度に調整する。これにより、ＡＤＣ７に入力されるＩＦ信号の振幅が、アナログデジタル変換に適した値に調整される。しかしながら、この場合には、ＡＧＣ回路の回路規模が比較的大規模になることが問題となる。

一方、本実施形態のＡＣＧ回路は、ＡＤＣ７の基準電圧ＶｒｅｆをＣＰ１５により制御することで、このようなＰＧＡ１７を用いずに構成されている。すなわち、本実施形態では、ＰＧＡ１７によるＩＦ信号の調整機能を、基準電圧Ｖｒｅｆの制御機能に置き換えている。これにより、本実施形態によれば、ＡＧＣ回路の回路規模、さらには、無線通信装置のチップ面積を低減することが可能となり、無線通信装置の消費電流を低減することが可能となる。

なお、ＡＤＣ７の基準電圧Ｖｒｅｆの制御の詳細については、図４から図７を参照して後述する。

図４は、第１実施形態のＡＤＣ７の構成を説明するための回路図である。

ＡＤＣ７は、制御ブロック７ａと、第１比較器７ｂと、第２比較器７ｃと、第３比較器７ｄと、第１出力部７ｅと、第２出力部７ｆとを備えている。

制御ブロック７ａは、ＶＧＡ６から受信したＩＦ信号を、第１比較器７ｂの＋入力端子と、第２比較器７ｃの−入力端子と、第３比較器７ｄの＋入力端子とに出力する。制御ブロック７ａはさらに、上述の基準電圧Ｖｒｅｆとして第１基準電圧Ｖｒｅｆ＿ｕと、第２基準電圧Ｖｒｅｆ＿ｄと、第３基準電圧Ｖｒｅｆ＿ｍとを生成する。第１基準電圧Ｖｒｅｆ＿ｕは第１比較器７ｂの−入力端子に出力され、第２基準電圧Ｖｒｅｆ＿ｄは第２比較器７ｃの＋入力端子に出力され、第３基準電圧Ｖｒｅｆ＿ｍは第３比較器７ｄの−入力端子に出力される。これらの間には、Ｖｒｅｆ＿ｕ＞Ｖｒｅｆ＿ｍ＞Ｖｒｅｆ＿ｄの関係が成り立つ。

符号Ｖｃｏｎｔは、上述の制御信号を表す。制御ブロック７ａは、ＣＰ１５から制御信号Ｖｃｏｎｔを受信し、制御信号Ｖｃｏｎｔに基づいて第１基準電圧Ｖｒｅｆ＿ｕと第２基準電圧Ｖｒｅｆ＿ｄとを制御する。そのため、第１基準電圧Ｖｒｅｆ＿ｕの値と第２基準電圧Ｖｒｅｆ＿ｄの値は時間と共に変化する。一方、第３基準電圧Ｖｒｅｆ＿ｍの値は一定に維持される。

第１比較器７ｂは、ＩＦ信号と第１基準電圧Ｖｒｅｆ＿ｕとを比較し、比較結果を示す信号Ｍａｇ＋を出力する。信号Ｍａｇ＋は、ＩＦ信号の電圧が第３基準電圧Ｖｒｅｆ＿ｍよりも高いときのＩＦ信号の振幅を表す。

第２比較器７ｃは、ＩＦ信号と第２基準電圧Ｖｒｅｆ＿ｄとを比較し、比較結果を示す信号Ｍａｇ−を出力する。信号Ｍａｇ−は、ＩＦ信号の電圧が第３基準電圧Ｖｒｅｆ＿ｍよりも低いときのＩＦ信号の振幅を表す。

第３比較器７ｄは、ＩＦ信号と第３基準電圧Ｖｒｅｆ＿ｍとを比較し、比較結果を示す信号Ｓｉｇｎを出力する。信号Ｓｉｇｎは、ＩＦ信号の符号、すなわち、ＩＦ信号の電圧が第３基準電圧Ｖｒｅｆ＿ｍよりも高い（＋）か低い（−）かを表す。

第１および第２出力部７ｅ、７ｆは、上述のデジタル信号を出力する回路である。具体的には、第１出力部７ｅは、第１比較器７ｂからの信号Ｍａｇ＋と、第１比較器７ｃからの信号Ｍａｇ＋とのＯＲ演算結果を示す第１信号Ｍａｇを出力する。この第１信号Ｍａｇは、デジタル信号の値の振幅を表す。また、第２出力部７ｆは、第３比較器７ｄからの信号Ｓｉｇｎを第２信号Ｓｉｇｎとして出力する。この第２信号Ｓｉｇｎは、デジタル信号の値の符号を表す。

ＡＤＣ７は、第１信号Ｍａｇと第２信号Ｓｉｇｎとをデジタルフィルタ１３等に出力する。しかしながら、本実施形態のＣＰ１５は、これらの信号のうちの第１信号Ｍａｇのみを用いて制御信号Ｖｃｏｎｔを生成する。以下、ＣＰ１５の詳細について図５を参照して説明する。

図５は、第１実施形態のＣＰ１５の構成を説明するための回路図である。

ＣＰ１５は、第１電流源１５ａと、第２電流源１５ｂと、第１切替器１５ｃと、第２切替器１５ｄと、キャパシタ１５ｅとを備えている。

第１電流源１５ａは第１の定電流を供給する電流源であり、第２電流源１５ｂは第２の定電流を供給する電流源である。第１信号Ｍａｇのデューティ比と、第２信号Ｓｉｇｎのデューティ比は、第１の定電流と第２の定電流との比に基づいて所定の値に収束する。本実施形態の第１の定電流と第２の定電流との比は、例えば１：２である。

第１切替器１５ｃと第２切替器１５ｄは、第１電流源１５ａと第２電流源１５ｂとの間に直列に接続されている。第１切替器１５ｃは、第１信号Ｍａｇに応じて動作し、具体的には、第１信号Ｍａｇがハイのときに閉鎖される。一方、第２切替器１５ｄは、第１信号Ｍａｇの反転信号Ｍａｇ_Ｂに応じて動作し、具体的には、第１信号Ｍａｇがローのときに閉鎖される。

キャパシタ１５ｅは、第１切替器１５ｃと第２切替器１５ｄとの間のノードと接地ノードとの間に配置されている。そして、ＣＰ１５は、第１切替器１５ｃと第２切替器１５ｄとの間のノードから制御信号Ｖｃｏｎｔを出力する。

例えば、第１基準電圧Ｖｒｅｆ＿ｕと第３基準電圧Ｖｒｅｆ＿ｍとの差がＩＦ信号の振幅よりも小さくなるほど、第１信号Ｍａｇのデューティ比が高くなる。その結果、制御信号Ｖｃｏｎｔの値が減少し、第１基準電圧Ｖｒｅｆ＿ｕと第３基準電圧Ｖｒｅｆ＿ｍとの差がＩＦ信号の振幅に近付く。

同様に、第１基準電圧Ｖｒｅｆ＿ｕと第３基準電圧Ｖｒｅｆ＿ｍとの差がＩＦ信号の振幅よりも大きくなるほど、第１信号Ｍａｇのデューティ比が低くなる。その結果、制御信号Ｖｃｏｎｔの値が増加し、第１基準電圧Ｖｒｅｆ＿ｕと第３基準電圧Ｖｒｅｆ＿ｍとの差がＩＦ信号の振幅に近付く。

図６は、第１実施形態の無線受信装置の動作を説明するための波形図であり、シミュレーション結果を示している。

図６(ａ)は、ＡＤＣ７に入力されるＩＦ信号Ｖｉｆ、第１基準電圧Ｖｒｅｆ＿ｕ、第２基準電圧Ｖｒｅｆ＿ｄ、および第３基準電圧Ｖｒｅｆ＿ｍの別の例を示している。図６(ｂ)は、図６(ａ)の場合の制御信号Ｖｃｏｎｔの変化を示している。

図６(ａ)では当初、第１基準電圧Ｖｒｅｆ＿ｕと第３基準電圧Ｖｒｅｆ＿ｍとの差や、第３基準電圧Ｖｒｅｆ＿ｍと第２基準電圧Ｖｒｅｆ＿ｄとの差が、ＩＦ信号の振幅よりも大きくなっている。この場合には、第１信号Ｍａｇのデューティ比が低くなり、制御信号Ｖｃｏｎｔの値が図６(ｂ)に示すように増加する。その結果、第１基準電圧Ｖｒｅｆ＿ｕと第３基準電圧Ｖｒｅｆ＿ｍとの差や、第３基準電圧Ｖｒｅｆ＿ｍと第２基準電圧Ｖｒｅｆ＿ｄとの差が、ＩＦ信号の振幅に近付いており、第１基準電圧Ｖｒｅｆ＿ｕと第２基準電圧Ｖｒｅｆ＿ｄがＩＦ信号Ｖｉｆに追従して変化するようになっている。

第１基準電圧Ｖｒｅｆ＿ｕと第３基準電圧Ｖｒｅｆ＿ｍとの差がＩＦ信号の振幅よりも小さくなるほど、第１信号Ｍａｇのデューティ比は高くなり、第１基準電圧Ｖｒｅｆ＿ｕと第３基準電圧Ｖｒｅｆ＿ｍとの差がＩＦ信号の振幅よりも大きくなるほど、第１信号Ｍａｇのデューティ比は低くなる。これは、第３基準電圧Ｖｒｅｆ＿ｍと第２基準電圧Ｖｒｅｆ＿ｄとの差についても同様である。第１基準電圧Ｖｒｅｆ＿ｕと第２基準電圧Ｖｒｅｆ＿ｄがＩＦ信号Ｖｉｆに追従して変化するようになると、第１信号Ｍａｇのデューティ比が所定の値に維持されることとなる。

図７は、第１実施形態の無線受信装置の動作を説明するための別の波形図であり、シミュレーション結果を示している。

図７(ａ)は、ＡＤＣ７に入力されるＩＦ信号Ｖｉｆ、第１基準電圧Ｖｒｅｆ＿ｕ、第２基準電圧Ｖｒｅｆ＿ｄ、および第３基準電圧Ｖｒｅｆ＿ｍを示しており、図６(ａ)の拡大図に相当する。図７(ｂ)は、図７(ａ)の場合の第１信号Ｍａｇの変化を示している。図７(ｃ)は、図７(ａ)の場合の第２信号Ｓｉｇｎの変化を示している。

この結果から、ＡＤＣ７の第１基準電圧Ｖｒｅｆ＿ｕと第２基準電圧Ｖｒｅｆ＿ｄとを適切に調整することで、第１信号Ｍａｇのデューティ比と第２信号Ｓｉｇｎのデューティ比が所定の値に収束することが分かる。

なお、本実施形態では、第１基準電圧Ｖｒｅｆ＿ｕと第３基準電圧Ｖｒｅｆ＿ｍとの差と、第３基準電圧Ｖｒｅｆ＿ｍと第２基準電圧Ｖｒｅｆ＿ｄとの差を、同じ値に調整していることに留意されたい（図６(ａ)、図７(ａ)を参照）。

以上のように、本実施形態の無線通信装置は、ＡＤＣ７から出力された第１信号Ｍａｇに基づいて、ＡＤＣ７の第１基準電圧Ｖｒｅｆ＿ｕと第２基準電圧Ｖｒｅｆ＿ｄとを制御する。これにより、ＰＧＡ１７によるＩＦ信号の調整機能を、基準電圧Ｖｒｅｆの制御機能に置き換えることが可能となり、ＰＧＡ１７を用いずにＡＧＣ回路を構成することが可能となる。よって、本実施形態によれば、ＡＧＣ回路の回路規模、さらには、無線通信装置のチップ面積を低減することが可能となり、無線通信装置の消費電流を低減することが可能となる。

（第２実施形態）
図８は、第２実施形態のＡＧＣ回路の構成を説明するための回路図である。

本実施形態の無線受信装置は、第１実施形態の無線受信装置からＶＧＡ６を除去した構成を有している。図８は、本実施形態の無線受信装置の一部の構成要素である増幅器５、ＡＤＣ７、および利得制御部８を示している。この利得制御部８は、ＣＰ１５と、ＬＰＦ１６とを備えている。本実施形態のＡＧＣ回路は、利得制御部８により構成されており、ＶＧＡ６を備えていない。

そのため、本実施形態のＡＤＣ７は、増幅器５からのＩＦ信号を、複数の基準電圧Ｖｒｅｆに基づいてアナログ信号からデジタル信号に変換する。第１実施形態では、ＡＤＣ７に入力されるＩＦ信号の振幅が、ＶＧＡ６によりアナログデジタル変換に適した値に調整される。一方、本実施形態では、このような調整が行われないため、アナログデジタル変換の好適化は基準電圧Ｖｒｅｆの調整により行われる。

ＣＰ１５によるＡＤＣ７の制御は、第１実施形態と同様である。ＣＰ１５は、ＡＤＣ７からのデジタル信号に基づいて、ＡＤＣ７の基準電圧Ｖｒｅｆのうちの少なくとも１つを制御する。具体的には、ＣＰ１５は、基準電圧Ｖｒｅｆのうちの少なくとも１つを制御する制御信号を出力し、制御信号がＬＰＦ１６を介してＡＤＣ７に供給される。デジタル信号は、デジタル信号の値の振幅を表す第１信号Ｍａｇと、デジタル信号の値の符号を表す第２信号Ｓｉｇｎとを含み、本実施形態のＣＰ１５も、図８に示すように第１信号Ｍａｇに基づいて動作する。ＡＤＣ７の構成は図４に示す通りであり、ＣＰ１５の構成は図５に示す通りである。符号Ｖｃｏｎｔは、ＡＤＣ７に供給される制御信号を示している。

ここで、第１実施形態と第２実施形態とを比較する。第１実施形態の無線通信装置は、ＡＤＣ７に入力されるＩＦ信号の振幅をＶＧＡ６により調整可能であるため、ＡＤＣ７の設計がしやすいという利点がある。一方、本実施形態の無線通信装置は、このようなＶＧＡ６を備えないため、ＡＧＣ回路の回路規模をさらに低減できるという利点がある。

第１実施形態のＡＧＣ回路では、ＩＦ信号がＡＧＣループの中にあり、ＡＤＣ７の基準電圧Ｖｒｅｆが静的に切り替えられる。一方、本実施形態のＡＧＣ回路では、ＩＦ信号がＡＧＣループの外にあり、ＡＤＣ７の基準電圧Ｖｒｅｆが動的に切り替えられる。無線通信装置の回路規模を低減しつつＡＤＣ回路を採用できるという効果は、第１および第２実施形態のいずれによっても実現可能である。

以上のように、本実施形態の無線通信装置は、ＡＤＣ７から出力されたデジタル信号に基づいて、ＡＤＣ７の基準電圧Ｖｒｅｆを制御する。これにより、ＰＧＡ１７とＶＧＡ６とによるＩＦ信号の調整機能を、基準電圧Ｖｒｅｆの制御機能に置き換えることが可能となり、ＰＧＡ１７とＶＧＡ６とを用いずにＡＧＣ回路を構成することが可能となる。よって、本実施形態によれば、ＡＧＣ回路の回路規模、さらには、無線通信装置のチップ面積を低減することが可能となり、無線通信装置の消費電流を低減することが可能となる。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置は、その他の様々な形態で実施することができる。また、本明細書で説明した装置の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

１：アンテナ、２：低雑音増幅器（ＬＮＡ）、３：周波数変換器、
４：受信フィルタ、５：増幅器、６：可変利得増幅器（ＶＧＡ）、
７：アナログデジタル変換器（ＡＤＣ）、７ａ：制御ブロック、
７ｂ：第１比較器、７ｃ：第２比較器、７ｄ：第３比較器、
７ｅ：第１出力部、７ｆ：第２出力部、８：利得制御部、
１１：動作制御部、１２：操作部、１３：デジタルフィルタ、
１４：復調部、１５：チャージポンプ（ＣＰ）、１５ａ：第１電流源、
１５ｂ：第２電流源、１５ｃ：第１切替器、１５ｄ：第２切替器、
１５ｅ：キャパシタ、１６：ローパスフィルタ（ＬＰＦ）

Claims

受信信号から得られた信号を、複数の基準電圧に基づいてアナログ信号からデジタル信号に変換して出力するアナログデジタル変換器と、
前記アナログデジタル変換器から出力された信号に基づいて、前記基準電圧のうちの少なくとも１つを制御する制御部と、
を備え、
前記アナログデジタル変換器は、前記デジタル信号の値の振幅を示す第１信号と、前記デジタル信号の値の符号を示す第２信号とを出力し、
前記制御部は、前記第１信号に基づいて、前記基準電圧のうちの少なくとも１つを制御する、
無線受信装置。
前記受信信号から得られた信号を増幅する低雑音増幅器と、
前記低雑音増幅器により増幅された信号を増幅し、前記アナログデジタル変換器に出力する可変利得増幅器とをさらに備え、
前記制御部は、前記アナログデジタル変換器から出力された信号に基づいて、前記基準電圧のうちの少なくとも１つと、前記可変利得増幅器の利得とを制御する、
請求項１に記載の無線受信装置。
前記受信信号から得られた信号を増幅する低雑音増幅器と、
前記低雑音増幅器により増幅された信号を増幅し、前記アナログデジタル変換器に出力する増幅器とをさらに備え、
前記制御部は、前記アナログデジタル変換器から出力された信号に基づいて、前記基準電圧のうちの少なくとも１つを制御する、
請求項１に記載の無線受信装置。
前記制御部は、
第１および第２電流源と、
前記第１および第２電流源の間に直列に接続された第１および第２切替器とを備え、
前記第１切替器は、前記第１信号に応じて動作し、
前記第２切替器は、前記第１信号の反転信号に応じて動作し、
前記第１切替器と前記第２切替器との間のノードから、前記基準電圧のうちの少なくとも１つを制御する制御信号を出力する、請求項１から３のいずれか１項に記載の無線受信装置。
前記アナログデジタル変換器は、
前記基準電圧を生成し、前記基準電圧のうちの少なくとも１つを変化させる制御ブロックと、
前記受信信号から得られた信号と前記基準電圧とを比較する複数の比較器と、
前記比較器からの信号に基づいて前記デジタル信号を生成する出力部と、
を備える請求項１から４のいずれか１項に記載の無線受信装置。