Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6705231B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP6705231B2 - 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6705231B2
JP6705231B2 JP2016053128A JP2016053128A JP6705231B2 JP 6705231 B2 JP6705231 B2 JP 6705231B2 JP 2016053128 A JP2016053128 A JP 2016053128A JP 2016053128 A JP2016053128 A JP 2016053128A JP 6705231 B2 JP6705231 B2 JP 6705231B2
Authority
JP
Japan
Prior art keywords
film
silicon carbide
titanium nitride
nitride film
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016053128A
Other languages
English (en)
Other versions
JP2017168684A (ja
Inventor
卓也 小松
卓也 小松
文一 今井
文一 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016053128A priority Critical patent/JP6705231B2/ja
Priority to CN201710050026.0A priority patent/CN107204363A/zh
Priority to US15/414,711 priority patent/US10032894B2/en
Priority to DE102017201550.0A priority patent/DE102017201550B4/de
Publication of JP2017168684A publication Critical patent/JP2017168684A/ja
Application granted granted Critical
Publication of JP6705231B2 publication Critical patent/JP6705231B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698—Local interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
従来からパワーデバイスとして用いられている半導体デバイスは、半導体材料としてシリコン（Ｓｉ）を用いたものが主流である。一方、シリコンよりもバンドギャップが広い半導体（以下、ワイドギャップ半導体とする）である炭化珪素（ＳｉＣ）は、シリコンと比較して熱伝導度が３倍、最大電界強度が１０倍、電子のドリフト速度が２倍という物性値を有している。このため、絶縁破壊電圧が高く低損失で高温動作可能なパワーデバイスとして、近年、炭化珪素を応用した研究がなされている。
炭化珪素を用いた半導体デバイス（以下、ＳｉＣデバイス（炭化珪素半導体装置）とする）の中でもパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）では、おもて面電極と半導体基板とのオーミックコンタクトをとるために、一般的に、半導体基板のおもて面にニッケルシリサイド（ＮｉＳｉ）膜が設けられる（例えば、下記特許文献１参照。）。
また、従来の炭化珪素を用いた半導体デバイスでは、おもて面電極と層間絶縁膜との間に、おもて面電極であるアルミニウム（Ａｌ）膜からのアルミニウムの拡散を抑制するためのバリアメタルとなる窒化チタン膜が設けられる。例えば、半導体基板のおもて面に形成されニッケルシリサイド膜の構成材料となるニッケル（Ｎｉ）膜から層間絶縁膜へのニッケルの拡散を抑制するために、ニッケル膜を形成する前に、層間絶縁膜を覆うように窒化チタン膜を形成する方法も提案されている。
従来の炭化珪素半導体装置の製造方法について説明する。まず、炭化珪素からなる半導体基板（以下、炭化珪素基板とする）のおもて面側にＭＯＳゲート構造を形成する。次に、半導体基板のおもて面に層間絶縁膜を形成し、層間絶縁膜でＭＯＳゲート構造を覆う。次に、層間絶縁膜をパターニングしてコンタクトホールを形成することで、炭化珪素基板のコンタクト（電気的接触部）形成領域を露出させる。次に、スパッタリングまたは蒸着により、層間絶縁膜の表面およびコンタクトホールの内壁に沿って、窒化チタン（ＴｉＮ）膜を形成する。
次に、エッチングにより窒化チタンを部分的に除去し、炭化珪素基板とのコンタクト形成領域を再度露出させる。次に、スパッタリングまたは蒸着により、窒化チタン膜の表面およびコンタクトホールの内壁に沿ってニッケル（Ｎｉ）膜を形成する。次に、熱処理により炭化珪素基板とニッケル膜とを反応させることで、コンタクトホールにおいて炭化珪素基板のおもて面にオーミックコンタクトをなすニッケルシリサイド膜を形成する。その後、ニッケルシリサイド膜に接するおもて面電極を形成し、炭化珪素基板の裏面に裏面電極を形成することで、ＳｉＣデバイスが完成する。
特開２０１５−１０９４７４号公報
しかしながら、炭化珪素基板（不図示）とニッケル膜との反応によりニッケルシリサイド膜を形成するには、８００℃以上の高温度での高速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）を行わなければならない。図８，９は、従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。図８，９には、それぞれオーミックコンタクトを形成するための高速熱処理の前および後の窒化チタン膜１０９の状態を示す。この高速熱処理時にニッケル膜１１０から層間絶縁膜１０８へのニッケルの拡散を防止するために、図８に示すように、ニッケル膜１１０と層間絶縁膜１０８との間に窒化チタン膜１０９が形成される。
窒化チタン膜１０９の結晶構造は、基板おもて面に垂直な方向に成長した柱状の結晶粒からなる柱状構造である。窒化チタン膜１０９の結晶粒は基板おもてに水平な方向に不連続に存在しており、結晶粒間に隙間が生じている。このため、上述した従来技術では、図９に示すように、高速熱処理により、窒化チタン膜１０９上のニッケル膜１１０から窒化チタン膜１０９の柱状の結晶粒間にニッケル１２１が侵入して層間絶縁膜１０８にまで達し、層間絶縁膜１０８に浸透してしまう。このため、ニッケル膜１１０と層間絶縁膜１０８との間に窒化チタン膜１０９を設けたとしても、ニッケル膜１１０から層間絶縁膜１０８へのニッケルの浸透を完全に防止することができない。これにより、層間絶縁膜１０８の絶縁耐圧低下や、半導体素子の信頼性低下などの問題が生じる虞がある。
この発明は、上述した従来技術による問題点を解消するため、良好な素子特性を得ることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。炭化珪素からなる半導体基板の表面に、絶縁ゲート構造が設けられている。前記絶縁ゲート構造を覆う絶縁膜が設けられている。前記絶縁膜を深さ方向に貫通するコンタクトホールが設けられている。前記絶縁膜の表面および前記コンタクトホールの内壁に沿って覆うように、窒化チタン膜が設けられている。前記コンタクトホールにおいて前記窒化チタン膜上を除き前記半導体基板の表面のみに、ニッケルシリサイド膜が設けられている。前記ニッケルシリサイド膜は、前記半導体基板とのオーミックコンタクトをなす。前記窒化チタン膜の厚さは、５０ｎｍ以上１５０ｎｍ以下である。前記窒化チタン膜の結晶粒径は、２０ｎｍ以上５０ｎｍ以下である。
また、この発明にかかる半導体装置は、上述した発明において、前記窒化チタン膜の結晶構造は、前記半導体基板の表面に垂直な方向に成長し、前記半導体基板の表面に水平な方向に並んだ柱状の結晶粒からなる柱状構造となっていることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板の表面に設けられた絶縁ゲート構造を形成する第１工程を行う。次に、前記半導体基板の表面に、前記絶縁ゲート構造を覆うように絶縁膜を形成する第２工程を行う。次に、前記絶縁膜を深さ方向に貫通するコンタクトホールを形成して、前記半導体基板の表面を選択的に露出させる第３工程を行う。次に、前記半導体基板の表面、前記絶縁膜を覆うようにスパッタリングで窒化チタン膜を形成する第４工程を行う。次に、前記コンタクトホールに露出する前記半導体基板の表面から前記窒化チタン膜の上に延在するようにニッケル膜を形成する第５工程を行う。次に、熱処理により前記半導体基板と前記ニッケル膜とを反応させてシリサイド化し、前記半導体基板とのオーミックコンタクトをなすニッケルシリサイド膜を形成する第６工程を行う。前記第６工程の後、前記ニッケル膜の、シリサイド化した部分以外の部分を除去する工程を含む。前記第４工程で形成される前記窒化チタン膜の厚さは、５０ｎｍ以上１５０ｎｍ以下である。前記第６工程では、前記熱処理により、前記窒化チタン膜の結晶粒間の隙間が前記熱処理の前よりも狭くなるまたは無くなるように、前記窒化チタン膜の結晶粒径を２０ｎｍ以上５０ｎｍ以下にする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第６工程では、前記熱処理により、前記窒化チタン膜の結晶粒径を２０ｎｍ以上５０ｎｍ以下にすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記熱処理は、８００℃以上１１００℃以下の温度の高速熱処理（ＲＴＡ：ラピッドサーマルアニール）によることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第５工程では、前記コンタクトホールに露出する前記半導体基板の表面から前記窒化チタン膜の上に延在するように前記ニッケル膜を形成する。前記第６工程の後、前記ニッケル膜の、シリサイド化した部分以外の部分を除去することを特徴とする。
また、この発明にかかる半導体装置の製造方法は、前記第６工程の後に行う他の熱処理は４００℃以下の温度であることを特徴とする。
上述した発明によれば、高速熱処理時に、ニッケル膜から窒化チタン膜の柱状の結晶粒間にニッケルが侵入することを抑制することができるため、窒化チタン膜の下層の絶縁膜にニッケルが浸透することを抑制することができる。このため、絶縁膜の絶縁耐圧低下および半導体素子の信頼性低下を抑制することができる。
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、良好な素子特性を得ることができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。 従来の炭化珪素半導体装置の製造途中の状態を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
実施の形態にかかる炭化珪素半導体装置の構造について、縦型ＭＯＳＦＥＴを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。図１には、電流駆動を担う活性領域（オン状態のときに電流が流れる領域）の１つの単位セル（半導体素子の機能単位）を示し、この単位セルに隣接するように配置された他の単位セルや、エッジ終端領域に配置された耐圧構造を図示省略する。エッジ終端領域は、活性領域の周囲を囲み、ｎ-型ドリフト領域２の基体おもて面側の電界を緩和し耐圧を保持する領域である。
図１に示す実施の形態にかかる炭化珪素半導体装置は、炭化珪素基体（半導体チップ）２０のおもて面側（ｎ-型ドリフト領域２側）にプレーナゲート構造のＭＯＳゲート構造を備えた縦型ＭＯＳＦＥＴである。炭化珪素基体２０は、ｎ+型ドレイン領域となるｎ+型支持基板（ｎ+型炭化珪素基板）１のおもて面上にｎ-型ドリフト領域２となるｎ-型炭化珪素層２１をエピタキシャル成長させてなるエピタキシャル成長基板（半導体基板）である。ｎ-型ドリフト領域２となるｎ-型炭化珪素層２１の、ｎ+型炭化珪素基板１側に対して反対側の表面層には、ｐ型ベース領域３が選択的に設けられている。
ｐ型ベース領域３の内部には、ｎ+型ソース領域４およびｐ+型コンタクト領域５がそれぞれ選択的に設けられている。ｎ-型炭化珪素層２１の、ｐ型ベース領域３、ｎ+型ソース領域４およびｐ+型コンタクト領域５以外の部分がｎ-型ドリフト領域２である。ｐ型ベース領域３の、ｎ-型ドリフト領域２とｎ+型ソース領域４とに挟まれた部分の表面上には、ｎ-型ドリフト領域２上にわたって、ゲート絶縁膜６が設けられている。ゲート絶縁膜６上には、ゲート電極７が設けられている。これらｐ型ベース領域３、ｎ+型ソース領域４、ｐ+型コンタクト領域５、ゲート絶縁膜６およびゲート電極７でＭＯＳゲート構造が構成される。
層間絶縁膜８は、炭化珪素基体２０のおもて面全面に設けられ、ゲート電極７を覆う。層間絶縁膜８の表面全面に窒化チタン（ＴｉＮ）膜９が設けられ、層間絶縁膜８を覆う。また、窒化チタン膜９は、コンタクトホール８ａにおいて炭化珪素基体２０のおもて面上に延在してゲート絶縁膜６の端部６ａを覆う。このように窒化チタン膜９を設けることで、ゲート絶縁膜６および層間絶縁膜８と後述する第１ニッケルシリサイド（ＮｉＳｉ）膜１０とが接触しない。窒化チタン膜９は、第１ニッケルシリサイド膜１０や後述するおもて面電極１１から層間絶縁膜８側への金属の拡散を防止するバリアメタルとして機能する。
窒化チタン膜９の結晶構造は基板おもて面に垂直な方向に成長した柱状の結晶粒からなる柱状構造であり、その結晶粒は基板おもて面に水平な方向に並んでいる。窒化チタン膜９の結晶粒径は、例えば２０ｎｍ以上５０ｎｍ以下程度である。窒化チタン膜９の結晶粒径が２０ｎｍ以上５０ｎｍ程度となっていることで、窒化チタン膜９の結晶粒間の隙間は従来構造（図８，９参照）よりも狭くなっている、または無くなっている。窒化チタン膜９の結晶粒径は、例えば４０ｎｍ以下程度であることが好ましく、より好ましくは３０ｎｍ以下程度であることがよい。窒化チタン膜９の結晶粒径を小さくするほど、窒化チタン膜９の結晶粒間での剥離を抑制することができ、窒化チタン膜９に割れが生じにくくなる。
コンタクトホール８ａには、炭化珪素基体２０のおもて面上に、ニッケルシリサイド膜（以下、第１ニッケルシリサイド膜とする）１０が設けられている。第１ニッケルシリサイド膜１０は、コンタクトホール８ａにおける炭化珪素基体２０のおもて面上にのみ設けられ、ｎ+型ソース領域４およびｐ+型コンタクト領域５に接する。第１ニッケルシリサイド膜１０は、炭化珪素基体２０とのオーミックコンタクト（電気的接触部）を形成する。第１ニッケルシリサイド膜１０は、コンタクトホール８ａにおける炭化珪素基体２０のおもて面上で終端し、窒化チタン膜９に接する。
窒化チタン膜９および第１ニッケルシリサイド膜１０の表面には、コンタクトホール８ａに埋め込むようにおもて面電極１１が設けられている。おもて面電極１１は、第１ニッケルシリサイド膜１０を介してｎ+型ソース領域４およびｐ+型コンタクト領域５に電気的に接続され、ソース電極として機能し、かつ層間絶縁膜８によりゲート電極７と電気的に絶縁されている。炭化珪素基体２０の裏面（ｎ+型炭化珪素基板１の裏面）全面には、ニッケルシリサイド膜（以下、第２ニッケルシリサイド膜とする）１２が設けられている。第２ニッケルシリサイド膜１２は、炭化珪素基体２０とのオーミックコンタクトを形成する。第２ニッケルシリサイド膜１２の表面には、裏面電極１３が設けられている。裏面電極１３は、ドレイン電極として機能する。
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図２〜７は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、図２に示すように、ｎ+型ドレイン領域となるｎ+型炭化珪素基板１を用意する。次に、ｎ+型炭化珪素基板１のおもて面上に、ｎ-型ドリフト領域２となるｎ-型炭化珪素層２１を例えば１５μｍの厚さにエピタキシャル成長させる。ここまでの工程で、ｎ+型炭化珪素基板１上にｎ-型炭化珪素層２１を堆積（形成）したエピタキシャル基板である炭化珪素基体２０が形成される。
次に、図３に示すように、イオン注入により、ｎ-型炭化珪素層２１の表面層にｐ型ベース領域３を選択的に形成する。次に、異なる条件でイオン注入を繰り返し行い、ｐ型ベース領域３の内部にｎ+型ソース領域４およびｐ+型コンタクト領域５をそれぞれ選択的に形成する。次に、イオン注入で形成した各領域を活性化させるための例えば１８００℃程度の温度の熱処理を行う。イオン注入で各領域を形成するごとに、活性化のための熱処理を行ってもよい。ｎ-型炭化珪素層２１の、ｐ型ベース領域３、ｎ+型ソース領域４およびｐ+型コンタクト領域５以外の部分がｎ-型ドリフト領域２となる。
次に、図４に示すように、炭化珪素基体２０のおもて面（ｎ-型炭化珪素層２１側の面）にゲート絶縁膜６を形成する。次に、ゲート絶縁膜６上に不純物をドープしたポリシリコン（ｐｏｌｙ−Ｓｉ）を堆積してパターニングすることで、ゲート電極７となるポリシリコンを残す。次に、ゲート電極７を覆うように、炭化珪素基体２０のおもて面全面に層間絶縁膜８を形成する。次に、層間絶縁膜８およびゲート絶縁膜６をパターニングしてコンタクトホール８ａを形成し、ｎ+型ソース領域４およびｐ+型コンタクト領域５を露出させる。
次に、図５に示すように、例えばスパッタリングにより、層間絶縁膜８の表面およびコンタクトホール８ａの内壁に沿って窒化チタン膜９を形成する。窒化チタン膜９のスパッタリングは、例えば、炭化珪素基体２０を２００℃以上４００℃未満程度の温度（基体温度）に加熱し、０．１５Ｐａ以上０．４Ｐａ未満程度の圧力のガス雰囲気下で行ってもよい。この時点で、窒化チタン膜９の結晶粒径は例えば２０ｎｍ未満程度であり、窒化チタン膜９の結晶粒間には従来構造（図８参照）と同程度に隙間が生じている。
窒化チタン膜９の厚さは、５０ｎｍ以上１５０ｎｍ以下程度であることが好ましい。その理由は、次の通りである。窒化チタン膜９の厚さが１５０ｎｍを超える場合、その後の熱処理時に、層間絶縁膜８との熱膨張率の差により窒化チタン膜９に割れが生じるからである。窒化チタン膜９の厚さが５０ｎｍ未満である場合、窒化チタン膜９の厚さが部分的に薄くなったり、窒化チタン膜９で覆われずに層間絶縁膜８が部分的に露出したりするなどの被覆不良が発生するからである。
次に、窒化チタン膜９をパターニングし、コンタクトホール８ａにｎ+型ソース領域４およびｐ+型コンタクト領域５を再度露出させる。このとき、コンタクトホール８ａに露出する炭化珪素基体２０のおもて面上に延在するように窒化チタン膜９を残してもよい。これにより、コンタクトホール８ａの側壁においてゲート絶縁膜６の端部６ａが窒化チタン膜９で覆われる。このため、後述する第１ニッケル（Ｎｉ）膜３１やおもて面電極１１からゲート絶縁膜６の端部６ａを介してゲート電極７側へ金属が拡散されることを防止することができる。
次に、図６に示すように、例えばスパッタリングにより、窒化チタン膜９の表面およびコンタクトホール８ａの内壁に沿って、第１ニッケル膜３１を例えば６０ｎｍの厚さで形成する。第１ニッケル膜３１のスパッタリングは、例えば、基体温度を室温ＲＴ（例えば２５℃程度）とし、０．３Ｐａ程度の圧力のアルゴン（Ａｒ）ガス雰囲気中で行うマグネトロンスパッタリングであってもよい。次に、第１ニッケル膜３１をパターニングし、第１ニッケル膜３１の、炭化珪素基体２０のおもて面上の部分３１ａを、窒化チタン膜９上に延在するように残す。
第１ニッケル膜３１を、炭化珪素基体２０のおもて面上の部分３１ａから窒化チタン膜９上に延在するように残すことで、エッチングばらつきが生じたとしても、窒化チタン膜９との間に隙間が生じないように第１ニッケル膜３１を残すことができる。これにより、後の工程において、コンタクトホール８ａに露出する炭化珪素基体２０のおもて面（窒化チタン膜９の開口部）全体に第１ニッケルシリサイド膜１０が形成される。このため、オーミックコンタクトの面積が低減することを防止することができる。
次に、図７に示すように、例えば８００℃以上１１００℃以下程度の温度の高速熱処理（ＲＴＡ）３２により、炭化珪素基体２０と第１ニッケル膜３１とを反応させてシリサイド化する。これによって、第１ニッケル膜３１の、炭化珪素基体２０のおもて面上の部分３１ａがシリサイド化され、炭化珪素基体２０とのオーミックコンタクトをなす第１ニッケルシリサイド膜１０が形成される。第１ニッケル膜３１の、窒化チタン膜９上の部分３１ｂは、炭化珪素基体２０に接していないことでシリサイド化せずにそのまま残るため、後述するおもて面電極１１を形成する前に除去する。
また、このオーミックコンタクトを形成するための高速熱処理３２により、窒化チタン膜９の結晶粒を肥大化させて、高速熱処理３２前の状態よりも窒化チタン膜９の結晶粒径を大きくする。これにより、窒化チタン膜９の結晶粒間の隙間を高速熱処理３２前の状態よりも狭くすることができる、または無くすことができる。このため、オーミックコンタクトを形成するための高速熱処理３２時に、窒化チタン膜９上の第１ニッケル膜３１から窒化チタン膜９の柱状の結晶粒間にニッケルが侵入することを抑制することができる。これによって、第１ニッケル膜３１から窒化チタン膜９の下層の層間絶縁膜８にニッケルが浸透することを抑制することができる。
具体的には、高速熱処理３２により、窒化チタン膜９の結晶粒径を例えば２０ｎｍ以上５０ｎｍ以下程度にする。その理由は、次の通りである。窒化チタン膜９の結晶粒径が２０ｎｍ未満である場合、第１ニッケル膜３１のシリサイド化が十分に行われていないことで、オーミックコンタクトによる低コンタクト抵抗化を十分に図ることができないからである。窒化チタン膜９の結晶粒径が５０ｎｍを超える場合、窒化チタン膜９の結晶粒が肥大化しすぎることで、窒化チタン膜９の結晶粒間で剥離が生じ、窒化チタン膜９に割れが生じるからである。
窒化チタン膜９の結晶粒径は、例えば窒化チタン膜９を形成するためのスパッタリング条件（ガス雰囲気の圧力や温度、窒素ガスの添加量など）で決まる。このため、高速熱処理３２後に窒化チタン膜９の結晶粒径が上記範囲内となるように、窒化チタン膜９を形成するためのスパッタリング条件を決定すればよい。例えば、上述したスパッタリング条件で窒化チタン膜９を形成することで、高速熱処理３２後の窒化チタン膜９の結晶粒径は上述したように２０ｎｍ以上５０ｎｍ以下程度となる。
次に、炭化珪素基体２０の裏面（ｎ+型炭化珪素基板１の裏面）全面に、第２ニッケル膜３３を形成する。第２ニッケル膜３３の形成方法は、例えば第１ニッケル膜３１の形成方法と同様である。そして、炭化珪素基体２０の裏面の第２ニッケル膜３３をシリサイド化し、炭化珪素基体２０の裏面に第２ニッケルシリサイド膜１２を形成する。第２ニッケルシリサイド膜１２の形成方法は、例えば第１ニッケルシリサイド膜１０の形成方法と同様である。炭化珪素基体２０の両面に第１，２ニッケル膜３１，３３を同時に形成してもよい。炭化珪素基体２０の両面に第１，２ニッケルシリサイド膜１０，１２を同時に形成してもよい。
次に、スパッタリングにより、おもて面電極１１としてチタン（Ｔｉ）膜およびアルミニウム（Ａｌ）膜を順に連続して形成する。おもて面電極１１を構成する各金属膜のスパッタリングは、例えば、基体温度を２５０℃程度とし、０．３Ｐａ程度の圧力のアルゴンガス雰囲気中で行うマグネトロンスパッタリングであってもよい。おもて面電極１１を構成するチタン膜およびアルミニウム膜の厚さは、それぞれ、例えば０．１μｍ程度および５．０μｍ程度であってもよい。
また、おもて面電極１１を構成するチタン膜のスパッタリング時の厚さは、例えば１．０μｍ以下程度であることが好ましい。その理由は、チタンは硬い金属であるため、チタン膜の厚さｔ１１を１．０μｍよりも厚くした場合、チタン膜に割れが生じるからである。次に、おもて面電極１１をパターニングしてソース電極となる部分を残す。次に、炭化珪素基体２０のおもて面側に、パッシベーション保護膜となるポリイミド膜（不図示）を形成し、例えば３８０℃の温度の熱処理（アニール）により硬化（キュア）する。
このパッシベーション保護膜を硬化するための熱処理、または、その後の熱処理により、おもて面電極１１を構成するチタン膜とアルミニウム膜との界面で合金化が進み、チタン膜とアルミニウム膜との間にチタンおよびアルミニウムを含む合金膜（以下、ＴｉＡｌ合金膜（不図示）とする）が形成される。このように、おもて面電極１１を構成するチタン膜とアルミニウム膜との間にＴｉＡｌ合金膜が形成されたとしても、窒化チタン膜９および第１ニッケルシリサイド膜１０の表面全面にわたってチタン膜を残す。
このため、おもて面電極１１を構成するアルミニウム膜中から生じる水素原子・水素イオンは下層のチタン膜に吸蔵され、チタン膜よりも下層（炭化珪素基体２０側）に移動しない。これにより、おもて面電極１１を構成するアルミニウム膜中の水素原子・水素イオンがゲート絶縁膜６に拡散されない。このため、ゲート閾値電圧の安定したゲート絶縁膜６を得ることができる。水素原子・水素イオンとは、水素原子を最小の構成単位とする粒子であり、具体的には水素原子、水素イオンおよび水素分子である。
例えば、おもて面電極１１を構成するチタン膜とアルミニウム膜との間に形成されるＴｉＡｌ合金膜の厚さは１０ｎｍ程度以下であり、その下層に残るチタン膜の厚さは９０ｎｍ程度としてもよい。このような構造とすることで、動作温度（ジャンクション温度）が２００℃となる高温動作下で、ゲート電極７に−３ＭＶ／ｃｍの負電圧を１０００時間印加した後のゲート閾値電圧の変動量を±０．１Ｖ以下に抑制することができることが発明者により確認されている。
また、おもて面電極１１を構成するチタン膜による水素原子・水素イオンの吸蔵効果を得るために、熱処理後に残るチタン膜の厚さは上述したように１０ｎｍ以上程度必要である。チタン膜に吸蔵される水素分子濃度について検証した結果、チタン膜の厚さが１００ｎｍである場合、４００℃の温度で水素を注入したときに、チタン膜に吸蔵される水素分子濃度は６×１０17／ｃｍ2であることが確認された。このため、熱処理後に残るチタン膜の厚さは上述したように１０ｎｍ以上とすることで、チタン膜に吸蔵される水素分子濃度を１×１０15／ｃｍ2以上とすることができる。
また、熱処理後に残るチタン膜の厚さは上述したように１０ｎｍ以上程度とするために、当該チタン膜とその上層のアルミニウム膜とが反応して形成されるＴｉＡｌ合金膜の厚さは例えば１ｎｍ以上５０ｎｍ以下程度に留めることが好ましい。例えば、おもて面電極１１の形成後に行う熱処理の温度が４００℃以上である場合、ＴｉＡｌ合金膜の厚さは５０ｎｍ以上となり、当該熱処理の温度が３８０℃程度である場合、ＴｉＡｌ合金膜の厚さは１０ｎｍ以下であることが発明者により確認されている。このため、おもて面電極１１の形成後に行う熱処理は例えば４００℃以下程度であることが好ましい。
次に、第２ニッケルシリサイド膜１２の表面に裏面電極１３を形成することで、図１に示す縦型ＭＯＳＦＥＴが完成する。
以上、説明したように、実施の形態によれば、ニッケル膜と層間絶縁膜との間に形成された窒化チタン膜の結晶粒径を、炭化珪素基体とニッケル膜とのオーミックコンタクトを形成するための高速熱処理により２０ｎｍ以上５０ｎｍ以下程度まで大きくする。これによって、この高速熱処理時に、ニッケル膜から窒化チタン膜の柱状の結晶粒間にニッケルが侵入することを抑制することができるため、さらに窒化チタン膜の下層の層間絶縁膜にニッケルが浸透することを抑制することができる。このため、層間絶縁膜の絶縁耐圧低下および半導体素子の信頼性低下を抑制することができ、良好な素子特性を得ることができる。また、実施の形態によれば、従来構造（図８参照）と同様に層間絶縁膜を覆うように窒化チタン膜を設けることができるため、窒化チタン膜を挟んで対向するおもて面電極と層間絶縁膜との間の相互反応を防止することができる。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、縦型ＭＯＳＦＥＴを例に説明しているが、ＩＧＢＴなど他の炭化珪素半導体装置にも適用可能である。また、プレーナゲート構造に代えて、トレンチゲート構造とした場合においても同様の効果が得られる。また、第１ニッケル膜をパターニングせずに、第１ニッケル膜で窒化チタン膜の表面全体を覆った状態で高速熱処理を行って第１ニッケル膜をシリサイド化した場合にも同様の効果が得られる。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、インバータやスイッチング用電源装置などに使用されるパワー半導体装置に有用である。
１ ｎ+型炭化珪素基板
２ ｎ-型ドリフト領域
３ ｐ型ベース領域
４ ｎ+型ソース領域
５ ｐ+型コンタクト領域
６ ゲート絶縁膜
６ａ ゲート絶縁膜の端部
７ ゲート電極
８ 層間絶縁膜
８ａ コンタクトホール
９ 窒化チタン膜
１０ 炭化珪素基体のおもて面のニッケルシリサイド膜（第１ニッケルシリサイド膜）
１１ おもて面電極
１２ 炭化珪素基体の裏面のニッケルシリサイド膜（第２ニッケルシリサイド膜）
１３ 裏面電極
２０ 炭化珪素基体
２１ ｎ-型炭化珪素層
３１ 炭化珪素基体のおもて面に形成されたニッケル膜（第１ニッケル膜）
３１ａ 第１ニッケル膜の、炭化珪素基体のおもて面に接する部分
３１ｂ 第１ニッケル膜の、シリサイド化せずに窒化チタン膜上に残る部分
３２ 炭化珪素基体とのオーミックコンタクトを形成するための高速熱処理
３３ 炭化珪素基体の裏面に形成されたニッケル膜（第２ニッケル膜）

Claims (5)

  1. 炭化珪素からなる半導体基板の表面に設けられた絶縁ゲート構造と、
    前記絶縁ゲート構造を覆う絶縁膜と、
    前記絶縁膜を深さ方向に貫通するコンタクトホールと、
    前記絶縁膜の表面および前記コンタクトホールの内壁に沿って覆うように設けられた窒化チタン膜と、
    前記コンタクトホールにおいて前記窒化チタン膜上を除き前記半導体基板の表面のみに設けられ、前記半導体基板とのオーミックコンタクトをなすニッケルシリサイド膜と、
    を備え、
    前記窒化チタン膜の厚さは、５０ｎｍ以上１５０ｎｍ以下であり、
    前記窒化チタン膜の結晶粒径は、２０ｎｍ以上５０ｎｍ以下であることを特徴とする炭化珪素半導体装置。
  2. 前記窒化チタン膜の結晶構造は、前記半導体基板の表面に垂直な方向に成長し、前記半導体基板の表面に水平な方向に並んだ柱状の結晶粒からなる柱状構造となっていることを特徴とする請求項１に記載の炭化珪素半導体装置。
  3. 炭化珪素からなる半導体基板の表面に設けられた絶縁ゲート構造を形成する第１工程と、
    前記半導体基板の表面に、前記絶縁ゲート構造を覆うように絶縁膜を形成する第２工程と、
    前記絶縁膜を深さ方向に貫通するコンタクトホールを形成して、前記半導体基板の表面を選択的に露出させる第３工程と、
    前記半導体基板の表面に、前記絶縁膜を覆うようにスパッタリングで窒化チタン膜を形成する第４工程と、
    前記コンタクトホールに露出する前記半導体基板の表面から前記窒化チタン膜の上に延在するようにニッケル膜を形成する第５工程と、
    熱処理により前記半導体基板と前記ニッケル膜とを反応させてシリサイド化し、前記半導体基板とのオーミックコンタクトをなすニッケルシリサイド膜を形成する第６工程と、
    前記第６工程の後、前記ニッケル膜の、シリサイド化した部分以外の部分を除去する工程を含み、
    前記第４工程で形成される前記窒化チタン膜の厚さは、５０ｎｍ以上１５０ｎｍ以下であり、
    前記第６工程では、前記熱処理により、前記窒化チタン膜の結晶粒間の隙間が前記熱処理の前よりも狭くなるまたは無くなるように、前記窒化チタン膜の結晶粒径を２０ｎｍ以上５０ｎｍ以下にすることを特徴とする炭化珪素半導体装置の製造方法。
  4. 前記熱処理は、８００℃以上１１００℃以下の温度の高速熱処理（ＲＴＡ：ラピッドサーマルアニール）によることを特徴とする請求項３に記載の炭化珪素半導体装置の製造方法。
  5. 前記第６工程の後に行う他の熱処理は４００℃以下の温度であることを特徴とする請求項３または４に記載の炭化珪素半導体装置の製造方法。
JP2016053128A 2016-03-16 2016-03-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 Active JP6705231B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016053128A JP6705231B2 (ja) 2016-03-16 2016-03-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN201710050026.0A CN107204363A (zh) 2016-03-16 2017-01-23 碳化硅半导体装置及碳化硅半导体装置的制造方法
US15/414,711 US10032894B2 (en) 2016-03-16 2017-01-25 Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
DE102017201550.0A DE102017201550B4 (de) 2016-03-16 2017-01-31 Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016053128A JP6705231B2 (ja) 2016-03-16 2016-03-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017168684A JP2017168684A (ja) 2017-09-21
JP6705231B2 true JP6705231B2 (ja) 2020-06-03

Family

ID=59751780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016053128A Active JP6705231B2 (ja) 2016-03-16 2016-03-16 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10032894B2 (ja)
JP (1) JP6705231B2 (ja)
CN (1) CN107204363A (ja)
DE (1) DE102017201550B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7047734B2 (ja) * 2018-12-06 2022-04-05 株式会社デンソー トレンチゲート型半導体装置の製造方法
WO2021010382A1 (ja) * 2019-07-17 2021-01-21 住友電気工業株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
WO2021010405A1 (ja) 2019-07-17 2021-01-21 住友電気工業株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
CN114823328A (zh) * 2022-03-11 2022-07-29 上海华力集成电路制造有限公司 具有hkmg的pmos的制造方法
CN118737976B (zh) * 2024-09-03 2025-01-10 安徽长飞先进半导体股份有限公司 半导体器件及制备方法、功率模块、功率转换电路和车辆

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256313A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 半導体装置の製造方法
KR0153878B1 (ko) * 1994-06-07 1998-10-15 쿠미하시 요시유키 탄화규소반도체장치와 그 제조방법
JP2789309B2 (ja) * 1995-03-20 1998-08-20 エルジイ・セミコン・カンパニイ・リミテッド 高融点金属窒化膜の形成方法
WO2007144733A2 (en) * 2006-06-09 2007-12-21 Element Six (Production) (Pty) Ltd Ultrahard composites
JP2009043880A (ja) * 2007-08-08 2009-02-26 Panasonic Corp 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
KR101347233B1 (ko) * 2009-10-27 2014-01-07 캐논 아네르바 가부시키가이샤 비휘발성 기억 소자 및 이의 제조 방법
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP5694119B2 (ja) * 2010-11-25 2015-04-01 三菱電機株式会社 炭化珪素半導体装置
JP6324914B2 (ja) 2010-11-25 2018-05-16 三菱電機株式会社 炭化珪素半導体装置
JP5390715B2 (ja) * 2010-12-01 2014-01-15 キヤノンアネルバ株式会社 不揮発性記憶素子およびその製造方法
JP6086360B2 (ja) * 2012-04-27 2017-03-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
DE112014001741B4 (de) 2013-03-29 2025-10-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
WO2016039073A1 (ja) * 2014-09-08 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6560112B2 (ja) * 2015-12-09 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10032894B2 (en) 2018-07-24
DE102017201550B4 (de) 2022-03-24
DE102017201550A1 (de) 2017-09-21
JP2017168684A (ja) 2017-09-21
US20170271486A1 (en) 2017-09-21
CN107204363A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
JP5728339B2 (ja) 半導体装置および半導体装置の製造方法
US7829416B2 (en) Silicon carbide semiconductor device and method for producing the same
JP5370480B2 (ja) 半導体装置及びその製造方法
JP4858791B2 (ja) 半導体装置およびその製造方法
JP5646527B2 (ja) 半導体装置および半導体装置の製造方法
JP5745974B2 (ja) 半導体装置およびその製造方法
JP6705231B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
US20120319134A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP7505278B2 (ja) 炭化珪素半導体装置
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JP4788390B2 (ja) 半導体装置の製造方法
JP2023110951A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017175115A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2014110362A (ja) 炭化珪素半導体装置及びその製造方法
JPWO2016114055A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6690333B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2004288890A (ja) 炭化珪素半導体素子
WO2014027519A1 (ja) 炭化珪素半導体装置の製造方法
JP2015043458A (ja) 半導体装置
JP7516736B2 (ja) 半導体装置
JP2017168680A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6724444B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
CN115206803B (en) Method for manufacturing a switching device
JP2009277994A (ja) コンタクト形成方法、半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200311

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200427

R150 Certificate of patent or registration of utility model

Ref document number: 6705231

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250