JP6724503B2 - 表示装置用基板およびその製造方法、表示パネルならびに表示装置 - Google Patents

Description

本発明は、共通電極と信号配線との短絡位置を特定することができる、表示装置用基板およびその製造方法ならびに表示装置およびその製造方法に関する。

近年、表示装置の一例として液晶表示装置が多く用いられている。特に、視野角特性の改善がなされ、高品位な表示特性を有するＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置が多くなってきている。

ＦＦＳ方式の液晶表示装置は、一対の透明絶縁性基板の間に液晶層を挟持し、一方の透明絶縁性基板の液晶層側に、絶縁膜を間に挟んでマトリックス状に配設された複数の、走査配線および信号配線と、走査配線と信号配線の交差部に設けられた薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下「ＴＦＴ」という）と、信号配線およびＴＦＴを介して映像信号が与えられる画素電極と、層間絶縁膜を間に挟んで画素電極と対向し、画素電極との間にフリンジ電界を発生させる共通電極を有するＴＦＴアレイ基板を備えている。

液晶表示装置においては、小型化や高精密度化が進む一方で、製造工程での不良発生の低減要求も高まっている。様々な不良要因があるが、その一つとして、製造工程での異物混入などにより絶縁不良を起こし、信号配線が共通電極と短絡するソース―コモン間短絡不良が挙げられる。ソース―コモン間短絡不良が生じると、当該短絡箇所のソース信号配線の表示信号が共通電極電位の影響を受けて、表示画面上で線欠陥表示不良となることが多い。

特に、ＦＦＳ方式のＴＦＴアレイ基板においては、共通電極は、表示領域全体を覆う構造であるため、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ：登録商標）方式やＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式のＴＦＴアレイ基板にくらべて、共通電極が、信号配線を覆っている面積が格段に広く、信号配線が共通電極と短絡するソース―コモン間短絡不良が発生する確率が非常に大きい。

ＴＦＴアレイ基板の完成後には、このような不良を検出するアレイ検査を行っている。ソース―コモン間短絡不良に関しては、信号配線、走査配線の各々の電極端子に電気検査用のプローブを当て、電圧を印加して電気的な検査を行い、短絡している信号配線を特定することができる。

しかし、このような信号配線と共通電極との間の短絡は、例えば、層間絶縁膜に異物やピンホールなどが存在して絶縁不良となるものであり、不良原因の痕跡が小さいことが多く、短絡している信号配線を特定できても、短絡位置（画素アドレス）が当該信号配線のどこであるかを特定するのは困難である。

一方では、例えば、特許文献１には、液晶パネルの、信号配線と共通電極の間の短絡不良に対して、共通電極配線にそれぞれ電極パッドを設け、さらに、配線接続用のスイッチング素子を介して各共通電極配線と、共通電極電位を供給する給電配線とを接続して、共通電極配線と信号配線との短絡位置を特定する技術が開示されている。

特開平１１−１５０２０号公報

しかし、上記のような、配線接続用のスイッチング素子を介して各共通電極配線と、共通電極電位を供給する給電配線とを接続する表示装置用基板においては、配線接続用のスイッチング素子を別途設ける必要があるので構造が複雑になって、設計上の制約が生じて、生産性が低下するという問題があった。

本発明は上記のような問題を解決するためになされたものであり、簡易な構造で共通電極と信号配線との短絡位置を特定することができる、表示装置用基板およびその製造方法、表示パネルならびに表示装置を提供することを目的とする。

本発明に係る表示装置用基板、表示パネルおよび表示装置は、透明な絶縁性の基板の上に形成された、マトリクス状に配設された複数の走査配線および信号配線と、走査配線および信号配線の交差部に設けられた薄膜トランジスタと、走査配線に接続された、薄膜トランジスタのゲート電極と、信号配線に接続された、薄膜トランジスタのソース電極と、薄膜トランジスタのドレイン電極と、ドレイン電極に接続された画素電極と、層間絶縁膜を間に挟んで画素電極と対向し、画素電極との間でフリンジ電界を発生させる共通電極と、共通電極に接続され、共通電極に共通電極電位を供給する共通電極共通電極電位供給端子と、を有する表示装置用基板であって、走査配線の長さ方向の画素電極が形成されている表示領域の両端部の外側に、走査配線１ライン毎に、共通電極に接続された検査端子を有するものである。

また、本発明に係る表示装置用基板の製造方法は、透明な絶縁性の基板の上に形成された、マトリクス状に配設された複数の走査配線および信号配線と、走査配線および信号配線の交差部に設けられた薄膜トランジスタと、走査配線に接続された、薄膜トランジスタのゲート電極と、信号配線に接続された、薄膜トランジスタのソース電極と、薄膜トランジスタのドレイン電極と、ドレイン電極に接続された画素電極と、層間絶縁膜を間に挟んで画素電極と対向し、画素電極との間でフリンジ電界を発生させる共通電極と、共通電極に接続され、共通電極に共通電極電位を供給する共通電極電位供給端子と、を有し、走査配線の長さ方向の画素電極が形成されている表示領域の両端部の外側に、走査配線１ライン毎に、共通電極に接続された検査端子を有する表示装置用基板の製造方法であって、信号配線の信号配線端子と検査端子との間の電気抵抗を測定する工程と、電気抵抗が最も小さくなる検査端子と信号配線端子との組合せから、信号配線と共通電極との間の短絡部の位置を特定する工程と、を含むものである。

本発明に係る、表示装置用基板、表示パネルおよび表示装置によれば、共通電極と信号配線との短絡が発生した場合でも、簡易な構造で共通電極と信号配線との短絡位置を特定することができる。

また、本発明に係る、表示装置用基板の製造方法によれば、共通電極と信号配線との短絡が発生した場合でも、簡易な構造で共通電極と信号配線との短絡位置を特定することができる表示装置用基板を提供することができる。

本発明の実施の形態１のＴＦＴアレイ基板を示す上面図である。 本発明の実施の形態１のＴＦＴアレイ基板を示す上面図である。 本発明の実施の形態１のＴＦＴアレイ基板を示す上面図である。 本発明の実施の形態１の図３におけるＡ−Ａ部の断面図である。 本発明の実施の形態１の図３におけるＢ−Ｂ部の断面図である。 本発明の実施の形態１のＴＦＴアレイ基板を示す断面図である。 本発明の実施の形態１のＴＦＴアレイ基板を示す上面図である。 本発明の実施の形態２のＴＦＴアレイ基板を示す上面図である。 本発明の実施の形態２のＴＦＴアレイ基板を示す上面図である。 本発明の実施の形態２のＴＦＴアレイ基板を示す上面図である。 本発明の実施の形態２のＴＦＴアレイ基板を示す上面図である。 本発明の実施の形態３のＴＦＴアレイ基板を示す上面図である。 本発明の実施の形態３のＴＦＴアレイ基板を示す上面図である。

実施の形態１．
第１に、本発明の実施の形態１の表示装置用基板であるＴＦＴアレイ基板１００の構成を説明する。図１および図２は、本発明の実施の形態１のＴＦＴアレイ基板１００を示す上面図である。図１は、ＴＦＴアレイ基板１００の概略を示した図である。図２は、図１を詳細に表した図である。

図１および図２において、ＴＦＴアレイ基板１００には、複数の走査配線２ｂおよび信号配線５ｂが、それぞれマトリックス状に配設されている。走査配線２ｂおよび信号配線５ｂの交差部に、ＴＦＴ１３が設けられ、ＴＦＴ１３は、走査配線２ｂに接続されたゲート電極２ｃと、信号配線５ｂに接続されたソース電極５ｃと、ドレイン電極６を有している。

また、ＴＦＴアレイ基板１００は、走査配線２ｂに走査信号を供給するための走査配線端子２ａと、信号配線５ｂに映像信号を供給するための信号配線端子５ａを有している。

さらに、ドレイン電極６に接続された画素電極７と、層間絶縁膜８を間に挟んで画素電極７と対向し、画素電極７との間でフリンジ電界を発生させる共通電極９と、共通電極９に接続され、共通電極９に共通電極電位を供給する共通電極電位供給端子１０を有している。

さらに、走査配線２ｂの長さ方向の表示領域の両端部の外側に、走査配線２ｂの１ライン毎に、共通電極９に接続された検査端子１１を有している。また、共通電極９は、信号配線５ｂの長さ方向の表示領域の端部の外側に、信号配線５ｂの１ライン毎に、共通電極９に接続された検査端子１１を有している。尚、本発明の明細書において、表示領域とは、画素が形成されている領域を指す。

図１および図２に示すように、共通電極９は、各画素内において共通電極スリット部１６を除いて、表示領域全体を覆っている。

図３は、本発明の実施の形態１のＴＦＴアレイ基板１００を示す上面図である。図３は、図２の右下部分の拡大図である。また、図４は、本発明の実施の形態１の図３における画素のＡ−Ａ部の断面図である。図５は、本発明の実施の形態１の図３における検査端子１１のＢ−Ｂ部の断面図である。

図４において、透明な絶縁性のガラス基板１の上に、ゲート電極２ｃ、ゲート絶縁膜３、ａ-Ｓｉ（ｉ）層４ａ、ａ-Ｓｉ（ｎ）層４ｂ、信号配線５ｂ、ソース電極５ｃ、ドレイン電極６、画素電極７、層間絶縁膜８および共通電極９が形成されている。

また、図５において、ガラス基板１の上に、ゲート電極２ｃと同時に形成された検査端子下層電１１ａと、コンタクトホール１２を介して、共通電極９と同時に形成された検査端子上層電極１１ｂと、が形成されている。

第２に、本発明の実施の形態１のＴＦＴアレイ基板１００がソース―コモン間短絡部１５を有する場合の構成を説明する。図６は、本発明の実施の形態１のＴＦＴアレイ基板１０１を示す断面図である。図６は、図４のＴＦＴアレイ基板１００が、ソース―コモン間短絡部１５を有する状態に対応している。

図６において、異物１４が信号配線５ｂの上に存在し、信号配線５ｂとその上部の共通電極９とが異物１４により短絡している。その他の構成は、図４に示す、ソース―コモン間短絡を有しない場合の構成と同様であるため、説明を省略する。

ここで、ソース―コモン間短絡が生じるメカニズムの一例を説明する。基板面上などに異物１４が混入した場合、断線や短絡、また絶縁不良など様々な欠陥が生じる。写真製版工程をはじめとするアレイ製造工程は、異物１４をできる限り排除した、いわゆる「クリーンルーム」において製造されている。

しかし、例えば、製造装置から発生する微小な異物１４が基板面上などに混入することがある。信号配線５ｂ形成時または形成後に、異物１４が信号配線５ｂの上に混入した場合、信号配線５ｂとその上部の共通電極９とが異物１４により短絡する場合が多い。

第３に、本発明の実施の形態１の液晶表示装置用基板の製造方法について説明する。図７は、本発明の実施の形態１のＴＦＴアレイ基板１０１を示す上面図である。図７は、図１のＴＦＴアレイ基板１００が、ソース―コモン間短絡部１５を有する状態に対応している。

まず、ＴＦＴアレイ基板１０１において、信号配線５ｂの信号配線端子５ａと検査端子１１との間の電気抵抗を測定する工程を実施する。具体的には、図７において、検査端子１１の１つ、例えばＧＲ１（１１）と、各信号配線端子５ａのそれぞれに検査プローブを接触させて、順次電圧を印加して、電気抵抗を測定する。その結果、ソース―コモン間短絡部１５を有する場合は、ソース―コモン間短絡欠陥のある信号配線Ｓｄの信号配線端子ＳＴｄのみが、導通レベルの電気抵抗値となる。

さらに、図７において、ソース―コモン間短絡欠陥のある信号配線Ｓｄの信号配線端子ＳＴｄと、検査端子ＧＲ１（１１）、ＧＲ２（１１）、・・・、ＧＲｍ−１（１１）、ＧＲｍ（１１）、Ｓ１（１１）、・・・、Ｓｎ（１１）、ＧＬｍ（１１）、ＧＬｍ−１（１１）、・・・、ＧＬ２（１１）、ＧＬ１（１１）のそれぞれに検査プローブを接触させて、順次電圧を印加して、電気抵抗を測定する。

ここで、導体の電気抵抗率をρ、導体の長さ（距離）をＬ、導体の断面積をＡとすると、電気抵抗Ｒは、Ｒ=ρ×Ｌ／Ａで示される。ρ／Ａ＝ｋとすると、ｋはほぼ一定と考えられるので、Ｒ＝ｋＬとなり、電気抵抗Ｒは導体の長さ（距離）Ｌに比例する。尚、説明を簡略化するため、本説明においては、検査装置と各端子間の接触抵抗、ソース―コモン間短絡部１５の抵抗、信号配線抵抗等は省いて説明した。

このようにして測定した、ソース―コモン間短絡欠陥のある信号配線Ｓｄの信号配線端子ＳＴｄと、各検査端子１１との間の電気抵抗は、ソース―コモン間短絡部１５と各検査端子１１との間の導体の長さ（距離）に応じて電気抵抗の値が変化する。

次に、電気抵抗が最も小さくなる検査端子１１と信号配線端子ＳＴｄとの組合せから、信号配線５ｂと共通電極９との間の短絡部の位置を特定する工程を実施する。具体的には、図７に示す例においては、ソース―コモン間短絡部１５と検査端子ＧＲ２（１１）との間の距離が最も短く、電気抵抗が最も小さい値となる。

このことから検査端子ＧＲ２（１１）と信号配線端子ＳＴｄとの交点の画素またはその近傍にソース―コモン間短絡部１５があることが特定される。

この後、修復リペアされ、各部材と組み合わされて液晶表示パネル、さらに各部材と組み合わされて液晶表示装置となる。

本発明の実施の形態１の表示装置用基板、表示パネルおよび表示装置では、ガラス基板１の上に形成された、層間絶縁膜８を間に挟んで画素電極７と対向し、画素電極７との間でフリンジ電界を発生させる共通電極９を有する表示装置用基板であって、走査配線２ｂの長さ方向の表示領域の両端部の外側に、走査配線２ｂの１ライン毎に、少なくとも１つの共通電極９に接続された検査端子１１を有するので、共通電極９と信号配線５ｂとの短絡が発生した場合でも、簡易な構造で共通電極９と信号配線５ｂとの短絡位置を特定することができる。

本発明の実施の形態１の表示装置用基板、表示パネルおよび表示装置では、共通電極９は、信号配線５ｂの長さ方向の表示領域の端部の外側に、信号配線５ｂの１ライン毎に、少なくとも１つの共通電極９に接続された検査端子１１を有するので、共通電極９と信号配線５ｂとの短絡が発生した場合でも、簡易な構造で共通電極９と信号配線５ｂとの短絡位置を特定することができる。

さらに、走査配線２ｂの１ライン毎に、共通電極９に接続された検査端子１１と、信号配線５ｂの１ライン毎に、共通電極９に接続された検査端子１１を有するので、ソース―コモン間短絡部１５と検査端子１１との距離に比例する電気抵抗の情報がより多く得られ、共通電極９と信号配線５ｂとの短絡位置をより正確に特定することができる。

本発明の実施の形態１の表示装置用基板の製造方法は、ガラス基板１の上に形成された、層間絶縁膜８を間に挟んで画素電極７と対向し、画素電極７との間でフリンジ電界を発生させる共通電極９を有し、走査配線２ｂの長さ方向の表示領域の両端部の外側に、走査配線２ｂの１ライン毎に、少なくとも１つの共通電極９に接続された検査端子１１を有する表示装置用基板の製造方法であって、信号配線５ｂの信号配線端子５ａと検査端子１１との間の電気抵抗を測定する工程と、電気抵抗が最も小さくなる検査端子１１と信号配線端子５ａとの組合せから、信号配線５ｂと共通電極９との間の短絡部の位置を特定する工程とを含むので、共通電極９と信号配線５ｂとの短絡が発生した場合でも、簡易な構造で共通電極９と信号配線５ｂとの短絡位置を特定することができる。

尚、本発明の実施の形態１においては、共通電極９は、信号配線５ｂの長さ方向の表示領域の、信号配線端子５ａと反対側の端部の外側で、信号配線５ｂの１ライン毎に、共通電極９に接続された検査端子１１を有する例を示したが、信号配線端子５ａと同じ側であってもよく、さらに、信号配線５ｂの長さ方向の表示領域の両端部の外側に検査端子１１を有してもよく、同様の効果を有する。

実施の形態２．
本発明の実施の形態２のＴＦＴアレイ基板２００は、共通電極９の形状および検査端子１１の配置が、本発明の実施の形態１と異なる。

第１に、本発明の実施の形態２の表示装置用基板であるＴＦＴアレイ基板２００の構成を説明する。図８および図９は、本発明の実施の形態２のＴＦＴアレイ基板２００を示す上面図である。図８は、ＴＦＴアレイ基板２００の概略を示した図である。図９は、図８を詳細に表した図である。

図８は、図１に対応し、図９は図２に対応する図である。図８および図９において、図１および図２と同一または相当する部分には同一符号を付し、説明を省略する。

図８および図９に示すように、ＴＦＴアレイ基板２００は、走査配線２ｂの長さ方向の表示領域の両端部の外側に、走査配線２ｂの１ライン毎に、共通電極９に接続された検査端子１１を有している。

また、共通電極９は、走査配線２ｂの長さ方向の表示領域の一方の端部および、他方の端部において、走査配線２ｂの１ライン毎に交互に折り返して連続したパターンとなっている。

図１０は、本発明の実施の形態２のＴＦＴアレイ基板２００を示す上面図である。図１０は、図９の右下部分の拡大図である。また、図１０は、図３に対応する図である。図１０において、図３と同一または相当する部分には同一符号を付し、説明を省略する。

第２に、本発明の実施の形態２の液晶表示装置用基板の製造方法について説明する。図１１は、本発明の実施の形態２のＴＦＴアレイ基板２０１を示す上面図である。図１１は、図８のＴＦＴアレイ基板２００が、ソース―コモン間短絡部１５を有する状態に対応している。

まず、ＴＦＴアレイ基板２０１において、信号配線５ｂの信号配線端子５ａと検査端子１１との間の電気抵抗を測定する工程を実施する。具体的には、図１１において、検査端子１１の１つ、例えばＣ１（１１）と、各信号配線端子５ａのそれぞれに検査プローブを接触させて、順次電圧を印加して、電気抵抗を測定する。その結果、ソース―コモン間短絡部１５を有する場合は、ソース―コモン間短絡欠陥のある信号配線Ｓｄの信号配線端子ＳＴｄのみが、導通レベルの電気抵抗値となる。

その後、図１１において、ソース―コモン間短絡欠陥のある信号配線Ｓｄの信号配線端子ＳＴｄと、検査端子Ｃ１（１１）、Ｃ２（１１）、Ｃ３（１１）、・・・、Ｃｐ−１（１１）、Ｃｐ（１１）に順次検査プローブを接触させて電圧を印加し、電気抵抗を測定する。電気抵抗の値は、ソース―コモン間短絡部１５と各検査端子１１との間の、導体の長さ（距離）に比例する。

このようにして測定した、ソース―コモン間短絡欠陥のある信号配線Ｓｄの信号配線端子ＳＴｄと、各検査端子１１との間の電気抵抗の値は、ソース―コモン間短絡部１５と各検査端子１１との間の距離に応じて電気抵抗の値が変化する。

次に、電気抵抗が最も小さくなる検査端子１１と信号配線端子ＳＴｄとの組合せから、信号配線５ｂと共通電極９との間の短絡部の位置を特定する工程を実施する。具体的には、図１１に示す例においては、電気抵抗の値は、検査端子Ｃ２（１１）で最も小さい値を示す。

このことから、欠陥のある信号配線端子ＳＴｄと、電気抵抗の値が最も小さくなる検査端子Ｃ２（１１）との交点部近傍の２つの画素のいずれかにソース―コモン間短絡部１５があることがわかり、欠陥部位が特定される。

この後、修復リペアされ、各部材と組み合わされて液晶表示パネル、さらに各部材と組み合わされて液晶表示装置となる。

本発明の実施の形態２の表示装置用基板、表示パネルおよび表示装置では、共通電極９は、走査配線２ｂの長さ方向の表示領域の一方の端部および、他方の端部において、走査配線２ｂの１ライン毎に交互に折り返して連続したパターンであるので、共通電極９と信号配線５ｂとの短絡が発生した場合でも、簡易な構造で共通電極９と信号配線５ｂとの短絡位置を特定することができる。

本発明の実施の形態２の表示装置用基板、表示パネルおよび表示装置では、共通電極９は、走査配線２ｂの長さ方向の表示領域の一方の端部および、他方の端部において、走査配線２ｂの１ライン毎に交互に折り返して連続したパターンであるので、隣接した１ライン毎の各検査端子１１間において、ソース―コモン間短絡部１５と各検査端子１１との間の距離が、本発明の実施の形態１にくらべて長くなるので、各検査端子１１における電気抵抗の値の差が大きくなって、共通電極９と信号配線５ｂとの短絡位置を、より正確に特定することができる。

実施の形態３．
本発明の実施の形態３のＴＦＴアレイ基板３００は、共通電極９の形状および検査端子１１の配置が、本発明の実施の形態１と異なる。

第１に、本発明の実施の形態３の表示装置用基板であるＴＦＴアレイ基板３００の構成を説明する。図１２は、本発明の実施の形態３のＴＦＴアレイ基板３００を示す上面図である。図１２は、ＴＦＴアレイ基板３００の概略を示した図である。

図１２は、図１に対応する図である。図１２において、図１と同一または相当する部分には同一符号を付し、説明を省略する。

図１２に示すように、ＴＦＴアレイ基板３００は、走査配線２ｂの長さ方向の表示領域の両端部の外側に、走査配線２ｂの１ライン毎に、共通電極９に接続された検査端子１１を有している。

また、共通電極９は、表示領域において走査配線２ｂの１ライン毎に独立したパターンとなっている。尚、図１２では図示を省略しているが、共通電極９は、各画素電極７との重なり部に共通電極スリット部１６を有している。

第２に、本発明の実施の形態３の液晶表示装置用基板の製造方法について説明する。図１３は、本発明の実施の形態３のＴＦＴアレイ基板３０１を示す上面図である。図１３は、図１２のＴＦＴアレイ基板３００が、ソース―コモン間短絡部１５を有する状態に対応している。

まず、ＴＦＴアレイ基板３０１において、信号配線５ｂの信号配線端子５ａと検査端子１１との間の電気抵抗を測定する工程を実施する。具体的には、図１３において、全検査端子Ｇ１（１１）、Ｇ２（１１）、・・・、Ｇｍ−１（１１）、Ｇｍ（１１）に同時に検査プローブを接触させて、すべての検査端子１１を導通状態にする。その後、すべての検査端子１１を導通状態にしたままで、検査端子１１と、各信号配線端子５ａに検査プローブを順次接触させて、電圧を印加して、検査端子１１と各信号配線端子５ａの間の電気抵抗を測定する。その結果、ソース―コモン間短絡部１５を有する場合は、ソース―コモン間短絡欠陥のある信号配線Ｓｄの信号配線端子ＳＴｄのみが、導通レベルの電気抵抗値となる。

その後、図１３において、検査端子１１の導通状態を解除した後、ソース―コモン間短絡欠陥のある信号配線Ｓｄの信号配線端子ＳＴｄと、検査端子Ｇ１（１１）、Ｇ２（１１）、・・・、Ｇｍ−１（１１）、Ｇｍ（１１）に検査プローブを順次接触させて、電圧を印加して、電気抵抗を測定する。

次に、電気抵抗が最も小さくなる検査端子１１と信号配線端子ＳＴｄとの組合せから、信号配線５ｂと共通電極９との間の短絡部の位置を特定する工程を実施する。具体的には、図１３に示す例においては、ソース―コモン間短絡欠陥のある信号配線Ｓｄの信号配線端子ＳＴｄと、各検査端子１１との間の電気抵抗の値は、ソース―コモン間短絡部１５を有する検査端子Ｇ３（１１）のみが導通レベルの抵抗値を示す。

このことから、検査端子Ｇ３（１１）と信号配線端子ＳＴｄとの交点の画素にソース―コモン間短絡部１５があることがわかり、欠陥部位が特定される。

この後、修復リペアされる。また、各検査端子１１をすべて電気的に導通させる工程をおこない、共通電極９に共通電極電位供給端子１０からの共通電極電位が供給されるようにする。その後、各部材と組み合わされて液晶表示パネル、さらに各部材と組み合わされて液晶表示装置となる。

本発明の実施の形態３の表示装置用基板、表示パネルおよび表示装置では、共通電極９は、表示領域において走査配線２ｂの１ライン毎に独立して形成されているので、共通電極９と信号配線５ｂとの短絡が発生した場合でも、簡易な構造で共通電極９と信号配線５ｂとの短絡位置を特定することができる。

本発明の実施の形態３の表示装置用基板、表示パネルおよび表示装置では、共通電極９は、表示領域において走査配線２ｂの１ライン毎に独立して形成されているので、共通電極９と信号配線５ｂとの短絡が発生した場合でも、本発明の実施の形態１および本発明の実施の形態２の表示装置用基板、表示パネルおよび表示装置にくらべて、共通電極９と信号配線５ｂとの短絡位置を、より正確に特定することができる。

本発明の実施の形態３において、共通電極９は、表示領域において走査配線２ｂの１ライン毎に独立して形成されている例を示したが、走査配線２ｂの複数ライン毎に独立して形成してもよく、共通電極９と信号配線５ｂとの短絡位置は、複数ライン毎での特定とはなるが、検査時間が短縮される。例えば、共通電極９を走査配線２ｂの２、４、６、８および１０ライン毎に独立して形成すれば、検査時間が短縮され、より好適である。

本発明の実施の形態１から３における表示装置用基板、表示パネルおよび表示装置によれば、ＩＰＳ（登録商標）方式やＴＮ方式のＴＦＴアレイ基板にくらべて、信号配線５ｂが共通電極９と短絡するソース―コモン間短絡不良が発生する確率が非常に大きいＦＦＳ方式のＴＦＴアレイ基板において、共通電極９と信号配線５ｂとの短絡が発生した場合でも、簡易な構造で共通電極９と信号配線５ｂとの短絡位置を特定することができる。

本発明の実施の形態１から３における表示装置用基板の製造方法によれば、ＩＰＳ（登録商標）方式やＴＮ方式のＴＦＴアレイ基板にくらべて、信号配線５ｂが共通電極９と短絡するソース―コモン間短絡不良が発生する確率が非常に大きいＦＦＳ方式のＴＦＴアレイ基板において、共通電極９と信号配線５ｂとの短絡が発生した場合でも、簡易な構造で共通電極９と信号配線５ｂとの短絡位置を特定することができる。

本発明の実施の形態１から３における説明では、共通電極電位供給端子１０を１つまたは、２つの例で説明したが、共通電極９に安定した共通電極電位を供給するために３つ以上設けてもよい。

本発明の実施の形態１から３における説明では、各検査端子１１の電気抵抗の測定の順番は１つずつ順番に測定する例を示したが、この限りではなく、各検査端子毎の電気抵抗が計測できるようになっていれば、全端子、または、ある程度のブロック毎に検査プローブを同時に接触させて、電圧を印加して、電気抵抗を測定してもよく、検査時間が短縮できて、より好適である。

本発明の実施の形態１から３における説明では、各検査端子１１の電気抵抗の測定は全端子を測定する例を示したが、この限りではなく、例えば、まず、測定端子の間隔を間引いて測定することにより、それらの電気抵抗の測定結果から、短絡位置は、電気抵抗の小さい値の測定端子近傍であることが推測できるので、再度、その検査端子１１の周囲の検査端子１１の電気抵抗の測定をして、これを繰り返して短絡位置を追い込むように測定してもよく、検査時間が短縮できて、より好適である。

本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１００、１０１、２００、２０１、３００、３０１ ＴＦＴアレイ基板
１ ガラス基板
２ａ 走査配線端子
２ｂ 走査配線
２ｃ ゲート電極
３ ゲート絶縁膜
４ａ ａ-Ｓｉ（ｉ）層
４ｂ ａ-Ｓｉ（ｎ）層
５ａ 信号配線端子
５ｂ 信号配線
５ｃ ソース電極
６ ドレイン電極
７ 画素電極
８ 層間絶縁膜
９ 共通電極
１０ 共通電極電位供給端子
１１ 検査端子
１１ａ 検査端子下層電極
１１ｂ 検査端子上層電極
１２ コンタクトホール
１３ ＴＦＴ
１４ 異物
１５ ソース―コモン間短絡部
１６ 共通電極スリット部
Ｓｄ 欠陥のある信号配線
ＳＴｄ 欠陥のある信号配線の信号配線端子

Claims (6)

1. 透明な絶縁性の基板の上に形成された、
   マトリクス状に配設された複数の走査配線および信号配線と、
   前記走査配線および前記信号配線の交差部に設けられた薄膜トランジスタと、
   前記走査配線に接続された、前記薄膜トランジスタのゲート電極と、
   前記信号配線に接続された、前記薄膜トランジスタのソース電極と、
   前記薄膜トランジスタのドレイン電極と、
   前記ドレイン電極に接続された画素電極と、
   層間絶縁膜を間に挟んで前記画素電極と対向し、前記画素電極との間でフリンジ電界を発生させる共通電極と、
   前記共通電極に接続され、前記共通電極に共通電極電位を供給する共通電極電位供給端子と、を有する表示装置用基板であって、
   前記走査配線の長さ方向の前記画素電極が形成されている表示領域の両端部の外側に、
   前記走査配線１ライン毎に、前記共通電極に接続された検査端子を有することを特徴とする表示装置用基板。
2. 前記共通電極は、前記信号配線の長さ方向の前記表示領域の端部の外側に、前記信号配線１ライン毎に、前記共通電極に接続された前記検査端子を有することを特徴とする請求項１に記載の表示装置用基板。
3. 透明な絶縁性の基板の上に形成された、
   マトリクス状に配設された複数の走査配線および信号配線と、
   前記走査配線および前記信号配線の交差部に設けられた薄膜トランジスタと、
   前記走査配線に接続された、前記薄膜トランジスタのゲート電極と、
   前記信号配線に接続された、前記薄膜トランジスタのソース電極と、
   前記薄膜トランジスタのドレイン電極と、
   前記ドレイン電極に接続された画素電極と、
   層間絶縁膜を間に挟んで前記画素電極と対向し、前記画素電極との間でフリンジ電界を発生させる共通電極と、
   前記共通電極に接続され、前記共通電極に共通電極電位を供給する共通電極電位供給端子と、を有する表示装置用基板であって、
   前記走査配線の長さ方向の前記画素電極が形成されている表示領域の両端部の外側に、前記共通電極に接続された検査端子を有し、
   前記共通電極は、前記走査配線の長さ方向の前記表示領域の一方の端部および、他方の端部において、前記走査配線１ライン毎に交互に折り返して連続したパターンであることを特徴とする表示装置用基板。
4. 請求項１から請求項３のいずれか１項に記載の表示装置用基板を備えた表示パネル。
5. 請求項４に記載の表示パネルを備えた表示装置。
6. 透明な絶縁性の基板の上に形成された、
   マトリクス状に配設された複数の走査配線および信号配線と、
   前記走査配線および前記信号配線の交差部に設けられた薄膜トランジスタと、
   前記走査配線に接続された、前記薄膜トランジスタのゲート電極と、
   前記信号配線に接続された、前記薄膜トランジスタのソース電極と、
   前記薄膜トランジスタのドレイン電極と、
   前記ドレイン電極に接続された画素電極と、
   層間絶縁膜を間に挟んで前記画素電極と対向し、前記画素電極との間でフリンジ電界を発生させる共通電極と、
   前記共通電極に接続され、前記共通電極に共通電極電位を供給する共通電極電位供給端子と、を有し、
   前記走査配線の長さ方向の前記画素電極が形成されている表示領域の両端部の外側に、前記走査配線１ライン毎に、前記共通電極に接続された検査端子を有する表示装置用基板の製造方法であって、
   前記信号配線の信号配線端子と前記検査端子との間の電気抵抗を測定する工程と、
   前記電気抵抗が最も小さくなる前記検査端子と前記信号配線端子との組合せから、前記信号配線と前記共通電極との間の短絡部の位置を特定する工程と、を含むことを特徴とする表示装置用基板の製造方法。

Images