Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6728096B2 - 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents
[go: Go Back, main page]

JP6728096B2 - 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP6728096B2
JP6728096B2 JP2017085421A JP2017085421A JP6728096B2 JP 6728096 B2 JP6728096 B2 JP 6728096B2 JP 2017085421 A JP2017085421 A JP 2017085421A JP 2017085421 A JP2017085421 A JP 2017085421A JP 6728096 B2 JP6728096 B2 JP 6728096B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
semiconductor device
electrode
carbide region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017085421A
Other languages
English (en)
Other versions
JP2018186125A (ja
Inventor
清水　達雄
達雄 清水
正靖 宮田
正靖 宮田
弘剛 西野
弘剛 西野
佳彦 守山
佳彦 守山
祐一郎 三谷
祐一郎 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017085421A priority Critical patent/JP6728096B2/ja
Priority to US15/891,984 priority patent/US11114531B2/en
Publication of JP2018186125A publication Critical patent/JP2018186125A/ja
Application granted granted Critical
Publication of JP6728096B2 publication Critical patent/JP6728096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/035—Etching a recess in the emitter region 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/218—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the implantation in a compound semiconductor of both electrically active and inactive species in the same semiconductor region to be doped n-type or p-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。ＳｉＣはシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のように、ＭＯＳ構造を備えるＳｉＣデバイスの一層の低損失化を実現するために、さらなるオン抵抗の低減が要求される。
特許第５４１８４６６号公報
本発明が解決しようとする課題は、オン抵抗を低減可能な半導体装置を提供することにある。
実施形態の半導体装置は、第１の電極と、第２の電極と、ゲート電極と、前記第１の電極と前記第２の電極との間及び、前記ゲート電極と前記第２の電極との間に位置するｎ型の第１の炭化珪素領域と、前記第１の電極と前記第１の炭化珪素領域との間に位置するｐ型の第２の炭化珪素領域と、前記第１の電極と前記第２の炭化珪素領域との間に位置し、前記第１の炭化珪素領域と離間し、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素を含む金属の第３の炭化珪素領域と、前記ゲート電極と前記第２の炭化珪素領域との間に位置するゲート絶縁層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の製造方法を例示する工程フロー図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の作用を示す図。 第１の実施形態の作用を示す図。 第２の実施形態の半導体装置の製造方法を例示する工程フロー図。 第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第２の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第３の実施形態の半導体装置の模式断面図。 第３の実施形態の作用を示す図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態の半導体装置の模式断面図。 第８の実施形態の半導体装置の模式断面図。 第９の実施形態の駆動装置の模式図。 第１０の実施形態の車両の模式図。 第１１の実施形態の車両の模式図。 第１２の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、第１の電極と、第２の電極と、ゲート電極と、第１の電極と第２の電極との間及び、ゲート電極と第２の電極との間に位置するｎ型の第１の炭化珪素領域と、第１の電極と第１の炭化珪素領域との間に位置するｐ型の第２の炭化珪素領域と、第１の電極と第２の炭化珪素領域との間に位置し、第１の炭化珪素領域と離間し、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素を含む金属の第３の炭化珪素領域と、ゲート電極と第２の炭化珪素領域との間に位置するゲート絶縁層と、を備える。
さらに、第２の炭化珪素領域と第１の電極との間に位置し、第２の炭化珪素領域よりもｐ型不純物の不純物濃度が高いｐ型の第４の炭化珪素領域を備える。また、第２の炭化珪素領域と第３の炭化珪素領域との間にｎ型の第５の炭化珪素領域を、備える。
図１は、本実施形態の半導体装置の模式断面図である。炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴである。ＭＯＳＦＥＴ１００は、例えば、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０を備える。
炭化珪素層１０内には、ｎ＋型のドレイン領域２２（第７の炭化珪素領域）、ｎ−型のドリフト領域２４（第１の炭化珪素領域）、ｐ型のボディ領域２６（第２の炭化珪素領域）、ｎ＋型の半導体ソース領域２８（第５の炭化珪素領域）、金属の金属ソース領域３０（第３の炭化珪素領域）、ｐ＋型のボディコンタクト領域３２（第４の炭化珪素領域）を備える。
炭化珪素層１０の少なくとも一部は、ソース電極１２とドレイン電極１４との間に設けられる。炭化珪素層１０の少なくとも一部は、ゲート電極１８とドレイン電極１４との間に設けられる。炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ−ＳｉＣである。
炭化珪素層１０は、第１の面（図１中“Ｐ１”）と第２の面（図１中“Ｐ２”）とを備える。以下、第１の面を表面、第２の面を裏面とも称する。なお、以下、「深さ」とは、第１の面を基準とする深さを意味する。
第１の面は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。また、第２の面は、例えば、（０００−１）面に対し０度以上８度以下傾斜した面である。（０００１）面はシリコン面と称される。（０００−１）面はカーボン面と称される。
ｎ＋型のドレイン領域２２は、炭化珪素層１０の裏面側に設けられる。ドレイン領域２２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ｎ−型のドリフト領域２４は、ドレイン領域２２上に設けられる。ドリフト領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域２４のｎ型不純物の不純物濃度は、ドレイン領域２２のｎ型不純物の不純物濃度よりも低い。ドリフト領域２４のｎ型不純物の不純物濃度は、例えば、４×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下である。ドリフト領域２４の厚さは、例えば、５μｍ以上１５０μｍ以下である。
ボディ領域２６は、ソース電極１２とドリフト領域２４のとの間に設けられる。ボディ領域２６とゲート絶縁層１６の接する面は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ボディ領域２６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディ領域２６のｐ型不純物の不純物濃度は、例えば、１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下である。
ボディ領域の深さは、例えば、０．３μｍ以上０．８μｍ以下である。
半導体ソース領域２８は、ソース電極１２とボディ領域２６の間に設けられる。半導体ソース領域２８は、ドリフト領域２４と離間している。
半導体ソース領域２８は、例えば、リン（Ｐ）をｎ型不純物として含む。半導体ソース領域２８のｎ型不純物の不純物濃度は、ドリフト領域２４のｎ型不純物の不純物濃度よりも高い。
半導体ソース領域２８のｎ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。半導体ソース領域２８の深さはボディ領域２６の深さよりも浅く、例えば、０．１μｍ以上０．３μｍ以下である。
半導体ソース領域２８は、例えば、ソース電極１２の電位に固定される。
金属ソース領域３０は、ソース電極１２とボディ領域２６との間に設けられる。金属ソース領域３０は、ソース電極１２と半導体ソース領域２８との間に設けられる。金属ソース領域３０は、ドリフト領域２４と離間している。
金属ソース領域３０は、金属である。金属ソース領域３０は、金属化した炭化珪素である。
金属ソース領域３０は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素（以下、金属不純物と称する）を含む。金属不純物は、炭化珪素の結晶構造の炭素サイトに存在する。言い換えれば、金属不純物は、炭化珪素の炭素原子を置換している。あるいは、金属不純物は、炭化珪素の炭素欠陥に入っている。
金属不純物の金属ソース領域３０中の原子濃度は、例えば、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下である。
金属ソース領域３０の深さは、例えば、半導体ソース領域２８よりも浅い。金属ソース領域３０の深さは、例えば、０．０１μｍ以上０．３μｍ以下である。金属ソース領域３０のソース電極１２からドレイン電極１４に向かう方向の厚さは、例えば、０．０１μｍ以上０．３μｍ以下である。
金属ソース領域３０のシート抵抗は、例えば、０．５Ω／□以下である。金属ソース領域３０の仕事関数は、例えば、３．７ｅＶ以下である
金属ソース領域３０は、例えば、ソース電極１２の電位に固定される。
ｐ＋型のボディコンタクト領域３２は、ソース電極１２とボディ領域２６との間に設けられる。ボディコンタクト領域３２のｐ型不純物の不純物濃度は、ボディ領域２６のｐ型不純物の不純物濃度よりも高い。
ボディコンタクト領域３２は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディコンタクト領域３２のｐ型不純物の不純物濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
ボディコンタクト領域３２の深さは、例えば、０．３μｍ以上０．６μｍ以下である。
ボディコンタクト領域３２は、例えば、ソース電極１２の電位に固定される。
ゲート電極１８は、導電層である。ゲート電極１８は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。
ゲート絶縁層１６は、ゲート電極１８とボディ領域２６との間に設けられる。また、ゲート絶縁層１６は、ゲート電極１８とドリフト領域２４のとの間に設けられる。ゲート絶縁層１６は、例えば、ボディ領域２６に接する。
ゲート絶縁層１６は、例えば、酸化シリコンである。ゲート絶縁層１６には、例えば、Ｈｉｇｈ−ｋ絶縁材料（高誘電率絶縁材料）が適用可能である。
層間絶縁層２０は、ゲート電極１８上に設けられる。層間絶縁層２０は、例えば、酸化シリコンである。
ソース電極１２は、金属ソース領域３０に接する。また、ソース電極１２は、ボディコンタクト領域３２に接する。
ソース電極１２は、金属を含む。ソース電極１２は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）を含む。ソース電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の合金である。
ドレイン電極１４は、炭化珪素層１０の裏面上に設けられる。ドレイン電極１４は、ドレイン領域２２に接する。
ドレイン電極１４は、例えば、金属又は金属半導体化合物である。ドレイン電極１４は、例えば、ニッケルシリサイド、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる材料を含む。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）やＳｂ（アンチモン）などを適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などを適用することも可能である。
半導体体領域の不純物の種類、不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ、厚さなどの距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＣＭ像とＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）像との合成画像から求めることが可能である。また、炭化珪素領域が、半導体であるか金属であるかは、例えば、ＳＣＭにより判断することが可能である。また、炭化珪素領域が、半導体であるか金属であるかは、例えば、炭化珪素領域の抵抗の温度依存性を測定することにより判断することが可能である。上記元素が炭化珪素の結晶構造のシリコンサイト及び炭素サイトのいずれの位置に存在するかは、例えば、Ｘ線光電子分光（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）により、判定することが可能である。
次に、本実施形態の半導体装置の製造方法について説明する。
本実施形態の半導体装置の製造方法は、ｎ型の第１の炭化珪素領域を有する炭化珪素層にｐ型不純物をイオン注入してｐ型の第２の炭化珪素領域を形成し、炭化珪素層に、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素をイオン注入し、上記少なくとも一つの元素をイオン注入した後に熱処理を行い、上記少なくとも一つの元素が注入された領域を金属化して金属の第３の炭化珪素領域を形成し、第２の炭化珪素領域上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極を形成し、第３の炭化珪素領域上に第１の電極を形成し、第１の電極との間に、炭化珪素層を挟んで、第２の電極を形成する。
さらに、本実施形態の半導体装置の製造方法は、上記熱処理の前に、炭化珪素層の上記少なくとも一つの元素をイオン注入する領域に、シリコン（Ｓｉ）をイオン注入する。また、上記熱処理の前に、炭化珪素層にｐ型不純物をイオン注入し、ｐ型の第４の炭化珪素領域を形成する。また、上記熱処理の前に、炭化珪素層にｎ型不純物をイオン注入し、ｎ型の第５の炭化珪素領域を形成する。
図２は、本実施形態の半導体装置の製造方法を例示する工程フロー図である。図３〜図９は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
以下、上記少なくとも一つの元素がニッケル（Ｎｉ）である場合を例に説明する。
図２に示すように、半導体装置の製造方法は、炭化珪素層（ＳｉＣ層）準備（ステップＳ１００）、Ａｌイオン注入（ステップＳ１０２）、Ｐイオン注入（ステップＳ１０４）、Ｎｉイオン注入（ステップＳ１０６）、Ｓｉイオン注入（ステップＳ１０８）、Ａｌイオン注入（ステップＳ１１０）、高温アニール（ステップＳ１１６）、ゲート絶縁層形成（ステップＳ１１８）、ゲート電極形成（ステップＳ１２０）、層間絶縁層形成（ステップＳ１２２）、第１の電極形成（ステップＳ１２４）、第２の電極形成（ステップＳ１２６）及び低温アニール（ステップＳ１２８）を備える。
ステップＳ１００では、炭化珪素層１０を準備する。炭化珪素層１０は、ｎ＋型のドレイン領域２２とｎ−型のドリフト領域２４（第１の炭化珪素領域）を備える。ドリフト領域２４は、例えば、ｎ＋型のドレイン領域２２上にエピタキシャル成長法により形成される。
次に、フォトリソグラフィとエッチングによるパターニングにより、例えば酸化シリコンの第１のマスク材４２を形成する。ステップＳ１０２では、この第１のマスク材４２をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウム（Ａｌ）をドリフト領域２４にイオン注入し、ボディ領域２６（第２の炭化珪素領域）を形成する（図３）。
次に、フォトリソグラフィとエッチングによるパターニングにより、例えば酸化シリコンの第２のマスク材４４を形成する。ステップＳ１０４では、この第２のマスク材４４をイオン注入マスクとして用いて、ｎ型不純物であるリン（Ｐ）をボディ領域２６にイオン注入し、半導体ソース領域２８（第５の炭化珪素領域）を形成する（図４）。
次に、フォトリソグラフィとエッチングによるパターニングにより、例えば酸化シリコンの第３のマスク材４６を形成する。ステップＳ１０６では、この第３のマスク材４６をイオン注入マスクとして用いて、半導体ソース領域２８にニッケル（Ｎｉ）をイオン注入し金属不純物領域２９を形成する（図５）。第２のマスク材４４をそのまま用いてニッケルをイオン注入しても構わない。
次に、ステップＳ１０８では、第３のマスク材４６をイオン注入マスクとして用いて、金属不純物領域２９にシリコン（Ｓｉ）をイオン注入する（図６）。例えば、第２のマスク材４４をそのまま用いてニッケルをイオン注入した場合は、シリコンも同様に第２のマスク材４４をそのまま用いる。
次に、フォトリソグラフィとエッチングによるパターニングにより、例えば酸化シリコンの第４のマスク材４８を形成する。ステップＳ１１０では、この第４のマスク材４８をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウム（Ａｌ）をボディ領域２６にイオン注入し、ボディコンタクト領域３２（第４の炭化珪素領域）を形成する（図７）。
次に、ステップＳ１１６では、高温アニールを行う。高温アニールでは、ボディ領域２６及びボディコンタクト領域３２のｐ型不純物、及び、半導体ソース領域２８のｎ型不純物の活性化を行う。さらに、金属不純物領域２９を金属化して、金属ソース領域３０を形成する（図８）。
高温アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガスを雰囲気ガスとして用いて、加熱温度１６００℃以上２０００℃以下、加熱時間１０分以上６０分以下といった条件が用いられる。
高温アニールの熱処理方法は、特に限定されるものではない。ヒータ加熱、ランプアニール、レーザアニールなど任意の方法を適用することが可能である。プロセスコストを低減する観点からはヒータ加熱やランプアニールが好ましい。
ステップＳ１１８では、例えば、酸化シリコン膜のゲート絶縁層１６がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいは熱酸化法により形成される。そして、ステップＳ１２０では、ゲート絶縁層１６上に、例えば、ポリシリコンのゲート電極１８が形成される。そして、ステップＳ１２２では、ゲート電極１８上に、例えば、酸化シリコン膜の層間絶縁層２０が形成される（図９）。
その後、ステップＳ１２４で、金属ソース領域３０と、ボディコンタクト領域３２上に導電性のソース電極１２が形成される。ソース電極１２は、金属ソース領域３０と、ボディコンタクト領域３２に電気的に接続される。ソース電極１２は、例えば、Ｔｉ（チタン）とＡｌ（アルミニウム）のスパッタにより形成される。
ステップＳ１２６では、炭化珪素層１０のソース電極１２と反対側に、導電性のドレイン電極１４が形成される。言い換えれば、ソース電極１２との間にドリフト領域２４を挟んでドレイン電極１４が形成される。ドレイン電極１４は、例えば、ニッケル（Ｎｉ）のスパッタにより形成される。
ステップＳ１２８では、ソース電極１２とドレイン電極１４のコンタクト抵抗を低減するために、低温アニールが行われる。低温アニールは、例えば、アルゴンガス雰囲気で、３００℃以上５００℃以下で行われる。
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
以下、本実施形態の作用および効果について詳述する。
ＳｉＣデバイスの低損失化を実現するために、さらなるオン抵抗の低減が要求される。本実施形態のＭＯＳＦＥＴ１００では、ソース領域の少なくとも一部を金属化して寄生抵抗を低減することにより、オン抵抗を低減することが可能となる。
発明者らによる第１原理計算による検討の結果、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素（金属不純物）が入ることにより、ＳｉＣが金属化することが明らかになった。以下、上記元素（金属不純物）がニッケル（Ｎｉ）である場合を例に説明する。
図１０は、本実施形態の作用を示す図である。図１０（ａ）が、金属不純物を含まない場合の炭化珪素（ＳｉＣ）のバンド図である。図１０（ｂ）が、金属不純物が炭化珪素の結晶構造の炭素サイトに入った場合のバンド図である。図１０（ａ）、図１０（ｂ）ともに、準位の密度と、電子による準位の充填状態を示す。図中斜線で示す領域が、準位が電子で充填された状態を示している。
第１原理計算によれば、ニッケルが炭素のサイトに入ることによりＳｉＣが金属化し、その仕事関数が３．７電子ボルト（ｅＶ）以下となる。この仕事関数は、ＳｉＣの伝導帯下端の真空位置から測定したポテンシャルエネルギーである３．６０電子ボルトにほぼ等しくなる。
この状態は、図１０（ｂ）に示すように、ＳｉＣの禁制帯中に新たに形成される準位に、ニッケルから電子が供給されて、充填されることにより実現されると考えられる。ＳｉＣのバンドギャップ中に形成される準位は、炭素欠陥が生ずることにより形成されるシリコンのダングリングボンドに起因すると考えられる。
炭素欠陥は、例えば、ＳｉＣ中に不純物を導入するイオン注入のダメージにより生成される。炭素欠陥が生ずると、ＳｉＣの禁制帯中のＳｉＣの伝導帯下端近傍に、空の準位が出現する。この空の準位に、炭素サイトに入ったニッケルから電子が供給されることで、空の準位が埋まり、ＳｉＣが金属化すると考えられる。
ＳｉＣ中のニッケルは、平衡状態では炭素サイトよりもシリコンサイト又は格子間に入る方がより安定である。ニッケルがシリコンサイトや格子間に入った場合は、ＳｉＣは金属化しない。
ＳｉＣをニッケルの導入により金属化させるためには、例えば、ＳｉＣ中にイオン注入によりニッケルを導入し、イオン注入ダメージにより、炭素欠陥を大量に生成させることが好ましい。炭素欠陥を生成することにより、ニッケルが炭素のサイトに入りやすくなり、ニッケルがシリコンサイトに入ることを抑制する。
また、例えば、熱処理の前に、ＳｉＣに電子線を照射することも炭素欠陥を大量に生成させる上で有効と考えられる。
ニッケルの導入によるＳｉＣの金属化を促進する観点から、ＳｉＣ中にニッケルと共にシリコンを導入することが好ましい。
図１１は、本実施形態の作用を示す図である。図１１は、ＳｉＣ中にニッケルと共にシリコンを導入した場合の、準位の密度と、電子による準位の充填状態を示す。図中斜線で示す領域が、準位が電子で充填された状態を示している。
第１原理計算によれば、図１１に示すように、シリコンが導入されることにより、ＳｉＣの禁制帯中に、更に新たな準位が形成される。この新たに形成される準位は、ニッケルが導入されることで形成される準位と、価電子帯との間を埋めるように形成される。したがって、金属ＳｉＣの抵抗がより低減される。
また、ニッケルとシリコンとを共ドープすることにより、サイトコンペティションの効果により、ニッケルがＳｉＣのシリコンサイトよりも炭素サイトに入りやすくなる。したがって、ＳｉＣの金属化が促進される。
また、ニッケルが炭素サイトに入りやすくなるため金属ＳｉＣが１８００℃程度の高温まで安定となる。したがって、ｐ型のボディ領域２６及びｐ＋型のボディコンタクト領域３２のｐ型不純物の活性化及びｎ＋型の半導体ソース領域２８のｎ型不純物の活性化と、ニッケルが注入された金属不純物領域２９を金属化するアニールを、同一の高温アニール（ステップＳ１１６）により実現できる。
ニッケルがＳｉＣのシリコンサイトよりも炭素サイトに入りやすくする観点から、シリコンのイオン注入ドーズ量は、ニッケルのイオン注入のドーズ量の５倍以上が好ましく、１０倍以上がより好ましい。
以上、ＳｉＣを金属化させる元素としてニッケル（Ｎｉ）を例に説明したが、パラジウム（Ｐｄ）及び白金（Ｐｔ）においても同様の作用が得られることが、第１原理計算により確認されている。
ＭＯＳＦＥＴのオン抵抗を低減するために、ソース領域に抵抗率の低い材料を適用してソース領域の寄生抵抗を低減することが考えられる。
ソース領域を低抵抗化する際、例えば、ニッケルのようにシリサイド化する金属膜のＳｉＣ上への堆積と熱処理により、抵抗率の低い金属シリサイドを形成する場合がある。この場合、ソース領域とＳｉＣとの界面に、炭素クラスタが析出する。このような炭素クラスタは、金属化したソース領域とＳｉＣの間の界面抵抗の上昇や、ソース領域の膜はがれの原因となり得る。
本実施形態では、図１に示すように、金属化したＳｉＣである金属ソース領域３０を縦型ＭＯＳＦＥＴのソース領域の一部に適用している。
ソース領域の一部が金属であることにより、ソース領域自体の抵抗が低減され、ＭＯＳＦＥＴ１００の寄生抵抗が低減される。
また、上述のように、金属化したＳｉＣの仕事関数は、ＳｉＣの伝導帯下端の真空位置から測定したポテンシャルエネルギーである３．６０電子ボルトにほぼ等しくなる。したがって、金属ソース領域３０の仕事関数と、半導体ソース領域２８の伝導帯下端の真空位置から測定したポテンシャルエネルギーがほぼ等しくなる。
このため、金属ソース領域３０と半導体ソース領域２８との間のエネルギー障壁がなくなるか、又は、極めて小さくなる。よって、金属ソース領域３０と半導体ソース領域２８との間の界面抵抗も小さくなる。この点からもオン抵抗の小さなＭＯＳＦＥＴ１００が実現される。
また、金属化したＳｉＣは、耐酸化性に優れる。炭素欠陥がニッケル（Ｎｉ）やシリコン（Ｓｉ）などで埋まったため、酸素が入り込む余地が無くなったことも耐酸化性に優れる一つの要因である。また、チャンバー中への巻き込み酸素などによって膜剥がれがおこることがない上、界面の接触抵抗上昇などが回避される。したがって、ＭＯＳＦＥＴ１００の信頼性も向上する。
さらに、同じＳｉＣで構成される金属ソース領域３０と半導体ソース領域２８との境界は連続的な界面となり、炭素クラスタは形成されない。したがって、炭素クラスタの形成による、界面での抵抗の上昇や膜剥がれの問題を回避できる。
金属不純物の金属ソース領域３０中の原子濃度は、例えば、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下であることが好ましく、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３以下であることがより好ましい。上記範囲を下回ると、金属ソース領域３０が十分金属化されないおそれがある。また、上記範囲を上回ると、ＳｉＣの歪が大きくなりデバイス特性が劣化する恐れがある。
また、寄生抵抗を低減し、ＭＯＳＦＥＴのオン抵抗を低減する観点から、金属ソース領域３０のシート抵抗が、０．５Ω／□以下であることが好ましい。０．１Ω／□以下であることがより好ましく、０．０５Ω／□以下であることが更に好ましい。
また、金属ソース領域３０と半導体ソース領域２８との間の障壁を低減し、ＭＯＳＦＥＴのオン抵抗を低減する観点から、金属ソース領域３０の仕事関数が３．７ｅＶ（電子ボルト）以下であることが好ましい。３．６ｅＶ（電子ボルト）以下であることが更に好ましい。
また、ソース領域がｎ型半導体で形成されるＭＯＳＦＥＴの場合、１種類の金属材料で、ｎ型ＳｉＣ半導体のソース領域と、ｐ型ＳｉＣ半導体のボディコンタクト領域に低抵抗の同時コンタクトを形成することが困難である。なぜなら、ＳｉＣのバンドギャップが広いためである。
本実施形態においては、金属ソース領域３０が金属となっているため、金属ソース領域３０とのコンタクトのことは考えずに、ｐ型半導体のボディコンタクト領域３２と低抵抗コンタクトを形成する金属材料をソース電極１２の金属材料として選択すれば、低抵抗の同時コンタクトが容易に形成できる。また、１種類の金属材料で、同時コンタクトが実現できるため、製造コストが低減される。
以上、本実施形態の半導体装置およびその製造方法によれば、ソース領域の一部を金属のＳｉＣとすることでオン抵抗が低減し、低損失なＭＯＳＦＥＴが実現可能である。また、ソース電極の同時コンタクトの実現が容易となり、製造コストが低減される。また、ソース領域の金属の膜剥がれが抑制され信頼性に優れたＭＯＳＦＥＴが実現される。
（第２の実施形態）
本実施形態の半導体装置の製造方法は、熱処理の前に、炭化珪素層にｐ型不純物、上記少なくとも一つの元素、及び、炭素（Ｃ）をイオン注入して、ｐ型の第４の炭化珪素領域を形成する点、すなわち、ｐ型の第４の炭化珪素領域を形成する際、上記少なくとも一つの元素、及び、炭素（Ｃ）を追加でイオン注入する点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する。
図１２は、本実施形態の半導体装置の製造方法を例示する工程フロー図である。図１３、図１４は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
以下、上記少なくとも一つの元素がニッケル（Ｎｉ）である場合を例に説明する。
図１２に示すように、半導体装置の製造方法は、炭化珪素層（ＳｉＣ層）準備（ステップＳ１００）、Ａｌイオン注入（ステップＳ１０２）、Ｐイオン注入（ステップＳ１０４）、Ｎｉイオン注入（ステップＳ１０６）、Ｓｉイオン注入（ステップＳ１０８）、Ａｌイオン注入（ステップＳ１１０）、Ｎｉイオン注入（ステップＳ１１２）、Ｃイオン注入（ステップＳ１１４）、高温アニール（ステップＳ１１６）、ゲート絶縁層形成（ステップＳ１１８）、ゲート電極形成（ステップＳ１２０）、層間絶縁層形成（ステップＳ１２２）、第１の電極形成（ステップＳ１２４）、第２の電極形成（ステップＳ１２６）及び低温アニール（ステップＳ１２８）を備える。
Ａｌイオン注入（ステップＳ１１０）の後、高温アニール（ステップＳ１１６）の前に、Ｎｉイオン注入（ステップＳ１１２）、Ｃイオン注入（ステップＳ１１４）の２つのステップを有する以外は、第１の実施形態の半導体装置の製造方法と同様である。
Ａｌイオン注入（ステップＳ１１０）の後、ｐ型不純物であるアルミニウム（Ａｌ）をボディ領域２６にイオン注入した後に、第４のマスク材４８をイオン注入マスクとして用いて、ニッケル（Ｎｉ）をイオン注入する（図１３）。
次に、第４のマスク材４８をイオン注入マスクとして用いて、炭素（Ｃ）をイオン注入する（図１４）。以上のように、第４のマスク材４８をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウム（Ａｌ）、ニッケル（Ｎｉ）、及び、炭素（Ｃ）をボディ領域２６（第２の炭化珪素領域）にイオン注入し、ボディコンタクト領域３２（第４の炭化珪素領域）を形成する。
少なくとも、ボディコンタクト領域３２の表面近傍に、ニッケル（Ｎｉ）、及び、炭素（Ｃ）が導入されるようにする。高温アニール（ステップＳ１１６）によりニッケルがＳｉＣのシリコンサイトに入る。
本実施形態の製造方法によれば、ボディコンタクト領域３２の少なくとも表面近傍に、ＳｉＣのシリコンサイトに入ったニッケルが存在するＭＯＳＦＥＴが形成できる。ニッケルの原子濃度は、例えば、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下であることが好ましく、５×１０１９ｃｍ−３以上５×１０２１ｃｍ−３以下であることがより好ましい。
本実施形態の製造方法によれば、ソース電極１２と、ボディコンタクト領域３２との界面近傍に、電子の局在状態が形成される。電子の局在状態は、ＳｉＣの結晶構造のシリコンサイトに入ったニッケル（Ｎｉ）に起因して形成される。
電子の局在状態が形成されることでフェルミレベルがピン止めされ、ソース電極１２とボディコンタクト領域３２との間の界面抵抗が低減する。したがって、ボディコンタクト領域３２が安定してソース電極１２の電位に固定できる。よって、動作が安定したＭＯＳＦＥＴが実現される。これにより、ソース電極に用いる金属は自由に選べるようになる。つまり、仕事関数による縛りは無くなり、使いやすい金属を使えば良い。例えば、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、窒化モリブデン（Ｍｏ２Ｎ）など良く使われる。また、加工性に優れた金属を用いることができる。また、ソース電極１２に、ニッケルシリサイド（例えばＮｉＳｉ、Ｎｉ２Ｓｉ、ＮｉＳｉ２）やチタンシリサイド（例えばＴｉＳｉ）などのシリサイドを用いることもできる。またリン（Ｐ）やボロン（Ｂ）をドープしたポリシリコンなども用いることができる。
なお、ニッケルと炭素とを共ドープすることにより、サイトコンペティションの効果により、ニッケルがＳｉＣの炭素サイトよりシリコンサイトに入りやすくなる。
以上、本実施形態によれば、第１の実施形態の効果に加え、更に動作が安定したＭＯＳＦＥＴが実現される。
（第３の実施形態）
本実施形態の半導体装置は、ｎ型の第５の炭化珪素領域を備えない点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
図１５は、本実施形態の半導体装置の模式断面図である。炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴである。
ＭＯＳＦＥＴ２００は、炭化珪素層１０、ソース電極（第１の電極）１２、ドレイン電極（第２の電極）１４、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０を備える。
炭化珪素層１０内には、ｎ＋型のドレイン領域２２（第７の炭化珪素領域）、ｎ−型のドリフト領域（第１の炭化珪素領域）２４、ｐ型のボディ領域２６（第２の炭化珪素領域）、金属の金属ソース領域３０（第３の炭化珪素領域）、ｐ＋型のボディコンタクト領域３２（第４の炭化珪素領域）を備える。
金属ソース領域３０は、ｐ型のボディ領域２６に直接接する。ＭＯＳＦＥＴ２００は、ソース領域全体が金属で形成される。ＭＯＳＦＥＴ２００は、ショットキーソースＭＯＳＦＥＴである。
金属ソース領域３０の深さは、例えば、例えば、０．０１μｍ以上１．０μｍ以下である。金属ソース領域３０は、イオンインプラや電子イオン照射、及び金属拡散の組合せにより形成するので、１．０μｍ以下程度となる。また、ソース金属領域はｐ型のボディ領域の内側に留まるので、０．５μｍ以下となる。金属ソース領域３０のソース電極１２からドレイン電極１４に向かう方向の厚さは、例えば、０．０１μｍ以上０．５μｍ以下である。
ＭＯＳＦＥＴにおいて、ソース領域全体を金属化してソース領域の寄生抵抗を低減することが考えられる。しかし、ＳｉＣはＳｉと比較してバンドギャップが大きく、伝導帯下端の真空位置から測定したポテンシャルエネルギーが小さい。このため、ソース領域とチャネル領域との間の障壁が低くなるような仕事関数を備える適当な金属材料がない。よって、ソース領域全体を金属化してオン抵抗を低減することが困難である。
本実施形態では、図１５に示すように、金属化したＳｉＣを縦型ＭＯＳＦＥＴの金属ソース領域３０に適用している。
図１６は、本実施形態のＭＯＳＦＥＴの作用を示す図である。図１６（ａ）が、ＭＯＳＦＥＴがオフ状態のソースとドレイン間のバンド図である。図１６（ｂ）が、ＭＯＳＦＥＴがオン状態のソース領域とドレイン領域間のバンド図である。ドレインはｎ型のＳｉＣ半導体である。
上述のように、金属化したＳｉＣの仕事関数は、ＳｉＣの伝導帯下端の真空位置から測定したポテンシャルエネルギーである３．６０電子ボルトにほぼ等しくなる。したがって、図１６に示すように、ソース領域の仕事関数と、ＳｉＣのｐ型チャネル領域の伝導帯下端の真空位置から測定したポテンシャルエネルギーがほぼ等しくなる。
このため、図１６（ｂ）に示すようにＭＯＳＦＥＴ２００のオン状態では、金属ソース領域３０とボディ領域２６（チャネル領域）のエネルギー障壁がなくなるか、又は、極めて小さくなる。よって、オン抵抗の小さなＭＯＳＦＥＴ２００が実現される。更に、ゲート電圧に対する電流の立ち上がり角度が急になるので、ＯＦＦ状態からＯＮ状態に素早く変化でき、スイッチング損失を低減できる。
そして、ソース領域全体が金属であることにより、ソース領域自体の抵抗が更に低減され、ＭＯＳＦＥＴ２００の寄生抵抗が更に低減される。よって、オン抵抗が更に低減される。
以上、本実施形態によれば、第１の実施形態の効果に加え、更に低損失なＭＯＳＦＥＴが実現可能である。
（第４の実施形態）
本実施形態の半導体装置は、第３の炭化珪素領域との間に第２の炭化珪素領域を挟んで位置し、ゲート絶縁層及び第１の炭化珪素領域に接し、上記少なくとも一つの元素を有する金属の第６の炭化珪素領域を、更に備える点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
図１７は、本実施形態の半導体装置の模式断面図である。炭化珪素を用いたプレーナゲート型の縦型ＭＯＳＦＥＴである。
ＭＯＳＦＥＴ３００は、金属領域３４（第６の炭化珪素領域）を備える。金属領域３４は、金属ソース領域３０との間に、ボディ領域２６を挟んで設けられる。金属領域３４は、半導体ソース領域２８との間に、ボディ領域２６を挟んで設けられる。金属領域３４は、ゲート絶縁層１６とドリフト領域２４との間に設けられる。金属領域３４は、ゲート絶縁層１６及びドリフト領域２４に接する。
金属領域３４は、金属化した炭化珪素である。
金属領域３４は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素（以下、金属不純物と称する）を含む。金属不純物は、炭化珪素の結晶構造の炭素サイトに存在する。言い換えれば、金属不純物は、炭化珪素の炭素原子を置換している。
金属不純物の金属領域３４中の原子濃度は、例えば、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下である。
金属領域３４の深さは、例えば、半導体ソース領域２８よりも浅い。金属ソース領域３０の深さは、例えば、０．０１μｍ以上０．３μｍ以下である。金属領域３４のソース電極１２からドレイン電極１４に向かう方向の厚さは、例えば、０．０１μｍ以上０．３μｍ以下である。
金属領域３４のシート抵抗は、例えば、０．５Ω／□以下である。金属領域３４の仕事関数は、例えば、３．７ｅＶ以下である。
金属領域３４中の金属不純物は、金属ソース領域３０の金属不純物と同一であっても異なっていても構わない。
金属領域３４は、例えば、金属ソース領域３０と同時形成することが可能である。金属領域３４中の金属不純物は、金属ソース領域３０の金属不純物と同一であることがＭＯＳＦＥＴ３００の製造コストを低減する観点から好ましい。
キャリアがチャネルから抜ける側のドリフト領域２４は、いわゆるＪＦＥＴ抵抗となる。しかし、この領域が金属化したＳｉＣ領域となれば、ＪＦＥＴ抵抗は小さくなる。その結果、ＪＦＥＴ抵抗そのものを低減させることが可能である。
トレンチ構造のＭＯＳＦＥＴではＪＦＥＴ抵抗がなくなることが良く知られているが、本実施形態のように、ＪＦＥＴ領域を、仕事関数の小さな金属領域とすることで、トレンチ構造と同等の低導通損失のＤｉＭＯＳＦＥＴを実現できる。
以上、本実施形態によれば、第１の実施形態の効果に加え、更に低損失なＭＯＳＦＥＴが実現可能である。
（第５の実施形態）
本実施形態の半導体装置は、ゲート絶縁層とゲート電極がトレンチ内に形成される、いわゆるトレンチＭＯＳＦＥＴである点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
図１８は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。
ＭＯＳＦＥＴ４００は、炭化珪素層１０、ソース電極（第１の電極）１２、ドレイン電極（第２の電極）１４、ゲート絶縁層１６、ゲート電極１８、層間絶縁層２０を備える。
炭化珪素層１０内には、ｎ＋型のドレイン領域２２（第７の炭化珪素領域）、ｎ−型のドリフト領域（第１の炭化珪素領域）２４、ｐ型のボディ領域２６（第２の炭化珪素領域）、ｎ＋型の半導体ソース領域２８（第５の炭化珪素領域）、金属の金属ソース領域３０（第３の炭化珪素領域）、ｐ＋型のボディコンタクト領域３２（第４の炭化珪素領域）、トレンチ５０を備える。
図１８に示すように、本実施形態のＭＯＳＦＥＴ４００は、炭化珪素層１０に設けられたトレンチ５０内に、ゲート絶縁層１６及びゲート電極１８が形成されている。ゲート絶縁層１６は、ドリフト領域２４、ボディ領域２６、半導体ソース領域２８、及び、金属ソース領域３０に接している。また、ボディコンタクト領域３２は、例えば、ボディ領域２６より深くすることも可能である。
ＭＯＳＦＥＴ５００は、トレンチ構造を採用することで、集積度が高くなりオン抵抗が低減する。さらに、カットオフ特性の向上を利用して、チャネル長を短くすることができる。したがって、オン抵抗を更に低減できる。なお、トレンチＭＯＳＦＥＴのチャネル長の短縮は、ボディ領域２６の厚さを薄くすることで実現することができる。
以上、本実施形態によれば、第１の実施形態の効果に加え、トレンチ構造を採用することで、更に低損失なＭＯＳＦＥＴが実現可能である。
（第６の実施形態）
本実施形態の半導体装置は、ゲート絶縁層とゲート電極がトレンチ内に形成される、いわゆるトレンチＭＯＳＦＥＴである点で、第３の実施形態と異なる。また、半導体ソース領域２８（第５の炭化珪素領域）を備えない点で、第５の実施形態と異なる。以下、第３及び第５の実施形態と重複する内容については一部記述を省略する。
図１９は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。
図１９に示すように、本実施形態のＭＯＳＦＥＴ５００は、トレンチＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ５００は、ショットキーソースＭＯＳＦＥＴである。
本実施形態によれば、第３の実施形態の効果に加え、トレンチ構造を採用することで、更に低損失なＭＯＳＦＥＴが実現可能である。
（第７の実施形態）
本実施形態の半導体装置は、第３の炭化珪素領域との間に第２の炭化珪素領域を挟んで位置し、ゲート絶縁層及び第１の炭化珪素領域に接し、上記少なくとも一つの元素を有する金属の第６の炭化珪素領域を、更に備える点で、第５の実施形態と異なる。以下、第５の実施形態と重複する内容については一部記述を省略する。
図２０は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。
ＭＯＳＦＥＴ６００は、金属領域３４（第６の炭化珪素領域）を備える。金属領域３４は、金属ソース領域３０との間に、ボディ領域２６を挟んで設けられる。金属領域３４は、半導体ソース領域２８との間に、ボディ領域２６を挟んで設けられる。金属領域３４は、ボディ領域２６とドリフト領域２４との間に設けられる。金属領域３４は、ゲート絶縁層１６及びドリフト領域２４に接する。
金属領域３４は、金属化した炭化珪素である。
金属領域３４は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素（以下、金属不純物と称する）を含む。金属不純物は、炭化珪素の結晶構造の炭素サイトに存在する。言い換えれば、金属不純物は、炭化珪素の炭素原子を置換している。
金属不純物の金属領域３４中の原子濃度は、例えば、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下である。
金属領域３４のトレンチ５０側面に垂直な方向の厚さは、例えば、０．０１μｍ以上０．３μｍ以下である。
金属領域３４のシート抵抗は、例えば、０．５Ω／□以下である。金属領域３４の仕事関数は、例えば、３．７ｅＶ以下である。
金属領域３４中の金属不純物は、金属ソース領域３０の金属不純物と同一であっても異なっていても構わない。
金属領域３４を設けることで、ボディ領域２６（チャネル領域）を通過したキャリアが、効率的にドリフト領域２４内に広がる。したがって、ＭＯＳＦＥＴ６００のオン抵抗が低減する。
以上、本実施形態によれば、第５の実施形態の効果に加え、更に低損失なＭＯＳＦＥＴが実現可能である。
（第８の実施形態）
本実施形態の半導体装置は、第３の炭化珪素領域を備えない点で、第７の実施形態と異なる。以下、第７の実施形態と重複する内容については一部記述を省略する。
図２１は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。
ＭＯＳＦＥＴ７００は、金属領域３４を備える。ＭＯＳＦＥＴ７００は、第７の実施形態のＭＯＳＦＥＴ６００と異なり、金属ソース領域３０を備えない。
本実施形態によれば、金属領域３４を備えることで、低損失なＭＯＳＦＥＴが実現可能である。
（第９の実施形態）
本実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。
図２２は、本実施形態の駆動装置の模式図である。駆動装置８００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置８００の特性が向上する。
（第１０の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図２３は、本実施形態の車両の模式図である。本実施形態の車両９００は、鉄道車両である。車両９００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両９００の特性が向上する。
（第１１の実施形態）
本実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図２４は、本実施形態の車両の模式図である。本実施形態の車両１０００は、自動車である。車両１０００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１０００の車輪９０が回転する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両１０００の特性が向上する。
（第１２の実施形態）
本実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図２５は、本実施形態の昇降機（エレベータ）の模式図である。本実施形態の昇降機１１００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
本実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１１００の特性が向上する。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
また、実施形態では、炭化珪素のシリコン面にゲート絶縁層１６を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、カーボン面、ａ面、ｍ面、（０−３３−８）面等にゲート絶縁層１６を設ける場合にも本発明を適用することは可能である。
また、ｎチャネル型のＩＧＢＴにも本発明を適用することは可能である。実施形態のＭＯＳＦＥＴのドレイン領域２２（第７の炭化珪素領域）に相当する領域を、ｎ型からｐ型に置き換えることで、ＩＧＢＴが実現できる。
また、第５ないし第８の実施形態のトレンチ構造を備えるＭＯＳＦＥＴでは、ボディコンタクト領域３２をイオン注入などにより形成する。この構造に代えて、ボディコンタクト領域３２を、トレンチ構造を用いて形成するいわゆる、ダブルトレンチ構造とすることも可能である。例えば、ソース電極１２が埋め込まれるように、ソース電極１２部分にもトレンチ構造を形成する。そして、イオン注入によりボディコンタクト領域３２を形成し、トレンチ構造内部にソース電極１２を埋める。ダブルトレンチ構造により深いボディコンタクト領域３２の形成が容易になり、ゲートトレンチのゲート絶縁層１６への高電界印加を防ぐ、耐圧構造がより高性能のものとなる。これは、ゲートトレンチとボディコンタクト領域３２との横方向の距離が短いほど、また、縦方向の距離が長いほど、耐圧特性が上がるためである。
また、第１０ないし第１２の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナー等に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
１６ ゲート絶縁層
１８ ゲート電極
２０ 層間絶縁層
２２ ドレイン領域（第７の炭化珪素領域）
２４ ドリフト領域（第１の炭化珪素領域）
２６ ボディ領域（第２の炭化珪素領域）
２８ 半導体ソース領域（第５の炭化珪素領域）
３０ 金属ソース領域（第３の炭化珪素領域）
３２ ボディコンタクト領域（第４の炭化珪素領域）
３４ 金属領域（第６の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
５００ ＭＯＳＦＥＴ（半導体装置）
６００ ＭＯＳＦＥＴ（半導体装置）
７００ ＭＯＳＦＥＴ（半導体装置）
８００ 駆動装置
９００ 車両
１０００ 車両
１１００ 昇降機

Claims (20)

  1. 第１の電極と、
    第２の電極と、
    ゲート電極と、
    前記第１の電極と前記第２の電極との間及び、前記ゲート電極と前記第２の電極との間に位置するｎ型の第１の炭化珪素領域と、
    前記第１の電極と前記第１の炭化珪素領域との間に位置するｐ型の第２の炭化珪素領域と、
    前記第１の電極と前記第２の炭化珪素領域との間に位置し、前記第１の炭化珪素領域と離間し、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素を含む金属の第３の炭化珪素領域と、
    前記ゲート電極と前記第２の炭化珪素領域との間に位置するゲート絶縁層と、
    を備える半導体装置。
  2. 前記少なくとも一つの元素は、炭化珪素の結晶構造の炭素サイトに存在する請求項１記載の半導体装置。
  3. 前記第３の炭化珪素領域は、炭化珪素の結晶構造の炭素サイトに存在するシリコン（Ｓｉ）を含む請求項１又は請求項２記載の半導体装置。
  4. 前記少なくとも一つの元素の前記第３の炭化珪素領域中の濃度は、１×１０１９ｃｍ−３以上５×１０２２ｃｍ−３以下である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第３の炭化珪素領域の前記第１の電極から前記第２の電極に向かう方向の厚さは、０．０１μｍ以上０．５μｍ以下である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第３の炭化珪素領域のシート抵抗が０．５Ω／□以下である請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記第３の炭化珪素領域の仕事関数が３．７ｅＶ以下である請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 前記第２の炭化珪素領域と前記第１の電極との間に位置し、前記第２の炭化珪素領域よりもｐ型不純物の不純物濃度が高いｐ型の第４の炭化珪素領域を、更に備える請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記第４の炭化珪素領域は、炭化珪素の結晶構造のシリコンサイトに存在する前記少なくとも一つの元素を含む請求項８記載の半導体装置。
  10. 前記第２の炭化珪素領域と前記第３の炭化珪素領域との間にｎ型の第５の炭化珪素領域を、更に備える請求項１ないし請求項９いずれか一項記載の半導体装置。
  11. 前記第３の炭化珪素領域との間に前記第２の炭化珪素領域を挟んで位置し、前記ゲート絶縁層及び前記第１の炭化珪素領域に接し、前記少なくとも一つの元素を有する金属の第６の炭化珪素領域を、更に備える請求項１ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記第１の炭化珪素領域と前記第２の電極との間に位置し、前記第１の炭化珪素領域よりもｎ型不純物の不純物濃度の高いｎ型の第７の炭化珪素領域を、更に備える請求項１ないし請求項１１いずれか一項記載の半導体装置。
  13. 請求項１ないし請求項１２いずれか一項記載の半導体装置を備えるインバータ回路。
  14. 請求項１ないし請求項１２いずれか一項記載の半導体装置を備える駆動装置。
  15. 請求項１ないし請求項１２いずれか一項記載の半導体装置を備える車両。
  16. 請求項１ないし請求項１２いずれか一項記載の半導体装置を備える昇降機。
  17. ｎ型の第１の炭化珪素領域を有する炭化珪素層にｐ型不純物をイオン注入してｐ型の第２の炭化珪素領域を形成し、
    前記炭化珪素層に、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、及び、白金（Ｐｔ）から成る群から選ばれる少なくとも一つの元素をイオン注入し、
    前記少なくとも一つの元素をイオン注入した後に熱処理を行い、前記少なくとも一つの元素が注入された領域を金属化して金属の第３の炭化珪素領域を形成し、
    前記第２の炭化珪素領域の上にゲート絶縁層を形成し、
    前記ゲート絶縁層の上にゲート電極を形成し、
    前記第３の炭化珪素領域の上に第１の電極を形成し、
    前記第１の電極との間に前記炭化珪素層を挟んで、第２の電極を形成する半導体装置の製造方法。
  18. 前記熱処理の前に、前記炭化珪素層の前記少なくとも一つの元素をイオン注入する領域に、シリコン（Ｓｉ）をイオン注入する請求項１７記載の半導体装置の製造方法。
  19. 前記熱処理の前に、前記炭化珪素層にｐ型不純物、前記少なくとも一つの元素、及び、炭素（Ｃ）をイオン注入し、ｐ型の第４の炭化珪素領域を形成する請求項１７又は請求項１８いずれか一項記載の半導体装置の製造方法。
  20. 前記熱処理の前に、前記炭化珪素層にｎ型不純物をイオン注入し、ｎ型の第５の炭化珪素領域を形成する請求項１７ないし請求項１９いずれか一項記載の半導体装置の製造方法。


JP2017085421A 2017-04-24 2017-04-24 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Active JP6728096B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017085421A JP6728096B2 (ja) 2017-04-24 2017-04-24 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US15/891,984 US11114531B2 (en) 2017-04-24 2018-02-08 Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017085421A JP6728096B2 (ja) 2017-04-24 2017-04-24 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2018186125A JP2018186125A (ja) 2018-11-22
JP6728096B2 true JP6728096B2 (ja) 2020-07-22

Family

ID=63854828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017085421A Active JP6728096B2 (ja) 2017-04-24 2017-04-24 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US11114531B2 (ja)
JP (1) JP6728096B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6992021B2 (ja) * 2019-03-18 2022-01-13 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7189848B2 (ja) * 2019-08-07 2022-12-14 株式会社東芝 半導体装置およびその製造方法
US11728422B2 (en) * 2019-11-14 2023-08-15 Stmicroelectronics S.R.L. Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
JP7354027B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7354028B2 (ja) 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11282951B2 (en) * 2020-06-04 2022-03-22 Wolfspeed, Inc. Semiconductor power devices having graded lateral doping in the source region
CN113838936B (zh) 2020-06-23 2025-10-17 意法半导体股份有限公司 具有改善短路性能的4H-SiC电子器件及其制造方法
IT202000015076A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Dispositivo elettronico in 4h-sic con prestazioni di corto circuito migliorate, e relativo metodo di fabbricazione
JP7271483B2 (ja) 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
IT202100001934A1 (it) 2021-01-29 2022-07-29 St Microelectronics Srl Dispositivo mosfet a conduzione verticale in carburo di silicio e relativo processo di fabbricazione
IT202100001895A1 (it) 2021-01-29 2022-07-29 St Microelectronics Srl Dispositivo mosfet a conduzione verticale in carburo di silicio per applicazioni di potenza e relativo processo di fabbricazione
JP7707009B2 (ja) * 2021-09-22 2025-07-14 株式会社東芝 半導体装置
JP7669310B2 (ja) 2022-03-16 2025-04-28 株式会社東芝 半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
CN119743980B (zh) * 2025-03-05 2025-05-23 山东大学 一种高压平面栅金属-氧化物场效应晶体管及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5418466B2 (ja) 1974-01-22 1979-07-07
US4161743A (en) * 1977-03-28 1979-07-17 Tokyo Shibaura Electric Co., Ltd. Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat
JP5439215B2 (ja) * 2010-02-10 2014-03-12 株式会社東芝 半導体装置および半導体装置の製造方法
JP5418466B2 (ja) 2010-11-01 2014-02-19 住友電気工業株式会社 半導体装置およびその製造方法
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
JP5284389B2 (ja) 2011-03-07 2013-09-11 株式会社東芝 半導体装置
JP6018501B2 (ja) 2012-12-27 2016-11-02 株式会社東芝 半導体装置及びその製造方法
JP6107526B2 (ja) * 2013-08-08 2017-04-05 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6246613B2 (ja) * 2014-02-17 2017-12-13 株式会社東芝 半導体装置およびその製造方法
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
JP2015153950A (ja) 2014-02-17 2015-08-24 京セラ株式会社 光電変換装置の製造方法
JP6617292B2 (ja) * 2014-05-23 2019-12-11 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
US9716006B2 (en) 2014-07-30 2017-07-25 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device
US9685551B2 (en) 2015-03-24 2017-06-20 Kabushiki Kaisha Toshiba Semiconductor device and inverter circuit
JP6526549B2 (ja) * 2015-03-24 2019-06-05 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
JP2018186125A (ja) 2018-11-22
US20180308936A1 (en) 2018-10-25
US11114531B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
JP6728096B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7581421B2 (ja) 半導体装置の製造方法
JP7271483B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN101964357B (zh) 半导体装置及半导体装置的制造方法
JP7354028B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6356428B2 (ja) 半導体装置およびその製造方法
US9601581B2 (en) Semiconductor device and method for producing the same
JP7278914B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US9786740B2 (en) Semiconductor device and method for producing the same
JP6246613B2 (ja) 半導体装置およびその製造方法
US11424327B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP6776204B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6728097B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6295797B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2021034627A (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021141146A (ja) 半導体装置
JP2023045863A (ja) 半導体装置及び半導体装置の製造方法
JP7005847B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7669310B2 (ja) 半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200701

R151 Written notification of patent or utility model registration

Ref document number: 6728096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151