JP6733334B2 - Photoelectric conversion element, image reading apparatus, and image forming apparatus - Google Patents
Photoelectric conversion element, image reading apparatus, and image forming apparatus Download PDFInfo
- Publication number
- JP6733334B2 JP6733334B2 JP2016117864A JP2016117864A JP6733334B2 JP 6733334 B2 JP6733334 B2 JP 6733334B2 JP 2016117864 A JP2016117864 A JP 2016117864A JP 2016117864 A JP2016117864 A JP 2016117864A JP 6733334 B2 JP6733334 B2 JP 6733334B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- photoelectric conversion
- unit
- timing
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Image Input (AREA)
- Facsimile Heads (AREA)
Description
本発明は、光電変換素子、画像読取装置及び画像形成装置に関する。 The present invention relates to a photoelectric conversion element, an image reading device and an image forming device.
スキャナなどの画像読取装置には光電変換素子として従来CCD(Charge Coupled Device)が使われていたが、近年、高速化の要求により、CMOSリニアセンサが注目されている。CMOSリニアセンサは、入射光をフォトダイオードによって光電変換する点がCCDと同じであるが、画素付近で電荷−電圧変換を行って後段に出力する点が異なる。また、CMOSリニアセンサは、CMOSプロセスが使用できることからADC(Analog to Digital Converter)や高速ロジック回路を内蔵することが可能であり、高速性の面ではCCDより有利と言える。 Conventionally, a CCD (Charge Coupled Device) has been used as a photoelectric conversion element in an image reading device such as a scanner, but in recent years, a CMOS linear sensor has attracted attention due to a demand for higher speed. A CMOS linear sensor is the same as a CCD in that incident light is photoelectrically converted by a photodiode, but it is different in that it performs charge-voltage conversion near a pixel and outputs it to the subsequent stage. Further, the CMOS linear sensor can incorporate an ADC (Analog to Digital Converter) and a high-speed logic circuit because the CMOS process can be used, and it can be said that the CMOS linear sensor is more advantageous than the CCD in terms of high speed.
しかし、スキャナが高速動作を行う場合、単純な処理速度だけでなく、電荷蓄積時間(ライン周期)を短くすることが要求される。例えば、スキャナを高速化させるためには、解像度が同じであれば、単位時間当たりの走査速度を上げる必要があるため、電荷蓄積時間を短くする必要がある。PD(Photo Diode)が蓄積する電荷量は照射される光によって決められるが、電荷蓄積時間が短くされると感度やS/Nが低下してしまうという問題がある。PDの光電変換におけるS/Nの低下を補うためには、例えば光量を増やす必要がある。 However, when the scanner operates at high speed, not only the simple processing speed but also the charge accumulation time (line cycle) is required to be shortened. For example, in order to speed up the scanner, if the resolution is the same, it is necessary to increase the scanning speed per unit time, and therefore it is necessary to shorten the charge storage time. The amount of electric charge accumulated in a PD (Photo Diode) is determined by the irradiation light, but if the electric charge accumulation time is shortened, there is a problem that the sensitivity and S/N decrease. In order to compensate for the decrease in S/N in photoelectric conversion of PD, it is necessary to increase the amount of light, for example.
また、上記問題に対して、例えば特許文献1には、信号保持部に保持された前フレームの画素信号のうち、現フレームの画素信号と同一組、かつ、同一位置の画素信号と、現フレームの画素信号とを加算する加算部を備えて、TDI(Time Delay Integration:時間遅延積分)を実現する固体撮像装置が開示されている。TDIは、高感度化・高S/N化するための技術として知られている。
Further, in order to solve the above-mentioned problem, for example, in
しかしながら、従来のTDI技術では、被写体に対する光電変換素子の移動速度が一定値から変更された場合には、信号を加算する画素それぞれの露光位置がずれてしまうため、S/Nが低下してしまうという問題があった。 However, in the conventional TDI technique, when the moving speed of the photoelectric conversion element with respect to the subject is changed from a constant value, the exposure position of each pixel to which the signal is added is shifted, and the S/N is reduced. There was a problem.
本発明は、上記に鑑みてなされたものであって、被写体に対する相対的な移動速度が変更された場合にも、S/Nが低下してしまうことを防止することができる光電変換素子、画像読取装置及び画像形成装置を提供することを目的とする。 The present invention has been made in view of the above, and it is possible to prevent a decrease in S/N even when the moving speed relative to a subject is changed, and a photoelectric conversion element and an image. An object is to provide a reading device and an image forming apparatus.
上述した課題を解決し、目的を達成するために、本発明は、被写体に対して相対的に移動させられつつ、前記被写体から受ける光を光電変換する光電変換素子であって、移動方向に配列されて前記被写体から受ける光を色毎に光電変換する複数の受光素子と、前記複数の受光素子がそれぞれ光電変換した信号を合成する合成部と、前記被写体における同じ位置からの光を前記複数の受光素子がそれぞれ異なる時間に光電変換した同じ色の信号を前記合成部が合成するように、前記複数の受光素子が露光するタイミングと、前記合成部が信号を合成するタイミングとを制御する制御部と、を有する。 In order to solve the above-mentioned problems and achieve the object, the present invention is a photoelectric conversion element that photoelectrically converts light received from a subject while being moved relative to the subject, and arranged in a moving direction. a plurality of light receiving elements that photoelectrically convert each color received from the subject is, a combining unit, wherein the plurality of light receiving elements to synthesize photoelectric conversion signals respectively, the light from the same position that put on the subject Control the timing at which the plurality of light receiving elements are exposed and the timing at which the combining section combines the signals so that the combining section combines the signals of the same color photoelectrically converted by the plurality of light receiving elements at different times. And a control unit for controlling.
本発明によれば、被写体に対する相対的な移動速度が変更された場合にも、S/Nが低下してしまうことを防止することができるという効果を奏する。 According to the present invention, it is possible to prevent the S/N from decreasing even when the moving speed relative to the subject is changed.
以下に添付図面を参照して、実施形態にかかる画像形成装置を説明する。図1は、実施形態にかかる画像形成装置300の構成例を示す構成図である。画像形成装置300は、給紙部303及び画像形成装置本体304を有し、上部に画像読取装置100及び自動原稿給送装置(ADF)200が搭載されたデジタル複写機である。
An image forming apparatus according to an embodiment will be described below with reference to the accompanying drawings. FIG. 1 is a configuration diagram illustrating a configuration example of an
画像形成装置本体304内には、タンデム方式の作像部(画像形成部)305と、給紙部303から搬送路307を介して供給される記録紙を作像部305に搬送するレジストローラ308と、光書込み装置309と、定着搬送部310と、両面トレイ311とが設けられている。
In the image forming apparatus
作像部305には、Y、M、C、Kの4色のトナーに対応して4本の感光体ドラム312が並設されている。各感光体ドラム312の回りには、帯電器、現像器306、転写器、クリーナ、及び除電器を含む作像要素が配置されている。
In the
また、転写器と感光体ドラム312との間には両者のニップに挟持された状態で駆動ローラと従動ローラとの間に張架された中間転写ベルト313が配置されている。
Further, an
このように構成されたタンデム方式の画像形成装置300は、Y、M、C、Kの色毎に各色に対応する感光体ドラム312に光書込みを行い、現像器306で各色のトナー毎に現像し、中間転写ベルト313上に例えばY、M、C、Kの順に1次転写を行う。
The tandem-type
そして、画像形成装置300は、1次転写により4色重畳されたフルカラーの画像を記録紙に2次転写した後、定着して排紙することによりフルカラーの画像を記録紙上に形成する。また、画像形成装置300は、画像読取装置100が読取った画像を記録紙上に形成する。
Then, the
図2は、画像読取装置100及びADF200の構成例を示す構成図である。画像読取装置100は、デジタル複写機、デジタル複合機、ファクシミリ装置等の画像形成装置に搭載されるスキャナ装置である。また、画像読取装置100は、単体のスキャナ装置であってもよい。そして、画像読取装置100は、光源からの照射光によって被写体(読取対象)である原稿を照明し、その原稿からの反射光をCMOSイメージセンサで受光した信号に処理を行い、原稿の画像データを読取る。
FIG. 2 is a configuration diagram showing a configuration example of the
具体的には、画像読取装置100は、図2に示すように、原稿を載置するコンタクトガラス101と、原稿露光用の光源部102及び第1反射ミラー103を具備する第1キャリッジ106と、第2反射ミラー104及び第3反射ミラー105を具備する第2キャリッジ107とを有する。また、画像読取装置100は、光電変換素子(例えばCMOSカラーリニアイメージセンサ)400と、光電変換素子400に結像するためのレンズユニット108と、読取り光学系等による各種の歪みを補正するためなどに用いる基準白板(白基準板)110と、シートスルー読取り用スリット111も備えている。また、光電変換素子400は、基板112に実装されている。
Specifically, as shown in FIG. 2, the
画像読取装置100は、上部にADF200が搭載されており、このADF200をコンタクトガラス101に対して開閉できるように、ヒンジを介した連結がなされている。
The
ADF200は、複数枚の原稿からなる原稿束を載置可能な原稿載置台としての原稿トレイ221を備えている。また、ADF200は、原稿トレイ221に載置された原稿束から原稿を1枚ずつ分離してシートスルー読取り用スリット111へ向けて自動給送する給送ローラ222を含む分離・給送手段も備えている。また、ADF200の下部は、圧板223となっている。圧板223は、コンタクトガラス101を介して画像を読取る場合の背景板としての機能も有する。
The ADF 200 includes a
そして、画像読取装置100は、原稿の画像面をスキャン(走査)して原稿の画像を読み取るスキャンモード時には、第1キャリッジ106及び第2キャリッジ107により、ステッピングモータによって矢示A方向(副走査方向)に原稿を走査する。このとき、コンタクトガラス101から光電変換素子400までの光路長を一定に維持するために、第2キャリッジ107は第1キャリッジ106の1/2の速度で移動する。
Then, in the scan mode in which the
同時に、コンタクトガラス101上にセットされた原稿の下面である画像面が第1キャリッジ106の光源部102によって照明(露光)される。すると、その画像面からの反射光像が第1キャリッジ106の第1反射ミラー103、第2キャリッジ107の第2反射ミラー104及び第3反射ミラー105、並びにレンズユニット108経由で光電変換素子400へ順次送られて結像される。
At the same time, the image surface, which is the lower surface of the document set on the
そして、光電変換素子400の光電変換により信号が出力され、出力された信号はデジタル信号に変換される。このように、原稿の画像が読取られ、デジタルの画像データが得られる。
Then, a signal is output by photoelectric conversion of the
一方、原稿を自動給送して原稿の画像を読取るシートスルーモード時には、第1キャリッジ106及び第2キャリッジ107が、シートスルー読取り用スリット111の下側へ移動する。その後、原稿トレイ221に載置された原稿が給送ローラ222によって矢示B方向(副走査方向)へ自動給送され、シートスルー読取り用スリット111の位置において原稿が走査される。
On the other hand, in the sheet through mode in which the original is automatically fed and the image of the original is read, the first carriage 106 and the
このとき、自動給送される原稿の下面(画像面)が第1キャリッジ106の光源部102によって照明される。そのため、その画像面からの反射光像が第1キャリッジ106の第1反射ミラー103、第2キャリッジ107の第2反射ミラー104及び第3反射ミラー105、並びにレンズユニット108経由で光電変換素子400へ順次送られて結像される。そして、光電変換素子400の光電変換により信号が出力され、出力された信号はデジタル信号に変換される。このように、原稿の画像が読取られ、デジタルの画像データが得られる。画像の読取りが完了した原稿は、排出口に排出される。
At this time, the lower surface (image surface) of the automatically fed document is illuminated by the
なお、スキャンモード時又はシートスルーモード時の画像読取り前に開始された光源部102による照明により、基準白板110からの反射光が光電変換素子400でアナログ信号に変換され、その後デジタル信号に変換される。このように、基準白板110が読取られ、その読取り結果(デジタル信号)に基づいて原稿の画像読取り時のシェーディング補正が行われる。
It should be noted that the light reflected from the reference
また、ADF200が搬送ベルトを備えている場合には、スキャンモードであっても、ADF200によって原稿をコンタクトガラス101上の読取り位置に自動給送して、その原稿の画像を読取ることができる。
Further, when the
次に、光電変換素子400の構成例について、図3〜図5を用いて説明する。図3は、光電変換素子400の構成例を示す図である。図4は、光電変換素子400が有する複数のフォトダイオード(PD;受光素子)及びその周辺を例示する図である。図3に示すように、光電変換素子400は、第1光電変換部(PIX(R1))40a〜第6光電変換部(PIX(B2))40f、第1画素回路列(PIXBLK(R1))42a〜第6画素回路列(PIXBLK(B2))42f、AMEM(アナログメモリ:蓄積部)44、A/D変換部(ADC)46、及びTG(Timing Generator;制御部)48を有する。
Next, a structural example of the
第1光電変換部40a(図3)は、Rのフィルタが設けられて光電変換するフォトダイオード(PD1:図4)が一方向(主走査方向)に例えば約7000個配列されている。第2光電変換部40bは、第1光電変換部40aに対して平行に配置され、Rのフィルタが設けられて光電変換するフォトダイオード(PD2:図4)が一方向に例えば約7000個配列されている。このように、光電変換素子400は、1つの色(例えばR)を受光するフォトダイオードが例えば2列に並べられている。以下、フォトダイオードなどの2列に並べられた同じ構成(又は信号)に対し、1列目に含まれる構成の末尾に1を付し、2列目に含まれる構成の末尾に2を付して区別することがある。なお、色毎の列数は2列に限定されない。
In the first
各PD2は、例えば図2に示した画像読取装置100において光電変換素子400が被写体を等倍率で読取る場合に、対向する各PD1が1ライン周期前に読取った被写体における位置と同じ位置をそれぞれ読取るように、各PD1に対してそれぞれ間隔があけられて配置されている。つまり、図4に示したPD1とPD2は、被写体における同じ位置からの光を受光する。
For example, when the
第1画素回路列(PIXBLK(R1))42a(図3)は、各PD1が光電変換した信号をそれぞれ伝達する画素回路500a(図4)が一方向(主走査方向)に例えば約7000個配列されている。画素回路500aは、転送トランジスタTQ1、フローティングディフュージョン1(FD1)、リセットトランジスタRQ1、及びソースフォロワSF1を有する。転送トランジスタTQ1は、電荷を転送する。リセットトランジスタRQ1は、FD1をリセットする。ソースフォロワSF1は、信号をバッファして後段に対して出力する。そして、画素回路500aは、PD1が光電変換した電荷(信号レベル)を電圧に変換して伝達するとともに、FD1をリセットしたリセットレベルを伝達可能にされている。
In the first pixel circuit row (PIXBLK(R1)) 42a (FIG. 3), for example, about 7,000
第2画素回路列(PIXBLK(R2))42b(図3)は、各PD2が光電変換した信号をそれぞれ伝達する画素回路500b(図4)が一方向(主走査方向)に例えば約7000個配列されている。画素回路500bは、転送トランジスタTQ2、フローティングディフュージョン2(FD2)、リセットトランジスタRQ2、及びソースフォロワSF2を有する。転送トランジスタTQ2は、電荷を転送する。リセットトランジスタRQ2は、FD2をリセットする。ソースフォロワSF2は、信号をバッファして後段に対して出力する。そして、画素回路500bは、PD2が光電変換した電荷(信号レベル)を電圧に変換して伝達するとともに、FD2をリセットしたリセットレベルを伝達可能にされている。
In the second pixel circuit row (PIXBLK(R2)) 42b (FIG. 3), for example, about 7,000
ここで、図4に示したPD1及び画素回路500aは、Rの光を光電変換する画素50aを構成するものとする。また、図4に示したPD2及び画素回路500bは、Rの光を光電変換する画素50bを構成するものとする。また、画素50aは、光電変換素子400が備えてRの光を光電変換する1つの画素として、R1と記すことがある。また、画素50bは、光電変換素子400が備えてRの光を光電変換する1つの画素として、R2と記すことがある。つまり、光電変換素子400は、第1光電変換部(PIX(R1))40a、第2光電変換部(PIX(R2))40bに、Rの光を光電変換するそれぞれ約7000個の画素R1、R2を有する。また、画素R1、R2が出力する信号を、それぞれPIXOUT_R1、PIXOUT_R2とする。
Here, the
AMEM(アナログメモリ)44は、合成部440が一方向(主走査方向)に例えば約7000個配列されている。図5は、合成部440の構成例を示す図である。合成部440は、トランジスタ(スイッチ)WS1、WS2、RDS_R1、RDS_R2、TDと、容量Csr1、Csr2(保持部)、Cxsr1(代替保持部)、及びバッファ441を、光電変換素子400が受光する光の色(R、G、B)ごとに有し、信号の保持及び合成を行う。
In the AMEM (analog memory) 44, for example, about 7,000
容量(保持部)Csr1、Csr2は、シグナルレベル用アナログメモリであり、トランジスタWS1又はWS2(RGB共通)を介して信号が書き込まれて保持する。例えば、PIXOUT_R1の信号を保持する容量Csr1は、トランジスタTDとバッファ441が接続されており、バッファ441の出力側には容量Cxsr1が接続されている。
The capacitors (holding units) Csr1 and Csr2 are analog memories for signal level, and a signal is written and held via the transistor WS1 or WS2 (common to RGB). For example, the capacitor Csr1 that holds the signal of PIXOUT_R1 is connected to the transistor TD and the
容量Cxsr1は、画素R1の信号を遅延させるためのものであり、ここでは画像の1ライン分の読み取りに要する時間分の遅延を生じさせる。また、TD信号(RGB共通)がONすると、容量Csr1から容量Cxsr1に信号が転送される。 The capacitance Cxsr1 is for delaying the signal of the pixel R1, and here it causes a delay corresponding to the time required to read one line of the image. When the TD signal (common to RGB) is turned on, the signal is transferred from the capacitor Csr1 to the capacitor Cxsr1.
容量Cxsr1と容量Csr2がそれぞれ保持した信号、つまり画素R2に対して1ライン分遅延した画素R1の信号(1ライン前の画素R1の信号)と画素R2の信号は、読出スイッチとなるトランジスタRDS_R1、RDS_R2を介して後段に順次読み出される。このときトランジスタRDS_R1とRDS_R2が同時にONすることにより、画素R1と画素R2の信号が平均化され、後段に出力される。 A signal held by each of the capacitors Cxsr1 and Csr2, that is, a signal of the pixel R1 delayed by one line with respect to the pixel R2 (a signal of the pixel R1 one line before) and a signal of the pixel R2 are a transistor RDS_R1 serving as a read switch. It is sequentially read out to the subsequent stage via RDS_R2. At this time, the transistors RDS_R1 and RDS_R2 are simultaneously turned on, so that the signals of the pixels R1 and R2 are averaged and output to the subsequent stage.
このように、合成部440は、信号に遅延を生じさせることにより、読取位置を合わせた信号(被写体における同一の位置を読み取った光信号)を平均化する。なお、図5においては、画素R2に対して画素R1の信号を遅延させる場合を例に示しているが、画素R1に対して画素R2の信号を遅延させる場合には、構成が逆にされる。また、合成部440は、信号を1ライン分遅延させることに限らず、2ライン分以上遅延させるようにさらに容量が設けられてもよい。
In this way, the synthesizing
また、図5においては、容量Csr1、Csr2が並列に設けられている例を示しているが、これに限定されない。例えば、容量Csr1、Csr2が直列に設けられてもよい。つまり、合成部440は、信号を保持するとともに、信号の平均化又は加算(積分)などを行う。ここでは、信号を平均化、加算、又は積分等することをTDIの一形態として合成と記すことがある。
Further, although FIG. 5 illustrates an example in which the capacitors Csr1 and Csr2 are provided in parallel, the invention is not limited to this. For example, the capacitors Csr1 and Csr2 may be provided in series. That is, the synthesizing
第3光電変換部(PIX(G1))40c及び第5光電変換部(PIX(B1))40e(図3)は、設けられているフィルタがそれぞれG、Bであることを除いて、第1光電変換部(PIX(R1))40aと同様に構成されている。第4光電変換部(PIX(G2))40d及び第6光電変換部(PIX(B2))40f(図3)は、設けられているフィルタがそれぞれG、Bであることを除いて、第2光電変換部(PIX(R2))40bと同様に構成されている。つまり、第1光電変換部(PIX(R1))40a〜第6光電変換部(PIX(B2))40fは、それぞれ画素列である。 The third photoelectric conversion unit (PIX(G1)) 40c and the fifth photoelectric conversion unit (PIX(B1)) 40e (FIG. 3) are the first except that the provided filters are G and B, respectively. The photoelectric conversion unit (PIX(R1)) 40a has the same configuration. The fourth photoelectric conversion unit (PIX(G2)) 40d and the sixth photoelectric conversion unit (PIX(B2)) 40f (FIG. 3) are the second except that the filters provided are G and B, respectively. The photoelectric conversion unit (PIX(R2)) 40b has the same configuration. That is, each of the first photoelectric conversion unit (PIX(R1)) 40a to the sixth photoelectric conversion unit (PIX(B2)) 40f is a pixel column.
第3画素回路列(PIXBLK(G1))42c及び第5画素回路列(PIXBLK(B1))42eは、第1画素回路列(PIXBLK(R1))42aと同様に構成されている。第4画素回路列(PIXBLK(G2))42d及び第5画素回路列(PIXBLK(B2))42fは、第2画素回路列(PIXBLK(R2))42bと同様に構成されている。 The third pixel circuit row (PIXBLK(G1)) 42c and the fifth pixel circuit row (PIXBLK(B1)) 42e are configured similarly to the first pixel circuit row (PIXBLK(R1)) 42a. The fourth pixel circuit row (PIXBLK(G2)) 42d and the fifth pixel circuit row (PIXBLK(B2)) 42f have the same configuration as the second pixel circuit row (PIXBLK(R2)) 42b.
つまり、光電変換素子400は、Gの光を光電変換するそれぞれ約7000個の画素G1、G2と、Bの光を光電変換するそれぞれ約7000個の画素B1、B2を有する。ここで、画素G1、G2が出力する信号を、それぞれPIXOUT_G1、PIXOUT_G2とし、画素B1、B2が出力する信号を、それぞれPIXOUT_B1、PIXOUT_B2とする。また、光電変換素子400は、被写体における同じ位置からの光を受光する6つの画素R1、R2、G1、G2、B1、B2が1つのカラムに含まれ、カラム毎に合成部440が設けられた構成となっている(図4、図5参照)。
That is, the
ADC46(図3)は、A/D変換器が一方向(主走査方向)に例えば約7000個配列されている。各A/D変換器は、カラム毎に画素R1、R2、G1、G2、B1、B2が出力する信号をA/D変換する。TG(Timing Generator;制御部)48は、光電変換素子400を構成する各部の動作タイミングなどを制御する。例えば、TG48は、被写体における略同じ位置からの光を複数のPDがそれぞれ異なる時間に光電変換した信号を後述する合成部440が合成するように、複数のPDが露光するタイミングと、合成部440が信号を合成するタイミングとを制御する。つまり、TG48は、光電変換素子400がTDIの機能を実現するように制御を行う。
The ADC 46 (FIG. 3) has, for example, about 7,000 A/D converters arranged in one direction (main scanning direction). Each A/D converter A/D converts the signals output by the pixels R1, R2, G1, G2, B1, and B2 for each column. A TG (Timing Generator; control unit) 48 controls the operation timing of each unit constituting the
なお、光電変換素子400がリセットレベル(基準信号)とシグナルレベル(信号)を出力する場合には、後段に設けられたCDS(Correlated Double Sampling)回路がリセットレベルとシグナルレベルの差分を算出して出力する。光電変換素子400がシグナルレベルのみを出力する場合には、CDS回路は設けられていなくてもよい。
Note that when the
次に、光電変換素子400がTDIの一形態として信号の合成を行う場合の動作例について説明する。TDIは、主にリニアセンサで使用され、同一被写体からの反射光を複数の画素列で光電変換し(読み出し)、その結果を加算(積分)等する方式であり、加算等する画素列数倍の高感度化・高S/N化を図ることも可能になる。
Next, an operation example when the
ただし、複数の画素列で被写体における同じ位置を読むことが重要であり、例えばCCDでは被写体の読取速度と蓄積電荷を次のラインに転送する転送速度とを同じにすることによって、同一被写体の読取と電荷の加算を実現している。このとき加算する電荷は遅延したものが加算されるため“時間遅延積分“と呼ばれる。 However, it is important to read the same position on a subject with a plurality of pixel rows. For example, in a CCD, the same reading speed of the subject and the transfer speed of transferring the accumulated charge to the next line are used to read the same subject. And the addition of electric charge is realized. Charges added at this time are called "time delay integration" because delayed charges are added.
一方、CCDが電荷を順次後段の画素列に転送して電荷を加算していくのに対し、CMOSセンサでは画素近傍で電荷を電圧に変換してしまうため、CCDのようなTDI方式を採用することができない。そのため、CMOSセンサのTDIでは読み出した電荷を蓄積する蓄積部(例えばアナログメモリなど)を備える。 On the other hand, while the CCD sequentially transfers the charges to the pixel row in the subsequent stage and adds the charges, the CMOS sensor converts the charges into a voltage in the vicinity of the pixels, so that the TDI method like the CCD is adopted. I can't. Therefore, the TDI of the CMOS sensor includes a storage unit (for example, an analog memory) that stores the read charges.
図6は、合成部440の動作例を示すタイミングチャートである。ここでは、画素R1、画素R2を対象として説明する。まずトランジスタWS1、WS2がONすると、容量Csr1、Csr2に信号が保持される。次に、トランジスタRDS_R1、RDS_R2がONする。画素R1については、容量Cxsr1に保持された信号が読み出され、画素R2については容量Csr2に保持された信号が読み出される。
FIG. 6 is a timing chart showing an operation example of the combining
ここで、トランジスタRDS_R1、RDS_R2が同時にONしているので、後段に対して接続されていない信号それぞれは平均化される。 Here, since the transistors RDS_R1 and RDS_R2 are simultaneously turned on, the signals not connected to the subsequent stages are averaged.
一方、トランジスタWS1がONしたときには、容量Csr1に保持された信号は、トランジスタTDがONにされるとバッファ441を介して容量Cxsr1に移される(実際には容量Csr1と同じ電圧レベルを保持する)。
On the other hand, when the transistor WS1 is turned on, the signal held in the capacitor Csr1 is transferred to the capacitor Cxsr1 via the
次に、容量Cxsr1が保持した信号は、トランジスタRDS_R1がONしたタイミングで読み出される。つまり、容量Csr1から容量Cxsr1に信号が移されて読み出されるまでの期間が遅延期間になり、ここでは略1ライン分の遅延を生じさせている。 Next, the signal held by the capacitor Cxsr1 is read at the timing when the transistor RDS_R1 is turned on. That is, the period from the transfer of the signal from the capacitor Csr1 to the capacitor Cxsr1 and the reading of the signal is a delay period, and here, a delay of approximately one line is generated.
なお、画素G1、画素G2、画素B1、画素B2に対しても、トランジスタWS1、WS2、TDによる動作は画素R1、画素R2と同じであり、信号を平均化するタイミングと、トランジスタRDS_*1、RDS_*2で読み出されるタイミングが時系列処理となっている点が異なる(*は、R、G、Bいずれかを示すこととする)。 Note that the operations of the transistors WS1, WS2, and TD for the pixels G1, G2, B1, and B2 are the same as those of the pixels R1 and R2, and the signal averaging timing and the transistor RDS_*1, The difference is that the timings read by RDS_*2 are time-series processing (* indicates R, G, or B).
図7は、画像読取装置100が等倍の画像読み取りを行った場合に合成部440が行う信号の合成(平均化)を概念的に示す図である。画像読取装置100が等倍率で画像を読取った場合の解像度が600dpiである場合、1ライン周期(LSYNC周期)は、1dot(line)に相当する。ここでは、原稿のパターンがライン毎にパターン0、パターン1、パターン2・・・と600dpiで異なる場合を例として説明する。以下、画素R1が画像を読取る動作をPIX(R1)と示し、画素R2が画像を読取る動作をPIX(R2)と示すことがある。
FIG. 7 is a diagram conceptually showing the synthesis (averaging) of signals performed by the
画像読取装置100が光電変換素子400を速度Vで移動させてPIX(R1)、PIX(R2)の順に原稿(被写体)をスキャンすると、PIX(R1)ではパターン0、パターン1、パターン2・・・の順に露光され、パターンが順次読み取られる。また、同時刻にPIX(R2)では1ライン後のパターンを読み取っているため、PIX(R1)でパターン1を読むタイミングで、PIX(R2)ではパターン0を読み取っている。つまり、PIX(R2)ではPIX(R1)より1ライン遅れて読み出される。
When the
この場合、TG48は、先に読み出されるPIX(R1)の信号を1ライン遅延させて、PIX(R2)との平均を取るように制御を行い、TDIとしての信号の合成を可能にする。このとき、PIX(R1)とPIX(R2)は被写体における同じ位置を読んでいるため、当然、平均後の信号も被写体における同じ位置の信号となる。
In this case, the
なお、図7においては、PIX(R1+R2)として“0&0“のように表記しているが、これはPIX(R1)とPIX(R2)でそれぞれ読み取った”0”を合成(平均)した信号という意味である。 In FIG. 7, PIX(R1+R2) is expressed as “0&0”, but this is a signal obtained by synthesizing (averaging) “0” read by PIX(R1) and PIX(R2). Is the meaning.
図8は、比較例の画像読取装置(スキャナ)が変倍(50%縮小)の画像読み取りを行った場合の信号の合成(平均化)を概念的に示す図である。図7においては等倍時の動作を示したが、スキャナではスキャン速度を変更することによって副走査方向に変倍する変倍動作がある。図8は、この変倍動作を示している。図8においては、倍率を50%に縮小する場合が示されており、図7に示した条件と異なる点は、スキャン速度がV⇒2Vと2倍に変更されているところである。 FIG. 8 is a diagram conceptually showing the synthesis (averaging) of signals when the image reading apparatus (scanner) of the comparative example reads a variable-magnification (50% reduction) image. Although the operation at the same magnification is shown in FIG. 7, the scanner has a variable magnification operation for changing the magnification in the sub-scanning direction by changing the scan speed. FIG. 8 shows this scaling operation. FIG. 8 shows the case where the magnification is reduced to 50%, and the point different from the condition shown in FIG. 7 is that the scan speed is changed from V to 2V to double.
等倍時の解像度を600dpiとした場合、1ライン周期(LSYNC周期)は2dot(line)に相当する。これは、原稿のパターンが図7と同じであるとすると、PIX(R1)、PIX(R2)の順に速度2Vでスキャンを行っているため、PIX(R1)ではパターン0とパターン1、パターン2とパターン3・・・と2つ分のパターンを一度に読み取るからである。
When the resolution at the same magnification is 600 dpi, one line cycle (LSYNC cycle) corresponds to 2 dots (line). This is because assuming that the pattern of the original is the same as that of FIG. 7, since PIX (R1) and PIX (R2) are scanned in this order at a speed of 2 V,
しかし、PIX(R2)は、光電変換素子400が等倍で画像を読取った場合に、PIX(R2)に対して1ライン(1パターン)分ずれるようにされているため、1つ前のパターンから開始し、2つのパターンを一度に読み取る。すなわち、PIX(R1)でパターン2とパターン3を一緒に読むタイミングで、PIX(R2)ではパターン1とパターン2を一緒に読み取ることになる。
However, the PIX (R2) is arranged so as to be displaced by one line (one pattern) from the PIX (R2) when the
この場合、先に読み出されるPIX(R1)の信号を1ライン遅延させても、PIX(R1)とPIX(R2)はそれぞれパターンNとパターンN+1、パターンN−1とパターンNの合成信号が読み取られているため、異なる信号の平均を取ることになる。これは、変倍によってスキャン速度と露光タイミング(LSYNCタイミング)が変化するので、PIX(R1)とPIX(R2)とで読み取る位置(露光位置)が異なっているためである。すなわち、変倍時に合成動作を行うことによって解像度が劣化するという問題が生じる。なお、図8に示した例では、縮小方向の変倍を例にしたが、拡大方向の変倍でも同様の問題が生じる。 In this case, even if the signal of PIX (R1) read out first is delayed by one line, PIX (R1) and PIX (R2) read the combined signals of pattern N and pattern N+1 and pattern N-1 and pattern N, respectively. Therefore, the different signals are averaged. This is because the scanning speed and the exposure timing (LSYNC timing) change due to the magnification change, so that the reading position (exposure position) is different between PIX (R1) and PIX (R2). That is, there is a problem that the resolution is deteriorated by performing the combining operation at the time of changing the magnification. In the example shown in FIG. 8, the scaling in the reduction direction is taken as an example, but the same problem occurs in the scaling in the expansion direction.
図9は、画像読取装置100が変倍(50%縮小)の画像読み取りを行った場合の合成部440の動作例を示すタイミングチャートである。図9に示すように、TG48は、変倍時にPIX(R1)とPIX(R2)が被写体に対して同じ露光位置となるように、露光タイミングを制御する。なお、図9に示した例では、図6に示した例に対して、PIX1側(遅延画素)とPIX2側(非遅延画素)のLSYNCを別々にし、それぞれの露光タイミングをずらしている点が異なる。具体的には、トランジスタWS1がトランジスタWS2に対して0.5ライン分シフトして動作している点が異なる。
FIG. 9 is a timing chart showing an operation example of the synthesizing
図10は、画像読取装置100が変倍(50%縮小)の画像読み取りを行った場合に合成部440が行う信号の合成(平均化)を概念的に示す図である。図10に示した例は、図8に示した比較例に対して、先に読むPIX(R1)の露光タイミング(LSYNC:R1)をPIX(R2)に対して0.5ライン分シフトさせている点が異なる。
FIG. 10 is a diagram conceptually showing the synthesis (averaging) of signals performed by the
この場合、PIX(R1)では、図8でのタイミングに対して、0.5ライン後に、0.5ライン(LSYNC周期の1/2)分スキャンで進んだ位置を読み取ることになる。つまり、図8のPIX(R1)でパターン0とパターン1を読み取るタイミングの0.5ライン後に、その間スキャンで進んだ位置(パターン1つ分先)であるパターン1とパターン2を読み出すことになる。そのため、露光タイミングを0.5ラインシフトしたPIX(R1)は、PIX(R2)と同じパターン1とパターン2を一緒に読み取ることになる。
In this case, in PIX (R1), the position advanced by 0.5 line (1/2 of the LSYNC cycle) in scanning is read after the line in FIG. That is, 0.5 lines after the timing of reading the
このように、PIX(R1)とPIX(R2)は同じ露光位置となるため、同じ信号の平均を取ることになる。すなわち、画像読取装置100は、変倍時に信号の合成動作を行っても解像度が劣化することを抑制することができる。先に読み出されるPIX(R1)は、露光タイミングのシフトによって既に0.5ライン分遅延されているため、合成部440では信号を0.5ライン遅延(保持)させればよい。
In this way, since PIX(R1) and PIX(R2) have the same exposure position, the same signal is averaged. That is, the
なお、上述した変倍では、PIX(R1)とPIX(R2)の物理的な露光位置の違い(1ライン)が、変倍動作によって1ライン未満の小数ラインになった状態(0.5ラインとなる)と捉えることができ、ここでは露光タイミングの変更によって+0.5ラインすることにより、元の1ラインに戻していると考えてもよい。 It should be noted that in the above-described scaling, the difference in the physical exposure positions of PIX (R1) and PIX (R2) (1 line) is reduced to less than 1 line by the scaling operation (0.5 line). It can be considered that the original line is restored by adding +0.5 line by changing the exposure timing.
図11は、合成部440の第1変形例(合成部440a)を示す図である。画像読取装置100は、スキャンモード時にR→G→Bの順で原稿を読む場合、シートスルーモード時には原稿を読む順序(相対的な移動方向)が逆転しB→G→Rの順となる。このとき、画像読取装置100が遅延させる対象とする画素の関係も逆転することになる。合成部440aは、遅延させる対象とする画素の関係も逆転させることが可能にされており、画像読取装置100がスキャンモードであっても、シートスルーモードであっても、信号を正しく合成できるように設定可能にされている。
FIG. 11 is a diagram showing a first modification (combining
図11に示すように、合成部440aは、トランジスタ(スイッチ)WS1、WS2、RDS_R1、RDS_R2、RDS_R、TD1、TD2と、容量Csr1、Csr2、Cxsr(代替保持部)、及びバッファ441を、光電変換素子400が受光する光の色(R、G、B)ごとに有し、信号の保持及び合成を行う。
As illustrated in FIG. 11, the combining
図5に示した例では、遅延可能にされた画素はR1のみであったが、合成部440aは、トランジスタTD2がバッファ441の入力側に追加されており、画素R2の信号も遅延可能にされている。また、合成部440aは、遅延させない画素R1の信号も出力できるように、容量Csr1の信号を読出線(RDOUT)に接続するトランジスタRDS_R1が追加されている。
In the example shown in FIG. 5, the only pixel that can be delayed is R1, but in the combining
また、図5に示したRDS_R1は遅延の読出を制御する信号となっているが、合成部440aでは、遅延させない信号の読み出しをRDS_R1又はRDS_R2で制御するものとし、遅延信号(画素R1又は画素R2の何れかの信号が遅延される)はRDS_Rで読み出しを制御するものとしている。画素G1、画素G2、画素B1、画素B2に対しても同様である。
Further, although RDS_R1 shown in FIG. 5 is a signal for controlling the reading of the delay, in the combining
図12は、画素R2の信号を遅延させる場合の合成部440aの動作例を示すタイミングチャートである。画素R2を遅延させる(シートスルーモード)の場合、図9に示した画素R1と画素R2に対する関係とは逆の関係になる。さらに、画素R1は遅延させないため、TG48は、トランジスタTD1をONさせずにTD2のみをONさせて画素R2の信号を容量Cxsrに保持させて遅延させる。信号を読み出すときには、トランジスタRDS_R、RDS_R1が同時にONにされる。画素G1、画素G2、画素B1、画素B2に対しても同様である。
FIG. 12 is a timing chart showing an operation example of the combining
なお、画素R1を遅延させる(例えばスキャンモード)の場合、トランジスタTD1のみをONにして画素R1の信号を遅延させ、信号を読み出すときにはトランジスタRDS_R、RDS_R2が同時にONにされる。 In the case of delaying the pixel R1 (for example, scan mode), only the transistor TD1 is turned on to delay the signal of the pixel R1, and when reading the signal, the transistors RDS_R and RDS_R2 are simultaneously turned on.
図13は、画素R2の信号を遅延させる場合に合成部440aが行う信号の合成(平均化)を概念的に示す図である。図13に示した例では、図10に示した例に対して画素R1と画素R2との関係が逆にされている。例えば、図10に示された読取方式(スキャンモード又はシートスルーモード)から変更された場合、RGBの読取順が逆になるとともに、画素R1と画素R2の関係も逆になる。そのため、図13では図10に対して画素R1と画素R2の関係が入れ替わっている。具体的には、合成部440aは、画素R2が先に原稿を読み出すので、画素R2を遅延させた信号と画素R1の信号とを合成(平均化)する。
FIG. 13 is a diagram conceptually showing the synthesis (averaging) of signals performed by the
このように、画像読取装置100は、遅延させる画素が選択可能に構成されることにより、読取方式(スキャンモード又はシートスルーモード)が変更されても、合成部440aが信号を正しく合成することができる。
As described above, the
図14は、合成部440の第2変形例(合成部440b)を示す図である。図14に示すように、合成部440bは、トランジスタ(スイッチ)WS1a、WS1b、WS2a、WS2b、RDS_R1、RDS_R2、RDS_Rと、容量Csr1、Csr2、Cxsr(代替保持部)を、光電変換素子400が受光する光の色(R、G、B)ごとに有し、信号の保持及び合成を行う。
FIG. 14 is a diagram illustrating a second modified example (combining
図11に示した合成部440aでは、バッファ441を介して信号を容量Cxsrに保持させることによって遅延を実現していた。これは、信号を別の容量に移す動作を簡便に行うためである(容量同士を接続する場合は信号が減衰し感度が変わってしまう)。ここで、バッファ441は、忠実に信号レベルを再生する精度が必要であるため、回路規模が比較的大きくなり易い。
In the combining
図14に示した合成部440bでは、容量Csr1(又は容量Csr2)と、容量Cxsrとを交互に動作させることにより、バッファ441が不要となっている。また、合成部440bは、PIXOUT_R1、PIXOUT_R2からの信号を、トランジスタWS1b、WS2bを介して容量Cxsrに直接保持させることが可能となっている。合成部440bは、遅延対象の画素の信号が更新される度に、つまり1ライン毎に交互に動作する。同様に、トランジスタRDS_R、RDS_R*も交互に動作する。
In the
図15は、画素R1の信号を遅延させる場合の合成部440bの動作例を示すタイミングチャートである。図15に示した例では、画像読取装置100は変倍(50%縮小)の動作を行っており、画素R1が画素R2よりも先に画像を読む場合を示している。
FIG. 15 is a timing chart showing an operation example of the combining
図15に示した例において、画素R1でパターン1とパターン2・・・のように画像を読み取り、次いで0.5ライン後に画素R2で同じパターン1とパターン2・・・の画像を読み取る点は図9に示した例と同じである。このとき、遅延対象となる画素R1については、トランジスタWS_1a、WS_1bを交互にONさせて、信号を保持させる容量をライン毎に切り替える。
In the example shown in FIG. 15, the pixel R1 reads an image like
図15に示した例では、例えば図13に示したパターン1とパターン2の信号が容量Csr1に保持され、次に読み取られるパターン3とパターン4の信号が容量Cxsrに保持される。このように、合成部440bは、信号を保持させる容量を交互に切替える。
In the example shown in FIG. 15, for example, the signals of
また、TG48は、遅延対象ではない画素R2に対しては、トランジスタWS_2aのみを制御し、図9に示した例と同様に信号を保持させるのみである。
Further, the
一方、画素R1に対しては、TG48は、容量に保持させた信号を読み出す場合にも、トランジスタRDS_R1、RDS_Rを交互にONさせ、容量Csr1、Cxsrの信号を交互に読み出させる。TG48は、画素R2に対してはトランジスタRDS_R2のみを制御し、図9に示した例と同様に容量Csr2から信号を読み出させるのみである。
On the other hand, for the pixel R1, the
つまり、Nライン目の信号を容量Csr1に保持させて読み出した場合、N+1ライン目の信号は容量Cxsrに保持されて読み出され、容量Csr1(又はCsr2)と容量Cxsrは2ラインに1回動作することになる。このとき、容量Csr1(又はCsr2)と容量Cxsrは、画素からの信号に対して保持と遅延の機能を1つの容量で実施することになるため、容量間での信号の転送がなくなるため、バッファ441が不要となっている。
That is, when the signal of the Nth line is held in the capacitor Csr1 and read, the signal of the N+1th line is held and read in the capacitor Cxsr, and the capacitor Csr1 (or Csr2) and the capacitor Cxsr operate once every two lines. Will be done. At this time, since the capacitors Csr1 (or Csr2) and the capacitors Cxsr perform the function of holding and delaying the signal from the pixel with one capacitor, the transfer of the signal between the capacitors is eliminated and the
なお、画素R2が画素R1よりも先に画像を読む場合(動作条件は図12に相当)には、上述した画素R1と画素R2の動作が逆転することになる。画素G1、画素G2、画素B1、画素B2に対しても、タイミングが異なるのみであり同様である。 When the pixel R2 reads the image before the pixel R1 (the operation condition corresponds to FIG. 12), the operations of the pixel R1 and the pixel R2 described above are reversed. The same applies to the pixel G1, the pixel G2, the pixel B1, and the pixel B2, only the timing is different.
図16は、合成部440の第3変形例(合成部440c)を示す図である。図16に示すように、合成部440cは、トランジスタ(スイッチ)WS1、WS2、RDS_R1、RDS_R2と、容量Csr1、Csr2を、光電変換素子400が受光する光の色(R、G、B)ごとに有し、信号の保持及び合成を行う。合成部440cは、他の変形例などに比べて、チップ内で面積を占める容量(メモリ)が削減されているため、簡素化の効果が大きくなっている。
FIG. 16 is a diagram illustrating a third modification example (
合成部440cは、他の変形例などと異なり、信号を合成するタイミングと、画素から容量へ信号を移動させるタイミングとを異ならせることができるようにされている。つまり、合成部440cは、露光タイミングをずらした期間に信号の合成(平均化)動作を行うことにより、容量Cxsrが不要となっている。そして、合成部440cは、合成部440bに対して容量メモリCxsr、トランジスタWS_R1b、WS_R2b、RDSが削除された構成となっている。
The synthesizing
図17は、画素R1の信号を遅延させる場合の合成部440cの動作例を示すタイミングチャートである。図17に示した例では、画像読取装置100は変倍(50%縮小)の動作を行っており、画素R1が画素R2よりも先に画像を読む場合を示している。
FIG. 17 is a timing chart showing an operation example of the combining
図17に示した例では、図15に示した例に対して信号の合成(平均化)と後段への読み出し動作を分けている点が異なる。例えば、画素R1、画素R2については、トランジスタWS1、WS2の動作タイミングで容量Csr1、Csr2に信号を保持させることは同じである。容量Csr1が遅延させる機能を兼ねているため(逆読みの場合は容量Csr2が遅延させる機能を持つことになる)、容量Csr1が保持する信号は、次にトランジスタRDS_R1がONして読み出されるまで保持されることによって遅延させられる。 The example shown in FIG. 17 differs from the example shown in FIG. 15 in that signal combination (averaging) and read operation to the subsequent stage are separated. For example, regarding the pixels R1 and R2, it is the same that the signals are held in the capacitors Csr1 and Csr2 at the operation timings of the transistors WS1 and WS2. Since the capacitor Csr1 also has the function of delaying (in the case of reverse reading, the capacitor Csr2 has a function of delaying), the signal held by the capacitor Csr1 is held until the transistor RDS_R1 is turned on next and read. It is delayed by being done.
容量Csr1、Csr2は、後段に対して接続されていない状態でトランジスタRDS_R1、RDS_R2が同時にONすることによって保持した信号が合成(平均化)される。平均化された信号は、容量Csr1とCsr2に均等に振り分けられ、トランジスタRDS_R2のみがONされることによって後段に読み出される。ここで、TG48は、露光タイミングをずらして発生させた期間(Tの期間)に信号の平均化動作を行うことにより、平均化のタイミングと、画素から容量に信号を移動させるタイミングが重なることを回避している。ここで、TG48は、それぞれ信号を保持している容量Csr1、Csr2のいずれかが新たな信号を保持するまでの期間に、容量Csr1、Csr2が保持する信号を平均化させた後、例えば容量Csr2が保持する信号を読み出すことにより、容量Csr1、Csr2がそれぞれ保持する信号を合成するタイミングを制御する。
In the capacitors Csr1 and Csr2, the signals held by the transistors RDS_R1 and RDS_R2 being simultaneously turned on in the state where they are not connected to the subsequent stage are combined (averaged). The averaged signal is evenly distributed to the capacitors Csr1 and Csr2, and is read out to the subsequent stage by turning on only the transistor RDS_R2. Here, the
なお、図17にはRGBそれぞれのタイミングが示されており、信号が平均化されて後段に読み出されるタイミングがRGBで時系列動作となっている。また、合成部440cは、信号を平均化するために、後段が接続されていない状態でRDS_*1、RDS_*2が同時にONにされているが、これらとは別に容量Csr1と容量Csr2の間にスイッチ(加算スイッチ)が設けられ、読出線と容量間が電気的に切り離されて、平均化がRGBで同時に行われてもよい。
Note that FIG. 17 shows the respective timings of RGB, and the timings at which the signals are averaged and read out in the subsequent stage are RGB in time series operation. In addition, in the combining
なお、上述した画像読取装置100の変倍読取の場合の動作例は、露光タイミングがずらされた状態でないと実現されない。そこで、画像読取装置100は、例えば等倍読取の場合には本来露光タイミングがずらされる必要がないが、この場合でも画像への影響が無視できる程度に露光タイミングがずらされてもよい。画像読取装置100は、等倍読取のときに例えばライン周期の1%程度の露光タイミングのずれが設けられてもよい。つまり、画像読取装置100は、変倍状態によらず上述した合成を実現することが可能である。
It should be noted that the operation example in the case of the variable-magnification reading of the
図18は、合成部440の第4変形例(合成部440d)を示す図である。図18に示すように、合成部440dは、トランジスタ(スイッチ)WS1、WS2、WR1、WR2、RDS_R1、RDS_R2、RDR_R1、RDR_R2と、容量Csr1、Csr2、Crr1、Crr2(基準保持部)を、光電変換素子400が受光する光の色(R、G、B)ごとに有し、信号の保持及び合成を行う。
FIG. 18 is a diagram showing a fourth modified example (combining
画像読取装置100がCDSを行う場合、光電変換素子400は、画素からリセットレベルとシグナルレベルの2種類の信号を出力し、後段回路でそれらの差分を取ってFPN(Fixed−Pattern−Noise)を除去する。この場合、光電変換素子400は、リセットレベルとシグナルレベルの2種類の信号を保持する必要がある。そこで、合成部440dは、CDSの実行を可能にするように、リセットレベルの信号を保持する容量Crr1、Crr2と、リセットレベルの信号を保持するためのトランジスタWR1、WR2と、リセットレベルの信号を読み出すためのトランジスタRDR_R1、RDR_R2が追加されている。
When the
図19は、画素R1の信号を遅延させる場合の合成部440の第5変形例の動作を示すタイミングチャートである。合成部440の第5変形例は、合成部440cに対してリセットレベルの信号を保持する容量Crr1、Crr2と、リセットレベルの信号を保持するためのトランジスタWR1、WR2と、リセットレベルの信号を読み出すためのトランジスタRDR_R1、RDR_R2が追加された構成となる。図19に示した例では、変倍時(50%縮小)の場合の動作が示されており、画素R1が画素R2よりも先に画像を読む場合が示されている。
FIG. 19 is a timing chart showing the operation of the fifth modification of the combining
図19に示した例では、図17に示した例に対して、リセットレベルの保持・平均化・読出動作が追加されている。例えば、画素R1から信号が読み出される場合、シグナルレベルに先立ってリセットレベルが読み出される。このとき、画素はリセット状態、又は等価な状態にされ、リセットレベルの信号を出力し、トランジスタWR1がONにされることによってリセットレベルの信号が容量Crr1に保持される。 In the example shown in FIG. 19, reset level holding/averaging/reading operations are added to the example shown in FIG. For example, when the signal is read from the pixel R1, the reset level is read before the signal level. At this time, the pixel is brought into a reset state or an equivalent state, outputs a reset level signal, and the transistor WR1 is turned on, whereby the reset level signal is held in the capacitor Crr1.
次いで、画素R1は、シグナルレベルの信号を出力し、トランジスタWS1がONにされることによって容量Csr1にシグナルレベルの信号が保持される。ここでは、0.5ラインの遅れはあるものの、画素R2についても同様に容量Crr2、Csr2にそれぞれ画素R2のリセットレベル、シグナルレベルの信号が保持される。 Next, the pixel R1 outputs a signal having a signal level, and the transistor WS1 is turned on, whereby the signal having a signal level is held in the capacitor Csr1. Here, although there is a delay of 0.5 line, similarly for the pixel R2, the signals of the reset level and the signal level of the pixel R2 are held in the capacitors Crr2 and Csr2, respectively.
ここでは、信号が読み出される場合にも、図17に示した例に対してリセットレベルの読出動作が追加されているだけであり、トランジスタRDR_R1とRDR_R2、又は、RDS_R1とRDS_R2が同時にONされることによって信号の平均化が行なわれる点は図17と同じである。平均化された信号は、トランジスタRDR_R2、又はRDS_R2が再度ONされて後段に読み出される。ここで、画素R1は図17と同じように0.5ライン分遅延されて読み出されることになる。画素G1、画素G2、画素B1、画素B2に対しても、順次に同様に動作する。 Here, even when the signal is read, only the reset level read operation is added to the example shown in FIG. 17, and the transistors RDR_R1 and RDR_R2 or RDS_R1 and RDS_R2 are turned on at the same time. 17 is the same as FIG. 17 in that the signals are averaged by. The averaged signal is read out to the subsequent stage when the transistor RDR_R2 or RDS_R2 is turned on again. Here, the pixel R1 is read out after being delayed by 0.5 line as in the case of FIG. The same operation is sequentially performed on the pixel G1, the pixel G2, the pixel B1, and the pixel B2.
次に、光電変換素子400が基板112に実装されている状態の違いによる読取位置のずれについて説明する。図20は、光電変換素子400が基板112に実装されている異なる状態を模式的に示す図である。例えば画像読取装置100において、露光位置のずれが発生するのは変倍時のみではない。
Next, the shift of the reading position due to the difference in the state where the
例えば図20に示すように光電変換素子400が実装されている基板112の傾きが異なる場合、露光位置のずれが生じる。図20(a)に示すように、光が入射する方向に対して画素列が直交するように基板112が配置されている場合、図3に示したように、例えば第1光電変換部40aと第2光電変換部40bとは1ライン分ずれており、各色間は3ライン分ずれている。つまり、読み取り原稿から結像されて光電変換素子400に入射される光もこれらのライン分だけずれた光が入射されることになる。
For example, as shown in FIG. 20, when the
ここで、図20(b)に示したように、基板112が傾いた場合、図3に示した1ライン、3ライン分のずれの位置関係が変化する。例えば、基板112が30度傾いた場合、入射光から見た実質的な位置ずれはそれぞれ0.87ライン/2.6ラインに変化する。これは87%に変倍(縮小)することと等価である。すなわち、変倍ではない等倍読取であっても露光位置のずれが発生するということである。したがって、画像読取装置100は、変倍読取か否かではなく、読取位置ずれ量に応じて露光タイミングを変更するようにされてもよい。また、上述した合成は、変倍読取の場合に限らず、解像度が変更可能にされる場合にも用いられる。なお、図20では基板112(光電変換素子400)の傾きを例に説明したが、これと同様のずれは集光レンズや反射ミラーの傾き(偏心)によっても生じることがある。
Here, as shown in FIG. 20B, when the
40a 第1光電変換部(PIX(R1))
40b 第2光電変換部(PIX(R2))
40c 第3光電変換部(PIX(G1))
40d 第4光電変換部(PIX(G2))
40e 第5光電変換部(PIX(B1))
40f 第6光電変換部(PIX(B2))
44 AMEM(アナログメモリ:蓄積部)
48 TG(Timing Generator:制御部)
100 画像読取装置
112 基板
200 自動原稿給送装置(ADF)
300 画像形成装置
305 作像部(画像形成部)
400 光電変換素子
440、440a〜440d 合成部
PD フォトダイオード(受光素子)
Csr1、Csr2 容量(保持部)
Cxsr、Cxsr1 容量(代替保持部)
Crr1、Crr2 容量(基準保持部)
40a First photoelectric conversion unit (PIX (R1))
40b Second photoelectric conversion unit (PIX (R2))
40c Third photoelectric conversion unit (PIX (G1))
40d Fourth photoelectric conversion unit (PIX (G2))
40e Fifth photoelectric conversion unit (PIX (B1))
40f 6th photoelectric conversion unit (PIX (B2))
44 AMEM (analog memory: storage unit)
48 TG (Timing Generator: control unit)
100
300
400
Csr1, Csr2 capacity (holding part)
Cxsr, Cxsr1 capacity (alternative holding unit)
Crr1, Crr2 capacity (reference holding part)
Claims (9)
移動方向に配列されて前記被写体から受ける光を色毎に光電変換する複数の受光素子と、
前記複数の受光素子がそれぞれ光電変換した信号を合成する合成部と、
前記被写体における同じ位置からの光を前記複数の受光素子がそれぞれ異なる時間に光電変換した同じ色の信号を前記合成部が合成するように、前記複数の受光素子が露光するタイミングと、前記合成部が信号を合成するタイミングとを制御する制御部と、
を有することを特徴とする光電変換素子。 A photoelectric conversion element that photoelectrically converts light received from the subject while being moved relative to the subject,
A plurality of light receiving elements arranged in the moving direction and photoelectrically converting light received from the subject for each color ;
A synthesizing unit for synthesizing the photoelectrically converted signals of the plurality of light receiving elements,
Of the same color signals obtained by photoelectric conversion of the light to the plurality of light receiving elements different times from the same position that put on the subject so that the synthetic part is synthesized, the timing at which the plurality of light receiving elements are exposed, A control unit that controls the timing at which the combining unit combines the signals;
A photoelectric conversion element comprising:
前記複数の受光素子が光電変換した信号をそれぞれ保持する複数の保持部を有し、
前記制御部は、
前記複数の受光素子それぞれが露光するタイミングを移動速度に応じてずらすように制御するとともに、前記複数の保持部がそれぞれ保持する信号を合成するタイミングを制御すること
を特徴とする請求項1に記載の光電変換素子。 The synthesizing unit,
Each of the plurality of light receiving elements has a plurality of holding portions that respectively hold a photoelectrically converted signal,
The control unit is
The timing of exposing each of the plurality of light receiving elements is controlled to be shifted according to the moving speed, and the timing of combining the signals held by each of the plurality of holding units is controlled. Photoelectric conversion element.
選択された前記複数の受光素子の少なくともいずれかが露光するタイミングを遅らせるとともに、前記複数の保持部がそれぞれ保持する信号の選択された少なくともいずれかを読み出すタイミングを遅らせることによって前記合成部が信号を合成するタイミングを制御すること
を特徴とする請求項2に記載の光電変換素子。 The control unit is
The synthesizing unit delays the signal by delaying the exposure timing of at least one of the selected plurality of light receiving elements and delaying the timing of reading out the selected at least one of the signals held by each of the plurality of holding units. The photoelectric conversion element according to claim 2, wherein the timing of combining is controlled.
前記制御部は、
前記複数の保持部のいずれかと前記代替保持部とに対して、前記複数の受光素子のいずれかが光電変換した信号を交互に保持させて、前記合成部が信号を合成するタイミングを制御すること
を特徴とする請求項2又は3に記載の光電変換素子。 A signal photoelectrically converted by any one of the plurality of light receiving elements, further comprising an alternative holding unit capable of holding in place of any of the plurality of holding units,
The control unit is
Alternately holding one of the plurality of holding units and the alternative holding unit of the signals photoelectrically converted by any of the plurality of light receiving elements, and controlling the timing at which the combining unit combines the signals. The photoelectric conversion element according to claim 2 or 3.
それぞれ信号を保持している前記複数の保持部のいずれかが新たな信号を保持するまでの期間に、前記複数の保持部が保持する信号を平均化させた後、前記複数の保持部のいずれかが保持する信号を読み出すことにより、前記複数の保持部がそれぞれ保持する信号を合成するタイミングを制御すること
を特徴とする請求項2に記載の光電変換素子。 The control unit is
Any of the plurality of holding units after averaging the signals held by the plurality of holding units in a period until one of the plurality of holding units holding a signal holds a new signal The photoelectric conversion element according to claim 2, wherein the timing of combining the signals held by each of the plurality of holding units is controlled by reading the signal held by the storage unit.
前記複数の受光素子それぞれに対して、光電変換した信号の基準となる基準信号を保持する複数の基準保持部を有し、
前記制御部は、
前記複数の基準保持部がそれぞれ保持する基準信号を合成するタイミングを制御すること
を特徴とする請求項2乃至5のいずれか1項に記載の光電変換素子。 The synthesizing unit,
For each of the plurality of light receiving elements, a plurality of reference holding units for holding a reference signal serving as a reference of a photoelectrically converted signal,
The control unit is
The photoelectric conversion element according to any one of claims 2 to 5, wherein the timing of synthesizing the reference signals held by each of the plurality of reference holding units is controlled.
を特徴とする画像読取装置。 An image reading apparatus comprising the photoelectric conversion element according to claim 1.
前記制御部は、
前記被写体を読み取る読取変倍率及び読取解像度に応じて、複数の前記受光素子が露光するタイミングと、前記合成部が信号を合成するタイミングとを制御すること
を特徴とする請求項7に記載の画像読取装置。 By the light receiving element in a straight direction orthogonal to the moving direction are arranged the photoelectric conversion elements, by the relative scanning of the object, an image reading apparatus for reading the object,
The control unit is
The image according to claim 7, wherein a timing at which the plurality of light receiving elements are exposed and a timing at which the synthesizing unit synthesizes signals are controlled according to a reading scaling ratio and a reading resolution for reading the subject. Reader.
前記画像読取装置が読取った画像データに基づく画像を形成する画像形成部と、
を有することを特徴とする画像形成装置。 An image reading apparatus according to claim 7 or 8,
An image forming unit that forms an image based on image data read by the image reading device;
An image forming apparatus comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016117864A JP6733334B2 (en) | 2016-06-14 | 2016-06-14 | Photoelectric conversion element, image reading apparatus, and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016117864A JP6733334B2 (en) | 2016-06-14 | 2016-06-14 | Photoelectric conversion element, image reading apparatus, and image forming apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017224929A JP2017224929A (en) | 2017-12-21 |
| JP6733334B2 true JP6733334B2 (en) | 2020-07-29 |
Family
ID=60688483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016117864A Active JP6733334B2 (en) | 2016-06-14 | 2016-06-14 | Photoelectric conversion element, image reading apparatus, and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6733334B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005592A (en) * | 2004-06-16 | 2006-01-05 | Konica Minolta Business Technologies Inc | Image scanner, image reading method, and image forming apparatus |
| JP6331674B2 (en) * | 2014-05-13 | 2018-05-30 | 株式会社リコー | Photoelectric conversion element, image reading apparatus, and image forming apparatus |
-
2016
- 2016-06-14 JP JP2016117864A patent/JP6733334B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017224929A (en) | 2017-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486971B1 (en) | Digital image forming apparatus and method for changing magnification ratio for image according to image data stored in a memory | |
| US9426324B2 (en) | Photoelectric conversion element, image reading device, image forming apparatus, and image reading method | |
| JP2016116089A (en) | Photoelectric conversion element, image reading device, and image forming apparatus | |
| JP2018101903A (en) | Photoelectric conversion device, photoelectric conversion method, and image forming apparatus | |
| JP2004112611A (en) | Image reader | |
| JP5409149B2 (en) | Image reading device | |
| JP2008118269A (en) | Image reading device, image storage device, and digital multifunction peripheral | |
| JP6528819B2 (en) | PHOTOELECTRIC CONVERSION ELEMENT, IMAGE READING APPARATUS, IMAGE FORMING APPARATUS, AND IMAGE READING METHOD | |
| JP6733334B2 (en) | Photoelectric conversion element, image reading apparatus, and image forming apparatus | |
| JP6349775B2 (en) | Image sensor, image reading apparatus, and image forming apparatus | |
| US6972879B2 (en) | Image scanning apparatus | |
| JP7476523B2 (en) | Signal processing device, imaging device, reading device, image forming device, and signal processing method | |
| JPH1132166A (en) | Image sensor and image reading device | |
| JP4364076B2 (en) | Image reading apparatus and image forming apparatus | |
| JP6232772B2 (en) | Imaging apparatus, image reading apparatus, image forming apparatus, and driving method of imaging apparatus | |
| JP6477283B2 (en) | Photoelectric conversion element, image reading apparatus, image forming apparatus, and photoelectric conversion element control method | |
| JP2003087503A (en) | Solid-state image pickup device and image reader | |
| JP6531854B2 (en) | Photoelectric conversion element, image reading apparatus, image forming apparatus, signal processing method and program | |
| JP6493500B2 (en) | Image sensor, image reading apparatus, image forming apparatus, and image reading method | |
| JP6295529B2 (en) | Imaging apparatus, image reading apparatus, and image forming apparatus | |
| JPH11103369A (en) | Solid-state image pickup element, its driving method, image reader and image reading method | |
| JP2021093034A (en) | Data processing apparatus, image reading device, image forming apparatus, and data processing method | |
| JP6197412B2 (en) | Imaging apparatus, image reading apparatus, image forming apparatus, and driving method of imaging apparatus | |
| JP6737365B2 (en) | Image sensor, image reading device, image forming device, and image reading method | |
| JP6813060B2 (en) | Image sensor, image reader and image forming device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200609 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200622 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6733334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |