JP6733334B2 - 光電変換素子、画像読取装置及び画像形成装置 - Google Patents

Description

本発明は、光電変換素子、画像読取装置及び画像形成装置に関する。

スキャナなどの画像読取装置には光電変換素子として従来ＣＣＤ（Charge Coupled Device）が使われていたが、近年、高速化の要求により、ＣＭＯＳリニアセンサが注目されている。ＣＭＯＳリニアセンサは、入射光をフォトダイオードによって光電変換する点がＣＣＤと同じであるが、画素付近で電荷−電圧変換を行って後段に出力する点が異なる。また、ＣＭＯＳリニアセンサは、ＣＭＯＳプロセスが使用できることからＡＤＣ（Analog to Digital Converter）や高速ロジック回路を内蔵することが可能であり、高速性の面ではＣＣＤより有利と言える。

しかし、スキャナが高速動作を行う場合、単純な処理速度だけでなく、電荷蓄積時間（ライン周期）を短くすることが要求される。例えば、スキャナを高速化させるためには、解像度が同じであれば、単位時間当たりの走査速度を上げる必要があるため、電荷蓄積時間を短くする必要がある。ＰＤ（Photo Diode）が蓄積する電荷量は照射される光によって決められるが、電荷蓄積時間が短くされると感度やＳ／Ｎが低下してしまうという問題がある。ＰＤの光電変換におけるＳ／Ｎの低下を補うためには、例えば光量を増やす必要がある。

また、上記問題に対して、例えば特許文献１には、信号保持部に保持された前フレームの画素信号のうち、現フレームの画素信号と同一組、かつ、同一位置の画素信号と、現フレームの画素信号とを加算する加算部を備えて、ＴＤＩ（Ｔｉｍｅ Ｄｅｌａｙ Ｉｎｔｅｇｒａｔｉｏｎ：時間遅延積分）を実現する固体撮像装置が開示されている。ＴＤＩは、高感度化・高Ｓ／Ｎ化するための技術として知られている。

しかしながら、従来のＴＤＩ技術では、被写体に対する光電変換素子の移動速度が一定値から変更された場合には、信号を加算する画素それぞれの露光位置がずれてしまうため、Ｓ／Ｎが低下してしまうという問題があった。

本発明は、上記に鑑みてなされたものであって、被写体に対する相対的な移動速度が変更された場合にも、Ｓ／Ｎが低下してしまうことを防止することができる光電変換素子、画像読取装置及び画像形成装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、被写体に対して相対的に移動させられつつ、前記被写体から受ける光を光電変換する光電変換素子であって、移動方向に配列されて前記被写体から受ける光を色毎に光電変換する複数の受光素子と、前記複数の受光素子がそれぞれ光電変換した信号を合成する合成部と、前記被写体における同じ位置からの光を前記複数の受光素子がそれぞれ異なる時間に光電変換した同じ色の信号を前記合成部が合成するように、前記複数の受光素子が露光するタイミングと、前記合成部が信号を合成するタイミングとを制御する制御部と、を有する。

本発明によれば、被写体に対する相対的な移動速度が変更された場合にも、Ｓ／Ｎが低下してしまうことを防止することができるという効果を奏する。

図１は、実施形態にかかる画像形成装置の構成例を示す構成図である。 図２は、画像読取装置及びＡＤＦの構成例を示す構成図である。 図３は、光電変換素子の構成例を示す図である。 図４は、光電変換素子が有する複数のフォトダイオード及びその周辺を例示する図である。 図５は、合成部の構成例を示す図である。 図６は、合成部の動作例を示すタイミングチャートである。 図７は、画像読取装置が等倍の画像読み取りを行った場合に合成部が行う信号の合成を概念的に示す図である。 図８は、比較例の画像読取装置が変倍の画像読み取りを行った場合の信号の合成を概念的に示す図である。 図９は、画像読取装置が変倍の画像読み取りを行った場合の合成部の動作例を示すタイミングチャートである。 図１０は、画像読取装置が変倍の画像読み取りを行った場合に合成部が行う信号の合成を概念的に示す図である。 図１１は、合成部の第１変形例を示す図である。 図１２は、画素の信号を遅延させる場合の合成部の動作例を示すタイミングチャートである。 図１３は、画素の信号を遅延させる場合に合成部が行う信号の合成を概念的に示す図である。 図１４は、合成部の第２変形例を示す図である。 図１５は、画素の信号を遅延させる場合の合成部の動作例を示すタイミングチャートである。 図１６は、合成部の第３変形例を示す図である。 図１７は、画素の信号を遅延させる場合の合成部の動作例を示すタイミングチャートである。 図１８は、合成部の第４変形例を示す図である。 図１９は、画素の信号を遅延させる場合の合成部の第５変形例の動作を示すタイミングチャートである。 図２０は、光電変換素子が基板に実装されている異なる状態を模式的に示す図である。

以下に添付図面を参照して、実施形態にかかる画像形成装置を説明する。図１は、実施形態にかかる画像形成装置３００の構成例を示す構成図である。画像形成装置３００は、給紙部３０３及び画像形成装置本体３０４を有し、上部に画像読取装置１００及び自動原稿給送装置（ＡＤＦ）２００が搭載されたデジタル複写機である。

画像形成装置本体３０４内には、タンデム方式の作像部（画像形成部）３０５と、給紙部３０３から搬送路３０７を介して供給される記録紙を作像部３０５に搬送するレジストローラ３０８と、光書込み装置３０９と、定着搬送部３１０と、両面トレイ３１１とが設けられている。

作像部３０５には、Ｙ、Ｍ、Ｃ、Ｋの４色のトナーに対応して４本の感光体ドラム３１２が並設されている。各感光体ドラム３１２の回りには、帯電器、現像器３０６、転写器、クリーナ、及び除電器を含む作像要素が配置されている。

また、転写器と感光体ドラム３１２との間には両者のニップに挟持された状態で駆動ローラと従動ローラとの間に張架された中間転写ベルト３１３が配置されている。

このように構成されたタンデム方式の画像形成装置３００は、Ｙ、Ｍ、Ｃ、Ｋの色毎に各色に対応する感光体ドラム３１２に光書込みを行い、現像器３０６で各色のトナー毎に現像し、中間転写ベルト３１３上に例えばＹ、Ｍ、Ｃ、Ｋの順に１次転写を行う。

そして、画像形成装置３００は、１次転写により４色重畳されたフルカラーの画像を記録紙に２次転写した後、定着して排紙することによりフルカラーの画像を記録紙上に形成する。また、画像形成装置３００は、画像読取装置１００が読取った画像を記録紙上に形成する。

図２は、画像読取装置１００及びＡＤＦ２００の構成例を示す構成図である。画像読取装置１００は、デジタル複写機、デジタル複合機、ファクシミリ装置等の画像形成装置に搭載されるスキャナ装置である。また、画像読取装置１００は、単体のスキャナ装置であってもよい。そして、画像読取装置１００は、光源からの照射光によって被写体（読取対象）である原稿を照明し、その原稿からの反射光をＣＭＯＳイメージセンサで受光した信号に処理を行い、原稿の画像データを読取る。

具体的には、画像読取装置１００は、図２に示すように、原稿を載置するコンタクトガラス１０１と、原稿露光用の光源部１０２及び第１反射ミラー１０３を具備する第１キャリッジ１０６と、第２反射ミラー１０４及び第３反射ミラー１０５を具備する第２キャリッジ１０７とを有する。また、画像読取装置１００は、光電変換素子（例えばＣＭＯＳカラーリニアイメージセンサ）４００と、光電変換素子４００に結像するためのレンズユニット１０８と、読取り光学系等による各種の歪みを補正するためなどに用いる基準白板（白基準板）１１０と、シートスルー読取り用スリット１１１も備えている。また、光電変換素子４００は、基板１１２に実装されている。

画像読取装置１００は、上部にＡＤＦ２００が搭載されており、このＡＤＦ２００をコンタクトガラス１０１に対して開閉できるように、ヒンジを介した連結がなされている。

ＡＤＦ２００は、複数枚の原稿からなる原稿束を載置可能な原稿載置台としての原稿トレイ２２１を備えている。また、ＡＤＦ２００は、原稿トレイ２２１に載置された原稿束から原稿を１枚ずつ分離してシートスルー読取り用スリット１１１へ向けて自動給送する給送ローラ２２２を含む分離・給送手段も備えている。また、ＡＤＦ２００の下部は、圧板２２３となっている。圧板２２３は、コンタクトガラス１０１を介して画像を読取る場合の背景板としての機能も有する。

そして、画像読取装置１００は、原稿の画像面をスキャン（走査）して原稿の画像を読み取るスキャンモード時には、第１キャリッジ１０６及び第２キャリッジ１０７により、ステッピングモータによって矢示Ａ方向（副走査方向）に原稿を走査する。このとき、コンタクトガラス１０１から光電変換素子４００までの光路長を一定に維持するために、第２キャリッジ１０７は第１キャリッジ１０６の１／２の速度で移動する。

同時に、コンタクトガラス１０１上にセットされた原稿の下面である画像面が第１キャリッジ１０６の光源部１０２によって照明（露光）される。すると、その画像面からの反射光像が第１キャリッジ１０６の第１反射ミラー１０３、第２キャリッジ１０７の第２反射ミラー１０４及び第３反射ミラー１０５、並びにレンズユニット１０８経由で光電変換素子４００へ順次送られて結像される。

そして、光電変換素子４００の光電変換により信号が出力され、出力された信号はデジタル信号に変換される。このように、原稿の画像が読取られ、デジタルの画像データが得られる。

一方、原稿を自動給送して原稿の画像を読取るシートスルーモード時には、第１キャリッジ１０６及び第２キャリッジ１０７が、シートスルー読取り用スリット１１１の下側へ移動する。その後、原稿トレイ２２１に載置された原稿が給送ローラ２２２によって矢示Ｂ方向（副走査方向）へ自動給送され、シートスルー読取り用スリット１１１の位置において原稿が走査される。

このとき、自動給送される原稿の下面（画像面）が第１キャリッジ１０６の光源部１０２によって照明される。そのため、その画像面からの反射光像が第１キャリッジ１０６の第１反射ミラー１０３、第２キャリッジ１０７の第２反射ミラー１０４及び第３反射ミラー１０５、並びにレンズユニット１０８経由で光電変換素子４００へ順次送られて結像される。そして、光電変換素子４００の光電変換により信号が出力され、出力された信号はデジタル信号に変換される。このように、原稿の画像が読取られ、デジタルの画像データが得られる。画像の読取りが完了した原稿は、排出口に排出される。

なお、スキャンモード時又はシートスルーモード時の画像読取り前に開始された光源部１０２による照明により、基準白板１１０からの反射光が光電変換素子４００でアナログ信号に変換され、その後デジタル信号に変換される。このように、基準白板１１０が読取られ、その読取り結果（デジタル信号）に基づいて原稿の画像読取り時のシェーディング補正が行われる。

また、ＡＤＦ２００が搬送ベルトを備えている場合には、スキャンモードであっても、ＡＤＦ２００によって原稿をコンタクトガラス１０１上の読取り位置に自動給送して、その原稿の画像を読取ることができる。

次に、光電変換素子４００の構成例について、図３〜図５を用いて説明する。図３は、光電変換素子４００の構成例を示す図である。図４は、光電変換素子４００が有する複数のフォトダイオード（ＰＤ；受光素子）及びその周辺を例示する図である。図３に示すように、光電変換素子４００は、第１光電変換部（ＰＩＸ（Ｒ１））４０ａ〜第６光電変換部（ＰＩＸ（Ｂ２））４０ｆ、第１画素回路列（ＰＩＸＢＬＫ（Ｒ１））４２ａ〜第６画素回路列（ＰＩＸＢＬＫ（Ｂ２））４２ｆ、ＡＭＥＭ（アナログメモリ：蓄積部）４４、Ａ／Ｄ変換部（ＡＤＣ）４６、及びＴＧ（Timing Generator；制御部）４８を有する。

第１光電変換部４０ａ（図３）は、Ｒのフィルタが設けられて光電変換するフォトダイオード（ＰＤ１：図４）が一方向（主走査方向）に例えば約７０００個配列されている。第２光電変換部４０ｂは、第１光電変換部４０ａに対して平行に配置され、Ｒのフィルタが設けられて光電変換するフォトダイオード（ＰＤ２：図４）が一方向に例えば約７０００個配列されている。このように、光電変換素子４００は、１つの色（例えばＲ）を受光するフォトダイオードが例えば２列に並べられている。以下、フォトダイオードなどの２列に並べられた同じ構成（又は信号）に対し、１列目に含まれる構成の末尾に１を付し、２列目に含まれる構成の末尾に２を付して区別することがある。なお、色毎の列数は２列に限定されない。

各ＰＤ２は、例えば図２に示した画像読取装置１００において光電変換素子４００が被写体を等倍率で読取る場合に、対向する各ＰＤ１が１ライン周期前に読取った被写体における位置と同じ位置をそれぞれ読取るように、各ＰＤ１に対してそれぞれ間隔があけられて配置されている。つまり、図４に示したＰＤ１とＰＤ２は、被写体における同じ位置からの光を受光する。

第１画素回路列（ＰＩＸＢＬＫ（Ｒ１））４２ａ（図３）は、各ＰＤ１が光電変換した信号をそれぞれ伝達する画素回路５００ａ（図４）が一方向（主走査方向）に例えば約７０００個配列されている。画素回路５００ａは、転送トランジスタＴＱ１、フローティングディフュージョン１（ＦＤ１）、リセットトランジスタＲＱ１、及びソースフォロワＳＦ１を有する。転送トランジスタＴＱ１は、電荷を転送する。リセットトランジスタＲＱ１は、ＦＤ１をリセットする。ソースフォロワＳＦ１は、信号をバッファして後段に対して出力する。そして、画素回路５００ａは、ＰＤ１が光電変換した電荷（信号レベル）を電圧に変換して伝達するとともに、ＦＤ１をリセットしたリセットレベルを伝達可能にされている。

第２画素回路列（ＰＩＸＢＬＫ（Ｒ２））４２ｂ（図３）は、各ＰＤ２が光電変換した信号をそれぞれ伝達する画素回路５００ｂ（図４）が一方向（主走査方向）に例えば約７０００個配列されている。画素回路５００ｂは、転送トランジスタＴＱ２、フローティングディフュージョン２（ＦＤ２）、リセットトランジスタＲＱ２、及びソースフォロワＳＦ２を有する。転送トランジスタＴＱ２は、電荷を転送する。リセットトランジスタＲＱ２は、ＦＤ２をリセットする。ソースフォロワＳＦ２は、信号をバッファして後段に対して出力する。そして、画素回路５００ｂは、ＰＤ２が光電変換した電荷（信号レベル）を電圧に変換して伝達するとともに、ＦＤ２をリセットしたリセットレベルを伝達可能にされている。

ここで、図４に示したＰＤ１及び画素回路５００ａは、Ｒの光を光電変換する画素５０ａを構成するものとする。また、図４に示したＰＤ２及び画素回路５００ｂは、Ｒの光を光電変換する画素５０ｂを構成するものとする。また、画素５０ａは、光電変換素子４００が備えてＲの光を光電変換する１つの画素として、Ｒ１と記すことがある。また、画素５０ｂは、光電変換素子４００が備えてＲの光を光電変換する１つの画素として、Ｒ２と記すことがある。つまり、光電変換素子４００は、第１光電変換部（ＰＩＸ（Ｒ１））４０ａ、第２光電変換部（ＰＩＸ（Ｒ２））４０ｂに、Ｒの光を光電変換するそれぞれ約７０００個の画素Ｒ１、Ｒ２を有する。また、画素Ｒ１、Ｒ２が出力する信号を、それぞれＰＩＸＯＵＴ＿Ｒ１、ＰＩＸＯＵＴ＿Ｒ２とする。

ＡＭＥＭ（アナログメモリ）４４は、合成部４４０が一方向（主走査方向）に例えば約７０００個配列されている。図５は、合成部４４０の構成例を示す図である。合成部４４０は、トランジスタ（スイッチ）ＷＳ１、ＷＳ２、ＲＤＳ＿Ｒ１、ＲＤＳ＿Ｒ２、ＴＤと、容量Ｃｓｒ１、Ｃｓｒ２（保持部）、Ｃｘｓｒ１（代替保持部）、及びバッファ４４１を、光電変換素子４００が受光する光の色（Ｒ、Ｇ、Ｂ）ごとに有し、信号の保持及び合成を行う。

容量（保持部）Ｃｓｒ１、Ｃｓｒ２は、シグナルレベル用アナログメモリであり、トランジスタＷＳ１又はＷＳ２（ＲＧＢ共通）を介して信号が書き込まれて保持する。例えば、ＰＩＸＯＵＴ＿Ｒ１の信号を保持する容量Ｃｓｒ１は、トランジスタＴＤとバッファ４４１が接続されており、バッファ４４１の出力側には容量Ｃｘｓｒ１が接続されている。

容量Ｃｘｓｒ１は、画素Ｒ１の信号を遅延させるためのものであり、ここでは画像の１ライン分の読み取りに要する時間分の遅延を生じさせる。また、ＴＤ信号（ＲＧＢ共通）がＯＮすると、容量Ｃｓｒ１から容量Ｃｘｓｒ１に信号が転送される。

容量Ｃｘｓｒ１と容量Ｃｓｒ２がそれぞれ保持した信号、つまり画素Ｒ２に対して１ライン分遅延した画素Ｒ１の信号（１ライン前の画素Ｒ１の信号）と画素Ｒ２の信号は、読出スイッチとなるトランジスタＲＤＳ＿Ｒ１、ＲＤＳ＿Ｒ２を介して後段に順次読み出される。このときトランジスタＲＤＳ＿Ｒ１とＲＤＳ＿Ｒ２が同時にＯＮすることにより、画素Ｒ１と画素Ｒ２の信号が平均化され、後段に出力される。

このように、合成部４４０は、信号に遅延を生じさせることにより、読取位置を合わせた信号（被写体における同一の位置を読み取った光信号）を平均化する。なお、図５においては、画素Ｒ２に対して画素Ｒ１の信号を遅延させる場合を例に示しているが、画素Ｒ１に対して画素Ｒ２の信号を遅延させる場合には、構成が逆にされる。また、合成部４４０は、信号を１ライン分遅延させることに限らず、２ライン分以上遅延させるようにさらに容量が設けられてもよい。

また、図５においては、容量Ｃｓｒ１、Ｃｓｒ２が並列に設けられている例を示しているが、これに限定されない。例えば、容量Ｃｓｒ１、Ｃｓｒ２が直列に設けられてもよい。つまり、合成部４４０は、信号を保持するとともに、信号の平均化又は加算（積分）などを行う。ここでは、信号を平均化、加算、又は積分等することをＴＤＩの一形態として合成と記すことがある。

第３光電変換部（ＰＩＸ（Ｇ１））４０ｃ及び第５光電変換部（ＰＩＸ（Ｂ１））４０ｅ（図３）は、設けられているフィルタがそれぞれＧ、Ｂであることを除いて、第１光電変換部（ＰＩＸ（Ｒ１））４０ａと同様に構成されている。第４光電変換部（ＰＩＸ（Ｇ２））４０ｄ及び第６光電変換部（ＰＩＸ（Ｂ２））４０ｆ（図３）は、設けられているフィルタがそれぞれＧ、Ｂであることを除いて、第２光電変換部（ＰＩＸ（Ｒ２））４０ｂと同様に構成されている。つまり、第１光電変換部（ＰＩＸ（Ｒ１））４０ａ〜第６光電変換部（ＰＩＸ（Ｂ２））４０ｆは、それぞれ画素列である。

第３画素回路列（ＰＩＸＢＬＫ（Ｇ１））４２ｃ及び第５画素回路列（ＰＩＸＢＬＫ（Ｂ１））４２ｅは、第１画素回路列（ＰＩＸＢＬＫ（Ｒ１））４２ａと同様に構成されている。第４画素回路列（ＰＩＸＢＬＫ（Ｇ２））４２ｄ及び第５画素回路列（ＰＩＸＢＬＫ（Ｂ２））４２ｆは、第２画素回路列（ＰＩＸＢＬＫ（Ｒ２））４２ｂと同様に構成されている。

つまり、光電変換素子４００は、Ｇの光を光電変換するそれぞれ約７０００個の画素Ｇ１、Ｇ２と、Ｂの光を光電変換するそれぞれ約７０００個の画素Ｂ１、Ｂ２を有する。ここで、画素Ｇ１、Ｇ２が出力する信号を、それぞれＰＩＸＯＵＴ＿Ｇ１、ＰＩＸＯＵＴ＿Ｇ２とし、画素Ｂ１、Ｂ２が出力する信号を、それぞれＰＩＸＯＵＴ＿Ｂ１、ＰＩＸＯＵＴ＿Ｂ２とする。また、光電変換素子４００は、被写体における同じ位置からの光を受光する６つの画素Ｒ１、Ｒ２、Ｇ１、Ｇ２、Ｂ１、Ｂ２が１つのカラムに含まれ、カラム毎に合成部４４０が設けられた構成となっている（図４、図５参照）。

ＡＤＣ４６（図３）は、Ａ／Ｄ変換器が一方向（主走査方向）に例えば約７０００個配列されている。各Ａ／Ｄ変換器は、カラム毎に画素Ｒ１、Ｒ２、Ｇ１、Ｇ２、Ｂ１、Ｂ２が出力する信号をＡ／Ｄ変換する。ＴＧ（Timing Generator；制御部）４８は、光電変換素子４００を構成する各部の動作タイミングなどを制御する。例えば、ＴＧ４８は、被写体における略同じ位置からの光を複数のＰＤがそれぞれ異なる時間に光電変換した信号を後述する合成部４４０が合成するように、複数のＰＤが露光するタイミングと、合成部４４０が信号を合成するタイミングとを制御する。つまり、ＴＧ４８は、光電変換素子４００がＴＤＩの機能を実現するように制御を行う。

なお、光電変換素子４００がリセットレベル（基準信号）とシグナルレベル（信号）を出力する場合には、後段に設けられたＣＤＳ（Correlated Double Sampling）回路がリセットレベルとシグナルレベルの差分を算出して出力する。光電変換素子４００がシグナルレベルのみを出力する場合には、ＣＤＳ回路は設けられていなくてもよい。

次に、光電変換素子４００がＴＤＩの一形態として信号の合成を行う場合の動作例について説明する。ＴＤＩは、主にリニアセンサで使用され、同一被写体からの反射光を複数の画素列で光電変換し（読み出し）、その結果を加算（積分）等する方式であり、加算等する画素列数倍の高感度化・高Ｓ／Ｎ化を図ることも可能になる。

ただし、複数の画素列で被写体における同じ位置を読むことが重要であり、例えばＣＣＤでは被写体の読取速度と蓄積電荷を次のラインに転送する転送速度とを同じにすることによって、同一被写体の読取と電荷の加算を実現している。このとき加算する電荷は遅延したものが加算されるため“時間遅延積分“と呼ばれる。

一方、ＣＣＤが電荷を順次後段の画素列に転送して電荷を加算していくのに対し、ＣＭＯＳセンサでは画素近傍で電荷を電圧に変換してしまうため、ＣＣＤのようなＴＤＩ方式を採用することができない。そのため、ＣＭＯＳセンサのＴＤＩでは読み出した電荷を蓄積する蓄積部（例えばアナログメモリなど）を備える。

図６は、合成部４４０の動作例を示すタイミングチャートである。ここでは、画素Ｒ１、画素Ｒ２を対象として説明する。まずトランジスタＷＳ１、ＷＳ２がＯＮすると、容量Ｃｓｒ１、Ｃｓｒ２に信号が保持される。次に、トランジスタＲＤＳ＿Ｒ１、ＲＤＳ＿Ｒ２がＯＮする。画素Ｒ１については、容量Ｃｘｓｒ１に保持された信号が読み出され、画素Ｒ２については容量Ｃｓｒ２に保持された信号が読み出される。

ここで、トランジスタＲＤＳ＿Ｒ１、ＲＤＳ＿Ｒ２が同時にＯＮしているので、後段に対して接続されていない信号それぞれは平均化される。

一方、トランジスタＷＳ１がＯＮしたときには、容量Ｃｓｒ１に保持された信号は、トランジスタＴＤがＯＮにされるとバッファ４４１を介して容量Ｃｘｓｒ１に移される（実際には容量Ｃｓｒ１と同じ電圧レベルを保持する）。

次に、容量Ｃｘｓｒ１が保持した信号は、トランジスタＲＤＳ＿Ｒ１がＯＮしたタイミングで読み出される。つまり、容量Ｃｓｒ１から容量Ｃｘｓｒ１に信号が移されて読み出されるまでの期間が遅延期間になり、ここでは略１ライン分の遅延を生じさせている。

なお、画素Ｇ１、画素Ｇ２、画素Ｂ１、画素Ｂ２に対しても、トランジスタＷＳ１、ＷＳ２、ＴＤによる動作は画素Ｒ１、画素Ｒ２と同じであり、信号を平均化するタイミングと、トランジスタＲＤＳ＿＊１、ＲＤＳ＿＊２で読み出されるタイミングが時系列処理となっている点が異なる（＊は、Ｒ、Ｇ、Ｂいずれかを示すこととする）。

図７は、画像読取装置１００が等倍の画像読み取りを行った場合に合成部４４０が行う信号の合成（平均化）を概念的に示す図である。画像読取装置１００が等倍率で画像を読取った場合の解像度が６００ｄｐｉである場合、１ライン周期（ＬＳＹＮＣ周期）は、１ｄｏｔ（ｌｉｎｅ）に相当する。ここでは、原稿のパターンがライン毎にパターン０、パターン１、パターン２・・・と６００ｄｐｉで異なる場合を例として説明する。以下、画素Ｒ１が画像を読取る動作をＰＩＸ（Ｒ１）と示し、画素Ｒ２が画像を読取る動作をＰＩＸ（Ｒ２）と示すことがある。

画像読取装置１００が光電変換素子４００を速度Ｖで移動させてＰＩＸ（Ｒ１）、ＰＩＸ（Ｒ２）の順に原稿（被写体）をスキャンすると、ＰＩＸ（Ｒ１）ではパターン０、パターン１、パターン２・・・の順に露光され、パターンが順次読み取られる。また、同時刻にＰＩＸ（Ｒ２）では１ライン後のパターンを読み取っているため、ＰＩＸ（Ｒ１）でパターン１を読むタイミングで、ＰＩＸ（Ｒ２）ではパターン０を読み取っている。つまり、ＰＩＸ（Ｒ２）ではＰＩＸ（Ｒ１）より１ライン遅れて読み出される。

この場合、ＴＧ４８は、先に読み出されるＰＩＸ（Ｒ１）の信号を１ライン遅延させて、ＰＩＸ（Ｒ２）との平均を取るように制御を行い、ＴＤＩとしての信号の合成を可能にする。このとき、ＰＩＸ（Ｒ１）とＰＩＸ（Ｒ２）は被写体における同じ位置を読んでいるため、当然、平均後の信号も被写体における同じ位置の信号となる。

なお、図７においては、ＰＩＸ（Ｒ１＋Ｒ２）として“０＆０“のように表記しているが、これはＰＩＸ（Ｒ１）とＰＩＸ（Ｒ２）でそれぞれ読み取った”０”を合成（平均）した信号という意味である。

図８は、比較例の画像読取装置（スキャナ）が変倍（５０％縮小）の画像読み取りを行った場合の信号の合成（平均化）を概念的に示す図である。図７においては等倍時の動作を示したが、スキャナではスキャン速度を変更することによって副走査方向に変倍する変倍動作がある。図８は、この変倍動作を示している。図８においては、倍率を５０％に縮小する場合が示されており、図７に示した条件と異なる点は、スキャン速度がＶ⇒２Ｖと２倍に変更されているところである。

等倍時の解像度を６００ｄｐｉとした場合、１ライン周期（ＬＳＹＮＣ周期）は２ｄｏｔ（ｌｉｎｅ）に相当する。これは、原稿のパターンが図７と同じであるとすると、ＰＩＸ（Ｒ１）、ＰＩＸ（Ｒ２）の順に速度２Ｖでスキャンを行っているため、ＰＩＸ（Ｒ１）ではパターン０とパターン１、パターン２とパターン３・・・と２つ分のパターンを一度に読み取るからである。

しかし、ＰＩＸ（Ｒ２）は、光電変換素子４００が等倍で画像を読取った場合に、ＰＩＸ（Ｒ２）に対して１ライン（１パターン）分ずれるようにされているため、１つ前のパターンから開始し、２つのパターンを一度に読み取る。すなわち、ＰＩＸ（Ｒ１）でパターン２とパターン３を一緒に読むタイミングで、ＰＩＸ（Ｒ２）ではパターン１とパターン２を一緒に読み取ることになる。

この場合、先に読み出されるＰＩＸ（Ｒ１）の信号を１ライン遅延させても、ＰＩＸ（Ｒ１）とＰＩＸ（Ｒ２）はそれぞれパターンＮとパターンＮ＋１、パターンＮ−１とパターンＮの合成信号が読み取られているため、異なる信号の平均を取ることになる。これは、変倍によってスキャン速度と露光タイミング（ＬＳＹＮＣタイミング）が変化するので、ＰＩＸ（Ｒ１）とＰＩＸ（Ｒ２）とで読み取る位置（露光位置）が異なっているためである。すなわち、変倍時に合成動作を行うことによって解像度が劣化するという問題が生じる。なお、図８に示した例では、縮小方向の変倍を例にしたが、拡大方向の変倍でも同様の問題が生じる。

図９は、画像読取装置１００が変倍（５０％縮小）の画像読み取りを行った場合の合成部４４０の動作例を示すタイミングチャートである。図９に示すように、ＴＧ４８は、変倍時にＰＩＸ（Ｒ１）とＰＩＸ（Ｒ２）が被写体に対して同じ露光位置となるように、露光タイミングを制御する。なお、図９に示した例では、図６に示した例に対して、ＰＩＸ１側（遅延画素）とＰＩＸ２側（非遅延画素）のＬＳＹＮＣを別々にし、それぞれの露光タイミングをずらしている点が異なる。具体的には、トランジスタＷＳ１がトランジスタＷＳ２に対して０．５ライン分シフトして動作している点が異なる。

図１０は、画像読取装置１００が変倍（５０％縮小）の画像読み取りを行った場合に合成部４４０が行う信号の合成（平均化）を概念的に示す図である。図１０に示した例は、図８に示した比較例に対して、先に読むＰＩＸ（Ｒ１）の露光タイミング（ＬＳＹＮＣ：Ｒ１）をＰＩＸ（Ｒ２）に対して０．５ライン分シフトさせている点が異なる。

この場合、ＰＩＸ（Ｒ１）では、図８でのタイミングに対して、０．５ライン後に、０．５ライン（ＬＳＹＮＣ周期の１／２）分スキャンで進んだ位置を読み取ることになる。つまり、図８のＰＩＸ（Ｒ１）でパターン０とパターン１を読み取るタイミングの０．５ライン後に、その間スキャンで進んだ位置（パターン１つ分先）であるパターン１とパターン２を読み出すことになる。そのため、露光タイミングを０．５ラインシフトしたＰＩＸ（Ｒ１）は、ＰＩＸ（Ｒ２）と同じパターン１とパターン２を一緒に読み取ることになる。

このように、ＰＩＸ（Ｒ１）とＰＩＸ（Ｒ２）は同じ露光位置となるため、同じ信号の平均を取ることになる。すなわち、画像読取装置１００は、変倍時に信号の合成動作を行っても解像度が劣化することを抑制することができる。先に読み出されるＰＩＸ（Ｒ１）は、露光タイミングのシフトによって既に０．５ライン分遅延されているため、合成部４４０では信号を０．５ライン遅延（保持）させればよい。

なお、上述した変倍では、ＰＩＸ（Ｒ１）とＰＩＸ（Ｒ２）の物理的な露光位置の違い（１ライン）が、変倍動作によって１ライン未満の小数ラインになった状態（０．５ラインとなる）と捉えることができ、ここでは露光タイミングの変更によって＋０．５ラインすることにより、元の１ラインに戻していると考えてもよい。

図１１は、合成部４４０の第１変形例（合成部４４０ａ）を示す図である。画像読取装置１００は、スキャンモード時にＲ→Ｇ→Ｂの順で原稿を読む場合、シートスルーモード時には原稿を読む順序（相対的な移動方向）が逆転しＢ→Ｇ→Ｒの順となる。このとき、画像読取装置１００が遅延させる対象とする画素の関係も逆転することになる。合成部４４０ａは、遅延させる対象とする画素の関係も逆転させることが可能にされており、画像読取装置１００がスキャンモードであっても、シートスルーモードであっても、信号を正しく合成できるように設定可能にされている。

図１１に示すように、合成部４４０ａは、トランジスタ（スイッチ）ＷＳ１、ＷＳ２、ＲＤＳ＿Ｒ１、ＲＤＳ＿Ｒ２、ＲＤＳ＿Ｒ、ＴＤ１、ＴＤ２と、容量Ｃｓｒ１、Ｃｓｒ２、Ｃｘｓｒ（代替保持部）、及びバッファ４４１を、光電変換素子４００が受光する光の色（Ｒ、Ｇ、Ｂ）ごとに有し、信号の保持及び合成を行う。

図５に示した例では、遅延可能にされた画素はＲ１のみであったが、合成部４４０ａは、トランジスタＴＤ２がバッファ４４１の入力側に追加されており、画素Ｒ２の信号も遅延可能にされている。また、合成部４４０ａは、遅延させない画素Ｒ１の信号も出力できるように、容量Ｃｓｒ１の信号を読出線（ＲＤＯＵＴ）に接続するトランジスタＲＤＳ＿Ｒ１が追加されている。

また、図５に示したＲＤＳ＿Ｒ１は遅延の読出を制御する信号となっているが、合成部４４０ａでは、遅延させない信号の読み出しをＲＤＳ＿Ｒ１又はＲＤＳ＿Ｒ２で制御するものとし、遅延信号（画素Ｒ１又は画素Ｒ２の何れかの信号が遅延される）はＲＤＳ＿Ｒで読み出しを制御するものとしている。画素Ｇ１、画素Ｇ２、画素Ｂ１、画素Ｂ２に対しても同様である。

図１２は、画素Ｒ２の信号を遅延させる場合の合成部４４０ａの動作例を示すタイミングチャートである。画素Ｒ２を遅延させる（シートスルーモード）の場合、図９に示した画素Ｒ１と画素Ｒ２に対する関係とは逆の関係になる。さらに、画素Ｒ１は遅延させないため、ＴＧ４８は、トランジスタＴＤ１をＯＮさせずにＴＤ２のみをＯＮさせて画素Ｒ２の信号を容量Ｃｘｓｒに保持させて遅延させる。信号を読み出すときには、トランジスタＲＤＳ＿Ｒ、ＲＤＳ＿Ｒ１が同時にＯＮにされる。画素Ｇ１、画素Ｇ２、画素Ｂ１、画素Ｂ２に対しても同様である。

なお、画素Ｒ１を遅延させる（例えばスキャンモード）の場合、トランジスタＴＤ１のみをＯＮにして画素Ｒ１の信号を遅延させ、信号を読み出すときにはトランジスタＲＤＳ＿Ｒ、ＲＤＳ＿Ｒ２が同時にＯＮにされる。

図１３は、画素Ｒ２の信号を遅延させる場合に合成部４４０ａが行う信号の合成（平均化）を概念的に示す図である。図１３に示した例では、図１０に示した例に対して画素Ｒ１と画素Ｒ２との関係が逆にされている。例えば、図１０に示された読取方式（スキャンモード又はシートスルーモード）から変更された場合、ＲＧＢの読取順が逆になるとともに、画素Ｒ１と画素Ｒ２の関係も逆になる。そのため、図１３では図１０に対して画素Ｒ１と画素Ｒ２の関係が入れ替わっている。具体的には、合成部４４０ａは、画素Ｒ２が先に原稿を読み出すので、画素Ｒ２を遅延させた信号と画素Ｒ１の信号とを合成（平均化）する。

このように、画像読取装置１００は、遅延させる画素が選択可能に構成されることにより、読取方式（スキャンモード又はシートスルーモード）が変更されても、合成部４４０ａが信号を正しく合成することができる。

図１４は、合成部４４０の第２変形例（合成部４４０ｂ）を示す図である。図１４に示すように、合成部４４０ｂは、トランジスタ（スイッチ）ＷＳ１ａ、ＷＳ１ｂ、ＷＳ２ａ、ＷＳ２ｂ、ＲＤＳ＿Ｒ１、ＲＤＳ＿Ｒ２、ＲＤＳ＿Ｒと、容量Ｃｓｒ１、Ｃｓｒ２、Ｃｘｓｒ（代替保持部）を、光電変換素子４００が受光する光の色（Ｒ、Ｇ、Ｂ）ごとに有し、信号の保持及び合成を行う。

図１１に示した合成部４４０ａでは、バッファ４４１を介して信号を容量Ｃｘｓｒに保持させることによって遅延を実現していた。これは、信号を別の容量に移す動作を簡便に行うためである（容量同士を接続する場合は信号が減衰し感度が変わってしまう）。ここで、バッファ４４１は、忠実に信号レベルを再生する精度が必要であるため、回路規模が比較的大きくなり易い。

図１４に示した合成部４４０ｂでは、容量Ｃｓｒ１（又は容量Ｃｓｒ２）と、容量Ｃｘｓｒとを交互に動作させることにより、バッファ４４１が不要となっている。また、合成部４４０ｂは、ＰＩＸＯＵＴ＿Ｒ１、ＰＩＸＯＵＴ＿Ｒ２からの信号を、トランジスタＷＳ１ｂ、ＷＳ２ｂを介して容量Ｃｘｓｒに直接保持させることが可能となっている。合成部４４０ｂは、遅延対象の画素の信号が更新される度に、つまり１ライン毎に交互に動作する。同様に、トランジスタＲＤＳ＿Ｒ、ＲＤＳ＿Ｒ＊も交互に動作する。

図１５は、画素Ｒ１の信号を遅延させる場合の合成部４４０ｂの動作例を示すタイミングチャートである。図１５に示した例では、画像読取装置１００は変倍（５０％縮小）の動作を行っており、画素Ｒ１が画素Ｒ２よりも先に画像を読む場合を示している。

図１５に示した例において、画素Ｒ１でパターン１とパターン２・・・のように画像を読み取り、次いで０．５ライン後に画素Ｒ２で同じパターン１とパターン２・・・の画像を読み取る点は図９に示した例と同じである。このとき、遅延対象となる画素Ｒ１については、トランジスタＷＳ＿１ａ、ＷＳ＿１ｂを交互にＯＮさせて、信号を保持させる容量をライン毎に切り替える。

図１５に示した例では、例えば図１３に示したパターン１とパターン２の信号が容量Ｃｓｒ１に保持され、次に読み取られるパターン３とパターン４の信号が容量Ｃｘｓｒに保持される。このように、合成部４４０ｂは、信号を保持させる容量を交互に切替える。

また、ＴＧ４８は、遅延対象ではない画素Ｒ２に対しては、トランジスタＷＳ＿２ａのみを制御し、図９に示した例と同様に信号を保持させるのみである。

一方、画素Ｒ１に対しては、ＴＧ４８は、容量に保持させた信号を読み出す場合にも、トランジスタＲＤＳ＿Ｒ１、ＲＤＳ＿Ｒを交互にＯＮさせ、容量Ｃｓｒ１、Ｃｘｓｒの信号を交互に読み出させる。ＴＧ４８は、画素Ｒ２に対してはトランジスタＲＤＳ＿Ｒ２のみを制御し、図９に示した例と同様に容量Ｃｓｒ２から信号を読み出させるのみである。

つまり、Ｎライン目の信号を容量Ｃｓｒ１に保持させて読み出した場合、Ｎ＋１ライン目の信号は容量Ｃｘｓｒに保持されて読み出され、容量Ｃｓｒ１（又はＣｓｒ２）と容量Ｃｘｓｒは２ラインに１回動作することになる。このとき、容量Ｃｓｒ１（又はＣｓｒ２）と容量Ｃｘｓｒは、画素からの信号に対して保持と遅延の機能を１つの容量で実施することになるため、容量間での信号の転送がなくなるため、バッファ４４１が不要となっている。

なお、画素Ｒ２が画素Ｒ１よりも先に画像を読む場合（動作条件は図１２に相当）には、上述した画素Ｒ１と画素Ｒ２の動作が逆転することになる。画素Ｇ１、画素Ｇ２、画素Ｂ１、画素Ｂ２に対しても、タイミングが異なるのみであり同様である。

図１６は、合成部４４０の第３変形例（合成部４４０ｃ）を示す図である。図１６に示すように、合成部４４０ｃは、トランジスタ（スイッチ）ＷＳ１、ＷＳ２、ＲＤＳ＿Ｒ１、ＲＤＳ＿Ｒ２と、容量Ｃｓｒ１、Ｃｓｒ２を、光電変換素子４００が受光する光の色（Ｒ、Ｇ、Ｂ）ごとに有し、信号の保持及び合成を行う。合成部４４０ｃは、他の変形例などに比べて、チップ内で面積を占める容量（メモリ）が削減されているため、簡素化の効果が大きくなっている。

合成部４４０ｃは、他の変形例などと異なり、信号を合成するタイミングと、画素から容量へ信号を移動させるタイミングとを異ならせることができるようにされている。つまり、合成部４４０ｃは、露光タイミングをずらした期間に信号の合成（平均化）動作を行うことにより、容量Ｃｘｓｒが不要となっている。そして、合成部４４０ｃは、合成部４４０ｂに対して容量メモリＣｘｓｒ、トランジスタＷＳ＿Ｒ１ｂ、ＷＳ＿Ｒ２ｂ、ＲＤＳが削除された構成となっている。

図１７は、画素Ｒ１の信号を遅延させる場合の合成部４４０ｃの動作例を示すタイミングチャートである。図１７に示した例では、画像読取装置１００は変倍（５０％縮小）の動作を行っており、画素Ｒ１が画素Ｒ２よりも先に画像を読む場合を示している。

図１７に示した例では、図１５に示した例に対して信号の合成（平均化）と後段への読み出し動作を分けている点が異なる。例えば、画素Ｒ１、画素Ｒ２については、トランジスタＷＳ１、ＷＳ２の動作タイミングで容量Ｃｓｒ１、Ｃｓｒ２に信号を保持させることは同じである。容量Ｃｓｒ１が遅延させる機能を兼ねているため（逆読みの場合は容量Ｃｓｒ２が遅延させる機能を持つことになる）、容量Ｃｓｒ１が保持する信号は、次にトランジスタＲＤＳ＿Ｒ１がＯＮして読み出されるまで保持されることによって遅延させられる。

容量Ｃｓｒ１、Ｃｓｒ２は、後段に対して接続されていない状態でトランジスタＲＤＳ＿Ｒ１、ＲＤＳ＿Ｒ２が同時にＯＮすることによって保持した信号が合成（平均化）される。平均化された信号は、容量Ｃｓｒ１とＣｓｒ２に均等に振り分けられ、トランジスタＲＤＳ＿Ｒ２のみがＯＮされることによって後段に読み出される。ここで、ＴＧ４８は、露光タイミングをずらして発生させた期間（Ｔの期間）に信号の平均化動作を行うことにより、平均化のタイミングと、画素から容量に信号を移動させるタイミングが重なることを回避している。ここで、ＴＧ４８は、それぞれ信号を保持している容量Ｃｓｒ１、Ｃｓｒ２のいずれかが新たな信号を保持するまでの期間に、容量Ｃｓｒ１、Ｃｓｒ２が保持する信号を平均化させた後、例えば容量Ｃｓｒ２が保持する信号を読み出すことにより、容量Ｃｓｒ１、Ｃｓｒ２がそれぞれ保持する信号を合成するタイミングを制御する。

なお、図１７にはＲＧＢそれぞれのタイミングが示されており、信号が平均化されて後段に読み出されるタイミングがＲＧＢで時系列動作となっている。また、合成部４４０ｃは、信号を平均化するために、後段が接続されていない状態でＲＤＳ＿＊１、ＲＤＳ＿＊２が同時にＯＮにされているが、これらとは別に容量Ｃｓｒ１と容量Ｃｓｒ２の間にスイッチ（加算スイッチ）が設けられ、読出線と容量間が電気的に切り離されて、平均化がＲＧＢで同時に行われてもよい。

なお、上述した画像読取装置１００の変倍読取の場合の動作例は、露光タイミングがずらされた状態でないと実現されない。そこで、画像読取装置１００は、例えば等倍読取の場合には本来露光タイミングがずらされる必要がないが、この場合でも画像への影響が無視できる程度に露光タイミングがずらされてもよい。画像読取装置１００は、等倍読取のときに例えばライン周期の１％程度の露光タイミングのずれが設けられてもよい。つまり、画像読取装置１００は、変倍状態によらず上述した合成を実現することが可能である。

図１８は、合成部４４０の第４変形例（合成部４４０ｄ）を示す図である。図１８に示すように、合成部４４０ｄは、トランジスタ（スイッチ）ＷＳ１、ＷＳ２、ＷＲ１、ＷＲ２、ＲＤＳ＿Ｒ１、ＲＤＳ＿Ｒ２、ＲＤＲ＿Ｒ１、ＲＤＲ＿Ｒ２と、容量Ｃｓｒ１、Ｃｓｒ２、Ｃｒｒ１、Ｃｒｒ２（基準保持部）を、光電変換素子４００が受光する光の色（Ｒ、Ｇ、Ｂ）ごとに有し、信号の保持及び合成を行う。

画像読取装置１００がＣＤＳを行う場合、光電変換素子４００は、画素からリセットレベルとシグナルレベルの２種類の信号を出力し、後段回路でそれらの差分を取ってＦＰＮ（Ｆｉｘｅｄ−Ｐａｔｔｅｒｎ−Ｎｏｉｓｅ）を除去する。この場合、光電変換素子４００は、リセットレベルとシグナルレベルの２種類の信号を保持する必要がある。そこで、合成部４４０ｄは、ＣＤＳの実行を可能にするように、リセットレベルの信号を保持する容量Ｃｒｒ１、Ｃｒｒ２と、リセットレベルの信号を保持するためのトランジスタＷＲ１、ＷＲ２と、リセットレベルの信号を読み出すためのトランジスタＲＤＲ＿Ｒ１、ＲＤＲ＿Ｒ２が追加されている。

図１９は、画素Ｒ１の信号を遅延させる場合の合成部４４０の第５変形例の動作を示すタイミングチャートである。合成部４４０の第５変形例は、合成部４４０ｃに対してリセットレベルの信号を保持する容量Ｃｒｒ１、Ｃｒｒ２と、リセットレベルの信号を保持するためのトランジスタＷＲ１、ＷＲ２と、リセットレベルの信号を読み出すためのトランジスタＲＤＲ＿Ｒ１、ＲＤＲ＿Ｒ２が追加された構成となる。図１９に示した例では、変倍時（５０％縮小）の場合の動作が示されており、画素Ｒ１が画素Ｒ２よりも先に画像を読む場合が示されている。

図１９に示した例では、図１７に示した例に対して、リセットレベルの保持・平均化・読出動作が追加されている。例えば、画素Ｒ１から信号が読み出される場合、シグナルレベルに先立ってリセットレベルが読み出される。このとき、画素はリセット状態、又は等価な状態にされ、リセットレベルの信号を出力し、トランジスタＷＲ１がＯＮにされることによってリセットレベルの信号が容量Ｃｒｒ１に保持される。

次いで、画素Ｒ１は、シグナルレベルの信号を出力し、トランジスタＷＳ１がＯＮにされることによって容量Ｃｓｒ１にシグナルレベルの信号が保持される。ここでは、０．５ラインの遅れはあるものの、画素Ｒ２についても同様に容量Ｃｒｒ２、Ｃｓｒ２にそれぞれ画素Ｒ２のリセットレベル、シグナルレベルの信号が保持される。

ここでは、信号が読み出される場合にも、図１７に示した例に対してリセットレベルの読出動作が追加されているだけであり、トランジスタＲＤＲ＿Ｒ１とＲＤＲ＿Ｒ２、又は、ＲＤＳ＿Ｒ１とＲＤＳ＿Ｒ２が同時にＯＮされることによって信号の平均化が行なわれる点は図１７と同じである。平均化された信号は、トランジスタＲＤＲ＿Ｒ２、又はＲＤＳ＿Ｒ２が再度ＯＮされて後段に読み出される。ここで、画素Ｒ１は図１７と同じように０．５ライン分遅延されて読み出されることになる。画素Ｇ１、画素Ｇ２、画素Ｂ１、画素Ｂ２に対しても、順次に同様に動作する。

次に、光電変換素子４００が基板１１２に実装されている状態の違いによる読取位置のずれについて説明する。図２０は、光電変換素子４００が基板１１２に実装されている異なる状態を模式的に示す図である。例えば画像読取装置１００において、露光位置のずれが発生するのは変倍時のみではない。

例えば図２０に示すように光電変換素子４００が実装されている基板１１２の傾きが異なる場合、露光位置のずれが生じる。図２０（ａ）に示すように、光が入射する方向に対して画素列が直交するように基板１１２が配置されている場合、図３に示したように、例えば第１光電変換部４０ａと第２光電変換部４０ｂとは１ライン分ずれており、各色間は３ライン分ずれている。つまり、読み取り原稿から結像されて光電変換素子４００に入射される光もこれらのライン分だけずれた光が入射されることになる。

ここで、図２０（ｂ）に示したように、基板１１２が傾いた場合、図３に示した１ライン、３ライン分のずれの位置関係が変化する。例えば、基板１１２が３０度傾いた場合、入射光から見た実質的な位置ずれはそれぞれ０．８７ライン／２．６ラインに変化する。これは８７％に変倍（縮小）することと等価である。すなわち、変倍ではない等倍読取であっても露光位置のずれが発生するということである。したがって、画像読取装置１００は、変倍読取か否かではなく、読取位置ずれ量に応じて露光タイミングを変更するようにされてもよい。また、上述した合成は、変倍読取の場合に限らず、解像度が変更可能にされる場合にも用いられる。なお、図２０では基板１１２（光電変換素子４００）の傾きを例に説明したが、これと同様のずれは集光レンズや反射ミラーの傾き（偏心）によっても生じることがある。

４０ａ 第１光電変換部（ＰＩＸ（Ｒ１））
４０ｂ 第２光電変換部（ＰＩＸ（Ｒ２））
４０ｃ 第３光電変換部（ＰＩＸ（Ｇ１））
４０ｄ 第４光電変換部（ＰＩＸ（Ｇ２））
４０ｅ 第５光電変換部（ＰＩＸ（Ｂ１））
４０ｆ 第６光電変換部（ＰＩＸ（Ｂ２））
４４ ＡＭＥＭ（アナログメモリ：蓄積部）
４８ ＴＧ（Timing Generator：制御部）
１００ 画像読取装置
１１２ 基板
２００ 自動原稿給送装置（ＡＤＦ）
３００ 画像形成装置
３０５ 作像部（画像形成部）
４００ 光電変換素子
４４０、４４０ａ〜４４０ｄ 合成部
ＰＤ フォトダイオード（受光素子）
Ｃｓｒ１、Ｃｓｒ２ 容量（保持部）
Ｃｘｓｒ、Ｃｘｓｒ１ 容量（代替保持部）
Ｃｒｒ１、Ｃｒｒ２ 容量（基準保持部）

特許第５５９４３６２号公報

Claims (9)

1. 被写体に対して相対的に移動させられつつ、前記被写体から受ける光を光電変換する光電変換素子であって、
   移動方向に配列されて前記被写体から受ける光を色毎に光電変換する複数の受光素子と、
   前記複数の受光素子がそれぞれ光電変換した信号を合成する合成部と、
   前記被写体における同じ位置からの光を前記複数の受光素子がそれぞれ異なる時間に光電変換した同じ色の信号を前記合成部が合成するように、前記複数の受光素子が露光するタイミングと、前記合成部が信号を合成するタイミングとを制御する制御部と、
   を有することを特徴とする光電変換素子。
2. 前記合成部は、
   前記複数の受光素子が光電変換した信号をそれぞれ保持する複数の保持部を有し、
   前記制御部は、
   前記複数の受光素子それぞれが露光するタイミングを移動速度に応じてずらすように制御するとともに、前記複数の保持部がそれぞれ保持する信号を合成するタイミングを制御すること
   を特徴とする請求項１に記載の光電変換素子。
3. 前記制御部は、
   選択された前記複数の受光素子の少なくともいずれかが露光するタイミングを遅らせるとともに、前記複数の保持部がそれぞれ保持する信号の選択された少なくともいずれかを読み出すタイミングを遅らせることによって前記合成部が信号を合成するタイミングを制御すること
   を特徴とする請求項２に記載の光電変換素子。
4. 前記複数の受光素子のいずれかが光電変換した信号を、前記複数の保持部のいずれかの代わりに保持可能にされた代替保持部をさらに有し、
   前記制御部は、
   前記複数の保持部のいずれかと前記代替保持部とに対して、前記複数の受光素子のいずれかが光電変換した信号を交互に保持させて、前記合成部が信号を合成するタイミングを制御すること
   を特徴とする請求項２又は３に記載の光電変換素子。
5. 前記制御部は、
   それぞれ信号を保持している前記複数の保持部のいずれかが新たな信号を保持するまでの期間に、前記複数の保持部が保持する信号を平均化させた後、前記複数の保持部のいずれかが保持する信号を読み出すことにより、前記複数の保持部がそれぞれ保持する信号を合成するタイミングを制御すること
   を特徴とする請求項２に記載の光電変換素子。
6. 前記合成部は、
   前記複数の受光素子それぞれに対して、光電変換した信号の基準となる基準信号を保持する複数の基準保持部を有し、
   前記制御部は、
   前記複数の基準保持部がそれぞれ保持する基準信号を合成するタイミングを制御すること
   を特徴とする請求項２乃至５のいずれか１項に記載の光電変換素子。
7. 請求項１乃至６のいずれか１項に記載の光電変換素子を有すること
   を特徴とする画像読取装置。
8. 移動方向に直交する方向にも前記受光素子が配列された前記光電変換素子により、前記被写体に対する相対的な走査によって、前記被写体を読み取る画像読取装置であって、
   前記制御部は、
   前記被写体を読み取る読取変倍率及び読取解像度に応じて、複数の前記受光素子が露光するタイミングと、前記合成部が信号を合成するタイミングとを制御すること
   を特徴とする請求項７に記載の画像読取装置。
9. 請求項７又は８に記載の画像読取装置と、
   前記画像読取装置が読取った画像データに基づく画像を形成する画像形成部と、
   を有することを特徴とする画像形成装置。

Images