Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6788974B2 - Electronic components - Google Patents
[go: Go Back, main page]

JP6788974B2 - Electronic components - Google Patents

Electronic components Download PDF

Info

Publication number
JP6788974B2
JP6788974B2 JP2016018130A JP2016018130A JP6788974B2 JP 6788974 B2 JP6788974 B2 JP 6788974B2 JP 2016018130 A JP2016018130 A JP 2016018130A JP 2016018130 A JP2016018130 A JP 2016018130A JP 6788974 B2 JP6788974 B2 JP 6788974B2
Authority
JP
Japan
Prior art keywords
layer
base material
electronic component
base
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016018130A
Other languages
Japanese (ja)
Other versions
JP2017139294A (en
Inventor
俊孝 林
俊孝 林
紳弥 清野
紳弥 清野
頌 藤田
頌 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016018130A priority Critical patent/JP6788974B2/en
Publication of JP2017139294A publication Critical patent/JP2017139294A/en
Application granted granted Critical
Publication of JP6788974B2 publication Critical patent/JP6788974B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、電子部品に関し、詳しくは、基材上に金属焼結体層を含む電極や回路などの導体層が配設された構造を有する電子部品に関する。 The present invention relates to an electronic component, and more particularly to an electronic component having a structure in which a conductor layer such as an electrode or a circuit including a metal sintered body layer is arranged on a base material.

基材上に、金属微粒子の焼結膜を含む電極を備える電子部品の1つに、例えば、特許文献1に記載されているような導電性基板がある。 One of the electronic components having an electrode containing a sintered film of metal fine particles on a base material is, for example, a conductive substrate as described in Patent Document 1.

この導電性基板は、基材上に、金属または金属酸化物微粒子を含む塗布液を印刷して印刷層を形成し、該印刷層を焼成処理して金属微粒子焼結膜を形成してなる導電性基板であって、X線回折により測定した金属微粒子焼結膜の結晶子径が25nm〜100nmであり、かつ金属微粒子焼結膜の断面の空隙率が1%以下であることを特徴とするものである。 In this conductive substrate, a coating liquid containing metal or metal oxide fine particles is printed on a base material to form a printed layer, and the printed layer is fired to form a metal fine particle sintered film. The substrate is characterized in that the crystallite diameter of the metal fine particle sintered film measured by X-ray diffraction is 25 nm to 100 nm, and the porosity of the cross section of the metal fine particle sintered film is 1% or less. ..

そして、特許文献1には、上記金属または金属酸化物が、銅、酸化銅、および表面が酸化された銅から選ばれる少なくとも1種である導電性基板が開示されている。 Further, Patent Document 1 discloses a conductive substrate in which the metal or metal oxide is at least one selected from copper, copper oxide, and copper whose surface is oxidized.

さらに、特許文献1には、上記金属微粒子焼結膜と基材の間に、異種金属層または金属酸化物層を有さない構成のものが開示され、また、基材を構成する材料がポリイミド樹脂であるものが開示されている。 Further, Patent Document 1 discloses a structure having no dissimilar metal layer or metal oxide layer between the metal fine particle sintered film and the base material, and the material forming the base material is a polyimide resin. What is disclosed.

なお、基材としては、ポリイミド樹脂の他、無機材料、耐熱性の低い有機材料を用いることも可能であるとされている。 In addition to the polyimide resin, an inorganic material or an organic material having low heat resistance can be used as the base material.

また、特許文献1においては、マイクロ波表面波プラズマにより、焼成処理されて形成された金属微粒子焼結膜は、厚みが50nm〜2μm程度、好ましくは100〜1000nmであるとされており、配線の体積抵抗率は実施例1において、6.5×10-6Ωcmと例示されている。 Further, in Patent Document 1, the metal fine particle sintered film formed by firing treatment by microwave surface wave plasma is said to have a thickness of about 50 nm to 2 μm, preferably 100 to 1000 nm, and the volume of the wiring. The resistivity is exemplified in Example 1 as 6.5 × 10 -6 Ωcm.

上述の特許文献1によれば、ポリイミドなどの基材上に、銅配線などの金属微粒子焼結膜を形成してなり、金属微粒子焼結膜と基材との密着性が高く、優れた導電性を有する導電性基板が得られるとされている。 According to the above-mentioned Patent Document 1, a metal fine particle sintered film such as copper wiring is formed on a base material such as polyimide, and the metal fine particle sintered film has high adhesion to the base material and has excellent conductivity. It is said that a conductive substrate having a possession can be obtained.

特許第5387034号公報Japanese Patent No. 5387034

しかしながら、特許文献1の導電性基板においては、配線とする金属微粒子焼結膜は、マイクロ波表面波プラズマにより焼成処理された場合、厚みが例えば50nm〜2μmと薄いため、低抵抗の配線形成には適していないという問題点がある。 However, in the conductive substrate of Patent Document 1, the metal fine particle sintered film used as wiring has a thin thickness of, for example, 50 nm to 2 μm when fired by microwave surface wave plasma, so that it is suitable for forming low resistance wiring. There is a problem that it is not suitable.

一方、金属微粒子焼結膜を厚くしようとすると、配線材料中の溶媒が気化する際に気孔が発生しやすくなり、金属微粒子焼結膜の空隙率が上昇して、体積抵抗率の低い配線を形成することが困難になる。 On the other hand, if an attempt is made to thicken the metal fine particle sintered film, pores are likely to be generated when the solvent in the wiring material is vaporized, and the porosity of the metal fine particle sintered film is increased to form a wiring having a low volume resistance. It becomes difficult.

また、雰囲気は焼結膜表面から侵入するため、焼結膜の膜厚が厚くなるほど焼結膜の内部まで、均一に焼結させることは困難で、この面からも体積抵抗率の低い配線形成を行うことが困難である。 In addition, since the atmosphere penetrates from the surface of the sintered film, it is difficult to uniformly sinter the inside of the sintered film as the film thickness of the sintered film increases, and wiring having a low volume resistivity should be formed from this aspect as well. Is difficult.

したがって,特許文献1の発明から得られる金属微粒子焼結膜は、表面の影響を受けない塊状の金属材料、いわゆるバルク状の金属材料(例えば、金属箔,めっき膜、棒状金属など)のような金属材料に比べて、体積抵抗率が高くなってしまうことを回避することは困難であるのが実情である。 Therefore, the metal fine particle sintered film obtained from the invention of Patent Document 1 is a metal such as a massive metal material that is not affected by the surface, that is, a so-called bulk metal material (for example, metal foil, plating film, rod-shaped metal, etc.). In reality, it is difficult to avoid having a higher volume resistance than that of a material.

なお、特許文献1の実施例1では、体積抵抗率が例えば、6.5×10-6Ωcmのものが示されている(特許文献1の第1表の実施例1)が、いわゆるバルク状の金属材料膜の場合体積抵抗率は、例えば1.694×10-6Ωcmと低い値となる(金属データブック改訂4版、日本金属学会編、丸善株式会社出版)。 In Example 1 of Patent Document 1, for example, one having a volume resistivity of 6.5 × 10 -6 Ωcm is shown (Example 1 of Table 1 of Patent Document 1), but it is in a so-called bulk form. In the case of the metal material film of No. 1, the volume resistivity is as low as 1.694 × 10 -6 Ωcm (Metal Data Book Revised 4th Edition, edited by Japan Institute of Metals, published by Maruzen Publishing Co., Ltd.).

また、特許文献1の導電性基板は、基材(絶縁基材)の表面での電気接続のための構成を備えたものであり、基材の厚み方向の電気接続や、基材層間の電気的接続については具体的な構成は示されておらず、基材の厚み方向や基材層間の電気的接続についての信頼性の向上や低抵抗化などの課題の解決方法は示されていない。 Further, the conductive substrate of Patent Document 1 has a configuration for electrical connection on the surface of a base material (insulating base material), and has a configuration for electrical connection in the thickness direction of the base material and electricity between base material layers. No specific configuration is shown for the target connection, and no solution to problems such as improvement of reliability and reduction of resistance in the thickness direction of the base material and the electrical connection between the base materials is not shown.

本発明は、上記課題を解決するものであり、基材上にCu焼結体を含む下地配線層を備えた導体層であって、金属焼結体からなる導体よりも体積抵抗率が低く、信頼性の高い導体層を有する電子部品を提供することを目的とする。 The present invention solves the above-mentioned problems, and is a conductor layer provided with a base wiring layer containing a Cu sintered body on a base material, and has a lower volume resistivity than a conductor made of a metal sintered body. An object of the present invention is to provide an electronic component having a highly reliable conductor layer.

上記課題を解決するために、本発明の電子部品は、
基材と、前記基材上に配設された導体層を備えた電子部品であって、
前記導体層が、
前記基材上に配設された、平均結晶子径が60nm以上150nm以下のCu焼結体を有する下地配線層と、
前記下地配線層を構成するCu焼結体の表面近傍の空隙が、Cuめっき金属により埋められてなる中間層と、
前記中間層上に形成されたCuめっき膜層と
を具備しており、
前記下地配線層の周囲は前記中間層によって覆われ、前記中間層の周囲は前記Cuめっき膜層によって覆われており、
前記Cu焼結体は、Cu粒子どうしが焼結して連結した焼結体であることを特徴としている。
In order to solve the above problems, the electronic component of the present invention
An electronic component provided with a base material and a conductor layer disposed on the base material.
The conductor layer
A base wiring layer having a Cu sintered body having an average crystallite diameter of 60 nm or more and 150 nm or less, which is arranged on the base material,
An intermediate layer in which voids near the surface of the Cu sintered body constituting the base wiring layer are filled with Cu-plated metal, and
It is provided with a Cu plating film layer formed on the intermediate layer.
The periphery of the base wiring layer is covered with the intermediate layer, and the periphery of the intermediate layer is covered with the Cu plating film layer.
The Cu sintered body is characterized in that it is a sintered body in which Cu particles are sintered and connected to each other.

本発明の電子部品においては、前記基材がビアホールを有し、前記ビアホールにはビア電極が配設され、前記導体層が前記ビア電極と電気的に接続するように配設されているとともに、前記導体層を構成する前記下地配線層と前記ビア電極とが両者の界面で金属結合していることが好ましい。 In the electronic component of the present invention, the base material has a via hole, a via electrode is arranged in the via hole, and the conductor layer is arranged so as to be electrically connected to the via electrode. It is preferable that the base wiring layer constituting the conductor layer and the via electrode are metal-bonded at the interface between the two.

ビア電極を備えることにより、基材の平面方向だけでなく、ビア電極を介して、基材の厚み方向にも電気接続を得ることが可能になる。
また、ビア電極と導体層が金属結合により確実に接続された信頼性の高い電子部品を提供することが可能になる。
By providing the via electrode, it is possible to obtain an electrical connection not only in the plane direction of the base material but also in the thickness direction of the base material via the via electrode.
Further, it becomes possible to provide a highly reliable electronic component in which the via electrode and the conductor layer are securely connected by metal bonding.

また、前記ビア電極が、CuまたはCu合金を含む材料から形成されたものであることが好ましい。
還元性の焼成雰囲気で焼成してCuの酸化物を還元し、あるいは、還元性溶媒を存在させてCuの酸化物を還元することにより、導体層を構成する金属と、ビア電極を構成する金属どうしが直接に金属結合した強固な接合を実現することが可能になり、信頼性の高い電子部品を得ることができる。
Further, it is preferable that the via electrode is formed of a material containing Cu or a Cu alloy.
By firing in a reducing firing atmosphere to reduce Cu oxide, or by reducing Cu oxide in the presence of a reducing solvent, the metal constituting the conductor layer and the metal constituting the via electrode It becomes possible to realize a strong bond in which metal bonds are directly formed with each other, and a highly reliable electronic component can be obtained.

また、本発明の電子部品は、前記基材の一方の主面と他方の主面の両方に、前記導体層が配設されている構成とすることも可能である。
基材の一方の主面と他方の主面の両方に導体層を配設することにより、導体層を配設するための領域の省スペース化を図ることが可能になる。
Further, the electronic component of the present invention may have a configuration in which the conductor layer is disposed on both one main surface and the other main surface of the base material.
By disposing the conductor layer on both one main surface and the other main surface of the base material, it is possible to save space in the area for disposing the conductor layer.

また、本発明の電子部品は、前記基材が複数枚積層されて積層体を構成し、前記導体層が前記積層体の内部に配設されているとともに、前記積層体の内部に配設され、前記基材を介して対向する前記導体層の少なくとも一部が、前記ビア電極を介して層間接続されている構成とすることも可能である。
上記の構成とすることにより、面方向の導体層の配設領域の省スペース化をさらに進めることができる。
Further, in the electronic component of the present invention, a plurality of the base materials are laminated to form a laminated body, and the conductor layer is disposed inside the laminated body and is arranged inside the laminated body. It is also possible that at least a part of the conductor layers facing each other via the base material is interconnected via the via electrode.
With the above configuration, it is possible to further save space in the arrangement region of the conductor layer in the plane direction.

また、前記基材が,有機材料および無機材料のいずれか一方、または両者を組み合わせた材料から形成されていることが好ましい。
本発明の電子部品は、導体層が平均結晶子径60nm以上150nm以下のCu焼結体を含むものであり、そのようなCu焼結体は、低温で熱処理することによって形成することが可能であることから、基材として、例えばセラミックなどの耐熱性に優れた無機材料を用いることが可能であることはもちろん、例えばエポキシ樹脂などの、セラミックなどの無機材料に比べて耐熱性が低い有機材料からなるものを用いることも可能である。
Further, it is preferable that the base material is formed of either one of an organic material and an inorganic material, or a combination of both.
The electronic component of the present invention contains a Cu sintered body in which the conductor layer has an average crystallite diameter of 60 nm or more and 150 nm or less, and such a Cu sintered body can be formed by heat treatment at a low temperature. Therefore, it is possible to use an inorganic material having excellent heat resistance such as ceramic as a base material, and of course, an organic material having lower heat resistance than an inorganic material such as ceramic such as epoxy resin. It is also possible to use one consisting of.

本発明の電子部品は、基材に形成された導体層が、平均結晶子径が60nm以上150nm以下のCu焼結体を有する下地配線層と、下地配線層を構成するCu焼結体の表面近傍の空隙が、Cuめっき金属により埋められてなる中間層と、中間層上に形成されたCuめっき膜層とを備えており、導体層を構成するCuめっき膜層および中間層の緻密性が高く、かつ、下地配線層への密着性にも優れているため、従来の金属焼結体からなる導体よりも体積抵抗率が低く、信頼性の高い導体層を備えた電子部品を提供することが可能になる。 In the electronic component of the present invention, the conductor layer formed on the base material has a base wiring layer having a Cu sintered body having an average crystallite diameter of 60 nm or more and 150 nm or less, and a surface of the Cu sintered body constituting the base wiring layer. An intermediate layer in which nearby voids are filled with Cu-plated metal and a Cu-plated film layer formed on the intermediate layer are provided, and the Cu-plated film layer and the intermediate layer constituting the conductor layer are dense. To provide an electronic component having a highly reliable conductor layer having a lower volume resistance than a conventional conductor made of a metal sintered body because it is high and has excellent adhesion to the underlying wiring layer. Becomes possible.

本発明の実施例1にかかる電子部品(配線基板)の構成を示す断面図である。It is sectional drawing which shows the structure of the electronic component (wiring board) which concerns on Example 1 of this invention. 本発明の実施例1にかかる電子部品(配線基板)の導体層のTEM像を示す図である。It is a figure which shows the TEM image of the conductor layer of the electronic component (wiring board) which concerns on Example 1 of this invention. 本発明の実施例2にかかる電子部品(配線基板)の構成を示す断面図である。It is sectional drawing which shows the structure of the electronic component (wiring board) which concerns on Example 2 of this invention. 本発明の実施例2にかかる電子部品(配線基板)のビア電極と下地配線層(Cu焼結体層)の接合界面のFE−SEM像を示す図である。It is a figure which shows the FE-SEM image of the bonding interface of the via electrode of the electronic component (wiring board) and the base wiring layer (Cu sintered body layer) which concerns on Example 2 of this invention. 本発明の実施例3にかかる電子部品(配線基板)の構成を示す断面図である。It is sectional drawing which shows the structure of the electronic component (wiring board) which concerns on Example 3 of this invention. 本発明の実施例4にかかる電子部品(多層基板)の構成を示す断面図である。It is sectional drawing which shows the structure of the electronic component (multilayer substrate) which concerns on Example 4 of this invention.

以下に本発明を実施するための形態を示して、本発明の特徴とするところをさらに詳しく説明する。 Hereinafter, embodiments for carrying out the present invention will be shown, and the features of the present invention will be described in more detail.

本発明の電子部品は、例えば、後述の実施例1の説明でも用いる図1に示すように、基材(基板)1と、基材1上に配設された導体層2を有する電子部品(配線基板)Aである。 The electronic component of the present invention is, for example, an electronic component having a base material (board) 1 and a conductor layer 2 arranged on the base material 1, as shown in FIG. 1 which is also used in the description of Example 1 described later. Wiring board) A.

そして、導体層2は、基材1上に配設された、平均結晶子径が60nm以上150nm以下のCu焼結体21aを主たる成分とする下地配線層21と、下地配線層21の表面近傍の空隙(下地配線層21の焼結に由来して形成された隙間)が、Cuめっき金属22aにより埋められてなる中間層22と、中間層22上に形成されたCuめっき膜層23とを備えている。 The conductor layer 2 includes a base wiring layer 21 having an average crystallite diameter of 60 nm or more and 150 nm or less as a main component, which is arranged on the base material 1, and near the surface of the base wiring layer 21. The gap (gap formed by sintering the base wiring layer 21) is filled with the Cu-plated metal 22a to form the intermediate layer 22 and the Cu-plated film layer 23 formed on the intermediate layer 22. I have.

なお、ここでは、下地配線層21についてX線回折測定を行い、ピーク<111>、<200>、<311>の3つのピークを得た。そして、得られた3つのピークを用いて、リートベルト法により結晶子径を算出し、その平均値を平均結晶子径とした。 Here, X-ray diffraction measurement was performed on the base wiring layer 21, and three peaks <111>, <200>, and <311> were obtained. Then, the crystallite diameter was calculated by the Rietveld method using the obtained three peaks, and the average value was taken as the average crystallite diameter.

このような構成を備えた電子部品(配線基板)Aにおいては、Cu焼結体21aを有する下地配線層21の、Cuめっきが施される面が凹凸や空隙を有しているため、Cu焼結体21aの空隙にCuめっき金属22aが入り込むことにより形成される中間層22のアンカー効果により、下地配線層21とCuめっき膜層23の密着性が向上する。 In the electronic component (wiring substrate) A having such a configuration, the surface of the base wiring layer 21 having the Cu sintered body 21a to be subjected to Cu plating has irregularities and voids, so that Cu baking is performed. The adhesion between the base wiring layer 21 and the Cu plating film layer 23 is improved by the anchor effect of the intermediate layer 22 formed by the Cu plating metal 22a entering the voids of the body 21a.

また、本発明の電子部品(配線基板)Aにおいては、高密度のCuめっき膜層(いわゆるバルク金属層)23と、その下側に位置する中間層22を備えているので、Cu焼結体のみから形成された配線層と同じ厚みである場合に、Cu焼結体のみからなる配線よりも低抵抗で導通性に優れた導体層(配線)を備えた電子部品Aを実現することができる。 Further, since the electronic component (wiring substrate) A of the present invention includes a high-density Cu plating film layer (so-called bulk metal layer) 23 and an intermediate layer 22 located below the high-density Cu plating film layer (so-called bulk metal layer) 23, it is a Cu sintered body. An electronic component A having a conductor layer (wiring) having a lower resistance and excellent conductivity than a wiring made of only a Cu sintered body can be realized when the thickness is the same as that of a wiring layer formed only of copper. ..

また、本発明の電子部品Aにおいては、例えば、後述の実施例2でも用いる図3に示すように、基材1がビアホール3を備え、ビアホール3にはビア電極4が配設された構造とすることができる。 Further, in the electronic component A of the present invention, for example, as shown in FIG. 3 used in Example 2 described later, the base material 1 has a via hole 3, and the via electrode 4 is arranged in the via hole 3. can do.

なお、本発明の電子部品Aにおいては、ビア電極4と下地配線層21を構成するCu焼結体とが、両者の界面で金属結合するように構成されている。 The electronic component A of the present invention is configured such that the via electrode 4 and the Cu sintered body constituting the base wiring layer 21 are metal-bonded at the interface between the via electrode 4 and the base wiring layer 21.

上記構成を備えることにより、基材1の平面方向だけでなく、ビア電極4を介して、基材1の厚み方向にも電気接続を行うことが可能になる。 By providing the above configuration, it is possible to perform electrical connection not only in the plane direction of the base material 1 but also in the thickness direction of the base material 1 via the via electrode 4.

また、本発明は、多層基板などにも適用することができる。なお、基材1の厚み方向にも電気接続を行うことが可能になることにより、電子部品(配線基板)Aの省面積化を図り、電子部品Aの小型化を実現することができる。 The present invention can also be applied to a multilayer substrate or the like. By making it possible to make electrical connections also in the thickness direction of the base material 1, it is possible to reduce the area of the electronic component (wiring board) A and realize the miniaturization of the electronic component A.

また、ビア電極4とCu焼結体層(下地配線層)21が金属結合しているため、ビア電極と導体層とが確実に接続された信頼性の高い電子部品Aを提供することが可能になる。 Further, since the via electrode 4 and the Cu sintered body layer (base wiring layer) 21 are metal-bonded, it is possible to provide a highly reliable electronic component A in which the via electrode and the conductor layer are securely connected. become.

[実施例1]
図1は、本発明の実施例1にかかる電子部品である配線基板の構成を示す断面図である。
[Example 1]
FIG. 1 is a cross-sectional view showing a configuration of a wiring board which is an electronic component according to a first embodiment of the present invention.

この電子部品(配線基板)A(A1)は、エポキシ樹脂からなる基材(基板)1上に形成された導体層2を備えている。そして、導体層2は、
(a)Cu焼結体21aを主たる成分とする下地配線層21と、
(b)下地配線層21の上に形成された、下地配線層21を構成するCu焼結体21aの表面近傍の空隙が、Cuめっき金属22aにより埋められてなる中間層22と、
(c)中間層22上に形成されたCuめっき膜層23と
を備えている。
The electronic component (wiring board) A (A1) includes a conductor layer 2 formed on a base material (board) 1 made of an epoxy resin. And the conductor layer 2
(A) The base wiring layer 21 containing the Cu sintered body 21a as a main component, and
(B) An intermediate layer 22 formed on the base wiring layer 21 in which voids near the surface of the Cu sintered body 21a constituting the base wiring layer 21 are filled with Cu-plated metal 22a.
(C) A Cu plating film layer 23 formed on the intermediate layer 22 is provided.

基材1としては、セラミックなどの無機材料や、それよりも耐熱性の低い、エポキシ樹脂をはじめとして、ポリイミド樹脂などの有機材料(樹脂系材料)を用いることができる。また、有機材料および無機材料を組み合わせた材料を用いることも可能である。 As the base material 1, an inorganic material such as ceramic or an organic material (resin-based material) such as a polyimide resin such as an epoxy resin having a lower heat resistance than the ceramic can be used. It is also possible to use a material that is a combination of an organic material and an inorganic material.

基材1に耐熱性の低い有機材料を用いることができるのは、焼結後の平均結晶子径が60nm以上150nm以下となるようなCu粒子を導体成分とする配線材料(例えば導電性ペースト)を使用し、これを基材に塗布して焼き付けることで、比較的低い温度でCu粒子を焼結させて、Cu焼結体層(下地配線層)を形成できることによる。 An organic material having low heat resistance can be used for the base material 1 as a wiring material (for example, a conductive paste) containing Cu particles having an average crystallite diameter of 60 nm or more and 150 nm or less after sintering as a conductor component. By applying this to a base material and baking it, Cu particles can be sintered at a relatively low temperature to form a Cu sintered body layer (underlayer wiring layer).

また、下地配線層21の表面近傍の空隙がCuめっき金属22aにより埋められてなる中間層22、および、中間層22上のCuめっき膜層23は、Cu焼結体21aからなる下地配線層21をシード層として、Cuめっきを施すことにより形成することができる。 Further, the intermediate layer 22 in which the voids near the surface of the base wiring layer 21 are filled with the Cu-plated metal 22a, and the Cu-plated film layer 23 on the intermediate layer 22 are the base wiring layer 21 made of the Cu sintered body 21a. Can be formed by subjecting to Cu plating as a seed layer.

次に、図1に示す電子部品(配線基板)A1の製造方法の一例について説明する。
まず、エポキシ樹脂(信越化学工業社製SMC−850−4H)を例えば150℃で1時間加熱した後、200℃で4時間加熱して硬化させ基材(基板)1を作製した。そして、作製した基材1を研磨して、表面を平滑化した。
Next, an example of a method for manufacturing the electronic component (wiring board) A1 shown in FIG. 1 will be described.
First, an epoxy resin (SMC-850-4H manufactured by Shin-Etsu Chemical Co., Ltd.) was heated at, for example, 150 ° C. for 1 hour and then heated at 200 ° C. for 4 hours to be cured to prepare a substrate (substrate) 1. Then, the produced base material 1 was polished to smooth the surface.

次に、基材1の表面に下地配線層21を形成した。この実施例1では、下地配線層21を構成するCu焼結体となる配線材料として、Cu粒子と溶媒を含む材料を用いた。Cu粒子は粒度分布の粒径ピークが0.1μm以上5.0μm以下の範囲にあり、かつ、焼結前の平均結晶子径が10nm以上100nm以下の範囲の粒子を使用した。溶媒としては、トリエタノールアミンを用いた。
そして、Cu粒子とトリエタノールアミンとを、重量比で87:13の割合で配合し、混錬することで下地配線層21用の配線材料を作製した。
Next, the base wiring layer 21 was formed on the surface of the base material 1. In Example 1, a material containing Cu particles and a solvent was used as the wiring material to be the Cu sintered body constituting the base wiring layer 21. As the Cu particles, particles having a particle size distribution with a particle size peak in the range of 0.1 μm or more and 5.0 μm or less and an average crystallite diameter before sintering in the range of 10 nm or more and 100 nm or less were used. Triethanolamine was used as the solvent.
Then, Cu particles and triethanolamine were blended in a weight ratio of 87:13 and kneaded to prepare a wiring material for the base wiring layer 21.

それから、上述のようにして作製した配線材料を、基材1上に、長方形状に印刷した後、ギ酸雰囲気下、180℃で10分の熱処理を行い、配線材料中のCu粒子どうしを焼結させ、下地配線層(Cu焼結体層)を形成した。なお、印刷サイズは2mm×6mmとした。 Then, the wiring material produced as described above is printed in a rectangular shape on the base material 1, and then heat-treated at 180 ° C. for 10 minutes in a formic acid atmosphere to sinter the Cu particles in the wiring material. The base wiring layer (Cu sintered body layer) was formed. The print size was 2 mm × 6 mm.

基材1を構成する樹脂(絶縁体)と下地配線層21とを確実に密着させる方法としては、基材1の表面である樹脂表面を粗化させてアンカー効果を得る方法、樹脂表面にプライマー処理を行う方法、Cu粒子と溶媒で構成する材料にCu焼結体と樹脂の両方に密着する樹脂やカップリング剤を付与し、熱処理時に密着力を発現する方法などを適用することが可能である。
この実施例1では、エポキシ樹脂からなる基板の表面を粗化処理し、配線材料を印刷した後、窒素(N2)97vol%、ギ酸3vol%の雰囲気下、180℃で10分の条件で、焼結させ、下地配線層(Cu焼結体層)21を形成した。
As a method for surely adhering the resin (insulator) constituting the base material 1 and the base wiring layer 21, a method of roughening the resin surface which is the surface of the base material 1 to obtain an anchor effect, and a primer on the resin surface. It is possible to apply a method of performing treatment, a method of applying a resin or a coupling agent that adheres to both the Cu sintered body and the resin to a material composed of Cu particles and a solvent, and exhibiting adhesion during heat treatment. is there.
In the first embodiment, the surface of the substrate made of epoxy resin is roughened, the wiring material is printed, and then the conditions are 180 ° C. for 10 minutes in an atmosphere of 97 vol% nitrogen (N 2 ) and 3 vol% formic acid. It was sintered to form a base wiring layer (Cu sintered body layer) 21.

それから、下地配線層(Cu焼結体層)21を給電膜として、Cuの電解めっきを行い、下地配線層21を構成するCu結晶体の表面近傍の空隙に、Cuめっき金属22aを析出させることにより中間層22を形成するとともに、中間層22上にCuめっき膜層23を形成した。これにより、下地配線層21、中間層22およびCuめっき膜層23を備えた導体層2が形成される。 Then, using the base wiring layer (Cu sintered body layer) 21 as a feeding film, electrolytic plating of Cu is performed, and the Cu plating metal 22a is deposited in the voids near the surface of the Cu crystal constituting the base wiring layer 21. The intermediate layer 22 was formed and the Cu plating film layer 23 was formed on the intermediate layer 22. As a result, the conductor layer 2 including the base wiring layer 21, the intermediate layer 22, and the Cu plating film layer 23 is formed.

次に、形成された導体層2の構造(配線構造)を調べた。図2に、下地配線層21、中間層22およびCuめっき膜層23を備えた導体層2のTEM(透過電子顕微鏡)像を示す。 Next, the structure (wiring structure) of the formed conductor layer 2 was examined. FIG. 2 shows a TEM (transmission electron microscope) image of the conductor layer 2 provided with the base wiring layer 21, the intermediate layer 22, and the Cu plating film layer 23.

TEM像の明度は、結晶方位が違うことにより認められるものであることから、このTEM像の明度より下地配線層(Cu焼結体層)21を構成するCu焼結体21aは、Cuめっき膜層を構成するCu粒子よりも結晶子径が小さいことがわかる。なお、TEM像で観察すると、結晶方位によって明度が変わり、同じ明度の領域=1つの結晶粒となる。この結晶粒のサイズが結晶子径であり、X線回折を用いることで測定した全体の平均結晶子径を測定することができる。
また、中間層22が、下地配線層21を構成するCu焼結体21aの空隙が、Cuめっき金属22aにより埋められることにより形成されていることが確認された。
Since the brightness of the TEM image is recognized by the difference in crystal orientation, the Cu sintered body 21a constituting the base wiring layer (Cu sintered body layer) 21 is a Cu plating film based on the brightness of the TEM image. It can be seen that the crystallite diameter is smaller than that of the Cu particles constituting the layer. When observed with a TEM image, the brightness changes depending on the crystal orientation, and the region of the same brightness = one crystal grain. The size of these crystal grains is the crystallite diameter, and the overall average crystallite diameter measured by using X-ray diffraction can be measured.
Further, it was confirmed that the intermediate layer 22 was formed by filling the voids of the Cu sintered body 21a constituting the base wiring layer 21 with the Cu plated metal 22a.

なお、めっき層22においては同じ明度の領域が大きいことから、めっき層22では結晶子径が大きいことがわかる。一方、下地配線層21においては同じ明度の領域が小さいことから、下地配線層21では結晶子径が小さいことがわかる。また、中間層の22においては同じ明度の領域が小さく、かつ、空隙がないことから、下地配線層21の空隙がめっき金属により埋められていることが確認できる。 Since the area of the same lightness is large in the plating layer 22, it can be seen that the crystallite diameter is large in the plating layer 22. On the other hand, since the region of the same brightness is small in the base wiring layer 21, it can be seen that the crystallite diameter is small in the base wiring layer 21. Further, in the intermediate layer 22, the region of the same brightness is small and there are no voids, so that it can be confirmed that the voids in the base wiring layer 21 are filled with the plated metal.

また、中間層22上には、めっきされた金属Cuからなる層であるCuめっき膜層23が形成されていることがわかる。 Further, it can be seen that the Cu plating film layer 23, which is a layer made of plated metal Cu, is formed on the intermediate layer 22.

この実施例1の配線基板(電子部品)A1は、上述のように、下地配線層21を構成するCu焼結体21aの表面、すなわち、Cuめっきが施される面が凹凸を有しているため、Cu焼結体21aの空隙にめっき金属が入り込むことにより形成される中間層22のアンカー効果により、下地配線層21とCuめっき膜層23の密着性を向上させることができる。 As described above, the wiring board (electronic component) A1 of the first embodiment has irregularities on the surface of the Cu sintered body 21a constituting the base wiring layer 21, that is, the surface to which Cu plating is applied. Therefore, the adhesion between the base wiring layer 21 and the Cu plating film layer 23 can be improved by the anchor effect of the intermediate layer 22 formed by the plating metal entering the voids of the Cu sintered body 21a.

また、本発明の電子部品(配線基板)A1においては、高密度のCuめっき膜層(いわゆるバルク金属層)23と、その下側に位置する中間層22を備えているので、Cu焼結体のみから形成された配線層と厚みが同じである場合に、Cu焼結体のみからなる配線よりも低抵抗で導通性に優れた配線を備えた電子部品を実現することができる。 Further, since the electronic component (wiring board) A1 of the present invention includes a high-density Cu plating film layer (so-called bulk metal layer) 23 and an intermediate layer 22 located below the high-density Cu plating film layer (so-called bulk metal layer) 23, it is a Cu sintered body. When the thickness is the same as that of the wiring layer formed only of copper, it is possible to realize an electronic component having a wiring having a lower resistance and excellent conductivity than a wiring made of only a Cu sintered body.

なお、表1に、Cu焼結体層のみからなる導体層と、上述の下地配線層(Cu焼結体層)21と、中間層22と、Cuめっき膜層23を備えた導体層2について調べた、導体層厚み、表面抵抗率、および、体積抵抗率を表1に示す。 In Table 1, the conductor layer composed of only the Cu sintered body layer, the above-mentioned base wiring layer (Cu sintered body layer) 21, the intermediate layer 22, and the conductor layer 2 provided with the Cu plating film layer 23 are shown. Table 1 shows the conductor layer thickness, surface resistivity, and volume resistivity examined.

なお、表1における導体層厚みは、以下に説明する方法で測定した厚みである。
<導体層厚みの測定方法>
レーザー変位計LT−9500V(Keyence製)を用い、基材表面の高さと、導体層の表面の高さを、導体層2(図1参照)の長手方向にそれぞれライン上で測定し、両者の差分の平均値を導体層厚みとした。なお、ライン上での導体層厚みの測定ピッチは50μmとした。
The conductor layer thickness in Table 1 is a thickness measured by the method described below.
<Measuring method of conductor layer thickness>
Using a laser displacement meter LT-9500V (manufactured by Keyence), the height of the substrate surface and the height of the surface of the conductor layer were measured on the lines in the longitudinal direction of the conductor layer 2 (see FIG. 1), and both were measured. The average value of the differences was taken as the conductor layer thickness. The measurement pitch of the conductor layer thickness on the line was 50 μm.

<表面抵抗率、体積抵抗率の測定方法>
表面抵抗計ロレスタGP(三菱化学アナリスティック製)を用いて、4探針法にて表面抵抗率を測定した。
さらに、表面抵抗率に導体層厚み(膜厚)を乗算して、体積抵抗率を算出した。
<Measurement method of surface resistivity and volume resistivity>
The surface resistivity was measured by a 4-probe method using a surface resistivity meter Loresta GP (manufactured by Mitsubishi Chemical Analytical).
Further, the volume resistivity was calculated by multiplying the surface resistivity by the thickness (film thickness) of the conductor layer.

表1に示すように、Cu焼結体のみからなる導体層の場合、導体層厚みが10.5μmと薄い比較例1、および、導体層厚みが52.3μmと厚い比較例2のいずれの場合も、本発明の実施例にかかる導体層に比べて、表面抵抗率および体積抵抗率が高く、本発明によれば、従来のCu焼結体のみからなる導体層では得られないような、表面抵抗率および体積抵抗率の低い導体層を形成できることが確認された。 As shown in Table 1, in the case of the conductor layer composed of only the Cu sintered body, either the case of Comparative Example 1 in which the conductor layer thickness is as thin as 10.5 μm and the case of Comparative Example 2 in which the conductor layer thickness is as thick as 52.3 μm. However, the surface resistivity and volume resistivity are higher than those of the conductor layer according to the embodiment of the present invention, and according to the present invention, a surface surface that cannot be obtained with a conventional conductor layer consisting only of a Cu sintered body. It was confirmed that a conductor layer having low resistivity and volume resistivity can be formed.

[実施例2]
図3は、本発明の実施例2にかかる電子部品A2である配線基板の構成を示す断面図である。
この電子部品A2は、エポキシ樹脂からなる基材(基板)1と、基材(基板)1上に形成された導体層2を備えている。
そして、基材(基板)1には、ビアホール3が形成されており、ビアホール3には、めっきにより形成された円柱状のビア電極(Cu電極)4が配設されている。
[Example 2]
FIG. 3 is a cross-sectional view showing the configuration of the wiring board which is the electronic component A2 according to the second embodiment of the present invention.
The electronic component A2 includes a base material (board) 1 made of an epoxy resin and a conductor layer 2 formed on the base material (board) 1.
A via hole 3 is formed in the base material (substrate) 1, and a columnar via electrode (Cu electrode) 4 formed by plating is arranged in the via hole 3.

導体層2は、上記実施例1の場合と同様に、Cu焼結体21aを主たる成分とする下地配線層21と、下地配線層21の上に形成された、Cu焼結体21aの空隙が、Cuめっき金属22aにより埋められてなる中間層22と、中間層22上に形成されたCuめっき膜層23とを備えている。 Similar to the case of the first embodiment, the conductor layer 2 has a base wiring layer 21 containing the Cu sintered body 21a as a main component and voids of the Cu sintered body 21a formed on the base wiring layer 21. , An intermediate layer 22 filled with a Cu-plated metal 22a, and a Cu-plated film layer 23 formed on the intermediate layer 22 are provided.

なお、ビア電極4として、この実施例2では円柱状のCu電極が用いられているが、ビア電極4を構成する材料はCuに限られるものではなく、Au、Ag、Cu、Niまたはこれら1種類以上を含む合金などを用いることが可能であり、その具体的な種類や組成に特別の制約はない。ただし、通常は、導体層2を構成する下地配線層(Cu焼結体層)21との焼結接合性が良好で、経済性にも優れたCuおよびCu合金を用いることが好ましい。 As the via electrode 4, a columnar Cu electrode is used in the second embodiment, but the material constituting the via electrode 4 is not limited to Cu, and Au, Ag, Cu, Ni or these 1 It is possible to use alloys containing more than one type, and there are no particular restrictions on the specific type or composition. However, it is usually preferable to use Cu and Cu alloys which have good sintering bondability with the underlying wiring layer (Cu sintered body layer) 21 constituting the conductor layer 2 and are also excellent in economy.

また、ビア電極4は、電極用の金属をめっきする方法、円柱状の電極材料を埋め込む方法、電極材料粒子を含む導電性ペーストを充填して焼き付ける方法などにより形成することができる。
また、ビア電極4は、表面の影響を受けない塊状の金属材料、いわゆるバルク状の金属であってもよく、また、金属焼結体であってもよい。さらに、ビア電極4に、樹脂やガラスなどの絶縁材料中に導電性材料が分散しているような導電体を用いることも可能である。
Further, the via electrode 4 can be formed by a method of plating a metal for an electrode, a method of embedding a columnar electrode material, a method of filling and baking a conductive paste containing electrode material particles, or the like.
Further, the via electrode 4 may be a massive metal material that is not affected by the surface, that is, a so-called bulk metal, or may be a metal sintered body. Further, it is also possible to use a conductor in which the conductive material is dispersed in the insulating material such as resin or glass for the via electrode 4.

また、この実施例2の電子部品(配線基板)A2において、ビア電極4と、導体層2を構成する下地配線層(Cu焼結体層)21とは、両者の界面で金属結合している。この実施例2の電子部品A2では、下地配線層(Cu焼結体層)21を焼結させる際に、基材1が備えるビア電極(金属Cu)4に対してもCu焼結体層21を構成するCu粒子が焼結するようにして、Cu焼結体層21とビア電極4とを金属結合させるようにした。 Further, in the electronic component (wiring board) A2 of the second embodiment, the via electrode 4 and the base wiring layer (Cu sintered body layer) 21 constituting the conductor layer 2 are metal-bonded at the interface between them. .. In the electronic component A2 of the second embodiment, when the base wiring layer (Cu sintered body layer) 21 is sintered, the Cu sintered body layer 21 is also applied to the via electrode (metal Cu) 4 included in the base material 1. The Cu sintered body layer 21 and the via electrode 4 were metal-bonded so that the Cu particles constituting the above were sintered.

次に、図3に示す電子部品(配線基板)A2の製造方法の一例について説明する。この実施例2の電子部品(配線基板)A2を製造するにあたっては、まず、エポキシ樹脂(信越化学工業社製SMC−850−4H)を例えば150℃で1時間加熱した後、200℃で4時間加熱して硬化させ、基材(基板)1を作製した。そして、作製した基材1を研磨して、表面を平滑化した。 Next, an example of a method for manufacturing the electronic component (wiring board) A2 shown in FIG. 3 will be described. In manufacturing the electronic component (wiring board) A2 of Example 2, the epoxy resin (SMC-850-4H manufactured by Shin-Etsu Chemical Co., Ltd.) is first heated at 150 ° C. for 1 hour and then at 200 ° C. for 4 hours. The substrate was heated and cured to prepare a substrate. Then, the produced base material 1 was polished to smooth the surface.

次に、穴加工してビアホール3を形成し、フィルドビアめっきの方法によりビアホール3に、Cuめっき金属を充填して、ビア電極4を形成した。その後、基材(基板)1表面上に盛り上がったCu(めっきにより形成された金属Cu)を削り取り、表面が平坦な基材を得た。 Next, a hole was machined to form a via hole 3, and the via hole 3 was filled with a Cu-plated metal by a filled via plating method to form a via electrode 4. Then, Cu (metal Cu formed by plating) raised on the surface of the base material (substrate) 1 was scraped off to obtain a base material having a flat surface.

また、この実施例2でも、下地配線層21を構成するCu焼結体となる配線材料として、Cu粒子と溶媒を含む材料を用いた。Cu粒子は粒度分布の粒径ピークが0.1μm以上5.0μm以下の範囲にあり、かつ、焼結前の平均結晶子径が10nm以上100nm以下の範囲の粒子を使用した。溶媒としては、トリエタノールアミンを用いた。
そして、Cu粒子とトリエタノールアミンとを、重量比で87:13の割合で配合し、混錬することで下地配線層21用の配線材料を作製した。
Further, also in Example 2, a material containing Cu particles and a solvent was used as the wiring material to be the Cu sintered body constituting the base wiring layer 21. As the Cu particles, particles having a particle size distribution with a particle size peak in the range of 0.1 μm or more and 5.0 μm or less and an average crystallite diameter before sintering in the range of 10 nm or more and 100 nm or less were used. Triethanolamine was used as the solvent.
Then, Cu particles and triethanolamine were blended in a weight ratio of 87:13 and kneaded to prepare a wiring material for the base wiring layer 21.

それから、上述のようにして作製した配線材料を、基材1上に、長方形状に印刷した。このとき、配線材料がビア電極4を覆うように印刷を行った。その後、ギ酸雰囲気下、180℃で10分の熱処理を行い、配線材料中のCu粒子どうしを焼結させ、下地配線層(Cu焼結体層)を形成した。
このとき、ビア電極4に対しても下地配線層(Cu焼結体層)21を構成するCu粒子を焼結させて、下地配線層(Cu焼結体層)21とビア電極4とを金属結合させた。
Then, the wiring material produced as described above was printed in a rectangular shape on the base material 1. At this time, printing was performed so that the wiring material covered the via electrode 4. Then, a heat treatment was performed at 180 ° C. for 10 minutes in a formic acid atmosphere to sinter the Cu particles in the wiring material to form a base wiring layer (Cu sintered body layer).
At this time, the Cu particles constituting the base wiring layer (Cu sintered body layer) 21 are also sintered on the via electrode 4, and the base wiring layer (Cu sintered body layer) 21 and the via electrode 4 are made of metal. Combined.

なお、ギ酸はCu酸化物を還元することが可能であるため、ビア電極4が例えば表面が酸化されやすいCuあるいはCu合金の場合にも、ビア電極4の表面のCu酸化物を還元して、金属どうしを直接に金属結合させることが可能になり、強固な接合を得ることができる。 Since formic acid can reduce Cu oxide, even when the via electrode 4 is, for example, Cu or a Cu alloy whose surface is easily oxidized, the Cu oxide on the surface of the via electrode 4 is reduced. It becomes possible to directly bond metals to each other, and a strong bond can be obtained.

なお、焼成雰囲気以外にも配線材料中にCu酸化物を還元する還元剤を含有させることで、還元雰囲気を用いずにCu酸化物を還元するように構成することも可能である。 In addition to the firing atmosphere, the wiring material may contain a reducing agent that reduces Cu oxide, so that the Cu oxide can be reduced without using a reducing atmosphere.

その後、実施例1の場合と同様の方法で、下地配線層(Cu焼結体層)21を給電膜として、Cuの電解めっきを行い、下地配線層21を構成するCu焼結体21aの空隙が、Cuめっき金属22aにより埋められてなる中間層22を形成するとともに、中間層22上にCuめっき膜層23を形成することにより、下地配線層21、中間層22およびCuめっき膜層23を備えた導体層2を形成した。
これにより、図3に示すような構造を有する電子部品(配線基板)A2が得られる。
After that, by the same method as in the case of Example 1, the base wiring layer (Cu sintered body layer) 21 is used as a feeding film, and Cu is electroplated, and the voids of the Cu sintered body 21a constituting the base wiring layer 21 are performed. By forming the intermediate layer 22 filled with the Cu-plated metal 22a and forming the Cu-plated film layer 23 on the intermediate layer 22, the underlying wiring layer 21, the intermediate layer 22, and the Cu-plated film layer 23 are formed. The provided conductor layer 2 was formed.
As a result, an electronic component (wiring board) A2 having a structure as shown in FIG. 3 can be obtained.

図4にこの実施例2にかかる電子部品のビア電極4と下地配線層(Cu焼結体層)21の接合界面のFE−SEM(電界放射形走査電子顕微鏡)像を示す。
図4より、下地配線層(Cu焼結体層)21がビア電極(Cu金属)に焼結し、金属結合していることが確認された。
FIG. 4 shows an FE-SEM (field emission scanning electron microscope) image of the bonding interface between the via electrode 4 of the electronic component and the base wiring layer (Cu sintered body layer) 21 according to the second embodiment.
From FIG. 4, it was confirmed that the base wiring layer (Cu sintered body layer) 21 was sintered on the via electrode (Cu metal) and metal-bonded.

この実施例2の電子部品A2の場合も、上述の実施例1の電子部品A1の場合と同様に、下地配線層21を構成するCu焼結体21aの表面、すなわち、Cuめっきが施される面が凹凸を有しているため、Cu焼結体21aの空隙にめっき金属が入り込むことにより形成される中間層22のアンカー効果により、下地配線層21とCuめっき膜層23の密着性を向上させることができる。 In the case of the electronic component A2 of the second embodiment as well, the surface of the Cu sintered body 21a constituting the base wiring layer 21, that is, Cu plating is applied, as in the case of the electronic component A1 of the first embodiment described above. Since the surface has irregularities, the adhesion between the base wiring layer 21 and the Cu plating film layer 23 is improved by the anchor effect of the intermediate layer 22 formed by the plating metal entering the voids of the Cu sintered body 21a. Can be made to.

また、電子部品(配線基板)A2においても、高密度のCuめっき膜層(いわゆるバルク金属層)23と、その下側に位置する中間層22を備えているので、Cu焼結体のみから形成された配線層と厚みが同じである場合に、Cu焼結体のみからなる配線よりも低抵抗で信頼性に優れた配線を備えた電子部品を実現することができる。 Further, since the electronic component (wiring board) A2 also has a high-density Cu plating film layer (so-called bulk metal layer) 23 and an intermediate layer 22 located below the high-density Cu plating film layer (so-called bulk metal layer) 23, it is formed only from the Cu sintered body. When the thickness is the same as that of the resulting wiring layer, it is possible to realize an electronic component having a wiring having a lower resistance and excellent reliability than a wiring made of only a Cu sintered body.

さらに、実施例2の構成によれば、基材1の平面方向だけでなく、ビア電極4を介して、基材1の厚み方向にも電気接続を行うことが可能でより有用な電子部品(配線基板)を提供することが可能になる。
また、ビア電極4とCu焼結体層21が金属結合しているため、接合信頼性の高い配線を形成することができる。
Further, according to the configuration of the second embodiment, a more useful electronic component (which can be electrically connected not only in the plane direction of the base material 1 but also in the thickness direction of the base material 1 via the via electrode 4) ( Wiring board) can be provided.
Further, since the via electrode 4 and the Cu sintered body layer 21 are metal-bonded, wiring with high bonding reliability can be formed.

[実施例3]
図5は、本発明の実施例3にかかる電子部品A3である配線基板の構成を示す断面図である。
[Example 3]
FIG. 5 is a cross-sectional view showing the configuration of the wiring board which is the electronic component A3 according to the third embodiment of the present invention.

この電子部品A3は、エポキシ樹脂からなる基材(基板)1と、基材(基板)1の上面に形成された導体層2(2a)と、基材(基板)1の下面に形成された導体層2(2b)を備えている。 The electronic component A3 is formed on a base material (board) 1 made of an epoxy resin, a conductor layer 2 (2a) formed on the upper surface of the base material (board) 1, and a lower surface of the base material (board) 1. It includes a conductor layer 2 (2b).

導体層2(2a),2(2b)は、いずれも、実施例1および2の導体層2の場合と同様に、Cu焼結体21aを主たる成分とする下地配線層21と、下地配線層21の上に形成された、Cu焼結体21aの空隙が、Cuめっき金属22aにより埋められてなる中間層22と、中間層22上に形成されたCuめっき膜層23とを備えている。 The conductor layers 2 (2a) and 2 (2b) are the base wiring layer 21 containing the Cu sintered body 21a as a main component and the base wiring layer, as in the case of the conductor layers 2 of Examples 1 and 2. An intermediate layer 22 in which the voids of the Cu sintered body 21a formed on the 21 are filled with the Cu-plated metal 22a, and a Cu-plated film layer 23 formed on the intermediate layer 22 are provided.

そして、導体層2(2a),2(2b)は、ビアホール3内に配設されたビア電極4を介して互いに電気的に接続されている。 The conductor layers 2 (2a) and 2 (2b) are electrically connected to each other via the via electrodes 4 arranged in the via holes 3.

また、導体層2(2a),2(2b)を構成する下地配線層(Cu焼結体層)21は、ビア電極4に金属結合により接合されている。
その他の構成は、上記実施例2の電子部品(配線基板)A2の場合と同様である。
Further, the base wiring layer (Cu sintered body layer) 21 constituting the conductor layers 2 (2a) and 2 (2b) is bonded to the via electrode 4 by a metal bond.
Other configurations are the same as in the case of the electronic component (wiring board) A2 of the second embodiment.

また、この実施例の電子部品(配線基板)A3は、上述の実施例2の場合に準じる方法で、基材(基板)1の上面側に、導体層2(2a)を構成する下地配線層(Cu焼結体層)21を形成した後、さらに、基材(基板)1の下面側に、導体層2(2b)を構成する下地配線層(Cu焼結体層)21を形成し、その後、Cuめっきを施して、中間層22およびCuめっき膜層23を形成することにより作製することができる。 Further, the electronic component (wiring board) A3 of this embodiment is a base wiring layer constituting the conductor layer 2 (2a) on the upper surface side of the base material (board) 1 by a method similar to the case of the above-mentioned second embodiment. After forming the (Cu sintered body layer) 21, a base wiring layer (Cu sintered body layer) 21 constituting the conductor layer 2 (2b) is further formed on the lower surface side of the base material (board) 1. After that, it can be produced by performing Cu plating to form the intermediate layer 22 and the Cu plating film layer 23.

この実施例3の電子部品(配線基板)A3のように、基材(基板)1の上面側と下面側の両方に導体層2(2a),2(2b)を形成することにより、面方向の配線領域の省スペース化を実現することできる。
また、その他の点においても、上記実施例1および2の電子部品(配線基板)A1,A2の場合と同様の効果を得ることができる。
By forming the conductor layers 2 (2a) and 2 (2b) on both the upper surface side and the lower surface side of the base material (board) 1 as in the electronic component (wiring board) A3 of the third embodiment, the surface direction It is possible to save space in the wiring area of.
In addition, the same effects as those of the electronic components (wiring boards) A1 and A2 of Examples 1 and 2 can be obtained in other respects as well.

[実施例4]
図6は、本発明の実施例4にかかる電子部品A4である多層基板の構成を示す断面図である。
この電子部品A4は、複数の基材層(基材)1aが積層された構造を有する積層体11の内部および上面に導体層2を備え、異なる層の導体層2が、ビアホール3に配設されたビア電極4により電気的に接続された構造を有する多層基板である。
[Example 4]
FIG. 6 is a cross-sectional view showing the configuration of the multilayer substrate which is the electronic component A4 according to the fourth embodiment of the present invention.
The electronic component A4 is provided with conductor layers 2 inside and on the upper surface of a laminate 11 having a structure in which a plurality of base material layers (base materials) 1a are laminated, and conductor layers 2 of different layers are arranged in via holes 3. It is a multilayer substrate having a structure electrically connected by the via electrode 4.

なお、電子部品(多層基板)が備える各導体層2は、上記実施例1〜3の電子部品A1,A2,A3における導体層2と同様の構成を備えている。また、ビア電極4も、上記実施例2および3の電子部品A2,A3におけるビア電極4と同様の構成を備えている。 Each conductor layer 2 included in the electronic component (multilayer substrate) has the same configuration as the conductor layer 2 in the electronic components A1, A2, and A3 of Examples 1 to 3. Further, the via electrode 4 also has the same configuration as the via electrode 4 in the electronic components A2 and A3 of the second and third embodiments.

この実施例4の電子部品(多層基板)A4は、例えば以下に説明する方法により作製される。
(1)まず、実施例2で説明した方法により、エポキシ樹脂からなる基材(基板)1に設けたビアホール3にビア電極4が配設され、上面に導体層2が形成された配線基板(導体層2を備えた基材層)1aを作製する。
The electronic component (multilayer substrate) A4 of the fourth embodiment is manufactured by, for example, the method described below.
(1) First, a wiring board (1) in which a via electrode 4 is arranged in a via hole 3 provided in a base material (board) 1 made of an epoxy resin and a conductor layer 2 is formed on an upper surface by the method described in the second embodiment. A base material layer) 1a provided with the conductor layer 2 is produced.

(2)それから、基材層1a上に、未硬化のエポキシ樹脂を塗布した後、例えば200℃、4時間の条件で加熱してエポキシ樹脂を硬化させ、2層目の基材層1aを形成する。 (2) Then, after applying the uncured epoxy resin on the base material layer 1a, the epoxy resin is cured by heating at 200 ° C. for 4 hours, for example, to form the second base material layer 1a. To do.

(3)その後、2層目の基材層1aに穴加工を施してビアホール3を形成する。続いて、上述の実施例2でも説明したように、フィルドビアめっきによりビアホール3に、Cuめっき金属を充填して、ビア電極4を形成する。 (3) After that, a hole is formed in the second base material layer 1a to form a via hole 3. Subsequently, as described in the second embodiment described above, the via hole 3 is filled with Cu-plated metal by filled via plating to form the via electrode 4.

(4)その後、基材層1aの表面上に盛り上がったCu(めっきにより形成された金属Cu)を研磨により削り取り、基材層1aの表面を、配線形成を行うことができるように平坦な状態とする。 (4) After that, Cu (metal Cu formed by plating) raised on the surface of the base material layer 1a is scraped off by polishing, and the surface of the base material layer 1a is in a flat state so that wiring can be formed. And.

(5)次いで、基材層1aと、ビア電極4の上に、上述の実施例1〜3で用いた配線材料と同じ、Cu粒子と溶媒を含む配線材料を印刷し、焼き付けることにより下地配線層(Cu焼結体層)21を形成する。 (5) Next, on the base material layer 1a and the via electrode 4, a wiring material containing Cu particles and a solvent, which is the same as the wiring material used in Examples 1 to 3 above, is printed and baked to form a base wiring. The layer (Cu sintered body layer) 21 is formed.

(6)その後、下地配線層(Cu焼結体層)21にCuめっきを施して、中間層22、Cuめっき膜層23を形成する。これにより、下地配線層(Cu焼結体層)21と、中間層22と、Cuめっき膜層23とを備えた導体層2が形成される。 (6) After that, the base wiring layer (Cu sintered body layer) 21 is subjected to Cu plating to form the intermediate layer 22 and the Cu plating film layer 23. As a result, the conductor layer 2 including the base wiring layer (Cu sintered body layer) 21, the intermediate layer 22, and the Cu plating film layer 23 is formed.

(7)そして、上記(2)〜(6)の工程を繰り返すことにより、基材層1a、導体層2を順次積層する。これにより、図6に示すような構造を有する多層基板A4が得られる。 (7) Then, by repeating the steps (2) to (6) above, the base material layer 1a and the conductor layer 2 are sequentially laminated. As a result, the multilayer substrate A4 having the structure as shown in FIG. 6 can be obtained.

この実施例4の電子部品(多層基板)A4のように、基材層および導体層を厚み方向に積層していくことで、面方向の導体層の配設領域の省スペース化をさらに進めることが可能になり、小型で高性能な電子部品(多層基板)を提供することができるようになる。 By stacking the base material layer and the conductor layer in the thickness direction as in the electronic component (multilayer substrate) A4 of the fourth embodiment, the space saving of the arrangement region of the conductor layer in the surface direction can be further promoted. This makes it possible to provide small, high-performance electronic components (multilayer boards).

なお、本発明は上記の実施形態および実施例に限定されるものではなく、基材の形状や寸法、構成材料、導体層やビア電極を構成する材料の種類、導体層の具体的なパターンやビア電極の配設態様などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。 The present invention is not limited to the above-described embodiments and examples, and the shape and dimensions of the base material, constituent materials, types of materials constituting the conductor layer and via electrode, specific patterns of the conductor layer, and the like. It is possible to add various applications and modifications within the scope of the invention regarding the arrangement mode of the via electrode.

1 基材(基板)
1a 基材層
2,2a,2b 導体層
3 ビアホール
4 ビア電極
11 積層体
A(A1,A2,A3,A4) 電子部品
21 下地配線層(Cu焼結体層)
21a Cu焼結体
22a Cuめっき金属
22 中間層
23 Cuめっき膜層
1 Substrate (board)
1a Base material layer
2,2a, 2b Conductor layer 3 Via hole 4 Via electrode 11 Laminated body A (A1, A2, A3, A4) Electronic component 21 Base wiring layer (Cu sintered body layer)
21a Cu sintered body 22a Cu plated metal 22 Intermediate layer 23 Cu plated film layer

Claims (6)

基材と、前記基材上に配設された導体層を備えた電子部品であって、
前記導体層が、
前記基材上に配設された、平均結晶子径が60nm以上150nm以下のCu焼結体を有する下地配線層と、
前記下地配線層を構成するCu焼結体の表面近傍の空隙が、Cuめっき金属により埋められてなる中間層と、
前記中間層上に形成されたCuめっき膜層と
を具備しており、
前記下地配線層の周囲は前記中間層によって覆われ、前記中間層の周囲は前記Cuめっき膜層によって覆われており、
前記Cu焼結体は、Cu粒子どうしが焼結して連結した焼結体であることを特徴とする電子部品。
An electronic component provided with a base material and a conductor layer disposed on the base material.
The conductor layer
A base wiring layer having a Cu sintered body having an average crystallite diameter of 60 nm or more and 150 nm or less, which is arranged on the base material,
An intermediate layer in which voids near the surface of the Cu sintered body constituting the base wiring layer are filled with Cu-plated metal, and
It is provided with a Cu plating film layer formed on the intermediate layer.
The periphery of the base wiring layer is covered with the intermediate layer, and the periphery of the intermediate layer is covered with the Cu plating film layer.
The Cu sintered body is an electronic component characterized in that Cu particles are sintered and connected to each other.
前記基材がビアホールを有し、前記ビアホールにはビア電極が配設され、前記導体層が前記ビア電極と電気的に接続するように配設されているとともに、前記導体層を構成する前記下地配線層と前記ビア電極とが両者の界面で金属結合していることを特徴とする請求項1記載の電子部品。 The base material has a via hole, a via electrode is arranged in the via hole, the conductor layer is arranged so as to be electrically connected to the via electrode, and the base material constituting the conductor layer is formed. The electronic component according to claim 1, wherein the wiring layer and the via electrode are metal-bonded at the interface between the two. 前記ビア電極が、CuまたはCu合金を含む材料から形成されたものであることを特徴とする請求項2記載の電子部品。 The electronic component according to claim 2, wherein the via electrode is formed of a material containing Cu or a Cu alloy. 前記基材の一方の主面と他方の主面の両方に、前記導体層が配設されていることを特徴とする請求項1〜3のいずれかに記載の電子部品。 The electronic component according to any one of claims 1 to 3, wherein the conductor layer is disposed on both one main surface and the other main surface of the base material. 前記基材が複数枚積層されて積層体を構成し、前記導体層が前記積層体の内部に配設されているとともに、前記積層体の内部に配設され、前記基材を介して対向する前記導体層の少なくとも一部が、前記ビア電極を介して層間接続されていることを特徴とする請求項2または3に記載の電子部品。 A plurality of the base materials are laminated to form a laminated body, and the conductor layer is arranged inside the laminated body and is arranged inside the laminated body so as to face each other via the base material. The electronic component according to claim 2 or 3, wherein at least a part of the conductor layer is interconnected via the via electrode. 前記基材が,有機材料および無機材料のいずれか一方、または両者を組み合わせた材料から形成されていることを特徴とする請求項1〜5のいずれかに記載の電子部品。 The electronic component according to any one of claims 1 to 5, wherein the base material is formed of either one of an organic material and an inorganic material, or a combination of both.
JP2016018130A 2016-02-02 2016-02-02 Electronic components Active JP6788974B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016018130A JP6788974B2 (en) 2016-02-02 2016-02-02 Electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016018130A JP6788974B2 (en) 2016-02-02 2016-02-02 Electronic components

Publications (2)

Publication Number Publication Date
JP2017139294A JP2017139294A (en) 2017-08-10
JP6788974B2 true JP6788974B2 (en) 2020-11-25

Family

ID=59566122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016018130A Active JP6788974B2 (en) 2016-02-02 2016-02-02 Electronic components

Country Status (1)

Country Link
JP (1) JP6788974B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102707190B1 (en) * 2019-11-08 2024-09-13 아사히 가세이 가부시키가이샤 Structure having a challenging pattern and method for manufacturing the same
JP2022033596A (en) * 2020-08-17 2022-03-02 昭和電工マテリアルズ株式会社 Manufacturing method of goods
JP7679182B2 (en) * 2020-08-19 2025-05-19 株式会社フジクラ metal clad laminate
TWI868569B (en) * 2022-02-17 2025-01-01 日商村田製作所股份有限公司 Electronic component and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794960B2 (en) * 1991-02-19 1998-09-10 松下電器産業株式会社 Sintered conductor wiring board and its manufacturing method
JP2004124257A (en) * 2002-09-11 2004-04-22 Sumitomo Metal Mining Co Ltd Metallic copper fine particles and method for producing the same
JP2010272837A (en) * 2009-04-24 2010-12-02 Sumitomo Electric Ind Ltd Printed wiring board substrate, printed wiring board, and method for manufacturing printed wiring board substrate
JP6207825B2 (en) * 2012-10-05 2017-10-04 タイコエレクトロニクスジャパン合同会社 Glass wiring board
JP6406598B2 (en) * 2014-07-24 2018-10-17 学校法人福岡大学 Printed wiring board and manufacturing method thereof

Also Published As

Publication number Publication date
JP2017139294A (en) 2017-08-10

Similar Documents

Publication Publication Date Title
JP6784366B2 (en) Chip electronic components and their manufacturing methods
CN105428001B (en) Chip electronic component and its manufacture method
JP5420060B2 (en) Capacitor
TWI482183B (en) Embedded multilayer ceramic electronic component and method of manufacturing the same, and printed circuit board having embedded multilayer ceramic electronic component therein
US9773611B2 (en) Chip electronic component and manufacturing method thereof
CN104575937B (en) Chip electronic component and manufacturing method thereof
US7206187B2 (en) Ceramic electronic component and its manufacturing method
KR100908985B1 (en) Ceramic Electronic Components and Manufacturing Method Thereof
JP4561831B2 (en) Ceramic substrate, electronic device, and method for manufacturing ceramic substrate
US9253881B2 (en) Multilayer flexible substrate
JP6788974B2 (en) Electronic components
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2018098475A (en) Multilayer ceramic capacitor
CN100511507C (en) Ceramic electronic component and manufacturing method thereof
JP5349007B2 (en) Wiring board and manufacturing method thereof
JP2009111331A (en) Printed-circuit substrate and manufacturing method therefor
JP4038602B2 (en) Conductive paste and ceramic multilayer substrate
JP4782397B2 (en) Conductive paste and method for manufacturing wiring board using the same
JP2009253196A (en) Manufacturing method of wiring substrate
JP5248941B2 (en) Ceramic parts and manufacturing method thereof
JP2006100422A (en) Multilayer capacitor and manufacturing method thereof
JP2009218287A (en) Through-hole filled substrate, and method of manufacturing the same
JP4610185B2 (en) Wiring board and manufacturing method thereof
JP7033884B2 (en) Ceramic wiring board and probe board
JPH08274422A (en) Circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200117

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200121

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200221

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200303

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200714

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20200923

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20201102

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20201102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6788974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150