Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6841666B2 - 結晶構造制御方法および熱処理方法 - Google Patents
[go: Go Back, main page]

JP6841666B2 - 結晶構造制御方法および熱処理方法 - Google Patents

結晶構造制御方法および熱処理方法 Download PDF

Info

Publication number
JP6841666B2
JP6841666B2 JP2017003795A JP2017003795A JP6841666B2 JP 6841666 B2 JP6841666 B2 JP 6841666B2 JP 2017003795 A JP2017003795 A JP 2017003795A JP 2017003795 A JP2017003795 A JP 2017003795A JP 6841666 B2 JP6841666 B2 JP 6841666B2
Authority
JP
Japan
Prior art keywords
substrate
flash
thin film
heat treatment
crystal structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017003795A
Other languages
English (en)
Other versions
JP2018113382A (ja
Inventor
光 河原▲崎▼
光 河原▲崎▼
晃頌 上田
晃頌 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2017003795A priority Critical patent/JP6841666B2/ja
Priority to TW106135814A priority patent/TWI650802B/zh
Priority to KR1020170171321A priority patent/KR102051191B1/ko
Priority to US15/851,252 priority patent/US20180202071A1/en
Publication of JP2018113382A publication Critical patent/JP2018113382A/ja
Application granted granted Critical
Publication of JP6841666B2 publication Critical patent/JP6841666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3806—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation-enhancing elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1221—The active layers comprising only Group IV materials comprising polycrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6536—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6928—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H10P14/693—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69392—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H10P34/422—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing using incoherent radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0436—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0462—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7602—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a robot blade or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7614—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7616—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating, a hardness or a material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Description

本発明は、半導体ウェハー等の薄板状精密電子基板（以下、単に「基板」と称する）の表面に形成された薄膜の結晶構造を制御する結晶構造制御方法および熱処理方法に関する。
電界効果トランジスタ（ＦＥＴ）のゲート絶縁膜として、従来一般的であった二酸化ケイ素（ＳｉＯ２）よりも比誘電率の高い材料（高誘電率材料）を用いた高誘電率膜（High-k膜）の適用が検討されている（例えば、特許文献１）。高誘電率膜は、ゲート絶縁膜の薄膜化の進展にともなってリーク電流が増大する問題を解決するために、ゲート電極に金属を用いたメタルゲート電極とともに新たなスタック構造として開発が進められているものである。
特開２０１１−７７４２１号公報
高誘電率材料としては、ハフニウム系の材料が有望視されており、ハフニア（酸化ハフニウム：ＨｆＯ２）は有力候補の１つである。ハフニアの結晶構造は、常温常圧では単斜晶構造（Monoclinic構造）である。高誘電率材料としては、比誘電率が高いものが好ましく、単斜晶構造のハフニアよりも立方晶構造（Cubic構造）のハフニアの方が比誘電率が高いことが知られている。このため、立方晶構造のハフニアにて形成された高誘電率膜の開発が強く望まれている。
本発明は、上記課題に鑑みてなされたものであり、基板上に成膜された薄膜に出現する結晶構造を調整することができる結晶構造制御方法および熱処理方法を提供することを目的とする。
上記課題を解決するため、請求項１の発明は、基板の表面に形成された薄膜の結晶構造を制御する結晶構造制御方法において、基板の表面に薄膜を成膜する成膜工程と、前記基板の表面にフラッシュランプからフラッシュ光を照射して前記薄膜を加熱するとともに前記薄膜に圧縮応力を作用させるフラッシュ加熱工程と、を備え、前記フラッシュ加熱工程では、前記フラッシュランプの駆動回路に組み込まれたＩＧＢＴが前記フラッシュランプに流れる電流をオンオフ制御して前記フラッシュ光の照射時間を調整することによって、前記薄膜内の結晶の充填率が高くなるように前記薄膜に作用する圧縮応力を変化させることを特徴とする。
また、請求項２の発明は、請求項１の発明に係る結晶構造制御方法において、前記フラッシュ加熱工程の前に、前記基板を所定の予備加熱温度に加熱する予備加熱工程をさらに備えることを特徴とする。
また、請求項３の発明は、その表面に薄膜を形成した基板を加熱して当該薄膜の結晶構造を制御する熱処理方法において、前記基板の表面にフラッシュランプからフラッシュ光を照射して前記薄膜を加熱するとともに前記薄膜に圧縮応力を作用させ、前記フラッシュランプの駆動回路に組み込まれたＩＧＢＴが前記フラッシュランプに流れる電流をオンオフ制御して前記フラッシュ光の照射時間を調整することによって、前記薄膜内の結晶の充填率が高くなるように前記薄膜に作用する圧縮応力を変化させることを特徴とする。
請求項１から請求項３の発明によれば、薄膜が形成された基板の表面にフラッシュランプからフラッシュ光を照射して当該薄膜を加熱するとともに当該薄膜に圧縮応力を作用させるため、結晶の充填率が高くなるように、基板上に成膜された薄膜に出現する結晶構造を調整することができる。また、フラッシュ光の照射時間を調整することによって薄膜に作用する圧縮応力を変化させるため、基板上に成膜された薄膜に出現する結晶構造を適宜に調整することができる。
本発明に係る結晶構造制御方法に使用する熱処理装置の構成を示す縦断面図である。 保持部の全体外観を示す斜視図である。 サセプタの平面図である。 サセプタの断面図である。 移載機構の平面図である。 移載機構の側面図である。 複数のハロゲンランプの配置を示す平面図である。 フラッシュランプの駆動回路を示す図である。 表面にハフニアの薄膜を形成した基板を示す図である。 フラッシュ光照射時の基板の挙動を示す図である。 フラッシュ加熱後のハフニア膜のＸ線回折パターンを示す図である。
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
まず、本発明に係る結晶構造制御方法を実施する際に必要となる熱処理を実行する熱処理装置について説明する。図１は、本発明に係る結晶構造制御方法に使用する熱処理装置１の構成を示す縦断面図である。図１の熱処理装置１は、円板形状の基板Ｗに対してフラッシュ光照射を行うことによってその基板Ｗを加熱するフラッシュランプアニール装置である。処理対象となる基板Ｗのサイズは特に限定されるものではないが、例えばφ３００ｍｍやφ４５０ｍｍである。なお、図１および以降の各図においては、理解容易のため、必要に応じて各部の寸法や数を誇張または簡略化して描いている。
熱処理装置１は、基板Ｗを収容するチャンバー６と、複数のフラッシュランプＦＬを内蔵するフラッシュ加熱部５と、複数のハロゲンランプＨＬを内蔵するハロゲン加熱部４と、を備える。チャンバー６の上側にフラッシュ加熱部５が設けられるとともに、下側にハロゲン加熱部４が設けられている。また、熱処理装置１は、チャンバー６の内部に、基板Ｗを水平姿勢に保持する保持部７と、保持部７と装置外部との間で基板Ｗの受け渡しを行う移載機構１０と、を備える。さらに、熱処理装置１は、ハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６に設けられた各動作機構を制御して基板Ｗの熱処理を実行させる制御部３を備える。
チャンバー６は、筒状のチャンバー側部６１の上下に石英製のチャンバー窓を装着して構成されている。チャンバー側部６１は上下が開口された概略筒形状を有しており、上側開口には上側チャンバー窓６３が装着されて閉塞され、下側開口には下側チャンバー窓６４が装着されて閉塞されている。チャンバー６の天井部を構成する上側チャンバー窓６３は、石英により形成された円板形状部材であり、フラッシュ加熱部５から出射されたフラッシュ光をチャンバー６内に透過する石英窓として機能する。また、チャンバー６の床部を構成する下側チャンバー窓６４も、石英により形成された円板形状部材であり、ハロゲン加熱部４からの光をチャンバー６内に透過する石英窓として機能する。
また、チャンバー側部６１の内側の壁面の上部には反射リング６８が装着され、下部には反射リング６９が装着されている。反射リング６８，６９は、ともに円環状に形成されている。上側の反射リング６８は、チャンバー側部６１の上側から嵌め込むことによって装着される。一方、下側の反射リング６９は、チャンバー側部６１の下側から嵌め込んで図示省略のビスで留めることによって装着される。すなわち、反射リング６８，６９は、ともに着脱自在にチャンバー側部６１に装着されるものである。チャンバー６の内側空間、すなわち上側チャンバー窓６３、下側チャンバー窓６４、チャンバー側部６１および反射リング６８，６９によって囲まれる空間が熱処理空間６５として規定される。
チャンバー側部６１に反射リング６８，６９が装着されることによって、チャンバー６の内壁面に凹部６２が形成される。すなわち、チャンバー側部６１の内壁面のうち反射リング６８，６９が装着されていない中央部分と、反射リング６８の下端面と、反射リング６９の上端面とで囲まれた凹部６２が形成される。凹部６２は、チャンバー６の内壁面に水平方向に沿って円環状に形成され、基板Ｗを保持する保持部７を囲繞する。チャンバー側部６１および反射リング６８，６９は、強度と耐熱性に優れた金属材料（例えば、ステンレススチール）にて形成されている。
また、チャンバー側部６１には、チャンバー６に対して基板Ｗの搬入および搬出を行うための搬送開口部（炉口）６６が形設されている。搬送開口部６６は、ゲートバルブ１８５によって開閉可能とされている。搬送開口部６６は凹部６２の外周面に連通接続されている。このため、ゲートバルブ１８５が搬送開口部６６を開放しているときには、搬送開口部６６から凹部６２を通過して熱処理空間６５への基板Ｗの搬入および熱処理空間６５からの基板Ｗの搬出を行うことができる。また、ゲートバルブ１８５が搬送開口部６６を閉鎖するとチャンバー６内の熱処理空間６５が密閉空間とされる。
また、チャンバー６の内壁上部には熱処理空間６５に処理ガスを供給するガス供給孔８１が形設されている。ガス供給孔８１は、凹部６２よりも上側位置に形設されており、反射リング６８に設けられていても良い。ガス供給孔８１はチャンバー６の側壁内部に円環状に形成された緩衝空間８２を介してガス供給管８３に連通接続されている。ガス供給管８３は処理ガス供給源８５に接続されている。また、ガス供給管８３の経路途中にはバルブ８４が介挿されている。バルブ８４が開放されると、処理ガス供給源８５から緩衝空間８２に処理ガスが送給される。緩衝空間８２に流入した処理ガスは、ガス供給孔８１よりも流体抵抗の小さい緩衝空間８２内を拡がるように流れてガス供給孔８１から熱処理空間６５内へと供給される。処理ガスとしては、例えば窒素（Ｎ２）等の不活性ガス、または、水素（Ｈ２）、アンモニア（ＮＨ３）等の反応性ガス、或いはそれらを混合した混合ガスを用いることができる（本実施形態では窒素ガス）。
一方、チャンバー６の内壁下部には熱処理空間６５内の気体を排気するガス排気孔８６が形設されている。ガス排気孔８６は、凹部６２よりも下側位置に形設されており、反射リング６９に設けられていても良い。ガス排気孔８６はチャンバー６の側壁内部に円環状に形成された緩衝空間８７を介してガス排気管８８に連通接続されている。ガス排気管８８は排気部１９０に接続されている。また、ガス排気管８８の経路途中にはバルブ８９が介挿されている。バルブ８９が開放されると、熱処理空間６５の気体がガス排気孔８６から緩衝空間８７を経てガス排気管８８へと排出される。なお、ガス供給孔８１およびガス排気孔８６は、チャンバー６の周方向に沿って複数設けられていても良いし、スリット状のものであっても良い。また、処理ガス供給源８５および排気部１９０は、熱処理装置１に設けられた機構であっても良いし、熱処理装置１が設置される工場のユーティリティであっても良い。
また、搬送開口部６６の先端にも熱処理空間６５内の気体を排出するガス排気管１９１が接続されている。ガス排気管１９１はバルブ１９２を介して排気部１９０に接続されている。バルブ１９２を開放することによって、搬送開口部６６を介してチャンバー６内の気体が排気される。
図２は、保持部７の全体外観を示す斜視図である。保持部７は、基台リング７１、連結部７２およびサセプタ７４を備えて構成される。基台リング７１、連結部７２およびサセプタ７４はいずれも石英にて形成されている。すなわち、保持部７の全体が石英にて形成されている。
基台リング７１は円環形状から一部が欠落した円弧形状の石英部材である。この欠落部分は、後述する移載機構１０の移載アーム１１と基台リング７１との干渉を防ぐために設けられている。基台リング７１は凹部６２の底面に載置されることによって、チャンバー６の壁面に支持されることとなる（図１参照）。基台リング７１の上面に、その円環形状の周方向に沿って複数の連結部７２（本実施形態では４個）が立設される。連結部７２も石英の部材であり、溶接によって基台リング７１に固着される。
サセプタ７４は基台リング７１に設けられた４個の連結部７２によって支持される。図３は、サセプタ７４の平面図である。また、図４は、サセプタ７４の断面図である。サセプタ７４は、保持プレート７５、ガイドリング７６および複数の基板支持ピン７７を備える。保持プレート７５は、石英にて形成された略円形の平板状部材である。保持プレート７５の直径は基板Ｗの直径よりも大きい。すなわち、保持プレート７５は、基板Ｗよりも大きな平面サイズを有する。
保持プレート７５の上面周縁部にガイドリング７６が設置されている。ガイドリング７６は、基板Ｗの直径よりも大きな内径を有する円環形状の部材である。例えば、基板Ｗの直径がφ３００ｍｍの場合、ガイドリング７６の内径はφ３２０ｍｍである。ガイドリング７６の内周は、保持プレート７５から上方に向けて広くなるようなテーパ面とされている。ガイドリング７６は、保持プレート７５と同様の石英にて形成される。ガイドリング７６は、保持プレート７５の上面に溶着するようにしても良いし、別途加工したピンなどによって保持プレート７５に固定するようにしても良い。或いは、保持プレート７５とガイドリング７６とを一体の部材として加工するようにしても良い。
保持プレート７５の上面のうちガイドリング７６よりも内側の領域が基板Ｗを保持する平面状の保持面７５ａとされる。保持プレート７５の保持面７５ａには、複数の基板支持ピン７７が立設されている。本実施形態においては、保持面７５ａの外周円（ガイドリング７６の内周円）と同心円の周上に沿って３０°毎に計１２個の基板支持ピン７７が立設されている。１２個の基板支持ピン７７を配置した円の径（対向する基板支持ピン７７間の距離）は基板Ｗの径よりも小さく、基板Ｗの径がφ３００ｍｍであればφ２７０ｍｍ〜φ２８０ｍｍ（本実施形態ではφ２７０ｍｍ）である。それぞれの基板支持ピン７７は石英にて形成されている。複数の基板支持ピン７７は、保持プレート７５の上面に溶接によって設けるようにしても良いし、保持プレート７５と一体に加工するようにしても良い。
図２に戻り、基台リング７１に立設された４個の連結部７２とサセプタ７４の保持プレート７５の周縁部とが溶接によって固着される。すなわち、サセプタ７４と基台リング７１とは連結部７２によって固定的に連結されている。このような保持部７の基台リング７１がチャンバー６の壁面に支持されることによって、保持部７がチャンバー６に装着される。保持部７がチャンバー６に装着された状態においては、サセプタ７４の保持プレート７５は水平姿勢（法線が鉛直方向と一致する姿勢）となる。すなわち、保持プレート７５の保持面７５ａは水平面となる。
チャンバー６に搬入された基板Ｗは、チャンバー６に装着された保持部７のサセプタ７４の上に水平姿勢にて載置されて保持される。このとき、基板Ｗは保持プレート７５上に立設された１２個の基板支持ピン７７によって支持されてサセプタ７４に保持される。より厳密には、１２個の基板支持ピン７７の上端部が基板Ｗの下面に接触して当該基板Ｗを支持する。１２個の基板支持ピン７７の高さ（基板支持ピン７７の上端から保持プレート７５の保持面７５ａまでの距離）は均一であるため、１２個の基板支持ピン７７によって基板Ｗを水平姿勢に支持することができる。
また、基板Ｗは複数の基板支持ピン７７によって保持プレート７５の保持面７５ａから所定の間隔を隔てて支持されることとなる。基板支持ピン７７の高さよりもガイドリング７６の厚さの方が大きい。従って、複数の基板支持ピン７７によって支持された基板Ｗの水平方向の位置ずれはガイドリング７６によって防止される。
また、図２および図３に示すように、サセプタ７４の保持プレート７５には、上下に貫通して開口部７８が形成されている。開口部７８は、放射温度計１２０（図１参照）がサセプタ７４に保持された基板Ｗの下面から放射される放射光（赤外光）を受光するために設けられている。すなわち、放射温度計１２０が開口部７８を介してサセプタ７４に保持された基板Ｗの下面から放射された光を受光し、別置のディテクタによってその基板Ｗの温度が測定される。さらに、サセプタ７４の保持プレート７５には、後述する移載機構１０のリフトピン１２が基板Ｗの受け渡しのために貫通する４個の貫通孔７９が穿設されている。
図５は、移載機構１０の平面図である。また、図６は、移載機構１０の側面図である。移載機構１０は、２本の移載アーム１１を備える。移載アーム１１は、概ね円環状の凹部６２に沿うような円弧形状とされている。それぞれの移載アーム１１には２本のリフトピン１２が立設されている。各移載アーム１１は水平移動機構１３によって回動可能とされている。水平移動機構１３は、一対の移載アーム１１を保持部７に対して基板Ｗの移載を行う移載動作位置（図５の実線位置）と保持部７に保持された基板Ｗと平面視で重ならない退避位置（図５の二点鎖線位置）との間で水平移動させる。水平移動機構１３としては、個別のモータによって各移載アーム１１をそれぞれ回動させるものであっても良いし、リンク機構を用いて１個のモータによって一対の移載アーム１１を連動させて回動させるものであっても良い。
また、一対の移載アーム１１は、昇降機構１４によって水平移動機構１３とともに昇降移動される。昇降機構１４が一対の移載アーム１１を移載動作位置にて上昇させると、計４本のリフトピン１２がサセプタ７４に穿設された貫通孔７９（図２，３参照）を通過し、リフトピン１２の上端がサセプタ７４の上面から突き出る。一方、昇降機構１４が一対の移載アーム１１を移載動作位置にて下降させてリフトピン１２を貫通孔７９から抜き取り、水平移動機構１３が一対の移載アーム１１を開くように移動させると各移載アーム１１が退避位置に移動する。一対の移載アーム１１の退避位置は、保持部７の基台リング７１の直上である。基台リング７１は凹部６２の底面に載置されているため、移載アーム１１の退避位置は凹部６２の内側となる。なお、移載機構１０の駆動部（水平移動機構１３および昇降機構１４）が設けられている部位の近傍にも図示省略の排気機構が設けられており、移載機構１０の駆動部周辺の雰囲気がチャンバー６の外部に排出されるように構成されている。
図１に戻り、チャンバー６の上方に設けられたフラッシュ加熱部５は、筐体５１の内側に、複数本（本実施形態では３０本）のキセノンフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ５２と、を備えて構成される。また、フラッシュ加熱部５の筐体５１の底部にはランプ光放射窓５３が装着されている。フラッシュ加熱部５の床部を構成するランプ光放射窓５３は、石英により形成された板状の石英窓である。フラッシュ加熱部５がチャンバー６の上方に設置されることにより、ランプ光放射窓５３が上側チャンバー窓６３と相対向することとなる。フラッシュランプＦＬはチャンバー６の上方からランプ光放射窓５３および上側チャンバー窓６３を介して熱処理空間６５にフラッシュ光を照射する。
複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部７に保持される基板Ｗの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。
図８は、フラッシュランプＦＬの駆動回路を示す図である。同図に示すように、コンデンサ９３と、コイル９４と、フラッシュランプＦＬと、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）９６とが直列に接続されている。また、図８に示すように、制御部３は、パルス発生器３１および波形設定部３２を備えるとともに、入力部３３に接続されている。入力部３３としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部３３からの入力内容に基づいて波形設定部３２がパルス信号の波形を設定し、その波形に従ってパルス発生器３１がパルス信号を発生する。
フラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管（放電管）９２と、該ガラス管９２の外周面上に付設されたトリガー電極９１とを備える。コンデンサ９３には、電源ユニット９５によって所定の電圧が印加され、その印加電圧（充電電圧）に応じた電荷が充電される。また、トリガー電極９１にはトリガー回路９７から高電圧を印加することができる。トリガー回路９７がトリガー電極９１に電圧を印加するタイミングは制御部３によって制御される。
ＩＧＢＴ９６は、ゲート部にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor）を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。ＩＧＢＴ９６のゲートには制御部３のパルス発生器３１からパルス信号が印加される。ＩＧＢＴ９６のゲートに所定値以上の電圧（Highの電圧）が印加されるとＩＧＢＴ９６がオン状態となり、所定値未満の電圧（Lowの電圧）が印加されるとＩＧＢＴ９６がオフ状態となる。このようにして、フラッシュランプＦＬを含む駆動回路はＩＧＢＴ９６によってオンオフされる。ＩＧＢＴ９６がオンオフすることによってフラッシュランプＦＬと対応するコンデンサ９３との接続が断続され、フラッシュランプＦＬに流れる電流がオンオフ制御される。
コンデンサ９３が充電された状態でＩＧＢＴ９６がオン状態となってガラス管９２の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管９２内に電気は流れない。しかしながら、トリガー回路９７がトリガー電極９１に高電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管９２内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
図８に示すような駆動回路は、フラッシュ加熱部５に設けられた複数のフラッシュランプＦＬのそれぞれに個別に設けられている。本実施形態では、３０本のフラッシュランプＦＬが平面状に配列されているため、それらに対応して図８に示す如き駆動回路が３０個設けられている。よって、３０本のフラッシュランプＦＬのそれぞれに流れる電流が対応するＩＧＢＴ９６によって個別にオンオフ制御されることとなる。
また、リフレクタ５２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ５２の基本的な機能は、複数のフラッシュランプＦＬから出射されたフラッシュ光を熱処理空間６５の側に反射するというものである。リフレクタ５２はアルミニウム合金板にて形成されており、その表面（フラッシュランプＦＬに臨む側の面）はブラスト処理により粗面化加工が施されている。
チャンバー６の下方に設けられたハロゲン加熱部４は、筐体４１の内側に複数本（本実施形態では４０本）のハロゲンランプＨＬを内蔵している。ハロゲン加熱部４は、複数のハロゲンランプＨＬによってチャンバー６の下方から下側チャンバー窓６４を介して熱処理空間６５への光照射を行って基板Ｗを加熱する光照射部である。
図７は、複数のハロゲンランプＨＬの配置を示す平面図である。４０本のハロゲンランプＨＬは上下２段に分けて配置されている。保持部７に近い上段に２０本のハロゲンランプＨＬが配設されるとともに、上段よりも保持部７から遠い下段にも２０本のハロゲンランプＨＬが配設されている。各ハロゲンランプＨＬは、長尺の円筒形状を有する棒状ランプである。上段、下段ともに２０本のハロゲンランプＨＬは、それぞれの長手方向が保持部７に保持される基板Ｗの主面に沿って（つまり水平方向に沿って）互いに平行となるように配列されている。よって、上段、下段ともにハロゲンランプＨＬの配列によって形成される平面は水平面である。
また、図７に示すように、上段、下段ともに保持部７に保持される基板Ｗの中央部に対向する領域よりも周縁部に対向する領域におけるハロゲンランプＨＬの配設密度が高くなっている。すなわち、上下段ともに、ランプ配列の中央部よりも周縁部の方がハロゲンランプＨＬの配設ピッチが短い。このため、ハロゲン加熱部４からの光照射による加熱時に温度低下が生じやすい基板Ｗの周縁部により多い光量の照射を行うことができる。
また、上段のハロゲンランプＨＬからなるランプ群と下段のハロゲンランプＨＬからなるランプ群とが格子状に交差するように配列されている。すなわち、上段に配置された２０本のハロゲンランプＨＬの長手方向と下段に配置された２０本のハロゲンランプＨＬの長手方向とが互いに直交するように計４０本のハロゲンランプＨＬが配設されている。
ハロゲンランプＨＬは、ガラス管内部に配設されたフィラメントに通電することでフィラメントを白熱化させて発光させるフィラメント方式の光源である。ガラス管の内部には、窒素やアルゴン等の不活性ガスにハロゲン元素（ヨウ素、臭素等）を微量導入した気体が封入されている。ハロゲン元素を導入することによって、フィラメントの折損を抑制しつつフィラメントの温度を高温に設定することが可能となる。したがって、ハロゲンランプＨＬは、通常の白熱電球に比べて寿命が長くかつ強い光を連続的に照射できるという特性を有する。すなわち、ハロゲンランプＨＬは少なくとも１秒以上連続して発光する連続点灯ランプである。また、ハロゲンランプＨＬは棒状ランプであるため長寿命であり、ハロゲンランプＨＬを水平方向に沿わせて配置することにより上方の基板Ｗへの放射効率が優れたものとなる。
また、ハロゲン加熱部４の筐体４１内にも、２段のハロゲンランプＨＬの下側にリフレクタ４３が設けられている（図１）。リフレクタ４３は、複数のハロゲンランプＨＬから出射された光を熱処理空間６５の側に反射する。
制御部３は、熱処理装置１に設けられた上記の種々の動作機構を制御する。制御部３のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部３は、各種演算処理を行う回路であるＣＰＵ、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ、各種情報を記憶する読み書き自在のメモリであるＲＡＭおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えている。制御部３のＣＰＵが所定の処理プログラムを実行することによって熱処理装置１における処理が進行する。また、図８に示したように、制御部３は、パルス発生器３１および波形設定部３２を備える。上述のように、入力部３３からの入力内容に基づいて、波形設定部３２がパルス信号の波形を設定し、それに従ってパルス発生器３１がＩＧＢＴ９６のゲートにパルス信号を出力する。
上記の構成以外にも熱処理装置１は、基板Ｗの熱処理時にハロゲンランプＨＬおよびフラッシュランプＦＬから発生する熱エネルギーによるハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー６の壁体には水冷管（図示省略）が設けられている。また、ハロゲン加熱部４およびフラッシュ加熱部５は、内部に気体流を形成して排熱する空冷構造とされている。また、上側チャンバー窓６３とランプ光放射窓５３との間隙にも空気が供給され、フラッシュ加熱部５および上側チャンバー窓６３を冷却する。
次に、本発明に係る結晶構造制御方法について説明する。まず、基板Ｗの表面にハフニア（ＨｆＯ２）の薄膜を成膜する。図９は、表面にハフニアの薄膜を形成した基板Ｗを示す図である。基板Ｗは、例えば円板形状のシリコンの半導体ウェハーである。その基板Ｗの表面にハフニアの薄膜の下地となる二酸化ケイ素（ＳｉＯ２）の界面層膜１０１を熱酸化法等の手法によって成膜する。界面層膜１０１の膜厚は、例えば０．８ｎｍである。
界面層膜１０１の上にハフニアの薄膜１０２（以下、ハフニア膜１０２とする）を成膜する。ハフニア膜１０２は、例えばＡＬＤ(Atomic Layer Deposition)法によって高誘電率材料であるハフニアを界面層膜１０１の上に堆積させることにより成膜される。界面層膜１０１の上に堆積されるハフニア膜１０２の膜厚は、例えば３ｎｍである。ハフニア膜１０２の形成手法はＡＬＤに限定されるものではなく、例えばＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition)等の公知の手法を採用することができる。
成膜された直後のハフニア膜１０２は、特定の結晶構造を有しておらず、非晶質に近い状態である。電界効果トランジスタの高誘電率ゲート絶縁膜としてハフニアの薄膜が形成された場合には、典型的には成膜後熱処理(ＰＤＡ:Post Deposition Annealing)が行われることによってハフニアの薄膜が結晶構造を有するようになる。
本実施形態においては、表面にハフニア膜１０２が形成された基板Ｗに対して熱処理装置１を用いてフラッシュ光を照射してフラッシュ加熱を行っている。以下、熱処理装置１による基板Ｗの処理について説明する。以下に説明する熱処理装置１の処理手順は、制御部３が熱処理装置１の各動作機構を制御することにより進行する。
まず、ゲートバルブ１８５が開いて搬送開口部６６が開放され、装置外部の搬送ロボットにより搬送開口部６６を介してハフニア膜１０２が形成された基板Ｗがチャンバー６内の熱処理空間６５に搬入される。この際に、チャンバー６内に窒素ガスを供給し続けることによって搬送開口部６６から窒素ガス流を流出させ、装置外部の雰囲気がチャンバー６内の流入するのを最小限に抑制するようにしても良い。搬送ロボットによって搬入された基板Ｗは保持部７の直上位置まで進出して停止する。そして、移載機構１０の一対の移載アーム１１が退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２が貫通孔７９を通ってサセプタ７４の保持プレート７５の上面から突き出て基板Ｗを受け取る。このとき、リフトピン１２は基板支持ピン７７の上端よりも上方にまで上昇する。
基板Ｗがリフトピン１２に載置された後、搬送ロボットが熱処理空間６５から退出し、ゲートバルブ１８５によって搬送開口部６６が閉鎖される。そして、一対の移載アーム１１が下降することにより、基板Ｗは移載機構１０から保持部７のサセプタ７４に受け渡されて水平姿勢にて下方より保持される。基板Ｗは、保持プレート７５上に立設された複数の基板支持ピン７７によって支持されてサセプタ７４に保持される。また、基板Ｗは、ハフニア膜１０２が形成された表面を上面として保持部７に保持される。複数の基板支持ピン７７によって支持された基板Ｗの裏面（表面とは反対側の主面）と保持プレート７５の保持面７５ａとの間には所定の間隔が形成される。サセプタ７４の下方にまで下降した一対の移載アーム１１は水平移動機構１３によって退避位置、すなわち凹部６２の内側に退避する。
また、ゲートバルブ１８５によって搬送開口部６６が閉鎖されて熱処理空間６５が密閉空間とされた後、チャンバー６内の雰囲気調整が行われる。具体的にはバルブ８４が開放されてガス供給孔８１から熱処理空間６５に処理ガスが供給される。本実施形態では、処理ガスとして窒素ガス（Ｎ２）がチャンバー６内の熱処理空間６５に供給される。また、バルブ８９が開放されてガス排気孔８６からチャンバー６内の気体が排気される。これにより、チャンバー６内の熱処理空間６５の上部から供給された処理ガスが下方へと流れて熱処理空間６５の下部から排気され、熱処理空間６５が窒素雰囲気に置換される。また、バルブ１９２が開放されることによって、搬送開口部６６からもチャンバー６内の気体が排気される。さらに、図示省略の排気機構によって移載機構１０の駆動部周辺の雰囲気も排気される。
チャンバー６内が窒素雰囲気に置換され、基板Ｗが保持部７のサセプタ７４によって水平姿勢にて下方より保持された後、ハロゲン加熱部４の４０本のハロゲンランプＨＬが一斉に点灯して基板Ｗの予備加熱（アシスト加熱）が開始される。ハロゲンランプＨＬから出射されたハロゲン光は、石英にて形成された下側チャンバー窓６４およびサセプタ７４を透過して基板Ｗの裏面から照射される。ハロゲンランプＨＬからの光照射を受けることによって基板Ｗが予備加熱されて温度が上昇する。なお、移載機構１０の移載アーム１１は凹部６２の内側に退避しているため、ハロゲンランプＨＬによる加熱の障害となることは無い。
ハロゲンランプＨＬによる予備加熱を行うときには、基板Ｗの温度が放射温度計１２０によって測定されている。すなわち、サセプタ７４に保持された基板Ｗの裏面から開口部７８を介して放射された赤外光を放射温度計１２０が受光して昇温中の基板温度を測定する。測定された基板Ｗの温度は制御部３に伝達される。制御部３は、ハロゲンランプＨＬからの光照射によって昇温する基板Ｗの温度が所定の予備加熱温度Ｔ１に到達したか否かを監視しつつ、ハロゲンランプＨＬの出力を制御する。すなわち、制御部３は、放射温度計１２０による測定値に基づいて、基板Ｗの温度が予備加熱温度Ｔ１となるようにハロゲンランプＨＬの出力をフィードバック制御する。本実施形態では、予備加熱温度Ｔ１は５００℃としている。
基板Ｗの温度が予備加熱温度Ｔ１に到達した後、制御部３は基板Ｗをその予備加熱温度Ｔ１に暫時維持する。具体的には、放射温度計１２０によって測定される基板Ｗの温度が予備加熱温度Ｔ１に到達した時点にて制御部３がハロゲンランプＨＬの出力を調整し、基板Ｗの温度をほぼ予備加熱温度Ｔ１に維持している。
このようなハロゲンランプＨＬによる予備加熱を行うことによって、基板Ｗの全体を予備加熱温度Ｔ１に均一に昇温している。ハロゲンランプＨＬによる予備加熱の段階においては、より放熱が生じやすい基板Ｗの周縁部の温度が中央部よりも低下する傾向にあるが、ハロゲン加熱部４におけるハロゲンランプＨＬの配設密度は、基板Ｗの中央部に対向する領域よりも周縁部に対向する領域の方が高くなっている。このため、放熱が生じやすい基板Ｗの周縁部に照射される光量が多くなり、予備加熱段階における基板Ｗの面内温度分布を均一なものとすることができる。
基板Ｗの温度が予備加熱温度Ｔ１に到達して所定時間が経過した時点にてフラッシュ加熱部５のフラッシュランプＦＬから基板Ｗの表面にフラッシュ光照射を行う。フラッシュランプＦＬがフラッシュ光照射を行うに際しては、予め電源ユニット９５によってコンデンサ９３に電荷を蓄積しておく。そして、コンデンサ９３に電荷が蓄積された状態にて、制御部３のパルス発生器３１からＩＧＢＴ９６にパルス信号を出力してＩＧＢＴ９６をオンオフ駆動する。
パルス信号の波形は、パルス幅の時間（オン時間）とパルス間隔の時間（オフ時間）とをパラメータとして順次設定したレシピを入力部３３から入力することによって規定することができる。このようなレシピをオペレータが入力部３３から制御部３に入力すると、それに従って制御部３の波形設定部３２はオンオフを繰り返すパルス波形を設定する。そして、波形設定部３２によって設定されたパルス波形に従ってパルス発生器３１がパルス信号を出力する。その結果、ＩＧＢＴ９６のゲートには設定された波形のパルス信号が印加され、ＩＧＢＴ９６のオンオフ駆動が制御されることとなる。具体的には、ＩＧＢＴ９６のゲートに入力されるパルス信号がオンのときにはＩＧＢＴ９６がオン状態となり、パルス信号がオフのときにはＩＧＢＴ９６がオフ状態となる。
また、パルス発生器３１から出力するパルス信号がオンになるタイミングと同期して制御部３がトリガー回路９７を制御してトリガー電極９１に高電圧（トリガー電圧）を印加する。コンデンサ９３に電荷が蓄積された状態にてＩＧＢＴ９６のゲートにパルス信号が入力され、かつ、そのパルス信号がオンになるタイミングと同期してトリガー電極９１に高電圧が印加されることにより、パルス信号がオンのときにはガラス管９２内の両端電極間で必ず電流が流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
このようにしてフラッシュ加熱部５の３０本のフラッシュランプＦＬが発光し、保持部７に保持された基板Ｗの表面にフラッシュ光が照射される。ここで、ＩＧＢＴ９６を使用することなくフラッシュランプＦＬを発光させた場合には、コンデンサ９３に蓄積されていた電荷が１回の発光で消費され、フラッシュランプＦＬからの出力波形は幅が０．１ミリセカンドないし１０ミリセカンド程度の単純なシングルパルスとなる。これに対して、本実施の形態では、回路中にスイッチング素子たるＩＧＢＴ９６を接続してそのゲートにパルス信号を出力することにより、コンデンサ９３からフラッシュランプＦＬへの電荷の供給をＩＧＢＴ９６によって断続してフラッシュランプＦＬに流れる電流をオンオフ制御している。その結果、いわばフラッシュランプＦＬの発光がチョッパ制御されることとなり、コンデンサ９３に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプＦＬが点滅を繰り返す。なお、回路を流れる電流値が完全に”０”になる前に次のパルスがＩＧＢＴ９６のゲートに印加されて電流値が再度増加するため、フラッシュランプＦＬが点滅を繰り返している間も発光出力が完全に”０”になるものではない。
ＩＧＢＴ９６によってフラッシュランプＦＬに流れる電流をオンオフ制御することにより、フラッシュランプＦＬの発光パターン（発光出力の時間波形）を自在に規定することができ、発光時間および発光強度を自由に調整することができる。ＩＧＢＴ９６のオンオフ駆動のパターンは、入力部３３から入力するパルス幅の時間とパルス間隔の時間とによって規定される。すなわち、フラッシュランプＦＬの駆動回路にＩＧＢＴ９６を組み込むことによって、入力部３３から入力するパルス幅の時間とパルス間隔の時間とを適宜に設定するだけで、フラッシュランプＦＬの発光パターンを自在に規定することができるのである。
具体的には、例えば、入力部３３から入力するパルス間隔の時間に対するパルス幅の時間の比率を大きくすると、フラッシュランプＦＬに流れる電流が増大して発光強度が強くなる。逆に、入力部３３から入力するパルス間隔の時間に対するパルス幅の時間の比率を小さくすると、フラッシュランプＦＬに流れる電流が減少して発光強度が弱くなる。また、入力部３３から入力するパルス間隔の時間とパルス幅の時間の比率を適切に調整すれば、フラッシュランプＦＬの発光強度が一定に維持される。さらに、入力部３３から入力するパルス幅の時間とパルス間隔の時間との組み合わせの総時間を長くすることによって、フラッシュランプＦＬに比較的長時間にわたって電流が流れ続けることとなり、フラッシュランプＦＬの発光時間が長くなる。フラッシュランプＦＬの発光時間は０．１ミリ秒〜１００ミリ秒の間に設定され、本実施形態においては１．４ミリ秒とされる。
このようにしてフラッシュランプＦＬから基板Ｗの表面に１．４ミリ秒の照射時間にてフラッシュ光が照射されて基板Ｗのフラッシュ加熱が行われる。照射時間１．４ミリ秒の極めて短く強度の強いフラッシュ光が照射されることによってハフニア膜１０２を含む基板Ｗの表面が瞬間的に処理温度Ｔ２にまで昇温する。フラッシュ光照射によって基板Ｗの表面が到達する最高温度（ピーク温度）である処理温度Ｔ２は９００℃以上であり、本実施形態では１１００℃である。フラッシュ加熱では、フラッシュ光の照射時間が１００ミリ秒以下の極めて短時間であるため、基板Ｗの表面温度は瞬間的に処理温度Ｔ２にまで昇温した後、ただちに予備加熱温度Ｔ１近傍にまで降温する。
図１０は、フラッシュ光照射時の基板Ｗの挙動を示す図である。照射時間が極めて短く強度の強いフラッシュ光が照射されることによって、ハフニア膜１０２を含む基板Ｗの表面は瞬間的に処理温度Ｔ２（１１００℃）にまで昇温される一方で基板Ｗの裏面は予備加熱温度Ｔ１（５００℃）からほとんど昇温しない。すなわち、瞬間的に基板Ｗの表面から裏面に向けて急激な温度勾配が生じる。その結果、基板Ｗの表面のみに急激な熱膨張が生じ、裏面はほとんど熱膨張しないために、図１０に示すように、基板Ｗが表面を凸面とするように瞬間的に反る。この瞬間、本実施形態のフラッシュ光照射の条件では基板Ｗの表面には最大５７０ＭＰａの圧縮応力が作用するとともに、基板Ｗの裏面には最大１４０ＭＰａの引張応力が作用する。
そうすると、基板Ｗの表面に形成されたハフニア膜１０２はフラッシュ光照射によって処理温度Ｔ２に加熱されつつ最大５７０ＭＰａの圧縮応力を受けることとなる。処理温度Ｔ２に加熱されたハフニア膜１０２に圧縮応力が作用すると、ハフニア膜１０２が結晶構造を有するようになる。
ここで、従来の成膜後熱処理（ＰＤＡ）と同様にハフニア膜１０２をＲＴＡ（Rapid Thermal Annealing）によって加熱してもハフニア膜１０２は結晶構造を有する。ＲＴＡは、ハロゲンランプ等の連続点灯ランプからの光照射によって秒単位の昇温時間にて加熱対象物を目標温度にまで昇温する熱処理技術である。ＲＴＡも一般的には急速加熱を行う熱処理技術ではあるが、ミリ秒単位で加熱対象物を目標温度にまで昇温するフラッシュランプアニール（ＦＬＡ:Flash Lamp Annealing）に比較するとその昇温速度は極度に遅い。このため、ＲＴＡによってハフニア膜１０２を加熱した場合には、上述したフラッシュ光照射時のような圧縮応力は発生せず、単にハフニア膜１０２が加熱されるだけである。
図１１は、フラッシュ加熱後のハフニア膜１０２のＸ線回折パターンを示す図である。同図には比較例として、ＲＴＡによって加熱したハフニア膜１０２のＸ線回折パターンを点線で示している。また、図１１において、”ｃ”と付したのは立方晶構造（Cubic構造）のピークであり、”ｍ”と付したのは単斜晶構造（Monoclinic構造）のピークである。
フラッシュ光照射によって加熱したハフニア膜１０２もＲＴＡによって加熱したハフニア膜１０２も立方晶構造と単斜晶構造とが混在した結晶構造を有する。ところが、図１１に示すように、ＲＴＡによって加熱したハフニア膜１０２には単斜晶構造の強いピークが現れているのに対して、フラッシュ光照射によって加熱したハフニア膜１０２には立方晶構造の強いピークが現出している。これは、フラッシュ光照射によって加熱したハフニア膜１０２は、ＲＴＡによって加熱したハフニア膜１０２に比較して、結晶構造中に存在する立方晶構造の比率が高くなっていることを示している。
このように結晶構造中に存在する立方晶構造の比率が高くなったのは、ＲＴＡでは単にハフニア膜１０２を加熱するだけであるのに対して、フラッシュ光照射を行うとハフニア膜１０２を加熱すると同時に当該ハフニア膜１０２に強い圧縮応力を作用させていることによるものと考えられる。すなわち、フラッシュ光照射によってハフニア膜１０２を加熱すると同時に当該ハフニア膜１０２に強い圧縮応力を作用させることにより、ハフニア膜１０２のケミカルポテンシャルが変化し、ＲＴＡで加熱した場合と比較して、より充填率の高い立方晶構造の比率が高くなったのである。電界効果トランジスタの高誘電率ゲート絶縁膜としてハフニア膜１０２を使用する場合には、立方晶構造の比率が高い方が好ましい。
フラッシュ加熱処理が終了した後、所定時間経過後にハロゲンランプＨＬが消灯する。これにより、基板Ｗが予備加熱温度Ｔ１から急速に降温する。降温中の基板Ｗの温度は放射温度計１２０によって測定され、その測定結果は制御部３に伝達される。制御部３は、放射温度計１２０の測定結果より基板Ｗの温度が所定温度まで降温したか否かを監視する。そして、基板Ｗの温度が所定以下にまで降温した後、移載機構１０の一対の移載アーム１１が再び退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２がサセプタ７４の上面から突き出て熱処理後の基板Ｗをサセプタ７４から受け取る。続いて、ゲートバルブ１８５により閉鎖されていた搬送開口部６６が開放され、リフトピン１２上に載置された基板Ｗが装置外部の搬送ロボットにより搬出され、熱処理装置１における基板Ｗの処理が完了する。
本実施形態においては、表面にハフニア膜１０２が形成された基板Ｗを所定の予備加熱温度Ｔ１に加熱した後、その基板Ｗにフラッシュ光を照射してフラッシュ加熱を行っている。照射時間が極めて短く強度の強いフラッシュ光を照射することによって、ハフニア膜１０２を含む基板Ｗの表面のみを瞬間的に加熱し、ハフニア膜１０２を処理温度Ｔ２に加熱すると同時に当該ハフニア膜１０２に強い圧縮応力を作用させている。その結果、ＲＴＡによって単にハフニア膜１０２を加熱しただけの場合に比較して、熱処理後のハフニア膜１０２の結晶構造中に存在する立方晶構造の比率を高くすることができる。すなわち、基板Ｗの表面にフラッシュランプＦＬからフラッシュ光を照射してハフニア膜１０２を加熱するとともに当該ハフニア膜１０２に圧縮応力を作用させることによって、基板Ｗ上に成膜されたハフニア膜１０２に出現する結晶構造を調整することができるのである。
フラッシュ光照射によってハフニア膜１０２を加熱するとともに当該ハフニア膜１０２に強い圧縮応力を作用させると、充填率の高い立方晶構造の比率が高くなるのであるが、その程度は作用する圧縮応力の大きさに依存している。作用する圧縮応力が大きくなるほど、充填率の高い立方晶構造の比率が高くなる。一方、ハフニア膜１０２に作用する圧縮応力の大きさは、基板Ｗ表面に照射されるフラッシュ光の照射時間に依存している。フラッシュ光の照射時間が短くなるほど、基板Ｗの表面から裏面への熱伝導量が小さくなって温度勾配が大きくなり、ハフニア膜１０２に作用する圧縮応力が大きくなる。本実施形態では、フラッシュランプＦＬの駆動回路にＩＧＢＴ９６を組み込んでおり、入力部３３から入力するパルス幅の時間とパルス間隔の時間との組み合わせの総時間によって、フラッシュ光の照射時間を調整することができる。すなわち、入力部３３から入力するパルス幅の時間とパルス間隔の時間との組み合わせの総時間によって、フラッシュ光の照射時間を調整することにより、ハフニア膜１０２に作用する圧縮応力の大きさを変化させて充填率の高い立方晶構造の比率を制御することができるのである。フラッシュ光の照射時間を短くするほど、ハフニア膜１０２に作用する圧縮応力が大きくなり、ハフニア膜１０２の結晶構造中に存在する立方晶構造の比率を高くすることができる。
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記実施形態においては、表面にハフニア膜１０２を形成した基板Ｗにフラッシュ光を照射していたが、これに限定されるものではなく、表面に他の材料の薄膜を形成した基板Ｗにフラッシュ光を照射して当該薄膜の結晶構造を制御するようにしても良い。例えば、表面にシリコンナイトライドの薄膜が形成された基板Ｗにフラッシュ光を照射して当該薄膜の結晶構造を制御するようにしても良い。シリコンナイトライドの結晶構造を調整すると、シリコンナイトライドのエッチングレートを変化させることができる。また、表面に二酸化ケイ素の薄膜が形成された基板Ｗにフラッシュ光を照射して当該薄膜の結晶構造を制御するようにしても良い。
集約すると、表面に薄膜を形成した基板Ｗの表面にフラッシュランプＦＬからフラッシュ光を照射して当該薄膜を加熱するとともに当該薄膜に圧縮応力を作用させるものであれば良い。フラッシュ光照射により薄膜を加熱するとともに当該薄膜に圧縮応力を作用させることによって、結晶の充填率が高くなるように、薄膜に出現する結晶構造を調整することができる。
また、基板Ｗの予備加熱温度Ｔ１、処理温度Ｔ２およびフラッシュランプＦＬのフラッシュ光照射時間は上記実施形態の例に限定されるものではなく、適宜のものとすることができる。フラッシュ光照射時間のみならず、予備加熱温度Ｔ１および処理温度Ｔ２によってもハフニア膜１０２に作用する圧縮応力を変化させることができる。
また、上記実施形態においては、フラッシュ加熱部５に３０本のフラッシュランプＦＬを備えるようにしていたが、これに限定されるものではなく、フラッシュランプＦＬの本数は任意の数とすることができる。また、フラッシュランプＦＬはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。また、ハロゲン加熱部４に備えるハロゲンランプＨＬの本数も４０本に限定されるものではなく、任意の数とすることができる。
１ 熱処理装置
３ 制御部
４ ハロゲン加熱部
５ フラッシュ加熱部
６ チャンバー
７ 保持部
６５ 熱処理空間
７４ サセプタ
７５ 保持プレート
７７ 基板支持ピン
９３ コンデンサ
９５ 電源ユニット
９６ ＩＧＢＴ
１０１ 界面層膜
１０２ ハフニア膜
１２０ 放射温度計
ＦＬ フラッシュランプ
ＨＬ ハロゲンランプ
Ｗ 基板

Claims (3)

  1. 基板の表面に形成された薄膜の結晶構造を制御する結晶構造制御方法であって、
    基板の表面に薄膜を成膜する成膜工程と、
    前記基板の表面にフラッシュランプからフラッシュ光を照射して前記薄膜を加熱するとともに前記薄膜に圧縮応力を作用させるフラッシュ加熱工程と、
    を備え、
    前記フラッシュ加熱工程では、前記フラッシュランプの駆動回路に組み込まれたＩＧＢＴが前記フラッシュランプに流れる電流をオンオフ制御して前記フラッシュ光の照射時間を調整することによって、前記薄膜内の結晶の充填率が高くなるように前記薄膜に作用する圧縮応力を変化させることを特徴とする結晶構造制御方法。
  2. 請求項１記載の結晶構造制御方法において、
    前記フラッシュ加熱工程の前に、前記基板を所定の予備加熱温度に加熱する予備加熱工程をさらに備えることを特徴とする結晶構造制御方法。
  3. その表面に薄膜を形成した基板を加熱して当該薄膜の結晶構造を制御する熱処理方法であって、
    前記基板の表面にフラッシュランプからフラッシュ光を照射して前記薄膜を加熱するとともに前記薄膜に圧縮応力を作用させ、
    前記フラッシュランプの駆動回路に組み込まれたＩＧＢＴが前記フラッシュランプに流れる電流をオンオフ制御して前記フラッシュ光の照射時間を調整することによって、前記薄膜内の結晶の充填率が高くなるように前記薄膜に作用する圧縮応力を変化させることを特徴とする熱処理方法。
JP2017003795A 2017-01-13 2017-01-13 結晶構造制御方法および熱処理方法 Active JP6841666B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017003795A JP6841666B2 (ja) 2017-01-13 2017-01-13 結晶構造制御方法および熱処理方法
TW106135814A TWI650802B (zh) 2017-01-13 2017-10-19 結晶構造控制方法及熱處理方法
KR1020170171321A KR102051191B1 (ko) 2017-01-13 2017-12-13 결정 구조 제어 방법 및 열처리 방법
US15/851,252 US20180202071A1 (en) 2017-01-13 2017-12-21 Crystal structure control method and heat treatment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017003795A JP6841666B2 (ja) 2017-01-13 2017-01-13 結晶構造制御方法および熱処理方法

Publications (2)

Publication Number Publication Date
JP2018113382A JP2018113382A (ja) 2018-07-19
JP6841666B2 true JP6841666B2 (ja) 2021-03-10

Family

ID=62838802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017003795A Active JP6841666B2 (ja) 2017-01-13 2017-01-13 結晶構造制御方法および熱処理方法

Country Status (4)

Country Link
US (1) US20180202071A1 (ja)
JP (1) JP6841666B2 (ja)
KR (1) KR102051191B1 (ja)
TW (1) TWI650802B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP7600555B2 (ja) * 2020-07-13 2024-12-17 ウシオ電機株式会社 光加熱装置
KR20230051122A (ko) * 2020-08-20 2023-04-17 니폰 덴키 가라스 가부시키가이샤 광학 필터 및 그 제조 방법, 및 살균 장치
CN119480310A (zh) * 2024-11-08 2025-02-18 东南大学 一种具有宽工作温域的磁致冷材料及其制备方法和应用

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4299959B2 (ja) * 2000-08-14 2009-07-22 株式会社東芝 半導体装置の製造方法
JP2005072045A (ja) * 2003-08-26 2005-03-17 Toshiba Corp 半導体装置およびその製造方法
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system
JP2007287860A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
JP4177857B2 (ja) * 2006-04-28 2008-11-05 株式会社東芝 半導体装置およびその製造方法
JP4552973B2 (ja) * 2007-06-08 2010-09-29 セイコーエプソン株式会社 半導体装置の製造方法
DE102008059501B4 (de) * 2008-11-28 2012-09-20 Advanced Micro Devices, Inc. Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
KR100996188B1 (ko) * 2008-12-31 2010-11-24 주식회사 하이닉스반도체 반도체 장치 제조방법
JP5401244B2 (ja) 2009-10-01 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5456150B2 (ja) * 2010-02-17 2014-03-26 パナソニック株式会社 半導体装置及びその製造方法
JP5618063B2 (ja) * 2010-07-28 2014-11-05 独立行政法人産業技術総合研究所 半導体装置及びその製造方法
TWI435391B (zh) * 2010-09-16 2014-04-21 大日本網屏製造股份有限公司 閃光熱處理裝置
JP2012212835A (ja) * 2011-03-31 2012-11-01 Ushio Inc アモルファスシリコンの結晶化方法
JP2013084902A (ja) * 2011-09-26 2013-05-09 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
US8987099B2 (en) * 2011-12-20 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for thermal treatment with epitaxial SiCP thermal stability improvement
US9012277B2 (en) * 2012-01-09 2015-04-21 Globalfoundries Inc. In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices
JP6067524B2 (ja) * 2013-09-25 2017-01-25 株式会社東芝 半導体装置および誘電体膜
JP6472247B2 (ja) * 2015-01-07 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US9741576B2 (en) * 2015-08-26 2017-08-22 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment method and heat treatment apparatus
US10121683B2 (en) * 2015-08-26 2018-11-06 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus

Also Published As

Publication number Publication date
TWI650802B (zh) 2019-02-11
KR20180083790A (ko) 2018-07-23
JP2018113382A (ja) 2018-07-19
US20180202071A1 (en) 2018-07-19
KR102051191B1 (ko) 2019-12-02
TW201826346A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
TWI698933B (zh) 熱處理方法及熱處理裝置
JP5507274B2 (ja) 熱処理方法および熱処理装置
JP5955658B2 (ja) 熱処理方法および熱処理装置
JP6774800B2 (ja) 半導体装置の製造方法
JP6026090B2 (ja) 熱処理方法
JP5507227B2 (ja) 熱処理方法および熱処理装置
JP6768481B2 (ja) ドーパント導入方法および熱処理方法
JP2021082684A (ja) 熱処理装置
JP2020145366A (ja) 熱処理方法および熱処理装置
JP6841666B2 (ja) 結晶構造制御方法および熱処理方法
JP6960344B2 (ja) 熱処理方法および熱処理装置
JP6839940B2 (ja) 熱処理方法
JP2021044372A (ja) 熱処理方法および熱処理装置
JP6839939B2 (ja) 熱処理方法
JP2018101760A (ja) 熱処理方法
JP2016181641A (ja) 熱処理装置
JP6814855B2 (ja) 熱処理方法
JP2018098314A (ja) シリコン基板の熱処理方法
WO2020188979A1 (ja) 熱処理方法および熱処理装置
JP2021150566A (ja) 熱処理方法
JP6945703B2 (ja) ドーパント導入方法および熱処理方法
JP2021136376A (ja) 熱処理方法
JP6791693B2 (ja) 熱処理装置
JP2019068107A (ja) 熱処理方法およびゲート形成方法
JP2021136259A (ja) 熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210218

R150 Certificate of patent or registration of utility model

Ref document number: 6841666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250