Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6876536B2 - 半導体素子及びその製造方法 - Google Patents
[go: Go Back, main page]

JP6876536B2 - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP6876536B2
JP6876536B2 JP2017119488A JP2017119488A JP6876536B2 JP 6876536 B2 JP6876536 B2 JP 6876536B2 JP 2017119488 A JP2017119488 A JP 2017119488A JP 2017119488 A JP2017119488 A JP 2017119488A JP 6876536 B2 JP6876536 B2 JP 6876536B2
Authority
JP
Japan
Prior art keywords
type region
trench
auxiliary
electrode
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017119488A
Other languages
English (en)
Other versions
JP2018098483A (ja
Inventor
洛 龍 周
洛 龍 周
永 均 鄭
永 均 鄭
正 熙 朴
正 熙 朴
鍾 錫 李
鍾 錫 李
大 煥 千
大 煥 千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Original Assignee
Hyundai Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co filed Critical Hyundai Motor Co
Publication of JP2018098483A publication Critical patent/JP2018098483A/ja
Application granted granted Critical
Publication of JP6876536B2 publication Critical patent/JP6876536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H10P32/172—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material being crystalline silicon carbide

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化ケイ素（ＳｉＣ：シリコンカーバイド）を含む半導体素子及びその製造方法に関する。
電力用半導体素子は、特に、非常に大きい電流を流しながら導通状態での電力損失を少なくするために、低いオン抵抗又は低い飽和電圧が要求される。また、オフ状態又はスイッチがオフされる瞬間に電力用半導体素子の両端に印加されるＰＮ接合の高い逆方向電圧に耐えられる特性、つまり、高い降伏電圧特性が基本的に要求される。
電力用半導体素子のうち、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）は、デジタル回路とアナログ回路で最も一般的な電界効果トランジスタである。
電力システムで要求される定格電圧によって、電力用半導体素子を製造するための原材料のエピタキシャル層（ｅｐｉｔａｘｉａｌ ｌａｙｅｒ）又はドリフト（ｄｒｉｆｔ）領域の濃度及び厚さが決定される。ポアソン方程式（Ｐｏｉｓｓｏｎ ｅｑｕａｔｉｏｎ）によれば、電力用半導体素子の高い降伏電圧が要求されるほど、低濃度及び厚さの厚いエピタキシャル層又はドリフト領域が必要であるが、これはオン抵抗を増加させて順方向の電流密度を減少させる原因となる。
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、電流密度を向上させた炭化ケイ素半導体素子及びその製造方法を提供することにある。
上記目的を達成するためになされた本発明の一態様による半導体素子は、ｎ＋型炭化ケイ素基板の第１面上に形成されたｎ−型炭化ケイ素層と、前記ｎ−型炭化ケイ素層上に形成されたｐ型領域と、前記ｐ型領域の一部に隣接するか又は前記ｐ型領域内に形成された補助ｎ＋型領域と、前記ｐ型領域内に形成されたｎ＋型領域と、前記補助ｎ＋型領域上及び前記ｐ型領域上に形成された補助電極と、前記補助電極から離隔されて前記ｎ−型炭化ケイ素層上に形成されたゲート電極と、前記補助電極及び前記ゲート電極から離隔されたソース電極と、前記ｎ＋型炭化ケイ素基板の前記第１面に対向する第２面上に形成されたドレイン電極と、を備え、前記補助ｎ＋型領域と前記ｎ＋型領域とは互いに離隔され、前記ソース電極は、前記ｎ＋型領域に接触することを特徴とする。
前記補助電極は、前記ｐ型領域に接触し得る。
前記半導体素子は、前記ｎ−型炭化ケイ素層上に形成された第１トレンチと、前記第１トレンチ内に形成されたゲート絶縁膜と、をさらに含み得る。
前記ゲート電極は、前記第１トレンチ内に形成され、前記補助ｎ＋型領域は、前記第１トレンチの側面に隣接し得る。
前記ｐ型領域は、前記第１トレンチの側面に隣接し得る。
前記半導体素子は、前記ゲート電極及び前記補助電極と前記ソース電極との間に形成された絶縁膜をさらに含み得る。
前記半導体素子は、前記ｎ−型炭化ケイ素層上に形成されて前記第１トレンチから離隔された第２トレンチをさらに含み得る。
前記ｐ型領域は、前記第２トレンチの側面に隣接して前記第２トレンチの下部面まで延長され得る。
前記ｎ＋型領域は、前記第２トレンチの下部面に形成され得る。
前記補助電極は、前記補助ｎ＋型領域上から前記第２トレンチの側面に沿って前記第２トレンチの下部面まで延長され得る。
前記半導体素子は、前記ｎ−型炭化ケイ素層、前記ｐ型領域、及び前記補助ｎ＋型領域上に形成されたゲート絶縁膜をさらに含み得る。
前記ゲート電極は、前記ゲート絶縁膜上に形成され、前記補助電極は、前記ゲート絶縁膜の側面に位置し得る。
上記目的を達成するためになされた本発明の一態様による半導体素子の製造方法は、ｎ＋型炭化ケイ素基板の第１面上にｎ−型炭化ケイ素層を形成する段階と、前記ｎ−型炭化ケイ素層をエッチングして互いに離隔される第１トレンチ及び第２トレンチを形成する段階と、前記第２トレンチの側面に隣接して前記第２トレンチの下部面まで延長されるｐ型領域を形成する段階と、前記ｐ型領域及び前記ｎ−型炭化ケイ素層上に補助ｎ＋型領域を形成する段階と、前記補助ｎ＋型領域から離隔されるｎ＋型領域を前記ｐ型領域内に形成する段階と、前記補助ｎ＋型領域上に補助電極を形成する段階と、前記第１トレンチ内にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲート電極を形成する段階と、前記ゲート電極及び前記補助電極上に絶縁膜を形成する段階と、前記絶縁膜及び前記ｎ＋型領域上にソース電極を形成する段階と、前記ｎ＋型炭化ケイ素基板の前記第１面に対向する第２面上にドレイン電極を形成する段階と、を有し、前記補助電極は、前記ゲート電極及び前記ソース電極から離隔され、前記ソース電極は、前記ｎ＋型領域に接触することを特徴とする。
本発明によれば、ゲート電極及びソース電極から離隔された補助電極を配置することにより、順方向電圧印加時、補助電極によってドレイン電極とソース電極との間に電子による電流及び正孔による電流が流れるので、半導体素子の電流密度が向上する。これにより、電流密度が向上し、同一の電流量に対して半導体素子の面積を減少させることができる。また、正孔による電流の流れによって半導体素子のオン抵抗が減少する。
本発明の一実施形態による半導体素子の断面図である。 図１に示す半導体素子のオフ（ｏｆｆ）状態を示す断面図である。 図１に示す半導体素子のニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）未満での動作状態を示す断面図である。 図１に示す半導体素子のニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）以上での動作状態を示す断面図である。 本発明の一実施形態による半導体素子の製造方法の一例を示す工程断面図である。 本発明の一実施形態による半導体素子の製造方法の一例を示す工程断面図である。 本発明の一実施形態による半導体素子の製造方法の一例を示す工程断面図である。 本発明の一実施形態による半導体素子の製造方法の一例を示す工程断面図である。 本発明の一実施形態による半導体素子の製造方法の一例を示す工程断面図である。 本発明の一実施形態による半導体素子の製造方法の一例を示す工程断面図である。 本発明の一実施形態による半導体素子の他の例を示す断面図である。 本発明の一実施形態による半導体素子の他の例を示す断面図である。 本発明の一実施形態による半導体素子の他の例を示す断面図である。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。しかし、本発明は、ここで説明する実施形態に限定されるものではなく、他の実施形態で具体化することも可能である。以下で説明する実施形態は、開示内容が完全になるように、また当業者に本発明の技術思想が十分に伝わるようにするために提供される。
図面において、層及び領域の厚さは、明確性を期するために誇張した。また、層が他の層又は基板の「上」にあると記載する場合、それは他の層又は基板上に直接形成されるか又はこれらの間に第３の層が介在される。
図１は、本発明の一実施形態による半導体素子の断面図である。
図１を参照すると、本実施形態による半導体素子は、ｎ＋型炭化ケイ素基板１００、ｎ−型炭化ケイ素層２００、ｐ型領域３００、補助ｎ＋型領域４００、ｎ＋型領域４５０、補助電極５００、ゲート電極７００、ソース電極８００、及びドレイン電極９００を備える。
ｎ−型炭化ケイ素層２００は、ｎ＋型炭化ケイ素基板１００の第１面上に形成される。ｎ−型炭化ケイ素層２００上には、互いに離隔された第１トレンチ２１０及び第２トレンチ２２０が形成される。第１トレンチ２１０及び第２トレンチ２２０の深さは同じである。
ｐ型領域３００は、第２トレンチ２２０の側面に隣接して第２トレンチ２２０の下部面（底面）まで延長されて形成される。ｐ型領域３００は、第１トレンチ２１０の側面には接触しない。
補助ｎ＋型領域４００は、ｎ−型炭化ケイ素層２００及びｐ型領域３００上に形成され、第１トレンチ２１０と第２トレンチ２２０との間に位置する。
ｎ＋型領域４５０は、第２トレンチ２２０の下部面（底面）に形成されたｐ型領域３００内に形成される。ｎ＋型領域４５０と補助ｎ＋型領域４００とは互いに離隔される。
補助電極５００は、補助ｎ＋型領域４００上に形成され、第２トレンチ２２０の側面内側に沿って第２トレンチ２２０の下部面（底面）まで延長される。つまり、補助電極５００は、補助ｎ＋型領域４００に接触し、第２トレンチ２２０の側面及び下部面（底面）でｐ型領域３００に接触する。補助電極５００は、ゲート電極７００、ソース電極８００、及びドレイン電極９００から離隔される。補助電極５００はオーミック（Ｏｈｍｉｃ）金属を含む。
第１トレンチ２１０内にはゲート絶縁膜６１０が形成される。ゲート電極７００は、ゲート絶縁膜６１０上に形成される。ゲート絶縁膜６１０は、第１トレンチ２１０に隣接する補助ｎ＋型領域４００上まで延長される。ゲート絶縁膜６１０は酸化シリコン（ＳｉＯ２）を含み、ゲート電極７００は多結晶シリコン（ｐｏｌｙ−ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎｅ）又は金属を含む。
ゲート電極７００及び補助電極５００上に絶縁膜６２０が形成される。絶縁膜６２０は、ゲート電極７００を覆う。絶縁膜６２０は、第２トレンチ２２０の下部面（底面）まで延長され、補助電極５００を覆う。
ｎ＋型領域４５０上、絶縁膜６２０上、及び第２トレンチ２２０内にソース電極８００が形成される。ソース電極８００は、第２トレンチ２２０の下部面（底面）でｎ＋型領域４５０に接触する。ドレイン電極９００は、ｎ＋型炭化ケイ素基板１００の第２面上に形成される。ここで、ソース電極８００及びドレイン電極９００は、オーミック（Ｏｈｍｉｃ）金属を含む。また、ｎ＋型炭化ケイ素基板１００の第２面は、ｎ＋型炭化ケイ素基板１００の第１面に対して反対側の面である。
以下、本実施形態による半導体素子の動作について図２〜図４を参照して説明する。
図２〜図４は、図１に示す半導体素子の動作状態を示す断面図である。
図２は、図１に示す半導体素子のオフ（ｏｆｆ）状態を示す断面図である。図３及び図４は、図１に示す半導体素子のオン（ｏｎ）状態を示す断面図である。図３は、図１に示す半導体素子のニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）未満での動作状態を示す断面図である。図４は、図１に示す半導体素子のニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）以上での動作状態を示す断面図である。図３の動作と図４の動作とは連続して行われる。
半導体素子のオフ状態は、以下の条件で成立する。
ＶＧＳ＜ＶＴＨ、ＶＤＳ≧０Ｖ
半導体素子のニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）未満での動作は、以下の条件で成立する。
ＶＧＳ≧ＶＴＨ、０＜ＶＤＳ＜Ｖｋｎｅｅ
半導体素子のニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）以上での動作は、以下の条件で成立する。
ＶＧＳ≧ＶＴＨ、ＶＤＳ≧Ｖｋｎｅｅ
ここで、ＶＴＨは、ＭＯＳＦＥＴのしきい電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）であり、Ｖｋｎｅｅは、ニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）であり、ＶＧＳは、ＶＧ−ＶＳ間電圧であり、ＶＤＳは、ＶＤ−ＶＳ間電圧である。ＶＧは、ゲート電極に印加される電圧であり、ＶＤは、ドレイン電極に印加される電圧であり、ＶＳは、ソース電極に印加される電圧である。
一方、補助電極５００には電圧が直接的に印加されない。
図２を参照すると、半導体素子のオフ（ｏｆｆ）時、ｎ−型炭化ケイ素層２００内に空乏層５０が形成され、電子及び電流の流れが発生しない。空乏層５０は、第１トレンチ２１０の側面及び下部面（底面）を囲み、ｐ型領域３００を囲む。
図３を参照すると、半導体素子のニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）未満での動作時、半導体素子のオフ（ｏｆｆ）の時に対して、第１トレンチ２１０の下部面（底面）下に形成された空乏層５０と第１トレンチ２１０の側面に形成された空乏層５０とが除去される。つまり、空乏層５０は、ｐ型領域３００を囲む領域にだけ形成される。
この時、第１トレンチ２１０の側面に隣接して位置するｎ−型炭化ケイ素層２００にチャンネルが形成され、このチャンネルを介して電子ｅ−が補助ｎ＋型領域４００からドレイン電極９００に向かって移動する。したがって、この電子ｅ−による電流がドレイン電極９００から補助ｎ＋型領域４００に流れる。この電流の流れにより補助電極５００及びｐ型領域３００に電圧が印加される。
図４を参照すると、半導体素子のニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）以上での動作時、半導体素子のニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）以下での動作時に対して、ｐ型領域３００下に形成された一部空乏層５０が除去される。つまり、空乏層５０はｎ＋型領域４５０に対応する部分の一部には形成されない。
この時、電子ｅ−は、ソース電極８００からｎ＋型領域４５０を介してドレイン電極９００に移動する。したがって、電子ｅ−による電流は、ドレイン電極９００からソース電極８００に流れる。
また、正孔ｈ＋は、ドレイン電極９００からソース電極８００に移動する。したがって、正孔ｈ＋による電流は、ドレイン電極９００からソース電極８００に流れる。
このように、本実施形態による半導体素子は、順方向電圧の印加時、補助電極５００によってドレイン電極９００とソース電極８００との間に電子による電流及び正孔による電流が流れるので、電流密度が向上する。電流密度が向上することによって同一の電流量に対して半導体素子の面積を減少させることができる。
また、正孔による電流の流れによって半導体素子のオン抵抗が減少する。
以下、表１を参照して、本実施形態による半導体素子及び比較例の半導体素子の特性を比較しながら説明する。比較例の半導体素子は、本実施形態による補助電極が適用されない一般的なパワーＭＯＳＦＥＴ素子である。
表１は、本実施形態による半導体素子及び比較例の半導体素子のシミュレーション結果を示した比較表である。
表１では、本実施形態による半導体素子及び比較例の半導体素子の降伏電圧をほぼ同一にして電流密度を比較した。
Figure 0006876536
表１を参照すると、比較例の半導体素子のオン抵抗は１１．０ｍΩｃｍ２であり、本実施形態による半導体素子のオン抵抗は６．９ｍΩｃｍ２であった。本実施形態による半導体素子のオン抵抗が比較例の半導体素子のオン抵抗に対して約３７％減少していることが分かる。
電流密度は、ＶＧＳが１０Ｖでは、比較例の半導体素子と本実施形態による半導体素子とはほぼ同一であり、１５Ｖ及び２０Ｖでは、本実施形態による半導体素子が比較例の半導体素子よりも大きいことが分かる。
以下、図５〜図１０、及び図１を参照して本発明の一実施形態による半導体素子の製造方法について説明する。
図５〜図１０は、本発明の一実施形態による半導体素子の製造方法の一例を示す工程断面図である。
図５を参照すると、ｎ＋型炭化ケイ素基板１００を備え、ｎ＋型炭化ケイ素基板１００の第１面にエピタキシャル成長でｎ−型炭化ケイ素層２００を形成する。
図６を参照すると、ｎ−型炭化ケイ素層２００の一部領域をエッチングして互いに離隔された第１トレンチ２１０及び第２トレンチ２２０を形成する。この時、第１トレンチ２１０及び第２トレンチ２２０は同時に形成される。
図７を参照すると、第２トレンチ２２０の側面及び下部面（底面）にホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などのｐ型不純物イオンを注入してｐ型領域３００を形成する。したがって、ｐ型領域３００は、第２トレンチ２２０の側面に隣接して第２トレンチ２２０の下部面（底面）まで延長されて形成される。
図８を参照すると、ｐ型領域３００及びｎ−型炭化ケイ素層２００に窒素（Ｎ）、燐（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などのｎ型不純物イオンを注入して互いに離隔される補助ｎ＋型領域４００及びｎ＋型領域４５０を形成する。補助ｎ＋型領域４００は、第１トレンチ２１０と第２トレンチ２２０との間に位置するｐ型領域３００及びｎ−型炭化ケイ素層２００上に形成される。ｎ＋型領域４５０は、第２トレンチ２２０の下部面（底面）に形成されたｐ型領域３００内に形成される。
図９を参照すると、補助ｎ＋型領域４００上に補助電極５００が形成される。補助電極５００は、補助ｎ＋型領域４００上で第２トレンチ２２０の側面内側に沿って第２トレンチ２２０の下部面（底面）まで延長される。補助電極５００は、第２トレンチ２２０の側面及び下部面（底面）でｐ型領域３００に接触する。
図１０を参照すると、第１トレンチ２１０上にゲート絶縁膜６１０を形成した後、ゲート絶縁膜６１０上にゲート電極７００を形成し、その後、ゲート電極７００及び補助電極５００上に絶縁膜６２０を形成する。
図１を参照すると、絶縁膜６２０上及びｎ＋型領域４５０上にソース電極８００を形成し、ｎ＋型炭化ケイ素基板１００の第２面にドレイン電極９００を形成する。
本実施形態による半導体素子の製造方法では、第１トレンチ２１０及び第２トレンチ２２０を同時に形成した後、ｐ型領域３００を形成したが、これに限定されず、第１トレンチ２１０及び第２トレンチ２２０をそれぞれ別途に形成することもできる。例えば、第１トレンチ２１０を先に形成した後、第２トレンチ２２０を形成し、その後ｐ型領域３００を形成するか、又は第２トレンチ２２０を先に形成した後、ｐ型領域３００を形成し、その後第１トレンチ２１０を形成してもよい。
一方、補助電極の本実施形態による半導体素子の構造以外に、多様な構造を半導体素子に適用し得る。これについては、図１１〜図１３を参照して説明する。
図１１〜図１３は、それぞれ本発明の一実施形態による半導体素子の他の例を示す断面図である。
図１１を参照すると、本実施形態による半導体素子は、図１に示す半導体素子と比較して、ｐ型領域３００の形状が違うだけであり、他の構造は同一であるため、同一の構造に対する説明は省略する。
ｐ型領域３００は、第２トレンチ２２０の側面に隣接して第２トレンチ２２０の下部面（底面）にまで延長して形成される。また、ｐ型領域３００は、第１トレンチ２１０の側面に隣接して形成される。このため、本実施形態による半導体素子のオン動作時に、チャンネルは第１トレンチ２１０の側面に隣接して形成されたｐ型領域３００に形成される。
図１２を参照すると、本実施形態による半導体素子は図１に示す半導体素子と比較して、第２トレンチ２２０が存在しない。
ｐ型領域３００は、ｎ−型炭化ケイ素層２００上に位置し、第１トレンチ２１０の側面に隣接するように形成され、ｎ＋型領域４５０と補助ｎ＋型領域４００とは互いに離隔されてｐ型領域３００内に形成される。補助ｎ＋型領域４００は、第１トレンチ２１０の側面に隣接して形成される。
補助電極５００は、補助ｎ＋型領域４００及びｐ型領域３００上に形成される。補助電極５００は、ｐ型領域３００の上部面と接触する。その他の構造は、図１に示す半導体素子の構造と同一であるため、同一の構造に対する説明は省略する。
本実施形態による半導体素子のオン動作時、チャンネルは、第１トレンチ２１０の側面に隣接するｐ型領域３００に形成される。
図１３を参照すると、本実施形態による半導体素子は、図１に示す半導体素子と比較して、第１トレンチ２１０及び第２トレンチ２２０が存在しない。
以下、図１３に示す半導体素子の構造について具体的に説明する。
本実施形態による半導体素子は、ｎ＋型炭化ケイ素基板１００、ｎ−型炭化ケイ素層２００、ｐ型領域３００、補助ｎ＋型領域４００、ｎ＋型領域４５０、補助電極５００、ゲート電極７００、ソース電極８００、及びドレイン電極９００を備える。
ｎ−型炭化ケイ素層２００は、ｎ＋型炭化ケイ素基板１００の第１面に形成され、ｐ型領域３００は、ｎ−型炭化ケイ素層２００の上部面に形成される。補助ｎ＋型領域４００とｎ＋型領域４５０とは互いに離隔されてｐ型領域３００内の上部面に形成される。
ｎ−型炭化ケイ素層２００、ｐ型領域３００、及び補助ｎ＋型領域４００上にゲート絶縁膜６１０が形成され、ゲート絶縁膜６１０上にゲート電極７００が形成される。
ゲート絶縁膜６１０の側面に補助電極５００が形成される。補助電極５００は、補助ｎ＋型領域４００及びｐ型領域３００上に形成される。補助電極５００は、ゲート電極７００、ソース電極８００、及びドレイン電極９００から離隔される。補助電極５００は、ｐ型領域３００の上部面に接触する。
ゲート電極７００及び補助電極５００上に絶縁膜６２０が形成される。絶縁膜６２０は、ゲート電極７００の側面を覆う。
ｎ＋型領域４５０及び絶縁膜６２０上にソース電極８００が形成される。ソース電極８００は、ｎ＋型領域４５０に接触する。ドレイン電極９００は、ｎ＋型炭化ケイ素基板１００の第２面に形成される。ここで、ソース電極８００及びドレイン電極９００はオーミック（Ｏｈｍｉｃ）金属を含む。また、ｎ＋型炭化ケイ素基板１００の第２面は、ｎ＋型炭化ケイ素基板１００の第１面に対して反対側の面である。
本実施形態による半導体素子のオン動作時、チャンネルは、ゲート電極７００の下方に形成されたｐ型領域３００に形成される。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
５０ 空乏層
１００ ｎ＋型炭化ケイ素基板
２００ ｎ−型炭化ケイ素層
２１０ 第１トレンチ
２２０ 第２トレンチ
３００ ｐ型領域
４００ 補助ｎ＋型領域
４５０ ｎ＋型領域
５００ 補助電極
６１０ ゲート絶縁膜
６２０ 絶縁膜
７００ ゲート電極
８００ ソース電極
９００ ドレイン電極

Claims (17)

  1. ｎ＋型炭化ケイ素基板の第１面上に形成されたｎ−型炭化ケイ素層と、
    前記ｎ−型炭化ケイ素層上に形成されたｐ型領域と、
    前記ｐ型領域の一部に隣接するか又は前記ｐ型領域内に形成された補助ｎ＋型領域と、
    前記ｐ型領域内に形成されたｎ＋型領域と、
    前記補助ｎ＋型領域上及び前記ｐ型領域上に形成された補助電極と、
    前記補助電極から離隔されて前記ｎ−型炭化ケイ素層上に形成されたゲート電極と、
    前記補助電極及び前記ゲート電極から離隔されたソース電極と、
    前記ｎ＋型炭化ケイ素基板の前記第１面に対向する第２面上に形成されたドレイン電極と、を備え、
    前記補助ｎ＋型領域と前記ｎ＋型領域とは互いに離隔され、
    前記ソース電極は、前記ｎ＋型領域に接触することを特徴とする半導体素子。
  2. 前記補助電極は、前記ｐ型領域に接触することを特徴とする請求項１に記載の半導体素子。
  3. 前記ｎ−型炭化ケイ素層上に形成された第１トレンチと、
    前記第１トレンチ内に形成されたゲート絶縁膜と、をさらに含むことを特徴とする請求項２に記載の半導体素子。
  4. 前記ゲート電極は、前記第１トレンチ内に形成され、
    前記補助ｎ＋型領域は、前記第１トレンチの側面に隣接することを特徴とする請求項３に記載の半導体素子。
  5. 前記ｐ型領域は、前記第１トレンチの側面に隣接することを特徴とする請求項４に記載の半導体素子。
  6. 前記ゲート電極及び前記補助電極と前記ソース電極との間に形成された絶縁膜をさらに含むことを特徴とする請求項５に記載の半導体素子。
  7. 前記ｎ−型炭化ケイ素層上に形成されて前記第１トレンチから離隔された第２トレンチをさらに含むことを特徴とする請求項６に記載の半導体素子。
  8. 前記ｐ型領域は、前記第２トレンチの側面に隣接して前記第２トレンチの下部面まで延長されていることを特徴とする請求項７に記載の半導体素子。
  9. 前記ｎ＋型領域は、前記第２トレンチの下部面に形成されていることを特徴とする請求項８に記載の半導体素子。
  10. 前記補助電極は、前記補助ｎ＋型領域上から前記第２トレンチの側面に沿って前記第２トレンチの下部面まで延長されていることを特徴とする請求項９に記載の半導体素子。
  11. 前記ｎ−型炭化ケイ素層、前記ｐ型領域、及び前記補助ｎ＋型領域上に形成されたゲート絶縁膜をさらに含むことを特徴とする請求項１に記載の半導体素子。
  12. 前記ゲート電極は、前記ゲート絶縁膜上に形成され、
    前記補助電極は、前記ゲート絶縁膜の側面に位置することを特徴とする請求項１１に記載の半導体素子。
  13. 前記ゲート電極及び前記補助電極と前記ソース電極との間に形成された絶縁膜をさらに含むことを特徴とする請求項１に記載の半導体素子。
  14. ｎ＋型炭化ケイ素基板の第１面上にｎ−型炭化ケイ素層を形成する段階と、
    前記ｎ−型炭化ケイ素層をエッチングして互いに離隔される第１トレンチ及び第２トレンチを形成する段階と、
    前記第２トレンチの側面に隣接して前記第２トレンチの下部面まで延長されるｐ型領域を形成する段階と、
    前記ｐ型領域及び前記ｎ−型炭化ケイ素層上に補助ｎ＋型領域を形成する段階と、
    前記補助ｎ＋型領域から離隔されるｎ＋型領域を前記ｐ型領域内に形成する段階と、
    前記補助ｎ＋型領域上に補助電極を形成する段階と、
    前記第１トレンチ内にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上にゲート電極を形成する段階と、
    前記ゲート電極及び前記補助電極上に絶縁膜を形成する段階と、
    前記絶縁膜及び前記ｎ＋型領域上にソース電極を形成する段階と、
    前記ｎ＋型炭化ケイ素基板の前記第１面に対向する第２面上にドレイン電極を形成する段階と、を有し、
    前記補助電極は、前記ゲート電極及び前記ソース電極から離隔され、
    前記ソース電極は、前記ｎ＋型領域に接触することを特徴とする半導体素子の製造方法。
  15. 前記補助電極は、前記ｐ型領域に接触することを特徴とする請求項１４に記載の半導体素子の製造方法。
  16. 前記ｎ＋型領域は、前記第２トレンチの下部面に形成されることを特徴とする請求項１５に記載の半導体素子の製造方法。
  17. 前記補助電極は、前記補助ｎ＋型領域上から前記第２トレンチの側面に沿って前記第２トレンチの下部面まで延長されることを特徴とする請求項１６に記載の半導体素子の製造方法。

JP2017119488A 2016-12-13 2017-06-19 半導体素子及びその製造方法 Active JP6876536B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160169810A KR102335489B1 (ko) 2016-12-13 2016-12-13 반도체 소자 및 그 제조 방법
KR10-2016-0169810 2016-12-13

Publications (2)

Publication Number Publication Date
JP2018098483A JP2018098483A (ja) 2018-06-21
JP6876536B2 true JP6876536B2 (ja) 2021-05-26

Family

ID=62201498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017119488A Active JP6876536B2 (ja) 2016-12-13 2017-06-19 半導体素子及びその製造方法

Country Status (5)

Country Link
US (1) US10121863B2 (ja)
JP (1) JP6876536B2 (ja)
KR (1) KR102335489B1 (ja)
CN (1) CN108615758B (ja)
DE (1) DE102017214986A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102518586B1 (ko) * 2018-10-05 2023-04-05 현대자동차 주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385938B2 (ja) * 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3371763B2 (ja) * 1997-06-24 2003-01-27 株式会社日立製作所 炭化けい素半導体装置
JP2001177091A (ja) * 1999-12-07 2001-06-29 Analog & Power Electronics Corp ラッチ制御可能な絶縁ゲートバイポーラトランジスタ
JP2002050703A (ja) 2000-08-01 2002-02-15 Hitachi Ltd 多値不揮発性半導体記憶装置
JP4024503B2 (ja) * 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP2008546189A (ja) * 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタ及びその製造方法
JP5767430B2 (ja) * 2007-08-10 2015-08-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP4877286B2 (ja) * 2008-07-08 2012-02-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2011092808A1 (ja) * 2010-01-27 2011-08-04 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
US8415739B2 (en) 2008-11-14 2013-04-09 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
JP4858791B2 (ja) * 2009-05-22 2012-01-18 住友電気工業株式会社 半導体装置およびその製造方法
US20120261746A1 (en) * 2011-03-14 2012-10-18 Maxpower Semiconductor, Inc. Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
JP6284565B2 (ja) * 2011-08-02 2018-02-28 ローム株式会社 半導体装置およびその製造方法
JP2015185700A (ja) * 2014-03-25 2015-10-22 サンケン電気株式会社 半導体装置
US9825126B2 (en) * 2014-10-20 2017-11-21 Mitsubishi Electric Corporation Semiconductor device
KR101655153B1 (ko) * 2014-12-12 2016-09-22 현대자동차 주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
DE102017214986A1 (de) 2018-06-14
CN108615758A (zh) 2018-10-02
KR102335489B1 (ko) 2021-12-03
JP2018098483A (ja) 2018-06-21
KR20180068156A (ko) 2018-06-21
US10121863B2 (en) 2018-11-06
US20180166538A1 (en) 2018-06-14
CN108615758B (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
US8698164B2 (en) Vertical GaN JFET with gate source electrodes on regrown gate
CN104011865B (zh) 在GaN材料中制造浮置保护环的方法及系统
US10050108B2 (en) Semiconductor device
CN103972287A (zh) 半导体装置
JP2010034381A (ja) ワイドバンドギャップ半導体装置
JPWO2015015808A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2018056304A (ja) スイッチング装置とその製造方法
KR102518586B1 (ko) 반도체 소자 및 그 제조 방법
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP2017191817A (ja) スイッチング素子の製造方法
US9391179B2 (en) Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
JP6448513B2 (ja) 半導体装置
JP6207627B2 (ja) 半導体装置
JP6211933B2 (ja) 半導体装置
JP6876536B2 (ja) 半導体素子及びその製造方法
JP2010263087A (ja) トランジスタ
RU2705761C1 (ru) Полупроводниковое устройство
JP4586547B2 (ja) 接合型電界効果トランジスタ
JP2020077828A (ja) スイッチング素子の製造方法
JP7318553B2 (ja) スイッチング素子の製造方法
JP2020047726A (ja) 半導体装置
JP7120886B2 (ja) スイッチング素子の製造方法
WO2020070233A1 (en) Semiconductor powerdevice
KR20190071332A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210426

R150 Certificate of patent or registration of utility model

Ref document number: 6876536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE

Ref document number: 6876536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250