Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6913752B2 - 核形成のない間隙充填aldプロセス - Google Patents
[go: Go Back, main page]

JP6913752B2 - 核形成のない間隙充填aldプロセス - Google Patents

核形成のない間隙充填aldプロセス Download PDF

Info

Publication number
JP6913752B2
JP6913752B2 JP2019531962A JP2019531962A JP6913752B2 JP 6913752 B2 JP6913752 B2 JP 6913752B2 JP 2019531962 A JP2019531962 A JP 2019531962A JP 2019531962 A JP2019531962 A JP 2019531962A JP 6913752 B2 JP6913752 B2 JP 6913752B2
Authority
JP
Japan
Prior art keywords
formula
substrate surface
precursor
substrate
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019531962A
Other languages
English (en)
Other versions
JP2020506533A (ja
Inventor
イーホン チェン,
イーホン チェン,
ケルヴィン チャン,
ケルヴィン チャン,
シンリャン ル,
シンリャン ル,
シュリーニヴァース ガンディコッタ,
シュリーニヴァース ガンディコッタ,
ヨン ウー,
ヨン ウー,
サスミット シンハー ロイ,
サスミット シンハー ロイ,
チア チョン チン,
チア チョン チン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2020506533A publication Critical patent/JP2020506533A/ja
Application granted granted Critical
Publication of JP6913752B2 publication Critical patent/JP6913752B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326Deposition processes
    • H10P14/6328Deposition from the gas or vapour phase
    • H10P14/6334Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523Pulsed gas flow or change of composition over time
    • C23C16/45525Atomic layer deposition [ALD]
    • C23C16/45553Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/418Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials the conductive layers comprising transition metals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H10P14/432Chemical deposition, e.g. chemical vapour deposition [CVD] using selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7618Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating carrousel
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7621Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting two or more semiconductor substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/052Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by treatments not introducing additional elements therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/098Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425Barrier, adhesion or liner layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は一般的に、薄膜を堆積させる方法に関する。本開示は具体的には、例えばタングステン又はモリブデンを含有する、間隙充填膜を堆積させるためのプロセスに関する。
3D−NANDデバイス、並びに論理及びDRAMなどの用途のデバイスの製造は、ワード線、ビア、間隙などを、金属で充填可能なプロセスを含む。ワード線に金属が存在することにより、NANDトランジスタのコントロールゲートに対する電気的な接続が可能になる。このような金属充填に際して問題になることの1つは例えば、3D−NAND構造が、ミクロンレベルの深さであることである。もう一つの問題は、絶縁体(一般的には酸化ケイ素)のスタック間にある横方向の空間も、充填しなければならないということである。
間隙充填薄膜(例えばタングステン又はモリブデンを含有する薄膜)を、アスペクト比が非常に高いフィーチャに堆積させることは、困難である。3D半導体デバイスでは、水平で内曲したトレンチ内へと、シームレスに充填することが必要となる。不完全なトレンチ充填は、高い抵抗、汚染、充填材料損失、ひいてはデバイス性能の低下につながり得る。
従来、タングステン含有材料の原子層堆積(ALD)は、二成分反応:WF+3H→W+6HFに基づいている。端的に言うと、WF及びHは、基板表面に交互に(順次)暴露される。WFは、基板表面において自己制御反応で部分的に分解して、フッ素化されたW表面(W−F、暴露済み)を形成すると考えられる。Hパルスが、フッ素化されたW−F表面をWへと還元する。しかしながら、WFと、基板(通常はTiN)との反応は非常に遅く、インキュベーション遅延が著しい。基板表面におけるWFの核形成問題により、ランダムな表面成長が生じ、共形堆積性が悪い。WF−HのALDサイクル前に、TiNに中間層を堆積させることは、核形成促進剤として作用し得る。モリブデン含有材料のALDは、同様の化学的性質を示し、タングステン含有材料と同様、困難である。
金属ケイ化物(WSix及びMoSix)を用いた核形成層は、様々な表面(Si、SiO、TiNなどを含む)におけるインキュベーション遅延問題を克服する手段として用いられてきた。金属ケイ化物は、ALDにより、金属前駆体及び共反応体としてのシラン(SiH、Siなど)を用いて堆積されてきた。しかしながら、シラン系金属ケイ化物の核形成層は、抵抗が高かったり、界面のフッ素レベルが高かったりすることがある。
この分野では、デバイス素子(例えば、論理及びDRAM並びにその他の用途のための、3D−NANDワード線、ビア及び間隙)を充填するために、貫通性で共形の膜を堆積させる方法が必要とされている。この分野ではさらに、例えばタングステン又はモリブデンを含有する間隙充填膜を、共形で効率的に堆積させるための方法が必要とされている。
本開示の1つ又は複数の実施形態は、タングステン又はモリブデンを含有する間隙充填層を形成することを含む処理法を対象としており、ここでは、表面に少なくとも1つのフィーチャを有する基板表面を、金属前駆体に、そして水素を含む還元剤に順次暴露することによって、間隙充填層がフィーチャ内に形成される。基板表面と、間隙充填層との間には、核形成層が存在しない。
本開示のさらなる実施形態は、基板表面を処理チャンバ内に配置することを含む、処理法を対象とする。基板表面は、その上に少なくとも1つのフィーチャを有する。基板表面を、第1の金属前駆体に、そして反応体に順次暴露して下部層が形成され、第1の金属前駆体は、チタン前駆体、アルミニウム前駆体、及びケイ素前駆体のうち1つ又は複数を含み、反応体は、窒素前駆体、酸素前駆体、又はこれらの組み合わせを含む。下部層を、タングステン前駆体又はモリブデン前駆体を含有する第2の金属前駆体に、そして水素(H)を含む還元剤に順次暴露して、下部層に間隙充填層を形成する。
本開示のさらなる実施形態は、基板表面を有する基板を、複数の区域を備える処理チャンバ内に配置することを含む、処理法を対象とする。各区域は、ガスカーテンによって隣接区域から分離されている。基板表面は、少なくとも1つのフィーチャを有し、このフィーチャは、上部、底部、及び側面を備えるとともに、10:1以上のアスペクト比を有する。基板表面の少なくとも一部が、処理チャンバの第1区域において第1のプロセス条件に曝露される。第1のプロセス条件は、チタン、アルミニウム、ケイ素又はこれらの組み合わせの前駆体を含む。基板表面は、ガスカーテンを通して、処理チャンバの第2区域へと横方向に動かされる。基板表面は、処理チャンバの第2区域において第2のプロセス条件に曝露される。第2のプロセス条件は、チタン、アルミニウム、ケイ素、又はこれらの組み合わせの前駆体とともに膜を形成するための反応体を含み、該膜は、TiN、TiN、TiON、TiSiN、TiSiON、AlN、TiAlN、又はTiAlONを含む。第1及び第2の区域への暴露(基板表面を横方向に動かすことを含む)は、下部層を形成するために、任意選択的に繰り返される。基板表面は、ガスカーテンを通して、処理チャンバの第3区域へと、横方向に動かされる。基板表面は、処理チャンバの第3区域において第3のプロセス条件に曝露される。第3のプロセス条件は、タングステン前駆体又はモリブデン前駆体を含む。基板表面は、ガスカーテンを通して、処理チャンバの第4区域へと、横方向に動かされる。基板表面は、処理チャンバの第4区域において第4のプロセス条件に曝露される。第4のプロセス条件は、タングステン又はモリブデン前駆体とともに膜を形成するために、還元剤として水素を含む。第3及び第4の区域への暴露(基板表面を横方向に動かすことを含む)は、フィーチャを充填するために、任意選択的に繰り返される。
本開示の上述の特徴を詳細に理解できるよう、本開示のより詳細な説明(先に簡単に要約した)は、実施形態を参照することによって得られ、その実施形態のうち幾つかが、添付図面に示されている。しかしながら本開示は、同等な効果を奏する他の実施形態も許容するため、添付図面は、本開示の典型的な実施形態のみを示しているに過ぎず、本開示の範囲を限定するものと見なされるべきではないことに、留意されたい。
本開示の1つ又は複数の実施形態によるバッチ処理チャンバの断面図を示す。 本開示の1つ又は複数の実施形態によるバッチ処理チャンバの部分斜視図を示す。 本開示の1つ又は複数の実施形態によるバッチ処理チャンバの概略図を示す。 本開示の1つ又は複数の実施形態によるバッチ処理チャンバにおいて使用するための、くさび形ガス分配アセンブリの一部の概略図を示す。 本開示の1つ又は複数の実施形態によるバッチ処理チャンバの概略図を示す。 本開示の一又は複数の実施形態による間隙充填プロセスのフロー図を示す。
本発明の幾つかの例示的な実施形態について説明する前に、本発明は以下の説明で規定される構造又はプロセス工程の詳細に限定されないことを、理解されたい。本発明は、他の実施形態が可能であり、様々な方法で実施又は実行できる。
本明細書において「基板(substrate)」とは、製造プロセスにおいて表面に膜処理が実施される任意の基板、又はこのような基板上に形成された任意の材料表面をいう。例えば、処理を実施可能な基板表面は、用途に応じて、シリコン、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ(SOI)、炭素がドープされた酸化ケイ素、アモルファスシリコン、ドープされたシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイアなどの材料、並びに金属、金属窒化物、金属合金、及びその他の導電材料などの、他の任意の材料を含む。基板は、半導体ウエハを含むが、これに限られない。基板表面を研磨し、エッチングし、還元し、酸化させ、ヒドロキシル化し、アニールし、かつ/又はベイクするために、基板を前処理プロセスに曝露することができる。本発明では、基板自体の表面に直接、膜処理を行うことに加えて、開示されている膜処理工程のうちの任意のものが、以下でより詳細に開示するように、基板に形成された下部層に実施されることもある。「基板表面(substrate surface)」という用語は、文脈から分かるように、このような下部層を含むことを意図している。よって例えば、膜/層又は部分的な膜/層が基板表面上に堆積されていれば、新たに堆積される膜/層の露出面が、基板表面となる。
1つ又は複数の実施形態によると、本方法は、原子層堆積(ALD)プロセスを用いる。このような実施形態において基板表面は、前駆体(又は反応性ガス)に、順次、又は実質的に順次、曝露される。本明細書全体を通じて、「実質的に順次(substantially sequentially)」とは、前駆体曝露の期間のほとんどが、共試薬への曝露と(一部は重複し得るものの)重複しないことを意味する。本明細書及び添付特許請求の範囲において、「前駆体(precursor)」、「反応体(reactant)」、「反応性ガス(reactive gas)」などの語は、基板表面と反応し得る任意のガス状種を表わすために、互換可能に使用される。
原子層堆積(ALD)は、膜を堆積させるために、基板を前駆体に、そして反応体に順次暴露させるプロセスである。ALDは、堆積プロセスの単層制御を可能にする自己限定プロセスである。3D−NAND構造の表面積が膨大であるため、各ALDサイクルにおいて多くの前駆体ドーズ量が使用される。不充分なドーズ量によって、非共形堆積につながり得る。ドーズ量は通常、前駆体の分圧と、暴露時間との積として表現される(1ラングミュア、すなわち1L=1E−6トル秒)。特定のドーズ量を得るためには、長時間にわたり低分圧で、又は短時間、高分圧で基板を暴露することができる。両方の場合において時間と圧力との積は、等しい。表面積が大きく、深いトレンチ状構造における表面飽和のためには、前駆体のドーズ量が多く使用され得る。本開示の実施形態は、3D−NAND構造を参照しながら提示されるものの、当業者であれば本開示が、3D−NANDデバイスに限られないことを理解するだろう。本開示の実施形態は、他の用途、例えば論理及びDRAMでも使用できる。
高いドーズ量は、時間に基づくALD(時間的ALD又はタイムドメインALDとも呼ぶ)にとっては、困難である。時間的ALDにとって、処理時間及び分圧は、相互に無関係ではない。暴露時間は、高いウエハスループットを達成するために、最小化することができる。短い暴露で高いドーズ量を達成するためには、前駆体の高分圧を使用することができる。時間的ALDについての処理時間と分圧との相互依存性は、前駆体の気相混合を保証又はするために、2つの前駆体暴露(又は前駆体と反応体)の間にパージ工程があるという事実の結果である。
暴露工程の間に、分圧をゼロ(パージ中はゼロ)から特定の高い値へと上げていくのには、時間が掛かる。また、パージ工程の間に、分圧をある高い値からゼロへと下げていくことにも、時間が掛かる。よって、前駆体について高いドーズ量が必要とされる場合、合計処理時間は、一般的に短くはない。低圧を用いることは、分圧をさらに迅速に上げていく/下げていくことを意味するが、高いドーズ量については、より長い暴露時間が使用される。高圧を用いることは、高いドーズ量を達成するためには、短い暴露で充分であるものの、分圧をよりゆっくりと上げていく/下げていくことを意味する。
空間的ALDは、処理時間と分圧との間での基本的な相互依存関係を有さない。空間的ALDについては、前駆体サイクルが空間的に分離される。空間的に分離された各ゾーン(プロセス領域)は、何ら上げ下げすることなく、圧力を維持することができる。空間的ALDに対する高圧での短時間暴露は、可能であり得る。前駆体暴露の長さは、基板をどれくらい迅速に、空間的に分離された各ゾーン内へと動かして、そこから出せるかにかかっている。よって空間的ALDは、高いドーズ量の前駆体プロセスを使用する場合、時間的ALDよりもずっと多いウエハスループットを達成できると考えられる。
本開示の1つ又は複数の実施形態は、核形成層のない間隙充填層を、例えばW ALDプロセス又はMo ALDプロセスで堆積させる。本開示の幾つかの実施形態は、5:1、10:1、15:1、20:1、25:1、30:1、35:1、又は40:1よりも大きいアスペクト比を有するフィーチャを、膜によって有利に充填する方法をもたらす。有利なことに、このようなW ALD又はMo ALDプロセスは、TiN ALDと一体化することができる。
TiNと、その他のTi、Al、及びSiとを含む膜は一般的に、誘電基板上のW膜又はMo膜の下にある。TiNは一般的に、誘電基板上のW膜に対するグルー層として使用される。用途には、3D−NANDワード線、1x/y/z世代用のDRAM埋め込みワード線、ソース/ドレインコンタクト、及び10/7/5nm技術ノードのためのCMOSにおけるゲート金属が含まれる。本明細書において、詳細な化学的性質とプロセスは、Wについて提示されるが、その化学的性質は、Moに類似していることが理解される。低い抵抗を達成するためには、還元剤として、水素含有化合物(例えばSiH又はB)よりもむしろ、水素を使用することが有利である。例えばSiH又はBによって形成される膜の抵抗は、Hで還元した膜よりもずっと高い。
従来、TiN層及びW層は、異なるチャンバで処理されており、TiN層は、インラインでW ALDプロセスを待っている間、空気に暴露されていた。TiN層の表面酸化に起因して、W ALDプロセスのインキュベーションが遅れ、劣化していたため、核形成層が必要であった。1つ又は複数の実施形態は、いわゆるグルー層の表面酸化を低減及び/又は排除する手段をもたらし、このグルー層には、TiN、TiN、TiON、TiSiN、TiSiON、AlN、TiAlN、又はTiAlONが含まれ得るが、これらに限られない。
本開示の幾つかの実施形態は、バッチ処理チャンバ(空間的処理チャンバともいう)を用いる膜堆積プロセスを対象とする。図1は、ガス分配アセンブリ120(インジェクタ又はインジェクタアセンブリともいう)と、サセプタアセンブリ140とを備える、処理チャンバ100の断面を示している。ガス分配アセンブリ120は、処理チャンバ内で使用される任意のタイプのガス供給デバイスである。ガス分配アセンブリ120は、サセプタアセンブリ140に対面する表側面121を含む。表側面121は、ガスの流れをサセプタアセンブリ140に向けて供給するための、任意の数の開口又は様々な開口を有し得る。ガス分配アセンブリ120は、外部エッジ124も含み、この外部エッジは、図示されている実施形態では実質的に円形である。
使用されるガス分配アセンブリ120の具体的な種類は、使用されている特定のプロセスに応じて変化し得る。本開示の実施形態は、サセプタとガス分配アセンブリとの間の間隙が制御される、任意のタイプの処理システムと共に使用することができる。二成分反応では、複数のガスチャネルが、少なくとも1つの第1の反応性ガスAのチャネル、少なくとも1つの第2の反応性ガスBのチャネル、少なくとも1つのパージガスPのチャネル、及び/又は少なくとも1つの真空Vのチャネルを有することができる。第1の反応性ガスAの1つ又は複数のチャネル、第2の反応性ガスBの1つ又は複数のチャネル、及びパージガスPの1つ又は複数のチャネルから流れるガスは、ウエハの上面に向けて方向付けられる。ガス流のうち一部は、ウエハの表面をわたって水平に移動し、パージガスPのチャネルを通じて処理領域の外へ移動する。
幾つかの実施形態において、ガス分配アセンブリ120は、単一のインジェクタユニットで作られた剛性の静止体である。1つ又は複数の実施形態において、ガス分配アセンブリ120は、図2に示したように、複数の個別セクタ(例えば、複数のインジェクタユニット122)で構成されている。一体成形の本体、又はマルチセクターの本体のいずれも、説明した本開示の様々な実施形態で使用することができる。
サセプタアセンブリ140は、ガス分配アセンブリ120の下に配置される。サセプタアセンブリ140は、上面141と、上面141にある少なくとも1つの凹部142とを含む。サセプタアセンブリ140は、底面143及び端面144も有する。凹部142は、処理される基板60の形状及びサイズに応じて、任意の好適な形状及びサイズであり得る。図1に示す実施形態では、凹部142はウエハの底部を支持するための平らな底部を有しているが、凹部の底部は変化し得る。幾つかの実施形態では、凹部は、凹部の外周エッジに沿って、ウエハの外周エッジを支持するようサイズ決定される段差領域を有する。この段差によって支持される、ウエハの外周エッジの分量は例えば、ウエハの厚さや、ウエハの裏側に既にあるフィーチャの存在に応じて、変化し得る。
幾つかの実施形態では、図1に示しているように、サセプタアセンブリ140の上面141における凹部142は、凹部142内で支持される基板60が、サセプタ140の上面141と実質的に同一平面の上面61を有するように、サイズ決定される。本明細書及び添付特許請求の範囲で使用されるように、「ほぼ同一平面」という用語は、ウエハの頂面とサセプタアセンブリの頂面が、±0.2mm以内で同一平面にあることを意味する。幾つかの実施形態では、頂面は±0.15mm、±0.10mm又は±0.05mm以内で同一平面にある。
図1のサセプタアセンブリ140は、サセプタアセンブリ140を上昇させ、下降させ、かつ回転させることが可能な、支持ポスト160を含む。サセプタアセンブリは、支持ポスト160の中央内部に、ヒータ又はガスライン又は電気的構成要素を含み得る。支持ポスト160は、サセプタアセンブリ140とガス分配アセンブリ120との間の間隙を広げたり狭めたりして、サセプタアセンブリ140を適切な位置へと動かす、主たる手段であり得る。サセプタアセンブリ140は、サセプタアセンブリ140とガス分配アセンブリ120との間に所定の間隙170を作り出すためにサセプタアセンブリ140に対してマイクロ調整を行い得る、微調整アクチュエータ162も含み得る。
幾つかの実施形態では、間隙170の距離は、約0.1mm〜約5.0mmの範囲内、若しくは約0.1mm〜約3.0mmの範囲内、若しくは約0.1mm〜約2.0mmの範囲内、若しくは約0.2mm〜約1.8mmの範囲内、若しくは約0.3mm〜約1.7mmの範囲内、若しくは約0.4mm〜約1.6mmの範囲内、若しくは約0.5mm〜約1.5mmの範囲内、若しくは約0.6mm〜約1.4mmの範囲内、若しくは約0.7mm〜約1.3mmの範囲内、若しくは約0.8mm〜約1.2mmの範囲内、若しくは約0.9mm〜約1.1mmの範囲内であるか、又は約1mmである。
図面に示す処理チャンバ100は、内部でサセプタアセンブリ140が複数の基板60を保持できる、カルーセル型のチャンバである。図2に示したように、ガス分配アセンブリ120は、複数の別個のインジェクタユニット122を含んでよく、各インジェクタユニット122は、ウエハがインジェクタユニットの下で動かされるにつれて、ウエハ上に膜を堆積させることができる。2つのパイ型インジェクタユニット122が示されており、これらはサセプタアセンブリ140の上方の、概ね対向している両側に配置されている。インジェクタユニット122のこの数は、例示のために示したに過ぎない。含まれる注入器ユニット122の数が、より多くても、又はより少なくてもよいことは、理解されるだろう。幾つかの実施形態では、サセプタアセンブリ140の形状に一致する形状を形成するのに十分な数のパイ型インジェクタユニット122が存在する。幾つかの実施形態では、個々のパイ型インジェクタユニット122は各々、他のインジェクタユニット122のいずれにも影響を与えることなく、個別に動かされ、取り外され、かつ/又は交換され得る。例えば、1つのセグメントを上昇させることにより、ロボットがサセプタアセンブリ140とガス分配アセンブリ120との間の領域にアクセスして、基板60をローディング/アンローディングすることを可能にできる。
複数のウエハを同時に処理するため、複数のガス注入器を有する処理チャンバを使用することができ、これによって複数のウエハが、同じ処理の流れを受ける。例えば、図3に示したように、処理チャンバ100は、4つのガスインジェクタアセンブリ及び4つの基板60を有する。処理開始時に、基板60は、インジェクタアセンブリ30の間に配置され得る。サセプタアセンブリ140を45°回転17させることにより、ガス分配アセンブリ120間にある各基板60が、膜堆積のために、ガス分配アセンブリ120の下方の点線円で示されているように、ガス分配アセンブリ120の方に移動させられる。さらに45°回転させると、基板60はインジェクタアセンブリ30から離れるように移動する。基板60とガス分配アセンブリ120とは、数が同じであっても、異なっていてもよい。幾つかの実施形態では、処理されるウエハの数は、存在するガス分配アセンブリと同じ数になる。1つ又は複数の実施形態では、処理されるウエハの数は、ガス分配アセンブリの数の分数又は整数倍である。例えば、4つのガス分配アセンブリが存在する場合、処理されるウエハの数は4xとなり、ここでxは、1以上の整数値である。例示的な一実施形態では、ガス分配アセンブリ120は、ガスカーテンによって分離された8つの処理領域を含み、サセプタアセンブリ140は6つのウエハを保持し得る。
図3に示した処理チャンバ100は、1つの可能な構成を示しているに過ぎず、本開示の範囲を限定するものとみなされるべきではない。ここでは処理チャンバ100が、複数のガス分配アセンブリ120を含む。図示した実施形態では、処理チャンバ100の周りに均等に離間した4つのガス分配アセンブリ(インジェクタアセンブリ30とも呼ぶ)が、存在する。図示した処理チャンバ100は八角形であるが、当業者であれば、これは可能な一形状に過ぎず、本開示の範囲を限定すると見なされるべきではないことを理解するだろう。図示されているガス分配アセンブリ120は台形であるが、単一の円形構成要素であってもよく、又は図2に示すもののように、複数のパイ型セグメントで構成されてもよい。
図3に示す実施形態は、ロードロックチャンバ180、又はバッファステーションのような補助チャンバを含む。このチャンバ180は、例えば基板(基板60とも呼ぶ)をチャンバ100にローディング可能/チャンバ100からアンローディング可能にするために、処理チャンバ100の1つの面に接続される。サセプタ上に基板を動かすために、チャンバ180内にウエハロボットが配置され得る。
カルーセル(例えばサセプタアセンブリ140)の回転は、連続的であっても、間欠的(非連続的)であってもよい。連続処理においてウエハは、各インジェクタに順に曝露されるように常に回転している。非連続処理においてウエハは、インジェクタ領域に動かされて停止し、それから、インジェクタ間の領域84に動かされて停止し得る。例えば、カルーセルは、ウエハがインジェクタ間領域からインジェクタを越えて動き(又はインジェクタに隣接して停止し)、カルーセルが再度止まり得る次のインジェクタ間領域へと続いて動くように、回転し得る。インジェクタ間で止まることにより、各層の堆積と堆積との間に、追加の処理(例えば、プラズマへの曝露)を行うための時間が与えられ得る。
図4は、ガス分配アセンブリ220のセクタ又は一部分(インジェクタユニット122とも呼ぶ)を示している。インジェクタユニット122は、個別に使用してもよく、又は他のインジェクタユニットと組み合わせて使用してもよい。例えば図5に示したように、図4の4つのインジェクタユニット122をひとまとめにして、1つのガス分配アセンブリ220が形成されている(分かりやすくするために、4つのインジェクタユニットを分ける線は図示していない)。図4のインジェクタユニット122は、パージガスポート155及び真空ポート145に加えて、第1反応性ガスポート125と第2ガスポート135の両方を有しているが、インジェクタユニット122に、これらの構成要素の全てが必要なわけではない。
図4と図5の両方を参照すると、1つ又は複数の実施形態によるガス分配アセンブリ220は、複数のセクタ(又はインジェクタユニット122)を備えてよく、各セクタは同一であるか、又は異なっている。ガス分配アセンブリ220は、処理チャンバの中に配置され、かつ、ガス分配アセンブリ220の正面121に、複数の細長いガスポート125、135、155と、細長い真空ポート145とを備える。複数の細長いガスポート125、135、155、及び細長い真空ポート145は、内周エッジ123に隣接したエリアから、ガス分配アセンブリ220の外周エッジ124に隣接したエリアに向かって延在する。図示している複数のガスポートは、第1反応性ガスポート125、第2ガスポート135、第1反応性ガスポートと第2反応性ガスポートの各々を取り囲む真空ポート145、及びパージガス真空ポート155を含む。
図4又は図5に示す実施形態を参照するに、ポートは少なくとも内周領域周辺から少なくとも外周領域周辺まで延在すると記載していても、ポートは、単に内側領域から外側領域まで径方向に延在するだけではないことがある。ポートは、真空ポート145が反応性ガスポート125及び反応性ガスポート135を取り囲んでいることから、接線方向に延在し得る。図4及び図5に示す実施形態では、くさび型の反応性ガスポート125、135は、内周領域及び外周領域に隣接するエッジを含むすべてのエッジが、真空ポート145に囲まれている。
図4を参照するに、基板が経路127に沿って動くにつれて、基板表面の各部分は様々な反応性ガスに曝露される。経路127を辿ると、基板は、パージガスポート155、真空ポート145、第1反応性ガスポート125、真空ポート145、パージガスポート155、真空ポート145、第2ガスポート135、そして真空ポート145に曝露される、すなわちそれらに「遭遇する(see)」ことになる。よって、図4に示した経路127の終端において、基板は第1ガスポート125及び第2ガスポート135に暴露されており、層が形成される。図示されているインジェクタユニット122は四分円をなしているが、より大きい又はより小さいものである可能性もある。図5に示したガス分配アセンブリ220は、直列に接続された図4のインジェクタユニット122を4つ組み合わせたものと考えることもできる。
図4のインジェクタユニット122は、反応性ガス同士を分離させるガスカーテン150を示している。「ガスカーテン」という用語は、反応性ガスを混合しないように分離させるガス流又は真空の任意の組み合わせを説明するために使用される。図4に示すガスカーテン150は、真空ポート145の第1反応性ガスポート125に隣り合った部分、中間のパージガスポート155、及び真空ポート145の第2ガスポート135に隣り合った部分を含む。ガス流と真空とのこの組み合わせは、第1反応性ガスと第2反応性ガスとの気相反応を防止又は最少化するために、使用され得る。
図5を参照するに、ガス分配アセンブリ220からのガス流と真空との組み合わせが、複数の処理領域250を分離している。処理領域は、250の間のガスカーテン150を用いて、個々のガスポート125、135の周りに大まかに画定されている。図5に示す実施形態により、8つの別個のガスカーテン150を間に有する、8つの別個の処理領域250が構成されている。1つの処理チャンバは、少なくとも2つの処理領域を有し得る。幾つかの実施形態では、少なくとも3、4、5、6、7、8、9、10、11、又は12個の処理領域が存在する。
処理中に基板は、どの時点においても1を上回る数の処理領域250に曝露され得る。しかしながら、異なる処理領域に曝露される部分は、その2箇所を分離するガスカーテンを有することになる。例えば、基板の先行エッジが第2ガスポート135を含む処理領域に入る場合、基板の中央部はガスカーテン150の下にあり、基板の後続エッジは、第1反応性ガスポート125を含む処理領域内にあることになる。
例えばロードロックチャンバであってよいファクトリインターフェース280が、処理チャンバ100に接続されて図示されている。基準のフレームを提示するために、基板60は、ガス分配アセンブリ220の上に重ね合わされて図示されている。基板60は多くの場合、ガス分配アセンブリ120の表側面121の近くに保持されるよう、サセプタアセンブリ上に置かれ得る。基板60は、ファクトリインターフェース280を介して、処理チャンバ100内の基板支持体又はサセプタアセンブリ上にローディングされる(図3参照)。処理領域の中に配置された基板60が図示され得るが、それはこの基板が、第1反応性ガスポート125に隣接して、かつ2つのガスカーテン150a、150bの間に配置されているからである。基板60を経路127に沿って回転させることにより、この基板は、処理チャンバ100を回るように反時計回りに動くことになる。よって基板60は、第1処理領域250aから第8処理領域250hまでの処理領域(第1から第8までの領域の間にある全ての処理領域を含む)に曝露される。
本開示の実施形態は、複数の処理領域250a〜250hを有し、各処理領域がガスカーテン150によって隣接領域から分離されている処理チャンバ100を含む、処理法を対象としている。例えば、図5に処理チャンバが示されている。処理チャンバ内のガスカーテンと処理領域の数は、ガス流の構成に応じた任意の適切な数であってもよい。図5に示す実施形態は、8つのガスカーテン150と8つの処理領域250a〜250hとを有している。ガスカーテンの数は概して、処理領域の数と同じか、それを上回る。
複数の基板60は、例えば図1及び図2に示すサセプタアセンブリ140の基板支持体上に配置される。複数の基板60は、処理のために、処理領域を回るように回転する。通常、ガスカーテン150は、チャンバ内に反応性ガスが流れ込まない期間を含め、処理の間ずっと稼働している(ガスが流れ、真空はオンになっている)。
第1反応ガスAが1つ又は複数の処理領域250に流し込まれる一方、第1反応ガスAが流入しない全ての処理領域250内に、不活性ガスが流し込まれる。例えば、第1反応性ガスが処理領域250bから処理領域250hまでの処理領域に流れ込んでいる場合、不活性ガスは、処理領域250aに流れ込む。不活性ガスは、第1反応性ガスポート125又は第2ガスポート135を通じて、流すことができる。
処理領域内の不活性ガス流は、一定であるか、又は変化させることができる。幾つかの実施形態において、反応性ガスは、不活性ガスと共流させることができる。不活性ガスは、キャリア及び希釈剤として作用することになる。キャリアガスと比べて反応性ガスの量は少ないことから、共流によって、隣接する領域間の圧力差を低減することで、処理領域間のガス圧のバランスを取ることがより容易になり得る。
図6は、本開示の1つ又は複数の実施形態による間隙充填プロセスのフロー図300を示す。ALDによりTi、Al、及びSi(例えばTiN)を含む表面を有する基板は、310で処理システムの第1のチャンバに提供される。1つ又は複数の実施形態において、第1のチャンバは、TiNが形成されたところに、あってよい。
エクスサイチュ(ex situ)の実施形態では、TiN形成後に、例えば第2の(別個の)チャンバへと移送する間に、基板を空気320に暴露することができる。空気への暴露に起因して、酸化物を除去するために、表面を340で化学処理に暴露することができる。その後、同じ(第2の)チャンバにおいて、還元剤として水素を用いてW又はMoを付与するために、表面を間隙充填ALD350に暴露することができる。
インサイチュ(in situ)の実施形態では、TiN形成後に、基板が空気330に暴露されない。これは、基板が第1のチャンバに留まる場合に起こり得る。この実施形態のために、表面を任意選択的に、360で化学処理に暴露させることができる。その後、同じ(第1の)チャンバにおいて、還元剤として水素を用いてW又はMoを付与するために、表面を間隙充填ALD370に暴露することができる。
幾つかの実施形態において、間隙充填は、連続的な膜である。本明細書で使用する「連続」という用語は、堆積層の下層の材料を露出させる間隙又はベアスポット(bare spot)がない状態で露出面全体を覆う層をいう。連続層は、膜の総表面積の約1%未満の表面積の間隙又はベアスポットを有し得る。
Ti、Al、及びSiを含む(例えばTiN)ALDプロセスは、時間的、又は空間的なものであり得る。典型的なウエハ温度は、50℃〜700℃の範囲、約200℃〜約500℃の範囲、又は約250℃〜約450℃の範囲である。プロセス圧力は、0.01〜100トルの範囲であり得る。共反応体は、酸素源又は窒素源を含むことができる。共反応体は、O、Oプラズマ、NO、NOプラズマ、NO、NOプラズマ、HO、HOプラズマ、DO、O、NH、NHプラズマ、N、Nプラズマ、H、Hプラズマ、及びこれらの組み合わせから成る群から選択することができる。不活性ガス(例えばHe、Arなど)が、希釈のために存在し得る。
適切なチタン前駆体には、以下のものが含まれるが、これらに限られない:TiCl、TiI、又はTi[NMe。TiNを形成するための共反応体は、NHであり得る。適切なケイ素前駆体には、ポリシラン(Si、及びオルガノシラン)が含まれるが、これらに限られない。ポリシランには例えば、ジシラン(Si)、トリシラン(Si)、テトラシラン(Si10)、イソテトラシラン、ネオペンタシラン(Si12)、シクロペンタシラン(Si10)、ヘキサシラン(Si14)、シクロヘキサシラン(Si12)、又は一般的にSi(ここでx=2以上、かつy=2x又は2x+2)及びこれらの組み合わせが含まれる。その他のケイ素前駆体は、DCS(SiHCl)、HMDS(ClSi-SiCl)、TSA(N(SiH)であり得る。適切なアルミニウム前駆体には、AlR(Rは、C、N、O、H、S又はハライドによりAlに結合している任意の配位子である)が含まれるが、これらに限られない。例えば、アルミニウム前駆体は、以下のもののうち1つ又は複数を含むことができる:アルキル含有アルミニウム化合物、アルミニウムアルコキシド系化合物、アルミニウムアミノ系化合物、ハロゲン化アルミニウム、又はこれらの組み合わせ。1つの実施形態において、アルミニウム前駆体は、トリメチルアンモニウム(TMA)(AlMe)である。1つの実施形態において、アルミニウム前駆体は、三塩化アルミニウム(AlCl)、又は三臭化アルミニウム(AlBr)である。
間隙充填ALDチャンバでの化学的処理は、50℃〜700℃の範囲、約200℃〜約500℃の範囲、又は約250℃〜約450℃の範囲で行われる。プロセス圧力は、0.01〜100トルの範囲であり得る。酸化物を除去するための化学処理は、基板を以下のもののうち1つ又は複数に暴露することを含む:Si2x+2(式中、x≧1);Si(x≧2、かつy+z=2x+2);SiCl(式中、x≧2、かつy+z=2x+2);B(式中、x≧2、かつy≦2x+2);BCl、(式中、x≧2、かつy+z≦2x+2);B(式中、x≧2、かつy+z≦2x+2);及びB(式中、x≧2、y+z≦2x+2、かつRは、1〜6個の炭素を有するアルキル基を含む)。
金属ALDプロセス。タングステン又はモリブデンADLプロセスは、時間的又は空間的なものであり得る。典型的なウエハ温度は、50℃〜700℃の範囲、約200℃〜約500℃の範囲、又は約250℃〜約450℃の範囲である。プロセス圧力は、0.01〜100トルの範囲であり得る。前駆体は、WF、WCl、WCl、W(CO)、MoF、MoCl、MoClであり得る。共反応体は、Hである。不活性ガス(Ar、He、N含む)を、チャンバに添加することができる。
従って、本開示の1つ又は複数の実施形態は、図5に示したようなバッチ処理チャンバを利用する、処理法を対象とする。基板60は、複数の区域250を有する処理チャンバ内に置かれ、各区域は、ガスカーテン150によって隣接区域から分離される。基板表面の少なくとも一部分は、処理チャンバの第1区域250aにおいて第1のプロセス条件に曝露される。幾つかの実施形態の第1のプロセス条件は、アルミニウム含有前駆体剤を含む。
基板表面は、ガスカーテン150を通して、処理チャンバの第2区域250bへと横方向に動かされる。基板表面は、第2区域250bにおいて第2のプロセス条件に曝露される。幾つかの実施形態の第2のプロセス条件は、AlC[式中、x、y、及びzは独立して、0〜1の範囲にある]により示されるアルミニウム含有前駆体とともに膜を形成するための反応体を含む。
基板表面は、ガスカーテン150を通して、処理チャンバの第3区域250cへと横方向に動かされる。それから基板表面は、第3区域250cにおいて第3プロセス条件に曝露され得る。幾つかの実施形態の第3プロセス条件は、AlC膜と反応してAlFを形成するフッ素化剤を含む。
基板表面は、ガスカーテン150を通して、処理チャンバの第4区域250dへと横方向に動かされる。それから基板表面は、第4区域250dにおいて第4プロセス条件に曝露され得る。幾つかの実施形態の第4プロセス条件は、AlFと反応して除去のための揮発性種にするエッチング剤を含む。
幾つかの実施形態では、所定の膜厚を有する膜を形成するために、基板が、さらなる第1及び第2のプロセス条件に曝露される。幾つかの実施形態では、基板表面を繰り返しエッチングするために、基板はさらなる第3及び第4のプロセス条件に曝露される。
任意選択的に、基板表面は、ガスカーテン150を通して、処理チャンバの第5区域250eへと、横方向に動かされる。それから基板表面は、第5区域250eにおいて第5プロセス条件に曝露され得る。幾つかの実施形態の第5プロセス条件は、Al−F結合と反応してAl−O結合を形成する酸化剤を含む。
1つ又は複数の実施形態によれば、基板は、層形成前、及び/又は層形成後に、処理される。この処理は、同じチャンバ内、又は1つ若しくは複数の別個の処理チャンバ内で実施され得る。幾つかの実施形態において、基板は、更なる処理のために、第1のチャンバから、別個の第2のチャンバに移動される。基板は、第1のチャンバから別個の処理チャンバに直接移動され得るか、又は第1のチャンバから1つ若しくは複数の移送チャンバに移動され、次いで別個の処理チャンバへと移動され得る。したがって、処理装置は、移送ステーションと連通している複数のチャンバを備え得る。この種の装置を、「クラスタツール」又は「クラスタシステム」などと呼ぶことがある。
通常、クラスタツールは、基板の中心決め及び配向決め、脱ガス、アニール処理、堆積、及び/又は、エッチングを含む様々な機能を実施する複数のチャンバを備える、モジュールシステムである。1つ又は複数の実施形態によれば、クラスタツールは、少なくとも第1のチャンバ及び中央移送チャンバを含む。中央移送チャンバは、複数の処理チャンバ及び複数のロードロックチャンバの間で基板を往復搬送することが可能なロボットを収納し得る。移送チャンバは、通常、真空条件に維持され、この移送チャンバは、基板を一方のチャンバからもう一方のチャンバ及び/又はクラスタツールの前端に位置付けされたロードロックチャンバへと往復搬送するための中間ステージをもたらす。本発明のために適合され得る二つのよく知られたクラスタツールは、Centura(登録商標)及びEndura(登録商標)であり、両方とも、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能である。しかしながら、チャンバの実際の配置及び組合せは、本書に記載のプロセスの特定の工程を実施する目的で変更することが可能である。使用可能な他の処理チャンバには、周期的層堆積(CLD)、原子層堆積(ALD)、化学気相堆積(CVD)、物理的気相堆積(PVD)、エッチング、予備洗浄、化学洗浄、RTPなどの熱処理、プラズマ窒化、ガス抜き、配向、ヒドロキシル化、及びその他の基板処理が含まれるが、これらに限定されない。クラスタツール上のチャンバ内でプロセスを実行することにより、その次の膜を堆積させる前に酸化することなく、空気中の不純物による基板の表面汚染を回避することができる。
1つ又は複数の実施形態によれば基板は、連続的に真空又は「ロードロック(load lock)」の条件下にあり、一つのチャンバから次のチャンバに動かされる時に周囲空気に曝露されない。移送チャンバは、このように真空下にあり、真空圧力下に「ポンプダウン」されている。処理チャンバ又は移送チャンバの中には不活性ガスが存在し得る。幾つかの実施形態では、不活性ガスは、反応体の一部又は全部を除去するために、パージガスとして使用される。1つ又は複数の実施形態によると、反応体が堆積チャンバから移送チャンバ及び/又は追加の処理チャンバに移動することを防止するために、パージガスが堆積チャンバの出口において注入される。こうして、不活性ガスの流れがチャンバの出口にカーテンを形成する。
基板は、単独の基板堆積チャンバ内で処理されてよく、この単独の基板堆積チャンバでは、別の基板が処理される前に、単一の基板が、ローディングされ、処理され、かつアンローディングされる。基板は、複数の基板が個々に、チャンバの第1部分の中へとローディングされ、チャンバを通って動き、かつチャンバの第2部分からアンローディングされる、コンベヤシステムに類似した連続的な様態で、処理されることも可能である。チャンバ及び関連するコンベヤシステムの形状は、直線経路又は曲線経路を形成し得る。加えて、処理チャンバはカルーセルであってよく、このカルーセルにおいて、複数の基板が、中心軸の周りで移動され、かつカルーセル経路全体を通じて堆積、エッチング、アニール処理、洗浄などのプロセスに曝露される。
処理中に、基板は加熱又は冷却され得る。このような加熱又は冷却は、基板支持体の温度を変化させること、及び基板表面へ加熱又は冷却されたガスを流すことを含む、任意の適当な手段により達成できるが、これらに限定されない。幾つかの実施形態において、基板支持体は、伝導的に基板温度を変化させるように制御可能なヒータ/クーラを含む。1つ又は複数の実施形態では、基板温度を局所的に変化させるために、用いられるガス(反応性ガス若しくは不活性ガス)が加熱又は冷却される。幾つかの実施形態では、基板温度を対流によって変化させるため、ヒータ/クーラが、基板表面に隣接してチャンバ内に配置される。
基板は、処理中に、静止していることも、回転することも可能である。回転する基板は、連続的に、又は非連続な工程で、回転し得る。例えば、処理全体を通じて基板を回転させてもよく、又は様々な反応性ガス若しくはパージガスへの曝露の合間に、基板を少しずつ回転させてもよい。処理中に基板を(連続的又は段階的に)回転させることは例えば、ガス流形状の局所的可変性の影響を最小限に抑えることによって、より均一な堆積又はエッチングの実現に役立ち得る。
原子層堆積型チャンバ内において、基板は、空間的又は時間的に分離されたプロセスにおいて、第1と第2の前駆体に曝露され得る。時間的ALDは、第1前駆体がチャンバに流れ込んで表面と反応する、従来のプロセスである。第1の前駆体は、第2の前駆体を流入する前にチャンバからパージされる。空間的ALDでは、第1の前駆体及び第2の前駆体が、両方同時にチャンバへ流されるが、前駆体の混合を防止する領域が流れと流れの間に存在するように、空間的に分離されている。空間的ALDでは、基板がガス分配プレートに対して動かされるか、又はその逆である。
1つのチャンバ内で方法の部分のうちの1つ又は複数が実行される実施形態おいて、プロセスは、空間的ALDプロセスであり得る。上記化学特性の1つ又は複数が両立しない(即ち、基板表面上以外で反応する結果となるか、及び/又はチャンバ上に堆積する結果となる)ものであってよいが、空間的な分離により、気相にある複数の試薬が互いに曝露されないことが保証される。例えば、時間的ALDは、堆積チャンバをパージすることを含む。しかしながら実際には、追加試薬を流し込む前に余剰試薬の全てをチャンバ外にパージすることが、不可能な時もある。従って、チャンバ内に残った試薬のうちのいずれかが、反応を起こしかねない。空間的に分離されていれば、余剰の試薬をパージする必要はなく、交差汚染が制限される。さらに、チャンバをパージするのに多くの時間を要することがあるため、パージ工程をなくすことによりスループットが増大し得る。
この明細書全体を通じて、「一実施形態(one embodiment)」、「ある種の実施形態(certain embodiments)」、「1つ又は複数の実施形態(one or more embodiments)」、又は「実施形態(an embodiment)」に対する言及は、実施形態に関連して説明されている特定の特徴、構造、材料、又は特性が、本開示の少なくとも1つの実施形態に含まれることを意味する。よって、この明細書全体の様々な箇所での「1つ又は複数の実施形態で」、「ある種の実施形態で」、「一実施形態で」、又は「実施形態において」などの表現の表出は、必ずしも、本開示の同一の実施形態に言及するものではない。さらに、特定の特徴、構造、材料、又は特性は、1つ又は複数の実施形態において任意の適切な様態で組み合わせてもよい。
本書の開示は具体的な実施形態を参照して説明されているが、これらの実施形態は、本開示の原理及び用途の単なる例示であると理解されたい。本開示の本質及び範囲から逸脱することなく、本開示の方法及び装置に対して様々な改変及び変形が可能なことは、当業者にとって明らかだろう。よって本開示は、添付の特許請求の範囲及びその均等論の範囲内である改変例及び変形例を含むことが意図されている。

Claims (15)

  1. タングステン又はモリブデンを含有する間隙充填層を形成することを含む、処理法であって、表面に少なくとも1つのフィーチャを有する基板表面を、金属前駆体に、そして水素を含む還元剤に順次暴露することを含む原子層堆積処理によって、前記フィーチャに前記間隙充填層が形成され、前記基板表面と前記間隙充填層との間には、核形成層が存在しない、処理法。
  2. 前記金属前駆体が、WF、WCl、W(CO)、MoF、MoCl[式中、xは5又は6である]のうち1つ又は複数であり、前記還元剤がHである、請求項1記載の処理法。
  3. 前記間隙充填層が形成される前に、前記基板表面が空気に暴露されていない、請求項1記載の処理法。
  4. 前記間隙充填層が形成される前に前記基板表面が、酸化物を除去するための化学処理に暴露されており、該化学処理は、前記基板表面を以下のもののうち1つ又は複数:
    Si2x+2[式中、x≧1]
    Si[式中、x≧2、かつy+z=2x+2]
    SiCl[式中、x≧2、かつy+z=2x+2]
    [式中、x≧2、かつy≦2x+2]
    Cl[式中、x≧2、かつy+z≦2x+2]
    [式中、x≧2、かつy+z≦2x+2]、及び
    [式中、x≧2、y+z≦2x+2、かつRは、1〜6個の炭素を有するアルキル基を含む]
    に暴露することを含む、請求項1に記載の処理法。
  5. 前記化学処理が、前記金属前駆体を排除する、請求項4に記載の処理法。
  6. 表面に少なくとも1つのフィーチャを有する基板表面を、処理チャンバ内に配置すること、
    前記基板表面を、第1の金属前駆体に、そして反応体に順次暴露して、下部層を形成することであって、前記第1の金属前駆体が、チタン前駆体、アルミニウム前駆体、及びケイ素前駆体のうち1つ又は複数を含み、前記反応体が、窒素前駆体、酸素前駆体、又はこれらの組み合わせを含む、形成すること、
    前記下部層を、タングステン前駆体又はモリブデン前駆体を含有する第2の金属前駆体に、そして水素(H)を含む還元剤に順次暴露して、原子層堆積によって前記下部層に間隙充填層を形成すること、
    を含む処理法。
  7. 前記下部層が、TiN、TiN、TiON、TiSiN、TiSiON、AlN、TiAlN、又はTiAlONを含む、請求項6記載の処理法。
  8. 前記第2の金属前駆体が、WF、WCl、W(CO)、MoF、MoCl[式中、xは5又は6である]のうち1つ又は複数である、請求項6記載の処理法。
  9. 前記下部層を前記第2の金属前駆体に、そして水素に順次暴露することは、前記基板表面が空気に暴露されることなく行われる、請求項6記載の処理法。
  10. 前記下部層を前記第2の金属前駆体に、そして水素に順次暴露する前に、前記基板表面を空気に暴露すること、及び表面酸化物を除去するために前記下部層を化学処理することをさらに含み、前記化学処理は、前記基板表面を以下のもののうち1つ又は複数:
    Si2x+2[式中、x≧1]
    Si[式中、x≧2、かつy+z=2x+2]
    SiCl[式中、x≧2、かつy+z=2x+2]
    [式中、x≧2、かつy≦2x+2]
    Cl[式中、x≧2、かつy+z≦2x+2]
    [式中、x≧2、かつy+z≦2x+2]、及び
    [式中、x≧2、y+z≦2x+2、かつRは、1〜6個の炭素を有するアルキル基を含む]
    に暴露することを含む、請求項6記載の処理法。
  11. 前記下部層と前記間隙充填層との間に核形成層が存在しない、請求項6記載の処理法。
  12. 基板表面を有する基板を、複数の区域を備える処理チャンバ内に配置することであって、各区域は、ガスカーテンによって隣接区域から分離されており、前記基板表面は、少なくとも1つのフィーチャを有し、該フィーチャは、上部、底部及び側面を備え、かつ10:1以上のアスペクト比を有する、配置すること、
    前記基板表面の少なくとも一部を、前記処理チャンバの第1区域における第1のプロセス条件に暴露することであって、該第1のプロセス条件は、チタン、アルミニウム、ケイ素、又はこれらの組み合わせの前駆体を含む、暴露すること、
    前記基板表面を、ガスカーテンを通して、前記処理チャンバの第2区域へと横方向に動かすこと、
    前記基板表面を、前記処理チャンバの第2区域における第2のプロセス条件に暴露することであって、該第2のプロセス条件は、チタン、アルミニウム、ケイ素、又はこれらの組み合わせの前駆体とともに膜を形成するための反応体を含み、該膜は、TiN、TiN、TiON、TiSiN、TiSiON、AlN、TiAlN、又はTiAlONを含む、暴露すること、
    任意選択的に、前記第1及び第2の区域への暴露を繰り返すことであって、下部層を形成するために、前記基板表面を横方向に動かすことを含む、繰り返すこと、
    前記基板表面を、ガスカーテンを通して、前記処理チャンバの第3区域へと横方向に動かすこと、
    前記処理チャンバの前記第3区域において、前記基板表面を、タングステン前駆体又はモリブデン前駆体を含む第3のプロセス条件に曝露すること、
    前記基板表面を、ガスカーテンを通して、前記処理チャンバの第4区域へと横方向に動かすこと、
    前記処理チャンバの第4区域において、前記基板表面を第4のプロセス条件に曝露することであって、前記第4のプロセス条件が、前記タングステン又は前記モリブデン前駆体とともに膜を形成するための還元剤として水素を含む、曝露すること、及び
    任意選択的に、前記第3及び第4の区域への暴露を繰り返すことであって、前記フィーチャを充填するために、前記基板表面を横方向に動かすことを含む、繰り返すこと、
    を含む処理法。
  13. 前記還元剤が、実質的に水素からなる、請求項12に記載の処理法。
  14. 前記第1のプロセス条件が、チタン前駆体を含み、該前駆体がTiCl、TiI、又はTi[NMeであり、前記第2のプロセス条件が、TiNを含有する前記下部層を形成するためにNHを含む、請求項12に記載の処理法。
  15. 前記基板表面を前記第2のプロセス条件に暴露する前に、前記基板を、前記処理チャンバの化学処理区域における化学処理プロセス条件に暴露し、該化学処理プロセス条件は、以下のもののうち1つ又は複数:
    Si2x+2[式中、x≧1]
    Si[式中、x≧2、かつy+z=2x+2]
    SiCl[式中、x≧2、かつy+z=2x+2]
    [式中、x≧2、かつy≦2x+2]
    Cl[式中、x≧2、かつy+z≦2x+2]
    [式中、x≧2、かつy+z≦2x+2]、及び
    [式中、x≧2、y+z≦2x+2、かつRは、1〜6個の炭素を有するアルキル基を含む]
    を含む、請求項12に記載の処理法。
JP2019531962A 2016-12-15 2017-11-29 核形成のない間隙充填aldプロセス Active JP6913752B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662434788P 2016-12-15 2016-12-15
US62/434,788 2016-12-15
PCT/US2017/063611 WO2018111547A1 (en) 2016-12-15 2017-11-29 Nucleation-free gap fill ald process

Publications (2)

Publication Number Publication Date
JP2020506533A JP2020506533A (ja) 2020-02-27
JP6913752B2 true JP6913752B2 (ja) 2021-08-04

Family

ID=62559088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019531962A Active JP6913752B2 (ja) 2016-12-15 2017-11-29 核形成のない間隙充填aldプロセス

Country Status (5)

Country Link
US (2) US11289374B2 (ja)
JP (1) JP6913752B2 (ja)
KR (2) KR102361468B1 (ja)
CN (1) CN110088875B (ja)
WO (1) WO2018111547A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US11021793B2 (en) * 2018-05-31 2021-06-01 L'Air Liquide, Société Anonyme pour I'Etude et I'Exploitation des Procédés Georges Claude Group 6 transition metal-containing compositions for vapor deposition of group 6 transition metal-containing films
JP7296790B2 (ja) * 2018-09-20 2023-06-23 東京エレクトロン株式会社 成膜方法及び基板処理システム
KR20210081436A (ko) 2018-11-19 2021-07-01 램 리써치 코포레이션 텅스텐을 위한 몰리브덴 템플릿들
SG11202108217UA (en) 2019-01-28 2021-08-30 Lam Res Corp Deposition of metal films
WO2021046058A1 (en) 2019-09-03 2021-03-11 Lam Research Corporation Molybdenum deposition
CN114667600A (zh) 2019-10-15 2022-06-24 朗姆研究公司 钼填充
US11821080B2 (en) * 2020-03-05 2023-11-21 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Reagents to remove oxygen from metal oxyhalide precursors in thin film deposition processes
JP2021167466A (ja) * 2020-03-30 2021-10-21 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated バリア層のないインシトゥタングステン堆積
KR20230128428A (ko) * 2021-01-05 2023-09-05 램 리써치 코포레이션 피처들의 몰리브덴 증착
JP7686761B2 (ja) 2021-02-23 2025-06-02 ラム リサーチ コーポレーション 3d-nand用の酸化物表面上へのモリブデン膜の堆積
KR20220124103A (ko) 2021-03-02 2022-09-13 에이에스엠 아이피 홀딩 비.브이. 갭을 충진하기 위한 방법 및 시스템
KR20220124630A (ko) 2021-03-02 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 바나듐 및 산소를 포함한 층을 형성하기 위한 방법 및 시스템
KR20220124100A (ko) * 2021-03-02 2022-09-13 에이에스엠 아이피 홀딩 비.브이. 갭을 충진하기 위한 방법 및 시스템
WO2022221210A1 (en) 2021-04-14 2022-10-20 Lam Research Corporation Deposition of molybdenum
US12588475B2 (en) 2021-05-14 2026-03-24 Lam Research Corporation High selectivity doped hardmask films
JP7684412B2 (ja) * 2021-09-08 2025-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
US12014956B2 (en) 2021-09-28 2024-06-18 Applied Materials, Inc. Tungsten gapfill using molybdenum co-flow
CN118786240A (zh) * 2022-02-03 2024-10-15 恩特格里斯公司 选择性沉积高导电性金属膜的方法
US12159804B2 (en) * 2022-03-09 2024-12-03 Applied Materials, Inc. Tungsten molybdenum structures
TW202348832A (zh) 2022-05-03 2023-12-16 荷蘭商Asm Ip私人控股有限公司 氣相沉積製程、用氧化釩填充在基材上的間隙之方法、形成間隙填充層之方法
US20240060175A1 (en) * 2022-08-19 2024-02-22 Applied Materials, Inc. Conformal molybdenum deposition
US20240420998A1 (en) * 2023-06-13 2024-12-19 Applied Material, Inc. Reduction of Air Gaps in FinFET Structures

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1331950C (en) * 1987-03-26 1994-09-13 Hiroyuki Tokunaga Iii - v group compound crystal article and process for producing the same
JPH05136054A (ja) * 1991-11-15 1993-06-01 Canon Inc 結晶薄膜の形成方法
JP3694433B2 (ja) 1999-07-30 2005-09-14 沖電気工業株式会社 半導体装置の製造方法
US6429126B1 (en) * 2000-03-29 2002-08-06 Applied Materials, Inc. Reduced fluorine contamination for tungsten CVD
ATE302294T1 (de) 2000-12-28 2005-09-15 Ami Semiconductor Belgium Bvba Verfahren zur chemischen dampfablagerung von wolfram auf einem halbleitersubstrat
US7473637B2 (en) * 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US7622382B2 (en) * 2006-03-29 2009-11-24 Intel Corporation Filling narrow and high aspect ratio openings with electroless deposition
US7470617B2 (en) * 2007-03-01 2008-12-30 Intel Corporation Treating a liner layer to reduce surface oxides
US7799684B1 (en) * 2007-03-05 2010-09-21 Novellus Systems, Inc. Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US20090032949A1 (en) * 2007-08-02 2009-02-05 Micron Technology, Inc. Method of depositing Tungsten using plasma-treated tungsten nitride
US20100144140A1 (en) * 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8119527B1 (en) * 2009-08-04 2012-02-21 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US9129945B2 (en) * 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
KR20120033640A (ko) 2010-09-30 2012-04-09 주식회사 하이닉스반도체 텅스텐 갭필을 이용한 반도체장치 제조 방법
US20120149213A1 (en) * 2010-12-09 2012-06-14 Lakshminarayana Nittala Bottom up fill in high aspect ratio trenches
KR101333914B1 (ko) * 2011-02-22 2013-11-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 진보된 실리콘 프로세스로 감소된 소프트 에러 레이트(ser)를 갖는 반도체 디바이스를 제조하는 방법 및 그러한 반도체 디바이스
GB201113464D0 (en) * 2011-08-03 2011-09-21 Sunflake As Nanostructure, nanostructure fabrication method and photovoltaic cell incorporating a nanostructure
JP2014019912A (ja) * 2012-07-19 2014-02-03 Tokyo Electron Ltd タングステン膜の成膜方法
US8975184B2 (en) * 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
JP6437324B2 (ja) * 2014-03-25 2018-12-12 東京エレクトロン株式会社 タングステン膜の成膜方法および半導体装置の製造方法
US9653352B2 (en) * 2014-04-11 2017-05-16 Applied Materials, Inc. Methods for forming metal organic tungsten for middle of the line (MOL) applications
US20150299886A1 (en) * 2014-04-18 2015-10-22 Lam Research Corporation Method and apparatus for preparing a substrate with a semi-noble metal layer
US20150348840A1 (en) 2014-05-31 2015-12-03 Lam Research Corporation Methods of filling high aspect ratio features with fluorine free tungsten
US10134585B2 (en) * 2014-08-19 2018-11-20 The Regents Of The University Of California Low temperature atomic layer deposition of oxides on compound semiconductors
US9349637B2 (en) * 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US10096464B2 (en) * 2014-10-04 2018-10-09 Applied Materials, Inc. Atomic layer deposition of high density silicon dioxide
US20160307748A1 (en) 2015-04-20 2016-10-20 Applied Materials, Inc. Deposition Of Si-H Free Silicon Nitride
US9613818B2 (en) * 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process
US10573522B2 (en) * 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process

Also Published As

Publication number Publication date
CN110088875B (zh) 2023-09-01
US11289374B2 (en) 2022-03-29
KR102361468B1 (ko) 2022-02-09
US20220172989A1 (en) 2022-06-02
WO2018111547A1 (en) 2018-06-21
KR102234559B1 (ko) 2021-03-31
JP2020506533A (ja) 2020-02-27
CN110088875A (zh) 2019-08-02
US12394670B2 (en) 2025-08-19
US20190371662A1 (en) 2019-12-05
KR20190086054A (ko) 2019-07-19
KR20210035353A (ko) 2021-03-31

Similar Documents

Publication Publication Date Title
JP6913752B2 (ja) 核形成のない間隙充填aldプロセス
US11702742B2 (en) Methods of forming nucleation layers with halogenated silanes
JP7125343B2 (ja) 表面毒化処理によるボトムアップ式間隙充填
TWI753523B (zh) 高溫熱原子層沉積氮化矽膜
US20180312966A1 (en) Methods For Spatial Metal Atomic Layer Deposition
JP6867382B2 (ja) 共形及び間隙充填型のアモルファスシリコン薄膜の堆積
US20170179036A1 (en) Conformal Amorphous Silicon As Nucleation Layer For W ALD Process
JP6968701B2 (ja) 低誘電率かつ低湿式エッチング速度の誘電体薄膜を堆積させるための方法
TW201812999A (zh) 使用沉積/蝕刻技術之無接縫溝道填充
TWI833804B (zh) 含鋁膜的間隙填充
US20160307748A1 (en) Deposition Of Si-H Free Silicon Nitride

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210712

R150 Certificate of patent or registration of utility model

Ref document number: 6913752

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250