Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6917295B2 - 電子部品内蔵基板、シート基板 - Google Patents
[go: Go Back, main page]

JP6917295B2 - 電子部品内蔵基板、シート基板 - Google Patents

電子部品内蔵基板、シート基板 Download PDF

Info

Publication number
JP6917295B2
JP6917295B2 JP2017247790A JP2017247790A JP6917295B2 JP 6917295 B2 JP6917295 B2 JP 6917295B2 JP 2017247790 A JP2017247790 A JP 2017247790A JP 2017247790 A JP2017247790 A JP 2017247790A JP 6917295 B2 JP6917295 B2 JP 6917295B2
Authority
JP
Japan
Prior art keywords
substrate
electronic component
layer
upper substrate
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017247790A
Other languages
English (en)
Other versions
JP2019114686A (ja
Inventor
悟志 松澤
悟志 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017247790A priority Critical patent/JP6917295B2/ja
Priority to US16/210,050 priority patent/US10727175B2/en
Publication of JP2019114686A publication Critical patent/JP2019114686A/ja
Application granted granted Critical
Publication of JP6917295B2 publication Critical patent/JP6917295B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H10W70/687—Shapes or dispositions thereof comprising multiple insulating layers characterized by the outer layers being for protection, e.g. solder masks, or for protection against chemical or mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Description

電子部品内蔵基板、シート基板に関する。
従来、半導体チップ等の電子部品を有した基板の小型化や省スペース化等のため、半導体チップ等の電子部品が埋め込まれた所謂電子部品内蔵基板が提案されている。電子部品内蔵基板は、半導体チップが実装された第１の基板に、はんだボールを介して第２の基板が積層され、第１の基板と第２の基板との間を樹脂封止されている（例えば、特許文献１参照）。
国際公開第２００７／０６９６０６号
ところで、第１の基板と第２の基板との間の間隔（Ｇａｐ）を狭くして電子部品内蔵基板を薄型化することが考えられる。すると、半導体チップと第２の基板との間に樹脂が十分に充填されず、半導体チップと第２の基板との間にボイドが発生する虞がある。ボイドが発生すると、例えば、ボイドが吸湿して膨張し、ボイドの近傍の樹脂に剥がれが生じる場合があり、電子部品内蔵基板の信頼性を低下させる。
本発明の一観点によれば、電子部品内蔵基板は、下基板と、前記下基板上に実装された電子部品と、前記下基板と前記電子部品との間に充填されたアンダーフィル樹脂と、前記電子部品及び前記下基板の上方に設けられた上基板と、前記下基板と前記上基板との間に設けられ、前記下基板と前記上基板とを接続する基板接続部材と、前記下基板と前記上基板との間に充填され、前記電子部品及び前記基板接続部材を封止する封止樹脂と、を有し、前記上基板は、基板本体と、基板本体の下面に形成されたソルダーレジスト層とを有し、前記ソルダーレジスト層には、前記電子部品と対向する直上領域に先端が配置され、前記先端から、前記上基板の側面まで延びる複数の溝が形成され、複数の前記溝の互いの間隔が前記側面に向って徐々に広くなるように設定されている。
また、本発明の別の一観点によれば、シート基板は、複数の電子部品内蔵基板と、隣接する２つの前記電子部品内蔵基板の間に設定された切断領域と、を有し、前記電子部品内蔵基板は、下基板と、前記下基板上に実装された電子部品と、前記下基板と前記電子部品との間に充填されたアンダーフィル樹脂と、前記電子部品及び前記下基板の上方に設けられた上基板と、前記下基板と前記上基板との間に設けられ、前記下基板と前記上基板とを接続する基板接続部材と、前記下基板と前記上基板との間に充填され、前記電子部品及び前記基板接続部材を封止する封止樹脂と、を有し、前記上基板は、基板本体と、基板本体の下面に形成されたソルダーレジスト層を有し、前記ソルダーレジスト層には、前記電子部品と対向する直上領域に先端が配置され、前記先端から、前記切断領域まで延びる複数の溝が形成され、複数の前記溝の互いの間隔が前記前記切断領域に向って徐々に広くなるように設定されている。
本発明の一開示によれば、信頼性の低下を抑制できる。
（ａ）は電子部品内蔵基板を示す概略断面図、（ｂ）は第２基板を示す概略平面図。 （ａ）は上基板を形成するワーク基板を示す概略平面図、（ｂ）はワーク基板の概略断面図。 （ａ）は封止樹脂形成後のシート基板を示す概略平面図、（ｂ）はシート基板の概略断面図。 （ａ）（ｂ）は比較例の電子部品内蔵基板を示す概略断面図、（ｃ）は本実施形態の電子部品内蔵基板の作用を示す概略平面図。 変形例の第２基板を示す概略平面図。 図５の第２基板を含むワーク基板の一部を示す概略平面図。 変形例の第２基板を示す概略平面図。 変形例の第２基板を示す概略平面図。 変形例の第２基板を示す概略平面図。 図９の第２基板を含むワーク基板の一部を示す概略平面図。 変形例のワーク基板を示す概略断面図。 変形例の電子部品内蔵基板を示す概略断面図。
以下、一実施形態を説明する。
なお、添付図面は、理解を容易にするために構成要素を拡大して示している場合がある。構成要素の寸法比率は実際のものと、または別の図面中のものと異なる場合がある。また、断面図では、理解を容易にするために、一部の構成要素のハッチングを省略している場合がある。
図１（ａ）に示すように、電子部品内蔵基板１は、下基板１０、上基板２０、半導体素子３１、アンダーフィル樹脂３２、基板接続部材４０、封止樹脂５０を有している。電子部品内蔵基板１において、下基板１０と上基板２０とが、下基板１０と上基板２０とを電気的に接続する基板接続部材４０を介して積層されている。
下基板１０は、基板本体１１、配線層１２、ソルダーレジスト層１３、配線層１４、ソルダーレジスト層１５を有している。
配線層１２は、基板本体１１の上面に形成されている。配線層１４は、基板本体１１の下面に形成されている。配線層１２，１４の材料としては、例えば銅（Ｃｕ）等を用いることができる。
基板本体１１は、配線層１２と配線層１４とを相互に電気的に接続する構造を有していれば十分である。このため、基板本体１１の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体１１の内部に配線層が形成される場合には、複数の配線層が絶縁層を介して積層され、絶縁層に形成されたビアと配線層によって上記配線層１２と配線層１４を電気的に接続する。内部に形成される配線層やビアの材料としては、たとえば銅や銅合金を用いることができる。絶縁層の材料としては、たとえばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。基板本体１１としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。また、基板本体１１として、シリコン基板やセラミック基板等を用いてもよい。
ソルダーレジスト層１３は、基板本体１１の上面と配線層１２の一部を覆うように設けられている。ソルダーレジスト層１３は、配線層１２の一部をパッド１６として露出する開口部１３Ｙと、配線層１２の一部を接続パッド１７として露出する開口部１３Ｘとを有している。ソルダーレジスト層１３の材料としては、たとえばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
なお、必要に応じて、開口部１３Ｘ，１３Ｙから露出する配線層１２上にＯＳＰ（Organic Solderability Preservative）処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に上記半導体素子３１を接続するようにしてもよい。また、開口部１３Ｘ，１３Ｙから露出する配線層１２上に金属層を形成してもよい。金属層の例としては、金（Ａｕ）層や、ニッケル（Ｎｉ）層／Ａｕ層（配線層１２上にＮｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（配線層１２上にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、上記Ａｕ層はＡｕ又はＡｕ合金からなる金属層、上記Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、上記Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。
パッド１６は、バンプ３３を介して半導体素子３１に接続されている。すなわち、半導体素子３１は、下基板１０に対してフリップチップ実装されている。半導体素子３１としては、たとえばＣＰＵ(Central Processing Unit)チップやＧＰＵ(Graphics Processing Unit)チップなどのロジックチップを用いることができる。また、半導体素子３１としては、たとえばＤＲＡＭ(Dynamic Random Access Memory)チップ、ＳＲＡＭ(Static Random Access Memory)チップやフラッシュメモリチップなどのメモリチップを用いることもできる。
バンプ３３としては、パッド１６上のバンプ、半導体素子３１のパッド上のバンプ、又は双方のバンプを用いることができる。バンプ３３としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
なお、下基板１０に半導体素子３１を実装したが、これに限らず、他の電子部品（例えば、キャパシタ、インダクタ等）を下基板１０に実装してもよい。また、複数の電子部品を下基板１０に実装してもよい。
アンダーフィル樹脂３２は、下基板１０の上面と半導体素子３１との間に充填されている。アンダーフィル樹脂３２の材料としては、例えばエポキシ樹脂などの絶縁性樹脂を用いることができる。
ソルダーレジスト層１５は、基板本体１１の下面と配線層１４の一部を覆うように形成されている。ソルダーレジスト層１５は、配線層１４の一部を外部接続パッド１８として露出する開口部１５Ｘを有している。ソルダーレジスト層１５の材料としては、たとえばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
外部接続パッド１８には、この電子部品内蔵基板１をマザーボード等の実装基板（図示略）に実装する際に使用される外部接続端子６０が接続されている。外部接続端子６０は、例えば、はんだボールである。なお、外部接続端子６０として、はんだバンプやリードピン等を外部接続パッド１８に接続してもよい。
なお、必要に応じて、ソルダーレジスト層１５の開口部１５Ｘから露出する配線層１４の表面にＯＳＰ処理を施してＯＳＰ膜を形成し、そのＯＳＰ膜に外部接続端子６０を接続してもよい。また、開口部１５Ｘから露出する配線層１４の表面に金属層を形成し、その金属層に外部接続端子６０を接続してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（配線層１４の表面にＮｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（配線層１４の表面にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。なお、開口部１５Ｘから露出する配線層１４（あるいは、配線層１４上にＯＳＰ膜や金属層が形成されている場合には、それらＯＳＰ膜又は金属層）自体を、外部接続端子としてもよい。
上基板２０は、基板本体２１、ソルダーレジスト層２３、配線層２４、ソルダーレジスト層２５を有している。
ソルダーレジスト層２３は、基板本体２１の上面を覆うように設けられている。ソルダーレジスト層２３の材料としては、たとえばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
なお、上基板２０において、基板本体２１の上面に配線層が形成されていてもよい。その場合、ソルダーレジスト層２３に、配線層の一部をパッドとして露出する開口部を形成することもできる。そして、必要に応じて、ソルダーレジスト層２３から配線層にＩＳＰ膜や金属層を形成することもできる。
配線層２４は、基板本体２１の下面に形成されている。配線層２４の材料としては、例えば銅（Ｃｕ）等を用いることができる。
基板本体２１としては、内部に配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体２１の内部に配線層が形成される場合には、複数の配線層が絶縁層を介して積層され、絶縁層に形成されたビアと配線層によって内部の配線層が配線層２４と電気的に接続される。内部に形成される配線層やビアの材料としては、たとえば銅や銅合金を用いることができる。絶縁層の材料としては、たとえばエポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。基板本体２１としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。また、基板本体２１として、シリコン基板やセラミック基板等を用いてもよい。
ソルダーレジスト層２５は、基板本体２１の下面と配線層２４の一部を覆うように形成されている。ソルダーレジスト層２５は、配線層２４の一部を接続パッド２６として露出する開口部２５Ｘと、後述する排出溝２７を有している。ソルダーレジスト層２５の材料としては、たとえばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
なお、必要に応じて、ソルダーレジスト層２５の開口部２５Ｘから露出する配線層２４の表面にＯＳＰ処理を施してＯＳＰ膜を形成してもよい。また、開口部２５Ｘから露出する配線層２４上に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ層／Ａｕ層（配線層２４の表面にＮｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／Ｐｄ層／Ａｕ層（配線層２４の表面にＮｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。
下基板１０の接続パッド１７は、基板接続部材４０を介して上基板２０の接続パッド２６に接続されている。
基板接続部材４０は、下基板１０と上基板２０とを電気的に接続する機能を有する。また、基板接続部材４０は、下基板１０と上基板２０との間に所定の間隔（離間距離，ギャップ）を規定値とする機能を有する。
基板接続部材４０としては、例えばコア付きはんだボールを用いることができる。基板接続部材４０は、略球状のコア４１と、コア４１の外周面を被覆するはんだ４２とを有する。コア４１の材料としては、例えばＣｕ等の金属からなる金属コアや、樹脂からなる樹脂コアを用いることができる。はんだ４２としては、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。
なお、基板接続部材４０は、コア４１及びはんだ４２を備えたコア付きのはんだボールには限定されず、例えば、コアを有していないはんだボール等を用いることもできる。又、銅ポスト等の金属ポストや金バンプ等の金属バンプを用いることもできる。コアを有していない、はんだボール等を用いた場合には、電子部品内蔵基板１の製造時に、所定の治具を用いて、下基板１０と上基板２０との間隔を設定できる。
封止樹脂５０は、下基板１０と上基板２０との間の空間に充填されている。この封止樹脂５０は、半導体素子３１、基板接続部材４０、アンダーフィル樹脂３２を封止する。この封止樹脂５０により、上基板２０が下基板１０に対して固定される。封止樹脂５０は、下基板１０と上基板２０とを接着する接着剤として機能する。また、封止樹脂５０は、半導体素子３１、基板接続部材４０を保護する保護層として機能する。また、封止樹脂５０は、電子部品内蔵基板１全体の機械的強度を高める。
封止樹脂５０の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。また、封止樹脂５０の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂にシリカ等のフィラーを混入した樹脂材を用いることができる。フィラーとしては、シリカ以外に、例えば、酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。また、封止樹脂５０としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。
図１（ａ）に示すように、上基板２０において、封止樹脂５０により覆われるソルダーレジスト層２５には、複数の排出溝２７が形成されている。例えば、複数の排出溝２７は、基板本体２１の下面２１ｂを露出するように形成されている。なお、排出溝２７の深さをソルダーレジスト層２５の厚さよりも小さくして基板本体２１の下面２１ｂが薄いソルダーレジスト層２５により覆われるようにしてもよい。また、排出溝２７により、基板本体２１の下面に形成された配線層２４が露出されてもよい。
図１（ｂ）に示すように、上基板２０は、矩形状に形成されている。図１（ｂ）において、図１（ａ）の半導体素子３１と対向する直上領域Ａ１を一点鎖線にて示している。上基板２０のソルダーレジスト層２５は、接続パッド２６を露出する複数の開口部２５Ｘを有している。この開口部２５Ｘは、半導体素子３１より外側に形成されている。
上基板２０は、側面２０ａ，２０ｂ，２０ｃ，２０ｄを有している。側面２０ａ，２０ｂは、互いに対向する第１の側面対を構成し、側面２０ｃ，２０ｄは、互いに対向する第２の側面対を構成する。本実施形態において、開口部２５Ｘは、上基板２０の互いに対向する２対の側面２０ａ，２０ｂ，２０ｃ，２０ｄのうちの１対の側面２０ａ，２０ｂに沿って一列に配列されている。これらの開口部２５Ｘから露出する接続パッド２６に、図１（ａ）に示す基板接続部材４０が接続される。
複数の排出溝２７は、半導体素子３１と対向する直上領域Ａ１から、開口部２５Ｘの配列方向（図１（ｂ）において上方）に沿って延びるように形成されている。そして、複数の排出溝２７は、上基板２０の互いに対向する２対の辺のうち、上述の開口部２５Ｘが沿っていない１対の側面２０ｃ，２０ｄのうちの一方の側面２０ｄまで延びている。
また、本実施形態において、複数の排出溝２７は、半導体素子３１と対向する直上領域Ａ１内の先端２７ａから側面２０ｄの端部２７ｂに向けて徐々に幅広となるように形成されている。そして、複数の排出溝２７は、半導体素子３１と対向する直上領域Ａ１に多くの排出溝２７を配置するように、側面２０ｄに向けて広がる放射状に形成されている。
上述したように、図１（ａ）に示す封止樹脂５０は、半導体素子３１を実装し基板接続部材４０により互いに接続した下基板１０と上基板２０とを、例えば封止金型内に配設し、封止金型内に樹脂を注入して形成される。このとき、樹脂は、図１（ｂ）に示す上基板２０に対して下方から注入される。つまり、複数の排出溝２７は、幅が細い先端２７ａを樹脂の注入側として、その樹脂の注入方向に沿って幅広となるように形成されている。
図２（ａ）及び図２（ｂ）は、上基板２０を形成するワーク基板１２０を示す。なお、図２（ａ）及び図２（ｂ）において、図１（ａ）に示す電子部品内蔵基板１の各部材を形成する部材等については同じ符号を付して説明する。
このワーク基板１２０は、複数（図２（ａ）では６つ）の上基板２０として個片化される領域（以下、単に上基板２０を用いる）を含む大判の基板である。
ワーク基板１２０には、上基板２０がマトリックス状（図２（ａ）では、２×３）に配置されている。ワーク基板１２０には、シート切断の工程において上基板２０を個片化するための切断領域Ａ２が設定されている。切断領域Ａ２は、各上基板２０を囲むように設定されている。
図２（ｂ）に示すように、ワーク基板１２０は、基板本体１２１と、基板本体１２１の下面のソルダーレジスト層１２５とを有している。なお、ワーク基板１２０は、上述の上基板２０の配線層２４に対応する配線層と、上基板２０のソルダーレジスト層２３に対応するソルダーレジスト層とを有しているが、図２（ｂ）では省略している。
ソルダーレジスト層１２５には、上述したように、図１（ａ）に示す配線層２４の一部を接続パッド２６として露出する開口部２５Ｘと、直上領域Ａ１から延びる複数の排出溝２７が形成されている。ワーク基板１２０において、排出溝２７は、各上基板２０における直上領域Ａ１の内側から、各上基板２０の外側の切断領域Ａ２まで延びるように形成されている。排出溝２７と開口部２５Ｘは、例えば、フォトリソグラフィ法により形成される。
ワーク基板１２０は、側面１２０ａ，１２０ｂ，１２０ｃ，１２０ｄを有している。側面１２０ａ，１２０ｂは、互いに対向する第１の側面対を構成し、側面１２０ｃ，１２０ｄは、互いに対向する第２の側面対を構成する。本実施形態のワーク基板１２０において、開口部２５Ｘは、ワーク基板１２０の互いに対向する２対の側面１２０ａ，１２０ｂ，１２０ｃ，１２０ｄのうちの１対の側面１２０ａ，１２０ｂと平行に配列されている。ワーク基板１２０は、これらの開口部２５Ｘから露出する接続パッド２６を有している。
複数の排出溝２７は、図１に示す半導体素子３１の直上領域Ａ１から、開口部２５Ｘの配列方向（図２（ａ）において左右方向）に沿って延びるように形成されている。そして、複数の排出溝２７は、ワーク基板１２０の互いに対向する２対の辺のうち、上述の開口部２５Ｘが沿っていない１対の側面１２０ｃ，１２０ｄのうちの一方の側面１２０ｄに向って、隣接する上基板２０の間の切断領域Ａ２まで延びている。
また、本実施形態のワーク基板１２０において、複数の排出溝２７は、図１（ａ）に示す半導体素子３１と対向する直上領域Ａ１内の先端２７ａから切断領域Ａ２の端部２７ｂに向けて徐々に幅広となるように形成されている。そして、複数の排出溝２７は、直上領域Ａ１に多くの排出溝２７を配置するように、側面１２０ｄ側の切断領域Ａ２に向けて広がる放射状に形成されている。
図３（ａ）及び図３（ｂ）は、シート切断前のシート基板１００を示す。シート基板１００には複数（図３（ａ）では６つ）の電子部品内蔵基板１がマトリックス状に形成されている。なお、図３（ａ）及び図３（ｂ）において、図１（ａ）に示す電子部品内蔵基板１の各部材を形成する部材等については同じ符号を付して説明する。なお、図３（ａ）及び図３（ｂ）では、図１（ａ）に示す半導体素子３１を接続するバンプ３３、アンダーフィル樹脂３２、等が省略されている。
このシート基板１００は、図２（ａ）及び図２（ｂ）に示すワーク基板１２０と、図１（ａ）に示す下基板１０を形成するワーク基板１１０とが、図３（ａ）に示す基板接続部材４０により接続されている。図３（ｂ）に示すように、下基板１０の上面に半導体素子３１が実装されている。上基板２０のソルダーレジスト層１２５に形成された排出溝２７は、半導体素子３１の直上領域から、一点鎖線にて示す切断領域Ａ２まで延びている。そして、下基板１０を形成するワーク基板１１０と、上基板２０を形成するワーク基板１２０の間に、封止樹脂５０が形成されている。
封止樹脂５０は、半導体素子３１を実装し基板接続部材４０により互いに接続したワーク基板１１０と上述のワーク基板１２０とを、例えば封止金型内に配設し、封止金型内に樹脂を注入して形成される。このとき、樹脂は、図３（ａ）に示すように、ワーク基板１２０に対して側面１２０ｃの側から注入される。つまり、複数の排出溝２７は、幅が細い先端２７ａを樹脂の注入側として、その樹脂の注入方向にそって幅広となるように形成されている。
封止樹脂５０を形成したシート基板１００は、シート切断にて切断領域Ａ２が切断され、図１（ａ）に示す電子部品内蔵基板１が形成される。
（作用）
図１（ａ）に示すように、電子部品内蔵基板１は、下基板１０と上基板２０とを有している。下基板１０には半導体素子３１が実装されている。上基板２０は下基板１０の上方に配置され、基板接続部材４０により接続されている。下基板１０と上基板２０との間には、半導体素子３１と基板接続部材４０を封止する封止樹脂５０が形成されている。上基板２０は、基板本体２１と、基板本体２１の下面２１ｂに形成されたソルダーレジスト層２５とを有し、ソルダーレジスト層２５には、少なくとも半導体素子３１と対向する直上領域Ａ１から、上基板２０の側面２０ｄまで延びる排出溝２７が形成されている。この排出溝２７により、封止樹脂５０の形成時に生じるボイドの残存を抑制する。これを、比較例と比較して説明する。
図４（ａ）、図４（ｂ）は、比較例の電子部品内蔵基板２００，２１０を示す。
図４（ａ）に示す電子部品内蔵基板２００は、下基板１０と上基板２０との間の距離（ギャップ）は、半導体素子３１と上基板２０との間に封止樹脂５０を十分に充填するように設定されている。図４（ｂ）に示す電子部品内蔵基板２１０は、小型化のため、図４（ａ）に示す電子部品内蔵基板２００のギャップＧ１と比べ、下基板１０と上基板２０との間のギャップＧ２が狭く設定されている。この電子部品内蔵基板２１０では、半導体素子３１と上基板２０との間に十分に封止樹脂５０が充填されず、上基板２０の下面にボイド（気泡）Ｂ１が発生する。
図４（ｃ）は、図３（ａ）に示すシート基板１００の一部を示す。なお、図４（ｃ）では、上基板２０を形成するワーク基板１２０を、ソルダーレジスト層１２５の側から示している。このワーク基板１２０と、図３（ｂ）に示す下基板１０を形成するワーク基板１１０との間に封止樹脂５０を形成する。封止樹脂５０は、封止金型内において、図４（ｃ）に示すワーク基板１２０の左型から注入される。このとき、図４（ｂ）に示す電子部品内蔵基板２１０と同様に、ボイドＢ１が発生する場合がある。ボイドＢ１は、上基板２０の下面、つまり排出溝２７に入り、注入される封止樹脂５０によって排出溝２７内を移動する。そして、ボイドＢ１は、切断領域Ａ２まで延びる排出溝２７の端部２７ｂに留まる。封止樹脂５０を硬化した後、この切断領域Ａ２を切断して上基板２０を含む電子部品内蔵基板１が個片化される。これにより、ボイドの残存が抑制された電子部品内蔵基板１が得られる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）電子部品内蔵基板１は、下基板１０と上基板２０とを有している。下基板１０には半導体素子３１が実装されている。上基板２０は下基板１０の上方に配置され、基板接続部材４０により接続されている。下基板１０と上基板２０との間には、半導体素子３１と基板接続部材４０を封止する封止樹脂５０が形成されている。上基板２０は、基板本体２１と、基板本体２１の下面２１ｂに形成されたソルダーレジスト層２５とを有し、ソルダーレジスト層２５には、少なくとも半導体素子３１と対向する直上領域Ａ１から、上基板２０の側面２０ｄまで延びる排出溝２７が形成されている。
この排出溝２７により、封止樹脂５０の形成時に生じるボイドＢ１は、注入される封止樹脂５０によって、半導体素子３１に対する直上領域Ａ１から上基板２０の側面２０ｄに向けて移動する。このため、ボイドＢ１の残存が抑制された電子部品内蔵基板１が得られる。ボイドＢ１は、近傍の樹脂の剥がれを生じさせ、信頼性を低下させる。これに対し、本実施形態の電子部品内蔵基板１は、ボイドＢ１の残存が抑制されるため、信頼性の低下を抑制できる。
（２）複数の排出溝２７は、半導体素子３１と対向する直上領域Ａ１内の先端２７ａから側面２０ｄの端部２７ｂに向けて徐々に幅広となるように形成されている。従って、封止樹脂５０の形成工程において、複数のボイドＢ１が発生しても、端部２７ｂが幅広に形成されているため、その端部２７ｂに続く切断領域Ａ２に多くのボイドＢ１を収容することができる。このため、ボイドＢ１が電子部品内蔵基板１の中に残存し難くなる。
（３）複数の排出溝２７は、半導体素子３１と対向する直上領域Ａ１に多くの排出溝２７を配置するように、側面２０ｄに向けて広がる放射状に形成されている。これにより、半導体素子３１に対する直上領域Ａ１に多くの排出溝２７を形成することができ、よりボイドＢ１を排出し易くなる。
（変形例）
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態に対し、上基板２０の構成や、排出溝２７の本数、形状、等を適宜変更してもよい。
図５は変形例の上基板３００を示し、図６は、図５の上基板３００を形成するワーク基板３１０の一部を示す。上基板３００のソルダーレジスト層３０１には、４つの排出溝３０２が形成されている。各排出溝３０２は、直上領域Ａ１から側面３００ｄまで延び、互いに平行に形成されている。
図７に示すように、上基板３２０のソルダーレジスト層３２１には、５つの排出溝３２２が形成されている。これらの排出溝３２２は、上記実施形態と同様に、直上領域Ａ１から側面３２０ｄに向って放射状に形成されている。また、各排出溝３２２は、全体に亘って同一幅にて形成されている。
図８に示すように、上基板３３０のソルダーレジスト層３３１には、４つの排出溝３３２が形成されている。各排出溝３３２は、また、直上領域Ａ１から側面３３０ｄまで延び、互いに平行に形成されている。また、各排出溝３３２は、全体に亘って同一幅にて形成されている。
図９に示すように、上基板３４０のソルダーレジスト層３４１には、４つの排出溝３４２が形成されている。各排出溝３４２は、直上領域Ａ１を通り、一対の側面３４０ｃ，３４０ｄの一方の側面３４０ｃから他方の側面３４０ｄまで延び、互いに平行に形成されている。また、各排出溝３４２は、全体に亘って同一幅にて形成されている。
図１０は、図９の上基板３４０を形成するワーク基板３５０の一部を示す。このワーク基板３５０において、排出溝３４２は、上基板３４０を通過して、側面３４０ｃ（上基板３４０となる領域の辺）の側の切断領域Ａ２から、側面３４０ｄの側の切断領域Ａ２まで延びるように形成されている。さらに、複数の上基板３４０に対して、排出溝３４２が連続するように形成されている。
図１１は、変形例のワーク基板３６０を示す。このワーク基板３６０は、図１（ａ）に示す上基板２０を形成するために用いられる。このワーク基板３６０のソルダーレジスト層３６１には、上基板２０の周囲の切断領域Ａ２に、環状の溝部３６２が形成されている。溝部３６２は、各上基板２０の排出溝２７と連続するように形成されている。
ソルダーレジスト層を複数の層構造とし、複数層の一部に排出溝を形成してもよい。一例を図１２に示す。
図１２に示すように、上基板３７０のソルダーレジスト層３７１は、基板本体２１の下面２１ｂと配線層２４の一部を覆う第１レジスト層３７２と、第１レジスト層３７２の一部を覆う第２レジスト層３７３を有している。第２レジスト層３７３には、第１レジスト層３７２の開口部３７２Ｘにより露出された接続パッド２６を露出する開口部３７３Ｘと、第１レジスト層３７２の下面３７２ｂの一部を露出するように形成された排出溝３７４とを有している。
・上記実施形態では、シート基板１００に複数の電子部品内蔵基板１をマトリックス状に形成したが、一列状に電子部品内蔵基板１を形成したシート基板としてもよい。
・接続パッド２６は上記実施形態の形状に限定されず、例えば、四角形状、つまり開口部２５Ｘの形状を四角形状としてもよい。
・接続パッド２６の配列は上記実施形態に限定されず、例えば、ソルダーレジスト層２５に複数列の開口部２５Ｘを形成し、複数列の接続パッド２６を形成してもよい。また、半導体素子３１を囲むように開口部２５Ｘを形成して接続パッド２６を配列してもよい。
１０ 下基板
２０ 上基板
２１ 基板本体
２５ ソルダーレジスト層
２７ 排出溝（溝）
３１ 半導体素子（電子部品）
４０ 基板接続部材
１００ シート基板
１１０、１２０ ワーク基板
Ａ１ 直上領域
Ａ２ 切断領域

Claims (5)

  1. 下基板と、
    前記下基板上に実装された電子部品と、
    前記下基板と前記電子部品との間に充填されたアンダーフィル樹脂と、
    前記電子部品及び前記下基板の上方に設けられた上基板と、
    前記下基板と前記上基板との間に設けられ、前記下基板と前記上基板とを接続する基板接続部材と、
    前記下基板と前記上基板との間に充填され、前記電子部品及び前記基板接続部材を封止する封止樹脂と、
    を有し、
    前記上基板は、基板本体と、基板本体の下面に形成されたソルダーレジスト層とを有し、
    前記ソルダーレジスト層には、前記電子部品と対向する直上領域に先端が配置され、前記先端から、前記上基板の側面まで延びる複数の溝が形成され、
    複数の前記溝の互いの間隔が前記側面に向って徐々に広くなるように設定されていること、
    を特徴とする電子部品内蔵基板。
  2. 前記上基板は、互いに対向する２対の第１の側面対及び第２の側面対を有し、
    前記基板接続部材は、前記第１の側面対に沿って配列され、
    前記溝は、前記第２の側面対のうちの一方の側面まで延びるように形成されていること、
    を特徴とする請求項１に記載の電子部品内蔵基板。
  3. 前記溝は、前記直上領域内の先端から前記側面に向けて徐々に幅広となるように形成されていること、を特徴とする請求項１又は２に記載の電子部品内蔵基板。
  4. 前記溝は、前記直上領域内の先端から前記側面まで等しい幅にて形成されていること、を特徴とする請求項１又は２に記載の電子部品内蔵基板。
  5. 複数の電子部品内蔵基板と、
    隣接する２つの前記電子部品内蔵基板の間に設定された切断領域と、
    を有し、
    前記電子部品内蔵基板は、
    下基板と、
    前記下基板上に実装された電子部品と、
    前記下基板と前記電子部品との間に充填されたアンダーフィル樹脂と、
    前記電子部品及び前記下基板の上方に設けられた上基板と、
    前記下基板と前記上基板との間に設けられ、前記下基板と前記上基板とを接続する基板接続部材と、
    前記下基板と前記上基板との間に充填され、前記電子部品及び前記基板接続部材を封止する封止樹脂と、
    を有し、
    前記上基板は、基板本体と、基板本体の下面に形成されたソルダーレジスト層とを有し、
    前記ソルダーレジスト層には、前記電子部品と対向する直上領域に先端が配置され、前記先端から、前記切断領域まで延びる複数の溝が形成され、
    複数の前記溝の互いの間隔が前記切断領域に向って徐々に広くなるように設定されていること、
    を特徴とするシート基板。
JP2017247790A 2017-12-25 2017-12-25 電子部品内蔵基板、シート基板 Active JP6917295B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017247790A JP6917295B2 (ja) 2017-12-25 2017-12-25 電子部品内蔵基板、シート基板
US16/210,050 US10727175B2 (en) 2017-12-25 2018-12-05 Electronic component-incorporating substrate and sheet substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017247790A JP6917295B2 (ja) 2017-12-25 2017-12-25 電子部品内蔵基板、シート基板

Publications (2)

Publication Number Publication Date
JP2019114686A JP2019114686A (ja) 2019-07-11
JP6917295B2 true JP6917295B2 (ja) 2021-08-11

Family

ID=66948974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017247790A Active JP6917295B2 (ja) 2017-12-25 2017-12-25 電子部品内蔵基板、シート基板

Country Status (2)

Country Link
US (1) US10727175B2 (ja)
JP (1) JP6917295B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7163162B2 (ja) * 2018-12-10 2022-10-31 新光電気工業株式会社 半導体パッケージ
US11637055B2 (en) * 2020-08-03 2023-04-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US20240164008A1 (en) * 2022-11-11 2024-05-16 Industrial Technology Research Institute Molded electronic assembly

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287652A (ja) * 1986-06-05 1987-12-14 Fujitsu Ltd 半導体装置の樹脂薄膜形成方法
JP3129960B2 (ja) * 1996-02-27 2001-01-31 シャープ株式会社 Ｆｐｃ上のベアチップｉｃの樹脂封止構造およびその製造方法
EP2290682A3 (en) 2005-12-14 2011-10-05 Shinko Electric Industries Co., Ltd. Package with a chip embedded between two substrates and method of manufacturing the same
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011096865A (ja) * 2009-10-30 2011-05-12 Sharp Corp 基板部材、モジュール、電気機器、およびモジュールの製造方法
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
JP5785760B2 (ja) * 2011-04-11 2015-09-30 日本特殊陶業株式会社 部品実装基板
JP6230794B2 (ja) * 2013-01-31 2017-11-15 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
US9947642B2 (en) * 2015-10-02 2018-04-17 Qualcomm Incorporated Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
JP6454384B2 (ja) * 2017-08-01 2019-01-16 新光電気工業株式会社 電子部品内蔵基板及びその製造方法

Also Published As

Publication number Publication date
US10727175B2 (en) 2020-07-28
JP2019114686A (ja) 2019-07-11
US20190198432A1 (en) 2019-06-27

Similar Documents

Publication Publication Date Title
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
TWI662668B (zh) 扇出型半導體封裝以及包含該封裝的電子裝置
JP6576383B2 (ja) ファン−アウト半導体パッケージ
US10186500B2 (en) Semiconductor package and method of fabricating the same
CN111785695B (zh) 半导体封装件
CN110277381A (zh) 半导体封装件及其制造方法
US11569175B2 (en) Semiconductor package
US8994168B2 (en) Semiconductor package including radiation plate
US9935029B2 (en) Printed wiring board for package-on-package
US20150228571A1 (en) Wiring Substrate, Semiconductor Package, and Method for Manufacturing Semiconductor Package
TWI890739B (zh) 半導體封裝
JP6764666B2 (ja) 半導体装置及び半導体装置の製造方法
KR20220072169A (ko) 반도체 패키지 및 그 제조 방법
JP7338114B2 (ja) パッケージ基板及びその製造方法
JP6917295B2 (ja) 電子部品内蔵基板、シート基板
JP6713289B2 (ja) 半導体装置及び半導体装置の製造方法
KR102179167B1 (ko) 반도체 패키지
US11894333B2 (en) Semiconductor package
KR102796813B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20230171540A (ko) 반도체 패키지 및 그 제조 방법
KR20220078131A (ko) 하이브리드 반도체 장치 및 이를 포함하는 전자 기기
US12438134B2 (en) Package substrate and semiconductor package including the same
US20240072020A1 (en) Semiconductor package
KR20250019477A (ko) 반도체 패키지 및 그 제조 방법
KR20260011238A (ko) 재배선 구조체 및 그를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210719

R150 Certificate of patent or registration of utility model

Ref document number: 6917295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150