Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7163162B2 - 半導体パッケージ - Google Patents
[go: Go Back, main page]

JP7163162B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP7163162B2
JP7163162B2 JP2018231106A JP2018231106A JP7163162B2 JP 7163162 B2 JP7163162 B2 JP 7163162B2 JP 2018231106 A JP2018231106 A JP 2018231106A JP 2018231106 A JP2018231106 A JP 2018231106A JP 7163162 B2 JP7163162 B2 JP 7163162B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
resin
layer
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018231106A
Other languages
English (en)
Other versions
JP2020096018A (ja
JP2020096018A5 (ja
Inventor
聖二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018231106A priority Critical patent/JP7163162B2/ja
Priority to US16/699,265 priority patent/US11705400B2/en
Priority to CN201911242024.7A priority patent/CN111293101B/zh
Publication of JP2020096018A publication Critical patent/JP2020096018A/ja
Publication of JP2020096018A5 publication Critical patent/JP2020096018A5/ja
Application granted granted Critical
Publication of JP7163162B2 publication Critical patent/JP7163162B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H10W74/017—Auxiliary layers for moulds, e.g. release layers or layers preventing residue
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、半導体パッケージに関する。
近年、薄型化や省スペース化等のため、半導体チップが埋め込まれた半導体パッケージが提案されている。
このような半導体パッケージの一例としては、半導体チップがフェイスダウン状態でフリップチップ実装された第１基板上に、はんだボール等の基板接続部材を介して第２基板を積層し、第１基板と第２基板との間を樹脂で封止した構造を挙げることができる。
上記の半導体パッケージは、例えば、半導体チップを搭載した第１基板を作製する工程と、基板接続部材を搭載した第２基板を作製する工程と、基板接続部材搭載面と半導体チップ搭載面を対向させて第１基板上に第２基板を積層する工程と、第１基板と第２基板との間に樹脂を充填する工程とを有する。樹脂を充填する工程では、信頼性の観点から、半導体チップの背面と第２基板との間にも樹脂を充填することが好ましい。
国際公開第２００７／０６９６０６号
しかしながら、半導体パッケージの更なる薄型化の要求から、半導体チップの背面と第２基板との隙間を狭くせざるを得なくなった。又、樹脂を充填する工程では、充填の対象となる構造体が金型で上下から押圧されるため、上記の隙間が更に狭くなり、半導体チップの背面と第２基板との間に樹脂を充填することが困難であった。
本発明は、上記に鑑みてなされたもので、半導体チップの背面とそれに対向する基板との間に樹脂を充填することが容易な構造の半導体パッケージを提供することを課題とする。
本半導体パッケージは、第１基板と、回路形成面を前記第１基板に向けて、前記第１基板に実装された半導体チップと、前記半導体チップを挟んで、前記第１基板上に配置された第２基板と、前記半導体チップを封止して、前記第１基板と前記第２基板との間に充填された樹脂と、を有し、前記第２基板は、前記半導体チップの前記回路形成面の反対面である背面と対向する第１面を有するソルダーレジスト層を備え、前記ソルダーレジスト層の第１面の前記半導体チップの背面と対向する領域には、前記半導体チップの背面に向かって突起する突起部が設けられ、前記ソルダーレジスト層と前記突起部とは、同一材料により一体的に形成されていることを要件とする。
開示の技術によれば、半導体チップの背面とそれに対向する基板との間に樹脂を充填することが容易な構造の半導体パッケージを提供できる。
第１実施形態に係る半導体パッケージを例示する断面図（その１）である。 突起部の配置を説明する平面模式図（その１）である。 第１実施形態に係る半導体パッケージの製造工程を例示する図（その１）である。 第１実施形態に係る半導体パッケージの製造工程を例示する図（その２）である。 第１実施形態に係る半導体パッケージの製造工程を例示する図（その３）である。 第１実施形態に係る半導体パッケージを例示する断面図（その２）である 突起部の配置を説明する平面模式図（その２）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１実施形態〉
［第１実施形態に係る半導体パッケージの構造］
まず、第１実施形態に係る半導体パッケージの構造について説明する。図１は、第１実施形態に係る半導体パッケージを例示する断面図であり、図１（ａ）は全体図、図１（ｂ）は図１（ａ）のＡ部の拡大図である。
図１を参照するに、半導体パッケージ１は、基板１０と、基板接続部材２０と、基板３０と、半導体チップ４０と、接合部５０と、アンダーフィル樹脂６０と、モールド樹脂７０とを有する。半導体パッケージ１において、基板１０と基板３０とが、基板１０と基板３０とを電気的に接続する基板接続部材２０を介して積層されている。
なお、本実施形態では、便宜上、半導体パッケージ１のソルダーレジスト層１３側を上側又は一方の側、ソルダーレジスト層３７側を下側又は他方の側とする。又、各部位のソルダーレジスト層１３側の面を一方の面又は上面、ソルダーレジスト層３７側の面を他方の面又は下面とする。但し、半導体パッケージ１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をソルダーレジスト層１３の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層１３の一方の面の法線方向から視た形状を指すものとする。
基板１０は、半導体チップ４０を挟んで、基板３０上に配置されている。基板１０は、絶縁層１１と、配線層１２と、ソルダーレジスト層１３と、配線層１４と、ソルダーレジスト層１５とを有する。基板１０の平面形状は、特に限定されないが、例えば、１５ｍｍ角程度の矩形状とすることができる。
基板１０において、絶縁層１１としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。絶縁層１１として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。絶縁層１１の厚さは、例えば、６０～２００μｍ程度とすることができる。なお、各図において、ガラスクロス等の図示は省略されている。
配線層１２は、絶縁層１１の一方の側に形成されている。配線層１２は、配線層１４と電気的に接続されている。配線層１２は、絶縁層１１を貫通し配線層１４の一方の面を露出するビアホール１１ｘ内に充填されたビア配線、及び絶縁層１１の一方の面に形成された配線パターンを含んでいる。
ビアホール１１ｘは、ソルダーレジスト層１３側に開口されている開口部の径が配線層１４の上面によって形成された開口部の底面の径よりも大きい逆円錐台状の凹部とすることができる。ビアホール１１ｘの開口部の径は、例えば５０μｍ程度とすることができる。配線層１２の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１２を構成する配線パターンの厚さは、例えば、１０～２０μｍ程度とすることができる。
ソルダーレジスト層１３は、絶縁層１１の一方の面に、配線層１２を覆うように形成されている。ソルダーレジスト層１３は、例えば、感光性樹脂等から形成できる。ソルダーレジスト層１３の厚さは、例えば１５～３５μｍ程度とすることができる。ソルダーレジスト層１３は、開口部１３ｘを有し、開口部１３ｘ内には配線層１２の一部が露出している。開口部１３ｘ内に露出する配線層１２は、パッド１２ｐを含んでいる。パッド１２ｐは、半導体チップや半導体パッケージ等の電子部品（図示せず）と電気的に接続されるパッドとして機能する。
必要に応じ、パッド１２ｐの一方の面に金属層を形成したり、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、パッド１２ｐの一方の面に、はんだボール等の外部接続端子を形成してもよい。
配線層１４は、絶縁層１１の他方の面に形成されている。配線層１４の一方の面は、配線層１２のビアホール１１ｘ内に充填されたビア配線の下端部と接して導通している。配線層１４の材料や厚さは、例えば、配線層１２を構成する配線パターンと同様とすることができる。
ソルダーレジスト層１５は、絶縁層１１の他方の面に、配線層１４を覆うように形成されている。ソルダーレジスト層１５の材料や厚さは、例えば、ソルダーレジスト層１３と同様とすることができる。ソルダーレジスト層１５は、開口部１５ｘを有し、開口部１５ｘ内には配線層１４の一部が露出している。開口部１５ｘ内に露出する配線層１４は、パッド１４ｐを含んでいる。パッド１４ｐは、基板接続部材２０と電気的に接続されるパッドとして機能する。
必要に応じ、パッド１４ｐの他方の面に、前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。
ソルダーレジスト層１５は、半導体チップ４０の回路形成面４０ａの反対面である背面４０ｂと対向する下面１５ａを有する。ソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂと間には、モールド樹脂７０が充填されている。
ソルダーレジスト層１５の下面１５ａの半導体チップ４０の背面４０ｂと対向する領域には、半導体チップ４０の背面４０ｂに向かって突起する突起部１５Ｔが設けられている。ソルダーレジスト層１５と突起部１５Ｔとは、例えば、２層構造で構成することができる。突起部１５Ｔの高さＨ（ソルダーレジスト層１５の下面１５ａからの突起量）は、例えば、１５～２０μｍ程度とすることができる。図１の例では、突起部１５Ｔの端面１５ｂと半導体チップ４０の背面４０ｂとの間に隙間が形成されており、隙間にはモールド樹脂７０が充填されている。隙間の大きさＧは、例えば、５～１０μｍ程度とすることができる。
突起部１５Ｔは、例えば、図２に示すように、ソルダーレジスト層１５の半導体チップ４０と平面視で重複する領域に、複数個設けることができる。図２の例では、１個の突起部１５Ｔが、ソルダーレジスト層１５の下面１５ａの、半導体チップ４０の中央部と平面視で重複する位置に設けられている。又、４個の突起部１５Ｔが、ソルダーレジスト層１５の下面１５ａの、半導体チップ４０の四隅と平面視で重複する位置に設けられている。なお、半導体チップ４０の中央部とは、半導体チップ４０の平面形状が矩形である場合には、半導体チップ４０の矩形の対角線の交点を含む部分である。
突起部１５Ｔの平面形状は、例えば、円形とすることができる。例えば、半導体チップ４０が１２ｍｍ角程度の矩形状であれば、平面形状が直径１ｍｍ程度の円形である突起部１５Ｔを、図２の位置に配置することができる。突起部１５Ｔの平面形状が円形である場合、突起部１５Ｔの形状は円柱状でもよいし、半導体チップ４０の背面４０ｂ側に向かって小径化する円錐台状でもよい。なお、突起部１５Ｔの平面形状、突起部１５Ｔを配置する位置、及び突起部１５Ｔの個数は、図２の形態に限定されず、任意に決定することができる。
なお、図２は、突起部の配置を説明する平面模式図であり、半導体パッケージ１の一部の構成要素のみを模式的に示している。図２は、図１の寸法関係とは整合していない。又、図２において、Ｅは、基板接続部材２０が配置される領域を示している。
図１に戻り、基板３０は、絶縁層３１と、配線層３２と、絶縁層３３と、配線層３４と、ソルダーレジスト層３５と、配線層３６と、ソルダーレジスト層３７とを有する。基板３０の平面形状は、特に限定されないが、例えば、１５ｍｍ角程度の矩形状とすることができる。
基板３０において、絶縁層３１の材料や厚さは、例えば、絶縁層１１と同様とすることができる。配線層３２は、絶縁層３１の一方の面に形成されている。配線層３２の材料や厚さは、例えば、配線層１２を構成する配線パターンと同様とすることができる。
絶縁層３３は、絶縁層３１の一方の面に配線層３２を覆うように形成されている。絶縁層３３の材料としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。絶縁層３３は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層３３の厚さは、例えば１５～３５μｍ程度とすることができる。
配線層３４は、絶縁層３３の一方の側に形成されている。配線層３４は、絶縁層３３を貫通し配線層３２の一方の面を露出するビアホール３３ｘ内に充填されたビア配線、及び絶縁層３３の一方の面に形成された配線パターンを含んでいる。
ビアホール３３ｘは、ソルダーレジスト層３５側に開口されていると共に、配線層３２の一方の面によって底面が形成された、開口部の面積が底面の面積よりも大きい逆円錐台状の凹部とすることができる。配線層３４の材料や配線層３４を構成する配線パターンの厚さは、例えば、配線層１２と同様とすることができる。
ソルダーレジスト層３５は、絶縁層３３の一方の面に、配線層３４を覆うように形成されている。ソルダーレジスト層３５の材料や厚さは、例えば、ソルダーレジスト層１３と同様とすることができる。ソルダーレジスト層３５は、開口部３５ｘを有し、開口部３５ｘ内には配線層３４の一部が露出している。開口部３５ｘ内に露出する配線層３４は、パッド３４ｐを含んでいる。
パッド３４ｐの一部は、基板接続部材２０と電気的に接続されるパッドとして機能する。パッド３４ｐの他部は、半導体チップ４０と電気的に接続されるパッドとして機能する。なお、基板接続部材２０と電気的に接続されるパッド３４ｐと、半導体チップ４０と電気的に接続されるパッド３４ｐの開口径は、独立に設定できる。
必要に応じ、パッド３４ｐの一方の面に、前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。
配線層３６は、絶縁層３１の他方の側に形成されている。配線層３６は、絶縁層３１を貫通し配線層３２の他方の面を露出するビアホール３１ｘ内に充填されたビア配線、及び絶縁層３１の他方の面に形成された配線パターンを含んでいる。
ビアホール３１ｘは、ソルダーレジスト層３７側に開口されていると共に、配線層３２の他方の面によって底面が形成された、開口部の面積が底面の面積よりも大きい円錐台状の凹部とすることができる。配線層３６のビアホール３１ｘ内に充填されたビア配線の上端部は、配線層３２の他方の面と接して導通している。配線層３６の材料や配線層３６を構成する配線パターンの厚さは、例えば、配線層１２と同様とすることができる。
ソルダーレジスト層３７は、絶縁層３１の他方の面に、配線層３６を覆うように形成されている。ソルダーレジスト層３７の材料や厚さは、例えば、ソルダーレジスト層１３と同様とすることができる。ソルダーレジスト層３７は、開口部３７ｘを有し、開口部３７ｘ内には配線層３６の一部が露出している。開口部３７ｘ内に露出する配線層３６は、パッド３６ｐを含んでいる。パッド３６ｐは、マザーボード等の実装基板等（図示せず）と電気的に接続されるパッドとして機能する。パッド３６ｐの他方の面に、はんだボール等の外部接続端子を形成してもよい。
必要に応じ、パッド３６ｐの他方の面に、前述の金属層を形成したり、ＯＳＰ処理等の酸化防止処理を施したりしてもよい。
基板３０の一方の面には、半導体チップ４０がフェイスダウン状態で（回路形成面４０ａを基板３０の一方の面に向けて）フリップチップ実装されている。より詳しくは、半導体チップ４０は、半導体集積回路を備えたチップ本体４１と、接続端子である突起電極４２とを有し、半導体チップ４０の突起電極４２が接合部５０を介して基板３０のパッド３４ｐと電気的に接続されている。突起電極４２としては、例えば、金バンプや銅ポスト等を用いることができる。接合部５０としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。
半導体チップ４０の回路形成面４０ａと基板３０の一方の面との間にはアンダーフィル樹脂６０が充填されており、アンダーフィル樹脂６０は半導体チップ４０の各側面にも延在している。半導体チップ４０の背面４０ｂは、アンダーフィル樹脂６０から露出している。
換言すれば、半導体チップ４０の回路形成面及び側面は、アンダーフィル樹脂６０により連続的に被覆されている。アンダーフィル樹脂６０の材料としては、例えば、熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。アンダーフィル樹脂６０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。半導体チップ４０の平面形状は、特に限定されないが、例えば、１２ｍｍ角程度の矩形状とすることができる。
基板接続部材２０は、基板１０のパッド１４ｐと、基板３０のパッド３４ｐとの間に配置されている。基板接続部材２０は、基板１０と基板３０とを電気的に接続すると共に、基板１０と基板３０との間に所定の間隔を確保する機能を有する。
本実施形態では、一例として、基板接続部材２０としてコア付きのはんだボールを用いている。基板接続部材２０は、略球状のコア２１及びコア２１の外周面を被覆する導電材料２２を備えており、コア２１がパッド１４ｐ及び３４ｐと接するように配置されている。
コア２１としては、例えば、銅等の金属からなる金属コアや樹脂からなる樹脂コア等を用いることができる。導電材料２２としては、例えば、Ｐｂを含む合金、ＳｎとＣｕの合金、ＳｎとＳｂの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等のはんだ材料を用いることができる。コア２１の直径は、半導体チップ４０の高さ（厚さ）を考慮して適宜決定することができる。一例を挙げれば、コア２１の直径を１８０μｍ程度、導電材料２２の厚さを２０μｍ程度とし、基板接続部材２０の全径を２２０μｍ程度とすることができる。
なお、図１では、基板接続部材２０は、半導体チップ４０の左右に２列ずつ配置されているが、これには限定されず、基板接続部材２０は半導体チップ４０の左右に３列以上ずつ配置されてもよい。又、基板接続部材２０は、基板１０の周縁にペリフェラル状に配置されてもよい。例えば、基板接続部材２０の直径が２００μｍ程度である場合、基板接続部材２０のピッチは２７０μｍ程度とすることができる。
モールド樹脂７０は、基板接続部材２０、半導体チップ４０、及びアンダーフィル樹脂６０を封止して、基板１０と基板３０の夫々の対向する面の間に充填されている。モールド樹脂７０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。
［第１実施形態に係る半導体パッケージの製造方法］
次に、第１実施形態に係る半導体パッケージの製造方法について説明する。図３～図５は、第１実施形態に係る半導体パッケージの製造工程を例示する図である。なお、ここでは、１つの半導体パッケージとなる部分のみを図示して各工程を説明するが、実際には、半導体パッケージとなる複数の部分を作製し、その後個片化して複数の半導体パッケージが作製される。
まず、図３（ａ）に示す工程では、基板１０を作製する。具体的には、前述のような所謂ガラスエポキシ基板等を用いた絶縁層１１を準備し、絶縁層１１の他方の面に配線層１４を形成する。次に、絶縁層１１に配線層１４の一方の面を露出するビアホール１１ｘを形成し、更に絶縁層１１の一方の面に配線層１２を形成する。配線層１２と配線層１４とは、電気的に接続される。
ビアホール１１ｘを形成後、デスミア処理を行い、ビアホール１１ｘの底部に露出する配線層１４の表面に付着した樹脂残渣を除去することが好ましい。ビアホール１１ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。配線層１２及び１４は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。例えば、銅めっき等で配線層１２及び１４を形成できる。
次に、絶縁層１１の一方の面に配線層１２を被覆するソルダーレジスト層１３を、絶縁層１１の他方の面に配線層１４を被覆するソルダーレジスト層１５を形成する。ソルダーレジスト層１３は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、配線層１２を被覆するように絶縁層１１の一方の面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。
同様に、ソルダーレジスト層１５は、例えば、液状又はペースト状の感光性のエポキシ系樹脂等の絶縁性樹脂を、配線層１４を被覆するように絶縁層１１の他方の面に同様の方法で塗布することにより形成できる。或いは、液状又はペースト状の樹脂の塗布に代えて、例えば、フィルム状の感光性のエポキシ系樹脂等の絶縁性樹脂をラミネートしてもよい。
そして、塗布又はラミネートした絶縁性樹脂を露光及び現像することでソルダーレジスト層１３及び１５に開口部１３ｘ及び１５ｘを形成し、パッド１２ｐ及び１４ｐを形成する（フォトリソグラフィ法）。なお、開口部１３ｘ及び１５ｘは、レーザ加工法やブラスト処理により形成してもよい。開口部１３ｘ及び１５ｘの各々の平面形状は、例えば、円形状とすることができる。開口部１３ｘ及び１５ｘの各々の直径は、接続対象に合わせて任意に設計できる。
その後、ソルダーレジスト層１５の上面に突起部１５Ｔを形成する。ソルダーレジスト層１５と突起部Ｔとは、同一材料により形成することができる。具体的には、突起部１５Ｔは、ソルダーレジスト層１５と同様に、液状又はペースト状の感光性の絶縁性樹脂を塗布、又はフィルム状の感光性の絶縁性樹脂をラミネートした後、塗布又はラミネートした絶縁性樹脂を露光及び現像して形成できる。特に、フィルム状の絶縁性樹脂は厚さの精度が高いので、突起部１５Ｔをフィルム状の絶縁性樹脂から形成すると、突起部１５Ｔの高さの精度を向上できる点で好適である。すなわち、フィルム状の絶縁性樹脂を用いると、突起部１５Ｔの高さを所望値に近づけることが容易となる。
次に、図３（ｂ）に示す工程では、基板１０のソルダーレジスト層１５の開口部１５ｘ内に露出するパッド１４ｐ上に基板接続部材２０を載置する。そして、所定の温度に加熱し、基板接続部材２０を構成する導電材料２２を溶融させ、その後硬化させて、パッド１４ｐと接合する。
次に、図３（ｃ）に示す工程では、基板３０を作製する。具体的には、前述のような所謂ガラスエポキシ基板等を用いた絶縁層３１を準備し、絶縁層３１の一方の面に配線層３２を形成する。次に、絶縁層３１に配線層３２の他方の面を露出するビアホール３１ｘを形成し、更に絶縁層３１の他方の面に配線層３６を形成する。配線層３２と配線層３６とは、絶縁層３１を介して、電気的に接続される。
ビアホール３１ｘを形成後、デスミア処理を行い、ビアホール３１ｘの底部に露出する配線層３２の表面に付着した樹脂残渣を除去することが好ましい。ビアホール３１ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。配線層３２及び３６は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
次に、絶縁層３１の一方の面に配線層３２を覆うように熱硬化性のエポキシ系樹脂等の絶縁性樹脂フィルムをラミネートし、絶縁層３３を形成する。或いは、熱硬化性のエポキシ系樹脂等の絶縁性樹脂フィルムのラミネートに代えて、液状又はペースト状の熱硬化性のエポキシ系樹脂等の絶縁性樹脂を塗布後、硬化させて絶縁層３３を形成してもよい。
次に、絶縁層３３に、絶縁層３３を貫通し配線層３２の一方の面を露出させるビアホール３３ｘを形成する。ビアホール３３ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール３３ｘを形成後、デスミア処理を行い、ビアホール３３ｘの底部に露出する配線層３２の表面に付着した樹脂残渣を除去することが好ましい。
次に、絶縁層３３の一方の側に配線層３４を形成する。配線層３４は、ビアホール３３ｘ内に充填されたビア配線、及び絶縁層３３の一方の面に形成された配線パターンを含んでいる。配線層３４は、ビアホール３３ｘの底部に露出した配線層３２と電気的に接続される。配線層３４は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。
次に、基板１０のソルダーレジスト層１３等と同様にして、絶縁層３３の一方の面に配線層３４を被覆するソルダーレジスト層３５を、絶縁層３１の他方の面に配線層３６を被覆するソルダーレジスト層３７を形成する。そして、基板１０の開口部１３ｘ等と同様にして、ソルダーレジスト層３５及び３７に開口部３５ｘ及び３７ｘを形成し、パッド３４ｐ及び３６ｐを形成する（フォトリソグラフィ法）。これにより、基板３０が完成する。
次に、図４（ａ）に示す工程では、基板３０の一方の面に、半導体チップ４０をフェイスダウン状態でフリップチップ実装する。具体的には、まず、基板３０のパッド３４ｐのうち、半導体チップ４０と接続される部分に接合部５０を形成する。パッド３４ｐ上に、例えば、ペースト状のはんだ材料を塗布し、リフローして接合部５０を形成できる。
次に、基板３０の一方の面に、接合部５０を被覆するように、アンダーフィル樹脂６０を貼り付ける（ラミネートする）。アンダーフィル樹脂６０としては、例えば、フィルム状の熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。この時点では、アンダーフィル樹脂６０は、Ｂステージ状態（半硬化状態）である。
次に、半導体集積回路を備えたチップ本体４１の回路形成面４０ａ側に突起電極４２が形成された半導体チップ４０を準備する。そして、半導体チップ４０をピックアップ治具に装着し、接合部５０及びアンダーフィル樹脂６０を所定の温度に加熱した状態で、アンダーフィル樹脂６０上から、突起電極４２の先端部が溶融した接合部５０を介してパッド３４ｐの一方の面に接するまで圧入する。
次に、接合部５０及びアンダーフィル樹脂６０が硬化した後、ピックアップ治具を半導体チップ４０から取り外すことで、半導体チップ４０の突起電極４２は、接合部５０を介して、基板３０のパッド３４ｐと電気的に接続される。又、半導体チップ４０の回路形成面４０ａと基板３０の一方の面との間にはアンダーフィル樹脂６０が充填され、アンダーフィル樹脂６０が半導体チップ４０の各側面にも延在する。換言すれば、半導体チップ４０の背面４０ｂを露出し、回路形成面４０ａ及び側面を被覆するようにアンダーフィル樹脂６０が成型される。半導体チップ４０の背面４０ｂと半導体チップ４０の側面を被覆するアンダーフィル樹脂６０の上面とは、例えば、面一とすることができる。
なお、フィルム状の樹脂を用いる工程に代えて、液状の樹脂を用いてアンダーフィル樹脂６０を形成してもよい。この場合は、基板３０の一方の面に、半導体チップ４０をフリップチップ実装した後、半導体チップ４０の回路形成面４０ａと基板３０の一方の面との間に液状の樹脂を流し込んで硬化させ、アンダーフィル樹脂６０を形成することができる。
次に、図４（ｂ）に示す工程では、図３（ｂ）に示す工程で作製した基板接続部材２０を搭載した基板１０を準備する。そして、基板１０を図３（ｂ）の状態から上下反転させ、基板１０に搭載された基板接続部材２０の導電材料２２がパッド３４ｐの一方の面に接するように、基板３０上に積層する。
そして、導電材料２２を加熱しながら、基板１０を基板３０側に押圧する。これにより、基板接続部材２０は基板１０のパッド１４ｐ及び基板３０のパッド３４ｐと接し、基板１０と基板３０とが基板接続部材２０を介して電気的に接続される。又、基板接続部材２０のコア２１により、基板１０と基板３０との間に所定の間隔が確保される。
又、各々の突起部１５Ｔの端面が半導体チップ４０の背面４０ｂと接する。ソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂとの間隔は、突起部１５Ｔの高さと等しくなる。ソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂとの間隔は、例えば、１５～２０μｍ程度とすることができる。
次に、図５（ａ）及び図５（ｂ）に示す工程では、基板接続部材２０、半導体チップ４０、及びアンダーフィル樹脂６０を封止するように、基板１０と基板３０との間にモールド樹脂７０を充填する。モールド樹脂７０としては、例えば、フィラーを含有した熱硬化性のエポキシ系樹脂等の絶縁性樹脂を用いることができる。モールド樹脂７０は、例えば、封止金型を用いたトランスファーモールド法により形成できる。
具体的には、まず、図５（ａ）に示すように、図４（ｂ）に示す構造体を、枠部５１０とキャビティ部５２０とを備えた下型５００と、枠部６１０とキャビティ部６２０とを備えた上型６００とで挟持する。この際、ソルダーレジスト層３７の下面がキャビティ部５２０の底面と接し、ソルダーレジスト層１３の上面がキャビティ部６２０の底面と接した状態で、図４（ｂ）に示す構造体が下型５００と上型６００との間に保持される。
なお、キャビティ部５２０及び／又は６２０の内壁に、リリースフィルムを設けてもよい。リリースフィルムを設けることで、キャビティ部５２０及び／又は６２０の内壁に直接モールド樹脂７０が接触することを防止できる。リリースフィルムとしては、モールド樹脂７０の加熱温度に耐えられる耐熱性を有するもので、キャビティ部５２０及び／又は６２０の内壁から容易に剥離するものを用いることができる。又、リリースフィルムは、キャビティ部５２０及び／又は６２０の内壁の形状に倣って容易に変形する柔軟性及び伸展性を有することが好ましい。具体的には、リリースフィルムとして、例えば、ＰＴＦＥ、ＥＴＦＥ、ＰＥＴ、ＦＥＰフィルム、フッ素含浸ガラスクロス、ポリプロピレンフィルム、ポリ塩化ビニリジン等を用いることができる。
次に、図５（ａ）に示す樹脂注入口７００から矢印方向にキャビティ部５２０及び６２０内にモールド樹脂７０となる液状の絶縁性樹脂を注入し、図５（ｂ）に示すように、キャビティ部５２０及び６２０内に液状の絶縁性樹脂を充填させ、硬化させる。これにより、基板１０と基板３０との間に、基板接続部材２０、半導体チップ４０、及びアンダーフィル樹脂６０を封止するモールド樹脂７０が形成される。
前述のように、実際には、半導体パッケージとなる複数の部分を作製し、その後個片化して複数の半導体パッケージが作製される。すなわち、図５（ｂ）の工程では、半導体パッケージとなる複数の部分に、同時にモールド樹脂７０が形成される。モールド樹脂７０を形成後、半導体パッケージとなる複数の部分を個片化することで、図１に示す半導体パッケージ１が完成する。
なお、図５（ｂ）の工程では、絶縁性樹脂の注入圧により基板１０と基板３０との間に押し広げられる方向の力が作用する。そのため、突起部１５Ｔの高さや絶縁性樹脂の注入圧の大小によっては、突起部１５Ｔの端面と半導体チップ４０の背面４０ｂとの間に隙間が生じ、隙間にもモールド樹脂７０が充填される。又、キャビティ部５２０及び／又は６２０の内壁にリリースフィルムを設けた場合には、リリースフィルムの変形（収縮）によっても突起部１５Ｔの端面と半導体チップ４０の背面４０ｂとの間に隙間が生じる場合があり得る。
突起部１５Ｔの端面と半導体チップ４０の背面４０ｂとの隙間にモールド樹脂７０が充填されることで、突起部１５Ｔと半導体チップ４０とが接着される。そのため、例えば高温環境と低温環境とが繰り返されるような環境下で半導体パッケージ１が使用された場合でも、突起部１５Ｔの近傍が剥離の起点となることを防止できる。
但し、突起部１５Ｔの端面と半導体チップ４０の背面４０ｂとの隙間にモールド樹脂７０が充填されることは、必須の要件ではない。例えば、突起部１５Ｔの高さや絶縁性樹脂の注入圧の大小によっては、突起部１５Ｔの端面と半導体チップ４０の背面４０ｂとの隙間にモールド樹脂７０が充填されない場合もある。
この場合には、図６に示す半導体パッケージ１Ａのような構造となる。半導体パッケージ１Ａは、各々の突起部１５Ｔの端面１５ｂが半導体チップ４０の背面４０ｂと接している点が半導体パッケージ１（図１参照）と相違し、その他の点は半導体パッケージ１と同様である。
なお、端面が半導体チップ４０の背面４０ｂと接している突起部１５Ｔと、端面が半導体チップ４０の背面４０ｂとモールド樹脂７０で接着されている突起部１５Ｔとが、１つの半導体パッケージ内に混在してもよい。
このように、第１実施形態に係る半導体パッケージ１では、ソルダーレジスト層１５に、ソルダーレジスト層１５の下面１５ａから半導体チップ４０の背面４０ｂに向かって突起する突起部１５Ｔが設けられている。そのため、図５（ｂ）の工程でモールド樹脂７０を形成する際に、モールド樹脂７０が充填される図４（ｂ）の構造体に上下から圧力がかかった場合でも、ソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂとの隙間を確保できる。
これにより、ソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂとが対向する領域へのモールド樹脂７０の注入性を高めることが可能となる。その結果、ソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂとが対向する領域を確実にモールド樹脂７０で充填することができる。
又、ソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂとが対向する領域を確実にモールド樹脂７０で充填できるため、ソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂとの隙間の設計値を小さくすることが可能となる。これにより、半導体パッケージ１のトータル高さを低くすることができる。
特に、突起部１５Ｔの端面と半導体チップ４０の背面４０ｂとの隙間にモールド樹脂７０が充填された場合には、突起部１５Ｔと半導体チップ４０とが接着される。そのため、例えば高温環境と低温環境とが繰り返されるような環境下で半導体パッケージ１が使用された場合でも、突起部１５Ｔの近傍が剥離の起点となることを防止できる。
〈第１実施形態の変形例１〉
第１実施形態の変形例１では、第１実施形態とは突起部の配置が異なる半導体パッケージの例を示す。なお、第１実施形態の変形例１において、既に説明した実施形態と同一構成部品についての説明は省略する。
図７は、突起部の配置を説明する平面模式図（その２）であり、半導体パッケージ１の一部の構成要素のみを模式的に示している。図７は、図１の寸法関係とは整合していない。又、図７において、Ｅは、基板接続部材２０が配置される領域を示している。
第１実施形態では、ソルダーレジスト層１５の半導体チップ４０と平面視で重複する領域の複数箇所に突起部１５Ｔを設ける例を示したが（図２参照）、突起部１５Ｔは少なくとも１つ設ければよい。図７の例では、比較的大きな１個の突起部１５Ｔが、ソルダーレジスト層１５の下面１５ａの、半導体チップ４０の中央部と平面視で重複する位置に設けられている。
突起部１５Ｔの平面形状は、例えば、円形とすることができる。例えば、半導体チップ４０が１２ｍｍ角程度の矩形状であれば、平面形状が直径５ｍｍ程度の円形である突起部１５Ｔを、図７の位置に配置することができる。
仮に突起部１５Ｔを全く設けずに、図５（ｂ）の工程でモールド樹脂７０を形成する際に、モールド樹脂７０が充填される図４（ｂ）の構造体に上下から圧力がかかった場合を考える。この場合、基板接続部材２０が配置されている領域の近傍では、基板接続部材２０により隙間が確保されるため、図４（ｂ）の構造体が変形し難い。一方、基板接続部材２０が配置されている領域から最も遠いソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂとが対向する領域の中央部が最も変形し易く隙間が狭くなり易い。
そこで、図７のように、図５（ｂ）の工程で最も隙間が狭くなりやすい、ソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂとが対向する領域の中央部に突起部１５Ｔを配置する。これにより、ソルダーレジスト層１５の下面１５ａと半導体チップ４０の背面４０ｂとの隙間を容易に確保することができる。
以上、好ましい実施形態及びその変形例について詳説したが、上述した実施形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施形態及びその変形例に種々の変形及び置換を加えることができる。
例えば、基板１０や基板３０として、より多層の配線層や絶縁層が形成されたビルドアップ基板等を用いても構わない。その際、コアレスのビルドアップ基板等を用いても構わない。
１、１Ａ 半導体パッケージ
１０、３０ 基板
１１、３１、３３ 絶縁層
１１ｘ、３１ｘ、３３ｘ ビアホール
１２、１４、３２、３４、３６ 配線層
１２ｐ、１４ｐ、３４ｐ、３６ｐ パッド
１３、１５、３５、３７ ソルダーレジスト層
１３ｘ、１５ｘ、３５ｘ、３７ｘ 開口部
１５Ｔ 突起部
２０ 基板接続部材
２１ コア
２２ 導電材料
４０ 半導体チップ
４１ チップ本体
４２ 突起電極
５０ 接合部
６０ アンダーフィル樹脂
７０ モールド樹脂

Claims (8)

  1. 第１基板と、
    回路形成面を前記第１基板に向けて、前記第１基板に実装された半導体チップと、
    前記半導体チップを挟んで、前記第１基板上に配置された第２基板と、
    前記半導体チップを封止して、前記第１基板と前記第２基板との間に充填された樹脂と、を有し、
    前記第２基板は、前記半導体チップの前記回路形成面の反対面である背面と対向する第１面を有するソルダーレジスト層を備え、
    前記ソルダーレジスト層の第１面の前記半導体チップの背面と対向する領域には、前記半導体チップの背面に向かって突起する突起部が設けられ、
    前記ソルダーレジスト層と前記突起部とは、同一材料により一体的に形成されている半導体パッケージ。
  2. 前記突起部の端面と前記半導体チップの背面との間に隙間が形成され、
    前記隙間に前記樹脂が充填されている請求項１に記載の半導体パッケージ。
  3. 前記突起部の端面が前記半導体チップの背面と接している請求項１に記載の半導体パッケージ。
  4. 前記突起部は、前記半導体チップの中央部と平面視で重複する位置に設けられている請求項１乃至３の何れか一項に記載の半導体パッケージ。
  5. 前記領域には、前記半導体チップの背面に向かって突起する複数の突起部が設けられている請求項１乃至３の何れか一項に記載の半導体パッケージ。
  6. 前記半導体チップの平面形状は矩形であり、
    前記突起部は、前記半導体チップの中央部と平面視で重複する位置、及び前記半導体チップの四隅と平面視で重複する位置に設けられている請求項５に記載の半導体パッケージ。
  7. 前記第１基板と前記第２基板との間に設けられ、前記第１基板と前記第２基板とを電気的に接続する基板接続部材を有する請求項１乃至６の何れか一項に記載の半導体パッケージ。
  8. 前記ソルダーレジスト層と前記突起部とは２層構造で構成されている請求項１乃至７の何れか一項に記載の半導体パッケージ。
JP2018231106A 2018-12-10 2018-12-10 半導体パッケージ Active JP7163162B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018231106A JP7163162B2 (ja) 2018-12-10 2018-12-10 半導体パッケージ
US16/699,265 US11705400B2 (en) 2018-12-10 2019-11-29 Semiconductor package
CN201911242024.7A CN111293101B (zh) 2018-12-10 2019-12-06 半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018231106A JP7163162B2 (ja) 2018-12-10 2018-12-10 半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2020096018A JP2020096018A (ja) 2020-06-18
JP2020096018A5 JP2020096018A5 (ja) 2021-12-16
JP7163162B2 true JP7163162B2 (ja) 2022-10-31

Family

ID=70971162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018231106A Active JP7163162B2 (ja) 2018-12-10 2018-12-10 半導体パッケージ

Country Status (3)

Country Link
US (1) US11705400B2 (ja)
JP (1) JP7163162B2 (ja)
CN (1) CN111293101B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094625B2 (en) * 2019-01-02 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with improved interposer structure
CN114975297A (zh) * 2021-02-20 2022-08-30 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
US20230187367A1 (en) * 2021-12-10 2023-06-15 Advanced Semiconductor Engineering, Inc. Electronic package structure and method for manufacturing the same
JP7740628B2 (ja) * 2021-12-20 2025-09-17 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP7841286B2 (ja) * 2022-02-28 2026-04-07 新光電気工業株式会社 電子部品内蔵基板及びその製造方法
CN115151060A (zh) * 2022-07-27 2022-10-04 无锡豪帮高科股份有限公司 一种液晶面板驱动用传感器的叠板工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134818A (ja) 2009-12-24 2011-07-07 Shinko Electric Ind Co Ltd 半導体素子内蔵基板
JP2018530160A (ja) 2015-10-02 2018-10-11 クアルコム，インコーポレイテッド 集積回路（ＩＣ）パッケージの間にギャップコントローラを備えるパッケージオンパッケージ（ＰｏＰ）デバイス
US20190103364A1 (en) 2017-09-29 2019-04-04 Samsung Electronics Co., Ltd. Semiconductor package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999036957A1 (en) * 1998-01-19 1999-07-22 Citizen Watch Co., Ltd. Semiconductor package
JP4625260B2 (ja) * 2004-02-04 2011-02-02 株式会社日立メディアエレクトロニクス 薄膜バルク共振子の製造方法
EP2290682A3 (en) 2005-12-14 2011-10-05 Shinko Electric Industries Co., Ltd. Package with a chip embedded between two substrates and method of manufacturing the same
US8304296B2 (en) * 2010-06-23 2012-11-06 Stats Chippac Ltd. Semiconductor packaging system with multipart conductive pillars and method of manufacture thereof
JP6076653B2 (ja) * 2012-08-29 2017-02-08 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
KR102245770B1 (ko) * 2013-10-29 2021-04-28 삼성전자주식회사 반도체 패키지 장치
US10229859B2 (en) * 2016-08-17 2019-03-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US10622340B2 (en) * 2016-11-21 2020-04-14 Samsung Electronics Co., Ltd. Semiconductor package
JP6917295B2 (ja) * 2017-12-25 2021-08-11 新光電気工業株式会社 電子部品内蔵基板、シート基板
KR102448248B1 (ko) * 2018-05-24 2022-09-27 삼성전자주식회사 Pop형 반도체 패키지 및 그 제조 방법
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US10825774B2 (en) * 2018-08-01 2020-11-03 Samsung Electronics Co., Ltd. Semiconductor package
KR102573760B1 (ko) * 2018-08-01 2023-09-04 삼성전자주식회사 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134818A (ja) 2009-12-24 2011-07-07 Shinko Electric Ind Co Ltd 半導体素子内蔵基板
JP2018530160A (ja) 2015-10-02 2018-10-11 クアルコム，インコーポレイテッド 集積回路（ＩＣ）パッケージの間にギャップコントローラを備えるパッケージオンパッケージ（ＰｏＰ）デバイス
US20190103364A1 (en) 2017-09-29 2019-04-04 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
US20200185326A1 (en) 2020-06-11
CN111293101A (zh) 2020-06-16
JP2020096018A (ja) 2020-06-18
US11705400B2 (en) 2023-07-18
CN111293101B (zh) 2024-10-29

Similar Documents

Publication Publication Date Title
JP7163162B2 (ja) 半導体パッケージ
JP6230794B2 (ja) 電子部品内蔵基板及びその製造方法
US9935053B2 (en) Electronic component integrated substrate
JP5951414B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP4830120B2 (ja) 電子パッケージ及びその製造方法
KR20080060160A (ko) 전자 부품 내장 기판
JP6454384B2 (ja) 電子部品内蔵基板及びその製造方法
JP6713289B2 (ja) 半導体装置及び半導体装置の製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP2006100385A (ja) 半導体装置
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003133366A (ja) 半導体装置及びその製造方法
US12245376B2 (en) Embedded printed circuit board
JP7841286B2 (ja) 電子部品内蔵基板及びその製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100942772B1 (ko) 솔더 레지스트와 언더필 잉크 주입 공정이 생략된 플립 칩실장 기술
JP2007110114A (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
KR100752648B1 (ko) 솔더 조인트 신뢰성이 개선된 반도체 패키지 및 그제조방법
JPH1197574A (ja) バンプを有する電子部品
JP5794853B2 (ja) 半導体装置の製造方法
CN120727716A (zh) 电子元件内置基板及其制造方法
JP2007019378A (ja) 電子部品、その電子部品を積層してなる積層型部品モジュール及びその電子部品の製造方法
JP2010278480A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221019

R150 Certificate of patent or registration of utility model

Ref document number: 7163162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150