JP6922883B2 - Power amplifier circuit - Google Patents
Power amplifier circuit Download PDFInfo
- Publication number
- JP6922883B2 JP6922883B2 JP2018246803A JP2018246803A JP6922883B2 JP 6922883 B2 JP6922883 B2 JP 6922883B2 JP 2018246803 A JP2018246803 A JP 2018246803A JP 2018246803 A JP2018246803 A JP 2018246803A JP 6922883 B2 JP6922883 B2 JP 6922883B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- power amplifier
- bias
- temperature detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 88
- 230000003321 amplification Effects 0.000 claims description 42
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 40
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002775 capsule Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45174—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45273—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
- H03F3/4547—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/468—Indexing scheme relating to amplifiers the temperature being sensed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45156—At least one capacitor being added at the input of a dif amp
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Description
本発明は、高周波信号を電力増幅する電力増幅回路に関する。 The present invention relates to a power amplifier circuit that power-amplifies a high frequency signal.
例えば無線通信機器は、送信信号を電力増幅してアンテナへ出力する電力増幅回路を備える。 For example, a wireless communication device includes a power amplification circuit that amplifies a transmission signal and outputs it to an antenna.
送信信号を電力増幅する電力増幅器は増幅率に温度依存性を有し、電力増幅器自体が発する熱で増幅率が時間経過に伴って変化する。このような電力増幅器自体が発する熱に応じて適正な増幅率を補償する回路は特許文献１に示されている。 The power amplifier that power-amplifies the transmission signal has a temperature dependence on the amplification factor, and the amplification factor changes with the passage of time due to the heat generated by the power amplifier itself. Patent Document 1 shows a circuit that compensates for an appropriate amplification factor according to the heat generated by the power amplifier itself.
特許文献１の温度補償回路は、電力増幅器の基準温度での熱を検出し、それからの温度上昇に応じた電圧信号を発生させ、この電圧信号で、電力増幅器のトランジスタに対するバイアス電圧を変化させることで、電力増幅器の増幅率を制御するように構成されている。 The temperature compensation circuit of Patent Document 1 detects heat at a reference temperature of a power amplifier, generates a voltage signal according to the temperature rise from the heat, and changes the bias voltage of the power amplifier transistor with this voltage signal. It is configured to control the amplification factor of the power amplifier.
例えば無線LANの通信回路において、送信信号を電力増幅する電力増幅回路と、特許文献１に記載の温度補償回路とは共に、単一の半導体チップに構成される。 For example, in a wireless LAN communication circuit, both a power amplifier circuit that amplifies a transmission signal and a temperature compensation circuit described in Patent Document 1 are configured as a single semiconductor chip.
しかしながら、上記温度補償回路の形成には、微細加工が容易なSi系基板が用いられることが多い。このような温度補償回路を含む同一の半導体チップに電力増幅回路を形成した場合、Si系基板の遮断周波数f(t)が低めであるため、例えば無線LAN用5GHz帯などの高周波数帯域において電力増幅回路の線形性が不足する、という課題があった。 However, a Si-based substrate that can be easily microfabricated is often used to form the temperature compensation circuit. When a power amplifier circuit is formed on the same semiconductor chip including such a temperature compensation circuit, the cutoff frequency f (t) of the Si-based substrate is low, so that the power is generated in a high frequency band such as the 5 GHz band for wireless LAN. There was a problem that the linearity of the amplifier circuit was insufficient.
そこで、本発明の目的は、温度上昇に伴うゲインの劣化を抑制しつつ増幅特性の線形性の劣化を抑制した電力増幅回路を提供することにある。 Therefore, an object of the present invention is to provide a power amplifier circuit that suppresses deterioration of gain due to temperature rise and suppresses deterioration of linearity of amplification characteristics.
本開示の一例としての電力増幅回路は、
高周波信号を電力増幅する電力増幅器と、前記電力増幅器に熱的に結合する温度検出素子を含む温度検出回路と、前記温度検出回路から出力される温度検出信号に基づいて前記電力増幅器に対するバイアス制御信号を発生するバイアス制御信号発生回路と、前記温度検出信号を安定化させるレギュレータ回路と、を備え、
前記電力増幅器、前記温度検出素子及び前記レギュレータ回路は第１集積回路に形成され、
前記バイアス制御信号発生回路は第２集積回路に形成され、
前記第１集積回路の基板材料は前記第２集積回路の基板材料より遮断周波数の高い材料である。
The power amplifier circuit as an example of the present disclosure is
A power amplifier that power-amplifies a high-frequency signal, a temperature detection circuit that includes a temperature detection element that thermally couples to the power amplifier, and a bias control signal for the power amplifier based on the temperature detection signal output from the temperature detection circuit. A bias control signal generation circuit that generates power and a regulator circuit that stabilizes the temperature detection signal are provided.
The power amplifier, the temperature detection element, and the regulator circuit are formed in the first integrated circuit.
The bias control signal generation circuit is formed in the second integrated circuit.
The substrate material of the first integrated circuit is a material having a higher cutoff frequency than the substrate material of the second integrated circuit.
本発明によれば、温度上昇に伴うゲインの劣化を抑制しつつ増幅特性の線形性の劣化を抑制した電力増幅回路が得られる。 According to the present invention, it is possible to obtain a power amplifier circuit that suppresses the deterioration of the linearity of the amplification characteristics while suppressing the deterioration of the gain due to the temperature rise.
まず、本発明に係る電力増幅回路の幾つかの態様について列挙する。括弧で囲む符号は後に示す図中の符号に対応する。 First, some aspects of the power amplifier circuit according to the present invention will be listed. The symbols enclosed in parentheses correspond to the symbols in the figure shown later.
本発明に係る第１の態様の電力増幅回路は、高周波信号を電力増幅する電力増幅器（ＰＡ）と、前記電力増幅器の温度を検出する温度検出素子を含む温度検出回路（１０１）と、前記温度検出回路から出力される温度検出信号に基づいて前記電力増幅器に対するバイアス制御信号を発生するバイアス制御信号発生回路（２１）と、前記温度検出信号を安定化させる（安定化させて、前記電力増幅器へバイアス電圧として与える）レギュレータ回路（１２）と、を備え、前記電力増幅器、前記温度検出素子及び前記レギュレータ回路は第１集積回路（１０）に形成され、前記バイアス制御信号発生回路は第２集積回路（２０）に形成され、前記第１集積回路の基板材料は前記第２集積回路の基板材料より遮断周波数の高い材料である。 The power amplifier circuit of the first aspect according to the present invention includes a power amplifier (PA) that power-amplifies a high-frequency signal, a temperature detection circuit (101) including a temperature detection element that detects the temperature of the power amplifier, and the temperature. The bias control signal generation circuit (21) that generates a bias control signal for the power amplifier based on the temperature detection signal output from the detection circuit and the temperature detection signal are stabilized (stabilized to the power amplifier). The regulator circuit (12) provided as a bias voltage), the power amplifier, the temperature detection element, and the regulator circuit are formed in the first integrated circuit (10), and the bias control signal generation circuit is a second integrated circuit. The substrate material of the first integrated circuit formed in (20) is a material having a higher breaking frequency than the substrate material of the second integrated circuit.
上記構成により、温度上昇に伴って低下するゲインが補償され、かつ電力増幅器の線形性が保たれる。 With the above configuration, the gain that decreases with increasing temperature is compensated, and the linearity of the power amplifier is maintained.
本発明に係る第２の態様の電力増幅回路では、前記レギュレータ回路は、入力トランジスタ（Ｑ１１）及び出力トランジスタ（Ｑ１２）の制御端子同士が接続されて構成されるカレントミラー回路と、前記入力トランジスタの電流経路に第１端子及び第２端子の少なくとも一方が接続され、前記出力トランジスタの電流経路に制御端子が接続される第１トランジスタと、を備える。第１集積回路から第２集積回路へ与えられるゲイン調整用信号は、第１集積回路と第２集積回路との間を接続する配線を通るので、ゲイン調整用信号にノイズが重畳されるおそれがあるが、上記構成のカレントミラー回路と電流制御トランジスタ回路の作用によってノイズ成分が抑制される。これによって、電力増幅器の温度の応じた、安定したゲイン補償がなされる。 In the power amplifier circuit of the second aspect according to the present invention, the regulator circuit includes a current mirror circuit in which control terminals of an input transistor (Q11) and an output transistor (Q12) are connected to each other, and a current mirror circuit of the input transistor. It includes a first transistor in which at least one of a first terminal and a second terminal is connected to the current path and a control terminal is connected to the current path of the output transistor. Since the gain adjustment signal given from the first integrated circuit to the second integrated circuit passes through the wiring connecting the first integrated circuit and the second integrated circuit, noise may be superimposed on the gain adjustment signal. However, the noise component is suppressed by the action of the current mirror circuit and the current control transistor circuit having the above configuration. As a result, stable gain compensation is provided according to the temperature of the power amplifier.
本発明に係る第３の態様の電力増幅回路では、前記レギュレータ回路は、第１端子、第２端子及び制御端子を有する第２トランジスタ（Ｑ２２）をさらに含み、前記入力トランジスタ（Ｑ１１）の電流経路に前記第２トランジスタの第１端子及び第２端子が挿入され、前記第２トランジスタの第１端子と制御端子との間に、前記第１トランジスタの第１端子及び第２端子が接続され、前記電力増幅器は、電力増幅用トランジスタと、前記電力増幅用トランジスタの制御端子にバイアス電圧を印加するバイアス用トランジスタ（Ｑ３１，Ｑ４１，Ｑ５１）と、を備える。そして、前記第２トランジスタは、前記バイアス用トランジスタと同種のトランジスタである。この構成によれば、製造ばらつきによるトランジスタの特性変動が、第２トランジスタとバイアス用トランジスタとの特性偏位に応じて抑制される。つまり、製造ばらつきによるトランジスタの特性変動があっても、温度上昇に伴うゲインの適正な補償がなされる。 In the power amplifier circuit of the third aspect according to the present invention, the regulator circuit further includes a second transistor (Q22) having a first terminal, a second terminal, and a control terminal, and a current path of the input transistor (Q11). The first terminal and the second terminal of the second transistor are inserted into the second transistor, and the first terminal and the second terminal of the first transistor are connected between the first terminal and the control terminal of the second transistor. The power amplifier includes a power amplification transistor and bias transistors (Q31, Q41, Q51) that apply a bias voltage to the control terminals of the power amplification transistor. The second transistor is a transistor of the same type as the bias transistor. According to this configuration, the characteristic variation of the transistor due to the manufacturing variation is suppressed according to the characteristic deviation between the second transistor and the bias transistor. That is, even if there are fluctuations in the characteristics of the transistor due to manufacturing variations, the gain is appropriately compensated for as the temperature rises.
本発明に係る第４の態様の電力増幅回路では、前記第２トランジスタに印加される電源電圧は、前記バイアス用トランジスタに印加される電源電圧と同じ電圧である。この構成によれば、第２トランジスタとバイアス用トランジスタとがより近い動作状態になり、より近い動作をするようになるため、製造ばらつきによるトランジスタの特性変動（ばらつき）がより正確にキャンセリングされる。つまり、製造ばらつきによるトランジスタの特性変動があっても、温度上昇に伴うゲインのより適正な補償がなされる。 In the power amplifier circuit of the fourth aspect according to the present invention, the power supply voltage applied to the second transistor is the same voltage as the power supply voltage applied to the bias transistor. According to this configuration, the second transistor and the bias transistor are operated closer to each other and operate closer to each other, so that the characteristic fluctuation (variation) of the transistor due to the manufacturing variation can be canceled more accurately. .. That is, even if the characteristics of the transistor fluctuate due to manufacturing variations, the gain due to the temperature rise is more appropriately compensated.
本発明に係る第５の態様の電力増幅回路では、前記電力増幅器は、電力増幅用トランジスタ（Ｑ３０）と、前記電力増幅用トランジスタの制御端子にバイアス電圧を印加するバイアス用トランジスタ（Ｑ３１，Ｑ４１，Ｑ５１）と、前記バイアス用トランジスタの制御端子と基準電位との間に接続された、第１バイアス補償トランジスタ（Ｑ３２，Ｑ４２，Ｑ５２）によるダイオード接続回路及び第２バイアス補償トランジスタ（Ｑ３３，Ｑ４３，Ｑ５３）によるダイオード接続回路の直列回路と、を備え、前記第１バイアス補償トランジスタは前記バイアス用トランジスタと同種のトランジスタであり、前記第２バイアス補償トランジスタは前記電力増幅用トランジスタと同種のトランジスタである。この構成によれば、バイアス用トランジスタや電力増幅用トランジスタの閾値電圧（Ｖｐ）が製造ばらつきによって変動しても、バイアス電圧のばらつきは抑制されて、温度上昇に伴うゲインの適正な補償がなされる。 In the power amplification circuit of the fifth aspect according to the present invention, the power amplifier includes a power amplification transistor (Q30) and a bias transistor (Q31, Q41,) that applies a bias voltage to the control terminal of the power amplification transistor. A diode connection circuit by the first bias compensation transistor (Q32, Q42, Q52) and the second bias compensation transistor (Q33, Q43, Q53) connected between the Q51) and the control terminal of the bias transistor and the reference potential. The first bias compensation transistor is a transistor of the same type as the bias transistor, and the second bias compensation transistor is a transistor of the same type as the power amplification transistor. According to this configuration, even if the threshold voltage (Vp) of the bias transistor or the power amplification transistor fluctuates due to manufacturing variation, the variation in the bias voltage is suppressed and the gain due to the temperature rise is appropriately compensated. ..
本発明に係る第６の態様の電力増幅回路では、前記第１集積回路の基板はSiGe基板又はGaAs基板であり、前記第２集積回路の基板はSOI基板又はSi基板である。この構成によれば、電力増幅器、温度検出素子及びレギュレータ回路は、例えば無線LAN用5GHz帯などの高周波数帯域において電力増幅回路の線形性が保つことができ、バイアス制御信号発生回路は、高集積化された低コストの集積回路で構成できる。 In the power amplifier circuit of the sixth aspect according to the present invention, the substrate of the first integrated circuit is a SiGe substrate or a GaAs substrate, and the substrate of the second integrated circuit is an SOI substrate or a Si substrate. According to this configuration, the power amplifier, the temperature detection element, and the regulator circuit can maintain the linearity of the power amplifier circuit in a high frequency band such as the 5 GHz band for wireless LAN, and the bias control signal generation circuit is highly integrated. It can be configured with a low-cost integrated circuit.
本発明に係る第７の態様の電力増幅回路では、前記バイアス制御信号発生回路は、第１入力端子に前記温度検出回路が接続された差動増幅回路（ＯＰ）と、前記差動増幅回路の第２入力端子に接続されたキャパシタ（Ｃ）と、前記差動増幅回路の出力に接続され、前記差動増幅回路の出力電圧を、前記キャパシタへチャージする状態と、前記レギュレータ回路へ前記バイアス制御信号として出力する状態とを切り替えるスイッチ（ＳＷ）と、を備える。この構成によれば、電力増幅器の温度上昇に応じて定まるバイアス制御信号が容易に得られる。 In the power amplifier circuit of the seventh aspect according to the present invention, the bias control signal generation circuit includes a differential amplifier circuit (OP) in which the temperature detection circuit is connected to a first input terminal and the differential amplifier circuit. A state in which the capacitor (C) connected to the second input terminal and the output voltage of the differential amplifier circuit connected to the output of the differential amplifier circuit are charged to the capacitor, and the bias control to the regulator circuit. It is provided with a switch (SW) for switching between a state of outputting as a signal. According to this configuration, a bias control signal determined according to the temperature rise of the power amplifier can be easily obtained.
本発明に係る第８の態様の電力増幅回路では、前記温度検出回路は、前記温度検出素子（Ｑ０）と第１抵抗素子（Ｒ１）との直列接続回路（ＳＣ）と、前記電力増幅器に熱的に結合し、前記温度検出素子に対して並列に接続されてバイパス電流を流す、バイポーラ型の電流バイパストランジスタ（Ｑ１）を含む電流バイパス回路（１１）と、前記電流バイパストランジスタに対するバイアス電圧を発生する抵抗分圧回路（ＶＤ）と、を備え、前記温度検出素子と前記第１抵抗素子との接続部から前記温度検出信号を出力する。 In the power amplifier circuit of the eighth aspect according to the present invention, the temperature detection circuit heats the series connection circuit (SC) of the temperature detection element (Q0) and the first resistance element (R1) and the power amplifier. A current bypass circuit (11) including a bipolar type current bypass transistor (Q1) and a bias voltage for the current bypass transistor are generated. A resistance voltage dividing circuit (VD) is provided, and the temperature detection signal is output from the connection portion between the temperature detection element and the first resistance element.
上記構成によれば、温度検出素子に流れる電流とは別に、電流バイパス回路に流れる電流が生じ、この電流バイパス回路に流れる電流は電力増幅器の温度に応じて増大するので、温度検出素子に流れる電流は、温度上昇に伴うほどには上昇しない。したがって、周囲温度が上昇する程、温度上昇に伴う増幅率の増大率が高まる。このことにより、上記電流バイパス回路が無い構成に比べて、広範囲にわたる周囲温度で、増幅率の適正な補償がなされる。 According to the above configuration, a current flowing in the current bypass circuit is generated in addition to the current flowing in the temperature detecting element, and the current flowing in the current bypass circuit increases according to the temperature of the power amplifier. Therefore, the current flowing in the temperature detecting element Does not rise as much as the temperature rises. Therefore, as the ambient temperature rises, the rate of increase in the amplification factor with the temperature rise increases. As a result, the amplification factor can be appropriately compensated in a wide range of ambient temperatures as compared with the configuration without the current bypass circuit.
以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明又は理解の容易性を考慮して、実施形態を説明の便宜上分けて示すが、異なる実施形態で示した構成の部分的な置換又は組み合わせは可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。 Hereinafter, a plurality of embodiments for carrying out the present invention will be shown with reference to the drawings with reference to some specific examples. The same reference numerals are given to the same parts in each figure. Although the embodiments are shown separately for convenience of explanation in consideration of the explanation of the main points or the ease of understanding, partial replacement or combination of the configurations shown in different embodiments is possible. In the second and subsequent embodiments, the description of matters common to the first embodiment will be omitted, and only the differences will be described. In particular, the same action and effect due to the same configuration will not be mentioned sequentially for each embodiment.
《第１の実施形態》
図１は第１の実施形態に係る電力増幅回路２０１の回路図である。この電力増幅回路２０１は、電力増幅器ＰＡと、バイアス制御信号PAenを受けて、電力増幅器ＰＡに対するバイアス電圧を供給するレギュレータ回路１２と、電力増幅器用温度検出回路１０１と、温度検出信号Vdiを受けて、レギュレータ回路１２にバイアス制御信号PAenを発生するバイアス制御信号発生回路２１と、を備える。
<< First Embodiment >>
FIG. 1 is a circuit diagram of the
電力増幅器ＰＡ、電力増幅器用温度検出回路１０１及びレギュレータ回路１２は第１集積回路１０に形成されている。バイアス制御信号発生回路２１は第２集積回路２０に形成されている。
The power amplifier PA, the
第１集積回路１０の基板材料は、第２集積回路２０の基板材料より遮断周波数が高い材料である。例えば、第１集積回路１０の基板はSiGe基板又はGaAs基板であり、第２集積回路２０の基板はSOI（Silicon on Insulator）基板又はSi基板である。
The substrate material of the first
電力増幅器ＰＡは、順次縦続接続された、１段目の電力増幅器ＰＡ１、２段目の電力増幅器ＰＡ２及び３段目の電力増幅器ＰＡ３で構成されている。電力増幅器ＰＡは送信信号入力端子ＴＸｉｎに入力される送信信号を電力増幅して出力端子ＰＡｏｕｔから出力する。出力端子PAoutには例えばアンテナが直接的又は間接的に接続される。 The power amplifier PA is composed of a first-stage power amplifier PA1, a second-stage power amplifier PA2, and a third-stage power amplifier PA3, which are sequentially connected in series. The power amplifier PA amplifies the transmission signal input to the transmission signal input terminal TXin and outputs it from the output terminal PAout. For example, an antenna is directly or indirectly connected to the output terminal PAout.
電力増幅器用温度検出回路１０１は、電力増幅器ＰＡと熱的に結合して、すなわち、電力増幅器ＰＡに生じる熱を受けとって（検出して）、電力増幅器ＰＡの温度に応じた温度検出信号Vdiを発生する。
The
バイアス制御信号発生回路２１は、温度検出信号Vdiに基づいて、バイアス制御信号PAenを電力増幅器ＰＡへと出力する回路である。バイアス制御信号発生回路２１は、オペアンプＯＰ、キャパシタＣ及びスイッチＳＷを備える。オペアンプＯＰの第１入力端子Ｔ１には電力増幅器用温度検出回路１０１が接続されていて、オペアンプＯＰの第２入力端子Ｔ２にはキャパシタＣが接続されている。スイッチＳＷは、オペアンプＯＰの出力に接続されていて、オペアンプＯＰの出力電圧を、キャパシタＣへチャージする状態と、レギュレータ回路１２へバイアス制御信号PAenとして出力する状態とを切り替える。
The bias control
まず、スイッチＳＷは電力増幅器ＰＡの動作開始時にオペアンプＯＰの出力電圧をキャパシタＣへチャージする状態となる。言い換えれば、電力増幅器ＰＡの動作開始時に電力増幅器用温度検出回路１０１から第１入力端子Ｔ１に入力された温度検出信号Vdiの電圧を、電力増幅器ＰＡの動作開始時の基準温度を示す電圧として、キャパシタＣへチャージする。次に、スイッチＳＷはオペアンプＯＰの出力電圧を電力増幅器ＰＡへバイアス制御信号PAenとして出力する状態となる。すなわち、電力増幅器ＰＡの動作開始後、オペアンプＯＰの第１入力端子Ｔ１から都度入力される温度検出信号Vdiの電圧と第２入力端子Ｔ２から入力されるキャパシタＣにチャージされた基準温度を示す電圧とを比較した結果であるオペアンプＯＰからの出力電圧を、電力増幅器ＰＡへバイアス制御信号PAenとして出力する。
First, the switch SW is in a state of charging the output voltage of the operational amplifier OP to the capacitor C at the start of operation of the power amplifier PA. In other words, the voltage of the temperature detection signal Vdi input from the power amplifier
電力増幅器ＰＡは、上記バイアス制御信号PAenの電圧が上昇するほど増幅率が増大する。そのため、上記構成及び作用によって、温度上昇に伴う電力増幅器ＰＡの増幅率の低下が抑制されて適正な増幅率が維持されるように電力増幅器ＰＡを制御できる。なおオペアンプＯＰは、本発明に係る「差動増幅回路」に相当する。 The amplification factor of the power amplifier PA increases as the voltage of the bias control signal PAen increases. Therefore, the power amplifier PA can be controlled so that the decrease in the amplification factor of the power amplifier PA due to the temperature rise is suppressed and an appropriate amplification factor is maintained by the above configuration and operation. The operational amplifier OP corresponds to the "differential amplifier circuit" according to the present invention.
図１に示したように、第１集積回路１０の基板はSiGe基板又はGaAs基板であるので、電力増幅器、温度検出素子及びレギュレータ回路は、例えば無線LAN用5GHz帯などの高周波数帯域において電力増幅回路の線形性が保つことができる。また、第２集積回路２０の基板はSOI基板又はSi基板であるので、バイアス制御信号発生回路は、高集積化された低コストの集積回路で構成できる。
As shown in FIG. 1, since the substrate of the first
次に、上記レギュレータ回路１２及び電力増幅器ＰＡの構成例を示す。
Next, a configuration example of the
図２（Ａ）、図２（Ｂ）はレギュレータ回路１２の回路図である。図２（Ａ）において、レギュレータ回路１２は、入力トランジスタＱ１１及び出力トランジスタＱ１２を含むカレントミラー回路を構成している。トランジスタＱ１１は入力側の電流経路に設けられたトランジスタであり、トランジスタＱ１２は出力側の電流経路に設けられたトランジスタである。すなわち、トランジスタＱ１１のコレクタ及びエミッタは入力側の電流経路に設けられていて、トランジスタＱ１２のコレクタ及びエミッタは出力側の経路に設けられている。入力側の電流経路にはトランジスタＱ２１が直列接続されている。具体的には、トランジスタＱ２１のソースＳ及びドレインＤのうち少なくとも一方の端子が入力側の電流経路に接続され、ゲートＧが出力側の電流経路に接続されている。そして、トランジスタＱ２１のゲートＧに制御信号PAenが入力され、トランジスタＱ２１のソースＳから、電力増幅器に対するバイアス電圧Vbiasが出力される。
2 (A) and 2 (B) are circuit diagrams of the
なお、トランジスタＱ２１のドレインＤ及びソースＳは、本発明に係る「第１トランジスタの第１端子」及び「第１トランジスタの第２端子」に相当し、トランジスタＱ２１のゲートＧは本発明にかかる「第１トランジスタの制御端子」に相当する。
図２（Ａ）に示したレギュレータ回路は、入力側電流経路の電流を制御するトランジスタＱ２１の制御電圧が出力側電流経路に流れる電流で負帰還制御されるので、制御信号PAenの電圧変動及び電源電圧入力端子Ｖｄｄに入力される電源電圧の変動に対するバイアス電圧Vbias電圧の変動が抑制される。
The drain D and source S of the transistor Q21 correspond to the "first terminal of the first transistor" and the "second terminal of the first transistor" according to the present invention, and the gate G of the transistor Q21 corresponds to the "first terminal" according to the present invention. It corresponds to the "control terminal of the first transistor".
In the regulator circuit shown in FIG. 2A, the control voltage of the transistor Q21 that controls the current in the input side current path is negatively fed back controlled by the current flowing in the output side current path, so that the voltage fluctuation of the control signal PAen and the power supply The fluctuation of the bias voltage Vbias voltage with respect to the fluctuation of the power supply voltage input to the voltage input terminal Vdd is suppressed.
図２（Ｂ）に示すレギュレータ回路１２は、図２（Ａ）に示した回路にトランジスタＱ２２を付加したものである。図２（Ｂ）において、入力側の電流経路にはトランジスタＱ２２が直列接続されている。また、このトランジスタＱ２２のドレイン・ゲート間（Ｄ−Ｇ）にトランジスタＱ２１のドレイン・ソース（Ｄ−Ｓ）が接続されている。そして、トランジスタＱ２１のゲートＧに制御信号PAenが入力され、トランジスタＱ２１のソースＳから、電力増幅器に対するバイアス電圧Vbiasが出力されるように構成されている。
The
なお、トランジスタＱ２２のドレインＤ及びソースＳは、本発明に係る「第２トランジスタの第１端子」及び「第２トランジスタの第２端子」に相当し、トランジスタＱ２２のゲートＧは本発明にかかる「第２トランジスタの制御端子」に相当する。 The drain D and source S of the transistor Q22 correspond to the "first terminal of the second transistor" and the "second terminal of the second transistor" according to the present invention, and the gate G of the transistor Q22 corresponds to the "second terminal" according to the present invention. It corresponds to the "control terminal of the second transistor".
図２（Ｂ）に示す構成においても、入力側電流経路の電流を制御するトランジスタＱ２１の制御電圧が出力側電流経路に流れる電流で負帰還制御されるので、制御信号PAenの電圧変動及び電源電圧入力端子Ｖｄｄに入力される電源電圧の変動に対するバイアス電圧Vbias電圧の変動が抑制される。なお、トランジスタQ２２を接続することによる効果については、図４、図５等を参照しながら後述する。 Even in the configuration shown in FIG. 2B, since the control voltage of the transistor Q21 that controls the current in the input side current path is negatively fed back controlled by the current flowing in the output side current path, the voltage fluctuation of the control signal PAen and the power supply voltage The fluctuation of the bias voltage Vbias voltage with respect to the fluctuation of the power supply voltage input to the input terminal Vdd is suppressed. The effect of connecting the transistor Q22 will be described later with reference to FIGS. 4, 5 and the like.
トランジスタＱ２１は本発明に係る「第１トランジスタ」に相当し、トランジスタＱ２２は本発明に係る「第２トランジスタ」に相当する。 The transistor Q21 corresponds to the "first transistor" according to the present invention, and the transistor Q22 corresponds to the "second transistor" according to the present invention.
図２（Ａ）において、図１に示したバイアス制御信号発生回路２１から出力される制御信号PAenがトランジスタＱ２１のゲートに入力されると、制御信号PAenの電圧によってトランジスタＱ２１は導通し、入力トランジスタＱ１１の電流経路に制御信号PAenの電圧に応じた電流が流れる。そして、出力トランジスタＱ１２に、ミラー出力の電流が流れる。
In FIG. 2A, when the control signal PAen output from the bias control
図２（Ｂ）において、図１に示したバイアス制御信号発生回路２１から出力される制御信号PAenがトランジスタＱ２１のゲートに入力されると、制御信号PAenの電圧によってトランジスタＱ２１，Ｑ２２は導通し、入力トランジスタＱ１１の電流経路に制御信号PAenの電圧に応じた電流が流れる。そして、出力トランジスタＱ１２に、ミラー出力の電流が流れる。
In FIG. 2B, when the control signal PAen output from the bias control
このように、カレントミラー回路によって、安定化されたPAenの電圧がVbiasとして出力される。そのため、電源電圧入力端子Ｖｄｄの電源電圧が変動しても、PAenの電圧に応じた安定化されたバイアス電圧Vbiasが発生される。 In this way, the current mirror circuit outputs the stabilized PAen voltage as Vbias. Therefore, even if the power supply voltage of the power supply voltage input terminal Vdd fluctuates, a stabilized bias voltage Vbias corresponding to the voltage of PAen is generated.
図３は電力増幅器ＰＡ及びそのバイアス回路の回路図である。電力増幅器ＰＡは、１段目の電力増幅器ＰＡ１、２段目の電力増幅器ＰＡ２及び３段目の電力増幅器ＰＡ３で構成されている。図３においては、電力増幅器ＰＡ１，ＰＡ２，ＰＡ３それぞれの内部構成を、それぞれ単一のトランジスタの記号で表している。この電力増幅器ＰＡは送信信号入力端子ＴＸｉｎに入力される送信信号を電力増幅して出力端子ＰＡｏｕｔから出力する。 FIG. 3 is a circuit diagram of the power amplifier PA and its bias circuit. The power amplifier PA is composed of a first-stage power amplifier PA1, a second-stage power amplifier PA2, and a third-stage power amplifier PA3. In FIG. 3, the internal configurations of the power amplifiers PA1, PA2, and PA3 are represented by symbols of a single transistor. This power amplifier PA power-amplifies the transmission signal input to the transmission signal input terminal TXin and outputs it from the output terminal PAout.
１段目の電力増幅器ＰＡ１にはトランジスタＱ３１，Ｑ３２，Ｑ３３を含むバイアス回路が接続されている。トランジスタＱ３１はバイアス用トランジスタである。トランジスタＱ３２，Ｑ３３は、バイアス用トランジスタＱ３１及び電力増幅器ＰＡ１の補償回路である。トランジスタＱ３２，Ｑ３３はバイアス用トランジスタＱ３１のゲート（制御端子）とグランド（基準電位）との間に接続されている。トランジスタＱ３２はドレイン・ゲート間が接続されたダイオード接続回路を構成している。同様に、トランジスタＱ３３はコレクタ・ベース間が接続されたダイオード接続回路を構成している。 A bias circuit including transistors Q31, Q32, and Q33 is connected to the first-stage power amplifier PA1. The transistor Q31 is a bias transistor. The transistors Q32 and Q33 are compensation circuits for the bias transistor Q31 and the power amplifier PA1. The transistors Q32 and Q33 are connected between the gate (control terminal) of the bias transistor Q31 and the ground (reference potential). The transistor Q32 constitutes a diode connection circuit in which the drain gate is connected. Similarly, the transistor Q33 constitutes a diode connection circuit in which the collector base is connected.
同様にして、２段目の電力増幅器ＰＡ２にはトランジスタＱ４１，Ｑ４２，Ｑ４３を含むバイアス回路が接続されていて、３段目の電力増幅器ＰＡ３にはトランジスタＱ５１，Ｑ５２，Ｑ５３を含むバイアス回路が接続されている。 Similarly, a bias circuit including transistors Q41, Q42, and Q43 is connected to the second-stage power amplifier PA2, and a bias circuit including transistors Q51, Q52, and Q53 is connected to the third-stage power amplifier PA3. Has been done.
各段の電力増幅器ＰＡ１，ＰＡ２，ＰＡ３は上記バイアス電圧Vbiasが印加される。正確には、トランジスタＱ３１，Ｑ４１，Ｑ５１のゲート・ソース間電圧をバイアス電圧Vbiasから差し引いた電圧がバイアス電圧として電力増幅器ＰＡ１，ＰＡ２，ＰＡ３に印加される。 The bias voltage Vbias is applied to the power amplifiers PA1, PA2, and PA3 in each stage. To be precise, the voltage obtained by subtracting the gate-source voltage of the transistors Q31, Q41, and Q51 from the bias voltage Vbias is applied to the power amplifiers PA1, PA2, and PA3 as the bias voltage.
以上に示したように、第１集積回路１０と第２集積回路２０とは別のチップであるので、第１集積回路１０と第２集積回路２０との間を接続する、チップ外の信号経路が存在する。そのため、このチップ外の信号経路は外乱の影響を受ける可能性がある。しかし、第１集積回路１０内のレギュレータ回路１２は、上述のとおり、制御信号PAenの電圧変動に対するバイアス電圧Vbias電圧の変動が抑制されるので、制御信号PAenの外乱があっても、その影響が抑制された安定化したバイアス電圧Vbiasが発生される。そのため、上記外乱の影響を受け難い。
As shown above, since the first
図４、図５はいずれも、図２（Ｂ）に示したレギュレータ回路と、図３に示した電力増幅器ＰＡ及びそのバイアス回路の一部とを一つの図として表したものである。ここでは、電力増幅器については、１段目の電力増幅器ＰＡ１内の電力増幅用トランジスタＱ３０とそれに対するバイアス回路について示している。 Both FIGS. 4 and 5 show the regulator circuit shown in FIG. 2B, the power amplifier PA shown in FIG. 3, and a part of the bias circuit thereof as one diagram. Here, as for the power amplifier, the power amplification transistor Q30 in the first-stage power amplifier PA1 and the bias circuit for the transistor Q30 are shown.
図４において、バイアス用トランジスタＱ３１と第１バイアス補償トランジスタＱ３２とは同種のトランジスタである。また、電力増幅用トランジスタＱ３０と第２バイアス補償トランジスタＱ３３とは同種のトランジスタである。ここで、あるトランジスタと他のトランジスタとが「同種のトランジスタである」こととは、例えば、あるトランジスタと他のトランジスタのいずれもが、「バイポーラトランジスタである」こと、「ｎチャネル型のＦＥＴである」こと、「ｐチャネル型のＦＥＴである」こと、「エンハンスメント型のＦＥＴである」こと、「デプレッション型のＦＥＴである」こと、などの意味である。 In FIG. 4, the bias transistor Q31 and the first bias compensation transistor Q32 are the same type of transistors. Further, the power amplification transistor Q30 and the second bias compensation transistor Q33 are the same type of transistors. Here, the fact that a certain transistor and another transistor are "the same type of transistor" means that, for example, both a certain transistor and another transistor are "bipolar transistors", and "an n-channel FET". It means "is", "is a p-channel type FET", "is an enhancement type FET", "is a depletion type FET", and the like.
この例では、バイアス用トランジスタＱ３１及び第１バイアス補償トランジスタＱ３２はいずれもｎチャンネル型のＭＯＳ−ＦＥＴである。また、電力増幅用トランジスタＱ３０と第２バイアス補償トランジスタＱ３３とはいずれもｎｐｎ型のバイポーラトランジスタである。この構成によれば、バイアス用トランジスタＱ３１や電力増幅用トランジスタＱ３０の閾値電圧（Ｖｐ）が製造ばらつきによって変動しても、バイアス用トランジスタＱ３１の特性変動によるバイアス電圧の変動の方向と、第１バイアス補償トランジスタＱ３２の特性変動によるバイアス電圧の変動の方向が、打ち消し方向となるので、バイアス電圧のばらつきは抑制されて、温度上昇に伴うゲインの適正な補償がなされる。同様に、電力増幅用トランジスタＱ３０の特性変動によるバイアス電圧の変動の方向と、第２バイアス補償トランジスタＱ３３の特性変動によるバイアス電圧の変動の方向が、打ち消し方向となるので、バイアス電圧のばらつきは抑制されて、温度上昇に伴うゲインの適正な補償がなされる。 In this example, the bias transistor Q31 and the first bias compensation transistor Q32 are both n-channel type MOS-FETs. Further, the power amplification transistor Q30 and the second bias compensation transistor Q33 are both npn type bipolar transistors. According to this configuration, even if the threshold voltage (Vp) of the bias transistor Q31 and the power amplification transistor Q30 fluctuates due to manufacturing variations, the direction of the bias voltage fluctuation due to the characteristic fluctuations of the bias transistor Q31 and the first bias. Since the direction of the fluctuation of the bias voltage due to the characteristic fluctuation of the compensation transistor Q32 is the canceling direction, the variation of the bias voltage is suppressed, and the gain due to the temperature rise is appropriately compensated. Similarly, the direction of the fluctuation of the bias voltage due to the characteristic fluctuation of the power amplification transistor Q30 and the direction of the fluctuation of the bias voltage due to the characteristic fluctuation of the second bias compensation transistor Q33 are the canceling directions, so that the variation of the bias voltage is suppressed. Therefore, proper compensation for the gain due to the temperature rise is made.
図５において、レギュレータ回路１２内の第２トランジスタＱ２２は、電力増幅用トランジスタＱ３０のベースにバイアス電圧を印加するバイアス用トランジスタＱ３１と同種のトランジスタである。この例では、第２トランジスタＱ２２及びバイアス用トランジスタＱ３１はいずれもｎチャンネル型のＭＯＳ−ＦＥＴである。この構成によれば、製造ばらつきによるトランジスタの特性変動が、第２トランジスタＱ２２とバイアス用トランジスタＱ３１との特性偏位に応じて抑制される。つまり、製造ばらつきによるトランジスタの特性変動があっても、第２トランジスタＱ２２の特性変動による温度上昇に伴うゲインの補償の方向と、バイアス用トランジスタＱ３１の特性変動による温度上昇に伴うゲインの補償の方向が、打ち消し方向となるので、温度上昇に伴うゲインの適正な補償がなされる。
In FIG. 5, the second transistor Q22 in the
また、第２トランジスタＱ２２に印加される電源電圧（電源電圧入力端子Ｖｄｄの電圧）は、バイアス用トランジスタＱ３１に印加される電源電圧と同じである。したがって、第２トランジスタＱ２２の特性変動とバイアス用トランジスタＱ３１の特性変動とがより類似するようになるので、第２トランジスタＱ２２の特性変動により、バイアス用トランジスタＱ３１の特性変動の影響がより正確に打ち消されて、バイアス電圧のバラつきがより抑制される。そのため、製造ばらつきによるトランジスタの特性変動があっても、バイアス電圧のばらつきは抑制されて、温度上昇に伴うゲインの適正な補償が維持される。 The power supply voltage (voltage of the power supply voltage input terminal Vdd) applied to the second transistor Q22 is the same as the power supply voltage applied to the bias transistor Q31. Therefore, since the characteristic fluctuation of the second transistor Q22 and the characteristic fluctuation of the bias transistor Q31 become more similar, the influence of the characteristic fluctuation of the bias transistor Q31 is more accurately canceled by the characteristic fluctuation of the second transistor Q22. Therefore, the variation of the bias voltage is further suppressed. Therefore, even if there is a variation in the transistor characteristics due to manufacturing variation, the variation in the bias voltage is suppressed, and appropriate compensation for the gain due to the temperature rise is maintained.
図４、図５では、１段目の電力増幅器ＰＡ１内の電力増幅用トランジスタＱ３０とそれに対するバイアス回路について示したが、２段目以降の電力増幅器内の電力増幅用トランジスタとそれに対するバイアス回路についても同様に、上述の同種関係であることが好ましい。 In FIGS. 4 and 5, the power amplification transistor Q30 in the first-stage power amplifier PA1 and the bias circuit for the power amplification transistor Q30 are shown, but the power amplification transistor in the second-stage and subsequent power amplifiers and the bias circuit for the power amplification transistor are shown. Similarly, it is preferable to have the same kind of relationship as described above.
次に、上記電力増幅器用温度検出回路１０１の具体的な構成例を示す。図６は電力増幅器用温度検出回路１０１の回路図である。
Next, a specific configuration example of the
図６に示す電力増幅器用温度検出回路１０１は、直列接続回路ＳＣ、トランジスタＱ２及び電流バイパス回路１１を備える。直列接続回路ＳＣは温度検出用トランジスタＱ０と第１抵抗素子Ｒ１との直列接続回路であり、電源電圧入力端子Ｖｄｄとグランドとの間に接続されている。トランジスタＱ２は、そのソースＳとゲートＧとが、電源電圧入力端子Ｖｄｄと直列接続回路ＳＣとの間に直列に接続され、ソースＳとドレインＤとが、直列接続回路ＳＣと電源電圧入力端子Ｖｄｄとの間に直列接続されている。温度検出用トランジスタＱ０と第１抵抗素子Ｒ１との接続部から温度検出信号Vdiが出力される。この温度検出用トランジスタＱ０は、バイポーラ型トランジスタのコレクタとベースが直接接続されたもの、つまりダイオード接続されたトランジスタである。温度検出用トランジスタＱ０は本発明に係る「温度検出素子」に相当する。
The
電流バイパス回路１１は、電力増幅器に熱的に結合し、温度検出用トランジスタＱ０に対して並列に接続されてバイパス電流を流す、バイポーラ型のトランジスタＱ１を含む。トランジスタＱ１のエミッタとグランドとの間には第２抵抗素子が接続されている。また、電流バイパス回路１１は、トランジスタＱ１に対するバイアス電圧を発生する抵抗分圧回路ＶＤを備える。この抵抗分圧回路ＶＤは抵抗素子Ｒ１１と抵抗素子Ｒ１２との直列回路で構成され、電源電圧入力端子Ｖｄｄとグランドとの間に接続されている。
The
図６に示した電力増幅器用温度検出回路１０１の作用は次のとおりである。
The operation of the
図６において、温度検出用トランジスタＱ０の両端電圧に対する第１抵抗素子Ｒ１の抵抗値での降下電圧の比率が充分に大きいと（大きいほど）、直列接続回路ＳＣは実質的に定電流回路として作用する。つまり、この温度検出用トランジスタＱ０と第１抵抗素子Ｒ１との接続部から出力される電圧（温度検出信号Vdi）は、温度検出用トランジスタＱ０の温度依存性に応じて変化する。具体的には、温度検出用トランジスタＱ０の両端電圧Ｖ（つまり温度検出信号Vdiの電圧）は、 Ｖ＝Ｖｇ−ＢＴで表すことができる。ここで、Ｖｇはバンドギャップ電圧、Ｔは絶対温度、Ｂは絶対温度に係る係数であるが、温度検出用トランジスタＱ０に流れる電流が一定であると、Ｂは定数である。 In FIG. 6, when the ratio of the voltage drop at the resistance value of the first resistance element R1 to the voltage across the temperature detection transistor Q0 is sufficiently large (the larger the value), the series connection circuit SC substantially acts as a constant current circuit. do. That is, the voltage (temperature detection signal Vdi) output from the connection portion between the temperature detection transistor Q0 and the first resistance element R1 changes according to the temperature dependence of the temperature detection transistor Q0. Specifically, the voltage V across the temperature detection transistor Q0 (that is, the voltage of the temperature detection signal Vdi) can be expressed by V = Vg-BT. Here, Vg is a band gap voltage, T is an absolute temperature, and B is a coefficient related to the absolute temperature, but when the current flowing through the temperature detection transistor Q0 is constant, B is a constant.
つまり、電流バイパス回路１１が無い（接続されていない）状態では、温度上昇に伴って、温度検出信号Vdiの電圧ＶからＶｇを減じた値は、温度検出用トランジスタＱ０の温度に比例する。
That is, in the state where the
一方、本実施形態のように、電流バイパス回路１１が存在すると、温度に対する温度検出信号Vdiの関係は次のように変化する。
On the other hand, when the
トランジスタＱ１のベースバイアス電圧は一定であるので、トランジスタＱ１のコレクタ電流と温度との関係は、簡易的に次の関係式で表すことができる。 Since the base bias voltage of the transistor Q1 is constant, the relationship between the collector current and the temperature of the transistor Q1 can be simply expressed by the following relational expression.
ここで、VGOはバンドギャップ電圧を直線近似した絶対零度電圧、VTは熱電圧、Vbeは第１トランジスタＱ１のベース・エミッタ電圧である。また、Cは定数であり、nは第１トランジスタＱ１の製造プロセスによって変わる定数である。 Here, V GO is an absolute zero voltage that linearly approximates the bandgap voltage, V T is a thermal voltage, and V be is the base-emitter voltage of the first transistor Q1. Further, C is a constant, and n is a constant that changes depending on the manufacturing process of the first transistor Q1.
したがって、温度が上昇する程、トランジスタＱ１に流れる電流バイパス電流が増大し、その分、温度検出用トランジスタＱ０に流れる電流は減少する。つまり、現実の温度上昇に対する温度検出信号Vdiの電圧の上昇率が大きくなる。 Therefore, as the temperature rises, the current bypass current flowing through the transistor Q1 increases, and the current flowing through the temperature detection transistor Q0 decreases accordingly. That is, the rate of increase in the voltage of the temperature detection signal Vdi with respect to the actual temperature increase increases.
上記作用によって、温度検出用トランジスタＱ０に流れる電流は、温度上昇に伴うほどには上昇しない。したがって、周囲温度が上昇する程、温度上昇に伴う増幅率の増大率が高まる。このことにより、上記電流バイパス回路が無い構成に比べて、広範囲にわたる周囲温度で、増幅率の適正な補償がなされる。 Due to the above action, the current flowing through the temperature detection transistor Q0 does not increase as much as the temperature rises. Therefore, as the ambient temperature rises, the rate of increase in the amplification factor with the temperature rise increases. As a result, the amplification factor can be appropriately compensated in a wide range of ambient temperatures as compared with the configuration without the current bypass circuit.
なお、電力増幅器用温度検出回路１０１の構成によれば、直列接続回路ＳＣに印加される電圧は、バイアス電圧VbiasからトランジスタＱ２のゲート・ソース間電圧を差し引いた電圧である。そのため、電源電圧入力端子Ｖｄｄの電圧が一定でない場合でも、トランジスタＱ２のゲートに印加される電圧Vbiasが一定であれば、適正な温度検出信号Vdiが出力される。したがって、電源電圧が変動する場合でも、精度の高い温度検出信号が得られる。
According to the configuration of the
また、電力増幅器用温度検出回路１０１の電流バイパス回路１１には、トランジスタＱ１のエミッタとグランドとの間に抵抗素子Ｒ２が接続されているので、トランジスタＱ１を経由して流れるバイパス電流の、温度変化に対する傾きを設定できる。また、高温状態でのトランジスタＱ１に流れる過電流を制限できる。
Further, since the resistance element R2 is connected between the emitter of the transistor Q1 and the ground in the
図７は温度検出用トランジスタＱ０の温度と温度検出信号Vdiとの関係を示す図である。図７において、横軸は電力増幅器ＰＡの温度（電力増幅器用温度検出回路１０１の検出温度）であり、縦軸左辺の目盛りは温度検出信号Vdiの電圧値、縦軸右辺の目盛りは温度検出信号Vdiの、温度（℃）の変化に対するVdiの変化値である。図７中の特性ラインＡ１〜Ａ４は温度と温度検出信号Vdiとの関係を示す。また、特性ラインＢ１〜Ｂ４は、温度と温度変化に対する温度検出信号Vdiの電圧値変化との関係を示す。ここで、各特性ラインを得たときの、トランジスタＱ１のベースバイアス電圧は次のとおりである。
FIG. 7 is a diagram showing the relationship between the temperature of the temperature detection transistor Q0 and the temperature detection signal Vdi. In FIG. 7, the horizontal axis is the temperature of the power amplifier PA (the temperature detected by the
Ａ１，Ｂ１ １．８４Ｖ
Ａ２，Ｂ２ １．８６Ｖ
Ａ３，Ｂ３ １．８８Ｖ
Ａ４，Ｂ４ １．９Ｖ
本実施形態では、以上に示したとおり、電流バイパス回路１１を備え、電力増幅器の温度に応じてバイパス電流の量が変化することにより、電力増幅器が高温になる程、温度検出信号Vdiの温度変化に対する電圧変化（傾き）が大きくなる。このことによって、周囲温度が上昇する程、温度上昇に伴う増幅率の増大率が高まり、上記電流バイパス回路が無い構成に比べて、広範囲にわたる周囲温度で、増幅率の適正な補償がなされる。
A1, B1 1.84V
A2, B2 1.86V
A3, B3 1.88V
A4, B4 1.9V
In the present embodiment, as shown above, the
本実施形態によれば、電力増幅器の温度が周囲温度の影響で変動しても、電力増幅器の温度上昇による増幅率の変動（ゲインドリフト）が抑制される。したがって、広範囲にわたる周囲温度の下でもゲインドリフトが抑制される。 According to this embodiment, even if the temperature of the power amplifier fluctuates due to the influence of the ambient temperature, the fluctuation of the amplification factor (gain drift) due to the temperature rise of the power amplifier is suppressed. Therefore, gain drift is suppressed even under a wide range of ambient temperatures.
図８は電力増幅回路２０１の出力電力に対するエラー・ベクトル振幅（ＥＶＭ）の関係を示す図である。図８の横軸は電力増幅回路２０１の出力電力、縦軸はＥＶＭである。図７中の特性ラインＥ１〜Ｅ４はバイアス制御信号発生回路２１を備える電力増幅回路の特性であり、特性ラインＰ１〜Ｐ４はバイアス制御信号発生回路２１を備えない電力増幅回路の特性である。ここで、各特性ラインと、電力増幅器の駆動時間との関係は次のとおりである。
FIG. 8 is a diagram showing the relationship of the error vector amplitude (EVM) with respect to the output power of the
Ｅ１，Ｐ１ 80μs
Ｅ２，Ｐ２ 1ms
Ｅ３，Ｐ３ 2ms
Ｅ４，Ｐ４ 4ms
一般に、ベクトル変調においては、個々のデータ・クロックにおいてＩ対Ｑ面（コンスタレーション・ダイヤグラム）内の決まった位置のいずれかを占めるようにＲＦキャリアの振幅と位相を変化させることで、ディジタル・ビットがキャリア上に移される。各位置によりデータ・シンボルが符号化され、１つのデータ・シンボルは１つ以上のデータ・ビットで構成される。つまり、１つのシンボルあたりｎ個のデータ・ビットを転送される場合、2n個の位置が必要になる。したがって、１シンボルあたりのデータ・ビット数が増える程、所定の通信エラーレートを確保する上で、送信信号のエラー・ベクトル振幅（ＥＶＭ）を低く維持することは重要である。
E1, P1 80μs
E2, P2 1ms
E3, P3 2ms
E4, P4 4ms
Generally, in vector modulation, a digital bit is created by changing the amplitude and phase of the RF carrier so that it occupies one of the fixed positions in the I-to-Q plane (construction diagram) in each data clock. Is transferred to the carrier. A data symbol is encoded by each position, and one data symbol is composed of one or more data bits. That is, if n data bits are transferred per symbol, 2 n positions are required. Therefore, as the number of data bits per symbol increases, it is important to keep the error vector amplitude (EVM) of the transmitted signal low in order to secure a predetermined communication error rate.
ここで、図８に表れているように、バイアス制御信号発生回路２１を備えない電力増幅回路では、電力増幅器の駆動開始からの時間経過に伴ってＥＶＭが劣化する。これに対し、バイアス制御信号発生回路２１を備える電力増幅回路によれば、温度上昇に伴うゲインの適正な補償がなされて、電力増幅器の駆動開始からの経過時間に関わらずＥＶＭは低く抑えられる。
Here, as shown in FIG. 8, in the power amplifier circuit not provided with the bias control
しかしながら、電力増幅器の周囲温度が高温になると、電力増幅器の温度上昇に応じた電圧信号の電圧の変化と電力増幅器自体の温度変化とが線形ではなくなり、バイアス制御信号発生回路２１において電力増幅器の増幅率が適正に補償されなくなる。その結果、特に周囲温度が高温となる環境においては、ＥＶＭが増大するおそれがあった。
However, when the ambient temperature of the power amplifier becomes high, the change in the voltage of the voltage signal according to the temperature rise of the power amplifier and the temperature change of the power amplifier itself become non-linear, and the bias control
これに対して、本実施形態に係る電力増幅器用温度検出回路を用いれば、電力増幅器の温度が上昇する程、温度上昇に伴う増幅率の増大率が高まるため、広範囲にわたる温度で、バイアス制御信号発生回路２１による増幅率の適正な補償がなされる。したがって、周囲温度が高温となる環境においてもＥＶＭが低く抑えられる。
On the other hand, if the temperature detection circuit for the power amplifier according to the present embodiment is used, as the temperature of the power amplifier rises, the rate of increase in the amplification factor due to the temperature rise increases, so that the bias control signal can be used over a wide range of temperatures. The amplification factor is properly compensated by the
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形及び変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。 Finally, the description of the embodiments described above is exemplary in all respects and is not restrictive. Modifications and changes can be made as appropriate for those skilled in the art. The scope of the present invention is shown not by the above-described embodiment but by the scope of claims. Further, the scope of the present invention includes modifications from the embodiment within the scope of the claims and within the scope of the claims.
Ｃ…キャパシタ
Ｄ…ドレイン
Ｇ…ゲート
ＯＰ…オペアンプ
ＰＡ…電力増幅器
ＰＡ１，ＰＡ２，ＰＡ３…電力増幅器
ＰＡｏｕｔ…出力端子
Ｑ０…温度検出用トランジスタ
Ｑ１，Ｑ２…トランジスタ
Ｑ１１…入力トランジスタ
Ｑ１２…出力トランジスタ
Ｑ２１…第１トランジスタ
Ｑ２２…第２トランジスタ
Ｑ３０…電力増幅用トランジスタ
Ｑ３１，Ｑ４１，Ｑ５１…バイアス用トランジスタ
Ｑ３２，Ｑ４２，Ｑ５２…第１バイアス補償トランジスタ
Ｑ３３，Ｑ４３，Ｑ５３…第２バイアス補償トランジスタ
Ｒ１…第１抵抗素子
Ｒ１１…抵抗素子
Ｒ１２…抵抗素子
Ｒ２…第２抵抗素子
Ｓ…ソース
ＳＣ…直列接続回路
ＳＷ…スイッチ
Ｔ１…第１入力端子
Ｔ２…第２入力端子
ＴＸｉｎ…送信信号入力端子
Vbias…バイアス電圧
ＶＤ…抵抗分圧回路
Ｖｄｄ…電源電圧入力端子
Vdi…温度検出信号
１０…第１集積回路
１１…電流バイパス回路
１２…レギュレータ回路
２０…第２集積回路
２１…バイアス制御信号発生回路
１０１…電力増幅器用温度検出回路
２０１…電力増幅回路
C ... Capsule D ... Drain G ... Gate OP ... Operate PA ... Power amplifier PA1, PA2, PA3 ... Power amplifier PAout ... Output terminal Q0 ... Temperature detection transistor Q1, Q2 ... Transistor Q11 ... Input transistor Q12 ... Output transistor Q21 ... 1 transistor Q22 ... second transistor Q30 ... power amplification transistor Q31, Q41, Q51 ... bias transistor Q32, Q42, Q52 ... first bias compensation transistor Q33, Q43, Q53 ... second bias compensation transistor R1 ... first resistance element R11 ... Resistance element R12 ... Resistance element R2 ... Second resistance element S ... Source SC ... Series connection circuit SW ... Switch T1 ... First input terminal T2 ... Second input terminal TXin ... Transmission signal input terminal
Vbias ... Bias voltage VD ... Resistor voltage divider circuit Vdd ... Power supply voltage input terminal
Vdi ...
Claims (9)
前記電力増幅器、前記温度検出素子及び前記レギュレータ回路は第１集積回路に形成され、
前記バイアス制御信号発生回路は第２集積回路に形成され、
前記第１集積回路の基板材料は前記第２集積回路の基板材料より遮断周波数の高い材料である、
電力増幅回路。 A power amplifier that power-amplifies a high-frequency signal, a temperature detection circuit that includes a temperature detection element that detects the temperature of the power amplifier, and a bias control signal for the power amplifier based on the temperature detection signal output from the temperature detection circuit. It includes a bias control signal generation circuit that generates a current, and a regulator circuit having a current mirror circuit and a current control transistor circuit.
The power amplifier, the temperature detection element, and the regulator circuit are formed in the first integrated circuit.
The bias control signal generation circuit is formed in the second integrated circuit.
The substrate material of the first integrated circuit is a material having a higher cutoff frequency than the substrate material of the second integrated circuit.
Power amplifier circuit.
前記電流制御トランジスタ回路は、前記入力トランジスタの電流経路に第１端子及び第２端子の少なくとも一方が接続され、前記出力トランジスタの電流経路に制御端子が接続される第１トランジスタを備える、
請求項１に記載の電力増幅回路。 In the current mirror circuit, the control terminals of the input transistor and the output transistor are connected to each other.
The current control transistor circuit, at least one of the first terminal and second terminal connected to the current path of said input transistors comprises a first transistor motor control terminal is connected to the current path of said output transistor,
The power amplifier circuit according to claim 1.
前記入力トランジスタの電流経路に前記第２トランジスタの第１端子及び第２端子が挿入され、
前記第２トランジスタの第１端子と制御端子との間に、前記第１トランジスタの第１端子及び第２端子が接続され、
前記電力増幅器は、電力増幅用トランジスタと、前記電力増幅用トランジスタの制御端子にバイアス電圧を印加するバイアス用トランジスタと、を備え、
前記第２トランジスタは、前記バイアス用トランジスタと同種のトランジスタである、
請求項２に記載の電力増幅回路。 The regulator circuit further includes a second transistor having a first terminal, a second terminal and a control terminal.
The first terminal and the second terminal of the second transistor are inserted into the current path of the input transistor, and the second terminal is inserted.
The first terminal and the second terminal of the first transistor are connected between the first terminal and the control terminal of the second transistor.
The power amplifier includes a power amplification transistor and a bias transistor that applies a bias voltage to a control terminal of the power amplification transistor.
The second transistor is a transistor of the same type as the bias transistor.
The power amplifier circuit according to claim 2.
請求項３に記載の電力増幅回路。 The power supply voltage applied to the second transistor is the same voltage as the power supply voltage applied to the bias transistor.
The power amplifier circuit according to claim 3.
電力増幅用トランジスタと、
前記電力増幅用トランジスタの制御端子にバイアス電圧を印加するバイアス用トランジスタと、
前記バイアス用トランジスタの制御端子と基準電位との間に接続された、第１バイアス補償トランジスタによるダイオード接続回路及び第２バイアス補償トランジスタによるダイオード接続回路の直列回路と、を備え、
前記第１バイアス補償トランジスタは前記バイアス用トランジスタと同種のトランジスタであり、前記第２バイアス補償トランジスタは前記電力増幅用トランジスタと同種のトランジスタである、
請求項１又は２に記載の電力増幅回路。 The power amplifier
Power amplification transistor and
A bias transistor that applies a bias voltage to the control terminal of the power amplification transistor,
A series circuit of a diode connection circuit by the first bias compensation transistor and a diode connection circuit by the second bias compensation transistor connected between the control terminal of the bias transistor and the reference potential is provided.
The first bias compensation transistor is a transistor of the same type as the bias transistor, and the second bias compensation transistor is a transistor of the same type as the power amplification transistor.
The power amplifier circuit according to claim 1 or 2.
請求項１から５のいずれかに記載の電力増幅回路。 The substrate of the first integrated circuit is a SiGe substrate or a GaAs substrate, and the substrate of the second integrated circuit is an SOI substrate or a Si substrate.
The power amplifier circuit according to any one of claims 1 to 5.
第１入力端子に前記温度検出回路が接続された差動増幅回路と、
前記差動増幅回路の第２入力端子に接続されたキャパシタと、
前記差動増幅回路の出力に接続され、前記差動増幅回路の出力電圧を、前記キャパシタへチャージする状態と、前記レギュレータ回路へ前記バイアス制御信号として出力する状態とを切り替えるスイッチと、
を備える、
請求項１から６のいずれかに記載の電力増幅回路。 The bias control signal generation circuit is
A differential amplifier circuit in which the temperature detection circuit is connected to the first input terminal,
A capacitor connected to the second input terminal of the differential amplifier circuit and
A switch that is connected to the output of the differential amplifier circuit and switches between a state in which the output voltage of the differential amplifier circuit is charged to the capacitor and a state in which the output voltage of the differential amplifier circuit is output to the regulator circuit as the bias control signal.
To prepare
The power amplifier circuit according to any one of claims 1 to 6.
前記温度検出素子と第１抵抗素子との直列接続回路と、
前記電力増幅器に熱的に結合し、前記温度検出素子に対して並列に接続されてバイパス電流を流す、バイポーラ型の電流バイパストランジスタを含む電流バイパス回路と、
前記電流バイパストランジスタに対するバイアス電圧を発生する抵抗分圧回路と、
を備え、
前記温度検出素子と前記第１抵抗素子との接続部から前記温度検出信号を出力する、
請求項１から７のいずれかに記載の電力増幅回路。 The temperature detection circuit
A series connection circuit between the temperature detection element and the first resistance element,
A current bypass circuit including a bipolar type current bypass transistor that is thermally coupled to the power amplifier and connected in parallel to the temperature detection element to allow a bypass current to flow.
A resistor divider circuit that generates a bias voltage for the current bypass transistor,
With
The temperature detection signal is output from the connection portion between the temperature detection element and the first resistance element.
The power amplifier circuit according to any one of claims 1 to 7.
前記電力増幅器、前記温度検出素子及び前記レギュレータ回路は第１集積回路に形成され、 The power amplifier, the temperature detection element, and the regulator circuit are formed in the first integrated circuit.
前記バイアス制御信号発生回路は第２集積回路に形成され、 The bias control signal generation circuit is formed in the second integrated circuit.
前記第１集積回路の基板はSiGe基板又はGaAs基板であり、前記第２集積回路の基板はSOI基板又はSi基板である、 The substrate of the first integrated circuit is a SiGe substrate or a GaAs substrate, and the substrate of the second integrated circuit is an SOI substrate or a Si substrate.
電力増幅回路。 Power amplifier circuit.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018246803A JP6922883B2 (en) | 2018-12-28 | 2018-12-28 | Power amplifier circuit |
| US16/724,894 US11456707B2 (en) | 2018-12-28 | 2019-12-23 | Power amplifier circuit |
| CN201911362814.9A CN111384906B (en) | 2018-12-28 | 2019-12-25 | Power amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018246803A JP6922883B2 (en) | 2018-12-28 | 2018-12-28 | Power amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020108051A JP2020108051A (en) | 2020-07-09 |
| JP6922883B2 true JP6922883B2 (en) | 2021-08-18 |
Family
ID=71122081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018246803A Active JP6922883B2 (en) | 2018-12-28 | 2018-12-28 | Power amplifier circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11456707B2 (en) |
| JP (1) | JP6922883B2 (en) |
| CN (1) | CN111384906B (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11316550B2 (en) | 2020-01-15 | 2022-04-26 | Skyworks Solutions, Inc. | Biasing of cascode power amplifiers for multiple power supply domains |
| JP2022093961A (en) * | 2020-12-14 | 2022-06-24 | 株式会社村田製作所 | Power amplifier circuit, power amplifier, and rf circuit module |
| TWI802858B (en) * | 2021-03-26 | 2023-05-21 | 立積電子股份有限公司 | Temperature detector |
| US12334885B2 (en) | 2021-07-09 | 2025-06-17 | Skyworks Solutions, Inc. | Biasing of cascode power amplifiers for multiple operating modes |
| CN114089803B (en) * | 2022-01-19 | 2022-05-03 | 唯捷创芯(天津)电子技术股份有限公司 | Power detection circuit with temperature compensation function and radio frequency front end module thereof |
| US12549143B2 (en) * | 2022-09-20 | 2026-02-10 | Apple Inc. | Power amplifier with current reuse |
| CN119561500A (en) * | 2025-01-24 | 2025-03-04 | 上海凡麒微电子有限公司 | A radio frequency amplification device based on bias voltage |
| CN119561501A (en) * | 2025-01-24 | 2025-03-04 | 上海凡麒微电子有限公司 | A radio frequency amplification device based on bias current |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3851073B2 (en) | 1999-10-29 | 2006-11-29 | 株式会社ルネサステクノロジ | Wireless communication device and semiconductor device |
| US6775525B1 (en) | 1999-10-29 | 2004-08-10 | Renesas Technology Corporation | Radio communication apparatus and semiconductor device |
| JP2007221490A (en) | 2006-02-17 | 2007-08-30 | Renesas Technology Corp | Rf power module using heterojunction bipolar transistor |
| JP2009118111A (en) | 2007-11-06 | 2009-05-28 | Sharp Corp | Power amplifier |
| US9806674B2 (en) | 2015-12-14 | 2017-10-31 | Murata Manufacturing Co., Ltd. | Power amplifier circuit |
| JP2017112588A (en) | 2015-12-14 | 2017-06-22 | 株式会社村田製作所 | Power amplifier circuit |
| US10014886B2 (en) | 2015-12-30 | 2018-07-03 | Skyworks Solutions, Inc. | Reducing power amplifier gain drift during a data burst |
| US10230335B2 (en) * | 2016-09-30 | 2019-03-12 | Skyworks Solutions, Inc. | Temperature compensated power amplifier gain |
| JP2018142833A (en) * | 2017-02-27 | 2018-09-13 | 株式会社村田製作所 | Power amplifier circuit |
| US10056874B1 (en) | 2017-02-28 | 2018-08-21 | Psemi Corporation | Power amplifier self-heating compensation circuit |
-
2018
- 2018-12-28 JP JP2018246803A patent/JP6922883B2/en active Active
-
2019
- 2019-12-23 US US16/724,894 patent/US11456707B2/en active Active
- 2019-12-25 CN CN201911362814.9A patent/CN111384906B/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020108051A (en) | 2020-07-09 |
| US20200212849A1 (en) | 2020-07-02 |
| CN111384906B (en) | 2023-10-13 |
| US11456707B2 (en) | 2022-09-27 |
| CN111384906A (en) | 2020-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6922883B2 (en) | Power amplifier circuit | |
| CN111384904B (en) | Power amplifying circuit and electronic device | |
| US8222955B2 (en) | Compensated bandgap | |
| US9104217B2 (en) | Electronic device and method for generating a curvature compensated bandgap reference voltage | |
| JPH02108311A (en) | Operational amplifier circuit | |
| JP2010074407A (en) | Bias controlling apparatus | |
| JP2015061294A (en) | Cascode amplifier | |
| US11251752B2 (en) | Temperature correction circuit and method of operating a power amplifier | |
| US6486724B2 (en) | FET bias circuit | |
| US7750721B2 (en) | Reference current circuit and low power bias circuit using the same | |
| US8552802B2 (en) | Amplifying circuit and current-voltage conversion circuit | |
| US7948319B2 (en) | Current-mirroring systems and methods | |
| US20230353096A1 (en) | Methods and apparatus to improve performance specifications of amplifiers | |
| KR100937039B1 (en) | Bias Circuit Compensating for Temperature and Threshold Voltage Changes and Amplifier Using the Same | |
| JP2008547265A (en) | Temperature compensated voltage regulator built into MMIC | |
| US6806776B2 (en) | Transconductor tuning circuit | |
| CN115698895B (en) | Reference voltage generation circuit and method | |
| CN114690842B (en) | Current source circuit for biasing bipolar transistor | |
| KR100809716B1 (en) | Bandgap Reference Circuit Performs Trimming by Adding Resistor | |
| JP4842213B2 (en) | Semiconductor temperature sensor | |
| CN117897909A (en) | Power Amplifier | |
| JP2024131165A (en) | Amplification circuit and system | |
| CN115443609A (en) | Amplifying device | |
| JPH10335942A (en) | Frequency conversion circuit | |
| KR101983141B1 (en) | Bias circuit and amplifier using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6922883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |