Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6923568B2 - Voltage controller, power supply, power supply and voltage control method - Google Patents
[go: Go Back, main page]

JP6923568B2 - Voltage controller, power supply, power supply and voltage control method - Google Patents

Voltage controller, power supply, power supply and voltage control method Download PDF

Info

Publication number
JP6923568B2
JP6923568B2 JP2019001357A JP2019001357A JP6923568B2 JP 6923568 B2 JP6923568 B2 JP 6923568B2 JP 2019001357 A JP2019001357 A JP 2019001357A JP 2019001357 A JP2019001357 A JP 2019001357A JP 6923568 B2 JP6923568 B2 JP 6923568B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
effect transistor
output
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019001357A
Other languages
Japanese (ja)
Other versions
JP2020113822A (en
Inventor
吉範 相沢
吉範 相沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2019001357A priority Critical patent/JP6923568B2/en
Publication of JP2020113822A publication Critical patent/JP2020113822A/en
Application granted granted Critical
Publication of JP6923568B2 publication Critical patent/JP6923568B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Electronic Switches (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

本発明は、電源からの出力低下を抑える方法に関する。 The present invention relates to a method of suppressing a decrease in output from a power source.

複数の電源モジュールを並列接続することにより冗長性を持たせた電源の場合、電流の逆流防止の観点から、一般的に、各電源モジュールからの出力部にオアリング素子が挿入される(特許文献1参照)。 In the case of a power supply having redundancy by connecting a plurality of power supply modules in parallel, an orling element is generally inserted into an output unit from each power supply module from the viewpoint of preventing backflow of current (Patent Document 1). reference).

図1は、冗長構成を有する電源の一般的な例である電源100の構成を表す概念図である。 FIG. 1 is a conceptual diagram showing a configuration of a power supply 100, which is a general example of a power supply having a redundant configuration.

図1に表す電源100は、並列接続された二台の電源モジュールにより冗長構成を持たせたものである。電源100は、例えば、サーバ用の電源である。 The power supply 100 shown in FIG. 1 has a redundant configuration by two power supply modules connected in parallel. The power supply 100 is, for example, a power supply for a server.

図1に表すように、電源100は、電源モジュール101a及び101bを備える。 As shown in FIG. 1, the power supply 100 includes power supply modules 101a and 101b.

電源モジュール101a及び101bの各々(各電源モジュール)には共通の入力電圧である電圧Vinが入力される。各電源モジュールは、等しい出力電圧である電圧Voutを負荷201へ出力することが想定されている。電源100において、電源モジュール101a及び101bのうちの一方からの出力が停止されても、他方からの出力が維持される場合には、負荷201への電圧Voutの供給は継続される。 To each of the power modules 101a and 101b (each power module) voltage V in a common input voltage is input. Each power supply module is expected to output a voltage V out , which is the same output voltage, to the load 201. In the power supply 100, even if the output from one of the power supply modules 101a and 101b is stopped, if the output from the other is maintained, the supply of the voltage V out to the load 201 is continued.

なお、電源100が備える、互いに並列接続された電流モジュールの数は三台以上であっても構わない。 The number of current modules included in the power supply 100 and connected in parallel to each other may be three or more.

図2は、図1に表す各電源モジュールの例である電源モジュール101の構成を表す概念図である。 FIG. 2 is a conceptual diagram showing the configuration of the power supply module 101, which is an example of each power supply module shown in FIG.

電源モジュール101は、電圧制御部103と、電圧調整部106と、電圧検出部111と、オアリング素子120と、FET制御部131と、電流検出部146とを備える。ここで、FETは、Field Effect Transistorの略である。 The power supply module 101 includes a voltage control unit 103, a voltage adjustment unit 106, a voltage detection unit 111, an oring element 120, an FET control unit 131, and a current detection unit 146. Here, FET is an abbreviation for Field Effect Transistor.

オアリング素子120は、ダイオード121と、FET116とを備える。 The oring element 120 includes a diode 121 and an FET 116.

電圧検出部111は、電圧調整部106からの出力電圧である電圧Vを表す信号S2を電圧制御部103へ送付する。なお、電圧検出部111は、電圧Vそのものを信号S2の内容としても良い。その場合、電圧検出部111は、電圧Vを伝える配線等の導体であり電圧を検出するための構成を有しない。 Voltage detecting unit 111 sends a signal S2 representative of the voltage V m is the output voltage from the voltage regulator 106 to the voltage control unit 103. The voltage detecting unit 111 may be a voltage V m itself as the contents of the signal S2. In that case, the voltage detection unit 111 is a conductor such as a wiring that transmits the voltage V m and does not have a configuration for detecting the voltage.

電圧制御部103は、信号S2が表す電圧Vを、電圧Vについての設定値である電圧Vs1に近づける制御信号である信号S1を電圧調整部106へ逐次送付する。当該信号S1としては、出力電圧を設定値に近づけるために一般的に用いられる周知の制御信号を用いることができる。 The voltage control unit 103 sequentially sends the signal S1 which is a control signal for bringing the voltage V m represented by the signal S2 closer to the voltage Vs1 which is a set value for the voltage V m to the voltage adjusting unit 106. As the signal S1, a well-known control signal generally used to bring the output voltage close to the set value can be used.

電圧調整部106は、例えば、DC−DCコンバータ又はAC−DCコンバータである。ここで、DCは、Direct Currentの略である。また、ACは、Alternating Currentの略である。 The voltage adjusting unit 106 is, for example, a DC-DC converter or an AC-DC converter. Here, DC is an abbreviation for Direct Current. AC is an abbreviation for Alternating Current.

電圧調整部106がDC−DCコンバータである場合には、入力電圧である電圧Vinは直流電圧である。電圧調整部106がAC−DCコンバータである場合には、電圧Vinは交流電圧である。電圧調整部106からの出力電圧である電圧Vは直流電圧である。 If the voltage adjustment unit 106 is a DC-DC converter, the voltage V in is the input voltage is a DC voltage. If the voltage adjustment unit 106 is a AC-DC converter, the voltage V in is an AC voltage. The voltage V m, which is the output voltage from the voltage adjusting unit 106, is a DC voltage.

電圧調整部106は、例えば、その出力電圧である電圧Vを変更するための可変抵抗を備えている。その場合、電圧調整部106は、信号S1に従い、前記可変抵抗の抵抗値を変えることにより、電圧Vの値を調整する。 Voltage adjustment unit 106 includes, for example, a variable resistor for changing the voltage V m which is the output voltage. In that case, the voltage adjusting unit 106 adjusts the value of the voltage V m by changing the resistance value of the variable resistor according to the signal S1.

電流検出部146は、オアリング素子120からの出力電流の電流値Ioutを検出する。電流検出部146は、電流値Ioutを表す信号である信号S7をFET制御部131へ送付する。 The current detection unit 146 detects the current value I out of the output current from the oring element 120. The current detection unit 146 sends a signal S7, which is a signal representing the current value I out, to the FET control unit 131.

FET制御部131は、電流検出部146から送付された信号S7が表す電流値Ioutが閾値Ithを超えているかについての判定を行う。FET制御部131は、電流値Ioutが閾値Ithを超えていることを判定した場合は、FET116のゲートに送付する信号S4を、ソース−ドレイン間を導通させるレベル(以下、「オンレベル」という。)にする。FET制御部131は、電流値Ioutが閾値Ith以下であることを判定した場合は、FET116のゲートに送付する信号S4を、ソース−ドレイン間を絶縁させるレベル(以下、「オフレベル」という。)にする。当該動作は、電源モジュールにおいてFETを備えるオアリング素子に対して行う一般的な制御である。 FET controller 131, it is determined whether the current value I out expressed by the signal S7 is sent from the current detection unit 146 exceeds the threshold value I th. FET controller 131, when it is determined that the current value I out exceeds the threshold I th, the signal S4 to be sent to the gate of the FET 116, the source - level which conduction between the drain (hereinafter, "on-level" ). FET controller 131, when it is determined that the current value I out is below the threshold value I th, the signal S4 to be sent to the gate of the FET 116, the source - level to insulate the drain (hereinafter, referred to as "off level" .). This operation is a general control performed on the oring element including the FET in the power supply module.

FET116は、FET制御部131から送付される信号S4がオンレベルの間は、ソース−ドレイン間を導通させる。FET116は、信号S4がオフレベルの間は、ソース−ドレイン間を絶縁させる。 The FET 116 conducts the source and the drain while the signal S4 sent from the FET control unit 131 is on-level. The FET 116 insulates the source and drain while the signal S4 is off-level.

ダイオード121は、FET116に付随してオアリング素子120に含まれるボディダイオードであっても構わない。 The diode 121 may be a body diode included in the oring element 120 attached to the FET 116.

特開2015−192301号公報JP-A-2015-192301

図3は、図2に表す電源モジュール101において、FET116がオン状態からオフ状態に移行した場合の、図2に表す電源モジュール101の出力電圧である電圧Voutの時間変化を表す図である。ここで、オン状態は、FET116がソース−ドレイン間を導通させている状態である。また、オフ状態は、FET116がソース−ドレイン間を絶縁させている状態である。 FIG. 3 is a diagram showing a time change of the voltage V out , which is the output voltage of the power supply module 101 shown in FIG. 2, when the FET 116 shifts from the on state to the off state in the power supply module 101 shown in FIG. Here, the ON state is a state in which the FET 116 conducts between the source and the drain. Further, the off state is a state in which the FET 116 insulates between the source and the drain.

電圧Voutは、時刻t1でFET116がオン状態からオフ状態に移行すると、電圧Vfだけ低下する。その理由を、図4を参照して説明する。 The voltage V out drops by the voltage Vf when the FET 116 shifts from the on state to the off state at time t1. The reason will be described with reference to FIG.

図4は、FET116がオン状態とオフ状態の場合の各々での、図2に表すオアリング素子120における主な電流経路を表すイメージ図である。 FIG. 4 is an image diagram showing the main current paths in the oring element 120 shown in FIG. 2 in each of the cases where the FET 116 is in the on state and the off state.

電圧調整部106からオアリング素子120へ入力された電流は、ダイオード121とFET116のソース−ドレイン間に分流した後に合流して電流検出部146へ流れる。 The current input from the voltage adjusting unit 106 to the oring element 120 is diverted between the source and drain of the diode 121 and the FET 116, then merges and flows to the current detecting unit 146.

FET116がオン状態の場合は、そのソース−ドレイン間の抵抗RFONはほぼゼロである。一方、一般的にダイオード121の順方向の抵抗Rはある程度の値を有する。そのため、FET116がオン状態の場合は、図4(a)に表すように、電圧調整部106から電流検出部146へ流れる電流のほとんどは、FET116のソース−ドレイン間を通過する。そして、抵抗RFONはほぼゼロなので、FET116がオン状態の場合は、オアリング素子120における電圧低下はほとんど生じない。 When the FET 116 is in the ON state, its source-drain resistance R FON is almost zero. On the other hand, in general, the forward resistance R D of the diode 121 has a certain value. Therefore, when the FET 116 is in the ON state, most of the current flowing from the voltage adjusting unit 106 to the current detecting unit 146 passes between the source and the drain of the FET 116, as shown in FIG. 4A. Since the resistance R FON is almost zero, when the FET 116 is in the ON state, the voltage drop in the oring element 120 hardly occurs.

FET116がオフ状態の場合は、そのソース−ドレイン間は絶縁されている。あるいは、FET116がオフ状態でのソース−ドレイン間の抵抗RFONは絶縁に準じた大きい値である。そのため、図4(b)に表すように、電圧調整部106から電流検出部146へ流れる電流のほとんどは、ダイオード121を通過する。前述のようにダイオード121の順方向の抵抗Rはある程度の値を有する。そのため、FET116がオフ状態の場合は、抵抗Rにダイオード121を通過する電流の値を乗じた電圧分の電圧低下が生じる。当該電圧低下分の電圧が図3に表す電圧Vfである。 When the FET 116 is in the off state, its source and drain are isolated. Alternatively, the resistance R FON between the source and the drain when the FET 116 is off is a large value according to the insulation. Therefore, as shown in FIG. 4B, most of the current flowing from the voltage adjusting unit 106 to the current detecting unit 146 passes through the diode 121. As described above, the forward resistance R D of the diode 121 has a certain value. Therefore, when the FET 116 is in the off state, the voltage drops by the voltage obtained by multiplying the resistor RD by the value of the current passing through the diode 121. The voltage corresponding to the voltage drop is the voltage Vf shown in FIG.

ここで、図3に電圧Vfの大きさは、図1に表す負荷201に含まれる回路によっては、問題にならないレベルである。しかしながら、図1に表す負荷201に含まれる回路が電圧低下に敏感な場合も想定され得る。その場合、図3に表す電圧Vfの電圧低下により、負荷201において不具合が発生する。 Here, the magnitude of the voltage Vf in FIG. 3 is at a level that does not pose a problem depending on the circuit included in the load 201 shown in FIG. However, it can be assumed that the circuit included in the load 201 shown in FIG. 1 is sensitive to a voltage drop. In that case, a problem occurs in the load 201 due to the voltage drop of the voltage Vf shown in FIG.

本発明は、出力低下により負荷において発生する不具合の発生をより抑え得る電源モジュール等の提供を目的とする。 An object of the present invention is to provide a power supply module or the like that can further suppress the occurrence of defects that occur in a load due to a decrease in output.

本発明の制御装置は、電圧調整部の後段に前記後段を流れる電流の向きに直列に接続された、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付する送付部と、前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う、制御部とを備える。 The control device of the present invention comprises the insulation between the source and drain of the field effect transistor of the parallel connection circuit of the field effect transistor and the diode connected in series in the direction of the current flowing in the subsequent stage to the subsequent stage of the voltage adjusting unit. When switching between continuity, the sending unit that sends the first or second information, the addition of the absolute value of the output voltage of the voltage adjusting unit based on the first information, and the addition based on the second information, respectively. It is provided with a control unit that controls the output voltage including the release of.

本発明の電源モジュール等は、出力低下により負荷において発生する不具合の発生をより抑え得る。 The power supply module and the like of the present invention can further suppress the occurrence of defects that occur in the load due to the decrease in output.

冗長構成を有する電源の一般的な構成例を表す概念図である。It is a conceptual diagram which shows the general configuration example of the power supply which has a redundant structure. 電源モジュールの一般的な構成例を表す概念図である。It is a conceptual diagram which shows the general configuration example of a power supply module. 一般的な電源モジュールの出力電圧の時間変化を表すイメージ図である。It is an image diagram which shows the time change of the output voltage of a general power supply module. オアリング素子における電流経路を表すイメージ図である。It is an image diagram which shows the current path in an oring element. 第一実施形態の電源モジュールの構成例を表す概念図である。It is a conceptual diagram which shows the structural example of the power supply module of 1st Embodiment. 第一実施形態の電圧制御部の構成例を表す概念図である。It is a conceptual diagram which shows the structural example of the voltage control part of 1st Embodiment. 第一実施形態の電源モジュールの出力電圧の時間変化を表すイメージ図である。It is an image diagram which shows the time change of the output voltage of the power supply module of 1st Embodiment. 第二実施形態の電源モジュールの構成例を表す概念図である。It is a conceptual diagram which shows the structural example of the power supply module of 2nd Embodiment. 実施形態の制御装置の最小限の構成を表すブロック図である。It is a block diagram which shows the minimum structure of the control apparatus of embodiment.

<第一実施形態>
本実施形態は、電源モジュールのオアリング素子が備えるFETのオン/オフに連動して電圧調整部からの出力電圧のレベルを調整する電源モジュールに関する実施形態である。
<First Embodiment>
This embodiment relates to a power supply module that adjusts the level of the output voltage from the voltage adjusting unit in conjunction with turning on / off of the FET included in the oring element of the power supply module.

本実施形態の電源の構成例は図1に表す電源100の構成である。 An example of the configuration of the power supply of this embodiment is the configuration of the power supply 100 shown in FIG.

図5は、図1に表す本実施形態の各電源モジュールの例である電源モジュール101の構成を表す概念図である。 FIG. 5 is a conceptual diagram showing the configuration of the power supply module 101, which is an example of each power supply module of the present embodiment shown in FIG.

図5に表す電源モジュール101の説明は、以下の説明を除き、図2に表す電源モジュール101の説明と同じである。以下、図5に表す電源モジュール101における図2に表す電源モジュール101と異なる部分について説明する。なお、以下の説明と背景技術の項における説明とが異なる場合は、以下の説明を優先する。 The description of the power supply module 101 shown in FIG. 5 is the same as the description of the power supply module 101 shown in FIG. 2 except for the following description. Hereinafter, a portion of the power supply module 101 shown in FIG. 5 that differs from the power supply module 101 shown in FIG. 2 will be described. If the following explanation differs from the explanation in the background technology section, the following explanation will take precedence.

図5に表すFET制御部131は、FET116へ送付する信号S4をオンレベルとオフレベルとで切り替えるタイミングと連動して、切り替わった内容がオンレベルかオフレベルかを表す信号S3を電圧制御部103に送付する。信号S3は信号S4そのものであっても構わない。 The FET control unit 131 shown in FIG. 5 interlocks with the timing of switching the signal S4 sent to the FET 116 between the on-level and the off-level, and outputs the signal S3 indicating whether the switched content is the on-level or the off-level to the voltage control unit 103. Send to. The signal S3 may be the signal S4 itself.

電圧制御部103は、信号S3の表す内容がオンレベルからオフレベルに切り替わると、電圧Vの電圧制御に用いる電圧Vについての基準電圧を、電圧Vmsoffにする。電圧Vmsoffは、信号S4がオンレベルの時の基準電圧である電圧Vmsonに図3に表す電圧Vfを加算したものである。電圧調整部106は、基準電圧(Vmson又はVmsoff)に近づくように電圧調整部106に電圧Vを調整させるための制御信号である信号S1を生成し、電圧調整部106へ送付する。当該制御信号は、電圧を設定値に近づける際に用いられる一般的なものである。 Voltage control unit 103, the content represented by the signal S3 when switched to the off level from the on-level, the reference voltage for the voltage V m to be used for voltage control of the voltage V m, to the voltage V msoff. The voltage V msoff is obtained by adding the voltage Vf shown in FIG. 3 to the voltage V mson , which is the reference voltage when the signal S4 is on level. The voltage adjusting unit 106 generates a signal S1 which is a control signal for causing the voltage adjusting unit 106 to adjust the voltage V m so as to approach the reference voltage (VMson or Vmsoff), and sends the signal S1 to the voltage adjusting unit 106. The control signal is generally used when the voltage is brought close to the set value.

一方、電圧制御部103は、信号S3の表す内容がオフレベルからオンレベルに切り替わると、前記基準電圧を、Vmsonにする。 On the other hand, when the content represented by the signal S3 is switched from the off level to the on level, the voltage control unit 103 sets the reference voltage to VMson .

図6は、図5に表す電圧制御部103の構成例を表す概念図である。 FIG. 6 is a conceptual diagram showing a configuration example of the voltage control unit 103 shown in FIG.

図6に表す電圧制御部103は、制御回路102と差動増幅器104と選択部105とを備える。 The voltage control unit 103 shown in FIG. 6 includes a control circuit 102, a differential amplifier 104, and a selection unit 105.

図6においては、信号S4は信号S3そのものであることを前提とする。また、信号S8は、電圧Vについての基準電圧そのものであるとする。また、信号S2の内容は電圧Vそのままである(すなわち電圧検出部111は電圧Vをそのまま通過させる)。 In FIG. 6, it is assumed that the signal S4 is the signal S3 itself. Further, it is assumed that the signal S8 is the reference voltage itself with respect to the voltage V m. Further, the content of the signal S2 is the same as the voltage V m (that is, the voltage detection unit 111 passes the voltage V m as it is).

選択部105は、電源311及び312と、FET301及び302と否定素子306とを備える。 The selection unit 105 includes power supplies 311 and 312, FETs 301 and 302, and a negative element 306.

電源311は、FET116がオン状態の場合の電圧Vについての基準電圧である電圧VmsonをFET301へ供給する。 The power supply 311 supplies the FET 301 with a voltage V mson, which is a reference voltage for the voltage V m when the FET 116 is on.

電源312は、FET116がオフ状態の場合の電圧Vについての基準電圧である電圧VmsoffをFET302へ供給する。電圧Vmsoffは、電圧Vmsonに図3に表す電圧Vfを加算した電圧値である。 The power supply 312 supplies the FET 302 with a voltage VMsoff, which is a reference voltage for the voltage V m when the FET 116 is in the off state. The voltage V msoff is a voltage value obtained by adding the voltage Vf shown in FIG. 3 to the voltage V mson.

信号S3(=S4)がオンレベルの間、FET301のゲートにはオンレベルの信号が入力される。これにより、FET301はそのソース−ドレイン間を短絡させる。そのため、電源311から差動増幅器104へ、信号S8として、電圧Vmsonが供給される。 While the signal S3 (= S4) is on-level, an on-level signal is input to the gate of the FET 301. As a result, the FET 301 short-circuits its source and drain. Therefore, the voltage VMson is supplied from the power supply 311 to the differential amplifier 104 as the signal S8.

信号S3(=S4)がオンレベルの間、FET302のゲートにはオフレベルの信号が入力される。そのため、FET302はそのソース−ドレイン間を絶縁させる。そのため、電源312から差動増幅器104へ、電圧Vmsoffは供給されない。 While the signal S3 (= S4) is on-level, an off-level signal is input to the gate of the FET 302. Therefore, the FET 302 insulates between its source and drain. Therefore, the voltage VMsoff is not supplied from the power supply 312 to the differential amplifier 104.

一方、信号S3(=S4)がオフレベルの間、FET301のゲートにはオフレベルの信号が入力される。そのため、FET301はそのソース−ドレイン間を絶縁させる。そのため、電源311から差動増幅器104へ、電圧Vmsonは供給されない。 On the other hand, while the signal S3 (= S4) is off-level, an off-level signal is input to the gate of the FET 301. Therefore, the FET 301 insulates between its source and drain. Therefore, the voltage V mson is not supplied from the power supply 311 to the differential amplifier 104.

信号S3(=S4)がオフレベルの間、FET302のゲートにはオンレベルの信号が入力される。そのため、FET302はそのソース−ドレイン間を短絡させる。そのため、電源312から差動増幅器104へ、信号S8として、電圧Vmsoffが供給される。 While the signal S3 (= S4) is off-level, an on-level signal is input to the gate of the FET 302. Therefore, the FET 302 short-circuits its source and drain. Therefore, the voltage VMsoff is supplied from the power supply 312 to the differential amplifier 104 as the signal S8.

差動増幅器104は、信号S2である図5に表す電圧Vと信号S8であり基準電圧でもある電圧Vmson又は電圧Vmsoffとの差に応じた出力を信号S9として制御回路102へ入力する。 The differential amplifier 104 inputs an output corresponding to the difference between the voltage V m shown in FIG. 5 which is the signal S2 and the voltage V mson or the voltage V m sof which is the signal S8 and the reference voltage to the control circuit 102 as the signal S9. ..

制御回路102は、差動増幅器104から入力された信号S9に電圧値に応じて、信号S1を生成し、電圧調整部106へ入力する。 The control circuit 102 generates a signal S1 in response to a voltage value in the signal S9 input from the differential amplifier 104, and inputs the signal S1 to the voltage adjusting unit 106.

図7は、図5に表すFET116がオン状態からオフ状態へ移行した場合の電圧Voutの時間変化を表すイメージ図である。 FIG. 7 is an image diagram showing a time change of the voltage V out when the FET 116 shown in FIG. 5 shifts from the on state to the off state.

時刻t1でFET116がオン状態からオフ状態へ移行すると電圧Voutは減少を始める。この理由は、図4を参照して説明した通りである。一方、時刻t1で、図5に表す電圧制御部103は、電圧Vについての基準電圧を電圧Vmsonから電圧Vmsoffへ切り替える。電圧Vmsoffは電圧Vmsonより電圧Vfだけ高い。電圧制御部103は、その電圧Vmsoffにより電圧Vを制御するので、時刻t1以降において電圧VoutはFET116がオフに切り替わる前の値に調整される。
[効果]
本実施形態の電源モジュールは、オアリング素子が備えるFETがオンレベルからオフレベルに移行すると、電圧調整部からの出力電圧を制御するための基準電圧を上乗せする。当該上乗せの幅は、前記FETがオンレベルからオフレベルに移行することによりオアリング素子で生じる電圧低下分である。そのため、オアリング素子が備えるFETがオンレベルからオフレベルに移行することにより生じた電圧低下は解消される。従い、前記電源モジュールは、前記FETがオンレベルからオフレベルに移行することによりオアリング素子で生じる電圧低下により負荷において生じる動作不良の発生を一層抑え得る。
<第二実施形態>
第二実施形態は各電源モジュールが他の電源モジュールと出力電流の値と近づける制御を行う電源に関する実施形態である。
When the FET 116 shifts from the on state to the off state at time t1, the voltage V out starts to decrease. The reason for this is as described with reference to FIG. On the other hand, at time t1, the voltage control unit 103 shown in FIG. 5 switches the reference voltage for the voltage V m from the voltage V mson to the voltage V m sof. The voltage V msoff is higher than the voltage V mson by the voltage Vf. Since the voltage control unit 103 controls the voltage V m by the voltage V m sof , the voltage V out is adjusted to the value before the FET 116 is switched off after the time t1.
[effect]
In the power supply module of the present embodiment, when the FET included in the oring element shifts from the on level to the off level, a reference voltage for controlling the output voltage from the voltage adjusting unit is added. The additional width is the amount of voltage drop that occurs in the oring element due to the transition of the FET from the on-level to the off-level. Therefore, the voltage drop caused by the transition of the FET included in the oring element from the on level to the off level is eliminated. Therefore, the power supply module can further suppress the occurrence of malfunctions that occur in the load due to the voltage drop that occurs in the oring element due to the transition of the FET from the on level to the off level.
<Second embodiment>
The second embodiment is an embodiment relating to a power supply in which each power supply module is controlled to approach the value of the output current with the other power supply modules.

本実施形態の電源の構成例は図1に表す第一実施形態の電源100の構成例である。 The configuration example of the power supply of the present embodiment is a configuration example of the power supply 100 of the first embodiment shown in FIG.

図8は、図1に表す本実施形態の各電源モジュールの例である電源モジュール101の構成を表す概念図である。 FIG. 8 is a conceptual diagram showing the configuration of the power supply module 101, which is an example of each power supply module of the present embodiment shown in FIG.

図8に表す電源モジュール101の説明は、以下の説明を除き、図5に表す電源モジュール101の説明と同じである。以下、図8に表す電源モジュール101における図5に表す電源モジュール101と異なる部分について説明する。なお、以下の説明と第一実施形態の説明とが異なる場合は、以下の説明を優先する。 The description of the power supply module 101 shown in FIG. 8 is the same as the description of the power supply module 101 shown in FIG. 5, except for the following description. Hereinafter, the parts of the power supply module 101 shown in FIG. 8 that are different from the power supply module 101 shown in FIG. 5 will be described. If the following description differs from the description of the first embodiment, the following description takes precedence.

電流検出部146は、オアリング素子120からの出力電流の電流値Ioutを検出する。電流検出部146は、電流値Ioutを表す信号である信号S7をFET制御部131及び電流バランス部151へ送付する。 The current detection unit 146 detects the current value I out of the output current from the oring element 120. The current detection unit 146 sends a signal S7, which is a signal representing the current value I out , to the FET control unit 131 and the current balance unit 151.

電流バランス部151は、電流検出部146から送付される信号S7が表す電流値Ioutを表す信号である信号S8を、他の電源モジュール101の電流バランス部151へ送付する。当該他の電源モジュール101は、図2に表す電源モジュール101が図1に表す電源モジュール101aである場合は、電源モジュール101bである。 The current balance unit 151 sends the signal S8, which is a signal representing the current value I out represented by the signal S7 sent from the current detection unit 146, to the current balance unit 151 of the other power supply module 101. The other power supply module 101 is a power supply module 101b when the power supply module 101 shown in FIG. 2 is the power supply module 101a shown in FIG.

電流バランス部151には、前記他の電源モジュール101の電流バランス部151から、その電源モジュール101が送付した信号S8に相当する信号である信号S8’が送付される。 The current balance unit 151 of the other power supply module 101 sends a signal S8', which is a signal corresponding to the signal S8 transmitted by the power supply module 101, to the current balance unit 151.

電流バランス部151は、信号S7が表す電流値Ioutと信号S8’が表す他の電源モジュール101からの出力電流の電流値Iout’との差を表す信号である信号S9を電圧制御部103へ送付する。信号S9には、電流値Ioutと電流値Iout’とのいずれが大きいかを表す情報も含まれている。電流バランス部151は、例えば、差動アンプを備える構成により、電流値Iout及び電流値Iout’から信号S9を生成する。 Current balance unit 151, the current value I out and the signal S8 'of the output current from other power modules 101 that represents the current value I out' a signal representing the difference is signal S9 the voltage control unit 103 with the signal S7 represents Send to. The signal S9 also includes information indicating which of the current value I out and the current value I out'is larger. The current balance unit 151 generates the signal S9 from the current value I out and the current value I out' , for example, in a configuration including a differential amplifier.

電圧制御部103は、電流値Ioutと電流値Iout’との差が設定値を超えると、次の動作を行う。電圧制御部103は、電流値Ioutと電流値Iout’との差が設定値以下になると、次の動作を停止する。 When the difference between the current value I out and the current value I out'exceeds the set value, the voltage control unit 103 performs the following operation. When the difference between the current value I out and the current value I out'is equal to or less than the set value, the voltage control unit 103 stops the next operation.

すなわち、電圧制御部103は、電流バランス部151から送付された信号S9により電圧調整部106にその出力電圧である電圧Vを調整させるための制御信号である信号S10を生成する。信号S10は、電流値Ioutが電流値Iout’を超えている場合には電圧Vを減少させ、その逆の場合には電圧Vを増加させる内容のものである。 That is, the voltage control unit 103 generates a signal S10 which is a control signal for adjusting the voltage V m which is the output voltage to the voltage adjustment unit 106 by signal S9 which is sent from the current balance unit 151. Signal S10 decreases the voltage V m when the current value I out exceeds the current value I out ', in the opposite case is of the content to increase the voltage V m.

なお、電圧制御部103は、信号S10を電圧調整部106へ送付する場合は、信号S1の電圧調整部106への送付を停止する。 When the voltage control unit 103 sends the signal S10 to the voltage adjustment unit 106, the voltage control unit 103 stops sending the signal S1 to the voltage adjustment unit 106.

電圧制御部103が、電流値Ioutを電流値Iout’に近づける制御信号の生成には、測定値をある値に近づける制御信号の一般的な生成方法を用いることができる。 The voltage control unit 103, to generate the control signal to approximate the current value I out to the current value I out ', it is possible to use a general method of generating a control signal closer to a certain value measurements.

なお、電圧制御部103が信号S10を電圧調整部106へ送付する状況は、出力電流である電流値Ioutがある程度大きい場合に生じ得る。その理由は、電流値Ioutと電流値Iout’との差が設定値以上になる状況は、各電流値がある程度大きい場合に生じ得るからである。各電流値がある程度大きい場合としては、例えば、負荷201がファンと半導体とを含む場合において、ファンが稼働しているような場合が想定され得る。 The situation in which the voltage control unit 103 sends the signal S10 to the voltage adjustment unit 106 may occur when the current value I out , which is the output current, is large to some extent. The reason is that the situation where the difference between the current value I out and the current value I out'is greater than or equal to the set value can occur when each current value is large to some extent. As a case where each current value is large to some extent, for example, when the load 201 includes a fan and a semiconductor, it can be assumed that the fan is operating.

なお、電流検出部146は、電圧調整部106の後段の他の位置に挿入されていても構わない。また、電流検出部146は、電圧調整部106の内部に挿入されていても構わない。さらには、電流検出部146は、電圧調整部106の前段に挿入されていても構わない。その場合において、AC−DCコンバータである電圧調整部106の交流の電圧Vinの電流を測定するものであっても構わない。 The current detection unit 146 may be inserted at another position after the voltage adjustment unit 106. Further, the current detection unit 146 may be inserted inside the voltage adjustment unit 106. Further, the current detection unit 146 may be inserted in front of the voltage adjustment unit 106. In that case, it may be one which measures the current of the voltage V in the alternating current of the AC-DC converter is a voltage adjusting unit 106.

ただし、図8に表すように、電流検出部146が電流経路上より負荷201に近い位置に挿入された方が、その電源モジュール101の電流値Ioutと他の電源モジュール101の電流値Ioutとを近づける制御をより精度良く行えると考えられる。電流検出部146が、電流経路上、負荷201から遠い場合は、実際に負荷201へ出力される電流値Ioutから乖離した電流値により電流値Ioutを制御することになる。そのため、当該乖離の程度の電源モジュール間のばらつきが、制御の誤差要因となり得るからである。
[効果]
第二実施形態の電源モジュールは第一実施形態の電源モジュールと同様の構成を備え、同様な効果を奏する。
However, as depicted in FIG. 8, is better to the current detection unit 146 is inserted at a position closer on the current path to the load 201, the current value I out of the current value I out and other power module 101 of the power module 101 It is considered that the control to bring the currents closer to each other can be performed more accurately. When the current detection unit 146 is far from the load 201 on the current path, the current value I out is controlled by the current value deviating from the current value I out actually output to the load 201. Therefore, the variation in the degree of the deviation between the power supply modules can be a factor of control error.
[effect]
The power supply module of the second embodiment has the same configuration as the power supply module of the first embodiment, and has the same effect.

第二実施形態の電源モジュールは、他の電源モジュールの出力電流値が自己の出力電流値と乖離した場合には、他の電源モジュールの出力電流値を自己の出力電流値に近づける電圧調整部の出力電圧制御を行う。そのため、並列接続されたすべての電流モジュールが、負荷に供給する電流をその電源モジュールに許容される最大値に近づけることができる。その結果、第二実施形態の電源は、より多くの電流を負荷に供給し得る。 The power supply module of the second embodiment is a voltage adjusting unit that brings the output current value of the other power supply module closer to its own output current value when the output current value of the other power supply module deviates from its own output current value. Control the output voltage. Therefore, all the current modules connected in parallel can bring the current supplied to the load close to the maximum value allowed for the power supply module. As a result, the power supply of the second embodiment may supply more current to the load.

なお、実施形態の電源モジュールとしては、電圧調整部からの出力電圧が負の場合も想定され得る。その場合は、オアリング素子の電圧調整部の後段への接続の向きは、逆向きになる。そして、オアリング素子のFETがオフ状態になると、電圧制御部は、前記出力電圧の絶対値に上乗せする制御信号を、電圧調整部へ送付する。電圧調整部は当該制御信号により、前記出力電圧の絶対値に上乗せを行う。 As the power supply module of the embodiment, it can be assumed that the output voltage from the voltage adjusting unit is negative. In that case, the direction of connection to the subsequent stage of the voltage adjusting portion of the oring element is opposite. Then, when the FET of the oring element is turned off, the voltage control unit sends a control signal to be added to the absolute value of the output voltage to the voltage adjustment unit. The voltage adjusting unit adds to the absolute value of the output voltage by the control signal.

なお、前記出力電圧が正の場合は、前記出力電圧の絶対値の上乗せは、前記出力電圧の上乗せと同じである。 When the output voltage is positive, the addition of the absolute value of the output voltage is the same as the addition of the output voltage.

図9は、実施形態の制御装置の最小限の構成である制御装置101xの構成を表すブロック図である。 FIG. 9 is a block diagram showing the configuration of the control device 101x, which is the minimum configuration of the control device of the embodiment.

制御装置101xは、送付部131xと制御部103xとを備える。 The control device 101x includes a sending unit 131x and a control unit 103x.

送付部131xは、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付する。前記並列接続回路は、電圧調整部の後段に前記後段を流れる電流の向きに直列に接続されている。 The transmission unit 131x transmits first or second information when switching between insulation and conduction between the source and drain of the field effect transistor in the parallel connection circuit of the field effect transistor and the diode, respectively. The parallel connection circuit is connected in series to the rear stage of the voltage adjusting unit in the direction of the current flowing through the rear stage.

制御部103xは、前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う。 The control unit 103x controls the output voltage including the addition of the absolute value of the output voltage of the voltage adjusting unit based on the first information and the cancellation of the addition based on the second information.

前記電界効果トランジスタがソース−ドレイン間が絶縁されると、前記電圧調整部からの出力電流の主な電流経路は、前記ソース−ドレイン間から前記ダイオードに切り替わる。前記ダイオードの前記向きの抵抗は前記ソース−ドレイン間の前記向きの抵抗より大きい。そのため、前記ソース−ドレイン間が絶縁されると、前記並列接続回路からの出力電圧の絶対値の電圧低下が増大する。 When the source-drain of the field-effect transistor is isolated, the main current path of the output current from the voltage regulator is switched from the source-drain to the diode. The resistance of the diode in the orientation is greater than the resistance in the orientation between the source and drain. Therefore, when the source and drain are insulated, the voltage drop of the absolute value of the output voltage from the parallel connection circuit increases.

制御装置101xは、この電圧低下の絶対値が増大している期間、前記電圧調整部の出力電圧の絶対値の上乗せを行う。そのため、制御装置101xは、前記並列接続回路からの出力電圧の絶対値の電圧低下を軽減又はなくすことができる。 The control device 101x adds the absolute value of the output voltage of the voltage adjusting unit to the period during which the absolute value of the voltage decrease is increasing. Therefore, the control device 101x can reduce or eliminate the voltage drop of the absolute value of the output voltage from the parallel connection circuit.

そのため、制御装置101xは、出力低下により負荷において発生する不具合をより抑えることができる。 Therefore, the control device 101x can further suppress the trouble that occurs in the load due to the decrease in output.

なお、図9に表す制御装置101xは、例えば、図5及び図8に表すFET制御部131と電圧制御部103との組合せである。 The control device 101x shown in FIG. 9 is, for example, a combination of the FET control unit 131 and the voltage control unit 103 shown in FIGS. 5 and 8.

また、送付部131xは、例えば、図5及び図8に表すFET制御部131である。 Further, the sending unit 131x is, for example, the FET control unit 131 shown in FIGS. 5 and 8.

また、制御部103xは、例えば、図5及び図8に表す電圧制御部103である。 Further, the control unit 103x is, for example, the voltage control unit 103 shown in FIGS. 5 and 8.

また、前記電圧調整部は、例えば、図5及び図8に表す電圧調整部106である。 Further, the voltage adjusting unit is, for example, the voltage adjusting unit 106 shown in FIGS. 5 and 8.

また、前記電界効果トランジスタは、例えば、図5及び図8に表すFET116である。 Further, the field effect transistor is, for example, the FET 116 shown in FIGS. 5 and 8.

また、前記ダイオードは、例えば、図5及び図8に表すダイオード121である。 Further, the diode is, for example, the diode 121 shown in FIGS. 5 and 8.

また、前記並列接続回路は、例えば、図5及び図8に表すオアリング素子120である。 Further, the parallel connection circuit is, for example, the oring element 120 shown in FIGS. 5 and 8.

また、前記上乗せは、例えば、図7に表す電圧Vfである。 Further, the addition is, for example, the voltage Vf shown in FIG. 7.

以上、本発明の各実施形態を説明したが、本発明は、前記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。 Although each embodiment of the present invention has been described above, the present invention is not limited to the above-described embodiment, and further modifications, substitutions, and adjustments can be made without departing from the basic technical idea of the present invention. Can be added. For example, the composition of the elements shown in each drawing is an example for facilitating the understanding of the present invention, and is not limited to the composition shown in these drawings.

また、前記の実施形態の一部又は全部は、以下の付記のようにも記述され得るが、以下には限られない。
(付記1)
電圧調整部の後段に前記後段を流れる電流の向きに直列に接続された、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付する送付部と、
前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う、制御部と
を備える電圧制御装置。
(付記2)
前記制御部は、前記第一及び第二の情報により、前記上乗せ及び前記解除の各々係る前記制御に用いる前記出力電圧についての基準電圧の切替えを行う切替部を備える、付記1に記載された電圧制御装置。
(付記3)
前記切替部は、出力する電圧の異なる複数の電圧源を備え、出力させる前記電圧源を選択することにより、前記切替えを行う、付記2に記載された電圧制御装置。
(付記4)
前記切替部は、前記切替えを行うためのスイッチを備える、付記2又は付記3に記載された電圧制御装置。
(付記5)
前記スイッチは第二の電界効果トランジスタである、付記4に記載された電圧制御装置。
(付記6)
前記第二の電界効果トランジスタを複数備える、付記5に記載された電圧制御装置。
(付記7)
前記出力電圧と前記基準電圧との差を表す電圧を出力する差動回路と、前記差を表す電圧により前記制御を行う制御回路とをさらに備える、付記2乃至付記6のうちのいずれか一に記載された電圧制御装置。
(付記8)
前記第一の情報は、前記絶縁を行わせる信号である第一信号及び前記導通を行わせる信号である第二信号のうちの一方であり、前記第二の情報は、前記第一信号及び前記第二信号のうちの他方である、付記1乃至付記7のうちのいずれか一に記載された電圧制御装置。
(付記9)
第一の電源装置に備えられ、前記制御に前記第一の電源装置の入力端子と前記第一の電源装置の出力端子との間の電流経路の所定の位置である第一の位置の電流値である第一の電流値を、第二の電源装置の前記位置に相当する第二の位置の電流値である第二の電流値に近づけるものが含まれる、付記1乃至付記8のうちのいずれか一に記載された電圧制御装置。
(付記10)
前記位置が、前記電流経路における前記並列接続回路の後段にある、付記9に記載された電圧制御装置。
(付記11)
付記1乃至付記10のうちのいずれか一に記載された電圧制御装置と前記電圧調整部とを備える電源装置。
(付記12)
前記並列接続回路をさらに備える付記11に記載された電源装置。
(付記13)
複数の、付記11又は付記12に記載された電源装置が、並列に接続された、電源。
(付記14)
電圧調整部の後段に電流の順方向に直列に接続された、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付し、
前記第一の情報による前記電圧調整部の出力電圧の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う、
電圧制御方法。
Further, a part or all of the above-described embodiment may be described as in the following appendix, but is not limited to the following.
(Appendix 1)
When switching between the insulation and conduction between the source and drain of the field effect transistor of the parallel connection circuit of the field effect transistor and diode connected in series in the direction of the current flowing in the subsequent stage to the rear stage of the voltage adjusting unit, A sending section that sends the first or second information, respectively,
A voltage control device including a control unit that controls the output voltage including addition of an absolute value of the output voltage of the voltage adjusting unit based on the first information and cancellation of the addition based on the second information.
(Appendix 2)
The voltage according to Appendix 1, wherein the control unit includes a switching unit that switches a reference voltage for the output voltage used for the control related to each of the addition and the release based on the first and second information. Control device.
(Appendix 3)
The voltage control device according to Appendix 2, wherein the switching unit includes a plurality of voltage sources having different output voltages, and performs the switching by selecting the voltage source to be output.
(Appendix 4)
The voltage control device according to Appendix 2 or Appendix 3, wherein the switching unit includes a switch for performing the switching.
(Appendix 5)
The voltage control device according to Appendix 4, wherein the switch is a second field effect transistor.
(Appendix 6)
The voltage control device according to Appendix 5, further comprising a plurality of the second field effect transistors.
(Appendix 7)
In any one of Supplementary note 2 to Supplementary note 6, further comprising a differential circuit that outputs a voltage representing the difference between the output voltage and the reference voltage, and a control circuit that performs the control by the voltage representing the difference. Described voltage controller.
(Appendix 8)
The first information is one of a first signal which is a signal for performing the insulation and a second signal which is a signal for performing the conduction, and the second information is the first signal and the said. The voltage control device according to any one of Supplementary note 1 to Supplementary note 7, which is the other of the second signals.
(Appendix 9)
The current value of the first position provided in the first power supply device and which is a predetermined position of the current path between the input terminal of the first power supply device and the output terminal of the first power supply device for the control. The first current value is close to the second current value which is the current value of the second position corresponding to the position of the second power supply device. The voltage control device described in the above.
(Appendix 10)
The voltage control device according to Appendix 9, wherein the position is after the parallel connection circuit in the current path.
(Appendix 11)
A power supply device including the voltage control device according to any one of Supplementary Note 1 to Supplementary Note 10 and the voltage adjusting unit.
(Appendix 12)
The power supply device according to Appendix 11, further comprising the parallel connection circuit.
(Appendix 13)
A power supply in which a plurality of power supply devices according to Appendix 11 or 12 are connected in parallel.
(Appendix 14)
When switching between the insulation and conduction between the source and drain of the field-effect transistor of the parallel connection circuit of the field-effect transistor and diode connected in series in the forward direction of the current after the voltage regulator, respectively, the first Send the first or second information,
The output voltage is controlled including the addition of the output voltage of the voltage adjusting unit based on the first information and the cancellation of the addition based on the second information.
Voltage control method.

100 電源
101、101a、101b 電源モジュール
101x 制御装置
102 制御回路
103 電圧制御部
103x 制御部
104 差動増幅器
105 選択部
106 電圧調整部
111 電圧検出部
116 FET
120 オアリング素子
121 ダイオード
131 FET制御部
131x 送付部
146 電流検出部
151 電流バランス部
201 負荷
301、302 FET
306 否定素子
311、312 電源
100 Power supply 101, 101a, 101b Power supply module 101x Control device 102 Control circuit 103 Voltage control unit 103x Control unit 104 Differential amplifier 105 Selection unit 106 Voltage adjustment unit 111 Voltage detection unit 116 FET
120 Oring element 121 Diode 131 FET Control unit 131x Feed unit 146 Current detection unit 151 Current balance unit 201 Load 301, 302 FET
306 Negative element 311, 312 Power supply

Claims (7)

電圧調整部の後段に前記後段を流れる電流の向きに直列に接続された、第一の電界効果トランジスタ及びダイオードの並列接続回路の、前記第一の電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付する送付部と、
前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う、制御部と
を備え
前記制御部は、前記第一及び第二の情報により、前記上乗せ及び前記解除の各々係る前記制御に用いる前記出力電圧についての基準電圧の切替えを行う切替部を備え、
前記切替部は、出力する電圧の異なる複数の電圧源を備え、出力させる前記電圧源を選択することにより、前記切替えを行い、
前記制御部は、前記出力電圧と前記基準電圧との差を表す電圧を出力する差動回路と、前記差を表す電圧により前記制御を行う制御回路とを備え、
前記差動回路の一方の入力端子には前記出力電圧が入力され、前記差動回路の他方の入力端子への第一の前記基準電圧の入力は第二の電界効果トランジスタにより切り替えられ、前記他方の入力端子への第二の前記基準電圧の入力は、第三の電界効果トランジスタにより切り替えられ、前記第二の電界効果トランジスタ及び前記第三の電界効果トランジスタのうちの一方のソース−ドレイン間の絶縁と導通との切替えは前記第一及び第二の情報により行われ、前記第二の電界効果トランジスタ及び前記第三の電界効果トランジスタのうちの他方のソース−ドレイン間の絶縁と導通との切替えは否定回路を介して入力される前記第一及び第二の情報により行われる、
電圧制御装置。
Insulation and conduction between the source and drain of the first field-effect transistor of the parallel connection circuit of the first field-effect transistor and diode connected in series in the direction of the current flowing in the latter stage to the rear stage of the voltage regulator. When switching between, and the sending section that sends the first or second information, respectively,
It is provided with a control unit that controls the output voltage including the addition of the absolute value of the output voltage of the voltage adjusting unit based on the first information and the cancellation of the addition based on the second information.
The control unit includes a switching unit that switches a reference voltage for the output voltage used for the control related to the addition and the release, respectively, based on the first and second information.
The switching unit includes a plurality of voltage sources having different output voltages, and by selecting the voltage source to be output, the switching is performed.
The control unit includes a differential circuit that outputs a voltage representing the difference between the output voltage and the reference voltage, and a control circuit that performs the control by the voltage representing the difference.
The output voltage is input to one input terminal of the differential circuit, and the input of the first reference voltage to the other input terminal of the differential circuit is switched by the second field effect transistor, and the other The input of the second reference voltage to the input terminal of is switched by the third field effect transistor, and is between the source and drain of one of the second field effect transistor and the third field effect transistor. Switching between insulation and conduction is performed based on the first and second information, and switching between insulation and conduction between the source and drain of the second field effect transistor and the other of the third field effect transistor is performed. Is performed by the first and second information input via the negative circuit.
Voltage controller.
前記第一の情報は、前記絶縁を行わせる信号である第一信号及び前記導通を行わせる信号である第二信号のうちの一方であり、前記第二の情報は、前記第一信号及び前記第二信号のうちの他方である、請求項1に記載された電圧制御装置。 The first information is one of a first signal which is a signal for performing the insulation and a second signal which is a signal for performing the conduction, and the second information is the first signal and the said. The voltage control device according to claim 1 , which is the other of the second signals. 第一の電源装置に備えられ、前記制御に前記第一の電源装置の入力端子と前記第一の電源装置の出力端子との間の電流経路の所定の位置である第一の位置の電流値である第一の電流値を、第二の電源装置の前記位置に相当する第二の位置の電流値である第二の電流値に近づけるものが含まれる、請求項1又は請求項2に記載された電圧制御装置。 The current value of the first position provided in the first power supply device and which is a predetermined position of the current path between the input terminal of the first power supply device and the output terminal of the first power supply device for the control. The first current value is the one according to claim 1 or 2 , wherein the first current value is close to the second current value which is the current value of the second position corresponding to the position of the second power supply device. Voltage control device. 前記位置が、前記電流経路における前記並列接続回路の後段にある、請求項3に記載された電圧制御装置。 The voltage control device according to claim 3 , wherein the position is after the parallel connection circuit in the current path. 請求項1乃至請求項4のうちのいずれか一に記載された電圧制御装置と前記電圧調整部とを備える電源装置。 A power supply device including the voltage control device according to any one of claims 1 to 4 and the voltage adjusting unit. 複数の、請求項5に記載された電源装置を、並列に接続した、電源。 A power supply in which a plurality of power supply devices according to claim 5 are connected in parallel. 電圧調整部の後段に前記後段を流れる電流の向きに直列に接続された、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付し、
前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行
前記出力電圧の制御は、前記第一及び第二の情報により、前記上乗せ及び前記解除の各々係る前記制御に用いる前記出力電圧についての基準電圧の切替えを行うことにより行われ、
前記基準電圧の切替えは、出力する電圧の異なる複数の電圧源から、出力させる前記電圧源を選択することにより行われ、
前記出力電圧の制御は、
前記出力電圧と前記基準電圧との差を表す電圧を出力する差動回路の一方の入力端子に前記出力電圧が入力され、前記差動回路の他方の入力端子への第一の前記基準電圧の入力が第二の電界効果トランジスタにより切り替えられ、前記他方の入力端子への第二の前記基準電圧の入力が、第三の電界効果トランジスタにより切り替えられ、前記第二の電界効果トランジスタ及び前記第三の電界効果トランジスタのうちの一方のソース−ドレイン間の絶縁と導通とを切替えが前記第一及び第二の情報により行われ、前記第二の電界効果トランジスタ及び前記第三の電界効果トランジスタのうちの他方のソース−ドレイン間の絶縁と導通との切替えが否定回路を介して入力される前記第一及び第二の情報により行われる場合に、前記差動回路からの出力により行われる、
電圧制御方法。
When switching between the insulation and conduction between the source and drain of the field effect transistor of the parallel connection circuit of the field effect transistor and diode connected in series in the direction of the current flowing in the subsequent stage to the rear stage of the voltage adjusting unit, Send the first or second information, respectively,
There line control of the output voltage includes a release of the plus plus the absolute value by the second information of the output voltage of the voltage regulator according to the first information,
The output voltage control is performed by switching the reference voltage for the output voltage used for the control related to the addition and the cancellation, respectively, based on the first and second information.
The switching of the reference voltage is performed by selecting the voltage source to be output from a plurality of voltage sources having different output voltages.
The control of the output voltage is
The output voltage is input to one input terminal of a differential circuit that outputs a voltage representing the difference between the output voltage and the reference voltage, and the first reference voltage to the other input terminal of the differential circuit The input is switched by the second field-effect transistor, and the input of the second reference voltage to the other input terminal is switched by the third field-effect transistor, the second field-effect transistor and the third. Switching between insulation and conduction between the source and drain of one of the field-effect transistors of the above is performed by the first and second information, and of the second field-effect transistor and the third field-effect transistor. When the switching between the insulation and the continuity between the other source and drain is performed by the first and second information input via the negative circuit, the output from the differential circuit is used.
Voltage control method.
JP2019001357A 2019-01-08 2019-01-08 Voltage controller, power supply, power supply and voltage control method Active JP6923568B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019001357A JP6923568B2 (en) 2019-01-08 2019-01-08 Voltage controller, power supply, power supply and voltage control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019001357A JP6923568B2 (en) 2019-01-08 2019-01-08 Voltage controller, power supply, power supply and voltage control method

Publications (2)

Publication Number Publication Date
JP2020113822A JP2020113822A (en) 2020-07-27
JP6923568B2 true JP6923568B2 (en) 2021-08-18

Family

ID=71667397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019001357A Active JP6923568B2 (en) 2019-01-08 2019-01-08 Voltage controller, power supply, power supply and voltage control method

Country Status (1)

Country Link
JP (1) JP6923568B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10285802A (en) * 1997-03-31 1998-10-23 Toyo Commun Equip Co Ltd Power supply
JP4192076B2 (en) * 2003-11-19 2008-12-03 株式会社日立製作所 Power supply evaluation method, evaluation device and production facility
JP5971850B2 (en) * 2012-08-31 2016-08-17 新電元工業株式会社 DC power supply unit and DC power supply system
JP2015053808A (en) * 2013-09-06 2015-03-19 オリジン電気株式会社 Dc power feeding system, and method of controlling the same

Also Published As

Publication number Publication date
JP2020113822A (en) 2020-07-27

Similar Documents

Publication Publication Date Title
US8853885B2 (en) Method and system for voltage independent power supply load sharing
US9825460B2 (en) Cable drop compensation circuit and power circuit using the same
US10725436B2 (en) Multi-channel current balancing system including parallel solid-state power controllers
TW201330469A (en) Power management system and power management method
JP6639763B1 (en) Drive circuit and power converter
US20230344357A1 (en) Device and method for voltage drop compensation
JPH02280209A (en) Tap switching ac power stabilizer
US9178434B2 (en) Integrated primary startup bias and MOSFET driver
TWI578664B (en) Redundancy power control circuit and redundancy power supplying system using the same
US20260088709A1 (en) Power supply device, power supply control device and control method thereof
US7064530B2 (en) Voltage regulator current sensing
US20200412348A1 (en) Cable voltage drop compensation
JP5953099B2 (en) Load control and protection system, and operation and use thereof
JP6923568B2 (en) Voltage controller, power supply, power supply and voltage control method
JP7420770B2 (en) Power supply control device and semiconductor failure detection method
JPH11168832A (en) POWER SUPPLY DEVICE AND POWER SUPPLY SYSTEM USING THE SAME
JP2022166442A (en) Switching element abnormality detection device and switching element abnormality detection method
JP3897251B2 (en) Current balance control circuit for power supply
EP3242390B1 (en) Power control apparatus for sub-module of mmc converter
US20140049870A1 (en) Semiconductor module
US8787047B2 (en) System and method for dissipating energy on the primary side of a bi-directional switching power supply
KR101323896B1 (en) Apparatus and method for power supply control of system
JP2003189600A (en) POWER SUPPLY DEVICE AND POWER SUPPLY SYSTEM USING THE SAME
JP3753430B2 (en) Disk storage system
JP5050900B2 (en) Driving device for power conversion circuit and power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210729

R150 Certificate of patent or registration of utility model

Ref document number: 6923568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150