JP6938254B2

JP6938254B2 - 半導体装置、電池監視システム、昇圧回路の制御方法

Info

Publication number: JP6938254B2
Application number: JP2017137803A
Authority: JP
Inventors: 男也菅井
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2017-07-14
Filing date: 2017-07-14
Publication date: 2021-09-22
Anticipated expiration: 2037-07-14
Also published as: JP2019022292A

Description

本発明は、電圧を昇圧する昇圧回路を含む半導体装置及び電池監視システム、並びに昇圧回路の制御方法に関する。

電圧を昇圧する昇圧回路として、スイッチ素子を介して断続的に電源電圧をコンデンサに印加しつつ、このコンデンサの電圧を出力することにより、電源電圧よりも高い昇圧電圧を生成するチャージポンプ回路が知られている（例えば、特許文献１参照）。

当該チャージポンプ回路では、昇圧電圧と基準電圧との差分に応じて上記したスイッチ素子のオンオフ切り替え時のスイッチング周波数を変更することにより、所望の電圧値を有する昇圧電圧を得ている。

特開平０４−１６２５６０号公報

ところで、上記したチャージポンプ回路では、スイッチング周波数、つまりスイッチ素子のオンオフを切り替える発振信号の周波数を変化させることにより、昇圧電圧の電圧値を所定値に収束させている。

よって、当該発振信号の周波数は、昇圧電圧の電圧値が基準電圧と一致した際の周波数を中心として上下に変動することになる。この際、かかる発振信号を生成する回路で消費される電流はその周波数に依存して変化する。

従って、昇圧電圧の供給を受ける負荷回路に負荷変動が生じていない場合であっても、当該チャージポンプ回路で消費される電流は常に上下に変動することになる。これにより、接地ラインの電位が変動する場合があり、上記した負荷回路の動作精度の低下を招く虞があった。

そこで、本発明は、消費電流の変動を抑えることが可能な昇圧回路を含む半導体装置、電池監視システム、及び昇圧回路の制御方法を提供することを目的とする。

本発明に係る半導体装置は、直流の基本電圧を昇圧することにより電圧値が時間経過につれて増加する昇圧電圧を得る昇圧回路と、前記基本電圧を生成すると共に、前記昇圧電圧の電圧値が所定閾値以上である場合には前記基本電圧の電圧値を低下させる基本電圧生成部と、を有する。

また、本発明に係る電池監視システムは、充電可能な電池と、直流の基本電圧を昇圧することにより電圧値が時間経過につれて増加する昇圧電圧を得る昇圧部と、前記電池の電池残量を監視し前記電池残量を表す電池残量信号を生成する残量監視部と、前記電池残量信号に基づき前記電池に対して充電が必要であるか否かを判定し、充電が必要であると判定された場合に、前記昇圧電圧に基づいて前記電池を充電する充電電圧を生成して前記電池に印加する充電制御部と、を有し、前記昇圧部は、前記基本電圧を生成すると共に、前記昇圧電圧の電圧値が所定閾値以上である場合には前記基本電圧の電圧値を低下させる基本電圧生成部を含む。

また、本発明に係る昇圧回路の制御方法は、直流の基本電圧を昇圧することにより電圧値が時間経過につれて増加する昇圧電圧を得る昇圧回路の制御方法であって、前記昇圧電圧の電圧値が所定閾値以上である場合には前記基本電圧の電圧値を低下させる。

本発明においては、基本電圧を昇圧した昇圧電圧の電圧値を所望の電圧値（所定閾値）に維持させるにあたり、生成した昇圧電圧の電圧値が所定閾値以上である場合には基本電圧の電圧値を低下させるようにしている。これにより、基本電圧を昇圧する際のスイッチング周波数を変更することなく、昇圧電圧の電圧値を所望の電圧値に維持させることができるので、当該スイッチング周波数の変更に伴う消費電流の変動を無くすことが可能となる。

電池監視システム２００の構成を示すブロック図である。昇圧部１０の内部構成の一例を示す回路図である。昇圧部１０の内部動作の一例を表すタイムチャートである。昇圧部１０の内部構成の他の一例を示す回路図である。基本電圧生成部１０２ａの動作の一例を示すタイムチャートである。昇圧部１０の内部構成の変形例を示す回路図である。昇圧部１０の内部構成の他の一例を示す回路図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。

図１は、本発明に係る半導体装置を含む電池監視システム２００の構成を示すブロック図である。図１に示すように、電池監視システム２００は、充電可能な電池２１と、当該電池２１に対して充電及び残量監視等を行う電池監視ＩＣ（Integrated Circuit）２０と、を含む。

半導体装置としての電池監視ＩＣ２０には、昇圧部１０、残量監視部１１及び充電制御部１２が含まれている。また、電池監視ＩＣ２０には、電池２１の正極端子に接続するための外部端子ＴＭ１と、電池２１の負極端子に接続するための外部端子ＴＭ２と、が設けられている。

昇圧部１０は、直流の電圧を昇圧した昇圧電圧ＶＰを生成し、これを充電制御部１２に供給する。

残量監視部１１は、外部端子ＴＭ１の電位又は外部端子ＴＭ１に流れる電流に基づき、現時点での電池２１の電池残量を監視し、当該電池残量を表す電池残量信号を生成し、これを充電制御部１２に供給する。

充電制御部１２は、電池残量信号に基づき電池２１に対して充電が必要であるか否かを判定し、充電が必要であると判定された場合に、昇圧電圧ＶＰに基づいて生成した充電電圧ＶＣＤを、外部端子ＴＭ１及びＴＭ２を介して電池２１に印加する。

図２は、昇圧部１０の内部構成の一例を示す回路図である。図２に示すように、昇圧部１０は、昇圧回路としてのチャージポンプ回路１０１、及び基本電圧生成部１０２を含む。

チャージポンプ回路１０１は、基本電圧生成部１０２から供給された直流の基本電圧Ｖｉｎを受け、当該基本電圧Ｖｉｎを昇圧した昇圧電圧ＶＰを生成する。

チャージポンプ回路１０１は、図２に示すように発振回路ＯＳＣ、スイッチ素子ＳＷ１〜ＳＷ４、コンデンサＣ１及びＣ２を有する。

発振回路ＯＳＣは、例えば図３に示すように、オフ状態を促す論理レベル０の状態と、オン状態を促す論理レベル１の状態と、を交互に繰り返すスイッチ信号Ｓ１を生成する。更に、発振回路ＯＳＣは、スイッチ信号Ｓ１が論理レベル０の状態にある期間中に、オン状態を促す論理レベル１の状態となり、スイッチ信号Ｓ１が論理レベル１の状態にある期間中はオフ状態を促す論理レベル０の状態となるスイッチ信号Ｓ２を生成する。発振回路ＯＳＣは、スイッチ信号Ｓ１をスイッチ素子ＳＷ１及びＳＷ３に供給すると共に、スイッチ信号Ｓ２をスイッチ素子ＳＷ２及びＳＷ４に供給する。

スイッチ素子ＳＷ１は、スイッチ信号Ｓ１が論理レベル０の状態にある場合にはオフ状態となる。また、スイッチ素子ＳＷ１は、スイッチ信号Ｓ１が論理レベル１の状態にある場合にはオン状態となり、基本電圧ＶｉｎをラインＬ１に印加する。

スイッチ素子ＳＷ２は、スイッチ信号Ｓ２が論理レベル０の状態にある場合にはオフ状態となる。また、スイッチ素子ＳＷ２は、スイッチ信号Ｓ２が論理レベル１の状態にある場合にはオン状態となり、電源電圧ＶｄｄをラインＬ２に印加する。

スイッチ素子ＳＷ３は、スイッチ信号Ｓ１が論理レベル０の状態にある場合にはオフ状態となる。また、スイッチ素子ＳＷ３は、スイッチ信号Ｓ１が論理レベル１の状態にある場合にはオン状態となり、接地電圧をラインＬ２に印加する。

ラインＬ１には、コンデンサＣ１の一端が接続されており、ラインＬ２には当該コンデンサＣ１の他端が接続されている。

コンデンサＣ１は、ラインＬ１及びＬ２に印加された電圧によって充電及び放電を行う。

スイッチ素子ＳＷ４は、スイッチ信号Ｓ２が論理レベル１の状態にある場合にはオン状態となり、ラインＬ１の電圧を出力ラインＬ３に印加する。また、スイッチ素子ＳＷ４は、スイッチ信号Ｓ２が論理レベル０の状態にある場合にはオフ状態となり、ラインＬ１と出力ラインＬ３との電気的接続を遮断する。

出力ラインＬ３には、コンデンサＣ２の一端及び出力端子ＴＭが接続されている。当該コンデンサＣ２の他端には接地電圧が印加されている。コンデンサＣ２は、出力ラインＬ３の電圧を平滑化する。この際、当該コンデンサＣ２によって平滑化された出力ラインＬ３の電圧が昇圧電圧ＶＰとして、出力端子Ｔ０を介して出力される。

基本電圧生成部１０２は、昇圧電圧ＶＰに基づいて基本電圧Ｖｉｎを生成しこれをチャージポンプ回路１０１に供給する。尚、基本電圧Ｖｉｎは電源電圧Ｖｄｄと同一の電圧値、或いは当該電源電圧Ｖｄｄよりも低い電圧値を有する。

基本電圧生成部１０２は、ｐチャネルＭＯＳ（Metal Oxide Semiconductor）型のトランジスタＱ１及び抵抗Ｒ１を含む電圧検知回路、判定回路ＢＮ１、及び電圧生成回路ＩＮＧを有する。

図２に示すように、電圧検知回路のトランジスタＱ１のゲート端には電源電圧Ｖｄｄが印加されており、そのソース端はチャージポンプ回路１０１の出力ラインＬ３に接続されている。トランジスタＱ１のドレイン端は抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端には接地電圧が印加されている。

トランジスタＱ１は、自身のゲート・ソース間電圧が閾値電圧より高い場合にはオン状態となり、ゲート・ソース間電圧が閾値電圧以下となる場合にはオフ状態となる。トランジスタＱ１のドレイン端の電圧が検知電圧ＶＭ１として判定回路ＢＮ１に供給される。

ここで、トランジスタＱ１がオフ状態にある場合には、トランジスタＱ１のドレイン端の電圧が接地電圧となるので、接地電圧を有する検知電圧ＶＭ１が判定回路ＢＮ１に供給される。一方、トランジスタＱ１がオン状態にある場合には、トランジスタＱ１のドレイン端の電圧値は、昇圧電圧ＶＰをトランジスタＱ１及び抵抗Ｒ１で分圧した電圧、つまり昇圧電圧ＶＰに対応した電圧値となる。

すなわち、電圧検知回路（Ｑ１、Ｒ１）は、出力ラインＬ３の昇圧電圧ＶＰが電源電圧Ｖｄｄよりも高い場合にこの昇圧電圧を取り込み、当該昇圧電圧の電圧値に対応した検知電圧ＶＭ１を得る。そして、電圧検知回路（Ｑ１、Ｒ１）は、この昇圧電圧ＶＰに対応した電圧値を有する検知電圧ＶＭ１を判定回路ＢＮ１に供給する。

尚、上記したように電圧検知回路（Ｑ１、Ｒ１）では、出力ラインＬ３の電圧が電源電圧Ｖｄｄより低い場合にはトランジスタＱ１がオフ状態となり、抵抗Ｒ１には電流が流れ込まないので、電流消費量が抑えられる。

判定回路ＢＮ１は、例えばインバータが直列に複数個接続されたバッファ等からなる。判定回路ＢＮ１は、検知電圧ＶＭ１が自身の閾値電圧以上であるか否かを判定する。この際、検知電圧ＶＭ１の方が閾値電圧より低い場合には、判定回路ＢＮ１は、論理レベル０の電圧値設定信号ＳＣ１を生成する。一方、検知電圧ＶＭ１が閾値電圧以上となる場合には、判定回路ＢＮ１は、論理レベル１の電圧値設定信号ＳＣ１を生成する。

すなわち、判定回路ＢＮ１は、検知電圧ＶＭ１に基づき昇圧電圧が所定閾値未満であるか否かを判定する。判定回路ＢＮ１は、その判定結果として生成した上記電圧値設定信号ＳＣ１を電圧生成回路ＩＮＧに供給する。

電圧生成回路ＩＮＧは、電圧値設定信号ＳＣ１に基づく電圧値を有する直流電圧を基本電圧Ｖｉｎとして生成する。すなわち、電圧値設定信号ＳＣ１が論理レベル０を表す場合には、電圧生成回路ＩＮＧは、所定の電圧値Ｖ１を有する基本電圧Ｖｉｎを生成する。また、電圧値設定信号ＳＣ１が論理レベル１を表す場合には、電圧生成回路ＩＮＧは、電圧値Ｖ１よりも低い電圧値Ｖ２を有する基本電圧Ｖｉｎを生成する。

つまり、電圧生成回路ＩＮＧは、判定回路ＢＮ１の判定結果に基づき、電圧値Ｖ１及び電圧値Ｖ２のうちの一方の電圧値を有する基本電圧Ｖｉｎを生成する。

かかる構成により、基本電圧生成部１０２は、昇圧電圧ＶＰの電圧値が所定の閾値ｔｈより低い場合には電圧値Ｖ１を有する基本電圧Ｖｉｎをチャージポンプ回路１０１に供給する。また、基本電圧生成部１０２は、昇圧電圧ＶＰの電圧値が所定の閾値ｔｈ以上となる場合には基本電圧Ｖｉｎの電圧値を電圧値Ｖ１からＶ２に低下させる。

以下に、図２に示す構成を有する昇圧部１０の内部動作について図３に示すタイムチャートを参照して説明する。

スイッチ素子ＳＷ１及びＳＷ３は、図３に示すように、スイッチ信号Ｓ１が論理レベル１の状態にある間に亘りオン状態となる。これにより、コンデンサＣ１の一端に基本電圧Ｖｉｎが印加されると共に、当該コンデンサＣ１の他端には接地電圧が印加され、コンデンサＣ１が当該基本電圧Ｖｉｎによって充電される（第１工程ＯＰ１）。

その後、スイッチ信号Ｓ１が論理レベル０、スイッチ信号Ｓ２が論理レベル１に切り替わると、スイッチ素子ＳＷ１及びＳＷ３がオフ状態、スイッチ素子ＳＷ２及びＳＷ４がオン状態となる。これにより、接地電圧に代わり電源電圧ＶｄｄがコンデンサＣ１の他端に印加されると共に、コンデンサＣ１の一端が出力ラインＬ３に接続される。これにより、コンデンサＣ１が放電し、電圧（Ｖｉｎ＋Ｖｄｄ）に対応した電荷がスイッチ素子ＳＷ４を介して出力ラインＬ３に送出され、出力ラインＬ３の電圧が上昇する（第２工程ＯＰ２）。

このような第１工程ＯＰ１及び第２工程ＯＰ２によるチャージポンプ動作を、スイッチ信号Ｓ１及びＳ２に応じて繰り返し実行することにより、出力ラインＬ３の電圧が図３に示すように徐々に増加する。

すなわち、チャージポンプ回路１０１は、当該チャージポンプ動作（ＯＰ１、ＯＰ２）を繰り返し実行することにより、基本電圧Ｖｉｎを昇圧した電圧を昇圧電圧として出力ラインＬ３上に生成する。

基本電圧生成部１０２は、昇圧電圧の電圧値が所定の閾値ｔｈ未満である場合、例えば図３に示す時点ｔ０〜ｔ１の期間中は、論理レベル０の電圧値設定信号ＳＣ１を電圧生成回路ＩＮＧに供給する。よって、この間、チャージポンプ回路１０１は、電圧値Ｖ１を有する基本電圧Ｖｉｎを受けてその電圧値を昇圧するチャージポンプ動作（ＯＰ１、ＯＰ２）を行う。

ここで、昇圧電圧の電圧値が所定の閾値ｔｈ以上になると、基本電圧生成部１０２は、電圧値設定信号ＳＣ１を論理レベル０から論理レベル１に切り替える。例えば、図３に示す一例では、時点ｔ１又はｔ３において基本電圧生成部１０２は、電圧値設定信号ＳＣ１を論理レベル０から論理レベル１に切り替える。

これにより、第１工程ＯＰ１においてコンデンサＣ１の一端に印加される基本電圧Ｖｉｎの電圧値がＶ１からＶ２に低下する。よって、その直後の第２工程ＯＰ２、例えば図３に示す時点ｔ２又はｔ４において、電圧値Ｖ２を有する基本電圧Ｖｉｎと電源電圧Ｖｄｄとによる電圧（Ｖｉｎ＋Ｖｄｄ）に対応した電荷が出力ラインＬ３に送出される。それに伴い昇圧電圧の電圧値が急峻に低下して、昇圧電圧の電圧値が所定の閾値ｔｈ未満になると、基本電圧生成部１０２は、電圧値設定信号ＳＣ１を論理レベル１から論理レベル０に切り替える。これにより、基本電圧Ｖｉｎの電圧値は、Ｖ２から当該Ｖ２よりも高い電圧値Ｖ１に戻る。

よって、その後の第１工程ＯＰ１及び第２工程ＯＰ２によるチャージポンプ動作により、再び、昇圧電圧の電圧値が増加して行く。この際、チャージポンプ回路１０１では、かかる昇圧電圧をコンデンサＣ２によって平滑化することにより、その電圧値を所定の閾値ｔｈに収束させた昇圧電圧ＶＰを出力する。

このように、図２に示す昇圧部１０は、上記したチャージポンプ動作により、基本電圧Ｖｉｎを昇圧してその電圧値が時間経過に伴い増加する昇圧電圧ＶＰを得る。

この際、当該昇圧部１０では、昇圧電圧ＶＰが所定の閾値ｔｈ以上となった場合には、基本電圧Ｖｉｎの電圧値を電圧値Ｖ１から電圧値Ｖ２に低下させる制御を施すことにより、昇圧電圧ＶＰの電圧値を所定の閾値ｔｈに維持させている。

よって、昇圧部１０の動作によれば、抵抗Ｒ１の抵抗値により、昇圧電圧ＶＰの電圧値がスイッチ素子ＳＷ４の耐圧未満に抑えることが可能となる。

更に、昇圧部１０によれば、昇圧電圧ＶＰの電圧値を制御するにあたり、チャージポンプのスイッチング周波数（スイッチ信号Ｓ１及びＳ２の周波数）を変更する必要が無いので、スイッチング周波数の変更に伴って生じる消費電流変動を無くすことが可能となる。

これにより、昇圧部１０を備えた例えば図１に示すような電池監視システム２００では、昇圧部１０の動作に伴う接地ラインの電位変動が抑制され、精度の高い電池監視動作を提供することが可能となる。

尚、図２及び図３に示す一例では、基本電圧Ｖｉｎの電圧値を電圧Ｖ１及びＶ２の２段階で切り替えているが、３段階以上に細分化して基本電圧Ｖｉｎの電圧値を切り替えるようにしても良い。

図４は、かかる点に鑑みて為された昇圧部１０の構成の他の一例を示す回路図である。尚、図４に示される構成では、図２に示す基本電圧生成部１０２に代えて基本電圧生成部１０２ａを採用した点を除く他の構成は図２に示すものと同一である。そこで、以下に、基本電圧生成部１０２ａを中心に、その動作について説明する。

基本電圧生成部１０２ａは、以下に示す第１〜第３の電圧検知回路、判定回路ＢＮ１〜ＢＮ３、電圧生成回路ＩＮＧａを含む。尚、第１の電圧検知回路は、図３と同様にｐチャネルＭＯＳ型のトランジスタＱ１及び抵抗Ｒ１を含む。また、第２の電圧検知回路は、ｐチャネルＭＯＳ型のトランジスタＱ２及び抵抗Ｒ２を含み、第３の電圧検知回路は、ｐチャネルＭＯＳ型のトランジスタＱ３及び抵抗Ｒ３を含む。

図４に示すように、トランジスタＱ１のゲート端には電源電圧Ｖｄｄが印加されており、ソース端はチャージポンプ回路１０２の出力ラインＬ３に接続されている。トランジスタＱ１のドレイン端は抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端には接地電圧が印加されている。抵抗Ｒ１の一端に生じた電圧が検知電圧ＶＭ１として判定回路ＢＮ１に供給される。

また、トランジスタＱ２のゲート端には電源電圧Ｖｄｄが印加されており、ソース端はチャージポンプ回路１０１の出力ラインＬ３に接続されている。トランジスタＱ２のドレイン端は、抵抗Ｒ１よりも低い抵抗値を有する抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端には接地電圧が印加されている。抵抗Ｒ２の一端に生じた電圧が検知電圧ＶＭ２として判定回路ＢＮ２に供給される。

また、トランジスタＱ３のゲート端には電源電圧Ｖｄｄが印加されており、ソース端はチャージポンプ回路１０１の出力ラインＬ３に接続されている。トランジスタＱ３のドレイン端は、抵抗Ｒ２よりも低い抵抗値を有する抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端には接地電圧が印加されている。抵抗Ｒ３の一端に生じた電圧が検知電圧ＶＭ３として判定回路ＢＮ３に供給される。

トランジスタＱ１〜Ｑ３の各々は、自身のゲート・ソース間電圧が閾値電圧より高い場合にオン状態となる一方、このゲート・ソース間電圧が閾値電圧以下となる場合にはオフ状態となる。

トランジスタＱ１がオフ状態にある場合には、トランジスタＱ１のドレイン端の電圧が接地電圧となるので、接地電圧を有する検知電圧ＶＭ１が判定回路ＢＮ１に供給される。一方、トランジスタＱ１がオン状態にある場合には、トランジスタＱ１のドレイン端の電圧値は、昇圧電圧ＶＰをトランジスタＱ１及び抵抗Ｒ１で分圧した電圧値となり、当該電圧値を有する検知電圧ＶＭ１が判定回路ＢＮ１に供給される。

また、トランジスタＱ２がオフ状態にある場合には、トランジスタＱ２のドレイン端の電圧が接地電圧となるので、接地電圧を有する検知電圧ＶＭ２が判定回路ＢＮ２に供給される。一方、トランジスタＱ２がオン状態にある場合には、トランジスタＱ２のドレイン端の電圧値は、昇圧電圧ＶＰをトランジスタＱ２及び抵抗Ｒ２で分圧した電圧値となり、当該電圧値を有する検知電圧ＶＭ２が判定回路ＢＮ２に供給される。

また、トランジスタＱ３がオフ状態にある場合には、トランジスタＱ３のドレイン端の電圧が接地電圧となるので、接地電圧を有する検知電圧ＶＭ３が判定回路ＢＮ３に供給される。一方、トランジスタＱ３がオン状態にある場合には、トランジスタＱ３のドレイン端の電圧値は、昇圧電圧ＶＰをトランジスタＱ３及び抵抗Ｒ３で分圧した電圧値となり、当該電圧値を有する検知電圧ＶＭ３が判定回路ＢＮ３に供給される。

判定回路ＢＮ１〜ＢＮ３の各々は、例えばインバータが偶数個、直列に接続されたバッファ等からなる。

判定回路ＢＮ１は、検知電圧ＶＭ１が自身の閾値電圧以上であるか否かを判定する。判定回路ＢＮ１は、検知電圧ＶＭ１が閾値電圧より低い合には論理レベル０を有する電圧値設定信号ＳＣ１を生成し、検知電圧ＶＭ１が閾値電圧以上となる場合には論理レベル１の電圧値設定信号ＳＣ１を生成する。判定回路ＢＮ１は、電圧値設定信号ＳＣ１を電圧生成回路ＩＮＧａに供給する。

判定回路ＢＮ２は、検知電圧ＶＭ２が自身の閾値電圧以上であるか否かを判定する。判定回路ＢＮ２は、検知電圧ＶＭ２が閾値電圧より低い場合には論理レベル０を有する電圧値設定信号ＳＣ２を生成し、検知電圧ＶＭ２が閾値電圧以上となる場合には論理レベル１の電圧値設定信号ＳＣ２を生成する。判定回路ＢＮ２は、電圧値設定信号ＳＣ２を電圧生成回路ＩＮＧａに供給する。

判定回路ＢＮ３は、検知電圧ＶＭ３が自身の閾値電圧以上であるか否かを判定する。判定回路ＢＮ３は、検知電圧ＶＭ３が閾値電圧より低い場合には論理レベル０を有する電圧値設定信号ＳＣ３を生成し、検知電圧ＶＭ３が閾値電圧以上となる場合には論理レベル１の電圧値設定信号ＳＣ３を生成する。判定回路ＢＮ３は、電圧値設定信号ＳＣ３を電圧生成回路ＩＮＧａに供給する。

電圧生成回路ＩＮＧａは、判定回路ＢＮ１〜ＢＮ３の判定結果である電圧値設定信号ＳＣ１〜ＳＣ３に基づき、以下の大小関係を有する電圧値Ｖ１、Ｖ２、Ｖ３又はＶ４のうちの１つの電圧値を有する基本電圧Ｖｉｎを生成する。

Ｖ１＞Ｖ２＞Ｖ３＞Ｖ４
図５は、図３に示す時点ｔ１付近を抜粋して、基本電圧生成部１０２ａ内の動作の一例を表すタイムチャートである。

図５において、基本電圧生成部１０２ａでは、出力ラインＬ３の電圧、つまり昇圧電圧の電圧値が所定の第１の閾値ｔｈ１未満である場合には、夫々が論理レベル０を有する電圧値設定信号ＳＣ１〜ＳＣ３が電圧生成回路ＩＮＧａに供給される。これにより、電圧生成回路ＩＮＧａは、図５に示すように、電圧値Ｖ１を有する基本電圧Ｖｉｎをスイッチ素子ＳＷ１に供給する。

また、かかる昇圧電圧が図５に示すように第１の閾値ｔｈ１以上であり且つ第２の閾値ｔｈ２未満である場合、基本電圧生成部１０２ａでは、以下の論理レベルを有する電圧値設定信号ＳＣ１〜ＳＣ３が電圧生成回路ＩＮＧａに供給される。

ＳＣ１：論理レベル１
ＳＣ２：論理レベル０
ＳＣ３：論理レベル０
これにより、電圧生成回路ＩＮＧａは、図５に示すように、電圧値Ｖ１より低い電
圧値Ｖ２を有する基本電圧Ｖｉｎをスイッチ素子ＳＷ１に供給する。

また、この昇圧電圧が図５に示すように第２の閾値ｔｈ２以上であり且つ第３の閾値ｔｈ３未満である場合、基本電圧生成部１０２ａは、以下の論理レベルを有する電圧値設定信号ＳＣ１〜ＳＣ３を電圧生成回路ＩＮＧａに供給する。

ＳＣ１：論理レベル１
ＳＣ２：論理レベル１
ＳＣ３：論理レベル０
これにより、電圧生成回路ＩＮＧａは、図５に示すように、電圧値Ｖ２より低い電圧値Ｖ３を有する基本電圧Ｖｉｎをスイッチ素子ＳＷ１に供給する。

また、この昇圧電圧が図５に示すように第３の閾値ｔｈ３以上である場合、基本電圧生成部１０２ａは、以下の論理レベルを有する電圧値設定信号ＳＣ１〜ＳＣ３を電圧生成回路ＩＮＧａに供給する。

ＳＣ１：論理レベル１
ＳＣ２：論理レベル１
ＳＣ３：論理レベル１
これにより、電圧生成回路ＩＮＧａは、図５に示すように、電圧値Ｖ３より低い電圧値Ｖ４を有する基本電圧Ｖｉｎをスイッチ素子ＳＷ１に供給する。

上述したように、基本電圧生成部１０２ａは、昇圧電圧が図５に示す第１の閾値ｔｈ１未満である場合には、電圧値Ｖ１を有する基本電圧Ｖｉｎをチャージポンプ回路１０１に供給する。また、基本電圧生成部１０２ａは、昇圧電圧が第１の閾値ｔｈ１以上であり且つ第２の閾値ｔｈ２未満である場合には、電圧値Ｖ１よりも低い電圧値Ｖ２を有する基本電圧Ｖｉｎをチャージポンプ回路１０１に供給する。

また、基本電圧生成部１０２ａは、昇圧電圧が第２の閾値ｔｈ２以上であり且つ第３の閾値ｔｈ３未満である場合には、電圧値Ｖ２よりも低い電圧値Ｖ３を有する基本電圧Ｖｉｎをチャージポンプ回路１０１に供給する。また、基本電圧生成部１０２ａは、昇圧電圧が第３の閾値ｔｈ３以上である場合には、電圧値Ｖ３よりも低い電圧値Ｖ４を有する基本電圧Ｖｉｎをチャージポンプ回路１０１に供給する。

すなわち、基本電圧生成部１０２ａでは、昇圧電圧に基づき、図５に示すように、昇圧の元となる基本電圧Ｖｉｎの電圧値を電圧値Ｖ１〜Ｖ４の４段階で切り替えている。

この際、基本電圧Ｖｉｎの電圧値を４段階以外の段数で切り替える場合には、基本電圧生成部１０２ａとして、以下のようなｐチャネル型の第１〜第Ｎ（Ｎは２以上の整数）のトランジスタ、第１〜第Ｎの抵抗、判定回路、及び電圧生成回路を含むものを採用すれば良い。

つまり、第１〜第Ｎのトランジスタ各々のソース端には昇圧電圧が印加されており、夫々のゲート端には電源電圧が印加されている。第１〜第Ｎのトランジスタのドレイン端には、互いに抵抗値が異なる第１〜第Ｎの抵抗の一端が接続されている。判定回路は、第１〜第Ｎのトランジスタ各々のドレイン端毎にそのドレイン端の電圧値が閾値電圧以上であるか否かを判定する。そして、電圧生成回路が、この判定回路によるＮ個の判定結果に基づき第１〜第（Ｎ＋１）の電圧値のうちの１つの電圧値を有する電圧を基本電圧として生成するのである。

これにより、基本電圧Ｖｉｎの電圧値を（Ｎ＋１）段階で切り替えることが可能となるので、図２に示す構成のように基本電圧Ｖｉｎの電圧値を２段階に切り替えるものに比べて、昇圧電圧ＶＰの電圧値を精度良く所望の電圧値（ｔｈ）に維持することが可能となる。

要するに、基本電圧生成部１０２ａとしては、昇圧電圧が第１の閾値ｔｈ１以上となる場合に、図５に示すように当該昇圧電圧と第１の閾値ｔｈ１との差に対応した分だけ基本電圧Ｖｉｎの電圧値を低下させるものであれば良いのである。これにより、昇圧電圧ＶＰの電圧値を精度良く所望電圧に維持させることが可能となる。

また、図２に示す構成では、第２工程ＯＰ２において、スイッチ素子ＳＷ２を介して電源電圧ＶｄｄをコンデンサＣ１の他端に印加することによりコンデンサＣ１を放電させているが、放電させる為にコンデンサＣ１に印加する電圧は電源電圧Ｖｄｄに限らない。

図６は、かかる点に鑑みて為された昇圧部１０の変形例を示す回路図である。尚、図６に示す構成では、基本電圧Ｖｉｎをスイッチ素子ＳＷ１のみならずスイッチ素子ＳＷ２にも供給した点を除く他の構成は図２に示すものと同一である。

すなわち、図６に示す構成では、第２工程ＯＰ２において、スイッチ素子ＳＷ２を介して基本電圧ＶｉｎをコンデンサＣ１の他端に印加することにより、当該コンデンサＣ１を放電させるのである。

また、図２に示すチャージポンプ回路１０１では、１系統分のチャージポンプ（Ｃ１、ＳＷ１〜ＳＷ４）によって基本電圧Ｖｉｎを昇圧しているが、互いに異なる位相で動作する２系統分のチャージポンプによって昇圧を行うようにしても良い。

図７は、かかる点に鑑みて為された昇圧部１０の他の構成を示す回路図である。尚、図７に示される構成では、チャージポンプ回路１０１に代えて２系統分のチャージポンプを含むチャージポンプ回路１０１ａを採用した点を除く他の構成は図２と同一である。チャージポンプ回路１０１ａには、図２に示す第１のチャージポンプ（Ｃ１、ＳＷ１〜ＳＷ４）と共に、コンデンサＣ３、スイッチ素子ＳＷ１１〜ＳＷ１４を有する第２のチャージポンプが含まれている。

図７において、スイッチ素子ＳＷ１１は、スイッチ信号Ｓ２が論理レベル０の状態にある場合にはオフ状態となる。また、スイッチ素子ＳＷ１１は、スイッチ信号Ｓ２が論理レベル１の状態にある場合にはオン状態となり、基本電圧ＶｉｎをラインＬ１１に印加する。スイッチ素子ＳＷ１２は、スイッチ信号Ｓ１が論理レベル０の状態にある場合にはオフ状態となる。また、スイッチ素子ＳＷ１２は、スイッチ信号Ｓ１が論理レベル１の状態にある場合にはオン状態となり、電源電圧ＶｄｄをラインＬ１２に印加する。スイッチ素子ＳＷ１３は、スイッチ信号Ｓ２が論理レベル０の状態にある場合にはオフ状態となる。また、スイッチ素子ＳＷ１３は、スイッチ信号Ｓ２が論理レベル１の状態にある場合にはオン状態となり、接地電圧をラインＬ１２に印加する。

ラインＬ１１には、コンデンサＣ３の一端が接続されており、ラインＬ１２には当該コンデンサＣ３の他端が接続されている。コンデンサＣ３は、ラインＬ１１及びＬ１２に印加された電圧によって充電及び放電を行う。

スイッチ素子ＳＷ１４は、スイッチ信号Ｓ１が論理レベル１の状態にある場合にオン状態となり、ラインＬ１１と出力ラインＬ３とを電気的に接続する。この際、スイッチ素子ＳＷ１４は、ラインＬ１１の電圧を出力ラインＬ３に印加する。また、スイッチ素子ＳＷ１４は、スイッチ信号Ｓ１が論理レベル０の状態にある場合にはオフ状態となり、ラインＬ１１と出力ラインＬ３との電気的接続を遮断する。

スイッチ素子ＳＷ１１及びＳＷ１３は、図３に示すようにスイッチ信号Ｓ１が論理レベル０、スイッチ信号Ｓ２が論理レベル１の状態にある間に亘りオン状態となる。すなわち、図３に示す第２工程ＯＰ２において、コンデンサＣ１の一端に基本電圧Ｖｉｎが印加されると共に、当該コンデンサＣ１の他端には接地電圧が印加され、コンデンサＣ１が当該基本電圧Ｖｉｎによって充電される。

その後、スイッチ信号Ｓ１が論理レベル１、スイッチ信号Ｓ２が論理レベル０に切り替わる第１工程ＯＰ１において、接地電圧に代わり電源電圧ＶｄｄがコンデンサＣ１の他端に印加され、コンデンサＣ１の一端が出力ラインＬ３に接続される。これにより、コンデンサＣ１が放電し、電圧（Ｖｉｎ＋Ｖｄｄ）に対応した電荷がスイッチ素子ＳＷ１４を介して出力ラインＬ３に送出されて出力ラインＬ３の電圧を増加させる。

よって、図７に示すチャージポンプ回路１０１ａでは、第１のチャージポンプ（Ｃ１、ＳＷ１〜ＳＷ４）が充電状態（又は放電状態）にある間は、第２のチャージポンプ（Ｃ３、ＳＷ１１〜ＳＷ１４）が放電状態（又は充電状態）にある。これにより、コンデンサＣ１及びＣ２から交互に、且つ絶え間なく出力ラインＬ３に電荷が送出されるので、コンデンサＣ１のみから断続的に電荷が送出される図２に示す構成を採用した場合に比して、高速な昇圧動作が為される。

１０昇圧部
２０電池監視ＩＣ
２１電池
１０１チャージポンプ回路
１０２基本電圧生成部
２００電池監視システム
ＢＮ１判定回路
Ｃ１、Ｃ２コンデンサ
ＩＮＧ電圧生成回路
ＯＳＣ発振回路
ＳＷ１〜ＳＷ４スイッチ素子

Claims

直流の基本電圧を昇圧することにより電圧値が時間経過につれて増加する昇圧電圧を得る昇圧回路と、
前記基本電圧を生成すると共に、前記昇圧電圧の電圧値が所定閾値以上である場合には前記基本電圧の電圧値を低下させる基本電圧生成部と、を有し、
前記基本電圧生成部は、前記昇圧電圧が前記所定閾値以上となった場合に前記昇圧電圧と前記所定閾値との差に対応した分だけ前記基本電圧の電圧値を低下させ、
前記基本電圧生成部は、
電源電圧が夫々のゲート端に印加されており、前記昇圧電圧が夫々のソース端に印加されているｐチャネル型の第１〜第Ｎ（Ｎは２以上の整数）のトランジスタと、
前記第１〜第Ｎのトランジスタのドレイン端に夫々の一端が接地されており、互いに抵抗値が異なる第１〜第Ｎの抵抗と、
前記第１〜第Ｎのトランジスタ各々のドレイン端毎にドレイン端の電圧値が閾値電圧以上であるか否かを判定する判定回路と、
前記判定回路によるＮ個の判定結果に基づき第１〜第（Ｎ＋１）の電圧値のうちの１つの電圧値を有する直流電圧を前記基本電圧として生成する電圧生成回路と、を有することを特徴とする半導体装置。
前記昇圧回路は、
コンデンサ及び出力ラインを含み、前記コンデンサの一端に前記基本電圧を印加して前記コンデンサを充電する第１工程と、前記コンデンサを放電すると共に当該放電によって前記コンデンサの一端に生じた電圧を前記出力ラインに印加する第２工程と、を交互に繰り返し実行することにより前記出力ラインに前記昇圧電圧を生成するチャージポンプ回路を含むことを特徴とする請求項１に記載の半導体装置。
前記昇圧回路は、前記第２工程において、前記コンデンサの他端に電源電圧を印加することにより前記コンデンサを放電させることを特徴とする請求項２に記載の半導体装置。
前記昇圧回路は、前記第２工程において、前記コンデンサの他端に前記基本電圧を印加することにより前記コンデンサを放電させることを特徴とする請求項２に記載の半導体装置。
前記昇圧回路は、
第１のコンデンサ及び出力ラインを含み、前記第１のコンデンサの一端に前記基本電圧を印加して前記第１のコンデンサを充電する第１工程と、前記第１のコンデンサを放電すると共に当該放電によって前記第１のコンデンサの一端に生じた電圧を前記出力ラインに印加する第２工程と、を交互に繰り返し実行することにより前記出力ラインに前記昇圧電圧を生成する第１のチャージポンプ回路と、
第２のコンデンサを含み、前記第２工程の実行タイミングで前記第２のコンデンサの一端に前記基本電圧を印加して前記第２のコンデンサを充電し、前記第１工程の実行タイミングで前記第２のコンデンサを放電すると共に当該放電によって前記第２のコンデンサの一端に生じた電圧を前記出力ラインに印加する第２のチャージポンプ回路と、を含むことを特徴とする請求項１に記載の半導体装置。
充電可能な電池と、
直流の基本電圧を昇圧することにより電圧値が時間経過につれて増加する昇圧電圧を得る昇圧部と、
前記電池の電池残量を監視し前記電池残量を表す電池残量信号を生成する残量監視部と、
前記電池残量信号に基づき前記電池に対して充電が必要であるか否かを判定し、充電が必要であると判定された場合に、前記昇圧電圧に基づいて前記電池を充電する充電電圧を生成して前記電池に印加する充電制御部と、を有し、
前記昇圧部は、
前記基本電圧を生成すると共に、前記昇圧電圧の電圧値が所定閾値以上である場合には前記基本電圧の電圧値を低下させる基本電圧生成部を含み、
前記基本電圧生成部は、前記昇圧電圧が前記所定閾値以上となった場合に前記昇圧電圧と前記所定閾値との差に対応した分だけ前記基本電圧の電圧値を低下させ、
前記基本電圧生成部は、
電源電圧が夫々のゲート端に印加されており、前記昇圧電圧が夫々のソース端に印加されているｐチャネル型の第１〜第Ｎ（Ｎは２以上の整数）のトランジスタと、
前記第１〜第Ｎのトランジスタのドレイン端に夫々の一端が接地されており、互いに抵抗値が異なる第１〜第Ｎの抵抗と、
前記第１〜第Ｎのトランジスタ各々のドレイン端毎にドレイン端の電圧値が閾値電圧以上であるか否かを判定する判定回路と、
前記判定回路によるＮ個の判定結果に基づき第１〜第（Ｎ＋１）の電圧値のうちの１つの電圧値を有する直流電圧を前記基本電圧として生成する電圧生成回路と、を有することを特徴とする電池監視システム。
直流の基本電圧を昇圧することにより電圧値が時間経過につれて増加する昇圧電圧を得る昇圧回路の制御方法であって、
前記基本電圧を生成する基本電圧生成部を前記昇圧回路に接続し、
前記基本電圧生成部は、
電源電圧が夫々のゲート端に印加されており、前記昇圧電圧が夫々のソース端に印加されているｐチャネル型の第１〜第Ｎ（Ｎは２以上の整数）のトランジスタと、
前記第１〜第Ｎのトランジスタのドレイン端に夫々の一端が接地されており、互いに抵抗値が異なる第１〜第Ｎの抵抗と、
前記第１〜第Ｎのトランジスタ各々のドレイン端毎にドレイン端の電圧値が閾値電圧以上であるか否かを判定する判定回路と、
前記判定回路によるＮ個の判定結果に基づき第１〜第（Ｎ＋１）の電圧値のうちの１つの電圧値を有する直流電圧を前記基本電圧として生成する電圧生成回路と、を有し、
前記昇圧電圧の電圧値が所定閾値以上である場合には、前記基本電圧生成部により、前記昇圧電圧と前記所定閾値との差に対応した分だけ前記基本電圧の電圧値を低下させることを特徴とする昇圧回路の制御方法。