JP6942989B2 - Electronic components - Google Patents
Electronic components Download PDFInfo
- Publication number
- JP6942989B2 JP6942989B2 JP2017064822A JP2017064822A JP6942989B2 JP 6942989 B2 JP6942989 B2 JP 6942989B2 JP 2017064822 A JP2017064822 A JP 2017064822A JP 2017064822 A JP2017064822 A JP 2017064822A JP 6942989 B2 JP6942989 B2 JP 6942989B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- electrode
- layer
- region
- sintered metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、電子部品に関する。 The present invention relates to electronic components.
直方体形状を呈しており、実装面とされる主面と、主面と隣り合う側面と、を有している素体と、側面に配置されている電極部を有する外部電極と、を備えている電子部品が知られている（たとえば、特許文献１参照）。特許文献１に記載された電子部品では、電極部が、側面上に形成されている焼結金属層と、焼結金属層上に形成されているめっき層と、を有している第一領域と、側面上に形成されている焼結金属層と、焼結金属層上に形成されている導電性樹脂層と、導電性樹脂層上に形成されているめっき層と、を有し、かつ、第一領域よりも主面寄りに位置している第二領域と、を有している。 It has a rectangular parallelepiped shape, and includes a main surface as a mounting surface, a side surface adjacent to the main surface, and an external electrode having an electrode portion arranged on the side surface. Electronic components are known (see, for example, Patent Document 1). In the electronic component described in Patent Document 1, the electrode portion has a first region having a sintered metal layer formed on the side surface and a plating layer formed on the sintered metal layer. A sintered metal layer formed on the side surface, a conductive resin layer formed on the sintered metal layer, and a plating layer formed on the conductive resin layer. It has a second region, which is located closer to the main surface than the first region.
本発明の一つの態様は、素体におけるクラックの発生が確実に抑制されている電子部品を提供することを目的とする。 One aspect of the present invention is to provide an electronic component in which the occurrence of cracks in the element body is surely suppressed.
本発明者らの調査研究の結果、以下の事項が判明した。電子部品が電子機器にはんだ実装されている場合、電子機器から電子部品に作用する外力が、はんだ実装の際に形成されたはんだフィレットから外部電極を通して素体に応力として作用することがある。このとき、応力は、焼結金属層の端縁に集中する傾向があるため、当該端縁が起点となって、素体にクラックが発生するおそれがある。応力は、特に、側面に直交する方向から見たときの焼結金属層の主面側の端部領域の端縁に集中する傾向がある。 As a result of the research conducted by the present inventors, the following matters were found. When an electronic component is solder-mounted on an electronic device, an external force acting on the electronic component from the electronic device may act as a stress on the element body from a solder fillet formed at the time of solder mounting through an external electrode. At this time, since the stress tends to be concentrated on the edge of the sintered metal layer, the edge may be the starting point and cracks may occur in the element body. The stress tends to be particularly concentrated at the edge of the end region on the main surface side of the sintered metal layer when viewed from a direction orthogonal to the side surface.
本発明の一つの態様に係る電子部品は、直方体形状を呈しており、実装面とされる主面と、主面と隣り合う側面と、を有している素体と、側面に配置されている電極部を有する外部電極と、を備え、電極部は、側面上に形成されている焼結金属層と、焼結金属層上に形成されているめっき層と、を有している第一領域と、側面上に形成されている焼結金属層と、焼結金属層上と側面上とわたって形成されている導電性樹脂層と、導電性樹脂層上に形成されているめっき層と、を有し、かつ、第一領域よりも主面寄りに位置している第二領域と、を有している。 The electronic component according to one aspect of the present invention has a rectangular shape, and is arranged on a main surface as a mounting surface, a body having a side surface adjacent to the main surface, and a side surface. First, it comprises an external electrode having an electrode portion, and the electrode portion has a sintered metal layer formed on a side surface and a plating layer formed on the sintered metal layer. The region, the sintered metal layer formed on the side surface, the conductive resin layer formed on the sintered metal layer and the side surface, and the plating layer formed on the conductive resin layer. , And a second region located closer to the main surface than the first region.
本発明の一つの態様に係る電子部品では、第一領域よりも主面寄りに位置している第二領域が、焼結金属層上と側面上とわたって形成されている導電性樹脂層を有しているので、第二領域が有している焼結金属層の端縁が、導電性樹脂層により覆われる。このため、はんだフィレットを通して電子部品に外力が作用する場合でも、第二領域が有している焼結金属層の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、クラックが素体に発生するのが確実に抑制される。 In the electronic component according to one aspect of the present invention, the conductive resin layer in which the second region located closer to the main surface than the first region is formed over the sintered metal layer and the side surface. Since it has, the edge of the sintered metal layer possessed by the second region is covered with the conductive resin layer. Therefore, even when an external force acts on the electronic component through the solder fillet, it is difficult for stress to concentrate on the edge of the sintered metal layer possessed by the second region, and the edge is unlikely to be the starting point of cracks. Therefore, the occurrence of cracks in the element body is surely suppressed.
特許文献１に記載された電子部品では、第二領域が有している焼結金属層の端縁が、導電性樹脂層により覆われていない。このため、第二領域が有している焼結金属層の端縁に応力が集中し易く、当該端縁がクラックの起点となるおそれがある。 In the electronic component described in Patent Document 1, the edge of the sintered metal layer possessed by the second region is not covered with the conductive resin layer. Therefore, stress is likely to be concentrated on the edge of the sintered metal layer of the second region, and the edge may be the starting point of cracks.
第二領域は、導電性樹脂層が焼結金属層上に形成されている第一部分と、導電性樹脂層が側面上に形成されている第二部分と、を有しており、第二部分の幅は、主面から離れるにしたがって連続的に小さくなっていてもよい。 The second region has a first portion in which the conductive resin layer is formed on the sintered metal layer and a second portion in which the conductive resin layer is formed on the side surface, and the second portion. The width of may decrease continuously as the distance from the main surface increases.
めっき層には、めっき層の形成過程で、内部応力が生じる。めっき層の平面視での形状が角を有している場合、当該角で内部応力が集中する傾向がある。このため、めっき層の上記角では、めっき層又はめっき層の下に位置している導電性樹脂層が剥がれるおそれがある。 Internal stress is generated in the plating layer in the process of forming the plating layer. When the shape of the plating layer in a plan view has an angle, the internal stress tends to concentrate at the angle. Therefore, at the above corners of the plating layer, the plating layer or the conductive resin layer located under the plating layer may be peeled off.
導電性樹脂層と素体との接合強度は、導電性樹脂層と焼結金属層との接合強度よりも小さい。したがって、導電性樹脂層が側面上に形成されている第二領域の第二部分では、第一部分に比して、導電性樹脂層が側面から剥がれ易い。 The bonding strength between the conductive resin layer and the element body is smaller than the bonding strength between the conductive resin layer and the sintered metal layer. Therefore, in the second portion of the second region where the conductive resin layer is formed on the side surface, the conductive resin layer is more easily peeled off from the side surface as compared with the first portion.
第二部分の幅が、主面から離れるにしたがって連続的に小さくなっている場合、第二部分の平面視での形状が角を有することはない。このため、めっき層には、内部応力が集中する箇所が生じ難い。この結果、第二部分での、めっき層及び導電性樹脂層の剥がれの発生が抑制される。 When the width of the second portion is continuously reduced as the distance from the main surface increases, the shape of the second portion in a plan view does not have an angle. Therefore, it is unlikely that a portion where internal stress is concentrated is generated in the plating layer. As a result, the occurrence of peeling of the plating layer and the conductive resin layer in the second portion is suppressed.
側面に直交する方向から見たとき、第二部分の端縁は、湾曲していてもよい。この場合でも、第二部分の平面視での形状が角を有することはないため、第二部分が有しているめっき層には、内部応力が集中する箇所が生じ難い。したがって、第二部分での、めっき層及び導電性樹脂層の剥がれの発生が抑制される。 The edge of the second portion may be curved when viewed from a direction orthogonal to the side surface. Even in this case, since the shape of the second portion in a plan view does not have an angle, it is unlikely that a portion where internal stress is concentrated is generated in the plating layer of the second portion. Therefore, the occurrence of peeling of the plating layer and the conductive resin layer in the second portion is suppressed.
側面に直交する方向から見たとき、第二領域の端縁は、略円弧状であってもよい。この場合でも、第二部分の平面視での形状が角を有することはないため、第二部分が有しているめっき層には、内部応力が集中する箇所が生じ難い。したがって、第二部分での、めっき層及び導電性樹脂層の剥がれの発生が抑制される。 When viewed from a direction orthogonal to the side surface, the edge of the second region may be substantially arcuate. Even in this case, since the shape of the second portion in a plan view does not have an angle, it is unlikely that a portion where internal stress is concentrated is generated in the plating layer of the second portion. Therefore, the occurrence of peeling of the plating layer and the conductive resin layer in the second portion is suppressed.
本発明の一つの態様によれば、素体におけるクラックの発生が確実に抑制されている電子部品を提供することができる。 According to one aspect of the present invention, it is possible to provide an electronic component in which the occurrence of cracks in the element body is surely suppressed.
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals will be used for the same elements or elements having the same function, and duplicate description will be omitted.
（第１実施形態）
図１〜図７を参照して、第１実施形態に係る積層貫通コンデンサＣ１の構成を説明する。図１及び図２は、第１実施形態に係る積層貫通コンデンサの平面図である。図３は、第１実施形態に係る積層貫通コンデンサの側面図である。図４は、第１実施形態に係る積層貫通コンデンサの端面図である。図５、図６、及び図７は、第１実施形態に係る積層貫通コンデンサの断面構成を説明するための図である。第１実施形態では、電子部品として積層貫通コンデンサＣ１を例に説明する。
(First Embodiment)
The configuration of the multilayer penetration capacitor C1 according to the first embodiment will be described with reference to FIGS. 1 to 7. 1 and 2 are plan views of the multilayer through-capacitor according to the first embodiment. FIG. 3 is a side view of the multilayer through capacitor according to the first embodiment. FIG. 4 is an end view of the multilayer through capacitor according to the first embodiment. 5, FIG. 6 and FIG. 7 are views for explaining the cross-sectional configuration of the multilayer through-capacitor according to the first embodiment. In the first embodiment, the multilayer through-capacitor C1 will be described as an example of an electronic component.
積層貫通コンデンサＣ１は、図１に示されるように、素体３と、素体３の外表面に配置されている一対の外部電極５及び一つの外部電極６と、を有している。一対の外部電極５は、互いに離間している。一対の外部電極５及び外部電極６は、それぞれ離間している。一対の外部電極５は、たとえば、信号用端子電極として機能し、外部電極６は、たとえば、接地用端子電極として機能する。
As shown in FIG. 1, the monolithic penetration capacitor C1 has a
素体３は、直方体形状を呈している。素体３は、互いに対向している長方形状の一対の主面３ａ，３ｂと、互いに対向している長方形状の一対の側面３ｃと、互いに対向している一対の端面３ｅと、を有している。一対の主面３ａ，３ｂが対向している方向が第一方向Ｄ１であり、一対の側面３ｃが対向している方向が第二方向Ｄ２であり、一対の端面３ｅが対向している方向が第三方向Ｄ３である。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。
The
第一方向Ｄ１は、各主面３ａ，３ｂに直交する方向であり、第二方向Ｄ２と直交している。第三方向Ｄ３は、各主面３ａ，３ｂと各側面３ｃとに平行な方向であり、第一方向Ｄ１と第二方向Ｄ２とに直交している。第二方向Ｄ２は、各側面３ｃに直交する方向であり、第三方向Ｄ３は、各端面３ｅに直交する方向である。第１実施形態では、素体３の第三方向Ｄ３での長さは、素体３の第一方向Ｄ１での長さより大きく、かつ、素体３の第二方向Ｄ２での長さより大きい。第三方向Ｄ３が、素体３の長手方向である。
The first direction D1 is a direction orthogonal to the
一対の側面３ｃは、一対の主面３ａ，３ｂの間を連結するように第一方向Ｄ１に延在している。一対の側面３ｃは、第三方向Ｄ３にも延在している。一対の端面３ｅは、一対の主面３ａ，３ｂの間を連結するように第一方向Ｄ１に延在している。一対の端面３ｅは、第二方向Ｄ２にも延在している。
The pair of side surfaces 3c extend in the first direction D1 so as to connect between the pair of
素体３は、外表面として、一対の稜線部３ｇと、一対の稜線部３ｈと、四つの稜線部３ｉと、一対の稜線部３ｊと、一対の稜線部３ｋと、を有している。稜線部３ｇは、端面３ｅと主面３ａとの間に位置している。稜線部３ｈは、端面３ｅと主面３ｂとの間に位置している。稜線部３ｉは、端面３ｅと側面３ｃとの間に位置している。稜線部３ｊは、主面３ａと側面３ｃとの間に位置している。稜線部３ｋは、主面３ｂと側面３ｃとの間に位置している。本実施形態では、各稜線部３ｇ，３ｈ，３ｉ，３ｊ，３ｋは、湾曲するように丸められており、素体３には、いわゆるＲ面取り加工が施されている。
The
端面３ｅと主面３ａとは、稜線部３ｇを介して、間接的に隣り合っている。端面３ｅと主面３ｂとは、稜線部３ｈを介して、間接的に隣り合っている。端面３ｅと側面３ｃとは、稜線部３ｉを介して、間接的に隣り合っている。主面３ａと側面３ｃとは、稜線部３ｊを介して、間接的に隣り合っている。主面３ｂと側面３ｃとは、稜線部３ｋを介して、間接的に隣り合っている。
The
素体３は、一対の主面３ａ，３ｂが対向している方向（第一方向Ｄ１）に複数の誘電体層が積層されて構成されている。素体３では、複数の誘電体層の積層方向が第一方向Ｄ１と一致する。各誘電体層は、たとえば誘電体材料（ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、又は（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成されている。実際の素体３では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。素体３では、複数の誘電体層の積層方向が第二方向Ｄ２と一致していてもよい。
The
積層貫通コンデンサＣ１は、電子機器（たとえば、回路基板又は電子部品など）に、はんだ実装される。積層貫通コンデンサＣ１では、主面３ａが、電子機器と対向する実装面とされる。
The monolithic penetration capacitor C1 is solder-mounted on an electronic device (for example, a circuit board or an electronic component). In the multilayer penetration capacitor C1, the
積層貫通コンデンサＣ１は、図５、図６、及び図７に示されるように、内部導体として、それぞれ複数の内部電極７，９を備えている。内部電極７，９は、積層型の電気素子の内部電極として通常用いられる導電性材料からなる。導電性材料として、卑金属（たとえば、Ｎｉ又はＣｕなど）が用いられる。内部電極７，９は、上記導電性材料を含む導電性ペーストの焼結体として構成されている。第１実施形態では、内部電極７，９は、Ｎｉからなる。 As shown in FIGS. 5, 6 and 7, the monolithic penetration capacitor C1 includes a plurality of internal electrodes 7 and 9 as internal conductors, respectively. The internal electrodes 7 and 9 are made of a conductive material usually used as an internal electrode of a laminated electric element. As the conductive material, a base metal (for example, Ni or Cu) is used. The internal electrodes 7 and 9 are configured as a sintered body of a conductive paste containing the above conductive material. In the first embodiment, the internal electrodes 7 and 9 are made of Ni.
内部電極７と内部電極９とは、第一方向Ｄ１において異なる位置（層）に配置されている。すなわち、内部電極７と内部電極９とは、素体３内において、第一方向Ｄ１に間隔を有して対向するように交互に配置されている。内部電極７と内部電極９とは、互いに極性が異なる。複数の誘電体層の積層方向が第二方向Ｄ２である場合、内部電極７と内部電極９とは、第二方向Ｄ２において異なる位置（層）に配置される。内部電極７の端部は、一対の端面３ｅに露出している。内部電極９の端部は、一対の側面３ｃに露出している。
The internal electrode 7 and the internal electrode 9 are arranged at different positions (layers) in the first direction D1. That is, the internal electrodes 7 and the internal electrodes 9 are alternately arranged in the
外部電極５は、素体３における端面３ｅ側に、すなわち素体３の第三方向Ｄ３での端部にそれぞれ配置されている。外部電極５は、主面３ａ上及び稜線部３ｇ上に配置されている電極部５ａと、稜線部３ｈ上に配置されている電極部５ｂと、各稜線部３ｉ上に配置されている電極部５ｃと、対応する端面３ｅに配置されている電極部５ｅを有している。外部電極５は、稜線部３ｊ上に配置されている電極部も有している。
The
外部電極５は、一つの主面３ａ、及び一つの端面３ｅの五つの面、並びに、稜線部３ｇ，３ｈ，３ｉ，３ｊに形成されている。互いに隣り合う電極部５ａ，５ｂ，５ｃ，５ｅ同士は、接続されており、電気的に接続されている。本実施形態では、外部電極５は、主面３ｂ上に意図的に形成されていない。
The
端面３ｅに配置されている電極部５ｅは、内部電極７の端面３ｅに露出した端部をすべて覆っている。内部電極７は、電極部５ｅと直接的に接続されている。内部電極７は、一対の外部電極５と電気的に接続されている。
The
外部電極５は、図５、図６、及び図７に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極５の最外層を構成している。各電極部５ａ，５ｃ，５ｅは、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。電極部５ｂは、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。
As shown in FIGS. 5, 6 and 7, the
電極部５ａの第一電極層Ｅ１は、稜線部３ｇ上に配置されており、主面３ａ上には配置されていない。主面３ａは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ａの第二電極層Ｅ２は、第一電極層Ｅ１上及び主面３ａ上に配置されており、第一電極層Ｅ１の全体が第二電極層Ｅ２で覆われている。電極部５ａの第二電極層Ｅ２は、主面３ａと接している。電極部５ａは、稜線部３ｇ上では四層構造を有しており、主面３ａ上では三層構造を有している。
The first electrode layer E1 of the
電極部５ｂの第一電極層Ｅ１は、稜線部３ｈ上に配置されており、主面３ｂ上には配置されていない。主面３ｂは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ｂは、第二電極層Ｅ２を有していない。電極部５ｂは、三層構造である。
The first electrode layer E1 of the
電極部５ｃの第一電極層Ｅ１は、稜線部３ｉ上に配置されており、側面３ｃ上には配置されていない。側面３ｃは、第一電極層Ｅ１に覆われておらず、第一電極層Ｅ１から露出している。電極部５ｃの第二電極層Ｅ２は、第一電極層Ｅ１上及び側面３ｃ上に配置されており、第一電極層Ｅ１の一部が第二電極層Ｅ２で覆われている。電極部５ｃの第二電極層Ｅ２は、側面３ｃと接している。
The first electrode layer E1 of the
電極部５ｃは、領域５ｃ１と領域５ｃ２とを有している。領域５ｃ２は、領域５ｃ１よりも主面３ａ寄りに位置している。領域５ｃ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｃ１は、第二電極層Ｅ２を有していない。領域５ｃ１は、三層構造である。領域５ｃ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｃ２は、稜線部３ｉ上では四層構造を有しており、側面３ｃ上では三層構造を有している。領域５ｃ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域５ｃ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。
The
電極部５ｅの第一電極層Ｅ１は、端面３ｅ上に配置されており、端面３ｅの全体が第一電極層Ｅ１に覆われている。電極部５ｅの第二電極層Ｅ２は、第一電極層Ｅ１上に配置されており、第一電極層Ｅ１の一部が第二電極層Ｅ２で覆われている。
The first electrode layer E1 of the
電極部５ｅは、領域５ｅ１と領域５ｅ２とを有している。領域５ｅ２は、領域５ｅ１よりも主面３ａ寄りに位置している。領域５ｅ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域５ｅ１は、第二電極層Ｅ２を有していない。領域５ｅ１は、三層構造である。領域５ｅ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。すなわち、領域５ｅ２は、四層構造である。領域５ｅ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域５ｅ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。
The
外部電極６は、素体３の第三方向Ｄ３での中央部分に配置されており、第三方向Ｄ３で見て、一対の外部電極５の間に位置している。外部電極６は、主面３ａ上に配置されている電極部６ａと、側面３ｃ上及び稜線部３ｊ，３ｋ上に配置されている一対の電極部６ｃを有している。外部電極６は、主面３ａ及び一対の側面３ｃの三つの面、並びに、稜線部３ｊ，３ｋに形成されている。互いに隣り合う電極部６ａ，６ｃ同士は、接続されており、電気的に接続されている。本実施形態では、外部電極６は、主面３ｂ上に意図的に形成されていない。
The
電極部６ａは、主面３ａ上を第二方向Ｄ２に延在している。電極部６ｃは、内部電極９の側面３ｃに露出した端部をすべて覆っている。内部電極９は、各電極部６ｃと直接的に接続されている。内部電極９は、外部電極６と電気的に接続されている。
The
外部電極６も、図５、図６、及び図７に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極６の最外層を構成している。電極部６ａは、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。各電極部６ｃは、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。
The
電極部６ａの第二電極層Ｅ２は、主面３ａ上に配置されている。電極部６ａは、第一電極層Ｅ１を有していない。電極部５ａの第二電極層Ｅ２は、主面３ａと接している。電極部５ａは、三層構造を有している。
The second electrode layer E2 of the
電極部６ｃの第一電極層Ｅ１は、側面３ｃ上及び稜線部３ｊ，３ｋ上に配置されている。電極部６ｃの第二電極層Ｅ２は、第一電極層Ｅ１上、側面３ｃ上、及び稜線部３ｊ上に配置されており、第一電極層Ｅ１の一部が第二電極層Ｅ２で覆われている。電極部６ｃの第二電極層Ｅ２は、側面３ｃ及び稜線部３ｊと接している。
The first electrode layer E1 of the
電極部６ｃは、領域６ｃ１と領域６ｃ２とを有している。領域６ｃ２は、領域６ｃ１よりも主面３ａ寄りに位置している。領域６ｃ１は、第一電極層Ｅ１、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域６ｃ１は、第二電極層Ｅ２を有していない。領域６ｃ１は、三層構造である。領域６ｃ２は、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。領域６ｃ１は、第一電極層Ｅ１が第二電極層Ｅ２から露出している領域である。領域６ｃ２は、第一電極層Ｅ１が第二電極層Ｅ２で覆われている領域である。
The
領域６ｃ２は、第二電極層Ｅ２が第一電極層Ｅ１上に形成されている第一部分６ｃ２−１と、第二電極層Ｅ２が側面３ｃ上に形成されている一対の第二部分６ｃ２−２と、を有している。第一部分６ｃ２−１は、四層構造である。各第二部分６ｃ２−２は、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。各第二部分６ｃ２−２は、三層構造である。第一部分６ｃ２−１と一対の第二部分６ｃ２−２とは、一体的に形成されている。第一部分６ｃ２−１は、第三方向Ｄ３で、一対の第二部分６ｃ２−２の間に位置している。第二部分６ｃ２−２は、第二方向Ｄ２から見て、第一部分６ｃ２−１の両側に位置している。
The
第一電極層Ｅ１は、導電性ペーストを焼き付けることにより形成されている。第一電極層Ｅ１は、導電性ペーストに含まれる金属成分（金属粉末）が焼結して形成された焼結金属層である。本実施形態では、第一電極層Ｅ１は、Ｃｕからなる焼結金属層である。第一電極層Ｅ１は、Ｎｉからなる焼結金属層であってもよい。このように、第一電極層Ｅ１は、卑金属を含んでいる。導電性ペーストには、Ｃｕ又はＮｉからなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。 The first electrode layer E1 is formed by baking a conductive paste. The first electrode layer E1 is a sintered metal layer formed by sintering a metal component (metal powder) contained in the conductive paste. In the present embodiment, the first electrode layer E1 is a sintered metal layer made of Cu. The first electrode layer E1 may be a sintered metal layer made of Ni. As described above, the first electrode layer E1 contains a base metal. As the conductive paste, a powder made of Cu or Ni mixed with a glass component, an organic binder, and an organic solvent is used.
第二電極層Ｅ２は、導電性樹脂を硬化させることにより形成されている。第二電極層Ｅ２は、導電性樹脂層である。導電性樹脂には、樹脂（たとえば、熱硬化性樹脂など）に導電性材料（たとえば、金属粉末など）及び有機溶媒などを混合したものが用いられる。金属粉末としては、たとえば、Ａｇ粉末又はＣｕ粉末などが用いられる。熱硬化性樹脂としては、たとえば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂などが用いられる。 The second electrode layer E2 is formed by curing the conductive resin. The second electrode layer E2 is a conductive resin layer. As the conductive resin, a resin (for example, a thermosetting resin or the like) mixed with a conductive material (for example, a metal powder or the like) and an organic solvent is used. As the metal powder, for example, Ag powder, Cu powder, or the like is used. As the thermosetting resin, for example, a phenol resin, an acrylic resin, a silicone resin, an epoxy resin, a polyimide resin, or the like is used.
第三電極層Ｅ３は、めっき法により形成されている。本実施形態では、第三電極層Ｅ３は、Ｎｉめっきにより形成されたＮｉめっき層である。第三電極層Ｅ３は、Ｓｎめっき層、Ｃｕめっき層、又はＡｕめっき層であってもよい。このように、第三電極層Ｅ３は、Ｎｉ、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。 The third electrode layer E3 is formed by a plating method. In the present embodiment, the third electrode layer E3 is a Ni plating layer formed by Ni plating. The third electrode layer E3 may be a Sn plating layer, a Cu plating layer, or an Au plating layer. As described above, the third electrode layer E3 contains Ni, Sn, Cu, or Au.
第四電極層Ｅ４も、めっき法により形成されている。本実施形態では、第四電極層Ｅ４は、Ｓｎめっきにより形成されたＳｎめっき層である。第四電極層Ｅ４は、Ｃｕめっき層又はＡｕめっき層であってもよい。このように、第四電極層Ｅ４は、Ｓｎ、Ｃｕ、又はＡｕを含んでいる。 The fourth electrode layer E4 is also formed by a plating method. In the present embodiment, the fourth electrode layer E4 is a Sn plating layer formed by Sn plating. The fourth electrode layer E4 may be a Cu plating layer or an Au plating layer. As described above, the fourth electrode layer E4 contains Sn, Cu, or Au.
外部電極５の第一電極層Ｅ１は、端面３ｅ及び稜線部３ｇ，３ｈ，３ｉを覆うように形成されている。外部電極５の第一電極層Ｅ１は、一対の主面３ａ，３ｂ及び一対の側面３ｃに意図的に形成されていない。たとえば製造誤差などにより、外部電極５の第一電極層Ｅ１が意図せず主面３ａ，３ｂ及び側面３ｃに形成されていてもよい。
The first electrode layer E1 of the
外部電極５の第二電極層Ｅ２は、第一電極層Ｅ１上、主面３ａ上、及び一対の側面３ｃ上に形成されている。外部電極５の第二電極層Ｅ２は、外部電極５の第一電極層Ｅ１上と素体３上とにわたって形成されている。本実施形態では、外部電極５の第二電極層Ｅ２は、外部電極５の第一電極層Ｅ１の一部の領域（電極部５ａ、電極部５ｃの領域５ｃ２、及び電極部５ｅの領域５ｅ２に対応する領域）を覆うように形成されている。外部電極５の第二電極層Ｅ２は、稜線部３ｊを覆うように形成されている。外部電極５の第一電極層Ｅ１は、外部電極５の第二電極層Ｅ２を形成するための下地金属層でもある。外部電極５の第二電極層Ｅ２は、外部電極５の第一電極層Ｅ１上に形成された導電性樹脂層である。
The second electrode layer E2 of the
外部電極５の第三電極層Ｅ３は、外部電極５の第二電極層Ｅ２上と、外部電極５の第一電極層Ｅ１（外部電極５の第二電極層Ｅ２から露出している部分）上とに形成されている。外部電極５の第四電極層Ｅ４は、第三電極層Ｅ３上に形成されている。第三電極層Ｅ３と第四電極層Ｅ４とは、第二電極層Ｅ２に形成されるめっき層を構成している。すなわち、本実施形態では、第二電極層Ｅ２に形成されるめっき層は、二層構造を有している。
The third electrode layer E3 of the
各電極部５ａ，５ｂ，５ｃ，５ｅが有している第一電極層Ｅ１は、一体的に形成されている。各電極部５ａ，５ｃ，５ｅが有している第二電極層Ｅ２は、一体的に形成されている。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第三電極層Ｅ３は、一体的に形成されている。各電極部５ａ，５ｂ，５ｃ，５ｅが有している第四電極層Ｅ４は、一体的に形成されている。
The first electrode layer E1 included in each of the
外部電極５では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。すなわち、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。
In the
外部電極５では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ａ側の端部領域（領域５ｃ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁が第一電極層Ｅ１の端縁と交差している。外部電極５では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ｂ側の端部領域（領域５ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。領域５ｃ２は、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有している。
In the external electrode 5, the end region (the first electrode layer E1 of the region 5c 2 ) of the first electrode layer E1 on the
外部電極５では、第三方向Ｄ３から見たとき、第一電極層Ｅ１の主面３ａ側の端部領域（領域５ｅ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁が第一電極層Ｅ１上に位置している。外部電極５では、第三方向Ｄ３から見たとき、第一電極層Ｅ１の主面３ｂ側の端部領域（領域５ｅ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。
In the external electrode 5, the end region (first electrode layer E1 of the region 5e 2 ) of the first electrode layer E1 on the
第三方向Ｄ３での領域５ｃ２の幅Ｗ１は、図３に示されるように、主面３ａ（電極部５ａ）から離れるにしたがって連続的に小さくなっている。すなわち、第一方向Ｄ１での領域５ｃ２の幅は、端面３ｅ（電極部５ｅ）から離れるにしたがって連続的に小さくなっている。本実施形態では、第二方向Ｄ２から見たとき、領域５ｃ２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、領域５ｃ２は、略扇形状を呈している。
As shown in FIG. 3, the width W1 of the region 5c 2 in the third direction D3 becomes continuously smaller as the distance from the
外部電極６の第一電極層Ｅ１は、側面３ｃ及び稜線部３ｊ，３ｋを覆うように形成されている。外部電極６の第一電極層Ｅ１は、一対の主面３ａ，３ｂに意図的に形成されていない。たとえば製造誤差などにより、外部電極６の第一電極層Ｅ１が意図せず主面３ａ，３ｂに形成されていてもよい。
The first electrode layer E1 of the
外部電極６の第二電極層Ｅ２は、外部電極６の第一電極層Ｅ１上と素体３上とにわたって形成されている。本実施形態では、外部電極６の第二電極層Ｅ２は、外部電極６の第一電極層Ｅ１の一部の領域（電極部６ｃの領域６ｃ２に対応する領域）を覆うように形成されている。外部電極６の第二電極層Ｅ２は、主面３ａの一部の領域、側面３ｃの一部の領域、及び稜線部３ｊの一部の領域を覆うようにも形成されている。
The second electrode layer E2 of the
外部電極６の第三電極層Ｅ３は、外部電極６の第二電極層Ｅ２上と、外部電極６の第一電極層Ｅ１（第二電極層Ｅ２から露出している部分）上とにめっき法により形成されている。外部電極６の第四電極層Ｅ４は、外部電極６の第三電極層Ｅ３上にめっき法により形成されている。
The third electrode layer E3 of the
各電極部６ａ，６ｃが有している第二電極層Ｅ２は、一体的に形成されている。各電極部６ａ，６ｃが有している第三電極層Ｅ３は、一体的に形成されている。各電極部６ａ，６ｃが有している第四電極層Ｅ４は、一体的に形成されている。
The second electrode layer E2 included in each of the
外部電極６では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部６ｃの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。すなわち、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部６ｃの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。
In the
外部電極６では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ａ側の端部領域（領域６ｃ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁が第一電極層Ｅ１の端縁と交差している。外部電極６では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ｂ側の端部領域（領域６ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。領域６ｃ２は、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有している。
In the external electrode 6, the end region (the first electrode layer E1 of the region 6c 2 ) of the first electrode layer E1 on the
第三方向Ｄ３での領域６ｃ２の幅Ｗ３は、図３に示されるように、主面３ａ（電極部６ａ）から離れるにしたがって連続的に小さくなっている。本実施形態では、第二方向Ｄ２から見たとき、領域６ｃ２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、領域６ｃ２は、略半円形状を呈している。
As shown in FIG. 3, the width W3 of the region 6c 2 in the third direction D3 becomes continuously smaller as the distance from the
第三方向Ｄ３での各第二部分６ｃ２−２の幅Ｗ５も、図３に示されるように、主面３ａ（電極部６ａ）から離れるにしたがって連続的に小さくなっている。第二方向Ｄ２から見たとき、各第二部分６ｃ２−２の端縁は、湾曲している。本実施形態では、第二方向Ｄ２から見たとき、各第二部分６ｃ２−２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、各第二部分６ｃ２−２は、略扇形状を呈している。一方の第二部分６ｃ２−２の幅Ｗ５と、他方の第二部分６ｃ２−２の幅Ｗ５とは、同じでもよく、異なっていてもよい。
The width W5 of each
以上のように、第１実施形態では、領域６ｃ１よりも主面３ａ寄りに位置している領域６ｃ２が、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有しているので、領域６ｃ２が有している第一電極層Ｅ１の端縁が、第二電極層Ｅ２により覆われる。このため、はんだフィレットを通して積層貫通コンデンサＣ１に外力が作用する場合でも、領域６ｃ２が有している第一電極層Ｅ１の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、積層貫通コンデンサＣ１では、クラックが素体３に発生するのが確実に抑制される。
As described above, in the first embodiment, the second electrode in which the
積層貫通コンデンサＣ１では、外部電極６だけでなく、外部電極５に関しても、領域５ｃ１よりも主面３ａ寄りに位置している領域５ｃ２が、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有しているので、領域５ｃ２が有している第一電極層Ｅ１の端縁が、第二電極層Ｅ２により覆われる。このため、領域５ｃ２が有している第一電極層Ｅ１の端縁に応力が集中し難い。この結果、積層貫通コンデンサＣ１では、クラックが素体３に発生するのがより一層確実に抑制される。
In the multilayer penetration capacitor C1, not only the
積層貫通コンデンサＣ１では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａ，６ａの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われているので、電極部５ａ，６ａの第一電極層Ｅ１の端縁に応力が集中し難い。このため、積層貫通コンデンサＣ１では、クラックが素体３に発生するのがより一層確実に抑制される。
In the multilayer penetration capacitor C1, when viewed from the first direction D1, the entire first electrode layer E1 (first electrode layer E1 of the
積層貫通コンデンサＣ１では、領域６ｃ２は、第二電極層Ｅ２が第一電極層Ｅ１上に形成されている第一部分６ｃ２−１と、第二電極層Ｅ２が側面３ｃ上に形成されている第二部分６ｃ２−２と、を有している。第二部分６ｃ２−２の幅Ｗ５は、主面３ａ（電極部６ａ）から離れるにしたがって連続的に小さくなっている。
In the multilayer penetration capacitor C1, in the
第三電極層Ｅ３及び第四電極層Ｅ４には、各電極層Ｅ３，Ｅ４の形成過程で、内部応力が生じる。第三電極層Ｅ３及び第四電極層Ｅ４の平面視での形状が角を有している場合、当該角で内部応力が集中する傾向があるため、上記角では、電極層Ｅ３，Ｅ４又は電極層Ｅ３，Ｅ４の下に位置している第二電極層Ｅ２が剥がれるおそれがある。 Internal stress is generated in the third electrode layer E3 and the fourth electrode layer E4 in the process of forming the respective electrode layers E3 and E4. When the shapes of the third electrode layer E3 and the fourth electrode layer E4 in a plan view have angles, internal stress tends to concentrate at the angles. Therefore, at the above angles, the electrode layers E3 and E4 or the electrodes The second electrode layer E2 located under the layers E3 and E4 may be peeled off.
第二電極層Ｅ２と素体３（側面３ｃ）との接合強度は、第二電極層Ｅ２と第一電極層Ｅ１との接合強度よりも小さい。したがって、第二電極層Ｅ２が側面３ｃ上に形成されている第二部分６ｃ２−２では、第一部分６ｃ２−１に比して、第二電極層Ｅ２が側面３ｃから剥がれ易い。
The bonding strength between the second electrode layer E2 and the element body 3 (
第二部分６ｃ２−２の幅Ｗ５が、主面３ａから離れるにしたがって連続的に小さくなっている場合、第二部分６ｃ２−２の平面視での形状が角を有することはない。このため、第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。この結果、第二部分６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。
When the width W5 of the
積層貫通コンデンサＣ１では、外部電極６だけでなく、外部電極５に関しても、領域５ｃ２の幅Ｗ１が、主面３ａから離れるにしたがって連続的に小さくなっている。このため、側面３ｃ上に位置している部分を有している領域５ｃ２の平面視での形状も、角を有することはない。したがって、領域５ｃ２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生も抑制される。
In the multilayer penetration capacitor C1, not only the
積層貫通コンデンサＣ１では、第二方向Ｄ２から見たとき、第二部分６ｃ２−２の端縁は、湾曲している。この場合でも、第二部分６ｃ２−２の平面視での形状が角を有することはないため、第二部分６ｃ２−２が有している第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。したがって、第二部分６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。
In the multilayer penetration capacitor C1, the edge of the second portion 6c 2-2 is curved when viewed from the second direction D2. Even in this case, since the shape of the second portion 6c 2-2 in a plan view does not have an angle, the third electrode layer E3 and the fourth electrode layer E4 possessed by the second portion 6c 2-2 Is unlikely to have a place where internal stress is concentrated. Therefore, the occurrence of peeling of the third electrode layer E3, the fourth electrode layer E4, and the second electrode layer E2 in the
積層貫通コンデンサＣ１では、第二方向Ｄ２から見たとき、領域６ｃ２の端縁は、略円弧状である。この場合でも、第二部分６ｃ２−２の平面視での形状が角を有することはないため、第二部分６ｃ２−２が有している第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。したがって、第二部分６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。
In the multilayer penetration capacitor C1, the edge of the region 6c 2 is substantially arcuate when viewed from the second direction D2. Even in this case, since the shape of the second portion 6c 2-2 in a plan view does not have an angle, the third electrode layer E3 and the fourth electrode layer E4 possessed by the second portion 6c 2-2 Is unlikely to have a place where internal stress is concentrated. Therefore, the occurrence of peeling of the third electrode layer E3, the fourth electrode layer E4, and the second electrode layer E2 in the
続いて、図８及び図９を参照して、積層貫通コンデンサＣ１の実装構造を説明する。図８及び図９は、第１実施形態に係る積層貫通コンデンサの実装構造を説明するための図である。 Subsequently, the mounting structure of the multilayer penetration capacitor C1 will be described with reference to FIGS. 8 and 9. 8 and 9 are diagrams for explaining the mounting structure of the multilayer through-capacitor according to the first embodiment.
図８及び図９に示されるように、電子部品装置ＥＣＤは、積層貫通コンデンサＣ１と、電子機器ＥＤと、を備えている。電子機器ＥＤは、たとえば、回路基板又は電子部品である。 As shown in FIGS. 8 and 9, the electronic component device ECD includes a monolithic penetration capacitor C1 and an electronic device ED. The electronic device ED is, for example, a circuit board or an electronic component.
積層貫通コンデンサＣ１は、電子機器ＥＤにはんだ実装されている。電子機器ＥＤは、主面ＥＤａと、複数のパッド電極ＰＥ１，ＰＥ２，ＰＥ３とを有している。各パッド電極ＰＥ１，ＰＥ２，ＰＥ３は、主面ＥＤａに配置されている。複数のパッド電極ＰＥ１，ＰＥ２，ＰＥ３は、互いに離間している。積層貫通コンデンサＣ１は、実装面である主面３ａと主面ＥＤａとが対向するように、電子機器ＥＤに配置されている。
The monolithic penetration capacitor C1 is solder-mounted on the electronic device ED. The electronic device ED has a main surface EDa and a plurality of pad electrodes PE1, PE2, PE3. The pad electrodes PE1, PE2, and PE3 are arranged on the main surface EDa. The plurality of pad electrodes PE1, PE2, and PE3 are separated from each other. The multilayer penetration capacitor C1 is arranged in the electronic device ED so that the
積層貫通コンデンサＣ１がはんだ実装される場合、溶融したはんだが外部電極５，６（第四電極層Ｅ４）を濡れ上がる。濡れ上がったはんだが固化することにより、外部電極５，６にはんだフィレットＳＦが形成される。対応する外部電極５，６とパッド電極ＰＥ１，ＰＥ２，ＰＥ３とは、はんだフィレットＳＦを介して連結されている。
When the laminated through capacitor C1 is solder-mounted, the molten solder wets the
はんだフィレットＳＦは、電極部５ｅ，６ｃの領域５ｅ１，６ｃ１と領域５ｅ２，６ｃ２とに形成されている。すなわち、領域５ｅ２，６ｃ２だけでなく、第二電極層Ｅ２を有していない領域５ｅ１，６ｃ１が、はんだフィレットＳＦを介してパッド電極ＰＥ１，ＰＥ２，ＰＥ３と連結されている。図示は省略するが、はんだフィレットＳＦは、電極部５ｃの領域５ｃ１と領域５ｃ２とにも形成されている。
The solder fillet SF is formed in the regions 5e 1 , 6c 1 and the
電子部品装置ＥＣＤでは、上述したように、クラックが素体３に発生するのが確実に抑制されている。
In the electronic component device ECD, as described above, the generation of cracks in the
次に、図１０及び図１１を参照して、第１実施形態の変形例に係る積層貫通コンデンサＣ２の構成を説明する。図１０は、本変形例に係る積層貫通コンデンサの平面図である。図１１は、本変形例に係る積層貫通コンデンサの断面構成を説明するための図である。 Next, the configuration of the multilayer penetration capacitor C2 according to the modified example of the first embodiment will be described with reference to FIGS. 10 and 11. FIG. 10 is a plan view of the multilayer through capacitor according to this modification. FIG. 11 is a diagram for explaining a cross-sectional configuration of a multilayer penetrating capacitor according to this modification.
積層貫通コンデンサＣ２は、積層貫通コンデンサＣ１と同様に、素体３と、一対の外部電極５と、それぞれ複数の内部電極７，９（不図示）と、を備えている。積層貫通コンデンサＣ２は、一対の外部電極６を備えている。すなわち、積層貫通コンデンサＣ２は、外部電極６の数が積層貫通コンデンサＣ１と相違している。
Like the multilayer penetration capacitor C1, the multilayer penetration capacitor C2 includes a
各外部電極６は、図１１に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極６の最外層を構成している。電極部６ａは、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。各電極部６ｃは、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。
As shown in FIG. 11, each
一方の外部電極６の電極部６ａと、他方の外部電極６の電極部６ａとは、第二方向Ｄ２で離間している。本変形例でも、各外部電極６では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部６ｃの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。すなわち、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部６ｃの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。
The
（第２実施形態）
図１２〜図１５を参照して、第２実施形態に係る積層コンデンサＣ３の構成を説明する。図１２及び図１３は、第２実施形態に係る積層コンデンサの平面図である。図１４は、第２実施形態に係る積層コンデンサの側面図である。図１５は、外部電極の断面構成を説明するための図である。第２実施形態では、電子部品として積層コンデンサＣ３を例に説明する。
(Second Embodiment)
The configuration of the multilayer capacitor C3 according to the second embodiment will be described with reference to FIGS. 12 to 15. 12 and 13 are plan views of the multilayer capacitor according to the second embodiment. FIG. 14 is a side view of the multilayer capacitor according to the second embodiment. FIG. 15 is a diagram for explaining the cross-sectional configuration of the external electrode. In the second embodiment, the multilayer capacitor C3 will be described as an example of an electronic component.
積層コンデンサＣ３は、図１２〜図１４に示されるように、素体３と、複数の外部電極１６と、複数の内部電極（不図示）を有している。複数の外部電極１６は、素体３の外表面に配置されており、互いに離間している。本実施形態では、積層コンデンサＣ３は、四つの外部電極１６を有している。外部電極１６の数は、四つに限られない。
As shown in FIGS. 12 to 14, the multilayer capacitor C3 has a
各外部電極１６は、外部電極６と同様に、主面３ａ上に配置されている電極部１６ａと、側面３ｃ上及び稜線部３ｊ，３ｋ上に配置されている一対の電極部１６ｃを有している。外部電極１６は、主面３ａ及び一対の側面３ｃの三つの面、並びに、稜線部３ｊ，３ｋに形成されている。互いに隣り合う電極部１６ａと電極部１６ｃとは、接続されており、電気的に接続されている。本実施形態でも、外部電極１６は、主面３ｂ上に意図的に形成されていない。
Like the
電極部１６ｃは、対応する内部電極の側面３ｃに露出した端部をすべて覆っている。電極部１６ｃは、対応する内部電極と直接的に接続されている。外部電極１６は、対応する内部電極と電気的に接続されている。
The
外部電極１６も、図１５に示されるように、第一電極層Ｅ１、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。第四電極層Ｅ４は、外部電極１６の最外層を構成している。
As shown in FIG. 15, the
外部電極１６の第一電極層Ｅ１は、側面３ｃ及び稜線部３ｊ，３ｋを覆うように形成されている。外部電極１６の第一電極層Ｅ１は、一対の主面３ａ，３ｂに意図的に形成されていない。たとえば製造誤差などにより、外部電極１６の第一電極層Ｅ１が意図せず主面３ａ，３ｂに形成されていてもよい。
The first electrode layer E1 of the
外部電極１６の第二電極層Ｅ２は、外部電極１６の第一電極層Ｅ１上と素体３上とにわたって形成されている。本実施形態では、外部電極１６の第二電極層Ｅ２は、外部電極１６の第一電極層Ｅ１の一部の領域（電極部１６ｃの領域１６ｃ２に対応する領域）を覆うように形成されている。外部電極１６の第二電極層Ｅ２は、主面３ａの一部の領域、側面３ｃの一部の領域、及び稜線部３ｊの一部の領域を覆うようにも形成されている。
The second electrode layer E2 of the
外部電極１６の第三電極層Ｅ３は、外部電極１６の第二電極層Ｅ２上と、外部電極１６の第一電極層Ｅ１（第二電極層Ｅ２から露出している部分）上とにめっき法により形成されている。外部電極１６の第四電極層Ｅ４は、外部電極１６の第三電極層Ｅ３上にめっき法により形成されている。
The third electrode layer E3 of the
各電極部１６ａ，１６ｃが有している第二電極層Ｅ２は、一体的に形成されている。各電極部１６ａ，１６ｃが有している第三電極層Ｅ３は、一体的に形成されている。各電極部１６ａ，１６ｃが有している第四電極層Ｅ４は、一体的に形成されている。
The second electrode layer E2 included in each of the
外部電極１６では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部１６ｃの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われている。すなわち、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部１６ｃの第一電極層Ｅ１）は、第二電極層Ｅ２から露出していない。
In the
外部電極１６では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ａ側の端部領域（領域１６ｃ２が有する第一電極層Ｅ１）が第二電極層Ｅ２で覆われていると共に、第二電極層Ｅ２の端縁が第一電極層Ｅ１の端縁と交差している。外部電極１６では、第二方向Ｄ２から見たとき、第一電極層Ｅ１の主面３ｂ側の端部領域（領域１６ｃ１が有する第一電極層Ｅ１）は、第二電極層Ｅ２から露出している。領域１６ｃ２は、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有している。
In the external electrode 16, the end region (the first electrode layer E1 of the region 16c 2 ) of the first electrode layer E1 on the
領域１６ｃ２は、第二電極層Ｅ２が第一電極層Ｅ１上に形成されている第一部分１６ｃ２−１と、第二電極層Ｅ２が側面３ｃ上に形成されている一対の第二部分１６ｃ２−２と、を有している。第一部分１６ｃ２−１は、四層構造である。各第二部分１６ｃ２−２は、第二電極層Ｅ２、第三電極層Ｅ３、及び第四電極層Ｅ４を有している。各第二部分１６ｃ２−２は、三層構造である。第一部分１６ｃ２−１と一対の第二部分１６ｃ２−２とは、一体的に形成されている。第一部分１６ｃ２−１は、第三方向Ｄ３で、一対の第二部分１６ｃ２−２の間に位置している。第二部分１６ｃ２−２は、第二方向Ｄ２から見て、第一部分１６ｃ２−１の両側に位置している。
The
第三方向Ｄ３での領域１６ｃ２の幅Ｗ１３は、図１４に示されるように、主面３ａ（電極部１６ａ）から離れるにしたがって連続的に小さくなっている。本実施形態では、第二方向Ｄ２から見たとき、領域１６ｃ２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、領域１６ｃ２は、略半円形状を呈している。
As shown in FIG. 14, the width W13 of the region 16c 2 in the third direction D3 becomes continuously smaller as the distance from the
第三方向Ｄ３での各第二部分１６ｃ２−２の幅Ｗ１５も、図１４に示されるように、主面３ａ（電極部１６ａ）から離れるにしたがって連続的に小さくなっている。第二方向Ｄ２から見たとき、各第二部分１６ｃ２−２の端縁は、湾曲している。本実施形態では、第二方向Ｄ２から見たとき、各第二部分１６ｃ２−２の端縁は、略円弧状である。第二方向Ｄ２から見たとき、各第二部分１６ｃ２−２は、略扇形状を呈している。一方の第二部分６ｃ２−２の幅Ｗ１５と、他方の第二部分６ｃ２−２の幅Ｗ１５とは、同じでもよく、異なっていてもよい。
The width W15 of each
積層コンデンサＣ３も、電子機器に、はんだ実装される。積層コンデンサＣ３では、主面３ａが、電子機器と対向する実装面とされる。
The multilayer capacitor C3 is also solder-mounted on the electronic device. In the multilayer capacitor C3, the
以上のように、第２実施形態では、領域１６ｃ１よりも主面３ａ寄りに位置している領域１６ｃ２が、第一電極層Ｅ１上と側面３ｃ上とわたって形成されている第二電極層Ｅ２を有しているので、領域１６ｃ２が有している第一電極層Ｅ１の端縁が、第二電極層Ｅ２により覆われる。このため、はんだフィレットを通して積層貫通コンデンサＣ１に外力が作用する場合でも、領域１６ｃ２が有している第一電極層Ｅ１の端縁に応力が集中し難く、当該端縁がクラックの起点となり難い。したがって、積層コンデンサＣ３では、クラックが素体３に発生するのが確実に抑制される。
As described above, in the second embodiment, the second electrode in which the region 16c 2 located closer to the
積層コンデンサＣ３では、第一方向Ｄ１から見たとき、第一電極層Ｅ１（電極部５ａ，６ａの第一電極層Ｅ１）の全体が第二電極層Ｅ２で覆われているので、電極部５ａ，６ａの第一電極層Ｅ１の端縁に応力が集中し難い。このため、積層コンデンサＣ３では、クラックが素体３に発生するのがより一層確実に抑制される。
In the multilayer capacitor C3, when viewed from the first direction D1, the entire first electrode layer E1 (first electrode layer E1 of the
積層コンデンサＣ３では、領域１６ｃ２は、第二電極層Ｅ２が第一電極層Ｅ１上に形成されている第一部分１６ｃ２−１と、第二電極層Ｅ２が側面３ｃ上に形成されている第二部分１６ｃ２−２と、を有している。第二部分１６ｃ２−２の幅Ｗ１５は、主面３ａ（電極部１６ａ）から離れるにしたがって連続的に小さくなっているので、第二部分１６ｃ２−２の平面視での形状が角を有することはない。このため、第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。この結果、第二部分１６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。
In the multilayer capacitor C3, in the
積層コンデンサＣ３では、第二方向Ｄ２から見たとき、第二部分１６ｃ２−２の端縁は、湾曲している。この場合でも、第二部分１６ｃ２−２の平面視での形状が角を有することはないため、第二部分１６ｃ２−２が有している第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。したがって、第二部分１６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。
In the multilayer capacitor C3, the edge of the second portion 16c 2-2 is curved when viewed from the second direction D2. Even in this case, since the shape of the second portion 16c 2-2 in a plan view does not have an angle, the third electrode layer E3 and the fourth electrode layer E4 possessed by the second portion 16c 2-2 Is unlikely to have a place where internal stress is concentrated. Therefore, the occurrence of peeling of the third electrode layer E3, the fourth electrode layer E4, and the second electrode layer E2 in the
積層コンデンサＣ３では、第二方向Ｄ２から見たとき、領域１６ｃ２の端縁は、略円弧状である。この場合でも、第二部分１６ｃ２−２の平面視での形状が角を有することはないため、第二部分１６ｃ２−２が有している第三電極層Ｅ３及び第四電極層Ｅ４には、内部応力が集中する箇所が生じ難い。したがって、第二部分１６ｃ２−２での、第三電極層Ｅ３及び第四電極層Ｅ４、並びに、第二電極層Ｅ２の剥がれの発生が抑制される。
In the multilayer capacitor C3, when viewed from the second direction D2 , the edge of the region 16c 2 has a substantially arc shape. Even in this case, since the shape of the second portion 16c 2-2 in a plan view does not have an angle, the third electrode layer E3 and the fourth electrode layer E4 possessed by the second portion 16c 2-2 Is unlikely to have a place where internal stress is concentrated. Therefore, the occurrence of peeling of the third electrode layer E3, the fourth electrode layer E4, and the second electrode layer E2 in the
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the gist thereof.
本実施形態では、電子部品として積層貫通コンデンサＣ１，Ｃ２及び積層コンデンサＣ３を例に説明したが、適用可能な電子部品は、積層貫通コンデンサ及び積層コンデンサに限られない。適用可能な電子部品は、たとえば、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、もしくは積層複合部品などの積層電子部品、又は、積層電子部品以外の電子部品である。 In the present embodiment, the multilayer capacitor C1 and C2 and the multilayer capacitor C3 have been described as examples as electronic components, but the applicable electronic components are not limited to the multilayer capacitor and the multilayer capacitor. Applicable electronic components are, for example, laminated electronic components such as laminated inductors, laminated varistor, laminated piezoelectric actuators, laminated thermistors, or laminated composite components, or electronic components other than laminated electronic components.
３…素体、３ａ…主面、３ｃ…側面、６，１６…外部電極、６ａ，６ｃ，１６ａ，１６ｃ…電極部、６ｃ１，６ｃ２，１６ｃ１，１６ｃ２…電極部の領域、６ｃ２−１，１６ｃ２−１…第一部分、６ｃ２−２，１６ｃ２−2…第二部分、Ｃ１，Ｃ２…積層貫通コンデンサ、Ｃ３…積層コンデンサ、Ｄ２…第二方向、Ｅ１…第一電極層、Ｅ２…第二電極層、Ｅ３…第三電極層、Ｅ４…第四電極層、Ｗ５，Ｗ１５…第二部分の幅。 3 ... Elementary body, 3a ... Main surface, 3c ... Side surface, 6,16 ... External electrode, 6a, 6c, 16a, 16c ... Electrode part, 6c 1 , 6c 2 , 16c 1 , 16c 2 ... Electrode part region, 6c 2-1 , 16c 2-1 ... 1st part, 6c 2-2 , 16c 2-2 ... 2nd part, C1, C2 ... Multilayer through capacitor, C3 ... Multilayer capacitor, D2 ... 2nd direction, E1 ... 1st electrode Layer, E2 ... second electrode layer, E3 ... third electrode layer, E4 ... fourth electrode layer, W5, W15 ... width of second portion.
Claims (7)
前記側面に配置されている電極部を有する外部電極と、を備え、
前記電極部は、
前記側面上に形成されている焼結金属層と、前記焼結金属層上に形成されているめっき層と、を有している第一領域と、
前記側面上に形成されている焼結金属層と、前記焼結金属層上と前記側面上とわたって形成されている導電性樹脂層と、前記導電性樹脂層上に形成されているめっき層と、を有し、かつ、前記第一領域よりも前記主面寄りに位置している第二領域と、を有し、
前記第一領域では、前記焼結金属層は、前記導電性樹脂層から露出しており、
前記第二領域は、
前記導電性樹脂層が前記焼結金属層上に形成されており、前記焼結金属層と前記導電性樹脂層とめっき層とを有している第一部分と、
前記導電性樹脂層が前記側面上に形成されており、前記導電性樹脂層とめっき層とを有していると共に前記焼結金属層を有していない第二部分と、を有し、
前記第二部分は、前記側面に直交する方向から見て、前記第一部分の両側に位置している、電子部品。 An element body having a rectangular parallelepiped shape and having a main surface as a mounting surface and a side surface adjacent to the main surface.
An external electrode having an electrode portion arranged on the side surface is provided.
The electrode portion is
A first region having a sintered metal layer formed on the side surface and a plating layer formed on the sintered metal layer,
A sintered metal layer formed on the side surface, a conductive resin layer formed on the sintered metal layer and the side surface, and a plating layer formed on the conductive resin layer. And a second region located closer to the main surface than the first region.
In the first region, the sintered metal layer is exposed from the conductive resin layer.
The second region is
A first portion in which the conductive resin layer is formed on the sintered metal layer and has the sintered metal layer, the conductive resin layer, and a plating layer, and
The conductive resin layer is formed on the side surface, and has a second portion having the conductive resin layer and the plating layer and not having the sintered metal layer .
The second portion is an electronic component located on both sides of the first portion when viewed from a direction orthogonal to the side surface.
前記一対の端面が対向している方向での前記第二部分の幅は、前記主面から離れるにしたがって連続的に小さくなっている、請求項１に記載の電子部品。 The element body further has a pair of end faces adjacent to and facing each other with the main surface and the side surface.
The electronic component according to claim 1, wherein the width of the second portion in the direction in which the pair of end faces face each other is continuously reduced as the distance from the main surface increases.
前記側面に配置されている電極部を有する外部電極と、を備え、
前記電極部は、
前記側面上に形成されている焼結金属層と、前記焼結金属層上に形成されているめっき層と、を有している第一領域と、
前記側面上に形成されている焼結金属層と、前記焼結金属層上と前記側面上とわたって形成されている導電性樹脂層と、前記導電性樹脂層上に形成されているめっき層と、を有し、かつ、前記第一領域よりも前記主面寄りに位置している第二領域と、を有し、
前記第一領域では、前記焼結金属層は、前記導電性樹脂層から露出しており、
前記第二領域は、
前記導電性樹脂層が前記焼結金属層上に形成されており、前記焼結金属層と前記導電性樹脂層とめっき層とを有している第一部分と、
前記導電性樹脂層が前記側面上に形成されており、前記導電性樹脂層とめっき層とを有していると共に前記焼結金属層を有していない第二部分と、を有し、
前記一対の端面が対向している方向での前記第二部分の幅は、前記主面から離れるにしたがって連続的に小さくなっており、
前記側面に直交する方向から見たとき、前記第二部分の端縁は、湾曲している、電子部品。 It has a rectangular parallelepiped shape and has a main surface as a mounting surface, a side surface adjacent to the main surface, and a pair of end faces adjacent to the main surface and the side surface and facing each other . The body and
An external electrode having an electrode portion arranged on the side surface is provided.
The electrode portion is
A first region having a sintered metal layer formed on the side surface and a plating layer formed on the sintered metal layer,
A sintered metal layer formed on the side surface, a conductive resin layer formed on the sintered metal layer and the side surface, and a plating layer formed on the conductive resin layer. And a second region located closer to the main surface than the first region.
In the first region, the sintered metal layer is exposed from the conductive resin layer.
The second region is
A first portion in which the conductive resin layer is formed on the sintered metal layer and has the sintered metal layer, the conductive resin layer, and a plating layer, and
The conductive resin layer is formed on the side surface, and has a second portion having the conductive resin layer and the plating layer and not having the sintered metal layer .
The width of the second portion in the direction in which the pair of end faces face each other is continuously reduced as the distance from the main surface increases.
An electronic component in which the edge of the second portion is curved when viewed from a direction orthogonal to the side surface.
前記側面に配置されている電極部を有する外部電極と、を備え、
前記電極部は、
前記側面上に形成されている焼結金属層と、前記焼結金属層上に形成されているめっき層と、を有している第一領域と、
前記側面上に形成されている焼結金属層と、前記焼結金属層上と前記側面上とわたって形成されている導電性樹脂層と、前記導電性樹脂層上に形成されているめっき層と、を有し、かつ、前記第一領域よりも前記主面寄りに位置している第二領域と、を有し、
前記第一領域では、前記焼結金属層は、前記導電性樹脂層から露出しており、
前記第二領域は、
前記導電性樹脂層が前記焼結金属層上に形成されており、前記焼結金属層と前記導電性樹脂層とめっき層とを有している第一部分と、
前記導電性樹脂層が前記側面上に形成されており、前記導電性樹脂層とめっき層とを有していると共に前記焼結金属層を有していない第二部分と、を有し、
前記側面に直交する方向から見たとき、前記第二領域の端縁は、略円弧状である、電子部品。 An element body having a rectangular parallelepiped shape and having a main surface as a mounting surface and a side surface adjacent to the main surface.
An external electrode having an electrode portion arranged on the side surface is provided.
The electrode portion is
A first region having a sintered metal layer formed on the side surface and a plating layer formed on the sintered metal layer,
A sintered metal layer formed on the side surface, a conductive resin layer formed on the sintered metal layer and the side surface, and a plating layer formed on the conductive resin layer. And a second region located closer to the main surface than the first region.
In the first region, the sintered metal layer is exposed from the conductive resin layer.
The second region is
A first portion in which the conductive resin layer is formed on the sintered metal layer and has the sintered metal layer, the conductive resin layer, and a plating layer, and
The conductive resin layer is formed on the side surface, and has a second portion having the conductive resin layer and the plating layer and not having the sintered metal layer .
An electronic component having a substantially arcuate edge when viewed from a direction orthogonal to the side surface.
前記一対の端面が対向している方向での前記第二部分の幅は、前記主面から離れるにしたがって連続的に小さくなっている、請求項６に記載の電子部品。 The element body further has a pair of end faces adjacent to and facing each other with the main surface and the side surface.
The electronic component according to claim 6 , wherein the width of the second portion in the direction in which the pair of end faces face each other is continuously reduced as the distance from the main surface increases.
Priority Applications (18)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017064822A JP6942989B2 (en) | 2017-03-29 | 2017-03-29 | Electronic components |
| CN202110004239.6A CN112863874B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| CN202110004237.7A CN112863873B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| DE112017004775.7T DE112017004775T5 (en) | 2016-09-23 | 2017-09-20 | ELECTRONIC COMPONENT AND ELECTRONIC COMPONENT DEVICE |
| KR1020197011504A KR102297593B1 (en) | 2016-09-23 | 2017-09-20 | Electronic Components and Electronic Components Devices |
| KR1020227029236A KR102599720B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| CN202110003722.2A CN112820542B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| CN202210780284.5A CN114899007B (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| KR1020207017791A KR102387493B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| KR1020217004609A KR102486063B1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| US16/097,175 US11264172B2 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| CN201780058033.3A CN109791839B (en) | 2016-09-23 | 2017-09-20 | Electronic components and electronic component devices |
| CN202110004249.XA CN112837934A (en) | 2016-09-23 | 2017-09-20 | Electronic components and electronic component devices |
| PCT/JP2017/033943 WO2018056319A1 (en) | 2016-09-23 | 2017-09-20 | Electronic component and electronic component device |
| US17/523,524 US11594378B2 (en) | 2016-09-23 | 2021-11-10 | Electronic component and electronic component device |
| US17/881,204 US11763996B2 (en) | 2016-09-23 | 2022-08-04 | Electronic component and electronic component device |
| US18/230,222 US12142438B2 (en) | 2016-09-23 | 2023-08-04 | Electronic component and electronic component device |
| US18/903,183 US20250029788A1 (en) | 2016-09-23 | 2024-10-01 | Electronic component and electronic component device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017064822A JP6942989B2 (en) | 2017-03-29 | 2017-03-29 | Electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018170322A JP2018170322A (en) | 2018-11-01 |
| JP6942989B2 true JP6942989B2 (en) | 2021-09-29 |
Family
ID=64020631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017064822A Active JP6942989B2 (en) | 2016-09-23 | 2017-03-29 | Electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6942989B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12531187B2 (en) | 2023-02-20 | 2026-01-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayered capacitor |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7231340B2 (en) | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | Ceramic electronic component and manufacturing method thereof |
| JP2023144962A (en) * | 2022-03-28 | 2023-10-11 | パナソニックＩｐマネジメント株式会社 | laminated ceramic parts |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198229A (en) * | 2000-12-25 | 2002-07-12 | Fdk Corp | Chip component and method of manufacturing the same |
| JP2008181956A (en) * | 2007-01-23 | 2008-08-07 | Tdk Corp | Ceramic electronic component |
| JP4946941B2 (en) * | 2008-03-27 | 2012-06-06 | Ｔｄｋ株式会社 | Surface mount type electronic component array and manufacturing method thereof |
| JP5708586B2 (en) * | 2012-07-26 | 2015-04-30 | 株式会社村田製作所 | Multilayer ceramic electronic component and manufacturing method thereof |
| WO2016208633A1 (en) * | 2015-06-26 | 2016-12-29 | 京セラ株式会社 | Laminated capacitor and implementation structure therefor |
| JP6517619B2 (en) * | 2015-07-28 | 2019-05-22 | 京セラ株式会社 | Multilayer capacitor and mounting structure thereof |
| JP2018041761A (en) * | 2016-09-05 | 2018-03-15 | 株式会社村田製作所 | Chip-like electronic component |
| JP2018088451A (en) * | 2016-11-28 | 2018-06-07 | 株式会社村田製作所 | Multilayer ceramic capacitor |
-
2017
- 2017-03-29 JP JP2017064822A patent/JP6942989B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12531187B2 (en) | 2023-02-20 | 2026-01-20 | Samsung Electro-Mechanics Co., Ltd. | Multilayered capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018170322A (en) | 2018-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102250458B1 (en) | Electronic component | |
| JP6972592B2 (en) | Electronic components and electronic component equipment | |
| JP7040061B2 (en) | Electronic components | |
| JP6931519B2 (en) | Electronic components | |
| JP6943142B2 (en) | Electronic components and electronic component equipment | |
| JP7003541B2 (en) | Electronic components and electronic component equipment | |
| JP6946876B2 (en) | Electronic components and electronic component equipment | |
| JP6690176B2 (en) | Electronic parts | |
| JP7040062B2 (en) | Electronic components | |
| CN109727768B (en) | Electronic component | |
| JP6926995B2 (en) | Electronic components | |
| JP7040063B2 (en) | Electronic components | |
| JP6932906B2 (en) | Electronic components and electronic component equipment | |
| JP6933090B2 (en) | Electronic components | |
| JP6933062B2 (en) | Electronic components and electronic component equipment | |
| JP6942989B2 (en) | Electronic components | |
| JP6915324B2 (en) | Electronic components | |
| JP7095662B2 (en) | Electronic component equipment | |
| JP6958168B2 (en) | Electronic components and electronic component equipment | |
| JP7028292B2 (en) | Electronic components | |
| JP6933061B2 (en) | Electronic components and electronic component equipment | |
| JP2022104173A (en) | Electronic components | |
| JP2022104192A (en) | Electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6942989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |