Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6962332B2 - 非貫通孔を有する基板 - Google Patents
[go: Go Back, main page]

JP6962332B2 - 非貫通孔を有する基板 - Google Patents

非貫通孔を有する基板 Download PDF

Info

Publication number
JP6962332B2
JP6962332B2 JP2018550248A JP2018550248A JP6962332B2 JP 6962332 B2 JP6962332 B2 JP 6962332B2 JP 2018550248 A JP2018550248 A JP 2018550248A JP 2018550248 A JP2018550248 A JP 2018550248A JP 6962332 B2 JP6962332 B2 JP 6962332B2
Authority
JP
Japan
Prior art keywords
hole
substrate
holes
cross
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018550248A
Other languages
English (en)
Other versions
JPWO2018088468A1 (ja
Inventor
浩平 堀内
陽一郎 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Publication of JPWO2018088468A1 publication Critical patent/JPWO2018088468A1/ja
Application granted granted Critical
Publication of JP6962332B2 publication Critical patent/JP6962332B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/212—Top-view shapes or dispositions, e.g. top-view layouts of the vias
    • H10W20/2125—Top-view shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、非貫通孔を有する基板に関する。
従来より、半導体基板などの基板に設けられた微細な貫通孔に導電性材料が充填されて構成される、いわゆる貫通電極付き基板が知られている。
そのような貫通電極付き基板は、
（１）基板に非貫通孔を形成する工程（非貫通孔形成工程）、
（２）スパッタ法により、非貫通孔に金属層を設置する工程（スパッタ工程）、
（３）電気めっき法により、非貫通孔に導電性材料を充填する工程（電気めっき工程）、および
（４）基板の非貫通孔が形成された表面の導電性材料をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械研磨）法で除去し、反対側の表面を研磨して、貫通孔を形成する工程（貫通孔形成工程）、
の各工程を経て、製造することができる。
Ａｒｉｃ Ｓｈｏｒｅｙ，Ｒａｃｈｅｌ Ｌｕ，Ｇｅｎｅ Ｓｍｉｔｈ，Ｋｅｖｉｎ Ａｄｒｉａｎｃｅ，「Ａｄｂｖａｎｃｅｍｅｎｔｓ ｉｎ Ｇｌａｓｓ ｆｏｒ Ｐａｃｋａｇｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ」，ＩＭＡＰＳ １２ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ａｎｄ Ｅｘｈｉｂｉｔｉｏｎ ｏｎ Ｄｖｉｃｅ Ｐａｃｋａｇｉｎｇ，２０１６年，ｐｐ．０００１７３−０００１７５
前述のような従来の貫通電極付き基板の製造方法では、得られる貫通電極付き基板において、しばしば、貫通孔に導電性材料が十分に充填されていないという問題が生じる場合がある。
これは、従来の製造方法では、（１）の非貫通孔形成工程で形成される非貫通孔は、比較的アスペクト比が高く、このため、（２）のスパッタ工程において、非貫通孔の表面（正確には非貫通孔を形成する壁面）全体にわたって、金属層を設置することが難しいためである。（２）のスパッタ工程で設置される金属層は、（３）の電気めっき工程におけるシード層として機能する。このため、非貫通孔を形成する壁面の一部に、金属層の未設置領域が生じると、その領域には、（３）の電気めっき工程において、導電性材料をめっきすることが難しくなる。その結果、金属層の未設置領域の影響により非貫通孔内にボイドが生じ、最終的に、導電性材料が十分に充填されていない貫通孔が生じてしまう。
このような問題から、（２）のスパッタ工程において、非貫通孔に金属層を適正に設置することが可能な、非貫通孔を有する基板が要望されている。
本発明は、このような背景に鑑みなされたものであり、本発明では、従来に比べて比較的容易に非貫通孔に金属層を設置することが可能な、非貫通孔を有する基板を提供することを目的とする。
本発明では、非貫通孔を有する基板であって、
前記非貫通孔は、開口部の直径φ１が５μｍ〜２００μｍの範囲であり、深さｄが３０μｍ以上であり、
前記非貫通孔は、先端部が丸くなっており、前記非貫通孔の延伸軸に沿った前記開口部の直径を通る断面において、前記先端部の形状は円で近似でき、該円の直径をφ２としたとき、比φ２／φ１は、０．０３〜０．９の範囲であり、
前記断面には、前記非貫通孔の側部を区画する、延伸軸に対して略対称な第１の側壁および第２の側壁が認められ、
前記延伸軸に沿って、前記開口部から深さ方向にｄ１（ｄ１＝０．１×ｄ）の距離にある前記第１の側壁上の点をＡとし、前記開口部から深さ方向にｄ２（ｄ２＝０．５×ｄ）の距離にある前記第１の側壁上の点をＢとし、点Ａおよび点Ｂを結ぶ直線をＬとし、直線Ｌと前記延伸軸とのなす角をテーパ角αとしたとき、
前記テーパ角αは、２゜〜８０゜の範囲にある、基板が提供される。
本発明では、従来に比べて比較的容易に非貫通孔に金属層を設置することが可能な、非貫通孔を有する基板を提供することができる。
従来の貫通電極付き基板の製造方法を模式的に示したフロー図である。 従来の貫通電極付き基板の製造方法の一工程を模式的に示した図である。 従来の貫通電極付き基板の製造方法の一工程を模式的に示した図である。 従来の貫通電極付き基板の製造方法の一工程を模式的に示した図である。 従来の貫通電極付き基板の製造方法の一工程を模式的に示した図である。 従来の貫通電極付き基板の製造方法において、スパッタ工程前の非貫通孔の断面を模式的に示した拡大図である。 従来の貫通電極付き基板の製造方法において、スパッタ工程後の非貫通孔の断面を模式的に示した拡大図である。 本発明の一実施形態による非貫通孔を有する基板の断面を模式的に示した図である。 図８に示した非貫通孔の断面を模式的に示した拡大図である。 非貫通孔のテーパ角αを説明するための図である。 例１において得られた非貫通孔を有する基板の非貫通孔部分の断面写真の一例を示した図である。 例２において得られた非貫通孔を有する基板の非貫通孔部分の断面写真の一例を示した図である。 例４において得られた非貫通孔を有する基板の非貫通孔部分の断面写真の一例を示した図である。 例５において得られた非貫通孔を有する基板の非貫通孔部分の断面写真の一例を示した図である。 例６において得られた非貫通孔を有する基板の非貫通孔部分の断面写真の一例を示した図である。
以下、図面を参照して、本発明の一実施形態について説明する。
（従来の貫通電極付き基板の製造方法）
まず、本発明の特徴をより良く理解するため、図１〜図７を参照して、従来の貫通電極付き基板の製造方法について、簡単に説明する。
図１には、従来の貫通電極付き基板の製造方法（以下、単に「従来の製造方法」と称する）のフローを概略的に示す。
図１に示すように、従来の製造方法は、
（１）基板に非貫通孔を形成する工程（非貫通孔形成工程：工程Ｓ１０）、
（２）スパッタ法により、非貫通孔に金属層を設置する工程（スパッタ工程：工程Ｓ２０）、
（３）電気めっき法により、非貫通孔に導電性材料を充填する工程（電気めっき工程：工程Ｓ３０）、および
（４）基板の非貫通孔が形成された表面の導電性材料をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学的機械研磨）法で除去し、その後反対側の表面を研磨して、貫通孔を形成する工程（貫通孔形成工程：工程Ｓ４０）、
を有する。
以下、図２〜図７を参照して、各工程について、より詳しく説明する。
（工程Ｓ１０）
まず、被加工用の基板が準備される。基板は、相互に対向する第１の表面および第２の表面を有する。基板は、例えば、ガラス基板または半導体基板である。
次に、この基板の第１の表面に、１以上の非貫通孔が形成される。非貫通孔は、例えば、レーザ加工法により形成される。
図２には、第１の表面１２および第２の表面１４を有し、第１の表面１２に非貫通孔２０が形成された基板１０の断面を模式的に示す。図２に示すように、通常の場合、非貫通孔２０は、高いアスペクト比を有する。ここで、「アスペクト比」とは、非貫通孔２０の最大幅（通常は直径）ｗに対する深さｄの比、すなわちｄ／ｗを意味する。
（工程Ｓ２０）
次に、工程Ｓ１０で形成された非貫通孔２０内に、金属層がスパッタ成膜される。
この工程は、非貫通孔２０内にシード層を形成するために実施される。金属層はシード層として機能する。このシード層により、以降の電気めっき工程（工程Ｓ３０）において、非貫通孔２０内に導電性材料を電析させ、非貫通孔２０を導電性材料で充填することができる。
図３には、基板１０の第１の表面１２および各非貫通孔２０内に金属層４０が形成された状態を示す。
（工程Ｓ３０）
次に、電気めっき法により、非貫通孔２０内に導電性材料が充填される。前述のように、非貫通孔２０内には、予め金属層４０が設置されている。このため、例えば基板１０がガラスのような非導電性材料で構成されている場合であっても、電気めっき法により、非貫通孔２０内に導電性材料を電析させ、これを非貫通孔２０内に充填することができる。
図４には、各非貫通孔２０内に導電性材料６０が充填された状態を示す。通常の場合、導電性材料６０は、基板１０の第１の表面１２にも形成される。なお、この図４では、明確化のため、金属層４０は省略されている。
（工程Ｓ４０）
次に、基板１０の第１の表面１２の導電性材料をＣＭＰにて除去し、第２の表面１４が非貫通孔２０の先端に到達するまで、基板１０が第２の表面１４の側から研磨される。
図５には、工程Ｓ４０後に得られる基板１０の断面を模式的に示す。図５に示すように、この工程により、非貫通孔２０が第１の表面１２から第２の表面１４までつながり、内部に導電性材料６０が充填された貫通孔７０が形成される。
以上の工程により、貫通電極付き基板８０を製造することができる。
ここで、従来の製造方法では、製造される貫通電極付き基板８０において、しばしば、貫通孔７０に導電性材料６０が十分に充填されていないという問題が生じる場合がある。
これは、従来の製造方法では、工程Ｓ１０の非貫通孔形成工程で形成される非貫通孔２０のアスペクト比が比較的大きく、工程Ｓ２０のスパッタ工程において、非貫通孔２０の表面（正確には非貫通孔２０を形成する壁面）全体にわたって、金属層４０を設置することが難しいためである。
この問題を、図６および図７を参照してさらに説明する。
図６には、スパッタ工程（工程Ｓ２０）前の非貫通孔２０の拡大断面を模式的に示す。また、図７には、スパッタ工程（工程Ｓ２０）後の非貫通孔２０の拡大断面を模式的に示す。
図６に示すように、非貫通孔２０は、基板１０の第１の表面１２における開口２２、側壁２４、および底部壁２６により区画される。
スパッタ工程後には、図７に示すように、非貫通孔２０の側壁２４および底部壁２６に、金属層４０が設置される。
ここで、非貫通孔２０のアスペクト比が高い場合、側壁２４における金属層４０は、非貫通孔２０の深さ方向に沿って、厚さが徐々に減少する傾向を示す。その結果、特に、非貫通孔２０の側壁２４と底部壁２６の境界領域２７、およびその近傍の領域（「近傍領域」という）２８では、金属層４０が全く設置されない箇所が生じてしまう。
金属層４０がこのように分布する状態で、次の工程Ｓ３０の電気めっき工程を実施した場合、非貫通孔２０の金属層４０が存在しない領域では、導電性材料６０を電析させることが難しくなる。その結果、工程Ｓ３０後には、非貫通孔２０内に、導電性材料６０が充填されていないボイドが生じてしまう。

このようなボイドは、その後の工程Ｓ４０を実施した後も残存することになり、貫通孔７０内に、導電性材料６０が十分に充填されていない部分が生じることになる。
このように、従来の製造方法では、しばしば、製造される貫通電極付き基板において、貫通孔７０内に導電性材料６０が十分に充填されていないという問題が生じてしまう。
本発明の一実施形態は、以降に詳しく説明するように、このような問題に対処することができる。
（本発明の一実施形態による非貫通孔を有する基板）
次に、図８〜図１０を参照して、本発明の一実施形態による非貫通孔を有する基板について説明する。
図８には、本発明の一実施形態による非貫通孔を有する基板（以下、「第１の部材」と称する）の断面を模式的に示す。
図８に示すように、第１の部材１００は、相互に対向する第１の表面１１２および第２の表面１１４を有する基板１１０を有する。基板１１０の材質は、特に限られない。基板１１０は、例えば、ガラス基板のような無機材料で構成される無機基板、またはシリコンのような半導体などで構成される半導体基板でも良い。
基板１１０の第１の表面１１２の側には、複数の非貫通孔１２０が形成されている。また、その結果、基板１１０の第１の表面１１２には、各非貫通孔１２０の開口部１２２が生じている。開口部１２２は、直径φ１の略円形である。
なお、開口部１２２の直径φ１は、下記のように求めることができる：
まず、光学顕微鏡または走査型電子顕微鏡により、ガラス基板の非貫通孔が形成された表面の二次元画像を撮影する。
次に、撮影した二次元画像から任意の３個を選択し、これらの３個の開口部について最大径を測定する。
測定された３個の最大径の算術平均値を、直径φ１とする。
ここで、図８に示した例では、合計５つの非貫通孔１２０が示されているが、非貫通孔１２０の数は、特に限られない。例えば、非貫通孔１２０は、一つであっても良い。また、複数の非貫通孔１２０が存在する場合、各非貫通孔１２０の形状は、相互に異なっていても良い。
図９には、図８に示した基板１１０における一つの非貫通孔１２０の断面を拡大して示す。ここで、図９に示した断面は、対象となる非貫通孔１２０の延伸軸Ｐに沿った、開口部１２２の直径を通る一つの断面（以下、「第１の断面」ともいう）に対応する。延伸軸Ｐは、非貫通孔１２０の開口部１２２の中心からの垂線である。この垂線は、開口部１２２の中心から先端部１２９に向かって延伸する。
なお、本願において、「第１の断面」は、以下の手順で観察することができる：
カッターなどの切断器具を用いて、非貫通孔１２０を傷つけないようにして、非貫通孔１２０の１０〜１００μｍ手前で基板１１０を分断する。基板１１０の分断面を透過型光学顕微鏡で観察することにより、「第１の断面」を観察することができる。なお、この方法では、基板１１０は、第１の表面１１２に対して垂直な方向に分断することが好ましい。
別の方法として、基板１１０の断面を徐々に研磨して、非貫通孔１２０の「第１の断面」を発現させ、これを観察することも可能である。
図９に示すように、この第１の断面において、非貫通孔１２０は、側部１２３および先端部１２９を有する。換言すれば、非貫通孔１２０は、基板１１０の開口部１２２、側壁（非貫通孔１２０の側部１２３に対応する）、および底部壁（非貫通孔１２０の先端部１２９に対応する）によって区画される。
非貫通孔１２０の先端部１２９は、「丸い形状」となっている。従って、図９に示すように、第１の断面において、先端部１２９の形状は、直径φ２の円（「近似円」ともいう）１３１で近似することができる。
ここで、「丸い形状」とは、曲線を有する形状全般を意味し、連続的な曲線を有する形状には限定されないことに留意する必要がある。
また、近似円の直径は、孔先端部１２９を最小二乗近似することにより得られた円の直径から、得ることができる。近似円の例として、側部１２３から連続する孔先端部１２９において、側部１２３の直線（後述の直線Ｌ）から外れる点の内接円として近似することができる。
第１の部材１００において、各非貫通孔１２０の深さｄは、例えば、３０μｍ以上である。
本明細書において、深さｄとは、ガラス基板の非貫通孔の開口部側の表面から非貫通孔の最も深い箇所（先端部）までの距離（深さ）を表す。この深さｄは、透過型光学顕微鏡または走査型電子顕微鏡により、断面の２次元画像を撮影し、撮影された2次元画像を解析（測長）して、非貫通孔の最大深さを求めることにより、得ることができる。
深さｄは、４０μｍ以上が好ましく、５０μｍ以上がより好ましい。深さｄは、４００μｍ以下が好ましく、３００μｍ以下がより好ましく、２５０μｍ以下が特に好ましい。また、深さｄは、３０μｍ〜４００μｍの範囲であることが好ましく、４０〜３００μｍの範囲であることがより好ましく、５０μｍ〜２５０μｍの範囲であることが特に好ましい。
また、非貫通孔１２０の開口部１２２の直径φ１は、例えば、５μｍ〜２００μｍの範囲である。直径φ１は、例えば５μｍ以上であり、１０μｍ以上が好ましく、１５μｍ以上がより好ましい。直径φ１は、例えば２００μｍ以下であり、１５０μｍ以下が好ましく、１００μｍ以下がより好ましい。また、直径φ１は、１０μｍ〜１５０μｍの範囲であることが好ましく、１５μｍ〜１００μｍの範囲であることがより好ましい。
さらに、開口部１２２の直径φ１に対する先端部１２９の近似円１３１の直径φ２の比、すなわち比φ２／φ１は、０．０３〜０．９の範囲である。比φ２／φ１は、０．０３以上、０．０５以上が好ましく、０．１以上がより好ましい。比φ２／φ１は、０．９以下であり、０．８以下が好ましく、０．６以下がより好ましく、０．４５以下が特に好ましい。また、比φ２／φ１は、０．０５〜０．８の範囲であることが好ましく、０．０５〜０．６の範囲であることがより好ましい。
さらに、第１の部材１００において、各非貫通孔１２０の「テーパ角（α）」は、２゜〜８０゜の範囲にあるという特徴を有する。
以下、図１０を参照して、非貫通孔１２０の「テーパ角」について説明する。
図１０には、第１の部材１００に含まれる非貫通孔１２０の断面形態の一例を示す。前述の図９と同様、この断面は、非貫通孔１２０の延伸軸Ｐに沿った、開口部１２２の直径を通る一つの断面に対応しており、従って、第１の断面である。
図１０に示すように、非貫通孔１２０は、側部１２３および先端部１２９を有する。なお、図１０では、非貫通孔１２０の開口部１２２は、第１の表面１１２となだらかな曲線で接続された形態となっている。しかしながら、これは単なる一例であることに留意する必要がある。例えば、非貫通孔１２０の開口部１２２は、前述の図９に示したように、第１の表面１１２と非曲線的に接続されても良い。
ここで、第１の断面において視認される、非貫通孔１２０の側部１２３を区画する基板１１０の部分を、それぞれ、第１の側壁１３５（図の左側部分）および第２の側壁１３７（図の右側部分）と称する。第１の側壁１３５および第２の側壁１３７は、延伸軸Ｐに対して略対称に配置される。
「テーパ角」は、以下の方法により定めることができる。
まず、第１の断面において、延伸軸Ｐに沿って、開口部１２２から非貫通孔１２０の深さ方向に第１の距離ｄ１（ｄ１＝０．１×ｄ）にある、第１の側壁１３５上の点をＡとする。また、延伸軸Ｐに沿って、開口部１２２から非貫通孔１２０の深さ方向に第２の距離ｄ２（ｄ２＝０．５×ｄ）にある、第１の側壁１３５上の点をＢとする。ここでｄは、非貫通孔１２０の深さである。
次に、点Ａと点Ｂを結ぶ直線Ｌを描くと、直線Ｌと延伸軸Ｐは、ある角度で交差する。この直線Ｌと延伸軸Ｐのなす角がテーパ角α（０゜＜α＜９０゜）である。
なお、第１の側壁１３５の代わりに、第２の側壁１３７上の同様に規定される２点を結ぶ直線を利用して、テーパ角αを定めることも可能である。第１の側壁１３５上で規定される２点を結ぶ直線を利用して定められるテーパ角（α１とする）と第２の側壁１３７上で規定される２点を結ぶ直線を利用して定められるテーパ角（α２とする）は同じことが好ましいが、異なっていてもよい。テーパ角α１、α２が異なっている場合は、両者が２°〜８０°の範囲にあるものとする。
ただし、直線Ｌと延伸軸Ｐは、開口部１２２よりも下側（図１０において、Ｚ座標が正となる位置）で交わる必要があり、開口部１２２よりも上側（図１０において、Ｚ座標が負となる位置）で交わることはないことに留意する必要がある。後者の場合、非貫通孔は、「逆テーパ形状」、すなわち深さ方向に向かって径が徐々に大きくなる形状を有することになり、前述の問題に対処することは難しくなる。
テーパ角αは、２°以上であり、４°以上が好ましく、５°以上がより好ましい。テーパ角αは、８０°以下であり、６０°以下が好ましく、４５°以下がより好ましく、１５°以下が特に好ましい。また、テーパ角αは、４°〜４５゜の範囲であることが好ましく、５°〜１５゜の範囲であることがより好ましい。
以上のような構成の非貫通孔１２０を有する第１の部材１００は、前述のような金属層のスパッタ工程において、非貫通孔１２０内に金属層が付着されない、いわゆるデッドスペースが生じ難い。このため、第１の部材１００を使用した場合、スパッタ工程において、比較的容易に、非貫通孔１２０の側部１２３および先端部１２９の全体にわたって、金属層を設置することができる。
従って、第１の部材１００では、前述の電気めっき工程において、非貫通孔１２０の側部１２３および先端部１２９の全体にわたって、導電性材料を電析させることができる。また、その結果、非貫通孔１２０の全体に導電性材料を充填することが可能となり、従来のような非貫通孔さらには貫通孔にボイドが生じるという問題を、有意に軽減または解消することができる。
（本発明の一実施形態による非貫通孔を有する基板の製造方法）
次に、本発明の一実施形態による非貫通孔を有する基板の製造方法について、簡単に説明する。
本発明の一実施形態による非貫通孔を有する基板の製造方法（以下、「第１の製造方法」という）は、
（ｉ）基板にレーザ光を照射し、非貫通孔を形成する工程（工程Ｓ１１０）、および
（ｉｉ）非貫通孔が形成された前記基板をエッチングする工程（工程Ｓ１２０）
を有する。
以下、各工程について説明する。なお、ここでは、前述の第１の部材１００を製造する場合を例に、第１の製造方法の各工程について説明する。従って、各部材を表す際には、図８〜図１０に使用した参照符号を使用する。
（工程Ｓ１１０）
まず、被加工用の基板１１０が準備される。前述のように、基板１１０は、ガラス基板または半導体基板（例えばシリコン基板）であっても良い。
基板１１０の厚さは、特に限られない。基板１１０の厚さは、例えば、０．０４ｍｍ〜２．０ｍｍの範囲であっても良い。
次に、基板１１０の一方の表面（第１の表面１１２）に、１以上の非貫通孔１２０が加工、形成される。
非貫通孔１２０は、レーザ光の照射により形成されても良い。レーザ光源としては、例えば、ＣＯ２レーザ、ＹＡＧレーザ等が用いられる。
（工程Ｓ１２０）
次に、非貫通孔１２０を有する基板１１０がエッチング処理される。基板１１０をエッチングすることにより、工程Ｓ１１０において形成された非貫通孔１２０を、所望の形状に整えることができる。すなわち、前述のような丸い先端部１２９を有し、所定の範囲の開口部１２２の直径φ１、比φ２／φ１、およびテーパ角αを有する非貫通孔１２０を形成することができる。
エッチングの条件は、特に限られない。例えば、基板１１０がガラス基板の場合、湿式エッチングが実施される。エッチング液には、例えば、フッ酸（ＨＦ）と塩酸（ＨＣｌ）の混合酸溶液が使用されても良い。
あるいは、基板１１０がシリコン基板の場合、ドライエッチングが実施されても良い。この場合、例えば、ＳＦ６のようなガスが使用されても良い。
このように、レーザ光の照射とエッチングを組み合わせることにより、所望の形状の非貫通孔１２０を有する第１の部材１００を製造することができる。
なお、製造された第１の部材１００に対して、さらに、
（ｉｉｉ）スパッタ法により、非貫通孔に金属層を設置する工程、
（ｉｖ）電気めっき法により、非貫通孔に導電性材料を充填する工程、および
（ｖ）基板の非貫通孔が形成された表面の導電性材料をＣＭＰ法等の研磨により除去し、その後反対側の表面を研磨して、貫通孔を形成する工程
を実施しても良い。
例えば、（ｉｉｉ）の工程を実施した場合、シード層が設置された非貫通孔を有する基板を製造することができる。また、（ｉｉｉ）〜（ｉｖ）の工程を実施した場合、非貫通孔に導電性材料が充填された基板を製造することができる。さらに、（ｉｉｉ）〜（ｖ）の工程を実施した場合、導電性材料が充填された貫通孔を有する基板、すなわち貫通電極付き基板を製造することができる。特に、最後の態様では、基板がガラス基板の場合、貫通電極付きガラスコア基板を製造することができる。
なお、（ｉｉｉ）〜（ｖ）の各工程は、当業者には明らかであるため、ここではその詳細な説明は省略する。（例えば、前述の工程Ｓ２０〜工程Ｓ４０に関する記載も参照され得る。）
以下、本発明の実施例について説明する。なお、以下の記載において、例１〜例４は、実施例であり、例５〜例６は、比較例である。
（例１）
以下の方法により、非貫通孔を有する基板を製造した。
まず、厚さ５００μｍのガラス基板（無アルカリガラス）を準備した。また、このガラス基板の一方の表面（第１の表面）から、レーザ光を照射し、ガラス基板に非貫通孔を形成した。
レーザ光には、パルスエネルギーが２０μＪのＵＶナノ秒パルスレーザを使用した。レーザ光のショット数は、１００回とした。
次に、このガラス基板をエッチャント中に浸漬し、湿式エッチングを行った。
エッチャントには、フッ酸と塩酸の混合酸溶液（ＨＦ：ＨＣｌ＝１：５）を使用した。エッチングレートは、１．５μｍ／分とし、エッチング量は、ガラス基板の厚さ換算で２０μｍとした。
これにより、非貫通孔を有する基板（以下、「サンプル１」と称する）を製造した。
図１１には、サンプル１の非貫通孔部分の断面の一例（透過型光学顕微鏡写真）を示す。
図１１に示すように、サンプル１では、延伸軸に沿った断面の先端部が丸い形状の非貫通孔が形成された。また、非貫通孔は、深さ方向に沿って、径が徐々に減少する、いわゆるテーパ形状を有することがわかった。
（例２）
例１と同様の方法により、非貫通孔を有する基板を製造した。ただし、この例２では、レーザ光のショット数を２００回に変更した。
これにより、非貫通孔を有する基板（以下、「サンプル２」と称する）が製造された。
図１２には、サンプル２の非貫通孔部分の断面の一例を示す。
図１２に示すように、サンプル２では、延伸軸に沿った断面の先端部が丸い形状の非貫通孔が形成された。また、非貫通孔は、深さ方向に沿って、径が徐々に減少する、いわゆるテーパ形状を有することがわかった。
（例３）
例１と同様の方法により、非貫通孔を有する基板を製造した。ただし、この例３では、レーザ光のショット数を４００回に変更した。
これにより、非貫通孔を有する基板（以下、「サンプル３」と称する）が製造された。
サンプル３では、延伸軸に沿った断面の先端部が丸い形状の非貫通孔が形成された。また、非貫通孔は、深さ方向に沿って、径が徐々に減少する、いわゆるテーパ形状を有することがわかった。
（例４）
以下の方法により、非貫通孔を有する基板を製造した。
まず、厚さ４２０μｍのガラス基板（無アルカリガラス）を準備した。また、このガラス基板の一方の表面（第１の表面）から、レーザ光を照射し、ガラス基板に非貫通孔を形成した。
レーザ光には、出力が５０ＷのＣＯ２レーザを使用した。レーザ光の照射時間は、４５μ秒とした。
次に、このガラス基板をエッチャント中に浸漬し、湿式エッチングを行った。
エッチャントには、フッ酸と塩酸の混合酸溶液（ＨＦ：ＨＣｌ＝１：５）を使用した。エッチングレートは、１．５μｍ／分とし、エッチング量は、ガラス基板の厚さ換算で４０μｍとした。
これにより、非貫通孔を有する基板（以下、「サンプル４」と称する）を製造した。
図１３には、サンプル４の非貫通孔部分の断面の一例を示す。
図１３に示すように、サンプル４では、延伸軸に沿った断面の先端部が丸い形状の非貫通孔が形成された。また、非貫通孔は、深さ方向に沿って、径が徐々に減少する、いわゆるテーパ形状を有することがわかった。
（例５）
以下の方法により、非貫通孔を有する基板を製造した。
まず、厚さ５３０μｍのガラス基板（石英ガラス）を準備した。また、このガラス基板の一方の表面（第１の表面）から、レーザ光を照射し、ガラス基板に非貫通孔を形成した。
レーザ光には、パルスエネルギーが４０μＪのＵＶナノ秒パルスレーザを使用した。レーザ光のショット数は、１８０回とした。
次に、このガラス基板をエッチャント中に浸漬し、湿式エッチングを行った。
エッチャントには、フッ酸を使用した。エッチングレートは、０．３μｍ／分とし、エッチング量は、ガラス基板の厚さ換算で２０μｍとした。
これにより、非貫通孔を有する基板（以下、「サンプル５」と称する）を製造した。
図１４には、サンプル５の非貫通孔部分の断面の一例を示した。
（例６）
以下の方法により、非貫通孔を有する基板を製造した。
まず、厚さ２００μｍのガラス基板（無アルカリガラス）を準備した。また、このガラス基板の一方の表面（第１の表面）から、レーザ光を照射し、ガラス基板に非貫通孔を形成した。
レーザ光には、パルスエネルギー１００μＪのピコ秒パルスレーザを使用した。レーザ光の波長は、５３２ｎｍとし、レーザ光のショット数は、１回とした。
次に、このガラス基板をエッチャント中に浸漬し、湿式エッチングを行った。
エッチャントには、フッ酸と塩酸の混合酸溶液（ＨＦ：ＨＣｌ＝１：５）を使用した。エッチングレートは、０．２μｍ／分とし、エッチング量は、ガラス基板の厚さ換算で３０μｍとした。
これにより、非貫通孔を有する基板（以下、「サンプル６」と称する）を製造した。
図１５には、サンプル６の非貫通孔部分の断面の一例を示した。
以下の表１には、各サンプルにおいて得られた非貫通孔の形状パラメータをまとめて示す。
Figure 0006962332
表１から、サンプル１〜サンプル４では、開口部の直径φ１が５μｍ〜２００μｍの範囲にあり、深さｄが３０μｍ以上であることがわかった。また、サンプル１〜サンプル４では、非貫通孔の先端部の形状は円で近似でき、開口部の直径φ１に対する先端部の近似円の直径φ２の比、すなわち比φ２／φ１は、０．０３〜０．９の範囲であることがわかった。さらに、テーパ角αが２゜〜１５゜の範囲にあることがわかった。
これに対して、サンプル５では、テーパ角αが２゜を下回り、サンプル６では、非貫通孔の先端部は、尖っていることがわかった。
以上の結果から、サンプル１〜サンプル４では、サンプル５およびサンプル６に比べて、スパッタ工程を実施した際に、比較的容易に、非貫通孔の側部および先端部に、金属層を設置することができるものと予想される。
本願は、２０１６年１１月１４日に出願した日本国特許出願２０１６−２２１８９０号に基づく優先権を主張するものであり、同日本国出願の全内容を本願に参照により援用する。
１０ 基板
１２ 第１の表面
１４ 第２の表面
２０ 非貫通孔
２２ 開口
２４ 側壁
２６ 底部壁
２７ 境界領域
２８ 近傍領域
４０ 金属層
６０ 導電性材料
７０ 貫通孔
８０ 貫通電極付き基板
１００ 第１の部材（本発明の一実施形態による非貫通孔を有する基板）
１１０ 基板
１１２ 第１の表面
１１４ 第２の表面
１２０ 非貫通孔
１２２ 開口部
１２３ 側部
１２９ 先端部
１３１ 近似円
１３５ 第１の側壁
１３７ 第２の側壁

Claims (6)

  1. 非貫通孔を有するガラス製の基板であって、
    前記非貫通孔は、開口部の直径φ１が５μｍ〜２００μｍの範囲であり、深さｄが３０μｍ以上であり、
    前記非貫通孔は、先端部が丸くなっており、前記非貫通孔の延伸軸に沿った前記開口部の直径を通る断面において、前記先端部の形状は円で近似でき、該円の直径をφ２としたとき、比φ２／φ１は、０．０３〜０．９の範囲であり、
    前記断面には、前記非貫通孔の側部を区画する、延伸軸に対して略対称な第１の側壁および第２の側壁が認められ、
    前記延伸軸に沿って、前記開口部から深さ方向にｄ１（ｄ１＝０．１×ｄ）の距離にある前記第１の側壁上の点をＡとし、前記開口部から深さ方向にｄ２（ｄ２＝０．５×ｄ）の距離にある前記第１の側壁上の点をＢとし、点Ａおよび点Ｂを結ぶ直線をＬとし、直線Ｌと前記延伸軸とのなす角をテーパ角αとしたとき、
    前記テーパ角αは、２゜〜１５゜（ただし、５゜以上の範囲を除く）の範囲にある、基板。
  2. 前記非貫通孔には導電性材料が充填されている、請求項１に記載の基板。
  3. 前記非貫通孔の開口部は、前記非貫通孔が形成された面と曲線で接続された形状である、請求項１または２に記載の基板。
  4. 前記非貫通孔の開口部は、前記非貫通孔が形成された面と非曲線で接続された形状である、請求項１または２に記載の基板。
  5. 前記比φ２／φ１は、０．０５〜０．４５の範囲である、請求項１乃至４のいずれか一つに記載の基板。
  6. 当該基板はガラスコア基板用の基板である、請求項１乃至５のいずれか一項に記載の基板。
JP2018550248A 2016-11-14 2017-11-09 非貫通孔を有する基板 Active JP6962332B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016221890 2016-11-14
JP2016221890 2016-11-14
PCT/JP2017/040411 WO2018088468A1 (ja) 2016-11-14 2017-11-09 非貫通孔を有する基板

Publications (2)

Publication Number Publication Date
JPWO2018088468A1 JPWO2018088468A1 (ja) 2019-10-03
JP6962332B2 true JP6962332B2 (ja) 2021-11-05

Family

ID=62109309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018550248A Active JP6962332B2 (ja) 2016-11-14 2017-11-09 非貫通孔を有する基板

Country Status (4)

Country Link
US (1) US20190267317A1 (ja)
JP (1) JP6962332B2 (ja)
TW (1) TWI759353B (ja)
WO (1) WO2018088468A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102724902B1 (ko) * 2019-07-04 2024-11-01 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283934A (ja) * 1996-04-10 1997-10-31 Cmk Corp プリント配線板
US8129822B2 (en) * 2006-10-09 2012-03-06 Solexel, Inc. Template for three-dimensional thin-film solar cell manufacturing and methods of use
JP2011066251A (ja) * 2009-09-18 2011-03-31 Panasonic Corp 半導体基板の製造方法
JP2012190900A (ja) * 2011-03-09 2012-10-04 Sony Corp 半導体装置及びその製造方法
JP2013058525A (ja) * 2011-09-07 2013-03-28 Seiko Epson Corp 半導体装置、及びその製造方法
JP2014072502A (ja) * 2012-10-02 2014-04-21 Canon Inc マイクロ構造体、貫通電極付基板の製造方法
JP6142996B2 (ja) * 2013-06-26 2017-06-07 レーザーテック株式会社 ビア形状測定装置及びビア検査装置
JP6458429B2 (ja) * 2014-09-30 2019-01-30 大日本印刷株式会社 導電材充填貫通電極基板及びその製造方法

Also Published As

Publication number Publication date
US20190267317A1 (en) 2019-08-29
TW201830589A (zh) 2018-08-16
WO2018088468A1 (ja) 2018-05-17
TWI759353B (zh) 2022-04-01
JPWO2018088468A1 (ja) 2019-10-03

Similar Documents

Publication Publication Date Title
CN107922259B (zh) 玻璃板的制造方法、玻璃板、玻璃物品的制造方法、玻璃物品以及玻璃物品的制造装置
JP2018199605A (ja) ガラス基板の製造方法およびガラス基板
TWI716577B (zh) 製造具有貫通孔之玻璃基板之方法以及系統、與於玻璃基板形成貫通孔之方法
JP2017071074A (ja) 内部加工層形成単結晶基板の製造方法、および、単結晶基板の製造方法
CN102802864A (zh) 微细构造的形成方法、激光照射装置以及基板
US20180037489A1 (en) Manufacturing method of glass substrate with hole
JP2012166999A (ja) インターポーザ用ガラス基板の製造方法、インターポーザの製造方法、インターポーザ用ガラス基板、およびインターポーザ
JP6963023B2 (ja) 技術的マスクの製造方法
US20230192535A1 (en) Method for introducing a recess into a substrate
JP7116926B2 (ja) ガラス板の製造方法、及びガラス板、並びにガラス板集合体
JP4967777B2 (ja) インクジェットヘッドの製造方法
CN108067746A (zh) 基板的加工方法
JP6962332B2 (ja) 非貫通孔を有する基板
CN103025476B (zh) 激光加工方法
CN116106591B (zh) 一种微波探针的制作方法及微波探针
JP4570980B2 (ja) 試料台及び試料加工方法
TWI770271B (zh) 發光元件之製造方法
KR102491093B1 (ko) 패턴 형성 방법
TWI378084B (en) Method for flattening glass substrate
JP6288293B2 (ja) 脆性基板の分断方法
KR20140114285A (ko) 스크라이브 방법 및 스크라이브 장치
WO2023106017A1 (ja) ウェハ製造方法
JP2019108243A (ja) 貫通孔形成方法及び貫通孔を有するガラス基板の製造方法
JP2007163160A5 (ja)
JP2016018838A (ja) シリコン基板の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210927

R150 Certificate of patent or registration of utility model

Ref document number: 6962332

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250