Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6964990B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP6964990B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6964990B2
JP6964990B2 JP2017022713A JP2017022713A JP6964990B2 JP 6964990 B2 JP6964990 B2 JP 6964990B2 JP 2017022713 A JP2017022713 A JP 2017022713A JP 2017022713 A JP2017022713 A JP 2017022713A JP 6964990 B2 JP6964990 B2 JP 6964990B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
transistor
oxide
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017022713A
Other languages
English (en)
Other versions
JP2018006730A (ja
Inventor
舜平 山崎
健一 岡崎
将志 津吹
晴之 馬場
幸恵 重信
絵美 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018006730A publication Critical patent/JP2018006730A/ja
Priority to JP2021171842A priority Critical patent/JP7341204B2/ja
Application granted granted Critical
Publication of JP6964990B2 publication Critical patent/JP6964990B2/ja
Priority to JP2023138788A priority patent/JP7600332B2/ja
Priority to JP2024211577A priority patent/JP7787968B2/ja
Priority to JP2025234474A priority patent/JP2026035855A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置及び該半導体装置を有する表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トランジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、自己整列トップゲート構造を有する酸化物薄膜のトランジスタを作製する技術が開示されている（特許文献１参照）。
また、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている（特許文献２参照）。
特開２００９−２７８１１５号公報 特開２０１４−７３９９号公報
酸化物半導体膜を有するトランジスタの構造としては、例えば、ボトムゲート構造またはトップゲート構造等が挙げられる。酸化物半導体膜を有するトランジスタを表示装置に適用する場合、トップゲート構造のトランジスタよりもボトムゲート構造のトランジスタの方が、作製工程が比較的簡単であり製造コストを抑えられるため、利用される場合が多い。
しかしながら、表示装置の画面の大型化、または表示装置の画質の高精細化（例えば、４ｋ×２ｋ（水平方向画素数＝３８４０画素、垂直方向画素数＝２１６０画素）または８ｋ×４ｋ（水平方向画素数＝７６８０画素、垂直方向画素数＝４３２０画素）に代表される高精細な表示装置）が進むと、ボトムゲート構造のトランジスタでは、ゲート電極とソース電極及びドレイン電極との間の寄生容量があるため、該寄生容量によって信号遅延等が大きくなり、表示装置の画質が劣化するという問題があった。そこで、酸化物半導体膜を有するトップゲート構造のトランジスタについて、安定した半導体特性及び高い信頼性を有する構造の開発が望まれている。
上記問題に鑑み、本発明の一態様は、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または、本発明の一態様は、酸化物半導体を有するトップゲート構造のトランジスタを提供することを課題の１つとする。または、本発明の一態様は、酸化物半導体を有するオン電流が大きいトランジスタを提供することを課題の１つとする。または、本発明の一態様は、酸化物半導体を有するオフ電流が小さいトランジスタを提供することを課題の１つとする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２のゲート電極と、酸化物半導体膜、及び第２のゲート電極上の第３の絶縁膜と、を有し、酸化物半導体膜は、第２のゲート電極と重なるチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と接するドレイン領域と、を有し、第１のゲート電極と第２のゲート電極とは、電気的に接続され、トランジスタの飽和領域における電界効果移動度を測定した際に、電界効果移動度の最小値と、電界効果移動度の最大値との差が１５ｃｍ２／Ｖｓ以内である。
上記態様において、電界効果移動度は、第１のゲート電極及び第２のゲート電極に印加される電圧を３Ｖ以上１０Ｖ以下の範囲とし、且つドレイン領域に印加される電圧を１０Ｖ以上２０Ｖ以下の範囲とした際に測定されると好ましい。
また、上記態様において、酸化物半導体膜は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有すると好ましい。
また、上記態様において、Ｉｎ、Ｍ、及びＺｎの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍であり、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下であると好ましい。
また、本発明の他の一態様は、上記各態様のいずれか一つに記載の半導体装置と表示素子とを有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記各態様のいずれか一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたはバッテリとを有する電子機器である。
本発明の一態様により、酸化物半導体を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、酸化物半導体を有するトップゲート構造のトランジスタを提供することができる。または、本発明の一態様により、酸化物半導体を有するオン電流が大きいトランジスタを提供することができる。または、本発明の一態様により、酸化物半導体を有するオフ電流が小さいトランジスタを提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタのＩｄ−Ｖｇ特性を説明する図。 トランジスタのＩｄ−Ｖｇ特性及びＩｄ−Ｖｄ特性を説明する図。 ＧＣＡを基に計算されたＩｄ−Ｖｇ特性と移動度曲線（線形・飽和）を説明する図。 トランジスタを説明する上面図及び断面図。 トランジスタの実効チャネル長の概念を説明する模式図。 ドナー密度を説明する模式図。 Ｉｄ−Ｖｇ特性を説明する図。 Ｉｄ−Ｖｇ特性を説明する図。 界面準位密度の計算結果を説明する図。 Ｉｄ−Ｖｇ特性を説明する図。 移動度曲線の形状を説明する図。 移動度曲線の計算結果を説明する図。 ｓＤＯＳの結果を説明する図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 半導体装置を説明する断面図。 バンド構造を説明する図。 酸化物半導体の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図。 酸化物半導体膜の断面ＴＥＭ像、及び断面ＨＲ−ＴＥＭ像を説明する図。 酸化物半導体膜の断面ＴＥＭ像、及び断面ＨＲ−ＴＥＭ像を説明する図。 酸化物半導体膜の断面ＴＥＭ像、及び断面ＨＲ−ＴＥＭ像を説明する図。 酸化物半導体膜のＸＲＤ測定結果、及び電子線回折パターンを説明する図。 酸化物半導体膜のＸＲＤ測定結果、及び電子線回折パターンを説明する図。 酸化物半導体膜のＸＲＤ測定結果、及び電子線回折パターンを説明する図。 電子線回折パターンを説明する図。 電子線回折パターンのラインプロファイルを説明する図。 電子線回折パターンのラインプロファイル、ラインプロファイルの相対輝度Ｒ、及びラインプロファイルの半値幅を説明する概念図。 電子線回折パターン、及びラインプロファイルを説明する図。 酸化物半導体膜の電子線回折パターンから見積もった相対輝度を説明する図。 酸化物半導体膜の断面ＴＥＭ像及び画像解析後の断面ＴＥＭ像を説明する図。 酸化物半導体膜のＳＩＭＳ測定結果を説明する図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 ＥＬ層の作製方法を説明する断面図。 液滴吐出装置を説明する概念図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 表示装置を説明するブロック図及び回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図および波形図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。 実施例におけるトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例におけるトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例におけるトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例におけるトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例におけるトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例におけるトランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例におけるトランジスタのしきい値電圧を説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、チャネル領域を介してソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体膜を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
酸化物半導体または金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された酸化物半導体を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した酸化物半導体をｓＩＧＺＯと呼称し、上記ターゲットを用いて、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した酸化物半導体をｔＩＧＺＯと呼称する。例えば、ｓＩＧＺＯは、ｎｃ（ｎａｎｏ ｃｒｙｓｔａｌ）及びＣＡＡＣのいずれか一方または双方の結晶構造を有する。また、ｔＩＧＺＯは、ｎｃの結晶構造を有する。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電体の機能と、材料の一部では誘電体（または絶縁体）の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電体は、キャリアとなる電子（またはホール）を流す機能を有し、誘電体は、キャリアとなる電子を流さない機能を有する。導電体としての機能と、誘電体としての機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電体領域、及び誘電体領域を有する。導電体領域は、上述の導電体の機能を有し、誘電体領域は、上述の誘電体の機能を有する。また、材料中において、導電体領域と、誘電体領域とは、ナノ粒子レベルで分離している場合がある。また、導電体領域と、誘電体領域とは、それぞれ材料中に偏在する場合がある。また、導電体領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電体領域と、誘電体領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
（実施の形態１）
本実施の形態においては、本発明の一態様の半導体装置について、図１乃至図２２を用いて説明を行う。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２のゲート電極と、酸化物半導体膜、及び第２のゲート電極上の第３の絶縁膜と、を有し、酸化物半導体膜は、第２のゲート電極と重なるチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と接するドレイン領域と、を有し、第１のゲート電極と第２のゲート電極とは、電気的に接続される。
また、上記トランジスタの飽和領域における、電界効果移動度の最小値と、電界効果移動度の最大値との差が１５ｃｍ２／Ｖｓ以内である。
上記の構成を別言すると、本発明の一態様の半導体装置は、チャネル領域に酸化物半導体膜を有するトランジスタであって、当該トランジスタの飽和領域における、電界効果移動度の変動が極めて少ない。このような半導体装置を、例えば有機ＥＬディスプレイの画素のトランジスタに用いることで、高い信頼性を付与することができる。
＜１−１．トランジスタの特性について＞
初めにトランジスタの一般的な特性について、図２及び図３を用いて説明を行う。
［トランジスタのＩｄ−Ｖｇ特性］
まず、トランジスタのドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）について説明する。図２（Ａ）はトランジスタのＩｄ−Ｖｇ特性の一例を説明する図である。なお、図２（Ａ）において、理解を簡単にするためにトランジスタの活性層には、多結晶シリコンを用いた場合を想定している。また、図２（Ａ）において、縦軸がＩｄを横軸がＶｇをそれぞれ表す。
図２（Ａ）に示すように、Ｉｄ−Ｖｇ特性は、大きく分けて３つの領域に分けられる。１つ目の領域をオフ領域（ＯＦＦ ｒｅｇｉｏｎ）と、２つ目の領域をサブスレッショルド領域（ｓｕｂｔｈｒｅｓｈｏｌｄ ｒｅｇｉｏｎ）と、３つ目の領域をオン領域（ＯＮ ｒｉｇｉｏｎ）と、それぞれ呼称する。また、サブスレッショルド領域とオン領域との境界のゲート電圧をしきい値電圧（Ｖｔｈ）と呼称する。
トランジスタの特性としては、オフ領域のドレイン電流（オフ電流またはＩｏｆｆともいう）が低く、オン領域のドレイン電流（オン電流またはＩｏｎともいう）が高い方が望ましい。なお、トランジスタのオン電流については、電界効果移動度を指標とする場合が多い。電界効果移動度の詳細については後述する。
また、トランジスタを低い電圧で駆動させるためには、サブスレッショルド領域でのＩｄ−Ｖｇ特性の傾きが急峻である方が望ましい。サブスレッショルド領域のＩｄ−Ｖｇ特性の変化の大きさを表わす指標として、ＳＳ（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ）またはＳ値などと呼称される。なお、Ｓ値は、以下の式（１）で表される。
Figure 0006964990
Ｓ値は、サブスレッショルド領域において、ドレイン電流が１桁変化するのに必要なゲート電圧の変化量の最小値である。Ｓ値が小さいほど、オンとオフとのスイッチング動作を急峻に行うことができる。
［トランジスタのＩｄ−Ｖｄ特性］
次に、トランジスタのドレイン電流−ドレイン電圧特性（Ｉｄ−Ｖｄ特性）について説明する。図２（Ｂ）はトランジスタのＩｄ−Ｖｄ特性の一例を説明する図である。また、図２（Ｂ）において、縦軸がＩｄを横軸がＶｄをそれぞれ表す。
図２（Ｂ）に示すように、オン領域は、さらに２つの領域に分けられる。１つ目の領域を線形領域（Ｌｉｎｅａｒ ｒｅｇｉｏｎ）と、２つ目の領域を飽和領域（Ｓａｔｕｒａｔｉｏｎ ｒｅｇｉｏｎ）と、それぞれ呼称する。線形領域は、ドレイン電流がドレイン電圧の上昇に伴って放物線状に大きくなる。一方で飽和領域は、ドレイン電圧が変化してもドレイン電流が大きく変化しない。なお、真空管に準じて、線形領域を３極管領域と、飽和領域を５極管領域と、それぞれ呼称する場合がある。
また、線形領域とは、Ｖｄに対してＶｇが大きい（Ｖｄ＜Ｖｇ）状態を指す場合がある。また、飽和領域とは、Ｖｇに対してＶｄが大きい（Ｖｇ＜Ｖｄ）状態を指す場合がある。ただし、実際には、トランジスタのしきい値電圧を考慮する必要がある。よって、Ｖｇからトランジスタのしきい値電圧を差分した値がＶｄに対して大きい状態（Ｖｄ＜Ｖｇ−Ｖｔｈ）を線形領域とする場合がある。同様に、Ｖｇからトランジスタのしきい値電圧を差分した値がＶｄに対して小さい状態（Ｖｇ−Ｖｔｈ＜Ｖｄ）を飽和領域とする場合がある。
トランジスタのＩｄ−Ｖｄ特性において、飽和領域の電流が一定であるような特性を、「飽和性が良い」と表現する場合がある。トランジスタの飽和性の良さは、特に有機ＥＬディスプレイへの応用で重要である。例えば、飽和性が良いトランジスタを有機ＥＬディスプレイの画素のトランジスタに用いることで、ドレイン電圧が変化しても画素の明るさの変化を抑制することができる。
［ドレイン電流の解析モデル］
次に、ドレイン電流の解析モデルについて説明する。ドレイン電流の解析モデルとしては、Ｇｒａｄｕａｌ ｃｈａｎｎｅｌ近似（ＧＣＡ）に基づくドレイン電流の解析式が知られている。ＧＣＡに基づくとトランジスタのドレイン電流は、以下の式（２）で表される。
Figure 0006964990
数式（２）において、上が線形領域におけるドレイン電流の式であり、下が飽和領域におけるドレイン電流の式である。
［電界効果移動度］
次に、電界効果移動度について説明する。トランジスタの電流駆動力の指標として、電界効果移動度が用いられる。上述したように、トランジスタのオン領域は線形領域と飽和領域に分かれる。それぞれの領域の特性から、ＧＣＡに基づくドレイン電流の解析式に基づいてトランジスタの電界効果移動度を算出することができる。区別する必要のあるときは、それぞれ線形移動度（Ｌｉｎｅａｒ ｍｏｂｉｌｉｔｙ）、飽和移動度（Ｓａｔｕｒａｔｉｏｎ ｍｏｂｉｌｉｔｙ）と呼ばれる。線形移動度は、以下の式（３）で表され、飽和移動度は、以下の式（４）で表される。
Figure 0006964990
Figure 0006964990
本明細書等においては、式（３）及び式（４）から算出される曲線を、移動度曲線と呼称する。図３に、ＧＣＡに基づくドレイン電流の解析式から計算した移動度曲線を示す。なお、図３は、トランジスタのＩｄ−Ｖｇ特性に対して、線形移動度及び飽和移動度の移動度曲線を、それぞれ重ねて示している。
図３においては、ＧＣＡに基づくドレイン電流の解析式からＩｄ−Ｖｇ特性を計算している。移動度曲線の形状は、トランジスタの内部の様子を理解するための手がかりとなる。
例えば、図３に示す飽和移動度の曲線の形状に着目する。トランジスタのキャリア（電子または正孔）は、ゲート電圧が増加することで、電界により加速されエネルギーを得る。よって、キャリアは電界によって一定のエネルギーを得るため、飽和移動度は増加する。ただし、キャリアは、電界によって無限に加速されることはなく、熱振動する格子間原子、またはイオン化した不純物原子などに衝突することによってエネルギーを失うため、飽和移動度が徐々に減少する。
＜１−２．特性評価用のトランジスタの作製＞
次に、本発明の一態様のトランジスタの構造について説明を行い、その後当該トランジスタを作製し、トランジスタの電気特性を評価した結果について説明する。
［トランジスタの構成例１］
図４（Ａ）は、トランジスタ１００Ａの上面図であり、図４（Ｂ）は図４（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図４（Ｃ）は図４（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。なお、図４（Ａ）では、明瞭化のため、絶縁膜１１０などの構成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図４（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅（Ｗ）方向と呼称する場合がある。
図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電膜１０６と、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。なお、酸化物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
また、絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６と、ソース領域１０８ｓ及びドレイン領域１０８ｄと、が接することで、絶縁膜１１６中の窒素または水素がソース領域１０８ｓ及びドレイン領域１０８ｄ中に添加される。ソース領域１０８ｓ及びドレイン領域１０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
また、トランジスタ１００Ａは、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン領域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。また、絶縁膜１１８、導電膜１２０ａ、及び導電膜１２０ｂ上に絶縁膜１２２を有していてもよい。なお、図４（Ｂ）（Ｃ）においては、絶縁膜１２２を設ける構成を例示したが、これに限定されず、絶縁膜１２２を設けない構成としてもよい。
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、絶縁膜１２２を第５の絶縁膜と、それぞれ呼称する場合がある。また、絶縁膜１０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。また、絶縁膜１１６、１１８は保護絶縁膜としての機能を有し、絶縁膜１２２は平坦化絶縁膜としての機能を有する。
また、絶縁膜１１０は、過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１０８が有するチャネル領域１０８ｉ中に過剰酸素を供給することができる。よって、チャネル領域１０８ｉに形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。この場合、絶縁膜１０４中に含まれる過剰酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレイン領域１０８ｄにも供給されうる。ソース領域１０８ｓ、及びドレイン領域１０８ｄ中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなる場合がある。
一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ及びドレイン領域１０８ｄのキャリア密度を選択的に高めることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が高くなることを抑制することができる。
また、酸化物半導体膜１０８が有するソース領域１０８ｓ及びドレイン領域１０８ｄは、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好ましい。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。上記酸素欠損を形成する元素が、絶縁膜１１６中に１つまたは複数含まれる場合、絶縁膜１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに拡散する。および／または、上記酸素欠損を形成する元素は、不純物添加処理によりソース領域１０８ｓ、及びドレイン領域１０８ｄ中に添加される。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
また、導電膜１０６は、第１のゲート電極としての機能を有し、導電膜１１２は、第２のゲート電極としての機能を有し、導電膜１２０ａは、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を有する。
また、図４（Ｃ）に示すように、絶縁膜１０４、１１０には開口部１４３が設けられる。また、導電膜１０６は、開口部１４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と導電膜１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０６と、導電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、導電膜１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料により形成することで、チャネル領域１０８ｉに照射される下方からの光を抑制することができる。
また、図４（Ｂ）（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極として機能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を間に挟んで導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半導体膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を間に挟んで導電膜１１２と対向している。
別言すると、トランジスタ１００Ａのチャネル幅方向において、導電膜１０６及び導電膜１１２は、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続すると共に、絶縁膜１０４、及び絶縁膜１１０を間に挟んで酸化物半導体膜１０８を取り囲む構成である。
このような構成を有することで、トランジスタ１００Ａに含まれる酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する導電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１００Ａのように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または導電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができるため、トランジスタ１００Ａの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、酸化物半導体膜１０８が、導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有するため、トランジスタ１００Ａの機械的強度を高めることができる。
なお、トランジスタ１００Ａのチャネル幅方向において、酸化物半導体膜１０８の開口部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
［トランジスタの作製］
次に、上記説明したトランジスタ１００Ａに相当するトランジスタを作製し、当該トランジスタの電気特性を評価した。本実施の形態においては、以下に示す試料Ａ１乃至Ａ３を作製した。
なお、試料Ａ１乃至試料Ａ３は、それぞれ、チャネル長Ｌが２μｍ、チャネル幅Ｗが３μｍのトランジスタが形成された試料である。また、試料Ａ１及び試料Ａ２が比較用のトランジスタが形成された試料であり、試料Ａ３が本発明の一態様のトランジスタが形成された試料である。なお、試料Ａ１乃至試料Ａ３は、それぞれ酸化物半導体膜の成膜条件を変えて形成し、それ以外の工程については同じ作製方法とした。
［試料Ａ１乃至Ａ３の作製方法］
まず、ガラス基板上に厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工した。
次に、基板及び導電膜上に絶縁膜を４層積層して形成した。絶縁膜は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜は、下から厚さ５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリコン膜、厚さ５０ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、絶縁膜上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、半導体層を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体膜を形成した。なお、試料Ａ１乃至Ａ３において、酸化物半導体膜の成膜条件がそれぞれ異なる。
試料Ａ１の酸化物半導体膜は、基板温度を１７０℃として、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、成膜ガス全体に占める酸素の割合から、「酸素流量比」と記載する場合がある。試料Ａ１の酸化物半導体膜の成膜時における酸素流量比は３０％である。
試料Ａ２の酸化物半導体膜は、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ａ２の酸化物半導体膜の成膜時における酸素流量比は１０％である。
試料Ａ３の酸化物半導体膜は、基板温度を室温（Ｒ．Ｔ．）として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ａ３の酸化物半導体膜の成膜時における酸素流量比は１０％である。
次に、絶縁膜及び酸化物半導体層上に、絶縁膜を形成した。絶縁膜としては、厚さ１５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気下で、３５０℃ １時間の熱処理とした。
次に、絶縁膜の所望の領域に開口部を形成した。開口部の形成方法としては、ドライエッチング法を用いた。
次に、開口部を覆うように絶縁膜上に厚さ１００ｎｍの酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、導電膜を形成した。また、導電膜を形成後、続けて、導電膜の下側に接する絶縁膜を加工することで、絶縁膜を形成した。
導電膜としては、厚さ１０ｎｍの酸化物半導体膜と、厚さ５０ｎｍの窒化チタン膜と、厚さ１００ｎｍの銅膜とを順に形成した。なお、酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加すること形成した。また、窒化チタン膜及び銅膜としては、スパッタリング装置を用いて形成した。
次に、酸化物半導体膜、絶縁膜、及び導電膜上からプラズマ処理を行った。当該プラズマ処理としては、ＰＥＣＶＤ装置を用い、基板温度を２２０℃とし、アルゴンガスと窒素ガスとの混合ガス雰囲気下で行った。
次に、酸化物半導体膜、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１００ｎｍの窒化シリコン膜及び厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて積層して形成した。
次に、形成した絶縁膜上にマスクを形成し、当該マスクを用いて絶縁膜に開口部を形成した。
次に、開口部を充填するように、導電膜を形成し、当該導電膜を島状に加工することで、ソース電極及びドレイン電極なる導電膜を形成した。当該導電膜としては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて、それぞれ形成した。
次に、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍのアクリル系の感光性樹脂を用いた。
以上のようにして、試料Ａ１乃至試料Ａ３を作製した。
［トランジスタのＩｄ−Ｖｇ特性］
次に、上記作製した試料Ａ１乃至試料Ａ３のトランジスタのＩｄ−Ｖｇ特性を測定した。なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、第１のゲート電極として機能する導電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極として機能する導電膜に印加する電圧（以下、バックゲート電圧（Ｖｂｇ）ともいう）を、−１０Ｖから＋１０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び２０Ｖとした。
図１（Ａ）（Ｂ）（Ｃ）に、試料Ａ１、試料Ａ２、及び試料Ａ３のＩｄ−Ｖｇ特性結果をそれぞれ示す。なお、図１（Ａ）（Ｂ）（Ｃ）において、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、横軸がＶｇ（Ｖ）を、それぞれ表す。なお、電界効果移動度については、Ｖｄを２０Ｖで測定した際の値である。
図１（Ａ）（Ｂ）（Ｃ）に示すように、酸化物半導体膜の成膜条件を変えることで、トランジスタのＩｄ−Ｖｇ特性に異なる傾向が確認される。特に、トランジスタの電界効果移動度の移動度曲線の形状に差異が確認される。
図１（Ａ）（Ｂ）（Ｃ）に示す試料Ａ１乃至試料Ａ３の移動度曲線の形状から、トランジスタの飽和領域における電界効果移動度の最小値、最大値、及び最大値から最小値を差分した結果を算出した。なお、ここでは、トランジスタの飽和領域としては、Ｖｇが３Ｖ以上１０Ｖ以下の範囲とした。当該範囲は、ディスプレイなどの用途において、よく用いられるゲート電圧となる。
試料Ａ１においてはトランジスタの飽和領域における、電界効果移動度の最小値が９．８ｃｍ２／Ｖｓであり、最大値が２８．３ｃｍ２／Ｖｓであった。すなわち、試料Ａ１のトランジスタの飽和領域における、電界効果移動度の最小値と、電界効果移動度の最大値との差が１８．５ｃｍ２／Ｖｓであった。また、試料Ａ２においてはトランジスタの飽和領域における、電界効果移動度の最小値が２３．３ｃｍ２／Ｖｓであり、最大値が５１．１ｃｍ２／Ｖｓであった。すなわち、試料Ａ２のトランジスタの飽和領域における、電界効果移動度の最小値と、電界効果移動度の最大値との差が２７．８ｃｍ２／Ｖｓであった。また、試料Ａ３においてはトランジスタの飽和領域における、電界効果移動度の最小値が５５．８ｃｍ２／Ｖｓであり、最大値が６７．０ｃｍ２／Ｖｓであった。すなわち、試料Ａ３のトランジスタの飽和領域における、電界効果移動度の最小値と、電界効果移動度の最大値との差が１１．２ｃｍ２／Ｖｓであった。
別言すると、試料Ａ１は、トランジスタの飽和領域における電界効果移動度の最小値が、電界効果移動度の最大値に対し、概ね６５．３％低い。また、試料Ａ２は、トランジスタの飽和領域における電界効果移動度の最小値が、電界効果移動度の最大値に対し、概ね５４．４％低い。また、試料Ａ３は、トランジスタの飽和領域における電界効果移動度の最小値が、電界効果移動度の最大値に対し、概ね１６．７％低い。このように、本発明の一態様のトランジスタが形成された試料Ａ３は、トランジスタの飽和領域における電界効果移動度の最小値が、電界効果移動度の最大値に対し、好ましくは３０％以下、さらに好ましくは２０％以下の特性を有する。
このように、本発明の一態様のトランジスタが形成された試料Ａ３は、トランジスタの飽和領域における電界効果移動度の最小値と、電界効果移動度の最大値との差が１５ｃｍ２／Ｖｓ以内と極めて少ない特性である。また、試料Ａ３は、低Ｖｇ（例えば、Ｖｇが０Ｖを超えて５Ｖ以内）領域において、高い電界効果移動度を有する。このような特性のトランジスタを、例えば有機ＥＬディスプレイの画素のトランジスタに用いることで、高い電流駆動能力と、高い信頼性とを付与することができる。
＜１−３．デバイスシミュレーションによる移動度曲線の形状の評価＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタの電界効果移動度の移動度曲線の形状に差異が確認されたため、移動度曲線の形状をデバイスシミュレーションにより評価した。
なお、デバイスシミュレーションでは、移動度曲線の形状を決定する要因として、１．移動度の温度依存性、２．チャネル領域のドナー密度分布、３．酸化物半導体膜中の浅い欠陥準位密度の３つの要因を仮定した。
［１．移動度の温度依存性］
酸化物半導体膜を用いたトランジスタは、自己発熱により電界効果移動度が急激に上昇する。酸化物半導体膜の電子移動度（μｎ）の温度依存性は、以下に示す数式（５）で表される。
Figure 0006964990
式（５）において、μｎ３００は酸化物半導体膜の室温での電子移動度を、ＴＬは格子温度を、それぞれ表している。式（５）に示すように、酸化物半導体膜を用いたトランジスタの電界効果移動度は、温度Ｔの概略１．５乗に比例して上昇する。
［２．チャネル領域のドナー密度分布］
上記作製した試料Ａ１乃至Ａ３のトランジスタは、酸化物半導体膜の成膜条件が異なるため、チャネル領域のドナー密度分布が異なる。別言すると、試料Ａ１乃至Ａ３のトランジスタは、実効チャネル長が異なる。
ここで、試料Ａ１乃至試料Ａ３のトランジスタの実効チャネル長について、図５を用いて説明する。
図５は、トランジスタの実効チャネル長の概念を説明する模式図である。
図５において、ＧＥがゲート電極を、ＧＩがゲート絶縁膜を、ＯＳが酸化物半導体膜を、それぞれ表している。また、酸化物半導体膜中には、ｎ型領域が形成されている。トランジスタの実効チャネル長（Ｌｅｆｆ）は、以下に示す式（６）で表される。
Figure 0006964990
数式（６）において、Ｌｇがゲート長を、ΔＬがチャネル長の縮小幅を、それぞれ表す。
なお、トランジスタの実効チャネル長については、例えば、ＴＬＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｍｏｄｅｌ）解析から求めることができる。
また、以下の説明においては、上述した実効チャネル長を基に、ｎ型領域からチャネル領域にかけてドナー密度が徐々に減少するモデルを仮定した。つまり、ドナーがチャネル領域に向かってガウス分布に従って減少する。試料Ａ１乃至試料Ａ３におけるドナー密度を説明する模式図を図６（Ａ）（Ｂ）（Ｃ）に示す。なお、図６（Ａ）が試料Ａ１のドナー密度を、図６（Ｂ）が試料Ａ２のドナー密度を、図６（Ｃ）が試料Ａ３のドナー密度を、それぞれ説明する図である。
図６（Ａ）（Ｂ）（Ｃ）において、ＧＥがゲート電極を、ＧＩがゲート絶縁膜を、ＯＳが酸化物半導体膜を、それぞれ表す。また、図６（Ａ）（Ｂ）（Ｃ）に示す酸化物半導体膜において、ドナー密度が５×１０１８ｃｍ−３以上の領域を灰色で表し、ドナー密度が１×１０１６ｃｍ−３以下の領域を黒色で表す。
図６（Ａ）（Ｂ）（Ｃ）に示す結果より、試料Ａ１の実効チャネル長は２．０μｍと見積もられ、試料Ａ２の実効チャネル長は１．２μｍと見積もられ、試料Ａ３の実効チャネル長は０．８μｍと見積もられた。別言すると、試料Ａ１のΔＬは０μｍと見積もられ、試料Ａ２のΔＬは０．４μｍと見積もられ、試料Ａ３のΔＬは０．６μｍと見積もられた。
［３．酸化物半導体膜中の浅い欠陥準位密度］
次に、酸化物半導体膜中の浅い欠陥準位密度（ｓＤＯＳともいう）について説明を行う。酸化物半導体膜のｓＤＯＳは、酸化物半導体膜を用いたトランジスタの電気特性から見積もることができる。以下ではトランジスタの界面準位の密度を評価し、その界面準位の密度に加え、界面準位にトラップされる電子数Ｎｔｒａｐを考慮した場合において、サブスレッショルドリーク電流を予測する方法について説明する。
界面準位にトラップされる電子数Ｎｔｒａｐは、例えば、トランジスタのドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）の実測と、ドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性の計算値とを比較することによって、評価することができる。
図７に、ソース電圧Ｖｓ＝０Ｖ、ドレイン電圧Ｖｄ＝０．１Ｖにおける、計算によって得られた理想的なＩｄ−Ｖｇ特性と、トランジスタにおける実測のＩｄ−Ｖｇ特性と、を示す。なお、トランジスタの測定結果のうち、ドレイン電流Ｉｄの測定が容易な１×１０−１３Ａ以上の値のみプロットした。
計算で求めた理想的なＩｄ−Ｖｇ特性と比べて、実測のＩｄ−Ｖｇ特性はゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化が緩やかとなる。これは、伝導帯下端のエネルギー（Ｅｃと表記する。）の近くに位置する浅い界面準位に電子がトラップされたためと考えられる。ここでは、フェルミ分布関数を用いて、浅い界面準位へトラップされる（単位面積、単位エネルギーあたりの）電子数Ｎｔｒａｐを考慮することで、より厳密に界面準位の密度Ｎｉｔを見積もることができる。
まず、図８に示す模式的なＩｄ−Ｖｇ特性を用いて界面トラップ準位にトラップされる電子数Ｎｔｒａｐの評価方法について説明する。破線は計算によって得られるトラップ準位のない理想的なＩｄ−Ｖｇ特性を示す。また、破線において、ドレイン電流がＩｄ１からＩｄ２に変化するときのゲート電圧Ｖｇの変化をΔＶｉｄとする。また、実線は、実測のＩｄ−Ｖｇ特性を示す。実線において、ドレイン電流がＩｄ１からＩｄ２に変化するときのゲート電圧Ｖｇの変化をΔＶｅｘとする。ドレイン電流がＩｄ１、Ｉｄ２のときの着目する界面における電位はそれぞれφｉｔ１、φｉｔ２とし、その変化量をΔφｉｔとする。
図８において、実測は計算よりも傾きが小さいため、ΔＶｅｘは常にΔＶｉｄよりも大きいことがわかる。このとき、ΔＶｅｘとΔＶｉｄの差が、浅い界面準位に電子をトラップすることに要した電位差を表す。したがって、トラップされた電子による電荷の変化量ΔＱｔｒａｐは以下の式（７）で表すことができる。
Figure 0006964990
Ｃｔｇは面積当たりの絶縁体と半導体の合成容量となる。また、ΔＱｔｒａｐは、トラップされた（単位面積、単位エネルギーあたりの）電子数Ｎｔｒａｐを用いて、式（８）で表すこともできる。なお、ｑは電気素量である。
Figure 0006964990
式（７）と式（８）とを連立させることで式（９）を得ることができる。
Figure 0006964990
次に、式（９）のΔφｉｔについてゼロの極限を取ることで、式（１０）を得ることができる。
Figure 0006964990
即ち、理想的なＩｄ−Ｖｇ特性、実測のＩｄ−Ｖｇ特性および式（１０）を用いて、界面においてトラップされた電子数Ｎｔｒａｐを見積もることができる。なお、ドレイン電流との界面における電位の関係については、上述のデバイスシミュレータを用いた計算によって求めることができる。
また、単位面積、単位エネルギーあたりの電子数Ｎｔｒａｐと界面準位の密度Ｎｉｔは式（１１）のような関係にある。
Figure 0006964990
ここで、ｆ（Ｅ）はフェルミ分布関数である。式（１０）から得られたＮｔｒａｐを式（１１）でフィッティングすることで、Ｎｉｔは決定される。このＮｉｔを設定したデバイスシミュレータを用いた計算により、Ｉｄ＜０．１ｐＡを含む伝達特性を得ることができる。
次に、図７に示す実測のＩｄ−Ｖｇ特性に式（１０）を適用し、Ｎｔｒａｐを抽出した結果を図９に白丸印で示す。ここで、図９の縦軸は半導体の伝導帯下端ＥｃからのフェルミエネルギーＥｆである。破線を見るとＥｃのすぐ下の位置に極大値となっている。式（１１）のＮｉｔとして、式（１２）のテール分布を仮定すると図９の破線のように非常に良くＮｔｒａｐをフィッティングでき、フィッティングパラメータとして、ピーク値Ｎｔａ＝１．６７×１０１３ｃｍ−２ｅＶ−１、特性幅Ｗｔａ＝０．１０５ｅＶが得られた。
Figure 0006964990
次に、得られた界面準位のフィッティング曲線を、デバイスシミュレータを用いた計算にフィードバッグすることにより、Ｉｄ−Ｖｇ特性を逆算した結果を図１０に示す。図１０（Ａ）に、ドレイン電圧Ｖｄが０．１Ｖおよび１．８Ｖの場合の計算によって得られたＩｄ−Ｖｇ特性と、ドレイン電圧Ｖｄが０．１Ｖの場合及び１．８Ｖの場合のトランジスタにおける実測のＩｄ−Ｖｇ特性とを示す。また、図１０（Ｂ）は、図１０（Ａ）のドレイン電流Ｉｄを対数としたグラフである。
計算により得られた曲線と、実測値のプロットはほぼ一致しており、計算値と測定値とで高い再現性を有することが分かる。したがって、浅い欠陥準位密度を算出する方法として、上記の方法が十分に妥当であることが分かる。
［移動度曲線の計算結果］
上述した酸化物半導体膜中のｓＤＯＳは、電界効果移動度の移動度曲線に影響を与える。特に、しきい値電圧近傍では、ｓＤＯＳに電子がトラップされ移動度曲線の形状が変わる。酸化物半導体膜中のｓＤＯＳは、式（１２）中のＮｔａとＷｔａと、酸化物半導体膜の厚さ（ｔＯＳ）との積で表される。そこで、上述した式（１２）を基に、移動度曲線の計算を行った。計算に用いたパラメータを表１に示す。
Figure 0006964990
なお、本実施の形態においては、Ｗｔａの値を変えた場合の移動度曲線について計算した。Ｗｔａの値を変えた場合の移動度曲線の形状を図１１に示す。なお、図１１において、Ｎｔａ＝２．５×１０１９ｃｍ−３ｅＶ−１とし、ΔＬ＝０とした。また、Ｗｔａを０．０１５ｅＶ、０．０２ｅＶ、０．０２５ｅＶ、０．０３ｅＶ、０．０３５ｅＶ、０．０４ｅＶ、及び０．０４５ｅＶの７つの条件とした。
図１１に示すように、Ｗｔａの値が小さい、すなわちｓＤＯＳのエネルギー幅が狭いほど、移動度曲線の立ち上がりが急峻となることがわかる。また、ｓＤＯＳのエネルギー幅が狭いほど、移動度曲線のピーク値が高Ｖｇ側から低Ｖｇ側にシフトし、且つピーク値が低下していることが分かる。
次に、図６（Ａ）（Ｂ）（Ｃ）に示す試料Ａ１乃至試料Ａ３のドナー密度分布と、図１１に示す移動度曲線の形状を基に、試料Ａ１乃至試料Ａ３に相当するモデルの移動度曲線の形状について計算を行った。移動度曲線の計算結果を図１２に示す。
図１２は、試料Ａ１乃至試料Ａ３に相当するモデルの移動度曲線の計算結果である。なお、試料Ａ１では、Ｎｔａ＝３．０×１０１９ｃｍ−３ｅＶ−１とし、ΔＬ＝０とし、Ｗｔａを０．０４５ｅＶとした。また、試料Ａ２では、Ｎｔａ＝３．０×１０１９ｃｍ−３ｅＶ−１とし、ΔＬ＝０．４μｍとし、Ｗｔａを０．０３５ｅＶとした。試料Ａ３では、Ｎｔａ＝２．５×１０１９ｃｍ−３ｅＶ−１とし、ΔＬ＝０．６μｍとし、Ｗｔａを０．０２５ｅＶとした。
図１２に示す結果は、図１（Ａ）（Ｂ）（Ｃ）に示す試料Ａ１乃至試料Ａ３の移動度曲線の形状を概ね反映した結果であると考えられる。
このように、トランジスタの電界効果移動度の移動度曲線の形状としては、ｓＤＯＳの影響が大きいことが示唆された。よって、先に説明した試料Ａ１乃至Ａ３は、酸化物半導体膜中のｓＤＯＳの値が異なる可能性がある。
そこで、試料Ａ１乃至Ａ３の酸化物半導体膜中のｓＤＯＳを評価するために、試料Ｂ１乃至試料Ｂ３を作製した。試料Ｂ１乃至Ｂ３は、トランジスタのサイズが異なるのみで、それぞれ試料Ａ１乃至Ａ３と同じ作製方法とした。
試料Ｂ１乃至試料Ｂ３のｓＤＯＳの結果を図１３に示す。なお、試料Ｂ１乃至Ｂ３のトランジスタのサイズとしては、Ｌ／Ｗ＝６／５０μｍとした。
図１３に示すように、試料Ｂ１、試料Ｂ２、試料Ｂ３の順に酸化物半導体膜中のｓＤＯＳが多い結果となった。すなわち、試料Ａ１、試料Ａ２、試料Ａ３の順に酸化物半導体膜中のｓＤＯＳが多い結果であり、先に示すデバイスシミュレーションの結果が妥当であることがわかる。
また、試料Ｂ１乃至試料Ｂ３のいずれの試料においても、ｓＤＯＳのピーク値が、５×１０１２ｃｍ−２ｅＶ−１未満となり、ｓＤＯＳが極めて低い試料であることがわかる。なお、酸化物半導体膜中のｓＤＯＳのピーク値としては、好ましくは２．５×１０１２ｃｍ−２ｅＶ−１未満、より好ましくは１．５×１０１２ｃｍ−２ｅＶ−１未満、さらに好ましくは１．０×１０１２ｃｍ−２ｅＶ−１未満である。
このように、酸化物半導体膜中のｓＤＯＳを低減することで、移動度曲線の立ち上がりを急峻にすることができる。また、酸化物半導体膜中のｓＤＯＳを低減することで、高Ｖｇ側の移動度曲線のピーク値を低Ｖｇ側にシフトさせ、ピーク値を小さくすることができる。すなわち、酸化物半導体膜中のｓＤＯＳを低減することで、酸化物半導体膜を有するトランジスタの電界効果移動度の移動度曲線の立ち上がりを急峻にでき、且つ移動度曲線の飽和性を高めることができる。
＜１−４．トランジスタの構成要素＞
次に、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタの構成要素の詳細について説明する。
［基板］
基板１０２としては、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、石英またはサファイア等を用いることができる。また、無機絶縁膜を用いてもよい。当該無機絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等が挙げられる。
また、上記無アルカリガラスとしては、例えば、０．２ｍｍ以上０．７ｍｍ以下の厚さとすればよい。または、無アルカリガラスを研磨することで、上記の厚さとしてもよい。
また、無アルカリガラスとして、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製することができる。
また、基板１０２として、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を用いてもよい。
また、基板１０２として、金属等の無機材料を用いてもよい。金属等の無機材料としては、ステンレススチールまたはアルミニウム等が挙げられる。
また、基板１０２として、樹脂、樹脂フィルムまたはプラスチック等の有機材料を用いてもよい。当該樹脂フィルムとしては、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、またはシリコーンなどのシロキサン結合を有する樹脂等が挙げられる。
また、基板１０２として、無機材料と有機材料とを組み合わせた複合材料を用いてもよい。当該複合材料としては、金属板または薄板状のガラス板と、樹脂フィルムとを貼り合わせた材料、繊維状の金属、粒子状の金属、繊維状のガラス、または粒子状のガラスを樹脂フィルムに分散した材料、もしくは繊維状の樹脂、粒子状の樹脂を無機材料に分散した材料等が挙げられる。
なお、基板１０２としては、少なくとも上または下に形成される膜または層を支持できるものであればよく、絶縁膜、半導体膜、導電膜のいずれか一つまたは複数であってもよい。
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１０８ｉに含まれる酸素欠損を低減することが可能である。
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することができる。
［酸化物半導体膜］
酸化物半導体膜１０８としては、実施の形態２で詳細に説明を行う。
［第２の絶縁膜］
絶縁膜１１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する機能を有する。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁膜１１０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁膜を用いると好適である。
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁膜１１０中に準位を形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散すると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏｍｓ／ｃｍ３以下であると好ましい。
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いてもよい。当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。また、絶縁膜１１６は、フッ素を有していてもよい。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、フッ化窒化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸化物半導体膜１０８のソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。したがって、絶縁膜１１６と接するソース領域１０８ｓ、及びドレイン領域１０８ｄ中の不純物（窒素または水素）濃度が高くなり、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャリア密度を高めることができる。
［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
［第５の絶縁膜］
絶縁膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
［導電膜］
導電膜１０６、１１２、１２０ａ、１２０ｂとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜１０６、１１２、１２０ａ、１２０ｂとしては、導電性を有する金属膜、可視光を反射する機能を有する導電膜、または可視光を透過する機能を有する導電膜を用いればよい。
導電性を有する金属膜として、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素を含む材料を用いることができる。または、上述した金属元素を含む合金を用いてもよい。
上述の導電性を有する金属膜として、具体的には、チタン膜上に銅膜を積層する二層構造、窒化チタン膜上に銅膜を積層する二層構造、窒化タンタル膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層し、さらにその上にチタン膜を形成する三層構造等を用いればよい。特に、銅元素を含む導電膜を用いることで、抵抗を低くすることが出来るため好適である。また、銅元素を含む導電膜としては、または、銅とマンガンとを含む合金膜が挙げられる。当該合金膜は、ウエットエッチング法を用いて加工できるため好適である。
なお、導電膜１０６、１１２、１２０ａ、１２０ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、酸化物半導体膜１０８と接する金属膜、または酸化物半導体膜１０８の近傍の金属膜として、最も好適に用いることができる。
また、上述の導電性を有する導電膜として、導電性高分子または導電性ポリマーを用いてもよい。
また、上述の可視光を反射する機能を有する導電膜としては、金、銀、銅、またはパラジウムから選ばれた金属元素を含む材料を用いることができる。特に、銀元素を含む導電膜を用いることで、可視光における反射率を高めることができるため好適である。
また、上述の可視光を透過する機能を有する導電膜としては、インジウム、錫、亜鉛、ガリウム、またはシリコンから選ばれた元素を含む材料を用いることができる。具体的には、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ−Ｓｎ−Ｓｉ酸化物（ＩＴＳＯともいう）、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等が挙げられる。
また、上述の可視光を透過する機能を有する導電膜としては、グラフェンまたはグラファイトを含む膜を用いてもよい。グラフェンを含む膜としては、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等が挙げられる。
また、導電膜１１２、１２０ａ、１２０ｂを、無電解めっき法により形成することができる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いることが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができるため、好適である。
また、無電解めっき法により導電膜を形成した場合、当該導電膜の構成元素が外部に拡散しないように、当該導電膜の下に、拡散防止膜を形成してもよい。また、当該拡散防止膜と、当該導電膜との間に、導電膜を成長させることが出来るシード層を形成してもよい。上記拡散防止膜としては、例えば、スパッタリング法を用いて形成することができる。また、当該拡散防止膜としては、例えば、窒化タンタル膜または窒化チタン膜を用いることができる。また、上記シード層としては、無電解めっき法により形成することができる。また、当該シード層としては、無電解めっき法により形成することができる導電膜の材料と同様の材料を用いることができる。
なお、導電膜１１２として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用いてよい。当該酸化物半導体は、絶縁膜１１６から窒素または水素が供給されることで、キャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、酸化物半導体は、ゲート電極として用いることができる。
例えば、導電膜１１２としては、酸化物導電体（ＯＣ）の単層構造、金属膜の単層構造、または酸化物導電体（ＯＣ）と、金属膜との積層構造等が挙げられる。
なお、導電膜１１２として、遮光性を有する金属膜の単層構造、または酸化物導電体（ＯＣ）と遮光性を有する金属膜との積層構造を用いる場合、導電膜１１２の下方に形成されるチャネル領域１０８ｉを遮光することができるため、好適である。また、導電膜１１２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チタン膜、タングステン膜など）を形成することで、金属膜中の構成元素が酸化物半導体または酸化物導電体（ＯＣ）側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導体または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成され低抵抗化する。
導電膜１０６、１１２、１２０ａ、１２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
＜１−５．トランジスタの構成例２＞
次に、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図１４乃至図１６を用いて説明する。
図１４（Ａ）（Ｂ）は、トランジスタ１００Ｂの断面図であり、図１５（Ａ）（Ｂ）は、トランジスタ１００Ｃの断面図であり、図１６（Ａ）（Ｂ）は、トランジスタ１００Ｄの断面図である。なお、トランジスタ１００Ｂ、トランジスタ１００Ｃ、及びトランジスタ１００Ｄの上面図としては、図４（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
図１４（Ａ）（Ｂ）に示すトランジスタ１００Ｂは、導電膜１１２の積層構造、導電膜１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
トランジスタ１００Ｂの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１１２＿１上の導電膜１１２＿２と、を有する。例えば、導電膜１１２＿１として、酸化物導電膜を用いることにより、絶縁膜１１０に過剰酸素を添加することができる。上記酸化物導電膜としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて形成することができる。また、上記酸化物導電膜としては、例えば、インジウムと錫とを有する酸化物、タングステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有する酸化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化物、インジウムとガリウムと亜鉛とを有する酸化物等が挙げられる。
また、図１４（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１０６とが接続される。開口部１４３を形成する際に、導電膜１１２＿１となる導電膜を形成した後、開口部１４３を形成することで、図１４（Ｂ）に示す形状とすることができる。導電膜１１２＿１に酸化物導電膜を適用した場合、導電膜１１２＿２と、導電膜１０６とが接続される構成とすることで、導電膜１１２と導電膜１０６との接触抵抗を低くすることができる。
また、トランジスタ１００Ｂの導電膜１１２及び絶縁膜１１０は、テーパー形状である。より具体的には、導電膜１１２の下端部は、導電膜１１２の上端部よりも外側に形成される。また、絶縁膜１１０の下端部は、絶縁膜１１０の上端部よりも外側に形成される。また、導電膜１１２の下端部は、絶縁膜１１０の上端部と概略同じ位置に形成される。
トランジスタ１００Ｂの導電膜１１２及び絶縁膜１１０をテーパー形状とすることで、トランジスタ１００Ａの導電膜１１２及び絶縁膜１１０が矩形の場合と比較し、絶縁膜１１６の被覆性を高めることができるため好適である。
なお、トランジスタ１００Ｂのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
図１５（Ａ）（Ｂ）に示すトランジスタ１００Ｃは、導電膜１１２の積層構造、導電膜１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
トランジスタ１００Ｃの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１１２＿１上の導電膜１１２＿２と、を有する。また、導電膜１１２＿１の下端部は、導電膜１１２＿２の上端部よりも外側に形成される。例えば、導電膜１１２＿１と、導電膜１１２＿２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２＿２をウエットエッチング法で、導電膜１１２＿１及び絶縁膜１１０をドライエッチング法で、それぞれ加工することで、上記の構造とすることができる。
また、トランジスタ１００Ｃの構造とすることで、酸化物半導体膜１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する導電膜１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合においては、トランジスタ１００Ｃのオン電流の低下を抑制するために、チャネル長（Ｌ）方向において、領域１０８ｆを１μｍ以下とすればよい。
また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
なお、領域１０８ｆをＬＤＤ領域とする場合には、例えば、絶縁膜１１６から領域１０８ｆに窒素、水素、フッ素の１以上を供給する、あるいは、絶縁膜１１０及び導電膜１１２＿１をマスクとして、導電膜１１２＿１の上方から不純物元素を添加することで、当該不純物が導電膜１１２＿１及び絶縁膜１１０を通過して酸化物半導体膜１０８に添加されることで形成することができる。
また、図１５（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１０６とが接続される。
なお、トランジスタ１００Ｃのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
図１６（Ａ）（Ｂ）に示すトランジスタ１００Ｄは、導電膜１１２の積層構造、導電膜１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
トランジスタ１００Ｄの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜１１２＿１上の導電膜１１２＿２と、を有する。また、導電膜１１２＿１の下端部は、導電膜１１２＿２の下端部よりも外側に形成される。また、絶縁膜１１０の下端部は、導電膜１１２＿１の下端部よりも外側に形成される。例えば、導電膜１１２＿１と、導電膜１１２＿２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２＿２及び導電膜１１２＿１をウエットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加工することで、上記の構造とすることができる。
また、トランジスタ１００Ｃと同様に、トランジスタ１００Ｄには、酸化物半導体膜１０８中に領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
また、図１６（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１０６とが接続される。
なお、トランジスタ１００Ｄのその他の構成は、先に示すトランジスタ１００Ａと同様であり、同様の効果を奏する。
＜１−６．トランジスタの構成例３＞
次に、図４（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａと異なる構成について、図１７乃至図２１を用いて説明する。
図１７（Ａ）（Ｂ）は、トランジスタ１００Ｅの断面図であり、図１８（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図であり、図１９（Ａ）（Ｂ）は、トランジスタ１００Ｇの断面図であり、図２０（Ａ）（Ｂ）は、トランジスタ１００Ｈの断面図であり、図２１（Ａ）（Ｂ）は、トランジスタ１００Ｊの断面図である。なお、トランジスタ１００Ｅ、トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、及びトランジスタ１００Ｊの上面図としては、図４（Ａ）に示すトランジスタ１００Ａと同様であるため、ここでの説明は省略する。
トランジスタ１００Ｅ、トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、及びトランジスタ１００Ｊは、先に示すトランジスタ１００Ａと酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
図１７（Ａ）（Ｂ）に示すトランジスタ１００Ｅが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造である。
図１８（Ａ）（Ｂ）に示すトランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造である。
図１９（Ａ）（Ｂ）に示すトランジスタ１００Ｇが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。
図２０（Ａ）（Ｂ）に示すトランジスタ１００Ｈが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造であり、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１０８＿２の２層の積層構造である。なお、トランジスタ１００Ｈのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿１及び酸化物半導体膜１０８＿２の側面を覆う。
図２１（Ａ）（Ｂ）に示すトランジスタ１００Ｊが有する酸化物半導体膜１０８は、絶縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造であり、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２の単層構造である。なお、トランジスタ１００Ｊのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿２の側面を覆う。
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の付着により汚染されやすい。そのため、チャネル領域１０８ｉが実質的に真性であっても、電界などのストレスが印加されることによって、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
そこで、トランジスタ１００Ｈ、及びトランジスタ１００Ｊにおいては、チャネル領域１０８ｉを積層構造とし、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層構造の一方の層で覆う構成とする。当該構成とすることで、チャネル領域１０８ｉの側面またはその近傍の欠陥を抑制する、あるいはチャネル領域１０８ｉの側面またはその近傍への不純物の付着を低減することが可能となる。
［バンド構造］
ここで、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、並びに絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２のバンド構造について、図２２（Ａ）（Ｂ）（Ｃ）を用いて説明する。なお、図２２（Ａ）（Ｂ）（Ｃ）は、チャネル領域１０８ｉにおけるバンド構造である。
図２２（Ａ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図２２（Ｂ）は、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図２２（Ｃ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図２２（Ａ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図２２（Ｂ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図２２（Ｃ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いて形成される酸化物半導体膜を用いる構成のバンド図である。
図２２（Ａ）に示すように、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図２２（Ｂ）に示すように、酸化物半導体膜１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図２２（Ｃ）に示すように、酸化物半導体膜１０８＿１、１０８＿２において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図２２（Ａ）（Ｂ）（Ｃ）に示す構成とすることで酸化物半導体膜１０８＿２がウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０８＿２に形成されることがわかる。
なお、酸化物半導体膜１０８＿１、１０８＿３を設けることにより、欠陥準位を酸化物半導体膜１０８＿２より遠ざけることができる。
また、欠陥準位がチャネル領域として機能する酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、欠陥準位に電子が蓄積しやすくなってしまう。欠陥準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、欠陥準位が酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、欠陥準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、酸化物半導体膜１０８＿１、１０８＿３は、酸化物半導体膜１０８＿２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８＿１、１０８＿３の電子親和力と、酸化物半導体膜１０８＿２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８＿２が主な電流経路となる。すなわち、酸化物半導体膜１０８＿２は、チャネル領域としての機能を有し、酸化物半導体膜１０８＿１、１０８＿３は、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域が形成される酸化物半導体膜１０８＿２を構成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このような構成とすることで、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜１０８＿１、１０８＿３を、その物性及び／または機能から、それぞれ酸化物絶縁膜とも呼べる。または、酸化物半導体膜１０８＿１、１０８＿３には、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８＿２よりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１０８＿２の伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ以上とすることが好ましい。
また、酸化物半導体膜１０８＿１、１０８＿３は、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜１０８＿１、１０８＿３の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０ａ、１２０ｂの構成元素が酸化物半導体膜１０８＿２へ拡散してしまう場合がある。なお、酸化物半導体膜１０８＿１、１０８＿３が後述するＣＡＡＣ−ＯＳである場合、導電膜１２０ａ、１２０ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
また、本実施の形態においては、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：４：５［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：５：６［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１０：１［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。あるいは、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。この場合、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿１、１０８＿３として金属元素の原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いると、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差を０．６ｅＶ以上とすることができるため好適である。
なお、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態においては、本発明の一態様に用いることのできる、酸化物半導体膜の組成、及び酸化物半導体膜の構造等について、図２３乃至図３８を参照して説明する。
＜２−１．酸化物半導体膜の組成＞
まず、酸化物半導体膜の組成について説明する。
酸化物半導体膜は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体膜が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。元素Ｍに適用可能なその他の元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない。
まず、図２３（Ａ）、図２３（Ｂ）、及び図２３（Ｃ）を用いて、本発明の一態様に係る酸化物半導体膜が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図２３には、酸素の原子数比については記載しない。また、酸化物半導体膜が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、及び［Ｚｎ］とする。
図２３（Ａ）、図２３（Ｂ）、及び図２３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子数比（−１≦γ≦１）となるラインを表す。また、図２３に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体膜は、スピネル型の結晶構造をとりやすい。
図２３（Ａ）及び図２３（Ｂ）では、本発明の一態様の酸化物半導体膜が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図２４に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図２４は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図２４に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図２４に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、酸化物中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図２３（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図２３（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図２３（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物である。
なお、酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等が好ましい。なお、成膜される酸化物半導体膜の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラス・マイナス４０％程度変動することがある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
なお、本明細書等において、近傍とは、ある金属原子Ｍの原子数比に対して、プラス・マイナス１以内、さらに好ましくはプラス・マイナス０．５以内の範囲とすればよい。例えば、酸化物半導体膜の組成がＩｎ：Ｇａ：Ｚｎ＝４：２：３の近傍である場合、Ｇａが１以上３以下（１≦Ｇａ≦３）であり、且つＺｎが２以上４以下（２≦Ｚｎ≦４）、好ましくはＧａが１．５以上２．５以下（１．５≦Ｇａ≦２．５）であり、且つＺｎが２以上４以下（２≦Ｚｎ≦４）であればよい。
また、酸化物半導体膜が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物半導体膜が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
＜２−２．酸化物半導体膜のキャリア密度＞
次に、酸化物半導体膜のキャリア密度について、以下に説明を行う。
酸化物半導体膜のキャリア密度に影響を与える因子としては、酸化物半導体膜中の酸素欠損（Ｖｏ）、または酸化物半導体膜中の不純物などが挙げられる。
酸化物半導体膜中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体膜中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体膜中の欠陥準位密度を制御することで、酸化物半導体膜のキャリア密度を制御することができる。
ここで、酸化物半導体膜をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体膜のキャリア密度を低くする方が好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体膜のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体膜のキャリア密度を高くする方が好ましい。酸化物半導体膜のキャリア密度を高くする場合においては、酸化物半導体膜の不純物濃度をわずかに高める、または酸化物半導体膜の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体膜のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体膜は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体膜は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体膜を用いた場合には、トランジスタのしきい値電圧がより低くなる。
実質的に真性の酸化物半導体膜のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
また、上述の実質的に真性の酸化物半導体膜を用いることで、トランジスタの信頼性が向上する場合がある。ここで、図２５を用いて、酸化物半導体膜をチャネル領域に用いるトランジスタの信頼性が向上する理由について説明する。図２５は、酸化物半導体膜をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図である。
図２５において、ＧＥはゲート電極を、ＧＩはゲート絶縁膜を、ＯＳは酸化物半導体膜を、ＳＤはソース電極またはドレイン電極を、それぞれ表す。すなわち、図２５は、ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、酸化物半導体膜に接するソース電極またはドレイン電極のエネルギーバンドの一例である。
また、図２５において、ゲート絶縁膜としては、酸化シリコン膜を用い、酸化物半導体膜にＩｎ−Ｇａ−Ｚｎ酸化物を用いる構成である。また、酸化シリコン膜中に形成されうる欠陥の遷移レベル（εｆ）はゲート絶縁膜の伝導帯下端から約３．１ｅＶ離れた位置に形成されるものとし、ゲート電圧（Ｖｇ）が３０Ｖの場合の酸化物半導体膜と酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）はゲート絶縁膜の伝導帯下端から約３．６ｅＶ離れた位置に形成されるものとする。なお、酸化シリコン膜のフェルミ準位は、ゲート電圧に依存し変動する。例えば、ゲート電圧を大きくすることで、酸化物半導体膜と、酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）は低くなる。また、図２５中の白丸は電子（キャリア）を表し、図２５中のＸは酸化シリコン膜中の欠陥準位を表す。
図２５に示すように、ゲート電圧が印加された状態で、例えばキャリアが熱励起されると、欠陥準位（図中Ｘ）にキャリアがトラップされ、プラス（“＋”）からニュートラル（“０”）に欠陥準位の荷電状態が変化する。すなわち、酸化シリコン膜のフェルミ準位（Ｅｆ）に上述の熱励起のエネルギーを足した値が欠陥の遷移レベル（εｆ）よりも高くなる場合、酸化シリコン膜中の欠陥準位の荷電状態は正の状態から中性となり、トランジスタのしきい値電圧がプラス方向に変動することになる。
また、電子親和力が異なる酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面のフェルミ準位が形成される深さが異なることがある。電子親和力の大きな酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面近傍において、ゲート絶縁膜の伝導帯下端が相対的に高くなる。この場合、ゲート絶縁膜中に形成されうる欠陥準位（図２５中Ｘ）も相対的に高くなるため、ゲート絶縁膜のフェルミ準位と酸化物半導体膜のフェルミ準位とのエネルギー差が大きくなる。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなる。例えば、上述の酸化シリコン膜中に形成されうる欠陥準位の荷電状態の変化が少なくなり、ゲートバイアス熱（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ：ＧＢＴともいう）ストレスにおける、トランジスタのしきい値電圧の変動を小さくできる。
また、酸化物半導体膜をチャネル領域に用いるトランジスタは、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、酸化物半導体膜の欠陥準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、欠陥準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体膜中の不純物濃度を低減することが有効である。また、酸化物半導体膜中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体膜中における各不純物の影響について説明する。
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜において欠陥準位が形成される。このため、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体膜において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体膜をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上であると好ましい。
また、酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
＜２−３．酸化物半導体の構造＞
次に、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、及びｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
すなわち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
［ＣＡＡＣ−ＯＳ］
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
［ｎｃ−ＯＳ］
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる場合がある。
［ａ−ｌｉｋｅ ＯＳ］
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。ａ−ｌｉｋｅ ＯＳは、鬆を有するため、不安定な構造である。
また、ａ−ｌｉｋｅ ＯＳは、鬆を有するため、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、本発明の一態様の酸化物半導体膜は、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上が混在していてもよい。その場合の一例を以下に示す。
本発明の一態様の酸化物半導体膜を、２種類の結晶部を含む酸化物半導体膜とすることができる。すなわち、２種類の結晶部が混在している酸化物半導体膜である。結晶部の一（第１の結晶部ともいう）は、膜の厚さ方向（膜面方向、膜の被形成面、または膜の表面に垂直な方向ともいう）に配向性を有する、すなわちｃ軸配向性を有する結晶部である。結晶部の他の一（第２の結晶部ともいう）は、ｃ軸配向性を有さずに様々な向きに配向する結晶部である。
なお、以下では説明を容易にするために、ｃ軸配向性を有する結晶部を第１の結晶部、ｃ軸配向性を有さない結晶部を第２の結晶部と分けて説明しているが、これらは結晶性や結晶の大きさなどに違いがなく区別できない場合がある。すなわち、本発明の一態様の酸化物半導体膜はこれらを区別せずに表現することもできる。
例えば、本発明の一態様の酸化物半導体膜は、複数の結晶部を有し、膜中に存在する結晶部のうち、少なくとも一の結晶部がｃ軸配向性を有していればよい。また、膜中に存在する結晶部のうち、ｃ軸配向性を有さない結晶部が、ｃ軸配向性を有する結晶部よりも存在割合を多くしてもよい。一例としては、本発明の一態様の酸化物半導体膜は、その膜厚方向の断面における透過型電子顕微鏡による観察像において、複数の結晶部が観察され、当該複数の結晶部のうちｃ軸配向性を有さない第２の結晶部が、ｃ軸配向性を有する第１の結晶部よりも多く観察される場合がある。別言すると、本発明の一態様の酸化物半導体膜は、ｃ軸配向性を有さない第２の結晶部の存在割合が多い。
酸化物半導体膜中にｃ軸配向性を有さない第２の結晶部の存在割合を多くすることで、以下の優れた効果を奏する。
酸化物半導体膜の近傍に十分な酸素供給源がある場合において、ｃ軸配向性を有さない第２の結晶部は、酸素の拡散経路になりうる。よって、酸化物半導体膜の近傍に十分な酸素供給源がある場合に、ｃ軸配向性を有さない第２の結晶部を介して、ｃ軸配向性を有する第１の結晶部に酸素を供給することができる。よって、酸化物半導体膜の膜中の酸素欠損量を低減することができる。このような酸化物半導体膜をトランジスタの半導体膜に適用することで、高い信頼性を有し、且つ高い電界効果移動度を得ることが可能となる。
また、第１の結晶部は、特定の結晶面が膜の厚さ方向に対して配向性を有する。そのため、第１の結晶部を含む酸化物半導体膜について、膜の上面に概略垂直な方向に対するＸ線回折（ＸＲＤ：Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）測定を行うと、所定の回折角（２θ）に当該第１の結晶部に由来する回折ピークが確認される。一方で酸化物半導体膜が第１の結晶部を有していても、支持基板によるＸ線の散乱、またはバックグラウンドの上昇により、回折ピークが十分に確認されないこともある。なお、回折ピークの高さ（強度）は、酸化物半導体膜中に含まれる第１の結晶部の存在割合に応じて大きくなり、酸化物半導体膜の結晶性を推し量る指標にもなりえる。
また、酸化物半導体膜の結晶性の評価方法の一つとして、電子線回折が挙げられる。例えば、断面に対する電子線回折測定を行い、本発明の一態様の酸化物半導体膜の電子線回折パターンを観測した場合、第１の結晶部に起因する回折スポットを有する第１の領域と、第２の結晶部に起因する回折スポットを有する第２の領域とが観測される。
第１の結晶部に起因する回折スポットを有する第１の領域は、ｃ軸配向性を有する結晶部に由来する。一方で第２の結晶部に起因する回折スポットを有する第２の領域は、配向性を有さない結晶部、または、あらゆる向きに無秩序に配向する結晶部に由来する。そのため電子線回折に用いる電子線のビーム径、すなわち観察する領域の面積によって、異なるパターンが確認される場合がある。なお、本明細書等において、電子線のビーム径を１ｎｍΦ以上１００ｎｍΦ以下で測定する電子線回折を、ナノビーム電子線回折（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）と呼ぶ。
ただし、本発明の一態様の酸化物半導体膜の結晶性を、ＮＢＥＤと異なる方法で評価してもよい。酸化物半導体膜の結晶性の評価方法の一例としては、電子回折、Ｘ線回折、中性子回折などが挙げられる。電子回折の中でも、先に示すＮＢＥＤの他に、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）、収束電子回折（ＣＢＥＤ：Ｃｏｎｖｅｒｇｅｎｔ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）、制限視野電子回折（ＳＡＥＤ：Ｓｅｌｅｃｔｅｄ Ａｒｅａ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）などを好適に用いることができる。
また、ＮＢＥＤにおいて、電子線のビーム径を大きくした条件（例えば、２５ｎｍΦ以上１００ｎｍΦ以下、または５０ｎｍΦ以上１００ｎｍΦ以下）のナノビーム電子線回折パターンでは、リング状のパターンが確認される。また当該リング状のパターンは、動径方向に輝度の分布を有する場合がある。一方、ＮＢＥＤにおいて、電子線のビーム径を十分に小さくした条件（例えば１ｎｍΦ以上１０ｎｍΦ以下）の電子線回折パターンでは、上記リング状のパターンの位置に、円周方向（θ方向ともいう）に分布した複数のスポットが確認される場合がある。すなわち、電子線のビーム径を大きくした条件でみられるリング状のパターンは、上記の複数のスポットの集合体により形成される。
＜２−４．酸化物半導体膜の結晶性の評価＞
以下では、条件の異なる３つの酸化物半導体膜が形成された試料（試料Ｘ１乃至試料Ｘ３）を作製し結晶性の評価を行った。まず、試料Ｘ１乃至試料Ｘ３の作製方法について、説明する。
［試料Ｘ１］
試料Ｘ１は、ガラス基板上に厚さ約１００ｎｍの酸化物半導体膜が形成された試料である。当該酸化物半導体膜は、インジウムと、ガリウムと、亜鉛とを有する。試料Ｘ１の酸化物半導体膜の形成条件としては、基板を１７０℃に加熱し、流量１４０ｓｃｃｍのアルゴンガスと流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加することで形成した。なお、試料Ｘ１の作製条件における酸素流量比は３０％である。
［試料Ｘ２］
試料Ｘ２は、ガラス基板上に厚さ約１００ｎｍの酸化物半導体膜が成膜された試料である。試料Ｘ２の酸化物半導体膜の形成条件としては、基板を１３０℃に加熱し、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入して形成した。試料Ｘ２の作製条件における酸素流量比は１０％である。なお、基板温度、及び酸素流量比以外の条件としては、先に示す試料Ｘ１と同様の条件とした。
［試料Ｘ３］
試料Ｘ３は、ガラス基板上に厚さ約１００ｎｍの酸化物半導体膜が成膜された試料である。試料Ｘ３の酸化物半導体膜の形成条件としては、基板を室温（Ｒ．Ｔ．）とし、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入して形成した。試料Ｘ３の作製条件における酸素流量比は１０％である。なお、基板温度、及び酸素流量比以外の条件としては、先に示す試料Ｘ１と同様の条件とした。
試料Ｘ１乃至試料Ｘ３の形成条件を表２に示す。
Figure 0006964990
次に、上記作製した試料Ｘ１乃至試料Ｘ３の結晶性の評価を行った。本実施の形態においては、結晶性の評価として、断面ＴＥＭ観察、ＸＲＤ測定、及び電子線回折を行った。
［断面ＴＥＭ観察］
図２６乃至図２８に、試料Ｘ１乃至試料Ｘ３の断面ＴＥＭ観察結果を示す。なお、図２６（Ａ）（Ｂ）は試料Ｘ１の断面ＴＥＭ像であり、図２７（Ａ）（Ｂ）は試料Ｘ２の断面ＴＥＭ像であり、図２８（Ａ）（Ｂ）は試料Ｘ３の断面ＴＥＭ像である。
また、図２６（Ｃ）は試料Ｘ１の断面の高分解能透過型電子顕微鏡（ＨＲ−ＴＥＭ：Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ−ＴＥＭ）像であり、図２７（Ｃ）は試料Ｘ２の断面ＨＲ−ＴＥＭ像であり、図２８（Ｃ）は試料Ｘ３の断面ＨＲ−ＴＥＭ像である。なお、断面ＨＲ−ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いてもよい。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図２６及び図２７に示すように、試料Ｘ１及び試料Ｘ２では、原子が膜厚方向に層状に配列している結晶部が観察される。特に、ＨＲ−ＴＥＭ像において、層状に配列している結晶部が観察されやすい。また、図２８に示すように、試料Ｘ３では原子が膜厚方向に層状に配列している様子が確認され難い。
［ＸＲＤ測定］
次に、各試料のＸＲＤ測定結果について説明する。
図２９（Ａ）に試料Ｘ１のＸＲＤ測定結果を、図３０（Ａ）に試料Ｘ２のＸＲＤ測定結果を、図３１（Ａ）に試料Ｘ３のＸＲＤ測定結果を、それぞれ示す。
ＸＲＤ測定では、ｏｕｔ−ｏｆ−ｐｌａｎｅ法の一種である粉末法（θ−２θ法ともいう。）を用いた。θ−２θ法は、Ｘ線の入射角を変化させるとともに、Ｘ線源に対向して設けられる検出器の角度を入射角と同じにしてＸ線回折強度を測定する方法である。なお、Ｘ線を膜表面から約０．４０°の角度から入射し、検出器の角度を変化させてＸ線回折強度を測定するｏｕｔ−ｏｆ−ｐｌａｎｅ法の一種であるＧＩＸＲＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）法（薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。）を用いてもよい。図２９（Ａ）、図３０（Ａ）、及び図３１（Ａ）における縦軸は回折強度を任意単位で示し、横軸は角度２θを示している。
図２９（Ａ）及び図３０（Ａ）に示すように、試料Ｘ１及び試料Ｘ２においては、２θ＝３１°付近に回折強度のピークが確認される。一方で、図３１（Ａ）に示すように、試料Ｘ３においては、２θ＝３１°付近の回折強度のピークが確認され難い、または２θ＝３１°付近の回折強度のピークが極めて小さい、あるいは２θ＝３１°付近の回折強度のピークが無い。
なお、回折強度のピークがみられた回折角（２θ＝３１°付近）は、単結晶ＩｎＧａＺｎＯ４の構造モデルにおける（００９）面の回折角と一致する。したがって、試料Ｘ１及び試料Ｘ２において、上記ピークが観測されることから、ｃ軸が膜厚方向に配向する結晶部（以下、ｃ軸配向性を有する結晶部、または第１の結晶部ともいう）が含まれていることが確認できる。なお、試料Ｘ３については、ＸＲＤ測定からでは、ｃ軸配向性を有する結晶部が含まれているかを判断するのが困難である。
［電子線回折］
次に、試料Ｘ１乃至試料Ｘ３について、電子線回折測定を行った結果について説明する。電子線回折測定では、各試料の断面に対して電子線を垂直に入射したときの電子線回折パターンを取得する。また電子線のビーム径を、１ｎｍΦ及び１００ｎｍΦの２つとした。
なお、電子線回折において、入射する電子線のビーム径だけでなく、試料の厚さが厚いほど、電子線回折パターンには、その奥行き方向の情報が現れることとなる。そのため、電子線のビーム径を小さくするだけでなく、試料の奥行方向の厚さを薄くすることで、より局所的な領域の情報を得ることができる。一方で、試料の奥行き方向の厚さが薄すぎる場合（例えば試料の奥行き方向の厚さが５ｎｍ以下の場合）、極微細な領域の情報しか得られない。そのため、極微細な領域に結晶が存在していた場合には、得られる電子線回折パターンは、単結晶のものと同様のパターンとなる場合がある。極微細な領域を解析する目的でない場合には、試料の奥行き方向の厚さを、例えば１０ｎｍ以上１００ｎｍ以下、代表的には１０ｎｍ以上５０ｎｍ以下とすることが好ましい。
図２９（Ｂ）（Ｃ）に試料Ｘ１の電子線回折パターンを、図３０（Ｂ）（Ｃ）に試料Ｘ２の電子線回折パターンを、図３１（Ｂ）（Ｃ）に試料Ｘ３の電子線回折パターンを、それぞれ示す。
なお、図２９（Ｂ）（Ｃ）、図３０（Ｂ）（Ｃ）、及び図３１（Ｂ）（Ｃ）に示す電子線回折パターンは、電子線回折パターンが明瞭になるようにコントラストが調整された画像データである。また、図２９（Ｂ）（Ｃ）、図３０（Ｂ）（Ｃ）、及び図３１（Ｂ）（Ｃ）において、中央の最も明るい輝点は入射される電子線ビームによるものであり、電子線回折パターンの中心（ダイレクトスポットまたは透過波ともいう）である。
また、図２９（Ｂ）に示すように、入射する電子線のビーム径を１ｎｍΦとした場合に、円周状に分布した複数のスポットがみられることから、酸化物半導体膜は、極めて微小で且つ面方位があらゆる向きに配向した複数の結晶部が混在していることが分かる。また、図２９（Ｃ）に示すように、入射する電子線のビーム径を１００ｎｍΦとした場合に、この複数の結晶部からの回折スポットが連なり、輝度が平均化されてリング状の回折パターンとなることが確認できる。また、図２９（Ｃ）では、半径の異なる２つのリング状の回折パターンが確認できる。ここで、径の小さいほうから第１のリング、第２のリングと呼ぶこととする。第２のリングに比べて、第１のリングの方が輝度が高いことが確認できる。また、第１のリングと重なる位置に、輝度の高い２つのスポット（第１の領域）が確認される。
第１のリングの中心からの動径方向の距離は、単結晶ＩｎＧａＺｎＯ４の構造モデルにおける（００９）面の回折スポットの中心からの動径方向の距離とほぼ一致する。また、第１の領域は、ｃ軸配向性に起因する回折スポットである。
また、図２９（Ｃ）に示すように、リング状の回折パターンが見られていることから、酸化物半導体膜中には、あらゆる向きに配向している結晶部（以下、ｃ軸配向性を有さない結晶部、または第２の結晶部ともいう）が存在するとも言い換えることもできる。
また、２つの第１の領域は、電子線回折パターンの中心点に対して対称に配置され、輝度が同程度であることから、２回対称性を有することが推察される。また上述のように、２つの第１の領域はｃ軸配向性に起因する回折スポットであることから、２つの第１の領域と中心を通る線を結ぶ直線の方向が、結晶部のｃ軸の向きと一致する。図２９（Ｃ）において上下方向が膜厚方向であることから、酸化物半導体膜中には、ｃ軸が膜厚方向に配向する結晶部が存在していることが分かる。
このように、試料Ｘ１の酸化物半導体膜は、ｃ軸配向性を有する結晶部と、ｃ軸配向性を有さない結晶部とが混在している膜であることが確認できる。
図３０（Ｂ）（Ｃ）及び図３１（Ｂ）（Ｃ）に示す電子線回折パターンにおいても、図２９（Ｂ）（Ｃ）に示す電子線回折パターンと概ね同じ結果である。ただし、ｃ軸配向性に起因する２つのスポット（第１の領域）の輝度は、試料Ｘ１、試料Ｘ２、試料Ｘ３の順で明るく、ｃ軸配向性を有する結晶部の存在割合が、この順で高いことが示唆される。
［酸化物半導体膜の結晶性の定量化方法］
次に、図３２乃至図３４を用いて、酸化物半導体膜の結晶性の定量化方法の一例について説明する。
まず、電子線回折パターンを用意する（図３２（Ａ）参照）。
なお、図３２（Ａ）は、膜厚１００ｎｍの酸化物半導体膜に対して、ビーム径１００ｎｍΦで測定した電子線回折パターンであり、図３２（Ｂ）は、図３２（Ａ）に示す電子線回折パターンを、コントラスト調整した後の電子線回折パターンである。
図３２（Ｂ）において、ダイレクトスポットの上下に２つの明瞭なスポット（第１の領域）が観察されている。この２つのスポット（第１の領域）はＩｎＧａＺｎＯ４の構造モデルにおける（００ｌ）に対応する回折スポット、すなわちｃ軸配向性を有する結晶部に起因する。一方で、上記第１の領域とは別に、第１の領域とおおよそ同心円上に輝度の低いリング状のパターン（第２の領域）が重なって見える。これは電子ビーム径を１００ｎｍΦとしたことによって、ｃ軸配向性を有さない結晶部（第２の結晶部）の構造に起因したスポットの輝度が平均化され、リング状になったものである。
ここで、電子線回折パターンは、ｃ軸配向性を有する結晶部に起因する回折スポットを有する第１の領域と、第２の結晶部に起因する回折スポットを有する第２の領域とが、重なって観察される。よって、第１の領域を含むラインプロファイルと、第２の領域を含むラインプロファイルとを取得し比較することで、酸化物半導体膜の結晶性の定量化が可能となる。
まず、第１の領域を含むラインプロファイル及び第２の領域を含むラインプロファイルについて、図３３を用いて説明する。
図３３は、ＩｎＧａＺｎＯ４の構造モデルに対して、（１００）面より電子ビームを照射した際に得られる電子線回折のシミュレーションパターンに、領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’の補助線を付した図である。
図３３に示す領域Ａ−Ａ’は、ｃ軸配向性を有する第１の結晶部に起因する２つの回折スポットと、ダイレクトスポットとを通る直線を含む。また、図３３に示す領域Ｂ−Ｂ’及び領域Ｃ−Ｃ’は、ｃ軸配向性を有する第１の結晶部に起因する回折スポットが観察されない領域と、ダイレクトスポットとを通る直線を含む。なお、領域Ａ−Ａ’と領域Ｂ−Ｂ’または領域Ｃ−Ｃ’とが交わる角度は、３４°近傍、具体的には、３０°以上３８°以下、好ましくは３２°以上３６°以下、さらに好ましくは３３°以上３５°以下とすればよい。
なお、ラインプロファイルは、酸化物半導体膜の構造に応じて、図３４に示すような傾向を有する。図３４は、各構造に対するラインプロファイルのイメージ図、相対輝度Ｒ、及び電子線回折パターンで得られるｃ軸配向性に起因するスペクトルの半値幅（ＦＷＨＭ：Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）を説明する図である。
なお、図３４に示す相対輝度Ｒとは、領域Ａ−Ａ’における輝度の積分強度を、領域Ｂ−Ｂ’における輝度の積分強度または領域Ｃ−Ｃ’における輝度の積分強度で割った値である。なお、領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’における輝度の積分強度としては、中央の位置に現れるダイレクトスポットに起因するバックグラウンドの輝度を除去したものである。
相対輝度Ｒを計算することによって、ｃ軸配向性の強さを定量的に規定することができる。例えば、図３４に示すように、単結晶の酸化物半導体膜では、領域Ａ−Ａ’のｃ軸配向性を有する第１の結晶部に起因する回折スポットのピーク強度が高く、領域Ｂ−Ｂ’及び領域Ｃ−Ｃ’にはｃ軸配向性を有する第１の結晶部に起因する回折スポットが見られないため、相対輝度Ｒは、１を超えて極めて大きくなる。また、相対輝度Ｒは、単結晶、ＣＡＡＣ（ＣＡＡＣの詳細については後述する）のみ、ＣＡＡＣ＋Ｎａｎｏｃｒｙｓｔａｌ、Ｎａｎｏｃｒｙｓｔａｌ、Ａｍｏｒｐｈｏｕｓの順で低くなる。特に、特定の配向性を有さないＮａｎｏｃｒｙｓｔａｌ、及びａｍｏｒｐｈｏｕｓでは、相対輝度Ｒは１となる。
また、結晶の周期性の高い構造ほど、ｃ軸配向性を有する第１の結晶部に起因するスペクトルの強度は高くなり、当該スペクトルの半値幅も小さくなる。そのため、単結晶の半値幅が最も小さく、ＣＡＡＣのみ、ＣＡＡＣ＋Ｎａｎｏｃｒｙｓｔａｌ、Ｎａｎｏｃｒｙｓｔａｌの順に半値幅が大きくなり、ａｍｏｒｐｈｏｕｓでは、半値幅が非常に大きく、ハローと呼ばれるプロファイルになる。
［ラインプロファイルによる解析］
上述のように、第１の領域における輝度の積分強度と、第２の領域における輝度の積分強度との強度比は、配向性を有する結晶部の存在割合を推し量る点で重要な情報である。
そこで、先に示す試料Ｘ１乃至試料Ｘ３の電子線回折パターンから、ラインプロファイルによる解析を行った。
試料Ｘ１のラインプロファイルによる解析結果を図３５（Ａ１）（Ａ２）に、試料Ｘ２のラインプロファイルによる解析結果を図３５（Ｂ１）（Ｂ２）に、試料Ｘ３のラインプロファイルによる解析結果を図３５（Ｃ１）（Ｃ２）に、それぞれ示す。
なお、図３５（Ａ１）は、図２９（Ｃ）に示す電子線回折パターンに領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’を記載した電子線回折パターンであり、図３５（Ｂ１）は、図３０（Ｃ）に示す電子線回折パターンに領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’を記載した電子線回折パターンであり、図３５（Ｃ１）は、図３１（Ｃ）に示す電子線回折パターンに領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’を記載した電子線回折パターンである。
また、領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’としては、電子線回折パターンの中心位置に現れるダイレクトスポットの輝度で規格化することにより求めることができる。またこれにより、各試料間での相対的な比較を行うことができる。
また、輝度のプロファイルを算出する際に、試料からの非弾性散乱等に起因する輝度の成分を、バックグラウンドとして差し引くと、より精度の高い比較を行うことができる。ここで非弾性散乱に起因する輝度の成分は、動径方向において極めてブロードなプロファイルを取るため、バックグラウンドの輝度を直線近似で算出してもよい。例えば、対象となるピークの両側の裾に沿って直線を引き、その直線よりも低輝度側に位置する領域をバックグラウンドとして差し引くことができる。
ここでは、上述の方法によりバックグラウンドを差し引いたデータから、領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’における輝度の積分強度を算出した。そして、領域Ａ−Ａ’における輝度の積分強度を、領域Ｂ−Ｂ’における輝度の積分強度、または領域Ｃ−Ｃ’における輝度の積分強度で割った値を、相対輝度Ｒとして求めた。
図３６に試料Ｘ１乃至試料Ｘ３の相対輝度Ｒを示す。なお、図３６においては、図３５（Ａ２）、図３５（Ｂ２）、及び図３５（Ｃ２）に示す輝度のプロファイル中のダイレクトスポットの左右に位置するスペクトルにおいて、領域Ａ−Ａ’における輝度の積分強度を領域Ｂ−Ｂ’における輝度の積分強度で割った値、及び領域Ａ−Ａ’における輝度の積分強度を領域Ｃ−Ｃ’における輝度の積分強度で割った値をそれぞれ求めた。
図３６に示すように、試料Ｘ１乃至試料Ｘ３の相対輝度は以下に示す通りである。
・試料Ｘ１の相対輝度Ｒ＝２５．００
・試料Ｘ２の相対輝度Ｒ＝３．０４
・試料Ｘ３の相対輝度Ｒ＝１．０５
なお、上述の相対輝度Ｒは、４つの位置での平均値とした。このように、相対輝度Ｒは、試料Ｘ１、試料Ｘ２、試料Ｘ３の順で高い。
本発明の一態様の酸化物半導体膜をトランジスタのチャネルが形成される半導体膜に用いる場合には、相対輝度Ｒが１を超えて４０以下、好ましくは１を超えて１０以下、さらに好ましくは１を超えて３以下の強度比となる酸化物半導体膜を用いると好適である。このような酸化物半導体膜を半導体膜に用いることで、電気特性の高い安定性と、ゲート電圧が低い領域での高い電界効果移動度を両立することができる。
＜２−５．結晶部の存在割合＞
酸化物半導体膜中の結晶部の存在割合は、断面ＴＥＭ像を解析することで見積もることができる。
まず、画像解析の方法について説明する。画像解析の方法としては、高分解能で撮像されたＴＥＭ像に対して２次元高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理し、ＦＦＴ像を取得する。得られたＦＦＴ像に対し、周期性を有する範囲を残し、それ以外を除去するマスク処理を施す。そしてマスク処理したＦＦＴ像を、２次元逆フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理し、ＦＦＴフィルタリング像を取得する。
これにより、結晶部のみを抽出した実空間像を得ることができる。ここで、残存した像の面積の割合から、結晶部の存在割合を見積もることができる。また、計算に用いた領域（元の像の面積ともいう）の面積から、残存した面積を差し引くことにより、結晶部以外の部分の存在割合を見積もることができる。
図３７（Ａ１）に試料Ｘ１の断面ＴＥＭ像を、図３７（Ａ２）に試料Ｘ１の断面ＴＥＭ像を画像解析した後に得られた像を、それぞれ示す。また、図３７（Ｂ１）に試料Ｘ２の断面ＴＥＭ像を、図３７（Ｂ２）に試料Ｘ２の断面ＴＥＭ像を画像解析した後に得られた像を、それぞれ示す。また、図３７（Ｃ１）に試料Ｘ３の断面ＴＥＭ像を、図３７（Ｃ２）に試料Ｘ３の断面ＴＥＭ像を画像解析した後に得られた像を、それぞれ示す。
画像解析後に得られた像において、酸化物半導体膜中の白く表示されている領域が、配向性を有する結晶部を含む領域に対応し、黒く表示されている領域が、配向性を有さない結晶部、または様々な向きに配向する結晶部を含む領域に対応する。
図３７（Ａ２）に示す結果より、試料Ｘ１における配向性を有する結晶部を含む領域を除く面積の割合は約４３．１％であった。また、図３７（Ｂ２）に示す結果より、試料Ｘ２における配向性を有する結晶部を含む領域を除く面積の割合は約６１．７％であった。また、図３７（Ｃ２）に示す結果より、試料Ｘ３における配向性を有する結晶部を含む領域を除く面積の割合は約８９．５％であった。
このように見積もられた、酸化物半導体膜中の配向性を有する結晶部を除く部分の割合が、５％以上４０％未満である場合、その酸化物半導体膜は極めて結晶性の高い膜であり、酸素欠損を作り難く、電気特性が非常に安定であるため好ましい。一方で、酸化物半導体膜中の配向性を有する結晶部を除く部分の割合が、４０％以上１００％未満、好ましくは６０％以上９０％以下である場合、その酸化物半導体膜は配向性を有する結晶部と配向性を有さない結晶部が適度な割合で混在し、電気特性の安定性と高移動度化を両立させることができる。
ここで、断面ＴＥＭ像により、または断面ＴＥＭ像の画像解析等により明瞭に確認できる結晶部を除く領域のことを、Ｌａｔｅｒａｌ Ｇｒｏｗｔｈ Ｂｕｆｆｅｒ Ｒｅｇｉｏｎ（ＬＧＢＲ）と呼称することもできる。
＜２−６．酸化物半導体膜への酸素拡散について＞
次に、酸化物半導体膜への酸素の拡散のしやすさを評価した結果について説明する。
ここでは、以下に示す３つの試料（試料Ｙ１乃至試料Ｙ３）を作製した。
［試料Ｙ１］
まず、ガラス基板上に、先に示す試料Ｘ１と同様の方法により、厚さ約５０ｎｍの酸化物半導体膜を成膜した。続いて、酸化物半導体膜上に、厚さ約３０ｎｍの酸化窒化シリコン膜、厚さ約１００ｎｍの酸化窒化シリコン膜、厚さ約２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ法により積層して形成した。なお、以下の説明において、酸化物半導体膜をＯＳと、酸化窒化シリコン膜をＧＩとしてそれぞれ記載する場合がある。
次に、窒素雰囲気下で３５０℃、１時間の熱処理を行った。
続いて、厚さ５ｎｍのＩｎ−Ｓｎ−Ｓｉ酸化物膜をスパッタリング法により成膜した。
続いて、酸化窒化シリコン膜中に酸素添加処理を行った。当該酸素添加条件としては、アッシング装置を用い、基板温度を４０℃とし、流量１５０ｓｃｃｍの酸素ガス（１６Ｏ）と、流量１００ｓｃｃｍの酸素ガス（１８Ｏ）とをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を６００ｓｅｃ供給して行った。なお、酸素ガス（１８Ｏ）を用いた理由としては、酸化窒化シリコン膜中に酸素（１６Ｏ）が主成分レベルで含有されているため、酸素添加処理によって、添加される酸素を正確に測定するためである。
続いて、厚さ約１００ｎｍの窒化シリコン膜をプラズマＣＶＤ法により成膜した。
［試料Ｙ２］
試料Ｙ２は、試料Ｙ１の酸化物半導体膜の成膜条件を異ならせた試料である。試料Ｙ２は、先に示す試料Ｘ２と同様の方法により、厚さ約５０ｎｍの酸化物半導体膜を成膜した。
［試料Ｙ３］
試料Ｙ３は、試料Ｙ１の酸化物半導体膜の成膜条件を異ならせた試料である。試料Ｙ３は、先に示す試料Ｘ３と同様の方法により、厚さ約５０ｎｍの酸化物半導体膜を成膜した。
以上の工程により試料Ｙ１乃至試料Ｙ３を作製した。
［ＳＩＭＳ分析］
試料Ｙ１乃至試料Ｙ３について、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により、１８Ｏの濃度を測定した。なお、ＳＩＭＳ分析においては、上記作製した試料Ｙ１乃至試料Ｙ３を、熱処理を行わず評価する条件と、試料Ｙ１乃至試料Ｙ３を窒素雰囲気下にて３５０℃ １時間の熱処理を行う条件と、試料Ｙ１乃至試料Ｙ３を窒素雰囲気下にて４５０℃、１時間の熱処理を行う条件と、の３つの条件とした。
図３８（Ａ）（Ｂ）（Ｃ）に、ＳＩＭＳ測定結果を示す。なお、図３８（Ａ）が試料Ｙ１のＳＩＭＳ測定結果であり、図３８（Ｂ）が試料Ｙ２のＳＩＭＳ測定結果であり、図３８（Ｃ）が試料Ｙ３のＳＩＭＳ測定結果である。
また、図３８（Ａ）（Ｂ）（Ｃ）においては、ＧＩ及びＯＳを含む領域の分析結果を示している。なお、図３８（Ａ）（Ｂ）（Ｃ）は、基板側からＳＩＭＳ分析（ＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆｉｌｅ）−ＳＩＭＳともいう）した結果である。
また、図３８（Ａ）（Ｂ）（Ｃ）において、灰色の破線が熱処理を行っていない試料のプロファイルであり、黒色の破線が３５０℃の熱処理を行った試料のプロファイルであり、黒色の実線が４５０℃の熱処理を行った試料のプロファイルである。
試料Ｙ１乃至試料Ｙ３のそれぞれにおいて、ＧＩ中に１８Ｏが拡散していること、及びＯＳ中に１８Ｏが拡散していることが確認できる。また、試料Ｙ１、試料Ｙ２、試料Ｙ３の順に、より深い位置まで１８Ｏが拡散していることが確認できる。また、３５０℃及び４５０℃の熱処理を行うことで、さらに深い位置まで１８Ｏが拡散していることが確認できる。
以上の結果から、配向性を有する結晶部と配向性を有さない結晶部が混在し、且つ配向性を有する結晶部の存在割合が低い酸化物半導体膜は、酸素が透過しやすい膜、言い換えると酸素が拡散しやすい膜であることが確認できる。また、３５０℃及び４５０℃の熱処理を行うことで、ＧＩ膜中の酸素がＯＳ中に拡散することが確認できる。
以上の結果は、配向性を有する結晶部の存在割合（密度）が高いほど、厚さ方向へ酸素が拡散しにくく、当該密度が低いほど厚さ方向へ酸素が拡散しやすいことを示している。酸化物半導体膜における酸素の拡散のしやすさについて、以下のように考察することができる。
配向性を有する結晶部と、配向性を有さない極微細な結晶部が混在している酸化物半導体膜において、断面観察像で明瞭に観察できる結晶部以外の領域（ＬＧＢＲ）は、酸素が拡散しやすい領域、すなわち酸素の拡散経路になりうる。したがって、酸化物半導体膜の近傍に十分な酸素供給源がある場合において、ＬＧＢＲを介して配向性を有する結晶部にも、酸素が供給されやすくなるため、膜中の酸素欠損量を低減することができると考えられる。
例えば、酸化物半導体膜に接して酸素を放出しやすい酸化膜を設け、加熱処理を施すことにより、当該酸化膜から放出される酸素は、ＬＧＢＲにより酸化物半導体膜の膜厚方向に拡散する。そして、ＬＧＢＲを経由して、配向性を有する結晶部に横方向から酸素が供給されうる。これにより、酸化物半導体膜の配向性を有する結晶部、及びこれ以外の領域に、十分に酸素が行き渡り、膜中の酸素欠損を効果的に低減することができる。
例えば、酸化物半導体膜中に、金属原子と結合していない水素原子が存在すると、これと酸素原子が結合し、ＯＨが形成され、固定化してしまう場合がある。そこで、成膜時に低温で成膜することで酸化物半導体膜中に酸素欠損（Ｖｏ）に水素原子がトラップされた状態（ＶｏＨと呼ぶ）を一定量（例えば１×１０１７ｃｍ−３程度）形成することで、ＯＨが生成されることを抑制する。またＶｏＨは、キャリアを生成するため、酸化物半導体膜中にキャリアが一定量存在する状態となる。これにより、キャリア密度が高められた酸化物半導体膜を形成できる。また成膜時には、酸素欠損も同時に形成されるが、当該酸素欠損は、上述のようにＬＧＢＲを介して酸素を導入することにより低減することができる。このような方法により、キャリア密度が比較的高く、且つ酸素欠損が十分に低減された酸化物半導体膜を形成することができる。
また、配向性を有する結晶部以外の領域は、成膜時に配向性を有さない極めて微細な結晶部を構成するため、酸化物半導体膜には明瞭な結晶粒界は確認できない。また当該微細な結晶部は、配向性を有する複数の結晶部の間に位置する。当該微細な結晶部は、成膜時の熱により横方向に成長することで、隣接する配向性を有する結晶部と結合する。また当該微細な結晶部はキャリアを発生する領域としても機能する。これにより、このような構成を有する酸化物半導体膜は、トランジスタに適用することでその電界効果移動度を著しく向上させることができると考えられる。
また酸化物半導体膜を形成し、その上に酸化シリコン膜などの酸化物絶縁膜を成膜した後に、酸素雰囲気でのプラズマ処理を行うことが好ましい。このような処理により、膜中に酸素を供給すること以外に、水素濃度を低減することができる。例えば、プラズマ処理中に、同時にチャンバー内に残存するフッ素も酸化物半導体膜中にドープされる場合がある。フッ素はマイナスの電荷を帯びたフッ素原子として存在し、プラスの電荷を帯びた水素原子とクーロン力により結合し、ＨＦが生成される。ＨＦは当該プラズマ処理中に酸化物半導体膜外へ放出され、その結果として、酸化物半導体膜中の水素濃度を低減することができる。また、プラズマ処理において、酸素原子と水素原子とが結合してＨ２Ｏとして膜外へ放出される場合もある。
また、酸化物半導体膜に酸化シリコン膜（または酸化窒化シリコン膜）が積層された構成を考える。酸化シリコン膜中のフッ素は、膜中の水素と結合し、電気的に中性であるＨＦとして存在しうるため、酸化物半導体膜の電気特性に影響を与えない。なお、Ｓｉ−Ｆ結合が生じる場合もあるがこれも電気的に中性となる。また酸化シリコン膜中のＨＦは、酸素の拡散に対して影響しないと考えられる。
以上のようなメカニズムにより、酸化物半導体膜中の酸素欠損が低減され、且つ膜中の金属原子と結合していない水素が低減されることにより、信頼性を高めることができると考えられる。また酸化物半導体膜のキャリア密度が一定以上であることで、電気特性が向上すると考えられる。
＜２−７．酸化物半導体膜の成膜方法＞
以下では、本発明の一態様の酸化物半導体膜の成膜方法について説明する。
本発明の一態様の酸化物半導体膜は、酸素を含む雰囲気下にてスパッタリング法によって成膜することができる。
成膜時の基板温度は、室温以上１５０℃以下、好ましくは５０℃以上１５０℃以下、より好ましくは１００℃以上１５０℃以下、代表的には１３０℃の温度とすることが好ましい。基板の温度を上述の範囲とすることで、配向性を有する結晶部と、配向性を有さない結晶部との割合を制御することができる。
また、成膜時の酸素の流量比（酸素分圧）を、１％以上３３％未満、好ましくは５％以上３０％以下、より好ましくは５％以上２０％以下、さらに好ましくは５％以上１５％以下、代表的には１０％とすることが好ましい。酸素流量を低減することにより、配向性を有さない結晶部をより多く膜中に含ませることができる。
したがって、成膜時の基板温度と、成膜時の酸素流量を上述の範囲とすることで、配向性を有する結晶部と、配向性を有さない結晶部とが混在した酸化物半導体膜を得ることができる。また、基板温度と酸素流量を上述の範囲内とすることにより、配向性を有する結晶部と配向性を有さない結晶部の存在割合を制御することが可能となる。
酸化物半導体膜の成膜に用いることの可能な酸化物ターゲットとしては、Ｉｎ−Ｇａ−Ｚｎ系酸化物に限られず、例えば、Ｉｎ−Ｍ−Ｚｎ系酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎ）を適用することができる。
また、複数の結晶粒を有する多結晶酸化物を含むスパッタリングターゲットを用いて、酸化物半導体膜である結晶部を含む酸化物半導体膜を成膜すると、多結晶酸化物を含まないスパッタリングターゲットを用いた場合に比べて、結晶性を有する酸化物半導体膜が得られやすい。
以下に、酸化物半導体膜の成膜メカニズムにおける一考察について説明する。スパッタリング用ターゲットが複数の結晶粒を有し、且つ、その結晶粒が層状構造を有しており、当該結晶粒に劈開しやすい界面が存在する場合、当該スパッタリング用ターゲットにイオンを衝突させることで、結晶粒が劈開して、平板状又はペレット状のスパッタリング粒子が得られることがある。該得られた平板状又はペレット状のスパッタリング粒子が、基板上に堆積することでナノ結晶を含む酸化物半導体膜が成膜されると考えられる。また、基板を加熱することにより、基板表面において当該ナノ結晶同士の結合、または再配列が進むことにより、配向性を有する結晶部を含む酸化物半導体膜が形成されやすくなると考えられる。
なお、ここではスパッタリング法により形成する方法について説明したが、特にスパッタリング法を用いることで、結晶性の制御が容易であるため好ましい。なお、スパッタリング法以外に、例えばパルスレーザー堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法などを用いてもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態においては、本発明の一態様の半導体装置を有する表示装置の一例について、図３９乃至図４６を用いて以下説明を行う。
図３９は、表示装置の一例を示す上面図である。図３９に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図３９には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６と、それぞれと電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有している。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図４０乃至図４２を用いて説明する。なお、図４０及び図４１は、図３９に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図４２は、図３９に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
まず、図４０乃至図４２に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜３−１．表示装置の共通部分に関する説明＞
図４０乃至図４２に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００Ｂと同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜と、トランジスタ７５０の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜とが設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
また、図４０乃至図４２において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
また、図４０乃至図４２においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲート型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジスタを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
＜３−２．液晶素子を用いる表示装置の構成例＞
図４０に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図４０に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、反射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜を用いる場合、表示装置７００は、透過型の液晶表示装置となる。
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができる。この場合の一例を図４１に示す。また、図４１に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図４１に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
また、図４０及び図４１において図示しないが、導電膜７７２または導電膜７７４のいずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図４０及び図４１において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
＜３−３．発光素子を用いる表示装置＞
図４２に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図４２に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
また、上述の有機化合物、及び無機化合物としては、例えば、蒸着法（真空蒸着法を含む）、液滴吐出法（インクジェット法ともいう）、塗布法、グラビア印刷法等の方法を用いて形成することができる。また、ＥＬ層７８６としては、低分子材料、中分子材料（オリゴマー、デンドリマーを含む）、または高分子材料を含んでも良い。
ここで、液滴吐出法を用いてＥＬ層７８６を形成する方法について、図４３を用いて説明する。図４３（Ａ）乃至図４３（Ｄ）は、ＥＬ層７８６の作製方法を説明する断面図である。
まず、平坦化絶縁膜７７０上に導電膜７７２が形成され、導電膜７７２の一部を覆うように絶縁膜７３０が形成される（図４３（Ａ）参照）。
次に、絶縁膜７３０の開口である導電膜７７２の露出部に、液滴吐出装置７８３より液滴７８４を吐出し、組成物を含む層７８５を形成する。液滴７８４は、溶媒を含む組成物であり、導電膜７７２上に付着する（図４３（Ｂ）参照）。
なお、液滴７８４を吐出する工程を減圧下で行ってもよい。
次に、組成物を含む層７８５より溶媒を除去し、固化することによってＥＬ層７８６を形成する（図４３（Ｃ）参照）。
なお、溶媒の除去方法としては、乾燥工程または加熱工程を行えばよい。
次に、ＥＬ層７８６上に導電膜７８８を形成し、発光素子７８２を形成する（図４３（Ｄ）参照）。
このようにＥＬ層７８６を液滴吐出法で行うと、選択的に組成物を吐出することができるため、材料のロスを削減することができる。また、形状を加工するためのリソグラフィ工程なども必要ないために工程も簡略化することができ、低コスト化が達成できる。
なお、上記説明した液滴吐出法とは、組成物の吐出口を有するノズル、あるいは１つ又は複数のノズルを有するヘッド等の液滴を吐出する手段を有するものの総称とする。
次に、液滴吐出法に用いる液滴吐出装置について、図４４を用いて説明する。図４４は、液滴吐出装置１４００を説明する概念図である。
液滴吐出装置１４００は、液滴吐出手段１４０３を有する。また、液滴吐出手段１４０３は、ヘッド１４０５と、ヘッド１４１２とを有する。
ヘッド１４０５、及びヘッド１４１２は制御手段１４０７に接続され、それがコンピュータ１４１０で制御することにより予めプログラミングされたパターンに描画することができる。
また、描画するタイミングとしては、例えば、基板１４０２上に形成されたマーカー１４１１を基準に行えば良い。あるいは、基板１４０２の外縁を基準にして基準点を確定させても良い。ここでは、マーカー１４１１を撮像手段１４０４で検出し、画像処理手段１４０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発生させて制御手段１４０７に送る。
撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属−酸化物−半導体（ＣＭＯＳ）を利用したイメージセンサなどを用いることができる。なお、基板１４０２上に形成されるべきパターンの情報は記憶媒体１４０８に格納されたものであり、この情報を基にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４０５、ヘッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１４１３、材料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞれ供給される。
ヘッド１４０５の内部は、点線１４０６が示すように液状の材料を充填する空間と、吐出口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１４０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサイズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、複数種の発光材料などをそれぞれ吐出し、描画することができ、広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２は基板上を、図４４中に示すＸ、Ｙ、Ｚの矢印の方向に自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。
また、組成物を吐出する工程は、減圧下で行ってもよい。吐出時に基板を加熱しておいてもよい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定されない。乾燥と焼成の工程を良好に行うためには、そのときの温度は、基板の材質及び組成物の性質に依存する。
以上のように、液滴吐出装置を用いてＥＬ層７８６を作製することができる。
再び、図４２に示す表示装置７００の説明に戻る。
また、図４２に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図４２に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
＜３−４．表示装置に入出力装置を設ける構成例＞
また、図４１及び図４２に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
図４１に示す表示装置７００にタッチパネル７９１を設ける構成を図４５に、図４２に示す表示装置７００にタッチパネル７９１を設ける構成を図４６に、それぞれ示す。
図４５は図４１に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり、図４６は図４２に示す表示装置７００にタッチパネル７９１を設ける構成の断面図である。
まず、図４５及び図４６に示すタッチパネル７９１について、以下説明を行う。
図４５及び図４６に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８、及び着色膜７３６を形成する前に、基板７０５側に形成すればよい。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変化を検知することができる。
また、図４５及び図４６に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図４５及び図４６においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図４５に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図４６に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
また、図４５及び図４６においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置の一例について説明する。本実施の形態で示すトランジスタは、微細化に適したトランジスタである。
＜４−１．微細化に適したトランジスタの構成例＞
図４７には、トランジスタ２００の一例を示す。図４７（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図４７（Ａ）において一部の膜は省略されている。また、図４７（Ｂ）は、図４７（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図４７（Ｃ）はＹ１−Ｙ２に対応する断面図である。
トランジスタ２００は、ゲート電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）、および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）と、ゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体２５０と、チャネルが形成される領域を有する酸化物半導体２３０（酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導電体２４０ｂと、過剰酸素を有する絶縁体２８０と、を有する。
また、酸化物半導体２３０は、酸化物半導体２３０ａと、酸化物半導体２３０ａ上の酸化物半導体２３０ｂと、酸化物半導体２３０ｂ上の酸化物半導体２３０ｃと、を有する。なお、トランジスタ２００をオンさせると、主として酸化物半導体２３０ｂに電流が流れる（チャネルが形成される）。一方、酸化物半導体２３０ａおよび酸化物半導体２３０ｃは、酸化物半導体２３０ｂとの界面近傍（混合領域となっている場合もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
図４７に示す構造は、ゲート電極として機能する導電体２６０が、導電体２６０ａ、および導電体２６０ｂを有する積層構造である。また、ゲート電極として機能する導電体２６０上に絶縁体２７０を有する。
導電体２０５は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等である。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
例えば、導電体２０５ａとして、水素に対するバリア性を有する導電体として、窒化タンタル等を用い、導電体２０５ｂとして、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物半導体２３０への水素の拡散を抑制することができる。なお、図４７では、導電体２０５ａ、および導電体２０５ｂの２層構造を示したが、当該構成に限定されず、単層でも３層以上の積層構造でもよい。
絶縁体２２０、および絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体２２４として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を、トランジスタ２００を構成する酸化物に接して設けることにより、酸化物中の酸素欠損を補償することができる。なお、絶縁体２２０と絶縁体２２４とは、必ずしも同じ材料を用いて形成しなくともよい。
絶縁体２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることが好ましい。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
なお、絶縁体２２２が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
絶縁体２２０及び絶縁体２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体２２２を有することで、特定の条件で絶縁体２２２が電子を捕獲し、しきい値電圧を増大させることができる。つまり、絶縁体２２２が負に帯電する場合がある。
例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体２０５の電位をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以上維持することで、トランジスタ２００を構成する酸化物から導電体２０５に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲される。
絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。なお、導電体２０５の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。
また、絶縁体２２０、絶縁体２２２、絶縁体２２４の膜厚を適宜調整することで、しきい値電圧を制御することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。また、安定した電気特性を有するトランジスタを提供することができる。または、オン電流の大きいトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。
酸化物半導体２３０ａ、酸化物半導体２３０ｂ、および酸化物半導体２３０ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。また、酸化物半導体２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
絶縁体２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２５０として、絶縁体２２４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を酸化物半導体２３０に接して設けることにより、酸化物半導体２３０中の酸素欠損を低減することができる。
また、絶縁体２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いることができる。このような材料を用いて形成した場合、酸化物半導体２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
なお、絶縁体２５０は、絶縁体２２０、絶縁体２２２、および絶縁体２２４と同様の積層構造を有していてもよい。絶縁体２５０が、電子捕獲準位に必要な量の電子を捕獲させた絶縁体を有することで、トランジスタ２００は、しきい値電圧をプラス側にシフトすることができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、図４７に示す半導体装置において、酸化物半導体２３０と導電体２６０の間に、絶縁体２５０の他にバリア膜を設けてもよい。もしくは、酸化物半導体２３０ｃにバリア性があるものを用いてもよい。
例えば、過剰酸素を含む絶縁膜を酸化物半導体２３０に接して設け、さらにバリア膜で包み込むことで、酸化物を化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。また、酸化物半導体２３０への水素等の不純物の侵入を防ぐことができる。
導電体２４０ａと、および導電体２４０ｂは、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体２４０ａと、導電体２４０ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。また、図では単層構造を示したが、２層以上の積層構造としてもよい。
例えば、チタン膜とアルミニウム膜を積層するとよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、ゲート電極として機能を有する導電体２６０は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
例えば、アルミニウム膜上にチタン膜を積層する二層構造とするとよい。また、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造としてもよい。
また、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電体２６０は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対するプラズマによるダメージを減らすことができる。また、被覆性を向上させることができるため、導電体２６０ａをＡＬＤ法等により形成することが好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。
また、導電体２６０ｂは、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いて形成する。
また、導電体２６０を覆うように、絶縁体２７０を設ける。絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止するため、絶縁体２７０は、酸素に対してバリア性を有する物質を用いる。
例えば、絶縁体２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。また絶縁体２７０は、導電体２６０の酸化を防止する程度に設けられていればよい。例えば、絶縁体２７０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは３ｎｍ以上７ｎｍ以下として設ける。
従って、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物半導体２３０へと供給することができる。
トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、酸素過剰領域を有する絶縁体を設けることで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
＜４−２．微細化に適したトランジスタの応用例＞
以下では、異なる組成のトランジスタを積層して用いる場合の例について説明する。
図４８に示す半導体装置は、トランジスタ４００と、トランジスタ２００、および容量素子４１０を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを半導体装置（記憶装置）に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ない半導体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減することができる。
半導体装置は、図４８に示すようにトランジスタ４００、トランジスタ２００、容量素子４１０を有する。トランジスタ２００はトランジスタ４００の上方に設けられ、容量素子４１０はトランジスタ４００、およびトランジスタ２００の上方に設けられている。
トランジスタ４００は、基板４０１上に設けられ、導電体４０６、絶縁体４０４、基板４０１の一部からなる半導体領域４０２、およびソース領域またはドレイン領域として機能する低抵抗領域４０８ａ、および低抵抗領域４０８ｂを有する。
トランジスタ４００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域４０２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域４０８ａ、および低抵抗領域４０８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ４００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域４０８ａ、および低抵抗領域４０８ｂは、半導体領域４０２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体４０６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図４８に示すトランジスタ４００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ４００を覆って、絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６が順に積層して設けられている。
絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体４２２は、その下方に設けられるトランジスタ４００などによって生じる段差を平坦化する平坦化膜として機能する。絶縁体４２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体４２４には、例えば、基板４０１、またはトランジスタ４００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ４００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
なお、絶縁体４２６は、絶縁体４２４よりも誘電率が低いことが好ましい。例えば、絶縁体４２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体４２４の比誘電率は、絶縁体４２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体４２０、絶縁体４２２、絶縁体４２４、および絶縁体４２６には容量素子４１０、またはトランジスタ２００と電気的に接続する導電体４２８、および導電体４３０等が埋め込まれている。なお、導電体４２８、および導電体４３０はプラグ、または配線として機能を有する。なお、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体４２８、および導電体４３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
また、導電体４２８、および導電体４３０は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体４２４が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ４００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ４００からトランジスタ２００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ４００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体４２４と接する構造であることが好ましい。
また、絶縁体４２６、および導電体４３０上に、配線層を設けてもよい。例えば、図４８において、絶縁体４５０、絶縁体４５２、及び絶縁体４５４が順に積層して設けられている。また、絶縁体４５０、絶縁体４５２、及び絶縁体４５４には、導電体４５６が形成されている。導電体４５６は、プラグ、または配線として機能を有する。なお導電体４５６は、導電体４２８、および導電体４３０と同様の材料を用いて設けることができる。
また、導電体４５６は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。なお、導電体４５６に銅を用いる場合、銅の拡散を抑制する導電体と積層して設けることが好ましい。銅の拡散を抑制する導電体として、例えばタンタル、窒化タンタル等のタンタルを含む合金、ルテニウム、およびルテニウムを含む合金等を用いるとよい。
また、例えば、絶縁体４５０は、銅の拡散を抑制する、または、酸素、および水素に対するバリア性を有する絶縁体を用いることが好ましい。例えば、銅の拡散を抑制する膜の一例として、窒化シリコンを用いることができる。従って、絶縁体４２４と同様の材料を用いることができる。
特に、銅の拡散を抑制する絶縁体４５０が有する開口部に接して銅の拡散を抑制する導電体を設け、銅の拡散を抑制する導電体上に銅を積層して設けることが好ましい。当該構成により、配線の周辺に銅が拡散することを抑制することができる。
絶縁体４５４上には、絶縁体４５８、絶縁体２１０、絶縁体２１２、および絶縁体２１４が、順に積層して設けられている。絶縁体４５８、絶縁体２１０、絶縁体２１２、および絶縁体２１４のいずれかまたは全部を、銅の拡散を抑制する、または酸素や水素に対してバリア性のある物質を用いることが好ましい。
絶縁体４５８、および絶縁体２１２には、例えば、基板４０１、またはトランジスタ４００を設ける領域などから、トランジスタ２００を設ける領域に、銅の拡散を抑制する、または、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体４２４と同様の材料を用いることができる。
また、絶縁体２１０は、絶縁体４２０と同様の材料を用いることができる。例えば、絶縁体２１０として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、例えば、絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
絶縁体２１４上には、絶縁体２１６を設ける。絶縁体２１６は、絶縁体４２０と同様の材料を用いることができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体４５８、絶縁体２１０、絶縁体２１２、絶縁体２１４、及び絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体２０５等が埋め込まれている。なお、導電体２１８は、容量素子４１０、またはトランジスタ４００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体４２８、および導電体４３０と同様の材料を用いて設けることができる。
特に、絶縁体４５８、絶縁体２１２、および絶縁体２１４と接する領域の導電体２１８は、銅の拡散を抑制する、または、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ４００とトランジスタ２００とは、銅の拡散を抑制する、または、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができる。つまり、導電体４５６からの銅の拡散を抑制し、トランジスタ４００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体２１４の上方には、トランジスタ２００、および絶縁体２８０が設けられている。また、図４８に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
絶縁体２８０上には、絶縁体２８２、絶縁体２８４、および絶縁体４７０が順に積層して設けられている。また、絶縁体２２０、絶縁体２２２、絶縁体２２４、絶縁体２８０、絶縁体２８２、絶縁体２８４、および絶縁体４７０には、導電体２４４等が埋め込まれている。また、トランジスタ２００が有する導電体２４０ａおよび導電体２４０ｂ等の導電体上に、上層の導電体と接続する導電体２４５等が設けられる。なお、導電体２４４は、容量素子４１０、トランジスタ２００、またはトランジスタ４００と電気的に接続するプラグ、または配線として機能を有する。導電体２４４は、導電体４２８、および導電体４３０と同様の材料を用いて設けることができる。
なお、絶縁体２８２、および絶縁体２８４のいずれか、または両方に、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。また、絶縁体２８４には、絶縁体２１２と同様の材料を用いることができる。
例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
絶縁体２８４には、容量素子４１０を設ける領域から、トランジスタ２００が設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体４２４と同様の材料を用いることができる。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ４００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
従って、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１０、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、及び絶縁体２８４の積層構造により挟む構成とすることができる。また、絶縁体２１０、絶縁体２１２、絶縁体２１４、絶縁体２８２、及び絶縁体２８４は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。
絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子４１０、またはトランジスタ４００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
絶縁体４７０の上方には、容量素子４１０、および導電体４７４が設けられている。容量素子４１０は、絶縁体４７０上に設けられ、導電体４６２と、絶縁体４８０、絶縁体４８２、および絶縁体４８４と、導電体４６６とを有する。なお、導電体４７４は、容量素子４１０、トランジスタ２００、またはトランジスタ４００と電気的に接続するプラグ、または配線として機能を有する。
導電体４６２は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料である銅やアルミニウム等を用いればよい。
なお、導電体４７４は、容量素子の電極として機能する導電体４６２と同様の材料を用いて設けることができる。
導電体４７４、および導電体４６２上に、絶縁体４８０、絶縁体４８２、および絶縁体４８４を設ける。絶縁体４８０、絶縁体４８２、および絶縁体４８４には例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよい。なお、図では３層構造としたが、単層、２層、または４層以上の積層構造としてもよい。
例えば、絶縁体４８０、および絶縁体４８４には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用い、絶縁体４８４には、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料と、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いて、積層構造を設けることが好ましい。当該構成により、容量素子４１０は、高誘電率（ｈｉｇｈ−ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子４１０の静電破壊を抑制することができる。
導電体４６２上に、絶縁体４８０、絶縁体４８２、および絶縁体４８４を介して、導電体４６６を設ける。なお、導電体４６６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料である銅やアルミニウム等を用いればよい。
例えば、図４８に示すように、絶縁体４８０、絶縁体４８２、および絶縁体４８４を、導電体４６２の上面および側面を覆うように設ける。さらに、導電体４６６を、絶縁体４８０、絶縁体４８２、および絶縁体４８４を介して、導電体４６２の上面および側面を覆うように設ける。
つまり、導電体４６２の側面においても、容量として機能するため、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
導電体４６６、および絶縁体４８４上には、絶縁体４６０が設けられている。絶縁体４６０は、絶縁体４２０と同様の材料を用いて設けることができる。また、容量素子４１０を覆う絶縁体４６０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が応用例についての説明である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図４９を用いて説明を行う。
＜５．表示装置の回路構成＞
図４９（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
図４９（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図４９（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
また、図４９（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
また、図４９（Ａ）に示す複数の画素回路５０１は、例えば、図４９（Ｂ）に示す構成とすることができる。
図４９（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図４９（Ｂ）の画素回路５０１を有する表示装置では、例えば、図４９（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図４９（Ａ）に示す複数の画素回路５０１は、例えば、図４９（Ｃ）に示す構成とすることができる。
また、図４９（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図４９（Ｃ）の画素回路５０１を有する表示装置では、例えば、図４９（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の一例について、図５０乃至図５３を用いて説明する。
＜６．インバータ回路の構成例＞
図５０（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することができるインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理を反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
図５０（Ｂ）は、インバータ８００の一例である。インバータ８００は、ＯＳトランジスタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型トランジスタのみで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子とを有する。
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
図５０（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである。図５０（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０のしきい値電圧の変化について示している。
信号ＳＢＧをＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８１０のしきい値電圧を制御することができる。
信号ＳＢＧは、しきい値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、しきい値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えることで、ＯＳトランジスタ８１０はしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ８１０は、しきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図５１（Ａ）には、トランジスタの電気特性の一つである、Ｉｄ−Ｖｇカーブを示す。
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのように大きくすることで、図５１（Ａ）中の破線８４０で表される曲線にシフトさせることができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図５１（Ａ）中の実線８４１で表される曲線にシフトさせることができる。図５１（Ａ）に示すように、ＯＳトランジスタ８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、しきい値電圧をプラスシフトあるいはマイナスシフトさせることができる。
しきい値電圧をしきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができる。図５１（Ｂ）には、この状態を可視化して示す。
図５１（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
図５１（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状態とすることができるため、図５０（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動作を行うことができる。
また、しきい値電圧をしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができる。図５１（Ｃ）には、この状態を可視化して示す。図５１（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。図５１（Ｃ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れやすい状態とすることができるため、図５０（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトランジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図５０（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、しきい値電圧ＶＴＨ＿Ａから、しきい値電圧ＶＴＨ＿ＢにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図５０（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、しきい値電圧ＶＴＨ＿Ｂからしきい値電圧ＶＴＨ＿ＡにＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。
なお、図５０（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図５２（Ａ）に示す。
図５２（Ａ）では、図５０（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図５２（Ａ）の動作について、図５２（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状態とし、ノードＮＢＧにしきい値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、一旦ノードＮＢＧに保持させたしきい値電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお、図５０（Ｂ）及び図５２（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成としてもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図５３（Ａ）に示す。
図５３（Ａ）では、図５０（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトランジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図５３（Ａ）の動作について、図５３（Ｂ）のタイミングチャートを用いて説明する。図５３（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、及びＯＳトランジスタ８１０のしきい値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図５１（Ａ）乃至図５１（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制御できる。例えば、図５３（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧を急峻に下降させることができる。
また、図５３（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。入力端子ＩＮに与える信号によってＯＳトランジスタのしきい値電圧を制御することで、出力端子ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、上述の実施の形態で説明した酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を、複数の回路に用いる半導体装置の一例について、図５４乃至図５７を用いて説明する。
＜７．半導体装置の回路構成例＞
図５４（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回路９０６を有する。
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、外部から電源電圧を複数与えることなく動作することができる。
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加される電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、電源回路９０１で生成する電圧の種類を削減できる。
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
図５４（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図５４（Ｃ）は回路９０４を動作させるための信号の波形の一例である。
図５４（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳとする。電圧ＶＰＯＧは、図５４（Ｃ）に図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実に導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることができる。
図５４（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図５４（Ｅ）は回路９０６を動作させるための信号の波形の一例である。
図５４（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジスタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳを基に形成される。また、トランジスタ９１２のバックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図５４（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
なお、電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよい。
また図５５（Ａ）（Ｂ）には、図５４（Ｄ）（Ｅ）の変形例を示す。
図５５（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧは、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトランジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
図５５（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
また、図５６（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示す。図５６（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
また、図５６（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示す。図５６（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加される電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお、上述した電圧生成回路９０３の回路構成は、図５６（Ａ）で示す回路図の構成に限らない。例えば、電圧生成回路９０３の変形例を図５７（Ａ）乃至図５７（Ｃ）に示す。なお、電圧生成回路９０３の変形例は、図５７（Ａ）乃至図５７（Ｃ）に示す電圧生成回路９０３Ａ乃至９０３Ｃにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更することで実現可能である。
図５７（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図５７（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図５７（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図５７（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また、図５７（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１、トランジスタＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図５７（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の数を削減できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図５８乃至図６１を用いて説明を行う。
＜８−１．表示モジュール＞
図５８に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続された表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図５８において、バックライト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜８−２．電子機器１＞
次に、図５９（Ａ）乃至図５９（Ｅ）に電子機器の一例を示す。
図５９（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
なお、図５９（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
図５９（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図５９（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図５９（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
＜８−３．電子機器２＞
次に、図５９（Ａ）乃至図５９（Ｅ）に示す電子機器と、異なる電子機器の一例を図６０（Ａ）乃至図６０（Ｇ）に示す。
図６０（Ａ）乃至図６０（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図６０（Ａ）乃至図６０（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図６０（Ａ）乃至図６０（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図６０（Ａ）乃至図６０（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図６０（Ａ）乃至図６０（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図６０（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図６０（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図６０（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図６０（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図６０（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図６０（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図６０（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図６０（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
次に、図５９（Ａ）乃至図５９（Ｅ）に示す電子機器、及び図６０（Ａ）乃至図６０（Ｇ）に示す電子機器と異なる電子機器の一例を図６１（Ａ）（Ｂ）に示す。図６１（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図６１（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、図６１（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
図６１（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示装置とすることができる。
また、図６１（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２としてもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例においては、トランジスタが形成された試料（試料Ｃ１乃至試料Ｃ４、試料Ｄ１、及び試料Ｅ１）を作製し、当該トランジスタの電気特性について評価を行った。
＜１−１．各試料の構成＞
試料Ｃ１乃至試料Ｃ４は、チャネル領域に酸化物半導体膜を用いた試料であり、試料Ｄ１は、チャネル領域にｎ型のＬＴＰＳ（Ｌｏｗ Ｔｅｍｐａｒａｔｕｒｅ Ｐｏｌｙ Ｓｉｌｉｃｏｎ）を用いた試料であり、試料Ｅ１は、チャネル領域にｐ型のＬＴＰＳを用いた試料である。すなわち、試料Ｃ１乃至試料Ｃ４は、本発明の一態様の試料であり、試料Ｄ１及び試料Ｅ１は、比較用の試料である。
また、試料Ｃ１乃至試料Ｃ４は、それぞれトランジスタのサイズが異なるのみで、作製方法は同じである。
試料Ｃ１のトランジスタサイズをＬ／Ｗ＝２／３μｍとし、試料Ｃ２のトランジスタサイズをＬ／Ｗ＝３／３μｍとし、試料Ｃ３のトランジスタサイズをＬ／Ｗ＝６／３μｍとし、試料Ｃ４のトランジスタサイズをＬ／Ｗ＝１０／３μｍとした。
また、比較用の試料Ｄ１及び試料Ｅ１のトランジスタサイズはＬ／Ｗ＝６／３μｍとした。
＜１−２．試料Ｃ１乃至試料Ｃ４の作製方法＞
まず、試料Ｃ１乃至試料Ｃ４の作製方法について、説明を行う。
試料Ｃ１乃至試料Ｃ４としては、実施の形態１に示す試料Ａ３と同様の作製方法により形成した。
＜１−３．試料Ｄ１及び試料Ｅ１の作製方法＞
試料Ｄ１及び試料Ｅ１としては、半導体層にＬＴＰＳを用いた試料であり、トランジスタの作製方法としては、試料Ｃ１乃至試料Ｃ４と同様とした。
＜１−４．トランジスタのＩｄ−Ｖｇ特性＞
試料Ｃ１に形成されたトランジスタのＩｄ−Ｖｇ特性を図６２に、試料Ｃ２に形成されたトランジスタのＩｄ−Ｖｇ特性を図６３に、試料Ｃ３に形成されたトランジスタのＩｄ−Ｖｇ特性を図６４に、試料Ｃ４に形成されたトランジスタのＩｄ−Ｖｇ特性を図６５に、それぞれ示す。また、試料Ｄ１に形成されたトランジスタのＩｄ−Ｖｇ特性を図６６に、試料Ｅ１に形成されたトランジスタのＩｄ−Ｖｇ特性を図６７に、それぞれ示す。
なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、第１のゲート電極として機能する導電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極として機能する導電膜に印加する電圧（以下、バックゲート電圧（Ｖｂｇ）ともいう）を、−１０Ｖから＋１０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、各試料によって変えて測定した。
試料Ｃ１乃至試料Ｃ４に形成されたトランジスタのＩｄ−Ｖｇ特性のドレイン電圧（Ｖｄ）の測定条件としては、３Ｖ、４Ｖ、５Ｖ、６Ｖ、７Ｖ、８Ｖ、９Ｖ、及び１０Ｖとした。また、試料Ｄ１及び試料Ｅ１に形成されたトランジスタのＩｄ−Ｖｇ特性のドレイン電圧（Ｖｄ）の測定条件としては、５Ｖ、１０Ｖ、１５Ｖ、及び２０Ｖとした。
なお、図６２乃至図６５において、ドレイン電圧（Ｖｄ）が３Ｖ、４Ｖ、５Ｖ、６Ｖ、７Ｖ、８Ｖ、９Ｖ、及び１０Ｖの測定結果を、それぞれ重ねて示している。また、図６６及び図６７においては、ドレイン電圧（Ｖｄ）が５Ｖ、１０Ｖ、１５Ｖ、及び２０Ｖの測定結果を、それぞれ重ねて示している。
また、図６２乃至図６７において、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、横軸がＶｇ（Ｖ）を、それぞれ表す。
図６２乃至図６５に示すように、本発明の一態様の試料Ｃ１乃至試料Ｃ４においては、飽和領域での移動度曲線の飽和性が良いのが確認できる。そこで、図６２乃至図６５に示す試料Ｃ１乃至試料Ｃ４の移動度曲線における、Ｖｇが３Ｖ以上１０Ｖ以下の範囲において、電界効果移動度の最大値、最小値、及び最大値から最小値を差分した結果をまとめた。まとめた結果を表３に示す。
Figure 0006964990
図６２乃至図６５、及び表３に示すように、本発明の一態様の半導体装置は、移動度曲線の飽和性がよく、飽和領域において電界効果移動度の最大値と、最小値との差が１５ｃｍ２／Ｖｓ以内であることが確認された。一方で、比較用の試料である試料Ｄ１及び試料Ｅ１においては、図６６及び図６７に示すように、電界効果移動度の最大値と、最小値との差が大きいことが確認された。
このように、本発明の一態様の半導体装置は、移動度曲線の飽和性が極めて良好である。このような特性のトランジスタを、例えば有機ＥＬディスプレイの画素のトランジスタに用いることで、高い信頼性を付与することができる。あるいは、上述のトランジスタをセンサなどに用いると安定した出力特性を得ることができる。なお、上述の特性としては、トランジスタの半導体層としてＬＴＰＳを用いた場合においては、なし得ない効果であり、トランジスタの半導体層として本発明の一態様の酸化物半導体膜を用いることで得られる優れた効果である。
次に、試料Ｃ１乃至試料Ｃ４のしきい値電圧（Ｖｔｈ）の結果を図６８に示す。なお、トランジスタのしきい値電圧（Ｖｔｈ）としては、定電流法で算出した。なお、定電流法とは、Ｉｄ−Ｖｇ特性の結果から、Ｌ／Ｗ＝１となるようにＩｄを規格化して、一定電流（ここでは、１ｎＡ）が流れる場合のＶｇをしきい値電圧（Ｖｔｈ）とする方法である。
図６８に示すように、Ｖｄが増加しても試料Ｃ１乃至試料Ｃ４のしきい値電圧が概ね一定であることが分かる。したがって、本発明の一態様の試料Ｃ１乃至試料Ｃ４は、安定した電気特性を有する。
なお、本実施例に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１００Ｆ トランジスタ
１００Ｇ トランジスタ
１００Ｈ トランジスタ
１００Ｊ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０６ 導電膜
１０８ 酸化物半導体膜
１０８＿１ 酸化物半導体膜
１０８＿２ 酸化物半導体膜
１０８＿３ 酸化物半導体膜
１０８ｄ ドレイン領域
１０８ｆ 領域
１０８ｉ チャネル領域
１０８ｓ ソース領域
１１０ 絶縁膜
１１２ 導電膜
１１２＿１ 導電膜
１１２＿２ 導電膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
２００ トランジスタ
２０５ 導電体
２０５ａ 導電体
２０５ｂ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１４ 絶縁体
２１６ 絶縁体
２１８ 導電体
２２０ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２３０ 酸化物半導体
２３０ａ 酸化物半導体
２３０ｂ 酸化物半導体
２３０ｃ 酸化物半導体
２４０ａ 導電体
２４０ｂ 導電体
２４４ 導電体
２４５ 導電体
２５０ 絶縁体
２６０ 導電体
２６０ａ 導電体
２６０ｂ 導電体
２７０ 絶縁体
２８０ 絶縁体
２８２ 絶縁体
２８４ 絶縁体
４００ トランジスタ
４０１ 基板
４０２ 半導体領域
４０４ 絶縁体
４０６ 導電体
４０８ａ 低抵抗領域
４０８ｂ 低抵抗領域
４１０ 容量素子
４２０ 絶縁体
４２２ 絶縁体
４２４ 絶縁体
４２６ 絶縁体
４２８ 導電体
４３０ 導電体
４５０ 絶縁体
４５２ 絶縁体
４５４ 絶縁体
４５６ 導電体
４５８ 絶縁体
４６０ 絶縁体
４６２ 導電体
４６６ 導電体
４７０ 絶縁体
４７４ 導電体
４８０ 絶縁体
４８２ 絶縁体
４８４ 絶縁体
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６６４ 電極
６６５ 電極
６６７ 電極
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８３ 液滴吐出装置
７８４ 液滴
７８５ 層
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
１４００ 液滴吐出装置
１４０２ 基板
１４０３ 液滴吐出手段
１４０４ 撮像手段
１４０５ ヘッド
１４０６ 点線
１４０７ 制御手段
１４０８ 記憶媒体
１４０９ 画像処理手段
１４１０ コンピュータ
１４１１ マーカー
１４１２ ヘッド
１４１３ 材料供給源
１４１４ 材料供給源
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (7)

  1. トランジスタを有する半導体装置であって、
    前記トランジスタは、
    第１のゲート電極と、
    前記第１のゲート電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２のゲート電極と、
    前記酸化物半導体膜、及び前記第２のゲート電極上の第３の絶縁膜と、を有し、
    前記酸化物半導体膜は、
    前記第２のゲート電極と重なるチャネル領域と、
    前記第３の絶縁膜と接するソース領域と、
    前記第３の絶縁膜と接するドレイン領域と、を有し、
    前記第１のゲート電極と前記第２のゲート電極とは、電気的に接続され、
    前記トランジスタの飽和領域における電界効果移動度を測定した際に、前記電界効果移動度の最小値と、前記電界効果移動度の最大値との差が１５ｃｍ２／Ｖｓ以内である、半導体装置。
  2. トランジスタ及び画素電極を有する半導体装置であって、
    前記トランジスタは、
    第１のゲート電極と、
    前記第１のゲート電極上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第２のゲート電極と、
    前記酸化物半導体膜、及び前記第２のゲート電極上の第３の絶縁膜と、
    前記第３の絶縁膜上の、前記酸化物半導体膜と電気的に接続されるソース電極及びドレイン電極と、を有し、
    前記ソース電極上及び前記ドレイン電極上の第４の絶縁膜を有し、
    前記画素電極は、前記第４の絶縁膜上に配置され、前記ソース電極又は前記ドレイン電極と電気的に接続され、
    前記酸化物半導体膜は、
    前記第２のゲート電極と重なるチャネル領域と、
    前記第３の絶縁膜と接するソース領域と、
    前記第３の絶縁膜と接するドレイン領域と、を有し、
    前記第１のゲート電極と前記第２のゲート電極とは、電気的に接続され、
    前記トランジスタの飽和領域における電界効果移動度を測定した際に、前記電界効果移動度の最小値と、前記電界効果移動度の最大値との差が１５ｃｍ ２ ／Ｖｓ以内である、半導体装置。
  3. 請求項１又は請求項２において、
    前記電界効果移動度は、
    前記第１のゲート電極及び前記第２のゲート電極に印加される電圧を３Ｖ以上１０Ｖ以下の範囲とし、且つ前記ドレイン領域に印加される電圧を１０Ｖ以上２０Ｖ以下の範囲とした際に測定される、半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記酸化物半導体膜は、
    Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する、半導体装置。
  5. 請求項４において、
    前記Ｉｎ、前記Ｍ、及び前記Ｚｎの原子数比は、
    Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍であり、
    前記Ｉｎが４の場合、前記Ｍが１．５以上２．５以下であり、且つ前記Ｚｎが２以上４以下である、半導体装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第３の絶縁膜は、前記第２の絶縁膜の上面と接する領域を有する、半導体装置。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記第２のゲート電極は、酸化物導電膜を有する第１の導電膜と、前記第１の導電膜上の第２の導電膜と、を有し、
    前記第２の導電膜は、前記第１のゲート電極と接する領域を有する、半導体装置。
JP2017022713A 2016-02-12 2017-02-10 半導体装置 Active JP6964990B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021171842A JP7341204B2 (ja) 2016-02-12 2021-10-20 半導体装置
JP2023138788A JP7600332B2 (ja) 2016-02-12 2023-08-29 半導体装置
JP2024211577A JP7787968B2 (ja) 2016-02-12 2024-12-04 半導体装置、及び有機ｅｌディスプレイ
JP2025234474A JP2026035855A (ja) 2016-02-12 2025-12-05 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016024579 2016-02-12
JP2016024579 2016-02-12
JP2016125375 2016-06-24
JP2016125375 2016-06-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021171842A Division JP7341204B2 (ja) 2016-02-12 2021-10-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2018006730A JP2018006730A (ja) 2018-01-11
JP6964990B2 true JP6964990B2 (ja) 2021-11-10

Family

ID=59561764

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2017022713A Active JP6964990B2 (ja) 2016-02-12 2017-02-10 半導体装置
JP2021171842A Active JP7341204B2 (ja) 2016-02-12 2021-10-20 半導体装置
JP2023138788A Active JP7600332B2 (ja) 2016-02-12 2023-08-29 半導体装置
JP2024211577A Active JP7787968B2 (ja) 2016-02-12 2024-12-04 半導体装置、及び有機ｅｌディスプレイ
JP2025234474A Pending JP2026035855A (ja) 2016-02-12 2025-12-05 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2021171842A Active JP7341204B2 (ja) 2016-02-12 2021-10-20 半導体装置
JP2023138788A Active JP7600332B2 (ja) 2016-02-12 2023-08-29 半導体装置
JP2024211577A Active JP7787968B2 (ja) 2016-02-12 2024-12-04 半導体装置、及び有機ｅｌディスプレイ
JP2025234474A Pending JP2026035855A (ja) 2016-02-12 2025-12-05 半導体装置

Country Status (5)

Country Link
US (1) US10115742B2 (ja)
JP (5) JP6964990B2 (ja)
KR (3) KR20250054131A (ja)
CN (2) CN109121438B (ja)
WO (1) WO2017137869A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025029133A (ja) * 2016-02-12 2025-03-05 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448587B1 (ko) 2016-03-22 2022-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
KR102660829B1 (ko) * 2016-10-20 2024-04-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2018100465A1 (ja) * 2016-12-02 2018-06-07 株式会社半導体エネルギー研究所 半導体装置
CN108462843A (zh) * 2017-02-22 2018-08-28 松下知识产权经营株式会社 摄像装置及摄像模块
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
CN110275333B (zh) * 2018-03-14 2022-11-25 群创光电股份有限公司 显示设备以及其制造方法
WO2020089726A1 (ja) * 2018-11-02 2020-05-07 株式会社半導体エネルギー研究所 半導体装置
CN110109293A (zh) * 2019-04-04 2019-08-09 深圳市华星光电技术有限公司 液晶无机配向薄膜的制造方法
CN110967768B (zh) * 2019-12-17 2022-03-22 东北师范大学 一种可探测全范围材质物体的柔性可贴合复合式接近传感器及其应用
US12419083B2 (en) * 2021-12-09 2025-09-16 AUO Corporation Semiconductor device and manufacturing method thereof
CN118805263A (zh) 2022-03-30 2024-10-18 株式会社日本显示器 薄膜晶体管及电子设备
JP2023149085A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP7833324B2 (ja) * 2022-03-30 2026-03-19 厦門天馬顕示科技有限公司 酸化物半導体薄膜トランジスタ装置
CN118872074A (zh) 2022-03-30 2024-10-29 株式会社日本显示器 氧化物半导体膜、薄膜晶体管及电子设备
JP2023149086A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
KR102944064B1 (ko) 2022-03-30 2026-03-27 가부시키가이샤 재팬 디스프레이 박막 트랜지스터 및 전자 기기
JPWO2023223657A1 (ja) 2022-05-19 2023-11-23
JPWO2023228616A1 (ja) 2022-05-26 2023-11-30
CN119422456A (zh) * 2022-06-10 2025-02-11 株式会社日本显示器 薄膜晶体管及电子设备
JP2024000621A (ja) 2022-06-21 2024-01-09 キオクシア株式会社 半導体装置及び半導体記憶装置
JP2024008440A (ja) 2022-07-08 2024-01-19 株式会社ジャパンディスプレイ 半導体装置
JP2024011504A (ja) 2022-07-14 2024-01-25 株式会社ジャパンディスプレイ 半導体装置
KR20250023567A (ko) 2022-08-01 2025-02-18 가부시키가이샤 재팬 디스프레이 산화물 반도체막, 박막 트랜지스터, 및 전자 기기
CN119604968A (zh) 2022-08-01 2025-03-11 株式会社日本显示器 层叠结构体及薄膜晶体管
DE112023002427T5 (de) 2022-08-01 2025-03-06 Idemitsu Kosan Co., Ltd. Dünnschichttransistor und elektronische vorrichtung
JP2024039361A (ja) 2022-09-09 2024-03-22 株式会社ジャパンディスプレイ 半導体装置
JP2024040960A (ja) 2022-09-13 2024-03-26 株式会社ジャパンディスプレイ 半導体装置
JP2024048269A (ja) 2022-09-27 2024-04-08 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2024051551A (ja) 2022-09-30 2024-04-11 株式会社ジャパンディスプレイ 半導体装置
JP2024053987A (ja) 2022-10-04 2024-04-16 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP2024077307A (ja) 2022-11-28 2024-06-07 株式会社ジャパンディスプレイ 半導体装置
DE112023004831T5 (de) 2023-01-19 2025-09-04 Idemitsu Kosan Co., Ltd. Laminierte struktur, dünnschichttransistor und elektronische vorrichtung
CN120513703A (zh) 2023-01-19 2025-08-19 株式会社日本显示器 氧化物半导体膜、薄膜晶体管及电子设备
JP2024121394A (ja) 2023-02-27 2024-09-06 株式会社ジャパンディスプレイ 半導体装置
WO2024195629A1 (ja) 2023-03-17 2024-09-26 株式会社ジャパンディスプレイ 薄膜トランジスタおよび電子機器
WO2024195631A1 (ja) 2023-03-17 2024-09-26 株式会社ジャパンディスプレイ 酸化物半導体膜、積層構造体、薄膜トランジスタ、および電子機器
KR102934428B1 (ko) 2023-03-17 2026-03-06 가부시키가이샤 재팬 디스프레이 박막 트랜지스터 및 전자 기기
JP2024139917A (ja) 2023-03-28 2024-10-10 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2024139916A (ja) 2023-03-28 2024-10-10 株式会社ジャパンディスプレイ 半導体装置、表示装置、及び半導体装置の製造方法
JP2024145744A (ja) 2023-03-31 2024-10-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の作製方法
JP2024145782A (ja) 2023-03-31 2024-10-15 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP2024163719A (ja) 2023-05-12 2024-11-22 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP2024163588A (ja) 2023-05-12 2024-11-22 株式会社ジャパンディスプレイ 半導体装置
CN116581131B (zh) 2023-07-10 2024-01-30 惠科股份有限公司 阵列基板及其制备方法、显示面板
JP2025012144A (ja) 2023-07-12 2025-01-24 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2025058604A (ja) 2023-09-28 2025-04-09 株式会社ジャパンディスプレイ 放射線検出装置
JP2025059551A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025059540A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2025059883A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 表示装置
JP2025059955A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
JP2025059541A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2025060044A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025140590A (ja) 2024-03-14 2025-09-29 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (143)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP5046452B2 (ja) * 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101659703B1 (ko) * 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104393007A (zh) * 2009-11-06 2015-03-04 株式会社半导体能源研究所 半导体装置
JP5743407B2 (ja) * 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
TW201208401A (en) * 2010-08-04 2012-02-16 Cotron Corp Speaker and electronic device
GB201013820D0 (en) * 2010-08-18 2010-09-29 Cambridge Display Tech Ltd Low contact resistance organic thin film transistors
EP2534673B1 (en) * 2010-09-13 2015-02-18 Panasonic Corporation Method for manufacturing a metal oxide semiconductor
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5995504B2 (ja) 2012-04-26 2016-09-21 富士フイルム株式会社 電界効果型トランジスタ及びその製造方法、表示装置、イメージセンサ並びにｘ線センサ
JP6377317B2 (ja) * 2012-05-30 2018-08-22 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
ES2803514T3 (es) 2012-09-05 2021-01-27 Jubilant Draximage Inc Control del sistema de elución de rubidio
WO2014073585A1 (en) 2012-11-08 2014-05-15 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
JP2014229666A (ja) * 2013-05-20 2014-12-08 出光興産株式会社 薄膜トランジスタ
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102270823B1 (ko) * 2013-10-22 2021-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR102386362B1 (ko) 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
KR20160102295A (ko) * 2013-12-26 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
CN111524967B (zh) 2014-02-21 2024-07-12 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
JP6509596B2 (ja) * 2014-03-18 2019-05-08 株式会社半導体エネルギー研究所 半導体装置
JP6722980B2 (ja) 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
KR102418666B1 (ko) 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
TWI646658B (zh) 2014-05-30 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置
KR102373263B1 (ko) * 2014-05-30 2022-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 제조하기 위한 방법
US9722090B2 (en) 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
US9461179B2 (en) 2014-07-11 2016-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor device (TFT) comprising stacked oxide semiconductor layers and having a surrounded channel structure
US20160155759A1 (en) 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20170101233A (ko) * 2014-12-26 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃의 제작 방법
US9647132B2 (en) 2015-01-30 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US9837547B2 (en) * 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
WO2017098369A1 (en) 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
CN109121438B (zh) * 2016-02-12 2022-02-18 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US9905579B2 (en) * 2016-03-18 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102296809B1 (ko) * 2016-06-03 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025029133A (ja) * 2016-02-12 2025-03-05 株式会社半導体エネルギー研究所 半導体装置
JP7787968B2 (ja) 2016-02-12 2025-12-17 株式会社半導体エネルギー研究所 半導体装置、及び有機ｅｌディスプレイ

Also Published As

Publication number Publication date
KR102796428B1 (ko) 2025-04-16
JP2018006730A (ja) 2018-01-11
CN109121438B (zh) 2022-02-18
JP2022020682A (ja) 2022-02-01
JP7341204B2 (ja) 2023-09-08
JP7600332B2 (ja) 2024-12-16
WO2017137869A1 (en) 2017-08-17
CN109121438A (zh) 2019-01-01
KR102655935B1 (ko) 2024-04-11
US20170236844A1 (en) 2017-08-17
US10115742B2 (en) 2018-10-30
KR20230168285A (ko) 2023-12-13
JP7787968B2 (ja) 2025-12-17
CN114284364B (zh) 2026-03-31
JP2023169187A (ja) 2023-11-29
JP2025029133A (ja) 2025-03-05
KR20250054131A (ko) 2025-04-22
KR20180124040A (ko) 2018-11-20
CN114284364A (zh) 2022-04-05
JP2026035855A (ja) 2026-03-04

Similar Documents

Publication Publication Date Title
JP6964990B2 (ja) 半導体装置
JP7850317B2 (ja) 表示装置
JP6970511B2 (ja) トランジスタ
US20250011916A1 (en) Metal oxide film, semiconductor device, and display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211020

R150 Certificate of patent or registration of utility model

Ref document number: 6964990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250