JP6985574B2 - ウェハアンダーバンプメタル化のめっき層構造およびその製造方法 - Google Patents
ウェハアンダーバンプメタル化のめっき層構造およびその製造方法 Download PDFInfo
- Publication number
- JP6985574B2 JP6985574B2 JP2020088524A JP2020088524A JP6985574B2 JP 6985574 B2 JP6985574 B2 JP 6985574B2 JP 2020088524 A JP2020088524 A JP 2020088524A JP 2020088524 A JP2020088524 A JP 2020088524A JP 6985574 B2 JP6985574 B2 JP 6985574B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- layer
- plating
- wafer
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
- C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
- C23C18/48—Coating with alloys
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/028—Including graded layers in composition or in physical properties, e.g. density, porosity, grain size
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
- H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
- H10W72/01235—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Electrochemistry (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、集積回路のパッケージの技術領域に関し、特にウェハアンダーバンプメタル化
のめっき層構造およびその製造方法に関する。
のめっき層構造およびその製造方法に関する。
チップの高機能と高度集積の需要がますます大きくなるにつれて、チップとパッケージの
配線もますます細くなり、より多くのＩ／Ｏ接続数を満足させ、チップの演算効率を向上
させる。特に近年出現したｆｏｕ−ｏｕｔプロセスのＲＤＬ（再配線）プロセスは，線幅
が２／２μｍに達した。
配線もますます細くなり、より多くのＩ／Ｏ接続数を満足させ、チップの演算効率を向上
させる。特に近年出現したｆｏｕ−ｏｕｔプロセスのＲＤＬ（再配線）プロセスは，線幅
が２／２μｍに達した。
伝統的には、先進的なパッケージはダウンパッケージチッププロセスであり、典型的なプ
ロセスはＣＳＰ(Chip Scale Package)パッケージであり、打ちこみプロセスによりチップ
内部の電極はＲＤＬ方式によって分散され、更にボールを植え付ける。この封止プロセス
は伝統的な打線パッケージと比較して多くの空間を節約し、チップサイズを極めて小さく
縮小した。しかし、配線の幅が広く、接続点が少ないという問題があある。
ロセスはＣＳＰ(Chip Scale Package)パッケージであり、打ちこみプロセスによりチップ
内部の電極はＲＤＬ方式によって分散され、更にボールを植え付ける。この封止プロセス
は伝統的な打線パッケージと比較して多くの空間を節約し、チップサイズを極めて小さく
縮小した。しかし、配線の幅が広く、接続点が少ないという問題があある。
チップの占有面積を下げるために、あるいはチップの演算効率を高めるために、扇子型の
プロセスが生まれた。そのチップ内部の接続点は大幅に増加し、より多くの面積を占有し
ないため、封止プロセスにおける配線幅と配線間の距離はより小さくなっている。これら
の配線の起点はチップの電極から来ており、再配線プロセスによって、配線を分散させて
、端部にｐａｄを形成し、又はボールを植え付け、またはバインディングを行い、外部と
接続する。
プロセスが生まれた。そのチップ内部の接続点は大幅に増加し、より多くの面積を占有し
ないため、封止プロセスにおける配線幅と配線間の距離はより小さくなっている。これら
の配線の起点はチップの電極から来ており、再配線プロセスによって、配線を分散させて
、端部にｐａｄを形成し、又はボールを植え付け、またはバインディングを行い、外部と
接続する。
銅は導電性に優れているので、配線本体の材質はほとんどが銅であるが、銅は酸化しやす
く、結合しにくいという欠点がある。このため、伝統的なプロセスでは銅線の製作が終わ
った後、化学めっきやニッケルめっきの処理を行い、銅の酸化を防止し、その溶接性と結
合性を強化させる。しかし、配線が細くなり、間隔が小さくなり、化学金めっきのプロセ
スが大きな挑戦に直面している。その原因は、化学金めっきは浸透しやすく、二つの独立
した配線が短絡したり、独立したｐａｄにめっき漏れが発生しやすいからである。電気め
っきプロセスは、めっき漏れを引き起こすことはないが、めっきプロセスにおいてすべて
の配線が接続され、通電機能を備えることが機能を実現することに必要であり、独立した
ｐａｄのめっき層のニーズを満たすことができない。
く、結合しにくいという欠点がある。このため、伝統的なプロセスでは銅線の製作が終わ
った後、化学めっきやニッケルめっきの処理を行い、銅の酸化を防止し、その溶接性と結
合性を強化させる。しかし、配線が細くなり、間隔が小さくなり、化学金めっきのプロセ
スが大きな挑戦に直面している。その原因は、化学金めっきは浸透しやすく、二つの独立
した配線が短絡したり、独立したｐａｄにめっき漏れが発生しやすいからである。電気め
っきプロセスは、めっき漏れを引き起こすことはないが、めっきプロセスにおいてすべて
の配線が接続され、通電機能を備えることが機能を実現することに必要であり、独立した
ｐａｄのめっき層のニーズを満たすことができない。
上記の技術の存在する不足に対して、本発明はウェハアンダーバンプメタル化のめっき層
構造およびその製造方法を提供する。本発明にかかる無電解スズ合金めっき技術で得られ
るめっき層が無電解置換めっき層となり、通電が不要となり、従来の無電解自己触媒反応
でもなく、置換反応だけで済むようになる。本発明によるアンダーバンプメタル化（ＵＢ
Ｍ：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）と再配線（ＲＤＬ：Ｒｅｄｉｓｔｒｉｂｕｔｉ
ｏｎ Ｌａｙｅｒ）が、ボンディング性も良好な半付性も具備する。
構造およびその製造方法を提供する。本発明にかかる無電解スズ合金めっき技術で得られ
るめっき層が無電解置換めっき層となり、通電が不要となり、従来の無電解自己触媒反応
でもなく、置換反応だけで済むようになる。本発明によるアンダーバンプメタル化（ＵＢ
Ｍ：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）と再配線（ＲＤＬ：Ｒｅｄｉｓｔｒｉｂｕｔｉ
ｏｎ Ｌａｙｅｒ）が、ボンディング性も良好な半付性も具備する。
上記の目的を実現するために、本発明は、ウェハアンダーバンプメタル化のめっき層の製
造方法であって、
基材はシリコンまたは炭化ケイ素半導体とし、前記基材の表面に導電線路領域および非導
電領域を設置し、該基材の表面における導電線路領域が下に向かって凹んだ逆形状のウェ
ハバンプを形成する方法であって、
工程１：金属電極を形成することであって、ウェハ基材をエッチングすることにより、ウ
ェハ内部の電極を露出させ、ウェハバンプの突出部の底部に金属電極を形成すること、
工程２：パッシベーション層を形成することであって、ウェハバンプの表面にパッシベー
ション処理を行ってパッシベーション層を形成することにより、ウェハの表面にシリカを
形成すること、
工程３：バリア層を形成することであって、ウェハバンプに形成したパッシベーション層
の表面に真空でチタンめっき、タングステンめっき、又はタンタルめっきを行ってバリア
層を形成して、バリア層を構造することにより、銅とウェハの間でのイオン拡散を防止可
能となること、
工程４：導電銅シード層を形成することであって、ウェハバンプに形成したバリア層の表
面に真空で銅めっきを行って導電銅シード層を形成することにより、良好な導電性を有す
るものとして、以降の銅めっきのための準備となること、
工程５：ウェハバンプに形成した導電銅シード層の表面にコーティング、露光、現像を行
ってパータンを形成するとともに、金属配線部を露出させること、
工程６：銅めっき層を形成することであって、金属配線部に銅めっきを行って銅めっき層
を形成すること、
工程７：デスミア処理であって、導電銅シード層における金属配線部のフォトレジストを
除去すること、
工程８：エッチング処理であって、エッチングにより導電銅シード層を除去して、その後
、エッチングによりバリア層を除去すること、
工程９：化学（無電解）スズ合金めっき層を形成することであって、銅めっき層における
銅配線に無電解スズめっき処理を行って無電解スズ合金めっき層を形成すること、
工程１０：配線全体に絶縁層を設置するとともに、ボールマウントまたはボンディングの
パッド位置を露出させること、および
工程１１：露出したパッド位置にボールマウントまたはボンディングを行って、外部配線
との相互接続を実現すること、
を含むことを特徴とするウェハアンダーバンプメタル化のめっき層の製造方法を提供する
。
造方法であって、
基材はシリコンまたは炭化ケイ素半導体とし、前記基材の表面に導電線路領域および非導
電領域を設置し、該基材の表面における導電線路領域が下に向かって凹んだ逆形状のウェ
ハバンプを形成する方法であって、
工程１：金属電極を形成することであって、ウェハ基材をエッチングすることにより、ウ
ェハ内部の電極を露出させ、ウェハバンプの突出部の底部に金属電極を形成すること、
工程２：パッシベーション層を形成することであって、ウェハバンプの表面にパッシベー
ション処理を行ってパッシベーション層を形成することにより、ウェハの表面にシリカを
形成すること、
工程３：バリア層を形成することであって、ウェハバンプに形成したパッシベーション層
の表面に真空でチタンめっき、タングステンめっき、又はタンタルめっきを行ってバリア
層を形成して、バリア層を構造することにより、銅とウェハの間でのイオン拡散を防止可
能となること、
工程４：導電銅シード層を形成することであって、ウェハバンプに形成したバリア層の表
面に真空で銅めっきを行って導電銅シード層を形成することにより、良好な導電性を有す
るものとして、以降の銅めっきのための準備となること、
工程５：ウェハバンプに形成した導電銅シード層の表面にコーティング、露光、現像を行
ってパータンを形成するとともに、金属配線部を露出させること、
工程６：銅めっき層を形成することであって、金属配線部に銅めっきを行って銅めっき層
を形成すること、
工程７：デスミア処理であって、導電銅シード層における金属配線部のフォトレジストを
除去すること、
工程８：エッチング処理であって、エッチングにより導電銅シード層を除去して、その後
、エッチングによりバリア層を除去すること、
工程９：化学（無電解）スズ合金めっき層を形成することであって、銅めっき層における
銅配線に無電解スズめっき処理を行って無電解スズ合金めっき層を形成すること、
工程１０：配線全体に絶縁層を設置するとともに、ボールマウントまたはボンディングの
パッド位置を露出させること、および
工程１１：露出したパッド位置にボールマウントまたはボンディングを行って、外部配線
との相互接続を実現すること、
を含むことを特徴とするウェハアンダーバンプメタル化のめっき層の製造方法を提供する
。
好ましくは、前記無電解スズ合金めっき層における無電解スズめっき層は置換型めっき層
であり、無電解スズめっき溶液は水を溶剤とし、溶質が５〜３０ｇ／Ｌのスズイオン、７
０〜１３０ｇ／Ｌのチオ尿素、１０〜１００ｇ／Ｌのメチルスルホン酸、錯化剤を含み、
１〜１０ｐｐｍの銀イオンを添加し、６０〜８０℃の条件で、銅含有配線のめっきされる
基材を無電解スズめっき溶液に浸漬させることにより、スズまたはスズ銀合金めっき層を
形成することであって、浸漬時間が１０〜２０分とするものであり、
銅イオンの酸性溶液における電位が０．５２Ｖであるが、溶液にチオ尿素が含まれ、Ｃｕ
２＋のめっきは−０．５Ｖまで低下でき、またＳｎ２＋の電位が−０．１３６Ｖであり、
銅に対してスズの電位が修正（校正）されるようになるので、下記反応：
２Ｃｕ＋Ｓｎ２＋→２Ｃｕ＋＋Ｓｎ
が発生できることにより、
スズの堆積は、スズイオンと銅の置換反応によって発生し、銅のない箇所では、スズイオ
ンからスズめっき層が形成されないので、銅配線以外の箇所では浸透めっき現象がないよ
うにできる。
であり、無電解スズめっき溶液は水を溶剤とし、溶質が５〜３０ｇ／Ｌのスズイオン、７
０〜１３０ｇ／Ｌのチオ尿素、１０〜１００ｇ／Ｌのメチルスルホン酸、錯化剤を含み、
１〜１０ｐｐｍの銀イオンを添加し、６０〜８０℃の条件で、銅含有配線のめっきされる
基材を無電解スズめっき溶液に浸漬させることにより、スズまたはスズ銀合金めっき層を
形成することであって、浸漬時間が１０〜２０分とするものであり、
銅イオンの酸性溶液における電位が０．５２Ｖであるが、溶液にチオ尿素が含まれ、Ｃｕ
２＋のめっきは−０．５Ｖまで低下でき、またＳｎ２＋の電位が−０．１３６Ｖであり、
銅に対してスズの電位が修正（校正）されるようになるので、下記反応：
２Ｃｕ＋Ｓｎ２＋→２Ｃｕ＋＋Ｓｎ
が発生できることにより、
スズの堆積は、スズイオンと銅の置換反応によって発生し、銅のない箇所では、スズイオ
ンからスズめっき層が形成されないので、銅配線以外の箇所では浸透めっき現象がないよ
うにできる。
好ましくは、前記バリア層の厚さが０．１〜０．５μｍとなり、前記銅めっき層の厚さが
１〜２０μｍとなり、前記無電解スズ合金層の厚さが０．５〜１．５μｍとなる。前記絶
縁層は樹脂とする。
１〜２０μｍとなり、前記無電解スズ合金層の厚さが０．５〜１．５μｍとなる。前記絶
縁層は樹脂とする。
上記の目的を実現するために、本発明は、ウェハアンダーバンプメタル化のめっき層の製
造方法により得られるウェハアンダーバンプメタル化のめっき層構造であって、
該構造は、ウェハ基材に形成されるもので、該基材の表面に導電線路領域および非導電領
域が設置され、基材の表面における導電線路領域のすべてが下に向かって凹んだ逆形状の
ウェハバンプを含むものであり、
前記ウェハバンプの突出部の底部に金属電極が形成されており、該ウェハバンプは、下か
ら順にパッシベーション層、バリア層、導電銅シード層、銅めっき層および無電解スズ合
金めっき層を備えており、ウェハ基材全体に絶縁層を設置して、無電解スズ合金めっき層
にボールマウントまたはボンディングのパッド位置を露出させて、露出したパッド位置に
ボールマウントまたはボンディングを行うことにより、外部配線との相互接続を形成する
、
ことを特徴とするウェハアンダーバンプメタル化のめっき層構造を提供する。
造方法により得られるウェハアンダーバンプメタル化のめっき層構造であって、
該構造は、ウェハ基材に形成されるもので、該基材の表面に導電線路領域および非導電領
域が設置され、基材の表面における導電線路領域のすべてが下に向かって凹んだ逆形状の
ウェハバンプを含むものであり、
前記ウェハバンプの突出部の底部に金属電極が形成されており、該ウェハバンプは、下か
ら順にパッシベーション層、バリア層、導電銅シード層、銅めっき層および無電解スズ合
金めっき層を備えており、ウェハ基材全体に絶縁層を設置して、無電解スズ合金めっき層
にボールマウントまたはボンディングのパッド位置を露出させて、露出したパッド位置に
ボールマウントまたはボンディングを行うことにより、外部配線との相互接続を形成する
、
ことを特徴とするウェハアンダーバンプメタル化のめっき層構造を提供する。
本発明の有利な効果は、従来の技術を比較して、ウェハアンダーバンプメタル化のめっき
層構造およびその製造方法する。具体的には、下記の有利な効果がある。
層構造およびその製造方法する。具体的には、下記の有利な効果がある。
１）本技術方案において、導電線路領域が設置された基材の表面を下に凹ませて、この導
電線路領域が設置された基材の表面に逆形状のウェハバンプを形成して、該ウェハバンプ
に対して順にパッシベーション、バリア、導電シード、銅めっき及び無電解スズ合金めっ
き等の処理を行って、ウェハ基材に無電解スズ合金めっき層を設置するようになる。これ
により、本発明にかかる無電解スズ合金めっき技術で得られるめっき層が無電解置換めっ
き層となり、通電が不要となり、従来の無電解自己触媒反応でもなく、置換反応だけで済
むようになる。
電線路領域が設置された基材の表面に逆形状のウェハバンプを形成して、該ウェハバンプ
に対して順にパッシベーション、バリア、導電シード、銅めっき及び無電解スズ合金めっ
き等の処理を行って、ウェハ基材に無電解スズ合金めっき層を設置するようになる。これ
により、本発明にかかる無電解スズ合金めっき技術で得られるめっき層が無電解置換めっ
き層となり、通電が不要となり、従来の無電解自己触媒反応でもなく、置換反応だけで済
むようになる。
２）ウェハ基材における処理される部分を、逆形状のウェハバンプと設計して、その上で
、該ウェハバンプに対してメタル化のめっき層処理を行う。これにより、該バンプに無電
解スズ合金めっき層処理が施されると、アンダーバンプメタル化および再配線を得られる
。本発明によるアンダーバンプメタル化（ＵＢＭ：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）
と再配線（ＲＤＬ：Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）が、ボンディング性も
良好な半付性も具備する。
、該ウェハバンプに対してメタル化のめっき層処理を行う。これにより、該バンプに無電
解スズ合金めっき層処理が施されると、アンダーバンプメタル化および再配線を得られる
。本発明によるアンダーバンプメタル化（ＵＢＭ：Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）
と再配線（ＲＤＬ：Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）が、ボンディング性も
良好な半付性も具備する。
３）無電解スズ合金めっきが置換めっき層となるので、浸透めっきやスキップめっきのお
それがないため、配線設計の影響も受けなく、従来で用いられる無電解Ｎｉ−Ａｕめっき
技術における配線幅や間隔の制限を克服できるし、電解Ｎｉ−Ａｕめっき技術における配
線導電性の制限も克服できる。
それがないため、配線設計の影響も受けなく、従来で用いられる無電解Ｎｉ−Ａｕめっき
技術における配線幅や間隔の制限を克服できるし、電解Ｎｉ−Ａｕめっき技術における配
線導電性の制限も克服できる。
４）配線全体に絶縁層を設置して、その後ボールマウントまたはボンディングのパッド位
置を露出させて、さらに該パッド−ピン位置にてスズボールマウントまたはボンディング
を行う。これにより、外部配線との相互接続が可能となる。それによれば、本発明は、通
電することなく外部との相互接続を実現する。
置を露出させて、さらに該パッド−ピン位置にてスズボールマウントまたはボンディング
を行う。これにより、外部配線との相互接続が可能となる。それによれば、本発明は、通
電することなく外部との相互接続を実現する。
［符号の説明］
基材 １１
金属電極 １２
パッシベーション層 １３
バリア層 １４
導電銅シード層 １５
銅電気めっき層 １６
化学（無電解）スズ合金めっき層 １７
スズ（錫）ボール １８
絶縁層 １９
基材 １１
金属電極 １２
パッシベーション層 １３
バリア層 １４
導電銅シード層 １５
銅電気めっき層 １６
化学（無電解）スズ合金めっき層 １７
スズ（錫）ボール １８
絶縁層 １９
本発明をより明確に説明するために、以下、図面とともに本発明を詳細に説明する。
図１〜２が示すように、本発明は、ウェハアンダーバンプメタル化のめっき層の製造方法
であって、
基材１１はシリコンまたは炭化ケイ素半導体とし、前記基材の表面に導電線路領域および
非導電領域を設置し、該基材の表面における導電線路領域が下に向かって凹んだ逆形状の
ウェハバンプを形成する方法であって、具体的には図２に示すように、
工程１：金属電極１２を形成することであって、ウェハ基材をエッチングすることにより
、ウェハ内部の電極を露出させ、ウェハバンプの突出部の底部に金属電極１２を形成する
こと、
工程２：パッシベーション層１３を形成することであって、ウェハバンプの表面にパッシ
ベーション処理を行ってパッシベーション層を形成することにより、ウェハの表面にシリ
カを形成すること、なお、パッシベーション材料はPIなどの有機樹脂を用いることができ
、
工程３：バリア層１４を形成することであって、ウェハバンプに形成したパッシベーショ
ン層の表面に真空でチタンめっき、タングステンめっき、又はタンタルめっきを行ってバ
リア層を形成して、バリア層を構造することにより、銅とウェハの間でのイオン拡散を防
止可能となること、
工程４：導電銅シード層１５を形成することであって、ウェハバンプに形成したバリア層
の表面に真空で銅めっきを行って導電銅シード層を形成することにより、良好な導電性を
有するものとして、以降の銅めっきのための準備となること、
工程５：ウェハバンプに形成した導電銅シード層の表面にコーティング、露光、現像を行
ってパータンを形成するとともに、金属配線部を露出させること、
工程６：銅電気めっき層１６を形成することであって、金属配線部に銅めっきを行って銅
めっき層を形成すること、
工程７：デスミア処理であって、導電銅シード層における金属配線部のフォトレジストを
除去すること、
工程８：エッチング処理であって、エッチングにより導電銅シード層を除去して、その後
、エッチングによりバリア層を除去すること、
工程９：化学（無電解）スズ合金めっき層１７を形成することであって、銅めっき層にお
ける銅配線に無電解スズめっき処理を行って無電解スズ合金めっき層を形成すること、
工程１０：配線全体に絶縁層１９を設置するとともに、ボールマウントまたはボンディン
グのパッド位置を露出させること、および
工程１１：露出したパッド位置にスズボール１８をマウントまたはボンディングを行って
、外部配線との相互接続を実現すること、
を含むことを特徴とするウェハアンダーバンプメタル化のめっき層の製造方法である。
図１〜２が示すように、本発明は、ウェハアンダーバンプメタル化のめっき層の製造方法
であって、
基材１１はシリコンまたは炭化ケイ素半導体とし、前記基材の表面に導電線路領域および
非導電領域を設置し、該基材の表面における導電線路領域が下に向かって凹んだ逆形状の
ウェハバンプを形成する方法であって、具体的には図２に示すように、
工程１：金属電極１２を形成することであって、ウェハ基材をエッチングすることにより
、ウェハ内部の電極を露出させ、ウェハバンプの突出部の底部に金属電極１２を形成する
こと、
工程２：パッシベーション層１３を形成することであって、ウェハバンプの表面にパッシ
ベーション処理を行ってパッシベーション層を形成することにより、ウェハの表面にシリ
カを形成すること、なお、パッシベーション材料はPIなどの有機樹脂を用いることができ
、
工程３：バリア層１４を形成することであって、ウェハバンプに形成したパッシベーショ
ン層の表面に真空でチタンめっき、タングステンめっき、又はタンタルめっきを行ってバ
リア層を形成して、バリア層を構造することにより、銅とウェハの間でのイオン拡散を防
止可能となること、
工程４：導電銅シード層１５を形成することであって、ウェハバンプに形成したバリア層
の表面に真空で銅めっきを行って導電銅シード層を形成することにより、良好な導電性を
有するものとして、以降の銅めっきのための準備となること、
工程５：ウェハバンプに形成した導電銅シード層の表面にコーティング、露光、現像を行
ってパータンを形成するとともに、金属配線部を露出させること、
工程６：銅電気めっき層１６を形成することであって、金属配線部に銅めっきを行って銅
めっき層を形成すること、
工程７：デスミア処理であって、導電銅シード層における金属配線部のフォトレジストを
除去すること、
工程８：エッチング処理であって、エッチングにより導電銅シード層を除去して、その後
、エッチングによりバリア層を除去すること、
工程９：化学（無電解）スズ合金めっき層１７を形成することであって、銅めっき層にお
ける銅配線に無電解スズめっき処理を行って無電解スズ合金めっき層を形成すること、
工程１０：配線全体に絶縁層１９を設置するとともに、ボールマウントまたはボンディン
グのパッド位置を露出させること、および
工程１１：露出したパッド位置にスズボール１８をマウントまたはボンディングを行って
、外部配線との相互接続を実現すること、
を含むことを特徴とするウェハアンダーバンプメタル化のめっき層の製造方法である。
上記の工程に基づき、本発明は、ウェハアンダーバンプメタル化のめっき層構造であって
、該構造は、ウェハ基材に形成されるもので、該基材の表面に導電線路領域および非導電
領域が設置され、基材の表面における導電線路領域のすべてが下に向かって凹んだ逆形状
のウェハバンプを含むものであり、前記ウェハバンプの突出部の底部に金属電極１２が形
成されており、該ウェハバンプは、下から順にパッシベーション層１３、バリア層１４、
導電銅シード層１５、銅めっき層１６および無電解スズ合金めっき層１７を備えており、
ウェハ基材全体に絶縁層１９を設置して、無電解スズ合金めっき層にボールマウントまた
はボンディングのパッド位置を露出させて、露出したパッド位置にボール１８をマウント
またはボンディングを行うことにより、外部配線との相互接続を形成する。
、該構造は、ウェハ基材に形成されるもので、該基材の表面に導電線路領域および非導電
領域が設置され、基材の表面における導電線路領域のすべてが下に向かって凹んだ逆形状
のウェハバンプを含むものであり、前記ウェハバンプの突出部の底部に金属電極１２が形
成されており、該ウェハバンプは、下から順にパッシベーション層１３、バリア層１４、
導電銅シード層１５、銅めっき層１６および無電解スズ合金めっき層１７を備えており、
ウェハ基材全体に絶縁層１９を設置して、無電解スズ合金めっき層にボールマウントまた
はボンディングのパッド位置を露出させて、露出したパッド位置にボール１８をマウント
またはボンディングを行うことにより、外部配線との相互接続を形成する。
本実施例において、前記バリア層の厚さが０．１〜０．５μｍである。前記バリア層はチ
タン、タングステン、タンタル及び合金の一つである。導電性銅の種子層は銅層であり、
前記銅めっき層の厚さが１〜２０μｍである。無電解スズ合金層は無電解スズ、無電解ス
ズ銀及び無電解スズ銅層を含む。前記無電解スズ合金層の厚さが０．５〜１．５μｍとな
る。
タン、タングステン、タンタル及び合金の一つである。導電性銅の種子層は銅層であり、
前記銅めっき層の厚さが１〜２０μｍである。無電解スズ合金層は無電解スズ、無電解ス
ズ銀及び無電解スズ銅層を含む。前記無電解スズ合金層の厚さが０．５〜１．５μｍとな
る。
前記無電解スズ合金めっき層における無電解スズめっき層は置換型めっき層であり、無電
解スズめっき溶液は水を溶剤とし、溶質が５〜３０ｇ／Ｌのスズイオン（ソースは硫酸ア
ジまたはメチルスルホン酸錫）、７０〜１３０ｇ／Ｌのチオ尿素、１０〜１００ｇ／Ｌの
メチルスルホン酸、錯化剤（クエン酸など）を含み、１〜１０ｐｐｍの銀イオン（ソース
はメチルスルホン酸銀、酢酸銀など）を添加し、６０〜８０℃の条件で、銅含有配線のめ
っきされる基材を無電解スズめっき溶液に浸漬させることにより、スズまたはスズ銀合金
めっき層を形成することであって、浸漬時間が１０〜２０分とするものである。
解スズめっき溶液は水を溶剤とし、溶質が５〜３０ｇ／Ｌのスズイオン（ソースは硫酸ア
ジまたはメチルスルホン酸錫）、７０〜１３０ｇ／Ｌのチオ尿素、１０〜１００ｇ／Ｌの
メチルスルホン酸、錯化剤（クエン酸など）を含み、１〜１０ｐｐｍの銀イオン（ソース
はメチルスルホン酸銀、酢酸銀など）を添加し、６０〜８０℃の条件で、銅含有配線のめ
っきされる基材を無電解スズめっき溶液に浸漬させることにより、スズまたはスズ銀合金
めっき層を形成することであって、浸漬時間が１０〜２０分とするものである。
銅イオンの酸性溶液における電位が０．５２Ｖであるが、溶液にチオ尿素が含まれ、Ｃｕ
２＋のめっきは−０．５Ｖまで低下でき、またＳｎ２＋の電位が−０．１３６Ｖであり、
銅に対してスズの電位が修正されるようになるので、下記反応：
２Ｃｕ＋Ｓｎ２＋→２Ｃｕ＋＋Ｓｎ
が発生できることにより、
スズの堆積は、スズイオンと銅の置換反応によって発生し、銅のない箇所では、スズイオ
ンからスズめっき層が形成されないので、銅配線以外の箇所では浸透めっき現象がないよ
うにできる。
２＋のめっきは−０．５Ｖまで低下でき、またＳｎ２＋の電位が−０．１３６Ｖであり、
銅に対してスズの電位が修正されるようになるので、下記反応：
２Ｃｕ＋Ｓｎ２＋→２Ｃｕ＋＋Ｓｎ
が発生できることにより、
スズの堆積は、スズイオンと銅の置換反応によって発生し、銅のない箇所では、スズイオ
ンからスズめっき層が形成されないので、銅配線以外の箇所では浸透めっき現象がないよ
うにできる。
対比例として、従来の方法では、無電解Ｎｉ−Ａｕめっき技術を採用するが、配線間のシ
ョットを引き起こるおそれがある。図３と図４を参考しながら説明する。図３は、配線幅
が小さい場合ならば、配線間でショートが起こりやすい状況を示す模式図である。即ち、
もとより独立した配線であるが、化学スズ（無電解Ｎｉ−Ａｕ）めっきにおいてコントロ
ールし難い自己触媒反応によって、接触が発生する可能性がある。本発明は、線間隔が９
μｍほどである配線として、無電解Ｎｉ−Ａｕめっきの実際テストを行ったが、配線間で
は多くの部分においてＮｉ−Ａｕ堆積が発生し、独立的配線間で相互接続となり、動作で
きないことがわかった（図４に示される）。
ョットを引き起こるおそれがある。図３と図４を参考しながら説明する。図３は、配線幅
が小さい場合ならば、配線間でショートが起こりやすい状況を示す模式図である。即ち、
もとより独立した配線であるが、化学スズ（無電解Ｎｉ−Ａｕ）めっきにおいてコントロ
ールし難い自己触媒反応によって、接触が発生する可能性がある。本発明は、線間隔が９
μｍほどである配線として、無電解Ｎｉ−Ａｕめっきの実際テストを行ったが、配線間で
は多くの部分においてＮｉ−Ａｕ堆積が発生し、独立的配線間で相互接続となり、動作で
きないことがわかった（図４に示される）。
本発明は、無電解スズ合金めっきが置換めっき層となって、銅配線部分において置換反応
が発生するだけであるため、無電解スズ合金めっきの浸透めっき、スキップめっきがなく
、ニッケル腐食もなく、独立パッド設計の影響を受けることもない。
が発生するだけであるため、無電解スズ合金めっきの浸透めっき、スキップめっきがなく
、ニッケル腐食もなく、独立パッド設計の影響を受けることもない。
さらに本発明の実用的な効果を証明するために、配線幅が３μｍ、配線間隔が５μｍの無
電解スズ合金めっきをテストした。該テストのサンプルは、上記の無電解Ｎｉ−Ａｕめっ
きの例と比べて、より細かい配線設計を具備する。該テストの結果によれば、何らかの浸
透めっき現象がなかったとわかった（図５に示される）。また、無電解スズめっき後にお
けるＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）薄片をテストした結果、めっき層に空
隙等の異常がなかったとわかった。
電解スズ合金めっきをテストした。該テストのサンプルは、上記の無電解Ｎｉ−Ａｕめっ
きの例と比べて、より細かい配線設計を具備する。該テストの結果によれば、何らかの浸
透めっき現象がなかったとわかった（図５に示される）。また、無電解スズめっき後にお
けるＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）薄片をテストした結果、めっき層に空
隙等の異常がなかったとわかった。
上記各工程は、必要によっては、水洗い、湿潤、前浸または乾燥等の中の一種または複数
種の補助工程を含んでもよい。図５は、本発明にかかる無電解スズめっき後の配線を示し
、浸透めっきがなかった。ＦＩＢで薄片化して分析した後、スズ合金と銅層との間に空隙
がなかったと知った（図６に示される）。各実験によれば、本発明において通電すること
なく外部との相互接続が可能となると証明できた。
種の補助工程を含んでもよい。図５は、本発明にかかる無電解スズめっき後の配線を示し
、浸透めっきがなかった。ＦＩＢで薄片化して分析した後、スズ合金と銅層との間に空隙
がなかったと知った（図６に示される）。各実験によれば、本発明において通電すること
なく外部との相互接続が可能となると証明できた。
無電解スズ合金めっきは置換めっき層となるからこそ、浸透めっきやスキップめっきのお
それがなく、配線設計の影響を受けることもなく、従来で用いられる無電解Ｎｉ−Ａｕめ
っき技術における配線幅や間隔の制限を克服できるし、電解Ｎｉ−Ａｕめっき技術におけ
る配線導電性の制限も克服できる。無電解スズ合金めっき技術によるめっき層は、無電解
置換めっき層となり、通電が不要であり、従来の無電解自己触媒反応でもなく、置換反応
だけで済むようになる。
それがなく、配線設計の影響を受けることもなく、従来で用いられる無電解Ｎｉ−Ａｕめ
っき技術における配線幅や間隔の制限を克服できるし、電解Ｎｉ−Ａｕめっき技術におけ
る配線導電性の制限も克服できる。無電解スズ合金めっき技術によるめっき層は、無電解
置換めっき層となり、通電が不要であり、従来の無電解自己触媒反応でもなく、置換反応
だけで済むようになる。
以上の開示は、本発明の発明者のあるサンプルの実施形態のみであり、本発明はこれに限
定されるものではなく、いかなる分野の技術者が考えることができる変化は、本発明の保
護範囲に含まれるべきである。
定されるものではなく、いかなる分野の技術者が考えることができる変化は、本発明の保
護範囲に含まれるべきである。
Claims (1)
- ウェハアンダーバンプメタル化のめっき層の製造方法であって、
基材はシリコンまたは炭化ケイ素半導体とし、前記基材の表面に導電線路領域および非導
電領域を設置し、該基材の表面における導電線路領域が下に向かって凹んだ逆形状のウェ
ハバンプを形成する方法であって、
工程１：金属電極を形成することであって、ウェハ基材をエッチングすることにより、ウ
ェハ内部の電極を露出させ、ウェハバンプの突出部の底部に金属電極を形成すること、
工程２：パッシベーション層を形成することであって、ウェハバンプの表面にパッシベー
ション処理を行ってパッシベーション層を形成することにより、ウェハの表面にシリカを
形成すること、
工程３：バリア層を形成することであって、ウェハバンプに形成したパッシベーション層
の表面に真空でチタンめっき、タングステンめっき、又はタンタルめっきを行ってバリア
層を形成して、バリア層を構造することにより、銅とウェハの間でのイオン拡散を防止可
能となること、
工程４：導電銅シード層を形成することであって、ウェハバンプに形成したバリア層の表
面に真空で銅めっきを行って導電銅シード層を形成することにより、良好な導電性を有す
るものとして、以降の銅めっきのための準備となること、
工程５：ウェハバンプに形成した導電銅シード層の表面にコーティング、露光、現像を行
ってパータンを形成するとともに、金属配線部を露出させること、
工程６：銅めっき層を形成することであって、金属配線部に銅めっきを行って銅めっき層
を形成すること、
工程７：デスミア処理であって、導電銅シード層における金属配線部のフォトレジストを
除去すること、
工程８：エッチング処理であって、エッチングにより導電銅シード層を除去して、その後
、エッチングによりバリア層を除去すること、
工程９：無電解スズ合金めっき層を形成することであって、銅めっき層における銅配線に
無電解スズめっき処理を行って無電解スズ合金めっき層を形成すること、
工程１０：配線全体に絶縁層を設置するとともに、ボールマウントまたはボンディングの
パッド位置を露出させること、および
工程１１：露出したパッド位置にボールマウントまたはボンディングを行って、外部配線
との相互接続を実現すること、
を含み、
前記無電解スズ合金めっき層における無電解スズめっき層は置換型めっき層であり、無電
解スズめっき溶液は水を溶剤とし、溶質が５〜３０ｇ／Ｌのスズイオン、７０〜１３０ｇ
／Ｌのチオ尿素、１０〜１００ｇ／Ｌのメチルスルホン酸、錯化剤を含み、１〜１０ｐｐ
ｍの銀イオンを添加し、６０〜８０℃の条件で、銅含有配線のめっきされる基材を無電解
スズめっき溶液に浸漬させることにより、スズまたはスズ銀合金めっき層を形成すること
であって、浸漬時間が１０〜２０分とするものであり、
銅イオンの酸性溶液における電位が０．５２Ｖであるが、溶液にチオ尿素が含まれ、Ｃｕ
２＋ のめっきは−０．５Ｖまで低下でき、またＳｎ ２＋ の電位が−０．１３６Ｖであり、
銅に対してスズの電位が修正されるようになるので、下記反応：
２Ｃｕ＋Ｓｎ ２＋ →２Ｃｕ ＋ ＋Ｓｎ
が発生できることにより、
スズの堆積は、スズイオンと銅の置換反応によって発生し、銅のない箇所では、スズイオ
ンからスズめっき層が形成されないので、銅配線以外の箇所では浸透めっき現象がないよ
うにできる、
ことを特徴とするウェハアンダーバンプメタル化のめっき層の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020088524A JP6985574B2 (ja) | 2020-05-21 | 2020-05-21 | ウェハアンダーバンプメタル化のめっき層構造およびその製造方法 |
| CN202010447839.5A CN112382579B (zh) | 2020-05-21 | 2020-05-25 | 晶圆凸块下金属化的镀层制造工艺及其镀层结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020088524A JP6985574B2 (ja) | 2020-05-21 | 2020-05-21 | ウェハアンダーバンプメタル化のめっき層構造およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021184404A JP2021184404A (ja) | 2021-12-02 |
| JP6985574B2 true JP6985574B2 (ja) | 2021-12-22 |
Family
ID=74586001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020088524A Active JP6985574B2 (ja) | 2020-05-21 | 2020-05-21 | ウェハアンダーバンプメタル化のめっき層構造およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6985574B2 (ja) |
| CN (1) | CN112382579B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115223980B (zh) * | 2021-04-19 | 2024-12-03 | 欣兴电子股份有限公司 | 封装结构及其制作方法 |
| CN115083927A (zh) * | 2022-06-27 | 2022-09-20 | 安徽精卓光显技术有限责任公司 | 一种基板的制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100494491C (zh) * | 2005-10-25 | 2009-06-03 | 新毅电子有限公司 | 印刷电路板的铜、锡置换药水的制造方法 |
| EP2500931B1 (en) * | 2009-11-12 | 2018-10-24 | Invensas Corporation | Semiconductor device and method for manufacturing semiconductor device |
| JP5983336B2 (ja) * | 2011-11-17 | 2016-08-31 | Tdk株式会社 | 被覆体及び電子部品 |
| CN103327754A (zh) * | 2012-03-20 | 2013-09-25 | 景硕科技股份有限公司 | 线路积层板的多层线路结构的制作方法 |
| US20130255858A1 (en) * | 2012-04-03 | 2013-10-03 | Jun-Chung Hsu | Method of manufacturing a laminate circuit board |
| CN103311223A (zh) * | 2013-06-14 | 2013-09-18 | 深圳市创智成功科技有限公司 | 晶圆电镀镍金产品及其制备方法 |
| CN104538411A (zh) * | 2015-01-22 | 2015-04-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| JP2017033984A (ja) * | 2015-07-29 | 2017-02-09 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、並びに、電子機器 |
| CN106211631B (zh) * | 2016-09-13 | 2018-10-12 | 电子科技大学 | 一种层压表面结合力增强型印制电路板内层图形的制作方法 |
| JP2018117056A (ja) * | 2017-01-19 | 2018-07-26 | 富士通株式会社 | 電子部品、電子部品の製造方法及び電子装置 |
-
2020
- 2020-05-21 JP JP2020088524A patent/JP6985574B2/ja active Active
- 2020-05-25 CN CN202010447839.5A patent/CN112382579B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112382579A (zh) | 2021-02-19 |
| JP2021184404A (ja) | 2021-12-02 |
| CN112382579B (zh) | 2022-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8546254B2 (en) | Mechanisms for forming copper pillar bumps using patterned anodes | |
| JP4068293B2 (ja) | 再配置チップサイズパッケージ及びその製造方法 | |
| US10325876B2 (en) | Surface finish for wirebonding | |
| US9349699B2 (en) | Front side copper post joint structure for temporary bond in TSV application | |
| JP5808403B2 (ja) | はんだ堆積物を基板上に形成する方法 | |
| CN1296997C (zh) | 具自行钝化铜合金之铜垫\接合\铜线 | |
| US9129884B2 (en) | Solder bump joining structure with low resistance joining member | |
| KR20150069492A (ko) | 반도체 구조 및 그 제조 방법 | |
| JP6985574B2 (ja) | ウェハアンダーバンプメタル化のめっき層構造およびその製造方法 | |
| KR20060011370A (ko) | 집적회로 칩의 입출력 패드 구조 | |
| CN104051381A (zh) | 用于改善电迁移的球下金属结构及其形成方法 | |
| US9281234B2 (en) | WLCSP interconnect apparatus and method | |
| US9041215B2 (en) | Single mask package apparatus and method | |
| US20080008900A1 (en) | Ball Limiting Metallurgy, Interconnection Structure Including the Same, and Method of Forming an Interconnection Structure | |
| KR20030024616A (ko) | 반도체 장치 | |
| US8703546B2 (en) | Activation treatments in plating processes | |
| US6417088B1 (en) | Method of application of displacement reaction to form a conductive cap layer for flip-chip, COB, and micro metal bonding | |
| US20120181691A1 (en) | Package structure, packaging substrate and chip | |
| US11410947B2 (en) | Brass-coated metals in flip-chip redistribution layers | |
| KR20230058949A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| CN116666334B (zh) | 一种芯片封装结构及其制作方法、电子设备 | |
| TWI780972B (zh) | 半導體裝置之製造方法 | |
| US20240395744A1 (en) | Package structure and method for fabricating the same | |
| KR101167815B1 (ko) | 반도체 패키지 구조 및 이의 제조 방법 | |
| TW571372B (en) | Substrate with plated metal layer over pads thereon, and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211029 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6985574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |